KR19980039726A - PCB in BGA semiconductor package - Google Patents

PCB in BGA semiconductor package Download PDF

Info

Publication number
KR19980039726A
KR19980039726A KR1019960058812A KR19960058812A KR19980039726A KR 19980039726 A KR19980039726 A KR 19980039726A KR 1019960058812 A KR1019960058812 A KR 1019960058812A KR 19960058812 A KR19960058812 A KR 19960058812A KR 19980039726 A KR19980039726 A KR 19980039726A
Authority
KR
South Korea
Prior art keywords
pcb
degating
package
region
semiconductor package
Prior art date
Application number
KR1019960058812A
Other languages
Korean (ko)
Inventor
문영엽
Original Assignee
황인길
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남반도체 주식회사 filed Critical 황인길
Priority to KR1019960058812A priority Critical patent/KR19980039726A/en
Publication of KR19980039726A publication Critical patent/KR19980039726A/en

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 BGA 반도체 패키지의 PCB에 관한 것으로서, BGA 반도체 패키지용 PCB(10)에 컴파운드재가 통과되고 패키지 성형완료후 폐 컷파운드재가 용이하게 분리될 수 있도록 하는 디게이팅영역(12)과 이에 근접된 상태로 싱귤레이션 영역에 장방형의 구멍(14)이 형성된 것에 있어서, 상기 PCB(10)의 일면 일측에 디게이팅(12)과 근접 형성된 구멍(14)과 디게이팅영역(12) 사이의 간격(G)을 크게 하여 몰드금형(MD)의 클램프시 공급되는 캄파운드재가 디게이팅영역(12)의 외부로 누출되는 것을 방지한 것으로 디게이팅영역 주변으로 컴파운드재의 누출을 방지하여 플래쉬 발생 방지와 패키지 성형성을 좋게 한 것이다.The present invention relates to a PCB of a BGA semiconductor package, wherein the compounding material passes through the PCB 10 for the BGA semiconductor package, and closes to the degating region 12 to allow the waste cut-pound material to be easily separated after the molding of the package. In the state in which the rectangular hole 14 is formed in the singulation area, the gap G between the hole 14 and the degating area 12 formed adjacent to the degating 12 on one side of the PCB 10. ), Which prevents leakage of the camphor material supplied when clamping the mold mold (MD) to the outside of the degating area 12. It prevents the leakage of the compound material around the degating area to prevent flash generation and package formability. Would be good.

Description

BGA 반도체 패키지의 PCBPCB in BGA semiconductor package

본 발명은 BGA 반도체 패키지의 PCB에 관한 것으로서, 특히 BGA 반도체 패키지의 원자재 가공시 발생하는 두께 편차를 갖는 PCB를 패키지 성형시 클램프 가압력 불균형에 의해 디게이팅 영역 이외의 부분에서 플래쉬 발생을 방지하기 위해 디게이팅 영역과 싱귤레이션 영역의 컷팅성이 용이하도록 형성된 구멍과의 사이 간격이 크게 유지되도록 한 BGA 반도체 패키지의 PCB에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PCB of a BGA semiconductor package. In particular, the present invention relates to a PCB having a thickness variation that occurs during processing of a raw material of a BGA semiconductor package. The present invention relates to a PCB of a BGA semiconductor package having a large gap between a hole formed to facilitate cutting of a gating region and a singulation region.

일반적으로 BGA 반도체패키지는 파인피치 표면실장기술(FPT)과 핀그리드어레이(Pin Grid Array)의 조집적화 한계에 대한 기능과 품질을 보완하기 위해 개발되었고, 이 BGA 반도체 기술은 고집적화된 리드(Lead)의 손상을 방지하며, 부피의 크기를 최소화하고, 우수한 전기적 기능특성과 열적 특성을 보유하며, 우수한 패키지의 수율과 우수한 기판조립 수율과 그외 멀티칩 모듈의 확장과 신속한 디자인에서 생산까지의 사이클을 최소화 할 수 있는 장점을 가지고 있다.In general, BGA semiconductor packages have been developed to complement the function and quality of the integration limits of Fine Pitch and Pin Grid Arrays, and these BGA semiconductor technologies are highly integrated leads. Prevents damage, minimizes bulk size, has excellent electrical and thermal properties, excellent package yield, excellent substrate assembly yield, and other multichip module expansion and rapid design-to-production cycles It has the advantage to do it.

따라서, 고집적화된 BGA 반도체패키지의 품질신뢰도 향상에 따른 이용의 다양성과 초소형으로 요구되는 각종 전자주변기기에 적용이 용이하고, 가격 경쟁력이 높아 고 부가가치의 제품을 얻을 수 있는 것이다.Therefore, it is easy to apply to various electronic peripheral devices that require ultra-small size and variety of use due to the improved quality reliability of BGA semiconductor package, and it is possible to obtain high value-added products with high price competitiveness.

이러한 BGA 반도체패키지는 보다 많은 수의 고집적화된 회로를 갖기 위해 PCB상에 회로패턴과 탑재판이 구비되고, 탑재판에는 반도체칩이 부착되며, 반도체칩의 회로와 기존의 반도체 칩 패드와 PCB상에 회로패턴 사이를 와이어를 연결시켜 본딩하고, 기판의 금속층에는 볼을 융착고정시켜 반도체칩의 회로가 볼과 연결될 수 있게 하였다.The BGA semiconductor package is provided with a circuit pattern and a mounting plate on the PCB in order to have a larger number of highly integrated circuits, the semiconductor chip is attached to the mounting plate, the circuit of the semiconductor chip and the circuit on the existing semiconductor chip pad and PCB The wires were bonded between the patterns, and the balls were fused and fixed to the metal layer of the substrate so that the circuit of the semiconductor chip could be connected to the balls.

상기한 PCB는 내부에 플래인층(Plane Layer)이 에폭시(Epoxy) 양측에 구비되고, 플레인층의 외부에는 에폭시층이 구비되며, 에폭시층의 외부에는 시그널(Signal)층이 구비되고, 시그널층 외부에는 솔더마스크(Solder Mask)층이 구비되어 PCB가 다층으로 구비되어 있다.In the PCB, a plane layer is provided on both sides of epoxy, an epoxy layer is provided on the outside of the plane layer, and a signal layer is provided on the outside of the epoxy layer. The outside is provided with a solder mask (Solder Mask) layer is provided with a multilayer PCB.

따라서, BGA 반도체 패키지의 제조시 구입되는 PCB 원자재는 다층으로 각 층을 적층시키는 가공기술상의 문제에 의해 PCB의 두께 편차가 심하고, 전체 평평도가 고르지 못한 원자재를 각 제조공정에 투입된다.Therefore, the PCB raw material purchased in the manufacture of the BGA semiconductor package has a serious variation in the thickness of the PCB due to processing technology of laminating each layer in multiple layers, and raw materials having an uneven overall flatness are introduced into each manufacturing process.

이렇게 두께편차와 평평도가 고르지 못한 PCB는 다이어태치(Die Attach)공정에서 반도체칩을 부착시킨 후 와이어본딩(Wire Bonding)공정에서 반도체칩과 pcb의 각 회로패턴 사이에 와이어본딩을 거친후 반도체칩과 와이어의 외부 노출을 방지하고, 내부의 회로적 구성 부품과 기능적 특성을 보호하기 위해 성형공정에서 소정형태의 패키지 성형을 시행한다.PCBs with uneven thickness and flatness are attached with semiconductor chips in the die attach process, and then wire bonded between the circuit patterns of the semiconductor chip and pcb in the wire bonding process. In order to prevent external exposure of wires and wires, and to protect the internal circuit components and functional characteristics, some form of package molding is performed in the molding process.

성형공정에서는 패키지를 성형시킬 수 있는 캐비티를 가진 바텀몰드상에 PCB를 공급시킨 후 바텀몰드를 상승시켜 PCB를 클램핑시킨 상태에서 컴파운드재 수지물의 충진에 따른 패키지성형을 완료하고, 패키지 성형이 완료된 자재는 솔더볼 안착공정에서 솔더볼을 융착 고정시킨후 싱귤레이션 공정 작업으로 PCB에서 완성된 BGA 반도체패키지를 구할 수 있게 한다.In the molding process, after the PCB is supplied to the bottom mold having a cavity capable of forming a package, the bottom mold is raised to complete package molding according to the filling of the compound material resin while the PCB is clamped, and the package molding is completed. After welding the solder balls in the solder ball seating process, the singulation process allows the finished BGA semiconductor package to be obtained from the PCB.

BGA 반도체패키지의 PCB는 얇은 박판상의 유니트에 다수개의 집적회로부를 구비하고, 이 집적회로부(패키지 성형부)에 컴파운드재의 수지물을 공급되는 컴파운드재가 용이하게 통과되는 폐 컴파운드재의 분리를 좋게하기 위해 디게이팅 영역을 각 집적회로부에 형성한 것이다.The PCB of the BGA semiconductor package includes a plurality of integrated circuit parts in a thin thin plate unit, and is used to facilitate separation of the waste compound material through which the compound material, which is supplied with the resin material of the compound material, is easily passed through the integrated circuit part (package forming part). A gating area is formed in each integrated circuit part.

이와같은 PCB(10)의 종래의 구조를 설명하면 도5 및 도6에서 보는 바와같이 다수의 집적회로부가 구비된 패키지영역(11)의 일측 모서리부에 컴파운드재의 공급 흐름을 좋게 하고 패키지 성형 완료후 경화된 폐 컴파운드재의 분리성을 좋게 하기위해 금속으로 된 디게이팅영역(12)을 형성한다.Referring to the conventional structure of such a PCB 10 as shown in Figures 5 and 6 to improve the supply flow of the compound material at one corner of the package area 11 is provided with a plurality of integrated circuits after the package molding is completed In order to improve the separability of the cured waste compound material, metal degating regions 12 are formed.

상기 디게이팅영역(12) 이외의 PCB(10) 표면에는 다수의 패턴과 솔더플레이팅층을 구비하고, 각 패키지영역(11)의 외부 소정위치에는 패키지 성형완료된 PCB(10)를 완성된 BGA 반도체 패키지와 분리시킬 수 있도록 싱귤레이션 공정에서 컷팅시 용이하게 분리될 수 있도록 싱귤레이션영역(12)에 장방형의 구멍(13)을 형성한다.On the surface of the PCB 10 other than the degating region 12, a plurality of patterns and solder plating layers are provided, and the BGA semiconductor package in which the packaged PCB 10 is completed at predetermined positions outside the package regions 11 is completed. A rectangular hole 13 is formed in the singulation region 12 so as to be easily separated during cutting in the singulation process so as to be separated from each other.

이러한 구멍(13)을 일단의 구멍(14) 측면에는 상기 디게이팅영역(12)의 간격(G′)이 근접된 상태로 형성되어 있다.The hole 13 is formed at a side surface of the hole 14 in a state in which the gap G ′ of the degating region 12 is close to each other.

따라서, 패키지 성형공정의 몰드금형으로 클램프된 상태에서 적정한 압력으로 공급되는 컴파운드재가 디게이팅영역(12)을 통해 패키지영역으로 공급되어 소정형태의 패키지(P)가 성형될 수 있게 한 것이다.Therefore, the compound material supplied at an appropriate pressure in the clamped state to the mold mold of the package molding process is supplied to the package region through the degating region 12 so that the package P of a predetermined type can be molded.

그러나, 상기한 PCB(10)는 제조기능의 문제로 각기 다른 두께를 갖는 PCB(10)을 구함에 따라 몰드금형에서 PCB(10)의 두께 편차에 대하여 클램프력이 각기 틀려지게 발생되고, 이에 디게이팅 영역(12)으로 통과되는 컴파운드재가 디게이팅영역(12) 이외의 솔더플레이팅층으로 누출된다.However, as the PCB 10 obtains PCBs 10 having different thicknesses due to manufacturing problems, clamping forces are generated differently with respect to thickness variation of the PCB 10 in mold molds. Compound material passing through the gating region 12 leaks into the solder plating layer other than the degating region 12.

이렇게 솔더플레이팅층으로 누출된 컴파운드재는 플래쉬가 심하게 발생되고, 이 플래쉬는 디게이팅영역(12)의 주변과 싱귤레이션 영역의 구멍(14)으로 침범됨에 따라 싱귤레이션 작업성을 저하시키는 요인이 되었다.Thus, the compound material leaked into the solder plating layer is badly generated flash, which is a factor that degrades singulation workability as the flash is invaded into the periphery of the degating region 12 and the hole 14 of the singulation region.

또한 디게이팅영역(12)과 싱귤레이션영역(20)의 구멍(14) 사이 간격(G′)이 매우 좋게 형성되어 있어 컴파운드재를 가열시키기 위한 상승온도가 PCB(10)에 전달됨으로서 디게이팅영역(12)과 구멍(14) 사이의 간격이 심하게 변형됨으로 인해 패키지의 성형 불량과 PCB(10)의 패턴을 파손시키는 문제점이 있었다.In addition, since the gap G ′ between the degating region 12 and the hole 14 of the singulation region 20 is formed very well, a rising temperature for heating the compound material is transmitted to the PCB 10, thereby degating the region. Due to the severe deformation of the gap between the 12 and the hole 14, there was a problem in that the molding failure of the package and the pattern of the PCB 10 is broken.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 발명한 것으로서, BGA 반도체 패키지의 원자재 가공시 발생하는 두께 편차를 갖는 PCB를 패키지 성형시 클램프 가압력 불균형에 의해 디게이팅 영역 이외의 부분에서 플래쉬 발생을 방지하고, 열팽창에 따른 PCB의 변형을 방지할 수 있으며, 싱귤레이션 영역의 컷팅성을 좋게 할 수 있도록 구멍과 디게이팅영역 사이의 PCB 간격을 크게 한 것을 목적으로 한다.The present invention has been invented to solve the above-described problems, and when the PCB having a thickness deviation generated when processing the raw materials of the BGA semiconductor package is formed in the package other than the degating region due to the clamp pressure imbalance during molding the package. To prevent the deformation of the PCB due to thermal expansion, and to improve the cutting property of the singulation region, the purpose is to increase the PCB gap between the hole and the degating region.

도1은 본 발명의 BGA 반도체 패키지의 PCB 평면도.1 is a PCB plan view of a BGA semiconductor package of the present invention.

도2는 본 발명의 A부 확대도.2 is an enlarged view of a portion A of the present invention.

도3은 본 발명의 B-B선 단면도.3 is a cross-sectional view taken along line B-B of the present invention.

도4는 본 발명의 PCB에 패키지가 성형된 상태의 평면도.Figure 4 is a plan view of a package molded state on the PCB of the present invention.

도5는 종래의 일부 평면도.5 is a partial plan view of the related art.

도6은 종래의 C부 확대 단면도.6 is an enlarged cross-sectional view of a conventional C portion.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

10 ; PCB 11 ; 패키지 성형부10; PCB 11; Package Molding Part

12 ; 디게이팅영역 13, 14 ; 구멍12; Degating areas 13 and 14; hole

G ; 간격G; interval

이하, 본 발명의 구성을 설명하면 다음과 같다.Hereinafter, the configuration of the present invention will be described.

BGA 반도체 패키지용 PCB(10)에 컴파운드재가 통과되고 패키지 성형완료후 폐 컷파운드재가 용이하게 분리될 수 있도록 하는 디게이팅영역(12)과 이에 근접된 상태로 싱귤레이션 영역에 장방형의 구멍(14)이 형성된 것에 있어서, 상기 PCB(10)의 일면 일측에 디게이팅영역(12)과 근접 형성된 구멍(14)과 디게이팅영역(12) 사이의 간격(G)을 크게 하여 몰드금형(MD)의 클램프시 공급되는 캄파운드재가 디게이팅영역(12)의 외부로 누출되는 것을 방지한 것이다.Compound material is passed through the PCB 10 for BGA semiconductor package, and a rectangular hole (14) in the singulation region in close proximity to the degating region (12) so that the waste cut pound material can be easily separated after the molding of the package. In this case, the clamp of the mold mold MD is increased by increasing the distance G between the hole 14 and the degating region 12 formed adjacent to the degating region 12 on one side of the PCB 10. The camphor material supplied at the time is prevented from leaking to the outside of the degating region 12.

이와같이 구성된 본 발명의 일실시예를 설명하면 도1 및 도3에서 보는 바와같이BGA 반도체 패키지의 PCB(10)의 일면에 집적회로부가 구비된 다수의 패키지 성형부(11)를 형성하고, 각 패키지 성형부(11)의 일측 모서리부에는 패키지 성형시 패키지 성형부(11)로 공급되는 컴파운드재의 통과흐름과 패키지 성형 완료시 폐 컴파운드재의 분리성을 용이하게 할 수 있는 디게이팅영역(12)을 금속층으로 형성한다.Referring to one embodiment of the present invention configured as described above, as shown in Figures 1 and 3 to form a plurality of package forming part 11 having an integrated circuit portion on one surface of the PCB 10 of the BGA semiconductor package, each package The metal layer has a degating area 12 at one corner of the molding part 11 to facilitate the flow of the compound material supplied to the package molding part 11 when the package is molded and the separation of the waste compound material when the molding of the package is completed. To form.

상기한 각 패키지 성형부(11)의 외부에는 장방형으로 구멍(13)을 형성하여 패키지 성형 완료된 PCB(10)에서 완성된 반도체 패키지를 구할 수 있도록 싱귤레이션 영역(12)을 갖도록 한다.Holes 13 are formed in a rectangular shape on the outside of each of the package forming parts 11 so as to have a singulation region 12 so as to obtain a completed semiconductor package from the packaged PCB 10.

상기 구멍(13)중 PCB(10)의 길이방향인 디게이팅영역(12)에 형성한 구멍(14)은 디게이팅영역(12) 사이와의 간격(G)을 최대한 넓게 확보한 상태로 구성한다.The hole 14 formed in the degating area 12 in the longitudinal direction of the PCB 10 among the holes 13 is configured in such a state as to secure the gap G between the degating areas 12 as wide as possible. .

따라서, 디게이팅영역(12)측의 장방형 크기를 구멍(14)을 다른 구멍(13)의 크기보다 작게 패키지영역(11)의 중심위치까지 형성하여 간격(G)의 넓이를 최대한 넓게 유지시키도록 한 것이다.Therefore, the rectangular size on the side of the degating region 12 is formed to be smaller than the size of the other holes 13 to the center position of the package region 11 to maintain the width of the gap G as wide as possible. It is.

이렇게 넓은 간격(G)을 유지시키도록 하는 것은 PCB(10)을 몰드금형으로 클램프 가압상태에서 충진압력에 의해 공급되는 컴파운드재가 디게이팅영역(12) 이외의 부위로 누출되어 플래쉬가 발생되는 것을 방지하도록 한 것이다.Maintaining such a wide gap G prevents the PCB 10 from being molded into the mold and leaking the compound material supplied by the filling pressure from the clamping state to a portion other than the degating region 12 to generate a flash. I did it.

이러한 PCB(10)의 작동 상태를 설명하면 몰드금형의 바텀몰드 상부에 PCB(10)를 공급시킨 상태에서 바텀몰드를 상승시켜 클램프 가압시킨후 컴파운드재를 몰드금형에 형성된 런너와 PCB(10)의 디게이팅 영역을 통해 패키지영역(12)으로 공급시키면 패키지영역(12)에서 소정형태의 패키지(P)가 성형된다.When the operation state of the PCB 10 is described, the bottom mold is raised in the state where the PCB 10 is supplied to the top of the bottom mold of the mold mold, and the clamp material is pressed and the compound material of the runner and the PCB 10 formed on the mold mold. When the package region 12 is supplied to the package region 12 through the degating region, a package P having a predetermined shape is formed in the package region 12.

이때 몰드금형의 바텀몰드와 탑몰드 사이에 가압되는 PCB(10)는 원자재 가공시 두께 편차가 심하게 발생됨에 따라 몰드금형(MD)의 클램프 불균형으로 컴파운드재가 통과하는 디게이팅 영역(12)과 그 주변에서의 컴파운드재 누출이 심화되는 것을 방지하기 위해 디게이팅 영역(12)과 구멍(14) 사이의 간격(G)이 크게 유지되도록 디게이팅영역(12) 측으로의 구멍(14) 크기를 최대한 작게 형성한다.In this case, the PCB 10 pressurized between the bottom mold and the top mold of the mold mold has a degranging area 12 through which the compound material passes through the clamp imbalance of the mold mold MD due to the thickness variation in the processing of the raw material, and its surroundings. In order to prevent the compound material leakage from deepening, the size of the hole 14 toward the degating area 12 is kept as small as possible so as to maintain a large distance G between the degating area 12 and the hole 14. do.

따라서, 패키지영역(12)으로 공급되는 컴파운드재가 디게이팅영역(12)을 통해 순조롭게 공급되므로서 디게이팅영역(12) 주변과 구멍(14)으로 누출되는 컴파운드재를 방지하는 것이다.Therefore, the compound material supplied to the package region 12 is smoothly supplied through the degating region 12 to prevent the compound material from leaking around the degating region 12 and the hole 14.

또한 디게이팅영역(12)과 구멍(14)과의 사이에 형성된 넓은 간격(G)으로 인하여 소정온도로 가열된 몰드금형이 클램프시 열전달에 따른 PCB(10)의 변형을 방지하므로서 패키지의 성형성을 크게 높일 수 있는 것이다.In addition, due to the wide gap G formed between the degating region 12 and the hole 14, the mold mold heated to a predetermined temperature prevents deformation of the PCB 10 due to heat transfer during clamping, thereby preventing moldability of the package. Can greatly increase.

이상에서와 같이 본 발명은 BGA 반도체 패키지의 원자재 가공시 발생하는 두께 편차를 갖는 PCB를 패키지 성형시 클램프 가압력 불균형에 의해 디게이팅 영역 이외의 부분에서 플래쉬 발생을 방지할 수 있도록 디게이팅 영역과 싱귤레이션 영역인 구멍과의 사이 간격을 크게 유지시키므로서, 패키지 성형 작업성과 성형성을 증대시킨 효과가 있다.As described above, the present invention provides a degating region and a singulation to prevent the occurrence of a flash in a portion other than the degating region due to a clamp pressure imbalance during molding a PCB having a thickness deviation generated during processing of raw materials of a BGA semiconductor package. There is an effect of increasing the package molding workability and formability while maintaining a large distance between the holes as the regions.

Claims (3)

BGA 반도체 패키지용 PCB(10)에 컴파운드재가 통과되고 패키지 성형완료후 폐 컷파운드재가 용이하게 분리될 수 있도록 하는 디게이팅영역(12)과 이에 근접된 상태로 싱귤레이션 영역에 장방형의 구멍(14)이 형성된 것에 있어서,Compound material is passed through the PCB 10 for BGA semiconductor package, and a rectangular hole (14) in the singulation region in close proximity to the degating region (12) so that the waste cut pound material can be easily separated after the molding of the package. In this formed, 상기 PCB(10)의 일면 일측에 디게이팅(12)과 근접 형성된 구멍(14)과 디게이팅영역(12) 사이의 간격(G)을 크게 하여 몰드금형(MD)의 클램프시 공급되는 컴파운드재가 디게이팅영역(12)의 외부로 누출되는 것을 방지한 것을 특징으로 하는 BGA 반도체 패키지의 PCB.The compound material supplied at the time of clamping the mold mold MD is enlarged by increasing the distance G between the hole 14 and the degating region 12 formed adjacent to the degating 12 on one side of the PCB 10. PCB of the BGA semiconductor package, characterized in that preventing leakage to the outside of the gating region (12). 제1항에 있어서, 상기 구멍(14)은 디게이팅영역(12)과의 간격(G)을 크게 유지하기 위해 장방형의 길이를 작게 형성한 것을 특징으로 하는 BGA 반도체 패키지의 PCB.The PCB of claim 1, wherein the hole (14) has a small rectangular length in order to maintain a large distance (G) from the degating region (12). 제1항에 있어서, 상기 구멍(14)은 패키지 성형부(11)의 중심위치까지 형성하여 간격(G)의 크기를 넓게 유지시킨 것을 특징으로 하는 BGA 반도체 패키지의 PCB.The PCB of the BGA semiconductor package according to claim 1, wherein the hole (14) is formed up to the center position of the package forming part (11) to keep the size of the gap G wide.
KR1019960058812A 1996-11-28 1996-11-28 PCB in BGA semiconductor package KR19980039726A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960058812A KR19980039726A (en) 1996-11-28 1996-11-28 PCB in BGA semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960058812A KR19980039726A (en) 1996-11-28 1996-11-28 PCB in BGA semiconductor package

Publications (1)

Publication Number Publication Date
KR19980039726A true KR19980039726A (en) 1998-08-17

Family

ID=66483123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960058812A KR19980039726A (en) 1996-11-28 1996-11-28 PCB in BGA semiconductor package

Country Status (1)

Country Link
KR (1) KR19980039726A (en)

Similar Documents

Publication Publication Date Title
KR100596549B1 (en) Semiconductor device and its manufacturing method and semiconductor package
US6332766B1 (en) Apparatus for encasing array packages
US6593169B2 (en) Method of making hybrid integrated circuit device
US6624058B1 (en) Semiconductor device and method for producing the same
US7141868B2 (en) Flash preventing substrate and method for fabricating the same
US7084511B2 (en) Semiconductor device having resin-sealed area on circuit board thereof
KR100417182B1 (en) Resin-molding method, molding dies and circuit board
JPH05267555A (en) Semiconductor device and its manufacture, and lead frame used for it and its manufacture
US8198141B2 (en) Intermediate structure of semiconductor device and method of manufacturing the same
JP4429054B2 (en) Resin-sealed semiconductor device and method for manufacturing resin-sealed semiconductor device
KR19980039726A (en) PCB in BGA semiconductor package
JP2007134585A (en) Semiconductor device and its manufacturing method
KR19980039727A (en) PCB in BGA semiconductor package
KR100194362B1 (en) Mold mold for BGA semiconductor package
JP4065180B2 (en) Resin sealing mold
KR100203558B1 (en) Structure of mold for bga package and method of manufacture for package
KR20020054476A (en) Printed circuit board for semiconductor chip package
TWI751394B (en) Pre-molded substrate and manufacturing method thereof
KR200276091Y1 (en) Molding mold for manufacturing ball grid array semiconductor package using flexible circuit board
KR100210161B1 (en) Liner of mold used for bga semiconductor package
KR19980022351A (en) Air vent of mold mold for BGA semiconductor package
KR100225237B1 (en) Semiconductor package
CN100593847C (en) Semiconductor package having structure for warpage prevention
KR100198031B1 (en) Cavity plate installation structure of mold, for bga semiconductor package
KR100242249B1 (en) Package moulding structure and semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application