KR19980037959A - How to form a storage electrode of a capacitor - Google Patents
How to form a storage electrode of a capacitor Download PDFInfo
- Publication number
- KR19980037959A KR19980037959A KR1019960056783A KR19960056783A KR19980037959A KR 19980037959 A KR19980037959 A KR 19980037959A KR 1019960056783 A KR1019960056783 A KR 1019960056783A KR 19960056783 A KR19960056783 A KR 19960056783A KR 19980037959 A KR19980037959 A KR 19980037959A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- material layer
- oxide film
- platinum
- oxide
- Prior art date
Links
- 238000003860 storage Methods 0.000 title abstract description 13
- 239000003990 capacitor Substances 0.000 title abstract description 9
- 239000010410 layer Substances 0.000 claims abstract description 160
- 239000000463 material Substances 0.000 claims abstract description 85
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 40
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 9
- 239000011737 fluorine Substances 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 238000000206 photolithography Methods 0.000 claims abstract description 5
- 238000011065 in-situ storage Methods 0.000 claims abstract description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 239000000470 constituent Substances 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910015802 BaSr Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 커패시터의 스토리지 전극 형성 방법에 대해 기재되어 있다.The present invention describes a method of forming a storage electrode of a capacitor.
이는 층간 절연층이 형성된 반도체 기판상에 물질층들, 백금층, 산화막을 차례로 형성하는 단계; 사진 식각 방법을 이용하여 상기 산화막을 패터닝하는 단계; 상기 패터닝된 산화막을 마스크로하여 상기 백금층과 상기 물질층중 일부를 식각하는 단계; 불소(F)가 첨가된 플라즈마(Fluorine based Plasma)를 이용한 식각 방법으로 상기 산화막을 제거하는 단계; 및 상기 백금층을 마스크로하여 남아있는 물질층을 식각하는 단계로 이루어진다.This includes forming material layers, a platinum layer, and an oxide film on the semiconductor substrate on which the interlayer insulating layer is formed; Patterning the oxide film using a photolithography method; Etching a portion of the platinum layer and the material layer using the patterned oxide film as a mask; Removing the oxide layer by an etching method using a fluorine-based plasma (Fluorine based Plasma); And etching the remaining material layer using the platinum layer as a mask.
즉, 백금층, 그 상부의 산화막 및 그 하부의 물질층들을 연속하여(In-situ) 제거함으므로써 공정이 단순화되고, 산화막 제거 공정시 하부 막질인 층간 절연층이 손상되는 현상과 반도체 기판의 가장자리 막질이 리프팅(lifting)되는 현상이 나타나지 않는 장점이 있다.That is, the process is simplified by in-situ removing the platinum layer, the oxide layer on the top thereof, and the material layers below it, and the interlayer insulating layer, which is a lower film quality, is damaged during the oxide film removal process and the edge of the semiconductor substrate. There is an advantage that the phenomenon in which the film quality is not lifted.
Description
본 발명은 반도체 소자에 관한 것으로, 특히 하부 막질을 손상시키지 않고 커패시터의 스토리지 전극을 형성하는 방법에 관한 것이다.The present invention relates to a semiconductor device, and more particularly to a method for forming a storage electrode of a capacitor without damaging the underlying film quality.
종래 기술에 의한 커패시터의 스토리지 전극을 형성하는 방법을 살펴보면, 반도체 기판 상에 형성된 층간 절연층을 패터닝하여 콘택홀을 형성하는 공정, 상기 콘택 홀 내를 불순물이 도핑된 다결정 실리콘으로 메움으로써 플러그를 형성하는 공정, 상기 반도체 기판 상에 TiN층, Ir층, IrO2층, Pt층 그리고 Ti층을 차례로 형성하는 공정, 상기 Ti층 상에 산화막을 증착한 후 패터닝하는 공정, 상기 패터닝된 산화막을 마스크로하여 상기 Ti층/Pt층/IrO2층/Ir층을 차례로 식각하는 공정, 상기 산화막을 제거하는 공정, 상기 Ti층 및 TiN층을 식각하는 공정을 차례로 진행한다.Referring to a method of forming a storage electrode of a capacitor according to the related art, a process of forming a contact hole by patterning an interlayer insulating layer formed on a semiconductor substrate, and forming a plug by filling the contact hole with polycrystalline silicon doped with impurities Forming a TiN layer, an Ir layer, an IrO 2 layer, a Pt layer, and a Ti layer sequentially on the semiconductor substrate; depositing and patterning an oxide film on the Ti layer; using the patterned oxide film as a mask By sequentially etching the Ti layer / Pt layer / IrO 2 layer / Ir layer, removing the oxide film, and etching the Ti layer and the TiN layer.
상기 Ti층은 스토리지 전극의 구성 물질인 백금(Pt)과 그 상부의 산화막(17)을 밀착(adhesion)하기 위한 것이고, 상기 IrO2층은 이리듐(Ir)과 백금(Pt)이 반응하는 것을 막기 위한 것이고, 상기 TiN층은 상기 백금과 상기 플러그 구성 물질인 실리콘이 반응하는 것을 막기 위한 것이고, 상기 Ir층은 이후 후속되는 공정에서 상기 백금층이 리프팅(lifting)되는 것을 방지하기 위한 것이다.The Ti layer is used to closely adhere platinum (Pt), which is a constituent material of the storage electrode, and an oxide layer 17 thereon, and the IrO 2 layer prevents iridium (Ir) and platinum (Pt) from reacting. The TiN layer is for preventing the platinum from reacting with the silicon, which is the plug component, and the Ir layer is for preventing the platinum layer from being lifted in a subsequent process.
상기 산화막은 완충산화막식각액(BOE;Buffered Oxide Etchant)를 사용하는 식각공정으로 제거하는데, 이때 상기 반도체 기판의 가장자리에서 막질이 리프팅되는 현상이 나타나고 이는 후속되는 증착 및 식각 공정에서 발생하는 파티클(particle)에 대해 오염을 일으키는 원인이 된다. 또한 이때 과식각하면 상기 TiN층이 식각되어 그 하부의 층간 절연층에 언더컷(undercut)이 발생하는 문제점이 있다.The oxide film is removed by an etching process using a buffered oxide etchant (BOE), in which the film quality is lifted at the edge of the semiconductor substrate, which is a particle generated in a subsequent deposition and etching process. Cause contamination. In addition, when overetching, the TiN layer may be etched to cause an undercut in the lower interlayer insulating layer.
이를 방지하기 위해 상기 TiN층을 형성하기 전에 SiNx막을 형성할 수 있는데, 이 또한 공정이 추가되는 문제점이 있다.In order to prevent this, the SiN x film may be formed before the TiN layer is formed, which also has a problem of adding a process.
본 발명이 이루고자 하는 기술적 과제는, 하부 막질을 손상시키지 않고 커패시터의 스토리지 전극을 형성하는 방법을 제공하는데 있다.An object of the present invention is to provide a method of forming a storage electrode of a capacitor without damaging the underlying film quality.
도 1a 내지 도 1d는 본 발명에 의한 커패시터의 스토리지 전극 형성 방법을 설명하기 위해 도시한 단면도들이다.1A to 1D are cross-sectional views illustrating a method of forming a storage electrode of a capacitor according to the present invention.
상기 과제를 이루기 위하여 본 발명은, 층간 절연층이 형성된 반도체 기판상에 물질층들, 백금층, 산화막을 차례로 형성하는 단계; 사진 식각 방법을 이용하여 상기 산화막을 패터닝하는 단계; 상기 패터닝된 산화막을 마스크로하여 상기 백금층과 상기 물질층중 일부를 차례로 식각하는 단계; 불소(F)가 첨가된 플라즈마(Fluorine based Plasma)를 이용한 식각 방법으로 상기 산화막을 제거하는 단계; 및 상기 백금층을 마스크로하여 남아있는 물질층을 식각하는 단계를 구비하는 것을 특징으로하는 커패시터의 스토리지 전극 형성 방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of forming a material layer, a platinum layer, an oxide film on a semiconductor substrate on which an interlayer insulating layer is formed; Patterning the oxide film using a photolithography method; Sequentially etching the platinum layer and a part of the material layer using the patterned oxide film as a mask; Removing the oxide layer by an etching method using a fluorine-based plasma (Fluorine based Plasma); And etching the remaining material layer using the platinum layer as a mask.
상기 물질층들은 상기 백금층에 대한 확산 방지막, 산화 방지막 등으로 이루어지는 데, 예를 들면 IrO2/Ir/TiN 구조로 이루어지는 것이 바람직하다.The material layers may be formed of a diffusion barrier, an oxidation barrier, or the like for the platinum layer, for example, an IrO 2 / Ir / TiN structure.
상기 백금층을 식각할 때 Cl2/Ar 플라즈마를 이용하는 것이 바람직하다.When etching the platinum layer, it is preferable to use a Cl 2 / Ar plasma.
또한 상기 백금층 식각후 연속하여(In-situ) CHF3/CF4플라즈마를 이용하여 상기 산화막을 식각하는 것이 바람직하다.In addition, it is preferable to etch the oxide layer using CHF 3 / CF 4 plasma continuously (In-situ) after etching the platinum layer.
상기 백금층 상에 산화막을 형성하기 전에 상기 백금층과 산화막의 밀착을 용이하게 하기 위한 밀착층을 형성하는 단계를 추가할 수 있다.Before forming an oxide film on the platinum layer, a step of forming an adhesion layer for facilitating adhesion between the platinum layer and the oxide film may be added.
본 발명에 의한 커패시터의 스토리지 전극 형성 방법은 백금층, 그 상부의 산화막 및 그 하부의 물질층들을 연속하여(In-situ) 제거함으므로써 공정이 단순화되고, 산화막 제거 공정시 하부 막질인 층간 절연층이 손상되는 현상과 반도체 기판의 가장자리 막질이 리프팅(lifting)되는 현상이 나타나지 않는 장점이 있다.In the method of forming a storage electrode of a capacitor according to the present invention, the process is simplified by sequentially removing the platinum layer, the oxide layer on the upper portion thereof, and the material layers below the layer, and the interlayer insulating layer, which is a lower layer, in the oxide layer removing process. This damaging phenomenon and the edge film of the semiconductor substrate are lifted (lifting) there is an advantage that does not appear.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1a 내지 도 1d는 본 발명에 의한 커패시터의 스토리지 전극 형성 방법을 설명하기 위해 도시한 단면도들이다.1A to 1D are cross-sectional views illustrating a method of forming a storage electrode of a capacitor according to the present invention.
도면 참조 번호 1은 반도체 기판을, 3은 층간 절연층을, 4는 콘택 홀을, 5는 플러그(Plug)를, 7·7a는 제 1 물질층을, 9·9a는 제 2 물질층을, 11·11a는 제 3 물질층을, 13·13a는 제 4 물질층을, 15·15a는 제 5 물질층을, 17·17a는 산화막을 각각 나타낸다.Reference numeral 1 denotes a semiconductor substrate, 3 denotes an interlayer insulating layer, 4 denotes a contact hole, 5 denotes a plug, 7 · 7a denotes a first material layer, and 9 · 9a denotes a second material layer, 11 · 11a represents a third material layer, 13 · 13a represents a fourth material layer, 15 · 15a represents a fifth material layer, and 17 · 17a represents an oxide film.
도 1a를 참조하면, 트랜지스터(도시하지 않음)가 형성된 반도체 기판(1) 상에 층간 절연층(3)을 형성하는 공정, 사진 식각 방법을 이용하여 상기 트랜지스터중 소오소 영역이 노출되도록 상기 층간 절연층(3)을 패터닝하여 콘택홀(4)을 형성하는 공정, 상기 콘택 홀(4) 내를 불순물이 도핑된 다결정 실리콘으로 메움으로써 플러그(Plug, 5)를 형성하는 공정, 상기 반도체 기판(1) 상에 TiN, Ir, IrO2, Pt, Ti를 차례로 증착하여 제 1 물질층(7), 제 2 물질층(9), 제 3 물질층(11), 제 4 물질층(13), 제 5 물질층(15)을 형성하는 공정 그리고 상기 제 5 물질층(15)/제 4 물질층(13)/제 3 물질층(11)/제 2 물질층(9)/제 1 물질층(7)이 형성된 반도체 기판 상에 산화막(17)을 형성하는 공정을 차례로 진행한다.Referring to FIG. 1A, a step of forming an interlayer insulating layer 3 on a semiconductor substrate 1 on which a transistor (not shown) is formed, and using the photolithography method, the interlayer insulating layer is exposed to expose a source element region of the transistor. Patterning the layer 3 to form the contact hole 4, filling the contact hole 4 with polycrystalline silicon doped with impurities to form a plug 5, and the semiconductor substrate 1. TiN, Ir, IrO 2 , Pt, Ti are sequentially deposited on the first material layer 7, the second material layer 9, the third material layer 11, the fourth material layer 13, Process of forming a fifth material layer 15 and the fifth material layer 15 / fourth material layer 13 / third material layer 11 / second material layer 9 / first material layer 7 ) Is formed in order to form the oxide film 17 on the semiconductor substrate.
상기 제 1 물질층(7)은 상기 제 4 물질층(13)이 구성 물질인 백금(Pt)과 상기 플러그(5)의 구성 물질인 실리콘과 반응하는 것을 막기위한 것으로 300Å 이상의 두께로 형성한다.The first material layer 7 is formed to have a thickness of 300 kPa or more to prevent the fourth material layer 13 from reacting with platinum Pt, which is a constituent material, and silicon, which is a constituent material of the plug 5.
상기 제 2 물질층(9)은 이후 후속되는 공정에서 상기 제 4 물질층(13)이 리프팅(lifting)되는 것을 방지하기 위한 것으로 200Å 정도의 두께로 형성한다.The second material layer 9 is formed to a thickness of about 200 μs to prevent the fourth material layer 13 from being lifted in a subsequent process.
이를 상세히 설명하면 스토리지 전극 형성 후 (BaSr)TiO3(이하 BST라 한다)를 사용하여 유전막을 형성하는 공정시 산소가 이용되는데 이때 상기 제 1 물질층(7)의 구성 물질인 TiN이 산화되어 상기 제 4 물질층(13)과의 계면에 산화물을 생성시키고 그 결과 상기 제 4 물질층(13)이 리프팅되는 현상이 나타나는데, 이러한 현상은 상기 제 1 물질층(7)과 제 4 물질층(13) 사이에 상기 제 2 물질층(9)을 추가로 형성함으로써 방지할 수 있다.In detail, oxygen is used in the process of forming a dielectric layer using (BaSr) TiO 3 (hereinafter referred to as BST) after forming the storage electrode, wherein TiN, which is a constituent material of the first material layer 7, is oxidized. Oxides are generated at the interface with the fourth material layer 13, and as a result, the fourth material layer 13 is lifted, which is the first material layer 7 and the fourth material layer 13. This can be prevented by further forming the second material layer 9 therebetween.
상기 제 3 물질층(11)은 상기 제 2 물질층(9)의 구성 물질인 이리듐(Ir)과 상기 제 4 물질층(13)이 구성 물질인 백금(Pt)이 반응하는 것을 막기 위한 것으로 400Å 정도의 두께로 형성한다.The third material layer 11 is to prevent the reaction between iridium (Ir), which is a constituent material of the second material layer 9, and platinum (Pt), which is a constituent material, of the fourth material layer 13. It is formed to a thickness of about.
상기 제 4 물질층(13)은 스토리지 전극용 물질로서 1500Å 정도의 두께로 형성한다.The fourth material layer 13 is formed as a material for the storage electrode to a thickness of about 1500Å.
상기 제 5 물질층(15)은 상기 제 4 물질층(13)과 상기 산화막(17)의 밀착(adhesion)을 위한 것이다.The fifth material layer 15 is for adhesion between the fourth material layer 13 and the oxide layer 17.
상기 산화막(17)은 상기 제 5 물질층(15)/제 4 물질층(13)/제 3 물질층(11)/제 2 물질층(9)/제 1 물질층(7)을 패터닝하기 위한 마스크 역할을 하기 위한 것으로, 2500Å 정도의 두께로 형성한다.The oxide layer 17 may be formed to pattern the fifth material layer 15, the fourth material layer 13, the third material layer 11, the second material layer 9, and the first material layer 7. It is intended to act as a mask and is formed to a thickness of about 2500Å.
도 1b를 참조하면, 사진 식각 방법을 이용하여 상기 산화막(17)을 패터닝하여 산화막(17a)을 형성하는 공정, 상기 산화막(17a)을 마스크로하여 상기 제 5 물질층(15)을 식각하여 제 5 물질층(15a)을 형성하는 공정 그리고 상기 산화막(17a)/제 5 물질층(15a)을 마스크로하여 상기 제 4 물질층(13)/제 3 물질층(11)/제 2 물질층(9)을 식각하여 제 4 물질층(13a)/제 3 물질층(11a)/제 2 물질층(9a)을 형성하는 공정을 진행한다.Referring to FIG. 1B, the oxide layer 17 is formed by patterning the oxide layer 17 using a photolithography method. The fifth material layer 15 is etched using the oxide layer 17a as a mask. Forming the fifth material layer 15a and using the oxide film 17a / the fifth material layer 15a as a mask, the fourth material layer 13 / third material layer 11 / second material layer ( 9) is etched to form a fourth material layer 13a / third material layer 11a / second material layer 9a.
상기 제 5 물질층(15a)은 Cl2/Ar 플라즈마를 이용한 식각 공정으로 형성한다.The fifth material layer 15a is formed by an etching process using a Cl 2 / Ar plasma.
상기 제 4 물질층(13a)/제 3 물질층(11a)/제 2 물질층(9a)은 상기 제 1 물질층(7)을 식각저지층(etch stop layer)으로하고 Cl2/O2플라즈마를 이용하여 식각함으로써 형성하는데, 이때 상기 O2의 비율은 40％ 이상으로 한다.The fourth material layer 13a / the third material layer 11a / the second material layer 9a may use the first material layer 7 as an etch stop layer, and Cl 2 / O 2 plasma. It is formed by etching using, wherein the ratio of O 2 is at least 40%.
도 1c를 참조하면, 상기 공정후 연속하여(In-situ) 불소(F)가 첨가된 플라즈마(Fluorine based Plasma)를 이용하여 식각 공정을 실시함으로써 상기 산화막(17a)을 제거한다.Referring to FIG. 1C, the oxide layer 17a is removed by performing an etching process using a plasma (Fluorine based Plasma) to which fluorine (F) is added after the process.
상기 불소(F)가 첨가된 플라즈마는 예컨대 CHF4/CF4플라즈마를 이용할 수 있다.The plasma to which the fluorine (F) is added may be, for example, a CHF 4 / CF 4 plasma.
이때 상기 제 1 물질층(7)이 식각되고 그 결과 후속되는 상기 제 1 물질층(7) 식각시 상기 층간 절연층(3)이 식각되는 현상이 나타날 수 있는데, 이는 상기 플라즈마 조건 및 산화막(17a) 두께를 조절함으로써 방지할 수 있다.In this case, the first material layer 7 may be etched, and as a result, the interlayer insulating layer 3 may be etched during the subsequent etching of the first material layer 7, which is the plasma condition and the oxide layer 17a. ) Can be prevented by adjusting the thickness.
상기 플라즈마 조건을 설명하면, 상기 플라즈마에 산소를 첨가하면 상기 제 1 물질층(7)의 구성 물질인 TiN의 식각율이 증가하는 특성이 있으므로 상기 플라즈마에 산소를 첨가하지 않고 식각 공정을 진행한다.Referring to the plasma condition, when oxygen is added to the plasma, the etching rate of TiN, which is a constituent material of the first material layer 7, is increased. Therefore, the etching process is performed without adding oxygen to the plasma.
상기 산화막 두께 조절 방법을 설명하면, CHF4/CF4플라즈마에서는 상기 산화막과 TiN의 식각 선택비가 8:1인 특성이 있으므로 상기 도 1a에서 상기 산화막과 TiN을 증착할 때 이러한 특성을 고려할 수 있다.Referring to the oxide film thickness control method, since the etching selectivity ratio of the oxide film and TiN is 8: 1 in the CHF 4 / CF 4 plasma, such characteristics can be considered when depositing the oxide film and TiN in FIG. 1A.
즉 도 1a에서 상기 산화막(17)과 상기 제 1 물질층(7)을 각각 2500Å과 300Å 두께로 형성하였고, 상기 도 1b의 백금 식각시 상기 산화막(17)이 일부 식각되어 2000Å 두께가 되었다면, 상기 CHF4/CF4플라즈마를 이용한 식각 공정시 상기 산화막(17a)이 완전히 식각될 때 상기 층간 절연층(3)이 드러나지 않고 상기 제 1 물질층(7)이 일부 남아있게 된다.That is, in FIG. 1A, the oxide layer 17 and the first material layer 7 are formed to have a thickness of 2500 μm and 300 μm, respectively. When the platinum layer of FIG. In the etching process using CHF 4 / CF 4 plasma, when the oxide layer 17a is completely etched, the interlayer insulating layer 3 is not exposed and the first material layer 7 remains.
도 1d를 참조하면, 상기 산화막(17a) 제거 후 연속하여(In-situ) Cl2/Ar 플라즈마를 이용하여 상기 제 5 물질층(15a)과 상기 제 1 물질층(7)을 식각한다.Referring to FIG. 1D, after removing the oxide layer 17a, the fifth material layer 15a and the first material layer 7 are etched using Cl 2 / Ar plasma in succession.
그 결과 상기 플러그(5) 상에 그 구성물질이 Pt/IrO2/TiN인 제 4 물질층(13a)/제 3 물질층(11a)/제 2 물질층(9a)/제 1 물질층(7a) 구조로 형성된 스토리지 전극이 완성된다,As a result, the fourth material layer 13a / third material layer 11a / second material layer 9a / first material layer 7a whose constituent material is Pt / IrO 2 / TiN is formed on the plug 5. The storage electrode formed of the structure is completed,
본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to this, and it is apparent that many modifications are possible by those skilled in the art within the technical idea of the present invention.
이상, 설명된 바와 같이 본 발명에 의한 커패시터의 스토리지 전극 형성 방법은 백금층, 그 상부의 산화막 및 그 하부의 물질층들을 연속하여(In-situ) 제거함으므로써 공정이 단순화되고, 산화막 제거 공정시 하부 막질인 층간 절연층이 손상되는 현상과 반도체 기판의 가장자리 막질이 리프팅(lifting)되는 현상이 나타나지 않는 장점이 있다.As described above, the method of forming the storage electrode of the capacitor according to the present invention simplifies the process by continuously removing the platinum layer, the oxide layer on the upper portion thereof, and the material layers below the layer, and at the time of removing the oxide layer. There is an advantage in that the lower interlayer insulating layer is damaged and the edge film of the semiconductor substrate is not lifted.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960056783A KR19980037959A (en) | 1996-11-22 | 1996-11-22 | How to form a storage electrode of a capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960056783A KR19980037959A (en) | 1996-11-22 | 1996-11-22 | How to form a storage electrode of a capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980037959A true KR19980037959A (en) | 1998-08-05 |
Family
ID=66320887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960056783A KR19980037959A (en) | 1996-11-22 | 1996-11-22 | How to form a storage electrode of a capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980037959A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100462761B1 (en) * | 2002-06-11 | 2004-12-20 | 동부전자 주식회사 | Method for manufacturing metal line of semiconductor device |
-
1996
- 1996-11-22 KR KR1019960056783A patent/KR19980037959A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100462761B1 (en) * | 2002-06-11 | 2004-12-20 | 동부전자 주식회사 | Method for manufacturing metal line of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100239417B1 (en) | Capacitor of semiconductor device amd manufacturing method thereof | |
| US6054391A (en) | Method for etching a platinum layer in a semiconductor device | |
| JPH10144888A (en) | Capacitor in semiconductor device and fabrication thereof | |
| KR100289389B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR19980037959A (en) | How to form a storage electrode of a capacitor | |
| US6558999B2 (en) | Method for forming a storage electrode on a semiconductor device | |
| US7015049B2 (en) | Fence-free etching of iridium barrier having a steep taper angle | |
| JP2000196032A (en) | Manufacture of capacitor and the capacitor | |
| KR100859254B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100323723B1 (en) | method for manufacturing capacitor of semiconductor device | |
| JP2003282839A (en) | Method of manufacturing ferroelectric memory device | |
| US6624076B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100275116B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100255660B1 (en) | Method for etching ir electrode | |
| KR100359785B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100349692B1 (en) | Method for etching passivation in ferroelectric memory device | |
| KR100636936B1 (en) | Forming method for metal line of semiconductor device | |
| KR100844937B1 (en) | Method for fabricating semiconductor device | |
| KR100365757B1 (en) | Method for forming capacitor electrode by using damascene method | |
| KR100780616B1 (en) | Method for fabricating semiconductor device | |
| KR100248345B1 (en) | Method of forming metal interconnector in semiconductor device | |
| KR100843936B1 (en) | Forming method for storage node of semiconductor device | |
| KR20020006364A (en) | Method for fabricating capacitor having high dielectric constant using double etch mask layer in semiconductor device | |
| KR100319876B1 (en) | Semiconductor device with cylindrical capacitor and its manufacturing method | |
| KR100324330B1 (en) | Contact forming method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |