KR19980031853A - Contact hole formation method of semiconductor device - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

반도체 장치 제조방법Semiconductor device manufacturing method

2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention

포토레지스트 찌꺼기 제거 공정(descum)시 포토레지스트의 식각 속도가 불안정하고, 또 식각 장비의 시간 조절에 문제가 발생하기도하여 과도한 식각이 이루어지는 경우가 종종 발생하여 콘택홀 선폭 제어가 어려워지는 문제점 있었음.During the photoresist descum removal process, the etching speed of the photoresist was unstable, and there was a problem in controlling the time of the etching equipment, which caused excessive etching, which made it difficult to control the contact hole line width.

3. 발명의 해결방법의 요지3. Summary of Solution to Invention

반도체 장치의 콘택홀 형성을 위한 포토레지스트 패턴 형성시 발생하는 패턴 하부의 포토레지스트 찌꺼기를 포토레지스트 패턴의 손실을 최소화하면서 제거할 수 있는 공정을 포함하는 반도체 장치의 콘택홀 형성방법을 제공하고자 함.An object of the present invention is to provide a method for forming a contact hole in a semiconductor device, the method including removing a photoresist residue under a pattern generated when forming a photoresist pattern for forming a contact hole in a semiconductor device with minimal loss of the photoresist pattern.

4. 발명의 중요한 용도4. Important uses of the invention

반도체 장치의 콘택홀 형성에 이용됨.Used to form contact holes in semiconductor devices.

Description

반도체 장치의 콘택홀 형성방법Contact hole formation method of semiconductor device

본 발명은 반도체 장치의 콘택홀 형성방법에 관한 것으로, 특히 콘택홀의 선폭 제어가 용이한 반도체 장치의 콘택홀 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a contact hole in a semiconductor device, and more particularly, to a method for forming a contact hole in a semiconductor device in which line width of the contact hole is easily controlled.

일반적으로, 반도체 장치의 콘택을 형성할 때 금속막의 단차 피복성을 고려하여 소정의 층간 절연막을 습식 및 건식 식각하여 와인 글래스(wine glass)형 콘택홀을 형성하게 된다.In general, when forming a contact of a semiconductor device, a wine glass contact hole is formed by wet and dry etching a predetermined interlayer insulating layer in consideration of a step coverage of a metal film.

이하, 첨부된 도면 도 1A 및 도 1B를 참조하여 종래 기술에 따른 반도체 장치의 콘택홀 형성시의 문제점을 살펴본다.Hereinafter, a problem in forming a contact hole of a semiconductor device according to the related art will be described with reference to FIGS. 1A and 1B.

먼저, 도 1A는 실리콘 기판(10) 상에 층간 절연막인 산화막(11)이 증착된 전체구조 상부에 포토레지스트를 도포하고, 콘택홀 형성을 위한 포토레지스트 패턴(12)을 형성한 상태를 나타낸 것이다. 이때, 포토레지스트의 현상 및 하드 베이트(hard bake)공정 후 포토레지스트 패턴(12) 하부 모서리의 포토레지스트가 완전히 제거되지 않고 포토레지스트 찌꺼기(13)를 유발한다. 그런데, 이러한 포토레지스트 찌꺼기(13)는 이후의 콘택홀 형성을 위한 습식 식각시 식각 장벽 역할을 하여 식각을 방해함으로써 콘택홀이 열리지 않는 현상을 야기시킨다.First, FIG. 1A illustrates a state in which a photoresist is applied on an entire structure where an oxide film 11, which is an interlayer insulating film, is deposited on a silicon substrate 10, and a photoresist pattern 12 for forming a contact hole is formed. . At this time, after the photoresist development and the hard bake process, the photoresist at the lower edge of the photoresist pattern 12 is not completely removed and causes photoresist residue 13. However, the photoresist residue 13 serves as an etch barrier during wet etching for subsequent contact hole formation, thereby preventing the contact hole from being opened.

이러한 문제점을 해결하기 위하여 포토레지스트 찌꺼기 제거 공정(descum)을 실시하는데, 이때 포토레지스트 패턴(12)의 일부가 함께 식각 된다. 그런데, 포토레지스트의 식각 속도가 불안정하고, 또 식각 장비의 시간 조절에 문제가 발생하기도하여 과도한 식각이 이루어지는 경우가 종종 발생하게 된다.In order to solve this problem, a photoresist debris removal process is performed, wherein a part of the photoresist pattern 12 is etched together. By the way, the etching speed of the photoresist is unstable, and there is a problem in controlling the time of the etching equipment, so that excessive etching is often performed.

이러한 경우, 도 1B에 도시된 바와 같이 포토레지스트 패턴(12)의 선폭이 줄어들게 되며, 이로 인하여 콘택홀의 어스펙트 비(aspect ratio)가 증가하게 되므로 안정된 소자 제조가 어려워지는 문제점이 있다. 도면의 점선은 포토레지스트 찌꺼기 제거 공정전의 포토레지스트 패턴(12)을 나타낸다.In this case, as shown in FIG. 1B, the line width of the photoresist pattern 12 is reduced, thereby increasing the aspect ratio of the contact hole, thereby making it difficult to manufacture a stable device. The dotted line in the figure shows the photoresist pattern 12 before the photoresist debris removal process.

본 발명은 반도체 장치의 콘택홀 형성을 위한 포토레지스트 패턴 형성시 발생하는 패턴 하부의 포토레지스트 찌꺼기를 포토레지스트 패턴의 손실을 최소화하면서 제거할 수 있는 반도체 장치의 콘택홀 형성방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a method for forming a contact hole in a semiconductor device which can remove photoresist residues under a pattern generated when forming a photoresist pattern for forming a contact hole in a semiconductor device with minimal loss of the photoresist pattern. have.

도 1A 및 도 1B는 종래 기술에 따른 반도체 장치의 콘택홀 형성시의 문제점을 설명 하기 위한 단면도,1A and 1B are cross-sectional views illustrating problems in forming a contact hole in a semiconductor device according to the prior art;

도 2A 내지 도 2C는 본 발명의 일실시예에 따른 반도체 장치의 콘택홀 형성 공정도.2A through 2C are diagrams illustrating a process of forming a contact hole in a semiconductor device according to an embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10,20 : 실리콘 기판11,21 : 산화막10,20 silicon substrate 11,21 oxide film

12,22 : 포토레지스트 패턴13,23 : 포토레지스트 찌꺼기12,22 photoresist pattern 13,23 photoresist residue

상기 목적을 달성하기 위하여 본 발명은 하부층 및 소정의 층간 절연막을 선택적 식각하여 콘택홀을 형성하는 반도체 장치의 제조방법에 있어서, 상기 층간 절연막 상부에 포토레지스트를 도포하고, 콘택홀 형성을 위한 포토레지스트 패턴을 형성하는 단계; 포토레지스트 찌꺼기를 제거하기 위하여 CF₄가스와 O₂가스를 포함하는 플라즈마를 사용하여 상기 층간 절연막 및 상기 포토레지스트 패턴을 부분적 건식 식각하는 단계, 및 상기 포토레지스트 패턴을 식각 장벽으로하여 상기 층간 절연막을 식각하는 단계를 포함하여 이루어진다.In order to achieve the above object, the present invention provides a method for manufacturing a semiconductor device by forming a contact hole by selectively etching a lower layer and a predetermined interlayer insulating film, the photoresist is applied on the interlayer insulating film, the photoresist for forming a contact hole Forming a pattern; Partially dry etching the interlayer insulating film and the photoresist pattern using a plasma including CF ₄ gas and O ₂ gas to remove photoresist residue, and using the photoresist pattern as an etch barrier. Etching is performed.

이하, 첨부된 도면 도 2A 내지 도 2C를 참조하여 본 발명의 일실시예를 상술한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings, FIGS. 2A to 2C.

먼저, 도 2A는 도 실리콘 기판(20) 상에 층간 절연막인 산화막(21)이 증착된 전체구조 상부에 포토레지스트를 도포하고, 콘택홀 형성을 위한 포토레지스트 패턴(22)을 형성한 상태를 나타낸 것이다. 이때, 포토레지스트의 현상 및 하드 베이트(hard bake)공정 후 포토레지스트 패턴(22) 하부 모서리의 포토레지스트가 완전히 제거되지 않고 포토레지스트 찌꺼기(23)를 유발한다.First, FIG. 2A illustrates a state in which a photoresist is coated on the entire structure in which the oxide layer 21, which is an interlayer insulating film, is deposited on the silicon substrate 20, and the photoresist pattern 22 for forming a contact hole is formed. will be. At this time, after the photoresist development and the hard bake process, the photoresist of the lower edge of the photoresist pattern 22 is not completely removed and causes photoresist residue 23.

다음으로, 도 2B에 도시된 바와 같이 CF₄와 O₂가스를 사용하여 플라즈마를 형성하여 산화막(21)과 포토레지스트 패턴(22)의 식각 선택비가 약 1 내지 1.5 : 1의 비율을 가지도록하여 건식 식각을 실시하여 포토레지스트 찌꺼기(23)를 제거한다. 이때, 산화막(21)의 식각 타아겟(target)을 약 300Å 내지 약 500Å로 한다. 이 과정에서 얼마간의 포토레지스트 패턴(22)의 유실이 발생하지만 그 정도가 미약하며, 특히 측벽 부위의 포토레지스트 패턴(22)은 거의 식각되지 않으므로 이후의 공정에 영향을 미치지 않는다.Next, as shown in FIG. 2B, plasma is formed using CF ₄ and O ₂ gases so that the etching selectivity of the oxide film 21 and the photoresist pattern 22 has a ratio of about 1 to 1.5: 1. Dry etching is performed to remove the photoresist residue 23. At this time, the etching target of the oxide film 21 is about 300 kPa to about 500 kPa. Some loss of the photoresist pattern 22 occurs in this process, but the extent thereof is weak. In particular, since the photoresist pattern 22 of the sidewall portion is hardly etched, it does not affect subsequent processes.

끝으로, 도 2C에 도시된 바와 같이 포토레지스트 패턴(22)을 식각 장벽으로하여 산화막을 습식 식각하고, 이어서 건식 식각을 실시함으로써 와인 글래스형 콘택홀을 형성한다.Finally, as shown in FIG. 2C, the oxide film is wet etched using the photoresist pattern 22 as an etch barrier, followed by dry etching to form a wine glass contact hole.

본 발명의 일실시예에서 나타난 것과 같이 본 발명은 종래의 포토레지스트 찌꺼기 제거 공정(descum)을 하지 않고, 플라즈마에 의한 건식식각을 수행함으로써 측벽의 포토레지스트의 손실을 최소화하여 원하는 콘택홀의 선폭을 제어할 수 있게 한다.As shown in one embodiment of the present invention, the present invention controls dry line width of a desired contact hole by minimizing the loss of photoresist on the sidewall by performing dry etching by plasma without performing a conventional photoresist descum removal process. To do it.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.

상기와 같이 본 발명은 종래와 같이 포토레지스트 찌꺼기 제거 공정(descum)을 하지 않고, 플라즈마에 의한 건식식각을 수행함으로써 측벽의 포토레지스트의 손실을 최소화하여 원하는 콘택홀의 선폭을 제어할 수 있게 하며, 이를 통해 반도체 장치의 안정화 및 신뢰도를 향상시키는 효과가 있다. 또한 본 발명은 반도체 장치의 제조 공정 상의 수율을 향상시키는 효과가 있다.As described above, the present invention enables to control the line width of the desired contact hole by minimizing the loss of the photoresist of the sidewall by performing dry etching by plasma without performing the photoresist debris removing process (descum) as in the prior art. Through this, there is an effect of improving stabilization and reliability of the semiconductor device. In addition, the present invention has the effect of improving the yield in the manufacturing process of the semiconductor device.

Claims (4)

하부층 및 소정의 층간 절연막을 선택적 식각하여 콘택홀을 형성하는 반도체 장치의 제조방법에 있어서,In the method of manufacturing a semiconductor device to form a contact hole by selectively etching the lower layer and the predetermined interlayer insulating film, 상기 층간 절연막 상부에 포토레지스트를 도포하고, 콘택홀 형성을 위한 포토레지스트 패턴을 형성하는 단계;Applying a photoresist on the interlayer insulating layer and forming a photoresist pattern for forming a contact hole; 포토레지스트 찌꺼기를 제거하기 위하여 CF₄가스와 O₂가스를 포함하는 플라즈마를 사용하여 상기 층간 절연막 및 상기 포토레지스트 패턴을 부분적 건식 식각하는 단계, 및Partially dry etching the interlayer insulating film and the photoresist pattern using a plasma comprising CF ₄ gas and O ₂ gas to remove photoresist debris, and 상기 포토레지스트 패턴을 식각 장벽으로하여 상기 층간 절연막을 식각하는 단계를 포함하여 이루어진 반도체 장치의 콘택홀 형성방법.And etching the interlayer insulating film using the photoresist pattern as an etch barrier. 제 1 항에 있어서,The method of claim 1, 상기 층간 절연막을 식각하는 단계는Etching the interlayer insulating film 상기 포토레지스트 패턴을 식각 장벽으로하여 상기 층간 절연막을 습식 식각하는 단계와Wet etching the interlayer insulating layer using the photoresist pattern as an etching barrier; 상기 포토레지스트 패턴을 식각 장벽으로하여 상기 층간 절연막을 건식 식각하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도페 장치의 콘택홀 형성방법.And dry etching the interlayer insulating layer using the photoresist pattern as an etching barrier. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 부분적 건식 식각하는 단계는The partial dry etching step 상기 층간 절연막과 상기 포토레지스트 패턴의 식각 선택비를 약 1 내지 1.5 : 1로 조절하여 수행하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성방법.And adjusting an etch selectivity of the interlayer insulating film and the photoresist pattern to about 1 to 1.5: 1. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 부분적 건식 식각하는 단계는The partial dry etching step 상기 층간 절연막 식각 타아겟을 약 300Å 내지 약 500Å으로 조절하여 수행하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성방법.And adjusting the interlayer insulating film etch target to about 300 kS to about 500 kS.