KR19980027699A - Semiconductor package in which semiconductor chips are supported by bonding wires - Google Patents
Semiconductor package in which semiconductor chips are supported by bonding wires Download PDFInfo
- Publication number
- KR19980027699A KR19980027699A KR1019960046547A KR19960046547A KR19980027699A KR 19980027699 A KR19980027699 A KR 19980027699A KR 1019960046547 A KR1019960046547 A KR 1019960046547A KR 19960046547 A KR19960046547 A KR 19960046547A KR 19980027699 A KR19980027699 A KR 19980027699A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- package
- semiconductor
- lead
- supported
- Prior art date
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 다이 패드를 사용하지 않거나, 내부 리드가 접착제에 의해 칩의 표면에 부착되지 않고 본딩 와이어에 의해서만 지지되는 반도체 칩 패키지에 관한 것으로서, 복수 개의 본딩 패드가 형성되어 있는 반도체 칩; 상기 반도체 칩과 전기적으로 연결되는 내부리드, 상기 내부 리드와 일체형으로 형성되어 있는 외부 리드 및 일측면에 전기 절연 물질이 코팅되어 있는 더미 타이바를 구비하는 리드 프레임; 상기 리드 프레임의 내부 리드와 본딩 패드를 전기적으로 연결하기 위한 접속수단; 상기 반도체 칩, 접속수단 및 상기 리드 프레임의 내부 리드와 더미 타이 바를 봉지하는 성형 수지로 패키지 몸체를 구비하는 패키지로서, 상기 더미 타이 바는 상기 반도체 칩의 상면과 실질적으로 접촉하여 상기 성형 수지를 형성할 때 상기 반도체 칩을 지지하며 상기 접속 수단은 상기 반도체 칩을 지지하는 것을 특징으로 하는 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지를 제공하여 크랙 발생 등의 반도체 패키지에서 발생하는 불량을 줄여 신뢰성을 제공하는 이점이 있다.The present invention relates to a semiconductor chip package which does not use a die pad or whose inner lead is not attached to a surface of a chip by an adhesive and is supported only by a bonding wire, the semiconductor chip having a plurality of bonding pads formed thereon; A lead frame including an inner lead electrically connected to the semiconductor chip, an outer lead integrally formed with the inner lead, and a dummy tie bar coated with an electrical insulating material on one side thereof; Connecting means for electrically connecting an inner lead of the lead frame and a bonding pad; A package having a package body made of a molding resin encapsulating the semiconductor chip, the connecting means and the inner lead and the dummy tie bar of the lead frame, wherein the dummy tie bar is in contact with the upper surface of the semiconductor chip to form the molding resin. The semiconductor chip is supported and the connecting means supports the semiconductor chip, thereby providing a semiconductor package in which the semiconductor chip is supported by a bonding wire, thereby reducing reliability caused by a semiconductor package such as crack generation. There is an advantage to provide.
Description
본 발명은 반도체 칩 패키지에 관한 것으로서, 보다 구체적으로는 다이 패드를 사용하지 않거나, 내부 리드가 접착제에 의해 반도체 칩의 표면에 부착되지 않고 반도체 칩이 본딩 와이어에 의해서만 지지되는 반도체 칩 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip package, and more particularly, to a semiconductor chip package in which a die pad is not used or an internal lead is not attached to the surface of the semiconductor chip by an adhesive and the semiconductor chip is supported only by a bonding wire. .
반도체 소자를 사용하는 전자 기기는 소형화, 고기능화를 추구하고 있으며, 이에 따라 신뢰성이 뛰어나고 소형의 고밀도 반도체 소자를 실현하기 위한 노력이 계속되고 있다. 최근에는 반도체 패키지의 두께가 1㎜ 이하의 초박형 패키지(TSOP : thin small outline package, UTSOP ; ultra thin small outline package 등등)가 신뢰성이나 패키지의 실장 밀도 면에서 우수한 점이 많기 때문에 특히 주목을 받고 있다.BACKGROUND Electronic devices using semiconductor devices are pursuing miniaturization and high functionality. Accordingly, efforts have been made to realize high reliability and compact high density semiconductor devices. Recently, an ultra-thin package (TSOP: thin small outline package, UTSOP; ultra thin small outline package, etc.) having a thickness of 1 mm or less is particularly attracting attention because of its excellent reliability and package density.
이하, 도면을 참조하여 종래 기술에 의한 반도체 패키지에 관하여 설명하고자 한다.Hereinafter, a semiconductor package according to the related art will be described with reference to the accompanying drawings.
도 1은 종래 기술에 의한 다이 패드가 형성된 반도체 패키지의 구조를 나타내는 단면도이다.1 is a cross-sectional view showing the structure of a semiconductor package having a die pad according to the prior art.
도 2는 종래 기술에 의한 칩 하면이 노출된 리드 온 칩 패키지를 나타내는 단면도이다.2 is a cross-sectional view illustrating a lead-on chip package in which a chip bottom surface is exposed according to the related art.
먼저, 도 1은 다이 패드(50)에 은 에폭시(Ag epoxy) 등의 접착제(20) 등을 사용하여 반도체 칩(10)을 부착한다. 반도체 칩(10)의 표면에 형성되어 있는 본딩 패드(12)와 리드(40)는 와이어(30)에 의해 본딩(bonding)되어 반도체 칩(10)이 외부와 전기적으로 접속될 수 있는 모양을 나타내고 있다. 그리고, 반도체 칩(10)을 외부 환경으로부터 보호하기 위하여 상기 반도체 칩(10)을 포함한 전기적 연결 부위를 에폭시 몰딩 컴파운드(epoxy molding compound)를 고온·고압 하에서 주입함으로서 성형 수지(60)를 형성한다. 리드(40)는 반도체 패키지 외부 기판(도시 아니함)에 실장하기 위한 형태(예컨대, 걸-윙 ; gull-wing 형태)로 절곡된다.First, FIG. 1 attaches the semiconductor chip 10 to the die pad 50 using the adhesive 20 etc., such as silver epoxy. The bonding pads 12 and the leads 40 formed on the surface of the semiconductor chip 10 are bonded by the wire 30 to form a shape in which the semiconductor chip 10 may be electrically connected to the outside. have. In order to protect the semiconductor chip 10 from the external environment, the molding resin 60 is formed by injecting an epoxy molding compound under high temperature and high pressure into an electrical connection portion including the semiconductor chip 10. The lead 40 is bent in a form (eg, a gull-wing form) for mounting on a semiconductor package external substrate (not shown).
다이 패드(50)와 리드(40)를 구비하는 리드 프레임은 구리 합금을 사용하거나 철 합금을 사용하는데, 이러한 서로 다른 물질로 이루어진 구성 요소, 즉 반도체 칩(10), 구리나 철 합금의 다이 패드(50), 몰딩 컴파운드로 이루어진 성형 수지(60) 간의 열 팽창계수의 차이 등 물리적인 성질의 차이 때문에 패키지 제품의 신뢰성에 문제가 발생한다.The lead frame having the die pad 50 and the lead 40 uses copper alloys or iron alloys, which are components of different materials, i.e., semiconductor chips 10, die pads of copper or iron alloys. (50), there is a problem in the reliability of the packaged product due to a difference in physical properties such as a difference in thermal expansion coefficient between the molding resin 60 made of the molding compound.
그래서, 다른 종래 예에서는, 다이 패드(50)의 중앙부에 관통 구멍을 형성하거나 성형 수지가 반도체 칩 밑면과 직접 접촉하도록 슬롯이 형성된 다이 패드 등의 구조를 갖도록 하였다. 이와 같은 구조를 갖는 반도체 패키지는 성형 수지와 반도체 칩간의 결합력이 강화되고, 반도체 패키지의 크랙(crack) 등이 발생하는 불량이 감소하게 되었다. 그러나, 이종(異種) 물질 간의 경계면은 여전히 존재하여, 이러한 계면은 초박형 패키지에서 여전히 문제점으로 대두된다.Thus, in another conventional example, a through hole is formed in the center portion of the die pad 50, or the die pad 50 has a structure such as a die pad in which a slot is formed so as to directly contact the bottom surface of the semiconductor chip. In the semiconductor package having such a structure, the bonding force between the molding resin and the semiconductor chip is enhanced, and defects such as cracking of the semiconductor package are reduced. However, the interface between dissimilar materials still exists, so this interface is still a problem in ultra-thin packages.
도 2는 리드 온 칩(lead on chip) 기술을 이용한 종래 기술의 초박형 패키지의 단면도이다. 반도체 칩(10)의 상부 표면의 중앙 부분에 본딩 패드(12)가 형성되어 있고, 리드(40)는 반도체 칩(10)의 표면 위로 올라와서 폴리이미드(polyimide) 등의 접착제(20)에 의해 반도체 칩(10)위에 접착되어 있다.2 is a cross-sectional view of a prior art ultra-thin package using lead on chip technology. Bonding pads 12 are formed in the central portion of the upper surface of the semiconductor chip 10, and the leads 40 are raised above the surface of the semiconductor chip 10 by an adhesive 20 such as polyimide. It is adhered to the semiconductor chip 10.
본딩 패드(12)와 리드(40)를 와이어로 본딩한 다음, 성형 수지(60)로 반도체 패키지 몸체를 형성한다. 이때 반도체 칩(10)의 밑면이 패키지 몸체의 밑면과 일치하도록 하면, 반도체 패키지의 두께를 얇게 할 수 있고, 반도체 칩(10)의 일부가 외부로 노출되기 때문에 열 방출 특성도 좋아진다. 또한 리드 온 칩 패키지에서 차지하는 면적도 줄일 수가 있고, 본딩 패드가 중앙에 배열되어 있기 때문에 사방에 배열되어 있는 회로소자가 본딩 패드와 연결되는 버스(bus)의 길이가 동일하여서 고속 동작이나 잡음 억제에 유리하다.After bonding the bonding pads 12 and the leads 40 with wires, the semiconductor package body is formed of the molding resin 60. At this time, if the bottom surface of the semiconductor chip 10 coincides with the bottom surface of the package body, the thickness of the semiconductor package can be reduced, and the heat dissipation characteristics are also improved because a part of the semiconductor chip 10 is exposed to the outside. In addition, the area occupied by the lead-on chip package can be reduced, and since the bonding pads are arranged in the center, the circuit elements arranged in all directions have the same length of buses to be connected to the bonding pads for high-speed operation or noise suppression. It is advantageous.
그러나, 접착제(20)는 와이어(30)를 본딩할 때, 또는 다른 조립 공정 (예컨에, 몰딩 공정) 등에서 반도체 칩(10)을 고정시키는 역할을 하기 때문에 이러한 종래 기술에 의한 반도체 패키지 구조에서는 필요한 구성 요소이다. 또한, 리드(40)와 반도체 칩(10) 표면 사이에는 접착제(20)가 존재하기 때문에 두께를 줄이는 데에는 제약이 있다. 또한 접착제(20)는 이후의 반도체 패키지 조립 공정이나 고온·고압 하에서 진행되는 신뢰성 검사에서 많은 스트레스를 받아서 불량의 잠재적인 요인으로 작용할 소지가 많다.However, since the adhesive 20 serves to fix the semiconductor chip 10 at the time of bonding the wire 30 or in another assembly process (for example, a molding process) or the like, it is necessary in the semiconductor package structure according to the related art. Component. In addition, since the adhesive 20 is present between the lead 40 and the surface of the semiconductor chip 10, there is a limitation in reducing the thickness. In addition, the adhesive 20 is likely to act as a potential cause of failure due to a lot of stress in the subsequent semiconductor package assembly process or reliability test performed under high temperature and high pressure.
따라서 본 발명의 목적은 반도체 패키지의 신뢰성을 높이고 두께가 얇은 초박형 반도체 패키지를 제공하는 것이고, 또한 반도체 패키지에서 이종 물질간의 접촉계면을 가능한 줄임으로써 반도체 패키지의 신뢰성을 높이고 불량을 낮추는 것이다.Accordingly, an object of the present invention is to increase the reliability of a semiconductor package and to provide a thin ultra-thin semiconductor package, and to increase the reliability of a semiconductor package and reduce defects by reducing contact interfaces between dissimilar materials in the semiconductor package as much as possible.
도 1은 종래 기술에 의한 다이 패드가 형성된 반도체 패키지의 구조를 나타내는 단면도.1 is a cross-sectional view showing a structure of a semiconductor package having a die pad according to the prior art.
도 2는 종래 기술에 의한 칩 하면이 노출된 리드 온 칩 패키지를 나타내는 단면도.2 is a cross-sectional view illustrating a lead-on chip package in which a chip lower surface according to the related art is exposed.
도 3은 본 발명에 의한 리드 프레임을 나타내는 평면도.3 is a plan view showing a lead frame according to the present invention.
도 4는 본 발명에 의한 리드 프레임에 본딩 와이어로 반도체 칩이 접착된 모양을 나타내는 단면도.4 is a cross-sectional view showing a state in which a semiconductor chip is bonded with a bonding wire to the lead frame according to the present invention.
도 5는 도 4의 5-5선을 따라 자른 단면도.5 is a cross-sectional view taken along line 5-5 of FIG. 4;
도 6은 본 발명에 의한 와이어 의해 칩이 지지되는 반도체 칩 패키지를 나타내는 단면도.6 is a cross-sectional view showing a semiconductor chip package on which a chip is supported by a wire according to the present invention.
도면의 주요 부호에 대한 설명Description of the main symbols in the drawings
10 : 반도체 칩 12 : 본딩 패드10 semiconductor chip 12 bonding pad
30 : 와이어 40, 110 : 리드30: wire 40, 110: lead
50 : 다이 패드 60 : 성형 수지50: die pad 60: molding resin
100 : 리드 프레임 120 : 댐바100: lead frame 120: dam bar
130 : 더미 타이 바 135 : 절연막130: dummy tie bar 135: insulating film
상기 목적을 달성하기 위하여 복수 개의 본딩 패드가 형성되어 있는 반도체 칩; 상기 반도체 칩과 전기적으로 연결되는 내부리드, 상기 내부 리드와 일체형으로 형성되어 있는 외부 리드 및 일측면에 전기 절연 물질이 코팅되어 있는 더미 타이바를 구비하는 리드 프레임; 상기 리드 프레임의 내부 리드와 본딩 패드를 전기적으로 연결하기 위한 접속수단; 상기 반도체 칩, 접속수단 및 상기 리드 프레임의 내부 리드와 더미 타이 바를 봉지하는 성형 수지로 패키지 몸체를 구비하는 패키지로서, 상기 더미 타이 바는 상기 반도체 칩의 상면과 실질적으로 접촉하여 상기 성형 수지를 형성할 때 상기 반도체 칩을 지지하며 상기 접속 수단은 상기 반도체 칩을 지지하는 것을 특징으로 하는 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지를 제공한다.A semiconductor chip in which a plurality of bonding pads are formed to achieve the above object; A lead frame including an inner lead electrically connected to the semiconductor chip, an outer lead integrally formed with the inner lead, and a dummy tie bar coated with an electrical insulating material on one side thereof; Connecting means for electrically connecting an inner lead of the lead frame and a bonding pad; A package having a package body made of a molding resin encapsulating the semiconductor chip, the connecting means and the inner lead and the dummy tie bar of the lead frame, wherein the dummy tie bar is in contact with the upper surface of the semiconductor chip to form the molding resin. The semiconductor chip is supported when the semiconductor device is supported by the bonding wire, characterized in that for supporting the semiconductor chip.
이하 도면을 참조하여 본 발명에 의한 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 패키지에 관하여 보다 상세하게 설명하고자 한다.Hereinafter, a semiconductor package in which a semiconductor chip is supported by a bonding wire according to the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 의한 리드 프레임을 나타내는 평면도이다.3 is a plan view showing a lead frame according to the present invention.
도 4는 본 발명에 의한 리드 프레임에 본딩 와이어로 반도체 칩이 접착된 모양을 나타내는 단면도이다.4 is a cross-sectional view showing a state in which a semiconductor chip is bonded with a bonding wire to a lead frame according to the present invention.
도 5는 도 4의 5-5선을 따라 자른 단면도이다.FIG. 5 is a cross-sectional view taken along line 5-5 of FIG. 4.
도 6은 본 발명에 의한 와이어 의해 칩이 지지되는 반도체 칩 패키지를 나타내는 단면도이다.6 is a cross-sectional view showing a semiconductor chip package in which a chip is supported by a wire according to the present invention.
먼저, 도 3은 리드들(110)이 일정한 간격으로 형성되어 있고, 외부 리드와 내부리드를 구분하고 추후 몰딩 공정시 성형 수지가 흘러 넘치지 않도록 댐바(120)가 그 리드들(110)을 가로질러 형성되어 있고, 그 댐바(120)와 동일한 방향으로 리드들(110)의 중앙에 가로질러 더미 타이 바(dumy tie bar)(130)가 형성되어 있는 리드 프레임(100)의 모양을 나타내고 있다.First, FIG. 3 shows that the leads 110 are formed at regular intervals, and the dam bar 120 crosses the leads 110 so as to distinguish the external leads from the inner leads and to prevent the molding resin from overflowing during a molding process. The shape of the lead frame 100 is formed, and a dummy tie bar 130 is formed across the center of the leads 110 in the same direction as the dam bar 120.
도 4는 상기 리드 프레임(100)의 리드(110)와 반도체 칩(10)의 본딩 패드간에 와이어(30)로 연결되어 있는 모양을 나타내고 있다.4 illustrates a state in which the wire 30 is connected between the lead 110 of the lead frame 100 and the bonding pad of the semiconductor chip 10.
이는 일반적인 와이어 본딩 장치를 이용하여 리드(110)와 본딩 패드(12)간을 와이어(30)로 연결하고, 더미 타이 바(130)는 반도체 칩 상면에 놓이게된다. 이를 보다 상세하게 나타낸 도 5를 참조하면, 다운 셋(down set)이 형성되어 있는 더미 타이바(130)가 반도체 칩(10) 중앙부로 가로질fj 형성되어 있으며, 그 칩과 접촉되는 면의 더미 타이 바(130)에는 절연코팅(135) 되어 있다.This connects the lead 110 and the bonding pad 12 to the wire 30 using a common wire bonding device, and the dummy tie bar 130 is placed on the upper surface of the semiconductor chip. Referring to FIG. 5, which illustrates this in more detail, a dummy tie bar 130 having a down set formed therein is formed to cross the center portion of the semiconductor chip 10, and a dummy on the surface in contact with the chip. The tie bar 130 is provided with an insulating coating 135.
이와 같이 더미 타이 바(130)은 반도체 칩(10) 상면에 접착되어 있는 것이 아니라 단순히 반도체 칩 상면 본딩 패드가 형성되어 있지 않는 부분에 걸쳐져 있고, 전기적인 절연을 하기 위하여 그 반도체 칩(10)과 접촉되는 부위의 더미 타(130)이 바에는 절연코팅이 되어 있다. 이와 같은 더미 타이 바는 추후 몰딩 공정시 반도체 칩이 성형 수지에 의하여 이동되는 것을 방지하는 역할을 한다.As described above, the dummy tie bar 130 is not bonded to the upper surface of the semiconductor chip 10 but is simply spread over a portion where the upper surface of the semiconductor chip bonding pad is not formed. The dummy rudder 130 in contact with the bar is coated with an insulating coating. Such dummy tie bars serve to prevent the semiconductor chip from being moved by the molding resin in a molding process.
즉, 상기 리드 프레임에 반도체 칩을 고정하기 위한 수단으로 접착제 등을 사용하지 않고 와이어 본딩에 의해서만 고정되도록 하고 있으며, 반도체 칩은 와이어 본딩으로만 리드와 연결되어 있는 구조이다.That is, the semiconductor chip is fixed only by wire bonding without using an adhesive or the like as a means for fixing the semiconductor chip to the lead frame, and the semiconductor chip is connected to the lead only by wire bonding.
도 6은 도 4까지 완료된 재료물에 몰딩 공정 및 절단·절곡 공정을 진행하여 반도체 패키지가 완료된 모양을 나타내고 있다.FIG. 6 illustrates a shape in which a semiconductor package is completed by performing a molding process, a cutting process, and a bending process on the completed material to FIG. 4.
즉, 본 발명에 의한 반도체 패키지는 반도체 칩을 리드 프레임의 접착하기 위한 접착제 또는 접착 테이프를 사용하지 않고, 본딩 패드와 리드간의 와이어 본딩 힘으로만 반도체 칩이 리드 프레임에 접착되는 구조를 갖고 있다. 이는 종래 기술에 의한 반도체 칩을 접착 고정하기 위한 접착 수단이 필요하지 않음을 의미하고, 또한 접착수단을 형성하기 위한 장소가 필요하지 않음을 의미한다.That is, the semiconductor package according to the present invention has a structure in which the semiconductor chip is bonded to the lead frame only by the wire bonding force between the bonding pad and the lead, without using an adhesive or an adhesive tape for adhering the semiconductor chip to the lead frame. This means that an adhesive means for adhesively fixing the semiconductor chip according to the prior art is not necessary, and also that a place for forming the adhesive means is not necessary.
따라서, 본 발명에 의한 반도체 패키지는 접착제를 사용하지 않고 본딩 와이어에 의해서만 반도체 칩이 지지되도록 함으로서, 다이 패드 또는 접착제라고 하는 이종 물질과 반도체 칩, 성형 수지와의 계면을 없앰으로써 패키지의 신뢰성을 높을 수 있고, 반도체 칩이 성형 수지와 직접 접촉하고 있기 때문에 성형 수지와 반도체 칩 간의 결합력을 높여서 패키지의 크랙 발생을 억제할 수도 있다.Therefore, the semiconductor package according to the present invention allows the semiconductor chip to be supported only by the bonding wire without using the adhesive, thereby improving the reliability of the package by eliminating the interface between the heterogeneous material called a die pad or adhesive, the semiconductor chip, and the molding resin. In addition, since the semiconductor chip is in direct contact with the molding resin, the bonding force between the molding resin and the semiconductor chip can be increased to suppress the generation of cracks in the package.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960046547A KR19980027699A (en) | 1996-10-17 | 1996-10-17 | Semiconductor package in which semiconductor chips are supported by bonding wires |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960046547A KR19980027699A (en) | 1996-10-17 | 1996-10-17 | Semiconductor package in which semiconductor chips are supported by bonding wires |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980027699A true KR19980027699A (en) | 1998-07-15 |
Family
ID=66289565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960046547A KR19980027699A (en) | 1996-10-17 | 1996-10-17 | Semiconductor package in which semiconductor chips are supported by bonding wires |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980027699A (en) |
-
1996
- 1996-10-17 KR KR1019960046547A patent/KR19980027699A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100304681B1 (en) | Mold-bga-type semiconductor device and method for making the same | |
| US5581122A (en) | Packaging assembly with consolidated common voltage connections for integrated circuits | |
| US7247944B2 (en) | Connector assembly | |
| US5563443A (en) | Packaged semiconductor device utilizing leadframe attached on a semiconductor chip | |
| US7298026B2 (en) | Large die package and method for the fabrication thereof | |
| US5576246A (en) | Personalized area leadframe coining or half etching for reduced mechanical stress at device edge | |
| KR100372587B1 (en) | A semiconductor device | |
| JPH0455341B2 (en) | ||
| JP2586835B2 (en) | Semiconductor integrated circuit | |
| KR100366111B1 (en) | Structure of Resin Sealed Semiconductor Device | |
| JP2691799B2 (en) | Integrated circuit package design with intervening die attach substrate bonded to leadframe | |
| KR100207902B1 (en) | Multi chip package using lead frame | |
| KR19980027699A (en) | Semiconductor package in which semiconductor chips are supported by bonding wires | |
| KR100221918B1 (en) | Chip scale package | |
| KR19980027700A (en) | Manufacturing method of semiconductor package in which semiconductor chip is supported by bonding wire | |
| KR0167281B1 (en) | Blp package | |
| KR100381836B1 (en) | Semiconductor package | |
| KR100355639B1 (en) | Resin-sealed type semiconductor element and manufacturing method of semiconductor device using the same | |
| KR20040013736A (en) | Method of manufacturing semiconductor package | |
| JPH04252041A (en) | Manufacture of hybrid integrated circuit | |
| JP2771475B2 (en) | Semiconductor device | |
| JP2000349223A (en) | Semiconductor device with lead frame where bonding and heat dissipation are balanced with each other | |
| JPH11163023A (en) | Lead frame and resin sealed semiconductor device and manufacture of the same | |
| KR19990002586U (en) | Semiconductor package | |
| KR19990059687A (en) | Copper Plated Leadframe |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |