KR19980025438A - 하드웨어 통합시험방법 - Google Patents
하드웨어 통합시험방법 Download PDFInfo
- Publication number
- KR19980025438A KR19980025438A KR1019960043465A KR19960043465A KR19980025438A KR 19980025438 A KR19980025438 A KR 19980025438A KR 1019960043465 A KR1019960043465 A KR 1019960043465A KR 19960043465 A KR19960043465 A KR 19960043465A KR 19980025438 A KR19980025438 A KR 19980025438A
- Authority
- KR
- South Korea
- Prior art keywords
- test
- execution
- predetermined process
- message
- hardware
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
본 발명은 하드웨어의 통합 시험방법에 관한 것으로, 이와 같은 본 발명은 운영체제의 부분을 이루고 있는 프로세서 개념을 펌웨어 단계에서 채용하여 하나의 시험항목에 대한 시험이 실행중에도 다른 시험항목의 시험을 실행할 수 있으므로써 펌웨어 단계의 하드웨어 통합 시험을 운영체제 탑재후의 상황과 유사한 환경에서 시험을 할 수 있어 시험결과를 보다 더 정확하게 할 수 있다.
이러한 본 발명의 목적을 달성하기 위한 기술적인 방법은 시험시작 메세지를 각 하드웨어에 전송하는 제 1 단계와, 제 1 단계에서 전송된 시험메세지에 의해 시험코드를 메인메모리에 복사하고, 에스씨에스아이(SCSI)를 초기화하여 시험준비 상태를 갖추는 제 2 단계와, 제 2 단계에서 시험준비 상태를 갖추게 되는 경우 소정의 프로세스 실행 메세지를 전송하는 제 3 단계와, 제 3 단계에서의 전송에 따라 소정의 프로세스를 실행하는 제 4 단계와, 제 4 단계에서 소정의 프로세스 실행중 다른 소정의 프로세스 실행 메세지가 전송되는 경우 상기 소정의 프로세스 실행을 슬리핑시킨 후 상기 다른 소정의 프로세스를 실행하는 제 5 단계와, 제 5 단계에서 실행 완료되는 경우 상기 슬리핑된 프로세스의 실행을 웨이크-업시켜 그 프로세스를 다시 실행시킨 후 또 다른 소정의 프로세스의 실행 메세지를 전송여부를 판단하는 제 6 단계와, 제 6 단계에서의 판단결과 또 다른 소정의 프로세스의 실행메세지가 전송되는 경우 상기제 5, 제 6 단계를 반복 실행하는 제 7 단계로 이루어진다.
Description
도 1 은 일반적은 하드웨어 시험장치를 도시한 것이다.
도 1 에 도시된 바와 같이, 일반적인 하드웨어 시험장치는 시스템 제어 및 VME입출력을 담당하는 시스템 제어 모듈(System Control Module ; 이하, SCM으로 약칭함)(1)과, 상기 SCM의 제어에 의해 에스씨에스아이(SCSI)의 입출력을 담당하는 입출력 프로세서(Input Output Processor ; 이하, IOP라 약칭함)(2)와, 상기 SCM의 제어에 의해 운영체제의 구동을 담당하는 주 프로세서 유니트(Main Processor Unit ; 이하, MAU라 약칭함)(3)로 구성된다.
그리고, 도 2 에 도시된 바와 같이, 종래 하드웨어 시험방법은 동기 인터럽트을 각 하드웨어에 전송(S1)하여 각 하드웨어가 시험준비 상태(S2)를 갖추도록 하는 제 1 단계와, 제 1 단계에서 시험준비 상태가(S2) 갖추어 지면 각 하드웨어의 시험환경을 설정(S3)한 후 시험메세지를 각 하드웨어로 전송(S4)하는 제 2 단계와, 상기 제 2 단계에서 전송(S4)된 시험메세지에 따라 각 하드웨어의 시험이 진행(S5)되는 제 3 단계와, 상기 제 3 단계에서 진행(S5)되는 시험 상황을 디스플레이(S6)하고, 각 하드웨어에서 시험종료 메세지가 전송되면 추가적으로 시험여부를 판단(S8)하는 제 4 단계와, 상기 제 4 단계에서의 판단(S8)결과 추가적으로 시험하는 경우 상기 제 2 단계 내지 제 4 단계를 반복 실행하고, 추가적으로 시험하지 않는 경우 하드웨어 시험을 종료하는 제 5 단계로 이루어진다.
이와 같이 이루어진 종래 하드웨어 시험방법의 과정을 도 1를 참조하여 상세히 설명하면 다음과 같다.
먼저, 각 하드웨어의 상태를 시험하기 전에 SCM(1)은 각 하드웨어 즉, IOP(2) 및 MPU(3)에 시험준비 상태를 갖추도록 동기 인터럽트를 전송하게 된다(S1).
상기 SCM(1)으로 부터 동기 인터럽트를 전송받은 IOP(2) 및 MPU(3)는 시험준비 상태가 되어 전체 하드웨어는 시험을 위한 동기가 이루어지게 된다(S2).
이와 같이 동기가 이루어진 상태에서 상기 SCM(1)은 시험환경을 설정하게 된다(S3). 여기서, 그 시험환경에서 시험항목 결정 및 시험시간 등 여러가지 파라메터가 있을 수 있다.
이와 같이, 시험환경이 설정되면, 상기 SCM(1)은 각 하드웨어 즉 SCM(1), IOP(2) 및 MPU(3)에 각각 시험 메세지를 전송하게 된다(S4).
상기 시험 메세지를 전송(S4)을 받은 상기 SCM(1), IOP(2) 및 MPU(3)는 각각 상기 설정된 시험항목에 따라 순차적으로 시험을 진행하게 된다(S5).
상기 SCM(1), IOP(2) 및 MPU(3)의 진행상황은 SCM(1)에 접속된 콘솔(console)을 거쳐 디스플레이되게 된다(S6).
상기 설정(S3)된 소정의 시험항목에 대한 상기 SCM(1), IOP(2) 및 MPU(3)의 시험진행이 모두 끝날 때까지 다음 소정의 시험항목에 대한 시험은 진행되지 않고, 상기 IOP(2), IOP(2) 및 MPU(3)은 기다리는 상태에 있게 된다.
이와 같이 상기 설정(S3)된 시험항목에 대한 상기 SCM(1), IOP(2) 및 MPU(3)의 시험진행이 끝나게 되면, 상기 SCM(1), IOP(2) 및 MPU(3)은 상기 SCM(1)에 시험이 끝났음을 알리는 메세지를 전송하게 된다(S7).
상기 SCM(1), IOP(2) 및 MPU(3)로부터 시험 종료 메세지를 전송(S7)받은 상기 SCM(1)는 추가적으로 시험을 할 것인지를 판단하게 된다(S8).
상기 판단(S8)결과 추가적으로 시험을 할 경우에는 상기 단계(S3-S8)을 반복 실행하게 되고, 추가적으로 시험을 하지 않은 경우에는 하드웨어의 시험을 종료하게 된다.
그러나, 종래 하드웨어 시험방법은 설정된 시험항목에 대한 각 하드웨어의 시험진행이 종료될 때까지 다른 시험항목은 시험이 진행되지 않으므로 인해 여러가지 다양한 상황이 발생하여 진행되는 운영체제 탑재 후의 실제상황과 다르게 되어 각 하드웨어의 문제를 발견하여 해결하려는 본래의 시험목적에 부응하지 못하는 문제점이 있었다.
따라서, 본 발명의 목적은 운영체제의 부분을 이루고 있는 프로세서 개념을 펌웨어 단계에서 채용하여 하나의 시험항목에 대한 시험이 실행중에도 다른 시험항목의 시험을 실행할 수 있으므로써 펌웨어 단계의 하드웨어 통합 시험을 운영체제 탑재후의 상황과 유사한 환경에서 시험을 할 수 있도록 하는 하드웨어 통합 시험방법을 제공함에 있다.
도 1 은 일반적인 하드웨어 시험장치의 블럭도.
도 2 는 종래 하드웨어 시험방법을 나타내는 신호 흐름도.
도 3은 본 발명에 따른 하드웨어 통합 시험방법을 나타내는 신호 흐름도.
*도면의 주요 부분에 대한 부호의 설명*
1 : SCM2 : IOP
3 : MPU
이와 같은 본 발명의 목적을 달성하기 위한 수단은 시험시작 메세지를 각 하드웨어에 전송하는 제 1 단계와, 상기 제 1 단계에서 전송된 시험메세지에 의해 시험코드를 메인메모리에 복사하고, 에스씨에스아이(SCSI)를 초기화하여 시험준비 상태를 갖추는 제 2 단계와, 상기 제 2 단계에서 시험준비 상태를 갖추게 되는 경우 소정의 프로세스 실행 메세지를 전송하는 제 3 단계와, 상기 제 3 단계에서의 전송에 따라 소정의 프로세스를 실행하는 제 4 단계와, 상기 제 4 단계에서 소정의 프로세스 실행중 다른 소정의 프로세스 실행 메세지가 전송되는 경우 상기 소정의 프로세스 실행을 슬리핑시킨 후 상기 다른 소정의 프로세스를 실행하는 제 5 단계와, 상기 제 5 단계에서 실행 완료되는 경우 상기 슬리핑된 프로세스의 실행을 웨이크-업시켜 그 프로세스를 다시 실행시킨 후 또 다른 소정의 프로세스의 실행 메세지를 전송여부를 판단하는 제 6 단계와, 상기 제 6 단계에서의 판단결과 또 다른 소정의 프로세스의 실행메세지가 전송되는 경우 상기제 5, 제 6 단계를 반복 실행하는 제 7 단계로 이루어짐을 특징으로 한다.
본 발명의 실시예는 다수개가 존재할 수 있으며, 이하에서는 바람직한 실시예에 대해 상세히 설명하고자 한다. 이 바람직한 실시예를 통해 본 발명의 목적, 특징 및 효과를 보다 더 잘 이해할 수 있게 된다.
도 3은 본 발명의 바람직한 실시예에 따른 하드웨어 통합 시험방법을 나타내는 신호 흐름도를 도시한 것이다.
도 3 에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 하드웨어 통합 시험방법은 시험시작 메세지를 각 하드웨어에 전송(S10)하는 제 1 단계와, 상기 제 1 단계에서 전송(S10)된 시험메세지에 의해 시험코드를 메인메모리에 복사(S11)하고, 에스씨에스아이(SCSI)를 초기화(S12)하여 시험준비 상태를 갖추는 제 2 단계와, 상기 제 2 단계에서 시험준비 상태를 갖추게 되는 경우 소정의 디스크 테스트 프로세스 실행 메세지를 전송(S13)하는 제 3 단계와, 상기 제 3 단계에서의 전송(S13)에 따라 디스크 입/출력(I/O) 실행 메세지가 전송(S14)되는 경우 디스크 I/O를 실행(S15)하는 제 4 단계와, 상기 제 4 단계에서 디스크 I/O 실행중 인터럽트 테스트 프로세스 실행 메세지가 전송(S16)되는 경우 상기 디스크 테스트 프로세스 실행을 슬리핑(S17)시킨 후 상기 인터럽트 테스트 프로세스를 실행(S18)하는 제 5 단계와, 상기 제 5 단계에서 실행(S18) 완료후 상기 디스크 I/O 실행 완료 메세지가 전송(S19)되는 경우 상기 디스크 테스트 프로세스 실행을 웨이크-업(S20)시켜 그 디스크 테스트 프로세스를 실행(S21)시키는 제 6 단계로 이루어진다.
이와 같이 이루어진 본 발명의 바람직한 실시예에 따른 하드웨어 통합 시험방법의 과정을 도 1 를 참조하여 상세히 설명하면 다음과 같다.
먼저, 본 발명에서는 운영체제중 커널의 핵심을 이루는 프로세스 개념을 도입한다. 그 프로세스란 프로그램과 대비되는 용어로 프로그램이 정적인 개념이라면, 그 프로세스는 프로그램이 일단 실행을 시작한 것을 의미한다. 한편, 본 발명에서는 각 하드웨어간의 상호 통신은 메세지 패싱 프로토콜(Message Passing Protocol ; 이하, MPP로 약칭함) 방식을 이용한다.
본 발명의 시험항목은 세가지로 분류된다.
첫번째로, 시스템 버스 시험으로 락(lock), 인터럽트, 캐쉬, 메모리 시험등이 여기에 속한다. 이 시험등은 SCM(1), IOP(2) 및 MPU(3) 등이 SCM(1)로부터 시험시작 메세지를 전송받아 시험에 참가하게 된다.
두번째로, IOP 커널시험으로 IOP에 장착된 SCSI 장치를 시험하는 것이다. 이 시험은 SCM(1)이 직접 상기 IOP(2)에 시험 메세지를 전송하지 않고 모든 MPU(3)에 시험 메세지를 전송하고, 그 명령을 전송받은 MPU(3)가 IOP(2)에 I/O 실행하라는 메세지를 전송하게 된다.
즉, MPU(1)가 IOP 커널시험의 주체가 되고, IOP(2)는 단자 I/O 작업만 실행케 되는 것이다.
세번째로, SCM 커널시험으로 MPU(3)가 시험을 주관하고, SCM(1)은 보드에 장착된 VME 장치에 대한 I/O 작업만이 실행케 되는 것이다.
이하, 하드웨어의 통합 시험방법의 과정을 도 3 을 참조하여 상세히 설명하면 다음과 같다.
먼저, 운영체제에 탑재된 상황과 비슷한 환경에서 프로그램을 런닝(running)시키기 위해 SCM(1)로부터 시험시작 메세지를 MPP 방식으로 전송(S10) 받으면, MPU(3)은 시험코드를 주메모리에 복사(S11)하여 주메모리에서 런닝될 수 있도록 준비하고, IOP(2)는 SCSI를 초기화하여 시험준비 상태를 갖추게 된다(S12).
상기 단계(S11), (S12)에서 시험준비 상태가 갖추어 지게 되면 상기 SCM(1)은 MPU(2)에 디스크 테스트 프로세스 실행 메세지를 전송하게 된다(S13).
상기 디스크 테스트 프로세스 실행 메세지를 전송받은 MPU(3)은 상기 IOP(2)에 디스크 I/O 실행 메세지를 전송하고(S15), 상기 IOP(2)는 그 디스크 I/O 실행 메세지에 따라 디스크 I/O를 실행하게 된다(S15).
이후, 상기 SCM(1)으로 부터 인터럽트 테스트 프로세스 실행 메세지가 전송되면(S16), 상기 MPU(3)는 상기 디스크 테스트 프로세스의 실행을 슬리핑시키고, 상기 전송된 테스트 프로세스 실행 메세지에 따라 인터럽트 테스트 프로세스를 실행하게 된다(S18).
상기 인터럽트 테스트 프로세스의 실행이 완료된 후 상기 디스크 I/O의 실행이 완료되면, 상기 MPU(3)는 상기 슬리핑된 디스크 테스트 프로세스를 웨이크-업(S20)시킨 후 그 디스크 테스트 프로세스를 실행하게 된다(S21).
즉, 운영체제의 프로세스 개념을 도입함으로써 하나의 시험항목 진행중에 다른 보드와의 통신등으로 시간이 소요되는 상황에서는 그 시험항목이 끝날 때까지 기다리지 않고, 기다리는 동안 다른 시험항목에 대한 시험을 실행할 수 있도록 해준다.
이와 같이, 시험항목에 대한 한개의 시험을 프로세스로 간주하고, 그 프로세스 즉, 시험이 끝나기 전에도 다른 프로세스 즉, 다른 시험의 실행이 가능하게 된다.
또한, 하나의 프로세스는 그 프로세스가 끝나기 전에 슬리핑상태에 있게 되는데, 이때 다른 프로세스가 그 실리핑상태의 프로세스와 스위칭되어 런닝 상태로 되어 시험이 실행되게 되는 것이다.
그리고, 본 발명의 특정한 실시예가 설명 및 도시되었지만, 여러수정이 가능하므로 본 발명은 이것에 제한되지 않음을 알 수 있다.
그러므로, 본원에 기재되었으며 청구된 원리의 진정한 정신 및 범위내에 일치하는 본 발명 및 모든 수정이 커버될 수 있음을 알 수 있다.
이상에서 상세히 설명한 바와 같이, 본 발명의 바람직한 실시예에 따른 하드웨어 통합 시험방법은 운영체제의 부분을 이루고 있는 프로세스 개념을 펌웨어 단계에서 채용하여 하나의 시험항목에 대한 시험이 실행중에도 다른 시험항목의 시험을 실행할 수 있으므로써 펌웨어 단계의 하드웨어 통합 시험을 운영체제 탑재후의 상황과 유사한 환경에서 시험을 할 수 있어 시험결과를 보다 더 정확하게 할 수 있는 효과가 있다.
본 발명은 하드웨어 통합 시험방법에 관한 것으로, 특히 오에스(OS : Operating System) 커널(kernal)의 부분을 이루고 있는 프로세스 개념을 펌웨어(firmware) 단계에서 채용하여 어떤 항목에 대한 시험이 진행중에도 다른 시험이 가능하도록 하는 하드웨어 통합 시험방법에 관한 것이다.
Claims (1)
- 시험시작 메세지를 각 하드웨어에 전송하는 제 1 단계와,상기 제 1 단계에서 전송된 시험메세지에 의해 시험코드를 메인메모리에 복사하고, 에스씨에스아이(SCSI)를 초기화하여 시험준비 상태를 갖추는 제 2 단계와,상기 제 2 단계에서 시험준비 상태를 갖추게 되는 경우 소정의 프로세스 실행 메세지를 전송하는 제 3 단계와,상기 제 3 단계에서의 전송에 따라 소정의 프로세스를 실행하는 제 4 단계와,상기 제 4 단계에서 소정의 프로세스 실행중 다른 소정의 프로세스 실행 메세지가 전송되는 경우 상기 소정의 프로세스 실행을 슬리핑시킨 후 상기 다른 소정의 프로세스를 실행하는 제 5 단계와,상기 제 5 단계에서 실행 완료되는 경우 상기 슬리핑된 프로세스의 실행을 웨이크-업시켜 그 프로세스를 다시 실행시킨 후 또 다른 소정의 프로세스의 실행 메세지를 전송여부를 판단하는 제 6 단계와,상기 제 6 단계에서의 판단결과 또 다른 소정의 프로세스의 실행메세지가 전송되는 경우 상기제 5, 제 6 단계를 반복 실행하는 제 7 단계로 이루어짐을 특징으로 하는 하드웨어 통합 시험방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960043465A KR19980025438A (ko) | 1996-10-01 | 1996-10-01 | 하드웨어 통합시험방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960043465A KR19980025438A (ko) | 1996-10-01 | 1996-10-01 | 하드웨어 통합시험방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980025438A true KR19980025438A (ko) | 1998-07-15 |
Family
ID=66325440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960043465A KR19980025438A (ko) | 1996-10-01 | 1996-10-01 | 하드웨어 통합시험방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980025438A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112783708A (zh) * | 2021-01-28 | 2021-05-11 | 蘑菇物联技术(深圳)有限公司 | Dtu硬件测试方法、终端和计算机可读存储介质 |
-
1996
- 1996-10-01 KR KR1019960043465A patent/KR19980025438A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112783708A (zh) * | 2021-01-28 | 2021-05-11 | 蘑菇物联技术(深圳)有限公司 | Dtu硬件测试方法、终端和计算机可读存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2678283B2 (ja) | データ通信制御装置 | |
JP3715456B2 (ja) | 物理的および/またはシミュレートされたハードウエアを含み、エンベットされたマイクロプロセッサ・システムをテストするシステムおよび方法 | |
US6202044B1 (en) | Concurrent hardware-software co-simulation | |
US6502209B1 (en) | Chip with debug capability | |
JPS6043535B2 (ja) | 情報処理装置 | |
US5047926A (en) | Development and debug tool for microcomputers | |
WO2004068397A2 (en) | Hot plug interfaces and failure handling | |
Whetsel | A Proposed Method of Accessing 1149.1 in a Backplane Environment. | |
CN103713977A (zh) | 一种微处理器ip核比较验证的实现方法 | |
KR19980025438A (ko) | 하드웨어 통합시험방법 | |
US20050039083A1 (en) | Integrated testing method for concurrent testing of a number of computer components through software simulation | |
JP2968733B2 (ja) | シリアルバスコントローラ | |
KR100253446B1 (ko) | 복수 마이크로컴퓨터 응용 수단 사이에 데이터를 전송하는 데이 터 전송 시스템 | |
US6463551B1 (en) | Debug circuit and microcomputer incorporating debug circuit | |
KR970003319B1 (ko) | 직렬 인터페이스 장치를 갖는 처리장치 | |
JP3166552B2 (ja) | Cpu監視方法及びcpu監視装置 | |
JP3192890B2 (ja) | 並列試験装置 | |
US9477560B2 (en) | Methods of creating a voting stop point on a distributed network | |
US20020066078A1 (en) | Apparatus, method, and program for designing real-time system | |
JPS5839333B2 (ja) | 情報処理方式ならびに装置 | |
JPH03228161A (ja) | 計算機システムのインタフェース制御方式 | |
CN117331816A (zh) | 一种基于UVM架构的RapidIO接口仿真验证方法和*** | |
JPS6131493B2 (ko) | ||
JP2002041321A (ja) | 検証方式及びエミュレーション基板 | |
US6988046B2 (en) | Test method of memory IC function on device board with dynamic competing cycle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |