KR19980014205A - 고주파 전력분배기/결합기 회로 - Google Patents

Abstract

본 발명은 회로의 크기를 줄이고 출력이 저하됨을 방지하기 위해 집중소자와 마이크로스트립선로를 이용하여 구현한 전력분배기/결합기 회로를 개시하고 있다. 이러한 전력분배기/결합기 회로는 제1입력단과, 제1 및 제2출력단과, 상기 제1입력단, 상기 제1 및 제2출력단에 각각 일측이 연결되는 제1 내지 제3마이크로스트립선로와, 상기 마이크로스트립선로들의 사이에 연결되는 집중소자로 이루어진다. 상기 집중소자는 상기 제1마이크로스트립선로의 다른 일측과 상기 제2마이크로스트립선로의 다른 일측의 사이에 연결되는 제1코일과, 상기 제1마이크로스트립선로의 다른 일측과 상기 제3마이크로스트립선로의 다른 일측의 사이에 연결되는 제2코일과, 상기 제1마이크로스트립선로의 다른 일측과 접지단의 사이에 연결되는 제1캐패시터와, 상기 제2마이크로스트립선로의 다른 일측과 상기 제3마이크로스트립선로의 다른 일측의 사이에 연결되는 제2캐패시터로 이루어진다.

Description

고주파 전력분배기/결합기 회로

본 발명은 고주파 전력증폭기용 전력분배기/결합기 회로에 관한 것으로, 특히 마이크로스트립선로와 집중소자를 이용하여 구현한 전력분배기/결합기 회로에 관한 것이다.

통상의 무선통신시스템에서 고주파(Radio Frequency)신호의 전력을 증폭하여 출력하는 고주파 전력증폭기로는 전력결합기(Power Combiner)/분배기(Divider) 회로가 이용되는 것이 일반적이다. 이러한 전력분배기/결합기 회로는 그 구현방법에 따라 코어를 이용하는 구현하는 방식, 기판위에 마이크로스트립선로(Micro-strip Line)를 인쇄하여 구현하는 방식 그리고 3dB 혼성결합기(Hybrid Coupler)를 이용하여 구현하는 방식 등으로 구분된다.

상기 방식중 기판위에 전송선(마이크로스트립선로)을 인쇄하여 구현하는 방식은 λ/4(λ:파장)스트립선로를 이용하여 임피던스를 변환시키는 형태로 되어있다. 이 방식에 따르면 전력분배기의 입력단 및 출력단은 각각 50오옴(Ω)선로로 되어있으며, λ/4선로는 임피던스 정합을 위한 70.7Ω의 전송선으로 설계되어진다. 그런데 극초단파(Ultra High Frequency)대역의 λ/4선로를 제한된 공간(기판)내에서 구현하기는 결코 용이하지 않다. 왜냐하면 전송선의 길이는 기판의 유전율과 주파수의 함수로서 정해지는데 주파수가 낮고 유전율이 낮을수록 그 길이가 길어지기 때문이다. 즉 극초단파대역에서 사용하기 위한 전력증폭기를 λ/4선로를 인쇄하여 구현하는 하는 경우에는 전력증폭기의 크기가 커지게 되는 단점이 있다.

한편 3dB혼성결합기(90°하이브리드결합기)를 이용하여 구현된 전력증폭기의 예를 보여주는 도면이 도1이다. 도1에서 입력단(INPUT)으로 인가되는 RF신호는 입력하이브리드(110)를 거쳐 출력단(A,B)으로 출력되는데, 각 출력단(A,B)에서 출력되는 신호의 세기는 서로 동일하고 위상은 90°차이를 갖는다. 도1에 도시된 3dB혼성결합기를 사용하는 경우에는 부하의 특성, 즉 반사손실(Return Loss)에 따라서 각각의 트랜지스터(Q1,Q2: 114A,114B)에서 소모되는 전류의 차이가 생기게 된다. 이와같이 전류의 차이가 생기게 되면 한쪽의 트랜지스터에서 소모되는 열이 과다하게 되므로 결국에는 트랜지스터가 파괴되어 결과적으로 전력증폭기의 출력이 저하되는 단점이 있다.

전력증폭기의 부하특성에 따라 소모되는 전류의 차이가 있음은 도2에 도시된 바와 같은 스미스선도(Smith Chart)로부터 알 수 있을 것이다. 도2를 참조하면, 전력증폭기는 그 특성상 최대전력이 출력되는 최적점(201)에 비해 전력이 1dB 작게 나오는 임피던스궤적(202)을 갖는다. 여기서 출력부하의 반사계수를라할때 3dB혼성결합기를 사용하면 도1의 A지점에서 들여다본 반사계수는가 되고, 도1의 B지점에서 들여다본 반사계수는가 된다. 예를 들어 도2에서 전류관계가 I2＜I1＝I3＜I4일때가 ④번 지점이 되면는 ②번 지점이 되어 도1의 트랜지스터(Q2)에서의 소모전류는 최대가 되고, 트랜지스터(Q1)에서의 소모전류는 최소가 되어 두 트랜지스터간의 전류 불평형상태가 최대가 된다. 그러면 트랜지스터(Q2)에서의 접합온도가 상승하여 트랜지스터(Q1)보다 트랜지스터(Q2)가 먼저 파괴되게 된다.

요약하면, 종래기술에 따라 마이크로스트립선로를 이용하여 전력증폭기를 구현하는 경우에는 전력증폭기의 크기가 커지는 단점이 있으며, 3dB혼성결합기를 사용하여 전력증폭기를 구현하는 경우에는 부하특성(반사계수)에 의해 전력증폭기의 출력 및 각 트랜지스터(Q1,Q2)에 소모되는 전류가 변동할 수 있다.

따라서 본 발명의 목적은 마이크로스트립선로를 이용하여 전력증폭기를 구현하는 경우에 하드웨어적인 크기를 줄이는 전력분배기/결합기를 제공함에 있다.

본 발명의 다른 목적은 3dB혼성결합기를 사용하여 전력증폭기를 구현하는 경우에 부하에 따른 소모전류의 불평형을 방지하는 전력분배기/결합기를 제공함에 있다.

상기와 같은 목적들을 달성하기 위한 본 발명은 집중소자와 마이크로스트립선로를 이용하여 구현된 전력분배기/결합기 회로를 제공한다.

이러한 본 발명에 따른 전력분배기/결합기 회로는 제1입력단과, 제1 및 제2출력단과, 상기 제1입력단, 상기 제1 및 제2출력단에 각각 일측이 연결되는 제1 내지 제3마이크로스트립선로와, 상기 마이크로스트립선로들의 사이에 연결되는 집중소자로 이루어진다. 상기 집중소자는 상기 제1마이크로스트립선로의 다른 일측과 상기 제2마이크로스트립선로의 다른 일측의 사이에 연결되는 제1코일과, 상기 제1마이크로스트립선로의 다른 일측과 상기 제3마이크로스트립선로의 다른 일측의 사이에 연결되는 제2코일과, 상기 제1마이크로스트립선로의 다른 일측과 접지단의 사이에 연결되는 제1캐패시터와, 상기 제2마이크로스트립선로의 다른 일측과 상기 제3마이크로스트립선로의 다른 일측의 사이에 연결되는 제2캐패시터로 이루어진다. 그리고 상기 제2마이크로스트립선로의 다른 일측과 상기 제3마이크로스트립선로의 다른 일측의 사이에는 전력저항이 연결된다.

도 1은 3dB혼성결합기 방식을 사용하여 구현한 종래기술에 따른 고주파 전력결합기/분배기를 이용한 고주파 전력증폭기 회로의 예를 보여주는 도면.

도 2는 도1에 도시된 고주파 전력증폭기 회로에서 소모되는 전류가 부하특성에 따라 변화됨을 보여주는 스미스선도.

도 3은 본 발명에 따른 고주파 전력결합기/분배기 회로의 구성을 보여주는 도면.

도 4는 도3에 도시된 고주파 전력결합기/분배기 회로를 실제 기판상에 배치한 예를 보여주는 도면.

이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의내려진 용어들로서 이는 사용자 또는 칩설계자의 의도 또는 관례 등에 따라 달라질 수 있으므로, 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

도3은 본 발명에 따른 고주파 전력결합기/분배기 회로의 구성을 보여주는 도면으로, 이러한 전력결합기/분배기 회로는 집중소자와 마이크로스트립선로로 이루어지는 것을 특징으로 한다. 도3에서 집중소자는 공심형 코일(L1,L2)과 고주파용 캐패시터(C1,C2)로 구성되어 기판상의 λ/4전송선의 역할을 한다. 스트립선로는 테프론(TEFLON)기판위에 50Ω전송선과 평판캐패시터로 구성되어 있으며, 격리(ISOLATION)저항(100W/100Ω)으로 출력단 사이의 격리를 유지하도록 되어 있다. 칩캐패시터(C1,C2), 공심코일(L1,L2) 및 스트립선로를 이용한 전력결합기로 되어 있으며, 마이크로스트립선로는 유전율(εr)이 2.5인 테프론기판을 사용하며, 전송선은 50Ω으로서 그 폭은 2.2mm정도이다. 저항 R1은 100W, 100Ω으로서 출력단자 사이의 격리를 목적으로 한다. L1과 L2는 같은 값의 인덕턴스를 가지며, C1과 C2와 결합하여 입력단으로부터 입력되는 전력을 결합/분배하는 동작을 수행한다.

도4는 도3에 도시된 고주파 전력결합기/분배기 회로가 실제 기판상에 배치된 예를 보여주는 도면이다. 도4를 참조하면, 본 발명에 따른 고주파 전력결합기/분배기 회로는 그 구조가 대칭인 형태로 되어 출력측의 부하변동(반사손실,위상차)에 따른 양쪽 입력단(출력단)에서 들여다본 임피던스가 같게 된다. 전력트랜지스터(Q1,Q2)에서 소모되는 전류는 출력정합회로(Matching Circuit)의 비정합(Mismatching)정도에 따라 차이가 나는데, 본 발명의 결합기는 부하가 변동하면 그 영향이 트랜지스터(Q1,Q2)에 동시에 나타나게 되어 전류의 평형상태가 유지된다.

상술한 바와 같이 본 발명은 집중소자를 이용하여 전송선을 구현하여 소형화할 수 있으며, 또한 공심코일과 칩캐패시터를 사용함으로써 저역통과필터의 역할을 하게 되어 고조파성분 및 불요파성분을 제거하는 전력분배기/결합기 회로를 제공한다. 이에 따라 3dB혼성결합기에 비해 대략 20∼30dB정도의 저역통과필터링의 효과를 갖는다. 또한 동위상 결합기/분배기이므로, 즉 대칭적인 구조로 전력결합기/분배기를 구현하므로 부하의 변동에 따른 전류불평형의 문제를 해결하여 전력증폭기의 신뢰성을 확보할 수 있는 이점이 있다.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 않되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (4)

1. 고주파 전력분배기/결합기 회로에 있어서,

   제1입력단과,

   제1 및 제2출력단과,

   상기 제1입력단,

   상기 제1 및 제2출력단에 각각 일측이 연결되는 제1 내지 제3마이크로스트립선로와,

   상기 마이크로스트립선로들의 사이에 연결되는 집중소자로 이루짐을 특징으로 하는 전력분배기/결합기 회로.
2. 제1항에 있어서, 상기 집중소자는

   상기 제1마이크로스트립선로의 다른 일측과 상기 제2마이크로스트립선로의 다른 일측의 사이에 연결되는 제1코일과,

   상기 제1마이크로스트립선로의 다른 일측과 상기 제3마이크로스트립선로의 다른 일측의 사이에 연결되는 제2코일과,

   상기 제1마이크로스트립선로의 다른 일측과 접지단의 사이에 연결되는 제1캐패시터와,

   상기 제2마이크로스트립선로의 다른 일측과 상기 제3마이크로스트립선로의 다른 일측의 사이에 연결되는 제2캐패시터로 이루어짐을 특징으로 하는 전력분배기/결합기 회로.
3. 제1항에 있어서, 상기 제2마이크로스트립선로의 다른 일측과 상기 제3마이크로스트립선로의 다른 일측의 사이에 연결되는 저항을 더 포함함을 특징으로 하는 전력분배기/결합기 회로.
4. 고주파 전력분배기/결합기 회로에 있어서,

   입력단과,

   제1 및 제2출력단과,

   상기 입력단에 연결되는 제1마이크로스트립선로와,

   상기 제1마이크로스트립선로에 수직방향으로 연결되는 제2마이크로스트립선로와,

   상기 제2마이크로스트립선로의 중앙지점과 접지단의 사이에 접속되는 제1캐패시터와,

   상기 제2마이크로스트립선로의 일측에 일측이 연결되는 제1코일과,

   상기 제2마이크로스트립선로의 다른 일측에 일측이 연결되는 제2코일과,

   상기 제1인덕터의 다른 일측과 상기 제2인덕터의 다른 일측의 사이에 연결되는 제2캐패시터와,

   상기 제1인덕터의 다른 일측과 상기 제1출력단의 사이에 연결되는 제3마이크로스트립선로와,

   상기 제2인덕터의 다른 일측과 상기 제2출력단의 사이에 연결되는 제4마이크로스트립선로와,

   상기 제2캐패시터에 대해 병렬로 접속되는 저항으로 이루어짐을 특징으로 하는 전력분배기/결합기회로.