KR19980013886A - 클럭 발생장치 - Google Patents
클럭 발생장치 Download PDFInfo
- Publication number
- KR19980013886A KR19980013886A KR1019960032583A KR19960032583A KR19980013886A KR 19980013886 A KR19980013886 A KR 19980013886A KR 1019960032583 A KR1019960032583 A KR 1019960032583A KR 19960032583 A KR19960032583 A KR 19960032583A KR 19980013886 A KR19980013886 A KR 19980013886A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- phase
- output
- unit
- system clock
- Prior art date
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 9
- 230000001360 synchronised effect Effects 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 효율적인 동기망을 구현하기 위하여 다양한 출력 클럭을 제공하기 위한 클럭 발생장치에 관한 것이다.
종래 클럭 유니트의 출력 클럭 발생장치는 운용자가 동기망을 구성하기 어려웠고 또 한 출력 클럭을 선택할 수 없으므로 동기망을 구현하는데 있어 효율이 떨어지는 문제점이 있었다.
이것을 해결하기 위해, 본 발명은 내부 발진 클럭을 생성하는 내부 클럭 발생부와, 제 1, 제 2 기준 입력 클럭와 내부 클럭 발생부로부터 발생된 내부 발진 클럭 중 하나를 시스템 클럭의 소스로 동작하도록 선택하여 출력하는 제 1 클럭 선택부와, 제 1 클럭 선택부로부터 출력된 클럭신호와 위상 동기시켜 시스템 클럭을 발생하는 제 1 위상 동기 루프부와, 제 1, 제 2 기준 입력 클럭 중 하나를 선택하여 출력하는 제 2 클럭 선택부와, 제 1 위상 동기 루프부로부터 출력된 시스템 클럭을 분주시키는 시스템 클럭 분주부와, 제 2 클럭 선택부로부터 출력된 클럭과 시스템 클럭 분주부로부터 분주된 시스템 클럭을 각각 위상 동기 시키고 둘중 하나를 선택하여 출력하는 제 2 위상 동기 루프/제 3 클럭 선택부와, 시스템 클럭 분주부로부터 분주된 시스템 클럭과 제 2 위상 동기 루프/제 3 클럭 선택부로부터 출력된 신호중 하나를 외부 클럭으로 출력하는 제 4 클럭 선택부로 구성된다.
Description
제 1 도는 본 발명에 의한 클럭 발생장치의 블럭 구성도.
* 도면의 주요 부분에 대한 부호의 설명 *
101 : 내부 클럭 발생부 102 : 제 1 클럭 선택부
103 : 제 1 위상 동기 루프부 104 : 제 2 클럭 선택부
105 : 시스템 클럭 분주부 106 : 제 2 위상 동기 루프/제3 클럭 선택부
107 : 제 4 클럭 선택부
본 발명은 클럭 유니트에 관한 것으로, 특히 효율적인 동기망을 구현하기 위하여 다양한 출력 클럭을 제공하기 위한 클럭 발생장치에 관한 것이다.
종래 클럭 발생장치는 운용자가 동기망을 구성하기 어려웠고 또한 출력 클럭을 선택할 수 없으므로 동기망을 구현하는데 있어 효율이 떨어지는 문제점이 있었다.
따라서 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명은 효율적인 동기망을 구현하기 위하여 다양한 출력 클럭을 제공하기 위한 클럭 발생장치를 제공하는 데 그 목적이 있다.
이러한 본 발명의 목적을 달성하기 위한 기술적 수단은, 내부 발진 클럭을 생성하는 내부 클럭 발생부와, 제1, 제 2기준 입력 클럭와 상기 내부 클럭 발생부로부터 발생된 내부 발진 클럭중 하나를 시스템 클럭의 소스로 동작하도록 선택하여 출력하는 제 1 클럭 선택부와, 상기 제 1 클럭 선택부로부터 출력된 클럭 신호와 위상 동기시켜 시스템 클럭을 발생하는 제 1 위상 동기 루프부와, 상기 제 1, 제 2 기준입력 클럭 중 하나를 선택하여 출력하는 제 2 클럭 선택부와, 상기 제 1 위상 동기 루프부로부터 출력된 시스템 클럭을 분주시키는 시스템 클럭 분주부와, 상기 제 2 클럭 선택부로부터 출력된 클럭과 상기 시스템 클럭 분주부로부터 분주된 시스템 클럭을 각각 위상 동기시키고 둘중 하나를 선택하여 출력하는 제 2 위상 동기 루프/제 3 클럭 선택부와, 상기 시스템 클럭 분주부로부터 분주된 시스템 클럭과 상기 제 2 위상 동기 루프/제 3 클럭 선택부로부터 출력된 신호중 하나를 외부 클럭으로 출력하는 제 4 클럭 선택부로 이루어진 것이다.
이하, 본 발명을 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.
제 2 도는 본 발명에 의한 클럭발생장치의 블럭 구성도를 나타낸 것으로서, 내부 발진 클럭을 생성하는 내부 클럭 발생부(101)와, 제 1, 제 2 기준 입력 클럭(RT1)(RT2)와 상기 내부 클럭 발생부(101)로부터 발생된 내부 발진 클럭(INT)중 하나를 시스템 클럭(ST)의 소스로 동작하도록 선택하여 출력하는 제 1 클럭 선택부(102)와, 상기 제 1 클럭 선택부(102)로부터 출력된 클럭 신호와 위상 동기시켜 시스템 클럭(ST)을 발생하는 제 1 위상 동기 루프부(103)와, 상기 제 1, 제2 기준 입력 클럭(RT1)(RT2)중 하나를 선택하여 출력하는 제 2 클럭 선택부(104)와, 상기 제 1 위상 동기 루프부(103)로부터 출력된 시스템 클럭(ST)을 분주시키는 시스템 클럭 분주부(105)와, 상기 제 2 클럭 선택부(104)로부터 출력된 클럭과 상기 시스템 클럭 분주부(105)로부터 분주된 시스템 클럭(ST)를 각각 위상 동기시키고 둘중 하나를 선택하여 출력하는 제 2 위상 동기루프/제 3 클럭 선택부(106)와, 상기 시스템 클럭 분주부(105)로부터 분주된 시스템 클럭(ST)과 상기 제 2 위상 동기 루프/제 3 클럭 선택부(106)로부터 출력된 신호중 하나를 외부 클럭(OT)으로 출력하는 제 4 클럭 선택부(107)로 구성되어 있다.
이와 같이 구성된 본 발명의 작용 및 효과를 시스템 클럭(ST) 클럭과 외부 클럭을 발생하는 두가지 부분으로 나누어 설명하면 다음과 같다.
먼저, 시스템 클럭(ST)은 출력하는 과정은 제 1 클럭 선택부(102)에서 입려고디는 제 1, 제 2 기준 입력 클럭(RT1)(RT2)과 내부 클럭 발생부(101)에서 입력되는 내부 발진 클럭(INT) 중 하나를 선택하여 출력하게 된다.
그러면, 제 1 위상 동기 루프부(103)는 상기 제 1 클럭 선택부(102)로부터 출력된 클럭과 위상 동기시켜 시스템 클럭(ST)을 출력하게 된다.
다음으로, 출력 클럭(OT)을 출력하는 과정은 먼저, 제 2 클럭 선택부(104)에서 상기 제 1, 제 2 기준 입력 클럭(RT1)(RT2) 중 하나를 선택하여 출력하게 된다.
그러면, 시스템 클럭 분주부(105)는 상기 제 1 위상 동기 루프부(103)로부터 출력된 시스템 클럭(ST)을 분주하여 출력하게 된다.
그러면, 제 2 위상 동기 루프/제 3 클럭 선택부(106)는 상기 시스템 클럭 분주부(105)로부터 분주된 시스템 클럭(ST)과 상기 제 2 클럭 선택부(104)로부터 출력된 클럭을 내부의 제 2 위상 동기 루프를 통해 각각 동기시킨 스무스(smooth)한 클럭 중 하나를 선택하여 출력하게 된다.
따라서, 제 4 클럭 선택부(107)는 상기 시스템 클럭 분주부(105)로부터 분주된 시스템 클럭(ST)과 상기 제 2 위상 동기 루프/제3 선택 선택부(106)로부터 출력된 신호중 하나를 외부 클럭(OT)으로 출력하게 된다.
여기서, 선택하여 출력한다는 것은 모두 소프트웨어적으로 운용자가 외부에서 선택이 가능하도록 하고, 운용자가 손쉽게 동기망에서의 해당 장비의 시스템 클럭과 출력 클럭을 선택하여 동기망을 구현하는데 있어서 다양하고 효율적으로 수행할 수 있도록 함으로 뜻한다.
이상에서 설명한 바와 같이 본 발명은 운용자가 다양한 클럭 선택할 수 있으므로 효율적인 동기망을 구현할 수 있는 효과가 있다.
Claims (1)
- 내부 발진 클럭을 생성하는 내부 클럭 발생부(101)와,제 1, 제 2 기준 입력 클럭(RT1)(RT2)와 상기 내부 클럭 발생부(101)로부터 발생된 내부 발진 클럭(INT) 중 하나를 시스템 클럭(ST)의 소스로 동작하도록 선택하여 출력하는 제 1 클럭 선택부(102)와,상기 제 1 클럭 선택부(102)로부터 출력된 클럭 신호와 위상 동기시켜 시스템 클럭(ST)을 발생하는 제 1 위상 동기 루프부(103)와,상기 제 1, 제 2 기준 입력 클럭(RT1)(RT2) 중 하나를 선택하여 출력하는 제 2 클럭 선택부(104)와,상기 제 1 위상 동기 루프부(103)로부터 출력된 시스템 클럭(ST)를 분주시키는 시스템 클럭 분주부(105)와,상기 제 2 클럭 선택부(104)로부터 출력된 클럭과 상기 시스템 클럭 분주부(105)로 부터 분주된 시스템 클럭(ST)를 각각 위상 동기시키고 둘중 하나를 선택하여 출력하는 제 2 위상 동기 루프/제 3 클럭 선택부(106)와,상기 시스템 클럭 분주부(105)로부터 분주된 시스템 클럭(ST)과 상기 제 2 위상 동기 루프/제 3 클럭 선택부(106)으로부터 출력된 신호중 하나를 외부 클럭(OT)으로 출력하는 제 4 클럭 선택부(107)를 포함하여 구성된 것을 특징으로 한 클럭 발생장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960032583A KR0184198B1 (ko) | 1996-08-05 | 1996-08-05 | 클럭 발생장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960032583A KR0184198B1 (ko) | 1996-08-05 | 1996-08-05 | 클럭 발생장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980013886A true KR19980013886A (ko) | 1998-05-15 |
| KR0184198B1 KR0184198B1 (ko) | 1999-04-15 |
Family
ID=19468808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960032583A KR0184198B1 (ko) | 1996-08-05 | 1996-08-05 | 클럭 발생장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0184198B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431805B1 (ko) * | 2002-05-16 | 2004-05-17 | 뮤텔테크놀러지 주식회사 | 단일 칩 시스템의 클럭신호 발생회로 및 방법 |
| KR100666492B1 (ko) * | 2005-08-11 | 2007-01-09 | 삼성전자주식회사 | 타이밍 생성기 및 그 동작 방법 |
-
1996
- 1996-08-05 KR KR1019960032583A patent/KR0184198B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431805B1 (ko) * | 2002-05-16 | 2004-05-17 | 뮤텔테크놀러지 주식회사 | 단일 칩 시스템의 클럭신호 발생회로 및 방법 |
| KR100666492B1 (ko) * | 2005-08-11 | 2007-01-09 | 삼성전자주식회사 | 타이밍 생성기 및 그 동작 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0184198B1 (ko) | 1999-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012737A (ko) | 순간적으로 클럭 주파수를 쉬프트하는 위상 동기 회로(pll) 시스템 클럭 발생기 | |
| JPS6326930B2 (ko) | ||
| KR950029905A (ko) | 위상 제어 클럭 신호 발생 방법 및 장치 | |
| KR960028380A (ko) | 위상동기루프회로의 클럭지연보상 및 듀티제어 장치 | |
| KR960020007A (ko) | 하이브리드 주파수 합성기 | |
| KR100795173B1 (ko) | 주파수 합성기 | |
| US6477657B1 (en) | Circuit for I/O clock generation | |
| KR19980013886A (ko) | 클럭 발생장치 | |
| JPH0210768A (ja) | 半導体チツプ | |
| JP2023078358A5 (ko) | ||
| KR100271717B1 (ko) | 클럭 주파수 체배 장치를 포함하는 반도체 메모리 장치의 데이터 전송 장치 | |
| JPH08307380A (ja) | １４０ｍクロック・ｓｔｍ−１電気クロック生成方式 | |
| US7319348B2 (en) | Circuits for locally generating non-integral divided clocks with centralized state machines | |
| KR100431805B1 (ko) | 단일 칩 시스템의 클럭신호 발생회로 및 방법 | |
| JP2000148281A (ja) | クロック選択回路 | |
| JP2004525548A (ja) | 精密位相生成装置 | |
| JPH0741229Y2 (ja) | Ａｍｉクロック作成回路 | |
| US20040090248A1 (en) | Programmable timing generator with offset and width control using delay lock loop | |
| JPS59125192A (ja) | 分散制御型電子交換機におけるクロツク供給回路 | |
| JPS5827527B2 (ja) | クロック回路 | |
| JPH1056362A (ja) | ディジタル信号処理集積回路 | |
| JPS6367823A (ja) | デイレ−ラインによるｄｐｌｌ | |
| JPH11298460A (ja) | クロック切替回路 | |
| JP2972463B2 (ja) | 同期信号供給装置 | |
| JPS61255125A (ja) | 基準位相発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121115 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |