KR102665055B1 - 복수의 다이오드를 구비하는 광전자 장치의 제조 방법 - Google Patents

복수의 다이오드를 구비하는 광전자 장치의 제조 방법 Download PDF

Info

Publication number
KR102665055B1
KR102665055B1 KR1020207013027A KR20207013027A KR102665055B1 KR 102665055 B1 KR102665055 B1 KR 102665055B1 KR 1020207013027 A KR1020207013027 A KR 1020207013027A KR 20207013027 A KR20207013027 A KR 20207013027A KR 102665055 B1 KR102665055 B1 KR 102665055B1
Authority
KR
South Korea
Prior art keywords
trench
layer
control circuit
metal
semiconductor layer
Prior art date
Application number
KR1020207013027A
Other languages
English (en)
Other versions
KR20200078525A (ko
Inventor
휴버트 보노
쥴리아 시몬
Original Assignee
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
탈레스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈, 탈레스 filed Critical 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Publication of KR20200078525A publication Critical patent/KR20200078525A/ko
Application granted granted Critical
Publication of KR102665055B1 publication Critical patent/KR102665055B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)
  • Light Receiving Elements (AREA)

Abstract

광전자 장치 제조 방법은,
a) 제어 회로의 표면 상으로, 반대 도전형으로 도핑된 제1 및 제2 반도체층을 구비하는 다이오드 스택을 이송하여, 제2 층을 제어 회로의 금속 패드에 전기적으로 접속하고;
b) 제어 회로의 금속 패드를 분리시키도록 접속된 복수의 다이오드의 범위를 한정하는 트렌치를 액티브 스택에 형성하고;
c) 트렌치의 측벽에 절연층을 증착하고;
d) 트렌치에 의하여 범위가 한정된 제1 층 부분의 측면을 노출시키도록 절연층을 부분적으로 제거하고,
e) 트렌치의 측벽과 바닥을 덮고 있으며 트렌치에 의하여 범위가 한정된 제1 층 부분의 측면과 접촉하는 메탈리제이션을 형성하는
것을 구비한다.

Description

복수의 다이오드를 구비하는 광전자 장치의 제조 방법
본 특허 출원은 본원에 참조로서 포함되는 프랑스 특허 출원 FR17/60578호를 우선권으로 주장한다.
본 출원은 광전자 장치 분야에 관한 것이다. 좀 더 상세하게는, 복수의 반도체 다이오드, 예를 들어, 질화갈륨 다이오드를 구비하는 광전자 장치의 제조 방법 및 이들 다이오드를 제어하는 전자 회로에 관한 것이다.
질화갈륨(GaN) 발광 다이오드(LED)의 어레이 및 그 LED를 개별적으로 제어하여 화상을 표시할 수 있는 제어 회로를 구비하는 방출형 표시 장치는 이미 제공되어 있다.
그런 장치를 형성하기 위하여, 제어 회로와 LED 어레이를 분리하여 제조하고 그런 후 그들을 결합하는 것, 즉 그들을 서로 연결함으로써 그들을 적층하는 것이 제공될 수 있다.
그런 제조 방법의 단점은, 제어 회로 및 LED 어레이 두 소자를 조립하는 단계에서 그 두 소자를 정확하게 정렬시킬 필요가 있고, 따라서, 각 LED는 제어 회로 내에 있는 거기에 대응하는 금속 패드 상에 효과적으로 위치결정되어야 한다. 그런 정렬은, 픽셀들 사이의 피치가 감소될 때 특히 얻기 어려우며, 분해능 및/또는 화소 집적 밀도를 증가시키는데 장애가 된다.
이러한 단점을 극복하기 위하여, 특히 2016년 5월 13일에 출원된 국제 특허 출원번호 제 PCT/FR2016/051140호에는,
먼저, 표면에, LED에 접속하기 위한 복수의 금속 패드를 구비하는 집적회로 형태의 제어 회로를 형성하여 각 LED를 통하여 흐르는 전류를 개별적으로 제어할 수 있고,
그런 후, 금속 패드를 구비하는 제어 회로의 표면에, 제어 회로의 전체 표면에 걸쳐 연속적으로 연장하고 있는 액티브 LED 스택을 위치시키고,
그런 후, 그 액티브 LED 스택을 범위를 한정하도록 구조화하여 장치 내의 각각 다른 LED를 서로 절연되도록 하는 것이 제공되어 있다.
그런 제조 방법의 장점은, 액티브 LED 스택을 제어 회로로 이송하는 단계에서, 액티브 스택 내의, 장치의 각각 다른 LED의 위치결정이 아직 규정되어 있지 않다는 점이다. 따라서, 거기에는 이송 중에 있어서 정렬 정확성의 강한 제약이 없다. 그런 후, 액티브 스택 내의, 각각 다른 LED의 범위를 한정하는 것은 기판을 구조화하고 기판 상에 절연성 및 도전성 층을 증착하는 방법에 의하여 실행할 수 있으며, 이것은 한 기판을 다른 기판으로 이송할 때 얻을 수 있는 정확성보다 더 큰 정렬 정확성을 제공한다.
그러나, 전술된 출원번호 제 PCT/FR2016/051140호에 설명된 방법의 일부 형태를 적어도 부분적으로 개선하는 것이 바람직하다.
그러므로, 일 실시형태는 광전자 장치 제조 방법을 제공하며, 이 방법은,
a) 복수의 금속 접속 패드를 구비하는 집적 제어 회로의 표면 상으로, 반대 도전형으로 도핑된 적어도 제1 및 제2 반도체층을 구비하는 액티브 다이오드 스택을 이송하여, 그 스택의 제2 층을 제어 회로의 금속 패드에 전기적으로 접속하는 단계와;
b) 제어 회로의 금속 패드를 분리시키도록 접속된 복수의 다이오드의 범위를 한정하는 트렌치를 액티브 스택에 형성하는 단계와;
c) 트렌치의 측벽에 절연층을 증착하는 단계와;
d) 트렌치에 의하여 범위가 한정된 제1 반도체층 부분의 측면을 노출시키도록 절연층을 부분적으로 제거하는 단계와,
e) 트렌치의 측벽과 바닥을 덮고 있으며 트렌치에 의하여 범위가 한정된 제1 반도체층 부분의 측면과 접촉하는 메탈리제이션(metallization)을 형성하는 단계를 구비한다.
일 실시형태에 따르면, 이 방법은, 단계 a) 이전에,
상기 제어 회로의, 상기 금속 패드측 표면의 실질적으로 전체에 하나 이상의 제1 금속층을 증착하는 단계와,
상기 제2 반도체층의, 제1 반도체층 맞은편 표면의 실질적으로 전체에 하나 이상의 제2 금속층을 증착하는 단계
중 하나 이상을 더 구비한다.
일 실시형태에 따르면, 트렌치를 형성하는 단계는
액티브 스택을, 전체 높이에 걸쳐 가로지르며, 제1 또는 제2 금속층의 상면으로 드러나 트렌치를 에칭하는 제1 단계와;
부분 트렌치가 제1 및 제2 금속층까지 계속되는 제2 에칭 단계를
구비한다.
일 실시형태에 따르면, 절연층은, 제1 및 제2 에칭 단계 사이에, 부분 트렌치의 측면 상에 증착된 제1 부분과, 제2 에칭 단계 후에 트렌치의 측면 상에 증착된 제2 부분을 구비한다.
일 실시형태에 따르면, 단계 d)에서, 절연층의 부분적인 제거는 이방성 에칭에 의하여 실행된다.
일 실시형태에 따르면, 단계 a)의 실행 중에, 액티브 스택은, 제1 반도체층의, 제2 반도체층 맞은편에 위치된 지지 기판에 의하여 지지되며, 단계 a) 및 단계 b) 사이에, 지지 기판을 제거하는 단계를 더 구비한다.
일 실시형태에 따르면, 단계 e)에서 형성된 메탈리제이션은 트렌치를 완전히 채운다.
일 실시형태에 따르면, 반도체 다이오드는 발광 다이오드이다.
일 실시형태에 따르면, 다이오드는 포토다이오드이다.
일 실시형태에 따르면, 제1 및 제2 반도체층은 질화갈륨층이며, 다이오드는 질화갈륨 다이오드이다.
일 실시형태에 따르면, 제어 회로는 반도체 기판의 내측 및 상면에 형성된다.
다른 실시형태는 광전자 장치를 제공하며,
복수의 금속 접속 패드를 구비하는 집적 제어 회로와,
제어 회로 상에, 반대의 도전형으로 도핑된 적어도 제1 및 제2 반도체층을 구비하는 액티브 다이오드 스택으로서, 스택의 제2 층은 제어 회로의 금속 패드에 전기적으로 접속되어 있는 액티브 다이오드 스택과,
액티브 스택에서 연장하고 있으며 액티브 스택에서 제어 회로의 금속 패드를 분리하도록 접속된 복수의 다이오드의 범위를 한정하는 트렌치와,
트렌치에 의하여 범위가 한정된 제1 반도체층 부분의 측면의 적어도 일부분을 제외하고 트렌치의 측벽을 덮고 있는 절연층과,
트렌치의 측벽 및 바닥을 덮고 있으며 트렌치에 의하여 범위가 한정된 제1 반도체층 부분의 측면과 접촉하고 있는 메탈리제이션
을 구비한다.
또다른 실시형태는 광전자 장치의 제조 방법을 제공하며,
a) 복수의 금속 접속 패드를 구비하는 집적 제어 회로의 표면으로, 반대의 도전형으로 도핑된 적어도 제1 및 제2 반도체층을 구비하는 액티브 다이오드 스택을 이송하여, 그 스택의 제2 층이 제어 회로의 금속 패드에 전기적으로 접속되게 하는 단계와,
b) 액티브 스택의, 제어 회로 맞은편 표면에 마스크를 증착하는 단계와,
c) 마스크에 미리 형성된 개구를 통하여 에칭함으로써, 제어 회로의 금속 패드를 분리하도록 접속된 복수의 다이오드의 범위를 한정하는 트렌치를 액티브 스택에 형성하는 단계와,
d) 트렌치의 측벽에 절연층을 증착하는 단계와,
e) 마스크 두께의 적어도 일부분을 유지하면서 트렌치에 의하여 범위가 한정된 제1 반도체층 부분의 측면을 노출하도록 절연층을 부분적으로 제거하는 단계와,
f) 마스크의 상 표면 및 트렌치 내에, 트렌치를 전체적으로 채우기에 충분한 두께를 갖는 금속층을 증착하는 단계와,
g) 마스크의 상 표면의 금속층과 마스크 두께의 일부분을 화학적-기계적 연마에 의하여 제거하여, 트렌치의 측벽과 바닥을 덮고 있으며 트렌치에 의하여 범위가 한정된 제1 반도체층 부분의 측면과 접촉하는 메탈리제이션만을 금속층으로 유지하는 단계를 구비한다.
일 실시형태에 따르면, 단계 e)에서, 절연층의 부분적인 제거는 수직 이방성 에칭에 의하여 실행된다.
전술된 그리고 다른 특징 및 장점은 첨부된 도면과 관련하여 그것으로 제한되지 않는 이하의 특정 실시형태의 기재에서 상세하게 설명될 것이다.
도 1a, 도 1b, 도 1c, 도 1d, 도 1e, 도 1f, 도 1g, 도 1h 및 도 1i는 광전자 장치 제조 방법의 일 실시형태의 단계를 설명하는 단면도이다.
동일한 구성요소는 각각의 도면에서 동일한 참조번호로 지정되며, 또한 각 도면은 일정한 비율로 되어 있지 않다. 명확성을 위하여, 기재된 실시형태의 이해에 유용한 구성요소만이 도시되어 설명된다. 특히, 집적 반도체 다이오드 제어 회로의 형성은 상세하게 설명되지 않으며, 기재된 실시형태는 그런 제어 회로의 일반적 구조 및 제조 방법과 양립된다. 또한, 액티브 반도체 다이오드 스택의 각각의 다른 층의 조성 및 레이아웃은 상세하게 설명되지 않을 것이며, 설명되는 실시형태는 반도체 다이오드, 특히 질화갈륨 다이오드의 일반적인 액티브 스택과 양립할 수 있다. 이하의 기재에서, 만일 별도의 언급이 없다면, 용어 "앞", "뒤", "상면", "바닥", "왼쪽", "오른쪽" 등과 같은 절대적 위치를 한정하는 용어, 또는 용어 "위에", "아래에", "상", "하" 등과 같은 상대적 위치를 한정하는 용어, 또는 용어 "수평의", "수직의", "측면의" 등과 같은 방향을 한정하는 용어가 언급될 때에는, 대응하는 도면들의 방향이 언급되며, 실제로, 기재된 장치 및 조립체가 각각 다르게 배향될 수도 있음을 이해한다. 여기에서, 용어 "약", "실질적으로" 및 "의 정도"는, 논의되고 있는 값의 플러스 또는 마이너스 10%의 허용오차, 바람직하게는 플러스 또는 마이너스 5%의 허용오차를 나타내기 위하여 사용된다.
도 1a, 도 1b, 도 1c, 도 1d, 도 1e, 도 1f, 도 1g, 도 1h 및 도 1i는 광전자 장치 제조 방법의 일 실시형태의 단계를 설명하는 단면도이다.
도 1a는, 반도체 기판(111), 예를 들어 실리콘 기판의 내측 및 상면에 미리 형성된 집적 제어 회로(110)를 개략적으로 나타낸다. 이 예에서, 제어 회로(110)는, 상 표면측에, 장치의 각 LED를 위하여, LED의 전극(애노드 또는 캐소드) 중 하나에 접속되기 위한 금속 접속 패드(113)를 구비하여 LED를 통하여 흐르는 전류를 제어하거나 및/또는 LED를 가로지르는 전압을 인가할 수 있다. 제어 회로는 또한, 각 LED에 대하여, 그 LED 전용 금속 패드(113)에 접속된 하나 또는 복수의 트랜지스터를 구비하는 기초 제어 셀을 구비하여, LED를 통하여 흐르는 전류를 제어하거나 및/또는 LED를 가로지르는 인가된 전압을 제어할 수 있게 한다. 제어 회로(110)는 예를 들어 CMOS 기술로 이루어진다. 금속 패드(113)는 절연 재료(114), 예를 들어, 실리콘산화물로 측면으로 둘러싸여 있어서, 제어 회로(110)는 교대로 되어 있는(바둑판 모양의) 금속 영역(113)과 절연 영역(114)을 구비하는 실질적으로 평평한 상 표면을 갖는다. 패드(113)에 접속되지 않은 LED의 전극(캐소드 또는 애노드)의 접촉은, 예를 들어, 제어 회로(110)의 주변 영역에서, 제어 회로(110)의 하나 또는 복수의 접속 패드(도면에 미도시)를 통하여, 일괄적으로 얻어질 수도 있다.
도 1a는 또한 지지 기판(151)의 상 표면에 배치된, 액티브 질화갈륨 LED(150)의 스택을 개략적으로 보여준다. 지지 기판(151)은, 예를 들어, 실리콘, 사파이어, 커런덤(corundum), 또는 액티브 질화갈륨 LED 스택이 증착될 수 있는 임의의 다른 재료로 이루어진 기판이다. 도시된 예에서, 액티브 스택은, 기판(151)의 상 표면으로부터 다음의 순서로, N-형 도핑된 질화갈륨층(153), 발광층(155), 및 P-형 도핑된 질화갈륨층(157)을 구비한다. 예를 들어, 발광층(155)은 예를 들어 GaN, InN, InGaN, AlGan, AlN, AlInGaN, GaP, AlGaP, AlInGaP, 또는 하나 또는 복수의 이들 재료의 조합을 포함하는 양자 우물을 각각 형성하는 하나 또는 복수의 발광층의 스택으로 형성된다. 변형으로서, 발광층(155)은, 진성의, 즉 의도적 도핑이 없는, 질화갈륨층, 예를 들어 1015 내지 1018 atoms/㎤의 범위, 예를 들어 1017 atoms/㎤의 잔여 도너(donor) 농도를 갖는 질화갈륨층일 수도 있다. 본 예에서, 발광층(155)의 하 표면은 층(153)의 상 표면과 접촉하고 있으며 발광층(155)의 상 표면은 층(157)의 하 표면과 접촉하고 있다. 실제로, 기판(151)의 본성에 따라서, 하나 또는 복수의 버퍼층 스택(미도시)이 지지 기판(151)과 질화갈륨층(153) 사이에서 계면을 형성할 수도 있다. 액티브 스택(150)은 예를 들어 지지 기판(151) 상에 에피텍시에 의하여 증착된다.
도 1b는, 제어 회로(110)의 상 표면에, 금속층(116)을 증착하는 단계를 나타낸다. 도시된 예에서, 금속층(116)은 제어 회로(110)의 실질적으로 전체 상 표면을 덮는다. 특히, 금속층(116)은 제어 회로(110)의 금속 접속 패드(113)와 접촉한다.
도 1b는 또한, 액티브 질화갈륨 다이오드 스택(150)의 상 표면에, 금속층(159)을 증착하는 단계를 나타낸다. 도시된 예에서, 금속층(159)은 질화갈륨층(157)의 상면에 배치되어 상 표면과 접촉되어 있다. 금속층(159)는 예를 들어 액티브 스택의 실질적으로 전체 상 표면을 덮는다.
도 1c는 액티브 질화갈륨 LED 스택(150)이 제어 회로(110)의 상 표면에 놓이는 단계를 나타낸다. 이것을 얻기 위하여, 지지 기판(151)과 액티브 스택(150)을 구비하는 조립체를 뒤집은 후, 제어 회로(110) 상에 배치하여 금속층(159)의 상 표면(도 1b의 방향에서)을 금속층(116)의 상 표면과 접촉시킨다. 이 단계에서, 액티브 스택(150)은 제어 회로(110)에 접합된다. 예로서, 액티브 스택(150)을 제어 회로(110)에 접합시키는 것은 접촉되는 두 표면 사이를 접합하는 분자에 의하여 얻어질 수 있다. 변형으로서, 두 표면의 접합은 열압착, 공정접합(eutectic bonding), 또는 임의의 다른 적절한 접합 방법에 의하여 실행될 수 있다.
액티브 LED 스택(150)이 제어 회로(110)의 상 표면에 접합될 때, 액티브 질화갈륨 LED 스택의 지지 기판(151)은 질화갈륨층(153)의 상 표면을 노출시키도록 제거된다. 기판(151)은 예를 들어 액티브 스택(150) 맞은편 표면을 그라인딩 및/또는 에칭함으로써 제거된다. 변형으로서, 투명 기판(151), 예를 들어, 사파이어 또는 커런덤 기판의 경우에, 기판(151)은, 액티브 스택(150) 맞은편의 표면으로부터 기판을 통하여 투사된 레이저 빔에 의하여 액티브 스택(150)으로부터 분리된다(리프트-오프 레이저(lift-off laser)법). 더 일반적으로는, 기판(151)을 제거할 수 있는 임의의 다른 방법이 사용될 수도 있다. 기판(151)의 제거 후에, 부가 에칭 단계가 질화갈륨층(153)의 상 표면측에 남아있는 가능한 버퍼층을 제거하기 위하여 제공될 수도 있다. 또한, 질화갈륨층(153)의 두께의 일부분이, 예를 들어 에칭에 의하여 제거될 수도 있다. 이 단계의 종료시, 액티브 스택(150)은, 제어 회로(110)의 실질적으로 전체 표면을, 중단없이 덮고 있다. 예로서, 지지 기판(151)의 제거 이후의 액티브 스택(150)의 두께는 0.5 내지 10 ㎛의 범위에 있다.
도 1d는 액티브 LED 스택(150)의 상 표면(도 1d의 방향에서)으로 하드 마스크(171)을 증착하는, 기판(151)의 제거 이후의 단계를 나타낸다. 이 예에서, 하드 마스크(171)는, N-형 질화갈륨층(157)의 상 표면으로부터 다음의 순서로, 제1 실리콘산화물층(171a), 중간 에칭스톱층(117b), 및 제2 실리콘 산화층(171c)을 구비하는 스택을 형성한다. 중간층(171b)은 실리콘 산화물에 대하여 에칭이 비교적 어려운 재료, 예를 들어, 알루미늄, 알루미나, 또는 질화물로 이루어져 있다. 예를 들어, 중간층(171b)은 10 내지 500㎚의 범위, 예를 들어, 100㎚ 정도의 두께를 갖는다.
도 1d는 또한, 하드 마스크(171)에 관통구 또는 트렌치(173)를, 예를 들어, 포토리소그래피 후 에칭에 의하여 형성하는 단계를 나타낸다. 트렌치(173)는 하드 마스크(171)의 상 표면에서부터 연장되어 액티브 LED 스택(150)의 상 표면을 드러내고 있다. 트렌치(173)는, 상면도에서, 표시 장치의 미래의 개별 LED(176)의 범위를 한정한다.
도 1e는 하드 마스크(171)에 이미 형성된 트렌치(173)가, 액티브 LED 스택(150)을 관통하여, 연장하는 단계를 나타낸다. 예로서, 트렌치(173)는 LED 스택(150)의 층(153, 155, 및 157)을 관통하여 에칭함으로써 수직으로 연속되어 있으며, 그 에칭은 금속층(159)의 상 표면에서 중단되어 있다. 이 에칭 단계 중에, 하드 마스크(171)의 상부 실리콘산화층(171c)은 부분적으로 또는 완전히 소모될 수도 있다. 그러나, 층(171b 및 171a)은 유지된다. 액티브 스택(150)을 관통하는 트렌치(173)의 연장은, 액티브 스택(150)에서, 복수의 질화갈륨 LED(176)의 범위를 한정하게 된다. 각 LED(176)는, 스택(150)에 형성되고 트렌치(173)로 측면으로 둘러싸여 있는 아일랜드(island) 또는 메사(mesa)에 대응한다. 따라서, 각 LED(176)는, 금속층(159)의 상 표면으로부터 다음 순서로, 이 예에서는 LED 애노드에 대응하는 질화갈륨층(157)의 일부와, 발광층(155)의 일부와, 본 예에서는 LED 캐소드에 대응하는 질화갈륨층(153)의 일부를 구비하는 수직 스택을 구비한다. 트렌치(173)는 제어 회로(110) 상에 미리 형성된 기준 마크에 대하여 정렬될 수 있다. 더 상세하게는, 도 1d의 단계에서, 하드 마스크(171)의 증착 후 그리고 트렌치(173)의 형성 전에, 기판(111)에 미리 형성된 기준 마크는, 조립체의 주변 영역에서 하드 마스크(171)와 액티브 스택(150)의 에칭에 의하여 노출될 수 있으며, 그런 후, 기준 마크는 트렌치(173)를 형성하기 위하여 사용되는 리소그래피 마스크의 위치결정을 위한 정렬 마크로서 사용된다. 도시된 예에서, 각 LED(176)는, 제어 회로(110)의 단일 금속 패드(113)의, 수직으로 투사하여, 맞은 편에 배치된다. 이 예에서, 트렌치(173)는, 제어 회로(110)의 상 표면의 절연 영역(114)의, 수직으로 투사하여, 맞은 편에 배치된다.
도 1e는, 또한, 예를 들어, 실리콘산화물로 이루어진 절연층을 트렌치(173)의 측벽 및 바닥에 증착하는 단계를 나타낸다. 도시된 예에서는, 층(178)이 LED(176) 위에 놓여 있는 하드 마스크 부분(171)의 상 표면에 또한 증착되어 있다. 층(178)은, 예를 들어, 등방성 증착법, 예를 들어 원자층 증착(ALD)에 의하여 장치의 상 표면 전체에 증착된다. 예로서, 절연층(178)의 두께는 10㎚ 내지 1㎛의 범위에 있다.
도 1f는 트렌치(173)의 바닥으로부터 절연층(178)을 제거하는 단계를 나타낸다. 이 단계에서, 층(178)은 트렌치(173)의 측벽에서는 유지된다. 이것을 얻기 위하여, 층(178)은, 예를 들어 수직 이방성 에칭에 의하여 에칭되는데, 이것은 또한, LED의 위에 놓여 있는 하드 마스크(171) 부분의 상 표면으로부터도 층(178)을 제거하게 된다.
도 1f는 또한, 예를 들어 에칭에 의하여, 트렌치(173)의 바닥에 위치된 금속층(159 및 116)의 부분을 제거하여, 트렌치(173)를 제어 회로(110)의 상 표면의 절연 영역(114)까지 내내 계속되게 한다. 이 단계의 종료시에는, 각각의 다른 LED(176)의 애노드(영역 157)는 트렌치(173)에 의하여 서로 전기적으로 절연되어 있으며, 각 LED(176)는, LED와 패드(113) 사이에 남아있는 금속층(159 및 116)의 부분을 통하여 아래에 있는 금속 패드(113)에 접속된 그의 애노드를 갖는다. 이것은 제어 회로(110)를 가지고 LED를 개별적으로 제어할 수 있게 한다.
도 1g는 트렌치(173)의 측벽에, 예를 들어 실리콘산화물로 이루어진 제2 절연층(178')을 증착하는 이어지는 단계를 나타낸다. 층(178')은, 예를 들어 등방성 증착 기술에 의하여 조립체의 상 표면 전체에 걸쳐 증착되며, 그런 후 LED(176)의 상 표면과 트렌치(173)의 바닥에서만, 이방성 에칭에 의하여 제거된다.
도 1h는 LED(176)의 측면의 상 부분에서 절연층(178 및 178')을 제거하는 이어지는 단계를 나타낸다. 더 상세하게는, 이 단계 중에서, 절연층(178 및 178')은 각 LED(176)의 캐소드 영역(153)의 측면의 전체 또는 부분이 제거되어서, LED의 캐소드 영역(153)의 측면으로의 액세스(access)를 제공한다. 예로서, 절연층(178 및 178')은 LED(176)의 캐소드 영역(153) 측면의 실질적으로 전체 높이로부터 제거된다. 그러나, 층(178 및 178')은 각 LED(176)의 하 부분의 측면에서는 유지되며, 특히 각 LED(176)의 애노드 영역(157) 및 발광 영역(155)의 전체 높이를 따라 유지된다. 또한, 층(178')은 금속층(116 및 159)의 측면에서도 유지된다. 예로서, LED(176)의 측면의 상 부분으로부터 층(178 및 178')을 제거하는 것은 수직 이방성 에칭에 의하여 실행된다. 이 에칭 방법은 하드 마스크(171)의 중간층(171b)의 재료에 비하여 실리콘산화물을 선택적으로 에칭하도록 선택되는 것이 바람직하다. 예로서, 하드 마스크(171)의 상부 실리콘산화층(171c)은 이 단계 중에 완전히 소모되며 반면 층(171b)는 유지되어서 하드 마스크(171)의 하 부분(171a)을 보호할 수 있게 한다. 그러나 설명된 실시형태는 이 특정 경우에 한정되지 않는다. 변형으로서, 하드 마스크(171)는, 도 1h의 수직 이방성 에칭의 단계 중에 LED(176)의 상 표면을 보호하기에 충분한 두께가 제공된, 실리콘산화물만으로 형성될 수도 있다.
도 1i는 트렌치(173)의 바닥 및 측벽에 메탈리제이션(180)을 증착하는 이어지는 단계를 나타낸다. 도시된 예에서, 메탈리제이션(180)은 트렌치(173)를 완전히 채운다. 예로서, 메탈리제이션(180)은, 다마신(damascene)-타입 공법에 의하여 형성되는데, 이것은 트렌치(173)를 채우기에 충분한 두께를 넘어 조립체의 전체 상 표면 상에 금속층을 증착하는 단계와, 이어서 조립체의 상 표면을 화학적-기계적으로 연마하여 장치의 상 표면을 평탄화하고 LED(176)의 상면의 금속층의 부분을 제거하는 단계를 구비한다. 이 예에서는, 하드 마스크(171)의 에칭 스톱층(171b)이 화학적-기계적 연마 단계 중에 또한 제거된다. 예로서, 하부 실리콘산화층(171a) 또는 층(171a) 두께의 일부만이 유지되어서 LED(176)의 캐소드 영역의 상 표면의 패시베이션층으로서 사용된다. 메탈리제이션(180)은, 10 내지 100㎚의 범위의 두께, 예를 들어 50㎚ 정도의 두께를 갖는, 예를 들어, 알루미늄/티타늄/질화티타늄/구리 스택을 구비하는 하부 접합층과, 전기화학적 증착에 의하여 증착된, 예를 들어, 구리로 이루어진 상부 충전층으로 이루어져 있다. 메탈리제이션(180)은, LED의 실질적으로 전체 주변을 따라서, 표시 장치의 각 LED(176)의 캐소드 영역(153)의 측면과 접촉하고 있다. 그러나, 메탈리제이션(180)은 절연층(178 및 178')에 의하여 LED의 발광 영역(155)과 애노드 영역(157)의 측면과는 절연되어 있다. 이 예에서, 메탈리제이션(180)은, 상면도에서, 장치의 모든 LED의 캐소드 영역(153)을 상호접속하는 연속 도전성 게이트를 형성한다. 메탈리제이션(180)은, 예를 들어, 표시 장치의 주변 영역에서 제어 회로(110)에 접속되어 있다.
도 1a 내지 도 1i와 관련하여 설명된 실시형태에 있어서, 제어 회로(110) 상에 액티브 스택(150)을 배치(도 1c의 단계)하기 전에, 제어 회로(110)와 액티브 스택(150) 상에 금속층(116 및 159)을 증착하는(도 1b의 단계) 것은 여러 장점이 있다.
특히, 층(116 및 159)은 두 구조물 사이의 접합의 질을 개선시킬 수 있게 한다. 실제로, 이것이 가능하다고 할지라도, 질화갈륨층(157)의 상 표면(도 1a의 방향)을 제어 회로(110)(절연 영역(114)과 금속 영역(113)을 교대로 구비)의 상 표면에 직접 접합하는 것은 비교적 얻기 어렵다.
또한, 층(159)은 질화갈륨층(157)과 양호한 오믹 접촉(ohmic contact)을 얻기에 유리하게 선택될 수 있다. 제어 회로(110)의 금속 패드(113)의 재료, 예를 들어 구리 또는 알루미늄은 그런 오믹 접촉의 형성에 실제로 적절하지 않을 수 있다.
또한, 층(116 및/또는 159)은 LED(176)에 의하여 방출된 광에 대하여 반사하는 금속을 구비하여, 발광 효율을 증가시키고 제어 회로(110)에서의 광 손실을 피할 수 있다.
또한, 층(116) 및/또는 층(159)은, 제어 회로의 접속 패드(113)의 금속, 예를 들어 구리가 질화갈륨층(157)을 향하여 확산되어서, 특히 질화갈륨층(157)과의 오믹 접촉의 질을 퇴화시킬 수도 있는 것을 회피하도록 선택될 수 있다.
특히, 층(116 및 159)의 각각은, 전술된 기능의 전부 또는 일부를 강화시킬 수 있는 단일 층 또는 다른 재료의 하나 이상의 층의 스택일 수도 있다.
예로서, 층(116)은 층(159)의 상부층(도 1b의 방향)과 동일한 성질의 금속으로 이루어진 상부층을 구비하며, 그 금속은 도 1c의 단계 중에, 두 구조체 사이의 양호한 접합을 얻기 위하여 선택되며, 예를 들어, Ti, Ni, Pt, Sn, Au, Ag, Al, Pd, W, Pb, Cu, AuSn, TiSn, NiSn, 또는 이들 재료의 전부 또는 부분의 합금을 구비하는 그룹으로부터의 금속이다. 층(116 및 159)에 의하여 형성된 스택은 LED에 의하여 방출된 광을 반사할 수 있는 금속, 예를 들어 은으로 이루어진 하나 또는 복수의 층을 더 구비한다. 또한, 층(116 및 159)에 의하여 형성된 스택은, 스택 (116/159) 및/또는 금속 패드(113)에 구비된 구리 또는 은과 같은 금속의 확산에 대한 배리어를 형성할 수 있는 하나 또는 복수의 층을 구비할 수 있으며, 예를 들어 TaN, TiN, WN, TiW 또는 이들 재료의 전부 또는 일부의 조합의 층이다.
변형으로서, 층(116) 및/또는 층(159)은 그러나 생략될 수도 있다. 바람직하게는, 하나 이상의 층(116 및 159)이 제공되며, 바람직하게는 층(159)은 액티브 LED 스택(150) 측에 형성된다.
도 1a 내지 도 1i와 관련하여 설명된 방법의 장점은, 포토리소그래피와 에칭(트렌치의 위치를 규정하기 위한)의 단일 단계를 구비하여, 특히 이것은 실행을 단순화시키고 실행 비용을 낮춘다.
이 방법의 다른 장점은, LED(176)의 전기 캐소드 접촉을 LED의 캐소드 영역(153)의 전체 주변을 따라서 측면으로 얻어진다는 점이다. 이것은 캐소드 접촉 저항을 최소화 할 수 있고, 따라서 장치의 전기 전력 소비를 제한 할 수 있다.
또한, LED(176)를 절연하기 위한 트렌치에 캐소드 콘택 메탈리제이션(180)을 배치하는 것은 표시 장치의 활성 표면적을 최대화할 수 있다. 그런 레이아웃은 또한 상이한 LED(176) 사이에서 광학적 분리를 강화할 수 있고, 동작시 LED(176)에 의하여 발생된 열의 방출을 도울 수 있다.
도 1a 내지 도 1i와 관련하여 설명된 방법에서, 도 1e의 단계에서 층(178)의 증착은, 도 1f의 단계에서 금속층(159 및 116)을 에칭하는 이어지는 단계 중에 액티브 LED 스택(150)의 측면을 유리하게 보호할 수 있게 한다. 변형으로서, 그러나 절연층(178)의 증착은 생략될 수도 있다. 이 경우에, 도 1g의 단계에서 증착된 층(178')만이, 도 1g에 도시된 LED의 캐소드 영역(153)의 측면을 노출시키는 단계 중에 LED(176)의 측면을 덮는다.
특정 실시형태를 설명해왔다. 다양한 변형과 개조가 당업자에게 발생될 것이다. 특히, 질화갈륨층(153)의 도전형(기재된 예에서는 N-형)과 질화갈륨층(157)의 도전형(기재된 예에서 P-형)을 반대로 할 수도 있다.
또한, 질화갈륨 LED를 기초로한 표시 장치의 실시형태들만이 기재되어 있지만, 기재된 실시형태는, 화상을 얻기 위하여 개별적으로 어드레스할 수 있는 복수의 질화갈륨 포토다이오드를 구비하는 센서의 제조에 적절할 수도 있다.
더 일반적으로는, 기재된 실시형태는, 질화갈륨 이외의 반도체 재료로 이루어진 반도체 다이오드, 예를 들어 다른 III-V 반도체 재료로 이루어진 다이오드 또는 실리콘으로 이루어진 다이오드를 구비하는 반도체 다이오드를 기초로하는 임의의 표시 장치 또는 감광성 센서의 제조에 적절할 수도 있다.

Claims (12)

  1. a) 복수의 금속 접속 패드(113)를 구비하는 집적 제어 회로(110)의 표면 상으로, 반대의 도전형으로 도핑된 적어도 제1 반도체층(153) 및 제2 반도체층(157)을 구비하는 액티브 다이오드 스택(150)을 이송하여, 상기 액티브 다이오드 스택의 상기 제2 반도체층(157)을 상기 집적 제어 회로(110)의 상기 금속 접속 패드(113)에 전기적으로 접속하는 단계와;
    b) 상기 액티브 다이오드 스택(150)의, 상기 집적 제어 회로(110)의 맞은편 표면 상에 하드마스크(171)를 증착하는 단계;
    c) 상기 하드마스크(171)에 미리 형성된 개구를 통해 에칭함으로써, 상기 집적 제어 회로(110)의 분리된 금속 접속 패드(113)에 접속된 복수의 다이오드(176)의 범위를 한정하는 트렌치(173)를 상기 액티브 다이오드 스택(150)에 형성하는 단계와;
    d) 상기 트렌치(173)의 측벽에 절연층(178, 178')을 증착하는 단계와;
    e) 상기 하드마스크(171)의 두께의 적어도 일부를 유지하면서, 상기 트렌치(173)에 의하여 범위가 한정된 상기 제1 반도체층(153) 부분의 측면을 노출시키도록 상기 절연층(178, 178')을 부분적으로 제거하는 단계와,
    f) 상기 하드마스크(171)의 상부 표면 상 및 상기 트렌치(173) 내에, 상기 트렌치(173)를 완전히 채우기에 충분한 두께를 갖는 금속층을 증착하는 단계; 및
    g) 상기 하드마스크(171)의 상부 표면 상의 상기 금속층과 상기 하드마스크(171)의 두께의 일부를 화학적-기계적 연마에 의해 제거하여, 상기 금속층에서, 상기 트렌치(173)의 상기 측벽과 바닥을 덮고 있으며 상기 트렌치에 의하여 범위가 한정된 상기 제1 반도체층(153) 부분의 상기 측면과 접촉하는 메탈리제이션(metallization; 180)만을 유지하는 단계
    를 구비하는 광전자 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 단계 a) 이전에,
    상기 집적 제어 회로(110)의, 상기 금속 접속 패드(113)측 표면의 전체에 하나 이상의 제1 금속층(116)을 증착하는 단계와,
    상기 제2 반도체층(157)의, 제1 반도체층(153) 맞은편 표면의 전체에 하나 이상의 제2 금속층(159)을 증착하는 단계
    중 적어도 하나를 더 구비하는 광전자 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 트렌치(173)를 형성하는 단계는
    상기 액티브 다이오드 스택(150)을, 전체 높이에 걸쳐 가로지르며, 상기 제1 금속층(116) 또는 상기 제2 금속층(159)의 상면으로 드러난 부분 트렌치를 에칭하는 제1 단계와;
    상기 부분 트렌치가 제1 금속층(116) 및 제2 금속층(159)을 통해 계속되는 제2 에칭 단계
    를 구비하는 광전자 장치의 제조 방법.
  4. 제3항에 있어서,
    상기 절연층(178, 178')은, 상기 제1 및 상기 제2 에칭 단계 사이에, 상기 부분 트렌치의 측면 상에 증착된 제1 부분(178)과, 상기 제2 에칭 단계 후에 상기 트렌치(173)의 측면 상에 증착된 제2 부분(178')을 구비하는 광전자 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 단계 e)에서, 상기 절연층(178, 178')의 부분적인 제거는 이방성 에칭에 의하여 실행되는 광전자 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 단계 a)의 실행 중에, 상기 액티브 다이오드 스택(150)은, 상기 제1 반도체층(153)측의, 상기 제2 반도체층(157) 맞은편에 위치된 지지 기판(151)에 의하여 지지되며, 상기 단계 a) 및 상기 단계 b) 사이에, 상기 지지 기판(151)을 제거하는 단계를 더 구비하는 광전자 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 다이오드(176)는 발광 다이오드인 광전자 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 다이오드는 포토다이오드인 광전자 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 제1 반도체층(153) 및 상기 제2 반도체층(157)은 질화갈륨층이며, 상기 다이오드(176)는 질화갈륨 다이오드인 광전자 장치의 제조 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 집적 제어 회로(110)는 반도체 기판(111)의 내측 및 상면에 형성되는 광전자 장치의 제조 방법.
  11. 삭제
  12. 삭제
KR1020207013027A 2017-11-10 2018-11-06 복수의 다이오드를 구비하는 광전자 장치의 제조 방법 KR102665055B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1760578A FR3073669B1 (fr) 2017-11-10 2017-11-10 Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes
FR1760578 2017-11-10
PCT/FR2018/052742 WO2019092357A1 (fr) 2017-11-10 2018-11-06 Procédé de fabrication d'un dispositif optoélectronique comprenant une pluralité de diodes

Publications (2)

Publication Number Publication Date
KR20200078525A KR20200078525A (ko) 2020-07-01
KR102665055B1 true KR102665055B1 (ko) 2024-05-13

Family

ID=61224024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207013027A KR102665055B1 (ko) 2017-11-10 2018-11-06 복수의 다이오드를 구비하는 광전자 장치의 제조 방법

Country Status (8)

Country Link
US (1) US11410978B2 (ko)
EP (1) EP3707751B1 (ko)
JP (1) JP7257395B2 (ko)
KR (1) KR102665055B1 (ko)
CN (1) CN111328430B (ko)
FR (1) FR3073669B1 (ko)
TW (1) TW201931587A (ko)
WO (1) WO2019092357A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3086100B1 (fr) * 2018-09-13 2022-08-12 Commissariat Energie Atomique Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes
FR3091030B1 (fr) 2018-12-19 2021-01-08 Commissariat Energie Atomique Procédé de fabrication d'un dispositif optoélectronique comportant une pluralité de diodes
FR3096508A1 (fr) * 2019-05-21 2020-11-27 Aledia Dispositif optoélectronique à diodes électroluminescentes
JP7052188B2 (ja) * 2019-06-13 2022-04-12 日亜化学工業株式会社 発光素子の製造方法
FR3099966B1 (fr) 2019-08-16 2021-09-24 Commissariat Energie Atomique Procédé de fabrication de dispositifs optoélectroniques
CN110491978B (zh) * 2019-09-19 2024-04-26 北京大学东莞光电研究院 用于巨量转移的led芯片结构及其制备方法
FR3103634B1 (fr) * 2019-11-21 2021-12-03 Commissariat Energie Atomique Procede de formation d’une electrode commune d’une pluralite de dispositifs optoelectroniques
CN111063270B (zh) * 2019-12-30 2022-06-21 錼创显示科技股份有限公司 微型发光元件显示装置
US11569415B2 (en) 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
US11735695B2 (en) 2020-03-11 2023-08-22 Lumileds Llc Light emitting diode devices with current spreading layer
US11942507B2 (en) 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
US11848402B2 (en) 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer
FR3109018A1 (fr) 2020-04-06 2021-10-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif a matrice de diodes photo-emettrices et/ou photo-receptrices
JP7091598B2 (ja) * 2020-05-20 2022-06-28 日亜化学工業株式会社 発光装置の製造方法
FR3111013B1 (fr) 2020-05-29 2022-06-03 Commissariat Energie Atomique Procédé de fabrication d'un dispositif optoélectronique comportant une pluralité de diodes
CN112582442B (zh) * 2020-11-30 2022-09-20 佛山市国星光电股份有限公司 一种模块及模块加工方法
US11705534B2 (en) * 2020-12-01 2023-07-18 Lumileds Llc Methods of making flip chip micro light emitting diodes
US11955583B2 (en) 2020-12-01 2024-04-09 Lumileds Llc Flip chip micro light emitting diodes
CN112786762B (zh) * 2021-01-04 2022-05-17 华灿光电（浙江）有限公司 发光二极管外延片及其制备方法
FR3119931B1 (fr) 2021-02-17 2024-04-05 Commissariat Energie Atomique Dispositif optoélectronique et procédé de fabrication d'un tel dispositif
US11935987B2 (en) 2021-11-03 2024-03-19 Lumileds Llc Light emitting diode arrays with a light-emitting pixel area
DE102021130159A1 (de) * 2021-11-18 2023-05-25 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150108514A1 (en) * 2012-11-15 2015-04-23 Xiamen Sanan Optoelectronics Technology Co., Ltd. Flip-chip light emitting diode and fabrication method

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003058726A1 (fr) * 2001-12-28 2003-07-17 Sanken Electric Co., Ltd. Dispositif electroluminescent a semi-conducteur, ecran electroluminescent, procede de fabrication du dispositif electroluminescent a semi-conducteur et procede de fabrication de l'ecran electroluminescent
KR20090072980A (ko) 2007-12-28 2009-07-02 서울옵토디바이스주식회사 발광 다이오드 및 그 제조방법
KR101004858B1 (ko) 2008-11-06 2010-12-28 삼성엘이디 주식회사 화합물 반도체 발광 소자 및 그 제조방법
US8188496B2 (en) * 2008-11-06 2012-05-29 Samsung Led Co., Ltd. Semiconductor light emitting device including substrate having protection layers and method for manufacturing the same
TWI480962B (zh) * 2009-04-09 2015-04-11 Lextar Electronics Corp 發光二極體封裝以及發光二極體晶圓級封裝製程
JP5968708B2 (ja) * 2012-01-23 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置
CN102820316B (zh) * 2012-08-30 2016-04-27 北京工业大学 一种led显示微阵列及其制备方法
DE102012112530A1 (de) * 2012-12-18 2014-06-18 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102014102029A1 (de) 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
FR3028672B1 (fr) 2014-11-18 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a diodes electroluminescentes
FR3033939B1 (fr) 2015-03-20 2018-04-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a diode electroluminescente
US10177127B2 (en) * 2015-09-04 2019-01-08 Hong Kong Beida Jade Bird Display Limited Semiconductor apparatus and method of manufacturing the same
FR3042913B1 (fr) * 2015-10-22 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diode micro-electronique a surface active optimisee
DE102015119353B4 (de) 2015-11-10 2024-01-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
FR3066320B1 (fr) * 2017-05-11 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
FR3086100B1 (fr) * 2018-09-13 2022-08-12 Commissariat Energie Atomique Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes
US11569415B2 (en) * 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150108514A1 (en) * 2012-11-15 2015-04-23 Xiamen Sanan Optoelectronics Technology Co., Ltd. Flip-chip light emitting diode and fabrication method

Also Published As

Publication number Publication date
US20200335484A1 (en) 2020-10-22
CN111328430A (zh) 2020-06-23
EP3707751B1 (fr) 2021-10-20
JP2021502699A (ja) 2021-01-28
FR3073669B1 (fr) 2021-11-05
EP3707751A1 (fr) 2020-09-16
TW201931587A (zh) 2019-08-01
WO2019092357A1 (fr) 2019-05-16
JP7257395B2 (ja) 2023-04-13
CN111328430B (zh) 2024-03-29
US11410978B2 (en) 2022-08-09
FR3073669A1 (fr) 2019-05-17
KR20200078525A (ko) 2020-07-01

Similar Documents

Publication Publication Date Title
KR102665055B1 (ko) 복수의 다이오드를 구비하는 광전자 장치의 제조 방법
US10734439B2 (en) Method for producing an optoelectronic device comprising a plurality of gallium nitride diodes
US11444118B2 (en) Method of manufacturing an optoelectronic device comprising a plurality of diodes
US7544971B2 (en) Lateral current blocking light-emitting diode and method for manufacturing the same
JP2018533220A (ja) オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法
JP5771198B2 (ja) 半導体発光デバイス上に誘電体層を形成する方法
KR102453674B1 (ko) 표시 장치 및 이러한 장치를 제조하기 위한 방법
EP2427923B1 (en) Extension of contact pads to the die edge with electrical isolation
CN114566515A (zh) 微型发光二极管显示芯片及其制备方法
JP4901241B2 (ja) 半導体発光素子及びその製造方法
US11658260B2 (en) Method of manufacturing an optoelectronic device comprising a plurality of diodes
CN102084506A (zh) 用于半导体发光器件的反射性接触
KR102234117B1 (ko) 발광소자 및 조명시스템
US20210336110A1 (en) Optoelectronic semiconductor device having a support element and an electric contact element, an optoelectronic component and a method of producing the optoelectronic semiconductor device
JP2007180223A (ja) 半導体装置の構造、および半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant