JP7091598B2 - 発光装置の製造方法 - Google Patents

発光装置の製造方法 Download PDF

Info

Publication number
JP7091598B2
JP7091598B2 JP2020088131A JP2020088131A JP7091598B2 JP 7091598 B2 JP7091598 B2 JP 7091598B2 JP 2020088131 A JP2020088131 A JP 2020088131A JP 2020088131 A JP2020088131 A JP 2020088131A JP 7091598 B2 JP7091598 B2 JP 7091598B2
Authority
JP
Japan
Prior art keywords
light emitting
electrode
semiconductor layer
layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020088131A
Other languages
English (en)
Other versions
JP2021182603A (ja
Inventor
浩史 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2020088131A priority Critical patent/JP7091598B2/ja
Priority to US17/321,973 priority patent/US11527674B2/en
Publication of JP2021182603A publication Critical patent/JP2021182603A/ja
Application granted granted Critical
Publication of JP7091598B2 publication Critical patent/JP7091598B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、発光装置の製造方法に関する。
例えば、特許文献１には、複数の発光半導体ダイを基板の電気配線に接合する工程を含む、光源の製造方法が開示されている。
特表２０１２－５１６０２６号公報
発光装置を製造するために複数の発光素子を１つずつ回路基板に実装すると、発光素子の位置ずれが発生しやすい。
本発明は、発光部の位置精度を高くできる発光装置の製造方法を提供することを目的とする。
本発明の一態様によれば、発光装置の製造方法は、シリコン基板と、前記シリコン基板に設けられ、発光層を含む半導体層とを有する第１ウェーハを準備する工程と、基板と、前記基板に設けられた第１電極とを有する第２ウェーハを準備する工程と、前記半導体層と前記第１電極とが電気的に接続するように、前記第１ウェーハの前記半導体層が設けられた側の面と、前記第２ウェーハの前記第１電極が設けられた側の面とを接合する工程と、前記シリコン基板をエッチングし、前記シリコン基板の第１部分を平面視において前記第１電極と重なる領域に残す工程と、前記第１部分をマスクにして前記半導体層をエッチングし、前記第１部分と前記第１電極との間に前記半導体層の一部を発光部として残す工程と、前記第１部分の側面、および前記発光部の側面を樹脂層で覆う工程と、前記第１部分を除去し、前記発光部を露出させる工程と、前記発光部を露出させる工程の後、前記発光部に透光性導電膜を形成する工程と、を備える。
本発明の発光装置の製造方法によれば、発光部の位置精度を高くできる。
本発明の一実施形態の発光装置の製造方法の一工程を示す模式断面図。 本発明の一実施形態の発光装置の製造方法の一工程を示す模式断面図。 本発明の一実施形態の発光装置の製造方法の一工程を示す模式断面図。 本発明の一実施形態の発光装置の製造方法の一工程を示す模式断面図。 本発明の一実施形態の発光装置の製造方法の一工程を示す模式断面図。 本発明の一実施形態の発光装置における主な要素の配置関係を示す模式平面図である。 本発明の一実施形態の発光装置の製造方法の一工程を示す模式断面図。 本発明の一実施形態の発光装置における主な要素の配置関係を示す模式平面図である。 本発明の一実施形態の発光装置の製造方法の一工程を示す模式断面図。 本発明の一実施形態の発光装置の製造方法の一工程を示す模式断面図。 本発明の一実施形態の発光装置における主な要素の配置関係を示す模式平面図である。 本発明の一実施形態の発光装置の製造方法の一工程を示す模式断面図。 本発明の一実施形態の発光装置の製造方法の一工程を示す模式断面図。 本発明の一実施形態の発光装置の製造方法の一工程を示す模式断面図。 本発明の一実施形態の発光装置における主な要素の配置関係を示す模式平面図である。 本発明の一実施形態の発光装置の製造方法の一工程を示す模式断面図。 本発明の一実施形態の発光装置の製造方法の一工程を示す模式断面図。 本発明の一の実施形態の発光装置の他の製造方法の一工程を示す模式断面図。 本発明の一の実施形態の発光装置の他の製造方法の一工程を示す模式断面図。 本発明の一の実施形態の発光装置の他の製造方法の一工程を示す模式断面図。 本発明の一の実施形態の発光装置の他の製造方法の一工程を示す模式断面図。 本発明の一実施形態の発光装置の他の製造方法の一工程を示す模式断面図。 本発明の一実施形態の発光装置の他の製造方法の一工程を示す模式断面図。 本発明の一実施形態の発光装置における主な要素の配置関係を示す模式平面図である。 本発明の一実施形態の発光装置における複数の発光素子の配置関係を示す模式平面図である。
以下、図面を参照し、本発明の一実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
以下、図１～図１７を参照して、本発明の一実施形態の発光装置の製造方法について説明する。
本発明の一実施形態の発光装置の製造方法は、図１に示す第１ウェーハＷ１を準備する工程と、図２に示す第２ウェーハＷ２を準備する工程とを有する。
図１に示すように、第１ウェーハＷ１は、シリコン基板１０と、半導体層２１と、コンタクト層３１と、第１接合層４１とを有する。
半導体層２１は、例えば窒化物半導体を含む。本明細書において「窒化物半導体」とは、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）なる化学式において組成比ｘ及びｙをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むものも「窒化物半導体」に含まれるものとする。
半導体層２１は、第１半導体層２１ｎと、第２半導体層２１ｐと、第１半導体層２１ｎと第２半導体層２１ｐとの間に設けられた発光層２１ａとを有する。第１半導体層２１ｎは、例えば、ｎ型である。第２半導体層２１ｐは、例えば、ｐ型である。シリコン基板１０上に、第１半導体層２１ｎ、発光層２１ａ、および第２半導体層２１ｐが、例えばＭＯＣＶＤ（metal organic chemical vapor deposition）法により順に成長される。
半導体層２１上に、コンタクト層３１が形成される。コンタクト層３１は、例えばＩＴＯ（Indium Tin Oxide）層である。コンタクト層３１上に、第１接合層４１が形成される。第１接合層４１は、例えば金属層である。第１ウェーハＷ１における半導体層２１が設けられた側の全面に第１接合層４１が形成される。
コンタクト層３１および第１接合層４１は、導電性を有する。第１接合層４１の材料によっては、コンタクト層３１を形成せずに、第１接合層４１を半導体層２１に接して形成してもよい。
図２に示すように、第２ウェーハＷ２は、基板１１と、第１電極５１と、第２電極５２とを有する。基板１１は、例えば、シリコン基板にトランジスタが形成された構成を有する回路基板である。なお、第２ウェーハＷ２は、第２電極５２を有していなくてもよい。
第１電極５１と第２電極５２は、互いに離間して基板１１上に設けられている。第１電極５１および第２電極５２のそれぞれは、例えば図２における紙面を貫く方向に延びている。基板１１上における第１電極５１と第２電極５２との間に、絶縁膜６１が設けられている。第１電極５１および第２電極５２は、例えば金属電極である。
絶縁膜６１上に、第１電極５１および第２電極５２を覆うように、第２接合層４２が形成されている。第２接合層４２は、例えば金属層である。第２ウェーハＷ２における第１電極５１および第２電極５２が設けられた側に第２接合層４２が形成される。
第１ウェーハＷ１および第２ウェーハＷ２を準備した後、図３に示すように、第１ウェーハＷ１における半導体層２１が設けられた側の面と、第２ウェーハＷ２における第１電極５１および第２電極５２が設けられた側の面とを接合する。第１ウェーハＷ１における半導体層２１が設けられた側の面と、第２ウェーハＷ２における第１電極５１および第２電極５２が設けられた側の面の接合方法としては、例えば、表面活性化接合や原子拡散接合等の直接接合が挙げられる。
第１ウェーハＷ１における半導体層２１が設けられた側の面には第１接合層４１が形成され、第２ウェーハＷ２における第１電極５１および第２電極５２が設けられた側の面には第２接合層４２が形成されている。したがって、第１接合層４１と第２接合層４２とが互いに接合されることで、第１ウェーハＷ１と第２ウェーハＷ２とが接合される。なお、第１ウェーハＷ１と第２ウェーハＷ２とを接合することができれば、第１接合層４１および第２接合層４２はそのどちらか一方が形成されていなくてもよい。
半導体層２１と第１電極５１との間、および半導体層２１と第２電極５２との間に、第１接合層４１と第２接合層４２とが接合され一体となった導電性の接合層４０が介在する。半導体層２１は、コンタクト層３１および接合層４０を介して、第１電極５１と第２電極５２に電気的に接続する。
第１ウェーハＷ１と第２ウェーハＷ２とを接合した後、第１ウェーハＷ１のシリコン基板１０を薄くする。シリコン基板１０の厚さが例えば２０μｍ程度になるよう、シリコン基板１０は薄くされる。シリコン基板１０は、例えば、研削することで薄くすることができる。シリコン基板１０の厚さを薄くすることで、後述するシリコン基板１０のエッチングにおいて、シリコン基板１０のエッチング時間を減らすことができる。
シリコン基板１０を薄くした後、図４に示すように、シリコン基板１０における半導体層２１が設けられた側の面の反対側の面１０ｃに、レジスト６２を選択的に形成する。レジスト６２は、第１ウェーハＷ１の平面視において第１電極５１と重なる領域に位置する。
このレジスト６２をマスクに用いて、シリコン基板１０をエッチングする。例えば、フッ素系のガスを用いたＲＩＥ（Reactive Ion Etching）法により、シリコン基板１０をエッチングする。前述したように、シリコン基板１０をエッチングする前にシリコン基板１０の厚さを薄くすることで、シリコン基板１０のエッチング時間を減らすことができる。また、シリコン基板１０の厚さを薄くすることで、レジスト６２のパターニング精度を向上することができ、その結果、シリコン基板１０のパターニング精度を向上できる。
シリコン基板１０をエッチングする工程により、図５に示すように、シリコン基板１０においてレジスト６２の下の第１部分１０ａが半導体層２１上に柱状に残される。
図６は、図５に示すレジスト６２、第１部分１０ａ、第１電極５１、および第２電極５２の配置関係を示す模式平面図である。図６において、第１部分１０ａ、第１電極５１、および第２電極５２の配置関係が理解しやすいように、他の部材は省略されている。図６の平面視において、第１部分１０ａは、レジスト６２の下において第１電極５１と重なる領域に位置する。
図６には、レジスト６２および第１部分１０ａの平面形状が円形である例を示すが、レジスト６２および第１部分１０ａの平面形状は楕円形や多角形であってもよい。
シリコン基板１０の第１部分１０ａを残すようにシリコン基板を除去した後、シリコン基板１０の第１部分１０ａをマスクにして半導体層２１をエッチングする。例えば、塩素系のガスを用いたＲＩＥ法により、半導体層２１をエッチングする。
半導体層２１をエッチングする工程により、図７に示すように、第１部分１０ａと第１電極５１との間に半導体層２１の一部が発光部２２として残される。発光部２２は、ｎ型の第１半導体層２１ｎと、ｐ型の第２半導体層２１ｐと、第１半導体層２１ｎと第２半導体層２１ｐとの間に設けられた発光層２１ａとを有する。
図８は、図７に示す第１部分１０ａ、発光部２２、第１電極５１、および第２電極５２の配置関係を示す模式平面図である。図８において、第１部分１０ａ、発光部２２、第１電極５１、および第２電極５２の配置関係が理解しやすいように他の部材は省略されている。図８の平面視において、発光部２２は、第１部分１０ａの下において第１電極５１と重なる領域に位置する。
図８には、発光部２２の平面形状が円形である例を示すが、発光部２２の平面形状は楕円形や多角形であってもよい。発光部２２の平面視でのサイズ（例えば直径）は、例えば、５μｍ以上１０００μｍ以下である。
半導体層２１の一部を発光部２２として残す工程の後、第１部分１０ａをマスクにしてコンタクト層３１および接合層４０をエッチングする。半導体層２１のエッチングに続けて、例えば同じ塩素系のガスを用いたＲＩＥ法により、コンタクト層３１および接合層４０をエッチングする。
コンタクト層３１および接合層４０をエッチングする工程により、図７に示すように、発光部２２と第１電極５１との間に、コンタクト層３１の一部がコンタクト部３１ａとして残り、接合層４０の一部が接合部４５として残る。発光部２２は、コンタクト部３１ａおよび接合部４５を介して、第１電極５１と電気的に接続される。
この後、図９に示すように、第２ウェーハＷ２上に樹脂層７０を形成する。樹脂層７０は、第１電極５１および第２電極５２を覆う。また、樹脂層７０は、シリコン基板１０の第１部分１０ａの側面、発光部２２の側面、コンタクト部３１ａの側面、および接合部４５の側面を覆う。樹脂層７０としては、例えば、エポキシ樹脂やシリコーン樹脂等が挙げられる。樹脂層７０は、例えば、白色顔料が含有されていてもよい。樹脂層７０に白色顔料が含有されていることにより、発光部２２から出射される光を効率よく外部に取り出すことができる。樹脂層７０に白色顔料が含有されていることによる樹脂層７０の発光部２２が発する光のピーク波長に対する反射率は７０％以上であることが好ましく、８０％以上であることがより好ましく、９０％以上であることがよりいっそう好ましい。
樹脂層７０は、第１部分１０ａの上面を覆うように形成された後、研削される。この研削により、図９に示すように第１部分１０ａの上面が樹脂層７０から露出する。
第１部分１０ａの上面を露出させた後、第１部分１０ａを除去する。例えば、フッ素系のガスを用いたＲＩＥ法により、第１部分１０ａをエッチングして除去する。第１部分１０ａのエッチング速度が、樹脂層７０のエッチング速度よりも大きくなるようなエッチング方法にすることで、樹脂層７０の厚みが大きく変化せず第１部分１０ａを除去することができる。
第１部分１０ａを除去する工程により、図１０に示すように、樹脂層７０における発光部２２上に凹部７１が形成される。その凹部７１を通じて、発光部２２は樹脂層７０から露出する。発光部２２における第１半導体層２１ｎの上面が凹部７１の底面を形成する。
図１１は、図１０に示す発光部２２、第１電極５１、および第２電極５２の配置関係を示す模式平面図である。図１１において、発光部２２、第１電極５１、および第２電極５２の配置関係が理解しやすいように他の部材は省略されている。図１１の平面視において、発光部２２は第１電極５１と重なる領域に位置する。
図１２に示すように、凹部７１内、および樹脂層７０の上面にレジスト６３が形成される。凹部７１内でレジスト６３は発光部２２の上面を覆う。樹脂層７０の上面に形成されたレジスト６３において平面視で第２電極５２と重なる領域に開口６３ａが形成される。
このレジスト６３をマスクにして樹脂層７０をエッチングする。これにより、樹脂層７０において開口６３ａの下の部分が除去される。図１３に示すように、樹脂層７０に第２電極５２に達する貫通孔７２が形成される。樹脂層７０のエッチングは、例えば、フッ素系ガスを用いたＲＩＥ法や、アルカリ系の溶液を用いたウェットエッチングにより行われる。樹脂層７０のエッチング速度が、レジスト６３のエッチング速度よりも大きくなるようなエッチング方法にすることで、貫通孔７２を形成することができる。また、レジスト６３と樹脂層７０のエッチング速度が同等程度の場合、レジスト６３の厚みを、貫通孔７２が形成されるまでレジスト６３が残存する厚みとすることで、樹脂層７０の厚みを維持することができる。
この後、レジスト６３は除去される。レジスト６３が除去されることで、図１４に示すように、発光部２２の上面が凹部７１を通じて樹脂層７０から露出され、第２電極５２の表面が貫通孔７２を通じて樹脂層７０から露出される。
図１５は、図１４に示す樹脂層７０、凹部７１、発光部２２、第１電極５１、貫通孔７２、および第２電極５２の配置関係を示す模式平面図である。図１５の平面視において、凹部７１および発光部２２は第１電極５１と重なる領域に位置し、貫通孔７２は第２電極５２と重なる領域に位置する。
凹部７１および貫通孔７２内には、図１６に示すように、透光性導電膜８０が形成される。透光性導電膜８０は、発光部２２が発する光に対する透過性を有し、例えばＩＴＯ膜である。透光性導電膜８０は、例えば、スパッタ法により形成される。
透光性導電膜８０は凹部７１の底面において発光部２２の第１半導体層２１ｎに接する。また、透光性導電膜８０は貫通孔７２の底面において第２電極５２に接する。凹部７１の底面に設けられた透光性導電膜８０は、凹部７１の側面、樹脂層７０の表面、および貫通孔７２の側面に設けられた透光性導電膜８０を介して、貫通孔７２の底面に設けられた透光性導電膜８０とつながっている。したがって、発光部２２の第１半導体層２１ｎは、透光性導電膜８０を介して、第２電極５２と電気的に接続される。なお、第２ウェーハＷ２が第２電極５２を有していない場合、レジスト６３の形成、および、レジスト６３をマスクにして樹脂層７０を除去することによる貫通孔７２の形成は行われない。第２ウェーハＷ２が第２電極５２有していない場合、例えば、透光性導電膜８０の表面に外部接続用電極が形成される。
この後、必要に応じて、図１７に示すように、発光部２２上に波長変換部材９０を形成する。波長変換部材９０は、発光部２２の発光層２１ａが発する光により励起され、発光層２１ａが発する光の波長とは異なる波長の光を発する蛍光体を含む。
波長変換部材９０は、発光部２２上に設けられた透光性導電膜８０の内側の凹部７１に埋め込まれる。波長変換部材９０は、例えば、ポッティング、電着、塗布などの方法で、凹部７１を埋めるように透光性導電膜８０上に形成される。透光性導電膜８０上に波長変換部材９０を形成した後、波長変換部材９０を研削することで、凹部７１内のみに波長変換部材９０が形成されるようにしてもよい。波長変換部材９０の厚さ（凹部７１の深さ方向に沿った厚さ）は、例えば、１０μｍ以上１０００μｍ以下である。
第１電極５１と第２電極５２との間に電位差を与えることで、発光部２２に電流が供給され、発光層２１ａが発光する。発光部２２の側面は光反射性の樹脂層７０で覆われているため、発光層２１ａが発した光は主に真上方向に出射される。発光部２２は、例えば、ディスプレイの画素を構成することができる。
前述した図面においては１つの発光部２２が形成される部分の断面を示したが、前述した工程により複数の発光部２２が基板１１上に同時に形成されてもよい。
すなわち、図４に示す工程において複数のレジスト６２を形成しシリコン基板１０をエッチングし、図５に示す工程において複数の第１部分１０ａを平面視において第１電極５１と重なる領域に残す。
さらに、複数の第１部分１０ａをマスクにして半導体層２１をエッチングし、図７に示す工程において複数の第１部分１０ａと第１電極５１との間に半導体層２１の一部を複数の発光部２２として残す。
図２４は、複数の発光部２２、複数の第１電極５１、および複数の透光性導電膜８０の配置関係を示す模式平面図である。図２４において、複数の発光部２２、複数の第１電極５１、および複数の透光性導電膜８０の配置関係が理解しやすいように他の部材は省略されている。
複数の発光部２２が、基板１１の表面に対して平行な面内で直交する２方向（Ｘ方向及びＹ方向）に沿って配置される。１つの第１電極５１は、Ｙ方向に延伸しており、Ｙ方向に配列された複数の発光部２２に電気的に接続される。１つの透光性導電膜８０は、Ｘ方向に延伸しており、Ｘ方向に配列された複数の発光部２２に電気的に接続される。任意の第１電極５１と、任意の透光性導電膜８０とを選択し、それら第１電極５１と透光性導電膜８０との間に電位差を与えることで、選択した第１電極５１および透光性導電膜８０のペアに接続された発光部２２を発光させることができる。
図２５は、本発明の一実施形態の発光装置における複数の発光素子の配置関係の別の例を示す模式平面図である。
複数の発光素子は、第１発光素子１００Ｒ、第２発光素子１００Ｇ、および第３発光素子１００Ｂを有する。第１発光素子１００Ｒ、第２発光素子１００Ｇ、および第３発光素子１００Ｂは、互いに発する光の色（波長）が異なる。第１発光素子１００Ｒは赤色光を発光し、第２発光素子１００Ｇは緑色光を発光し、第３発光素子１００Ｂは青色光を発光する。
第１発光素子１００Ｒは、青色光を発する発光部２２と、赤色蛍光体を含む波長変換部材９０との組み合わせで構成することができる。第２発光素子１００Ｇは、青色光を発する発光部２２と、緑色蛍光体を含む波長変換部材９０との組み合わせで構成することができる。第３発光素子１００Ｂは、青色光を発する発光部２２により構成することができる。すなわち、第１発光素子１００Ｒ、第２発光素子１００Ｇ、および第３発光素子１００Ｂの発光部として、青色光を発する同じ発光部２２を共通に用いることができる。図２５においては、第１発光素子１００Ｒ、第２発光素子１００Ｇ、および、第３発光素子１００Ｂの上面視形状は矩形となっていることから、発光部２２の上面視形状は矩形である。
または、第１発光素子１００Ｒは紫外光を発する発光部２２と、赤色蛍光体を含む波長変換部材９０との組み合わせで構成することができ、第２発光素子１００Ｇは紫外光を発する発光部２２と、緑色蛍光体を含む波長変換部材９０との組み合わせで構成することができ、第３発光素子１００Ｂは紫外光を発する発光部２２と、青色蛍光体を含む波長変換部材９０との組み合わせで構成することができる。この場合も、第１発光素子１００Ｒ、第２発光素子１００Ｇ、および第３発光素子１００Ｂの発光部として、紫外光を発する同じ発光部２２を共通に用いることができる。
例えば、少なくとも１つの第１発光素子１００Ｒと、少なくとも１つの第２発光素子１００Ｇと、少なくとも１つの第３発光素子１００Ｂにより、ディスプレイにおける１つの画素１００が構成される。複数の画素１００が、基板１１の表面に対して平行な面内で直交する２方向（Ｘ方向及びＹ方向）に沿って配置される。本実施形態では、１つの画素１００内において、Ｘ方向に沿う直線（第１直線）上に２個の発光素子が配置され、残りの１個の発光素子は第１直線からＹ方向にずらしたＸ方向に沿う別の直線（第２直線）上に配置される。また、その１つの画素１００のＸ方向に隣の画素１００においては、１個の発光素子が第１直線上に配置され、残りの２個の発光素子は第２直線上に配置される。このようにそれぞれの発光素子を配置することで、Ｘ方向に沿う同じ直線上に発光素子が配置される場合と比較して、発光素子同士の間隔を大きくすることができる。その結果、発光部２２を形成する際のマスクのパターンなどの設計に余裕を持たせることができる。
次に、図１８～図２３を参照して、本発明の一実施形態の発光装置の他の製造方法について説明する。
前述したレジスト６２をマスクに用いてシリコン基板１０をエッチングする工程において、図１８に示すように、半導体層２１上にシリコン基板１０の第２部分１０ｂを残す。すなわち、レジスト６２を、第１ウェーハＷ１の平面視において第１電極５１と重なる領域および第２電極５２と重なる領域に位置するように形成した後、シリコン基板１０をエッチングすることで、平面視において第１電極５１と重なる領域にシリコン基板１０の第１部分１０ａを残すとともに、平面視において第２電極５２と重なる領域にシリコン基板１０の第２部分１０ｂを残す。
そして、シリコン基板１０の第１部分１０ａおよび第２部分１０ｂをマスクにして、半導体層２１をエッチングする。さらに、第１部分１０ａおよび第２部分１０ｂをマスクにして、コンタクト層３１をエッチングする。さらに、第１部分１０ａおよび第２部分１０ｂをマスクにして、接合層４０をエッチングする。
これにより、図１９に示すように、第１部分１０ａと第１電極５１との間に、半導体層２１の一部が発光部２２として残り、コンタクト層３１の一部がコンタクト部３１ａとして残り、接合層４０の一部が接合部４５として残る。さらに、第２部分１０ｂと第２電極５２との間に、半導体層２１の他の一部２３が残り、コンタクト層３１の他の一部３１ｂが残り、接合層４０の他の一部４６が残る。
この後、図２０に示すように、第２ウェーハＷ２上に樹脂層７０を形成する。樹脂層７０は、シリコン基板１０の第１部分１０ａの側面、発光部２２の側面、コンタクト部３１ａの側面、および接合部４５の側面を覆う。また、樹脂層７０は、シリコン基板１０の第２部分１０ｂの側面、半導体層２１の他の一部２３の側面、コンタクト層３１の他の一部３１ｂの側面、および接合層４０の他の一部４６の側面を覆う。
この後、第１部分１０ａおよび第２部分１０ｂは除去され、図２１に示すように、樹脂層７０における発光部２２上に凹部７１が形成され、半導体層２１の他の一部２３上に凹部７２ａが形成される。第１部分１０ａおよび第２部分１０ｂの除去は、例えば、フッ素系のガスを用いたＲＩＥ法により行われる。第１部分１０ａおよび第２部分１０ｂのエッチング速度が、樹脂層７０のエッチング速度よりも大きくなるようなエッチング方法にすることで、樹脂層７０の厚みが大きく変化せず第１部分１０ａおよび第２部分１０ｂを除去することができる。発光部２２および半導体層２１の他の一部２３は、樹脂層７０から露出する。
図２２に示すように、凹部７１内および樹脂層７０の表面にレジスト６４が形成される。凹部７１内でレジスト６４は発光部２２の上面を覆う。凹部７２ａおよび半導体層２１の他の一部２３はレジスト６４で覆われず、露出している。そして、レジスト６４をマスクにして半導体層２１の他の一部２３、コンタクト層３１の他の一部３１ｂ、および接合層４０の他の一部４６をエッチングする。半導体層２１の他の一部２３、コンタクト層３１の他の一部３１ｂ、および接合層４０の他の一部４６のエッチングは、例えば、塩素系のガスを用いたＲＩＥ法により行われる。
これにより、図２３に示すように、樹脂層７０に第２電極５２に達する貫通孔７２が形成される。以降、前述した図１４以降の工程が続けられる。本発明の一実施形態の発光装置の他の製造方法によれば、貫通孔７２を形成するために比較的厚みが厚くなりやすい樹脂層７０をエッチングする必要がない。従って、容易に貫通孔７２を形成することが可能となる。
以上説明した本実施形態によれば、基板１１に、半導体層２１を含む第１ウェーハＷ１を接合した後に、基板１１上で半導体層２１をパターニングすることで、ウェーハ状態から個片化された発光部を基板１１上に実装する場合に比べて基板１１上に高い位置精度で発光部２２を配置できる。このような実施形態は、ウェーハ状態から個片化されたそれぞれの発光部を基板１１上に実装する場合に比べてコストを低減することができる。また、半導体層２１のパターニングにあたって、シリコン基板１０の一部（第１部分１０ａ）をマスクにすることで、例えばサファイア基板の一部をマスクにする場合に比べて、第１部分１０ａの除去も容易となる。
以上、具体例を参照しつつ、本開示の実施形態について説明した。しかし、本開示は、これらの具体例に限定されるものではない。本開示の上述した実施形態を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本開示の要旨を包含する限り、本開示の範囲に属する。その他、本開示の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本開示の範囲に属するものと了解される。
１０…シリコン基板、１１…基板、２１…半導体層、２１ａ…発光層、２２…発光部、４０…接合層、４５…接合部、５１…第１電極、５２…第２電極、７０…樹脂層、８０…透光性導電膜、９０…波長変換部材、Ｗ１…第１ウェーハ、Ｗ２…第２ウェーハ

Claims (8)

  1. シリコン基板と、前記シリコン基板に設けられ、発光層を含む半導体層とを有する第１ウェーハを準備する工程と、
    基板と、前記基板に設けられた第１電極とを有する第２ウェーハを準備する工程と、
    前記半導体層と前記第１電極とが電気的に接続するように、前記第１ウェーハの前記半導体層が設けられた側の面と、前記第２ウェーハの前記第１電極が設けられた側の面とを接合する工程と、
    前記シリコン基板をエッチングし、前記シリコン基板の第１部分を平面視において前記第１電極と重なる領域に残す工程と、
    前記第１部分をマスクにして前記半導体層をエッチングし、前記第１部分と前記第１電極との間に前記半導体層の一部を発光部として残す工程と、
    前記第１部分の側面、および前記発光部の側面を樹脂層で覆う工程と、
    前記第１部分を除去し、前記発光部を露出させる工程と、
    前記発光部を露出させる工程の後、前記発光部に透光性導電膜を形成する工程と、
    を備えた発光装置の製造方法。
  2. 前記第１ウェーハの前記半導体層が設けられた側の面と、前記第２ウェーハの前記第１電極が設けられた側の面とを接合する前記工程において、前記半導体層と前記第１電極との間に導電性の接合層を介在させて、前記第１ウェーハと前記第２ウェーハとを接合する請求項１記載の発光装置の製造方法。
  3. 前記半導体層の前記一部を前記発光部として残す前記工程の後、前記第１部分をマスクにして前記接合層をエッチングし、前記発光部と前記第１電極との間に前記接合層の一部を接合部として残す工程を備えた請求項２記載の発光装置の製造方法。
  4. 前記発光部に設けられた前記透光性導電膜に波長変換部材を形成する工程をさらに備えた請求項１～３のいずれか１つに記載の発光装置の製造方法。
  5. 前記第２ウェーハは、前記基板に設けられた第２電極を有し、
    前記樹脂層には、前記第２電極に達する貫通孔が設けられ、
    前記透光性導電膜を形成する前記工程において、前記樹脂層の表面および前記貫通孔の側面に前記透光性導電膜を形成し、前記透光性導電膜を前記第２電極に接続させる請求項１～４のいずれか１つに記載の発光装置の製造方法。
  6. 前記第１部分を平面視において前記第１電極と重なる領域に残す前記工程は、平面視において前記第２電極と重なる領域に前記シリコン基板の第２部分を残すことを含み、
    前記半導体層の前記一部を前記発光部として残す前記工程は、前記第２部分をマスクにして前記半導体層をエッチングし、前記第２部分と前記第２電極との間に前記半導体層の他の一部を残すことを含み、
    前記第１部分の側面、および前記発光部の側面を前記樹脂層で覆う前記工程は、前記第２部分の側面、および前記半導体層の前記他の一部の側面を前記樹脂層で覆うことを含み、
    前記第１部分を除去し、前記発光部を露出させる前記工程は、前記第２部分を除去し、前記半導体層の前記他の一部を露出させることを含み、
    前記第１部分を除去し、前記発光部を露出させる前記工程の後、前記半導体層の前記他の一部を除去することで、前記貫通孔を形成する工程をさらに備えた請求項５記載の発光装置の製造方法。
  7. 前記第１部分を平面視において前記第１電極と重なる領域に残す前記工程において、前記シリコン基板をエッチングし、前記シリコン基板の複数の第１部分を平面視において前記第１電極と重なる領域に残し、
    前記半導体層の前記一部を前記発光部として残す前記工程において、複数の前記第１部分をマスクにして前記半導体層をエッチングし、複数の前記第１部分と前記第１電極との間に前記半導体層の一部を複数の発光部として残す請求項１～６のいずれか１つに記載の発光装置の製造方法。
  8. 前記シリコン基板をエッチングする前記工程の前に、前記シリコン基板を薄くする工程をさらに備えた請求項１～７のいずれか１つに記載の発光装置の製造方法。
JP2020088131A 2020-05-20 2020-05-20 発光装置の製造方法 Active JP7091598B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020088131A JP7091598B2 (ja) 2020-05-20 2020-05-20 発光装置の製造方法
US17/321,973 US11527674B2 (en) 2020-05-20 2021-05-17 Method of manufacturing light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020088131A JP7091598B2 (ja) 2020-05-20 2020-05-20 発光装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021182603A JP2021182603A (ja) 2021-11-25
JP7091598B2 true JP7091598B2 (ja) 2022-06-28

Family

ID=78606781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020088131A Active JP7091598B2 (ja) 2020-05-20 2020-05-20 発光装置の製造方法

Country Status (2)

Country Link
US (1) US11527674B2 (ja)
JP (1) JP7091598B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140034984A1 (en) 2011-03-02 2014-02-06 Azzurro Semiconductors Ag Semiconductor light emitter device
CN104022066A (zh) 2014-04-22 2014-09-03 上海华力微电子有限公司 一种形成浅沟槽隔离的方法
JP2018190896A (ja) 2017-05-10 2018-11-29 日亜化学工業株式会社 発光装置の製造方法
JP2019153783A (ja) 2018-03-02 2019-09-12 シャープ株式会社 画像表示素子
KR102030323B1 (ko) 2018-11-23 2019-10-10 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US20190393202A1 (en) 2018-06-26 2019-12-26 Boe Technology Group Co., Ltd. Display substrate and fabrication method thereof, display panel and display device
JP2020503691A (ja) 2016-12-29 2020-01-30 アルディア 発光ダイオードを備えた光電子デバイス
JP7052188B2 (ja) 2019-06-13 2022-04-12 日亜化学工業株式会社 発光素子の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3321613B2 (ja) * 1994-05-06 2002-09-03 日本電信電話株式会社 シリコン基板中への浅溝・深溝形成方法
JP3189245B2 (ja) * 1994-09-16 2001-07-16 日本電信電話株式会社 近接視野顕微鏡
US6239033B1 (en) 1998-05-28 2001-05-29 Sony Corporation Manufacturing method of semiconductor device
JP4264992B2 (ja) * 1997-05-28 2009-05-20 ソニー株式会社 半導体装置の製造方法
TWI234298B (en) 2003-11-18 2005-06-11 Itswell Co Ltd Semiconductor light emitting diode and method for manufacturing the same
JP4916120B2 (ja) 2005-03-24 2012-04-11 株式会社沖データ 半導体複合装置、半導体複合装置の製造方法、ｌｅｄヘッド、及び画像形成装置
US7973327B2 (en) 2008-09-02 2011-07-05 Bridgelux, Inc. Phosphor-converted LED
JP5171764B2 (ja) 2009-09-03 2013-03-27 株式会社沖データ 半導体複合装置の製造方法
WO2017194845A1 (fr) 2016-05-13 2017-11-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d'un dispositif optoélectronique comportant une pluralité de diodes au nitrure de gallium
CN110100318B (zh) 2016-12-22 2022-04-15 夏普株式会社 显示装置及制造方法
FR3073669B1 (fr) * 2017-11-10 2021-11-05 Commissariat Energie Atomique Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes
US10622302B2 (en) * 2018-02-14 2020-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Via for semiconductor device connection and methods of forming the same
JP2020013809A (ja) 2018-07-13 2020-01-23 株式会社ナノマテリアル研究所 発光素子の製造方法および発光素子
JP2020141001A (ja) 2019-02-27 2020-09-03 キオクシア株式会社 半導体装置および半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140034984A1 (en) 2011-03-02 2014-02-06 Azzurro Semiconductors Ag Semiconductor light emitter device
CN104022066A (zh) 2014-04-22 2014-09-03 上海华力微电子有限公司 一种形成浅沟槽隔离的方法
JP2020503691A (ja) 2016-12-29 2020-01-30 アルディア 発光ダイオードを備えた光電子デバイス
JP2018190896A (ja) 2017-05-10 2018-11-29 日亜化学工業株式会社 発光装置の製造方法
JP2019153783A (ja) 2018-03-02 2019-09-12 シャープ株式会社 画像表示素子
US20190393202A1 (en) 2018-06-26 2019-12-26 Boe Technology Group Co., Ltd. Display substrate and fabrication method thereof, display panel and display device
KR102030323B1 (ko) 2018-11-23 2019-10-10 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
JP7052188B2 (ja) 2019-06-13 2022-04-12 日亜化学工業株式会社 発光素子の製造方法

Also Published As

Publication number Publication date
US11527674B2 (en) 2022-12-13
JP2021182603A (ja) 2021-11-25
US20210367096A1 (en) 2021-11-25

Similar Documents

Publication Publication Date Title
CN109390437B (zh) 微型发光二极管装置及其制作方法
TWI644420B (zh) 元件基板及其製造方法
US11081680B2 (en) Pixel structure, method for forming the same, and display screen
US8283188B2 (en) Method for fabricating light emitting diode chip
CN213845268U (zh) 显示器用发光元件
TWI679762B (zh) 顯示裝置及其製造方法
US10879217B1 (en) Multi-color LED pixel unit and micro-LED display panel
US20220149141A1 (en) Display device and manufacturing method thereof
US11189762B2 (en) Self-emissive element and manufacturing method of light emitting apparatus
US11362133B2 (en) Multi-color LED pixel unit and micro-LED display panel
JP2024059811A (ja) 発光ダイオード構造及びその製造方法
JP2009238963A (ja) 発光ダイオードチップおよびその製造方法
KR20210022726A (ko) 발광 다이오드를 구비하는 광전자 장치
US20240088107A1 (en) Multi wavelength light emitting device and method of fabricating the same
TWI796658B (zh) 單體電子器件、測試基片及其形成與測試方法
US10930814B1 (en) Method of manufacturing multi-color light emitting pixel unit
WO2020238395A1 (zh) LED芯片及其制备方法、芯片晶圆、Micro-LED显示装置
US11114419B2 (en) Multi-color LED pixel unit and micro-LED display panel
JP7091598B2 (ja) 発光装置の製造方法
US20220392952A1 (en) Multi-color led pixel unit and micro-led display panel
US11217623B2 (en) Light emitting device package
JP2009238964A (ja) 発光ダイオードチップおよびその製造方法
US11437353B2 (en) Light emitting device for display and display apparatus having the same
US20220375987A1 (en) Multi-color led pixel unit and micro-led display panel
US20220005792A1 (en) Light emitting device and display apparatus having the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220529

R150 Certificate of patent or registration of utility model

Ref document number: 7091598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150