KR102663403B1 - 표시장치 및 그 구동 방법 - Google Patents

표시장치 및 그 구동 방법 Download PDF

Info

Publication number
KR102663403B1
KR102663403B1 KR1020180173799A KR20180173799A KR102663403B1 KR 102663403 B1 KR102663403 B1 KR 102663403B1 KR 1020180173799 A KR1020180173799 A KR 1020180173799A KR 20180173799 A KR20180173799 A KR 20180173799A KR 102663403 B1 KR102663403 B1 KR 102663403B1
Authority
KR
South Korea
Prior art keywords
voltage
pixel
node
initialization
period
Prior art date
Application number
KR1020180173799A
Other languages
English (en)
Other versions
KR20200082830A (ko
Inventor
장용호
천광일
구형준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180173799A priority Critical patent/KR102663403B1/ko
Publication of KR20200082830A publication Critical patent/KR20200082830A/ko
Application granted granted Critical
Publication of KR102663403B1 publication Critical patent/KR102663403B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 표시장치에 관한 것으로서 데이터 라인을 공유하는 두 개의 픽셀들에 대하여, 구동 TFT에 전류가 흐르도록 설정한 상태에서 샘플링 구간과 오프셋 전압 형성 구간을 형성하고, 구동 TFT에 전류가 흐르지 않도록 설정한 상태에서 데이터 라이팅 구간을 형성함으로써 각 픽셀에 존재하는 구동 TFT 사이의 문턱 전압의 편차를 보상하고, 픽셀들 사이의 샘플링 전압의 편차를 보상하는 표시장치에 관한 것이다.

Description

표시장치 및 그 구동 방법{A display and A control method thereof}
본 발명은 표시장치에 관한 것으로서 데이터 라인을 공유하는 두 개의 픽셀들에 대하여, 구동 TFT에 전류가 흐르도록 설정한 상태에서 샘플링 구간과 오프셋 전압 형성 구간을 형성하고, 구동 TFT에 전류가 흐르지 않도록 설정한 상태에서 데이터 라이팅 구간을 형성함으로써 각 픽셀에 존재하는 구동 TFT 사이의 문턱 전압의 편차를 보상하고, 픽셀들 사이의 샘플링 전압의 편차를 보상하는 표시장치에 관한 것이다.
일반적인 표시장치는 화소마다 형성된 화소 회로를 포함하고, 화소 회로는 데이터 전압에 따른 구동 트랜지스터의 스위칭을 이용하여 발광소자로 흐르는 전류의 크기를 제어하여 발광 소자를 발광시킨다.
이러한 일반적인 표시 장치에서, 각 화소의 발광 소자에 흐르는 전류는 공정상의 편차 등의 이유로 인해, 구동 트랜지스터의 문턱 전압 편차 등에 의해 유동적이다. 이에 따라, 일반적인 발광 표시 장치의 화소 회로는 동일한 데이터 전압이 인가된다고 하더라도, 화소 마다 구동 트랜지스터로부터 출력되는 데이터 전류가 달라지는 문제가 있으며, 이는 곧 표시장치의 화질 저하로 이어지는 문제가 있다.
이러한 문제를 해결하기 위해서는 구동 트랜지스터의 문턱 전압을 보상하기 위한 내부 보상 회로가 제안되고 있다. 종래의 내부 보상 회로를 갖는 표시 장치는 샘플링 구간을 통해 구동 트랜지스터의 문턱 전압을 샘플링하여 커패시터에 저장하고, 커패시터에 저장된 샘플링 전압을 이용해 구동 트랜지스터의 문턱 전압을 보상하는 방식을 이용한다.
하지만, 샘플링 전압과 구동 트랜지스터의 실제 문턱 전압 사이에는 현실적인 차이가 존재하고, 각 화소에 마련된 구동 트랜지스터 간의 문턱 전압의 편차로 인하여 샘플링 과정에서의 보상 전압에도 편차가 발생하는 실정이다. 이로 인해, 화질이 저하되는 문제가 계속 발생하고 있다.
본 출원은 전술한 바와 같은 문제를 해결하기 위한 것으로서, 데이터 라인을 공유하는 두 개의 픽셀들에 대하여, 구동 TFT에 전류가 흐르도록 설정한 상태에서 샘플링 구간과 오프셋 전압 형성 구간을 형성하고, 구동 TFT에 전류가 흐르지 않도록 설정한 상태에서 데이터 라이팅 구간을 형성함으로써 각 픽셀에 존재하는 구동 TFT 사이의 문턱 전압의 편차를 보상하고, 픽셀들 사이의 샘플링 전압의 편차를 보상하는 발명을 제안하고자 한다.
본 발명에 따른 표시 장치는: 초기화 구간, 샘플링 구간, 오프셋 전압 형성 구간, 데이터 라이팅 구간, 및 발광 구간의 순서로 동작하고, 동일한 데이터 라인을 공유하는 제 1 픽셀 및 제 2 픽셀을 포함하는 표시 패널; 데이터 전압을 상기 제 1 픽셀 및 상기 제 2 픽셀에 공급하는 데이터 드라이버; 상기 제 1 픽셀 및 제 2 픽셀의 초기화 구간, 샘플링 구간, 오프셋 전압 형성 구간, 데이터 라이팅 구간, 및 발광 구간에 대해 결정된 전압 레벨을 갖는 제어 신호를 상기 제 1 픽셀 및 제 2 픽셀에 공급하는 게이트 드라이버; 및 상기 데이터 드라이버 및 상기 게이트 드라이버를 제어하는 타이밍 컨트롤러를 포함하고, 상기 제 1 픽셀 및 상기 제 2 픽셀이 발광 전압에 연결될 때 상기 제 1 픽셀 및 상기 제 2 픽셀은 상기 샘플링 구간 및 상기 오프셋 전압 형성 구간에서 동작하고, 상기 제 1 픽셀 및 상기 제 2 픽셀이 발광 전압과 연결이 해제될 때 상기 제 1 픽셀 및 상기 제 2 픽셀은 상기 데이터 라이팅 구간에서 동작한다.
본 발명에 따른 제 1 픽셀 및 제 2 픽셀을 포함하는 표시장치를 구동시키는 방법은: 초기화 전압을 입력받는 초기화 구간 단계; 레퍼런스 전압을 입력받고 발광 전압을 입력받는 샘플링 구간 단계; 상기 발광 전압을 입력받는 오프셋 전압 형성 구간 단계; 데이터 전압을 입력받는 데이터 라이팅 구간 단계; 및 상기 발광 전압을 입력받는 발광 구간 단계를 포함하고, 상기 발광 전압은 상기 샘플링 구간 단계에서 입력이 개시되고, 상기 오프셋 전압 형성 구간 단계에서 유지되며, 상기 데이터 라이팅 구간 단계의 개시 전에 종료된다.
본 발명에 따르면, 데이터 라인을 공유하는 적어도 2개의 픽셀들에 대하여 구동 TFT에 전류가 흐르도록 설정한 상태에서 샘플링 구간과 오프셋 전압 형성 구간을 형성하고, 구동 TFT에 전류가 흐르지 않도록 설정한 상태에서 데이터 라이팅 구간을 형성함으로써 각 픽셀에 존재하는 구동 TFT 사이의 문턱 전압 편차를 보상할 수 있으며, 이에 나아가 픽셀에서의 실제 문턱 전압과 샘플링 전압 사이의 편차(즉, 샘플링 오차 전압)를 보상할 수 있다. 이로 인해, 각 픽셀에 존재하는 구동 TFT 사이의 문턱 전압 편차에 기인한 화소들 사이의 샘플링 오차 전압을 감소시킬 수 있으며, 이로 인해 화질의 개선을 달성할 수 있다.
도 1은 본 발명의 실시예에 따른 표시장치를 나타내는 도면이다.
도 2는 도 1에 도시된 일 예에 따른 하나의 픽셀을 나타내는 도면이다.
도 3은 도 2에 도시된 픽셀의 동작을 설명하기 위한 도면이다.
도 4는 도 1에 도시된 일 예에 따른 하나의 픽셀을 나타내는 도면이다.
도 5는 도 4에 도시된 픽셀의 동작을 설명하기 위한 도면이다.
도 6은 본 발명의 일 예에 따른 두 개의 픽셀을 나타내는 도면으로서, 표시패널의 임의의 데이터 라인을 공유하는 두 개의 픽셀을 도시한 것이다.
도 7은 도 6에 도시된 픽셀들의 동작을 설명하기 위한 도면이다.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
본 발명의 실시를 위한 구체적인 내용을 설명하기에 앞서, 필요한 용어를 정의하면 다음과 같다.
문턱 전압은 구동 TFT의 전압-전류 관계에서 포화되는 시점의 전압을 지칭한다.
샘플링 전압은 구동 TFT의 문턱 전압을 보상하기 위해 샘플링 구간을 통해 구동 TFT의 문턱 전압에 해당하는 크기의 전압을 구동 TFT에 연결된 스토리지 캐패시터에 저장되는 전압을 지칭한다.
샘플링 오차 전압은 샘플링 전압과 실제 문턱 전압 사이의 차이를 지칭한다.
도 1은 본 발명의 실시예에 따른 표시장치를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예에 따른 표시장치는, 표시패널(PANEL), 데이터 드라이버(DD), 게이트 드라이버(GD) 및 타이밍 컨트롤러(TC) 를 포함한다.
표시패널(PANEL)은 가로 i개 및 세로 j개의 복수개의 픽셀(PXL)들을 포함한다. 표시패널(PANEL)은 i개의 데이터 라인들(DL1 내지 DLi)을 통해 데이터 드라이버(DD)와 연결된다. 표시패널(PANEL)은 j개의 게이트 라인들(GL1 내지 GLj)을 통해 게이트 드라이버(GD)와 연결된다. 즉, 하나의 수직 라인을 따라 배열된 j개의 픽셀(PXL)들은 하나의 데이터 라인(DL1, DL2 등)에 공통으로 접속된다. 또한, 하나의 수평 라인을 따라 배열된 i개의 픽셀(PXL)들은 하나의 게이트 라인(GL1, GL2 등)에 공통으로 접속된다. 복수개의 픽셀(PXL)들은 적색 화상을 표시하기 위한 복수개의 적색 픽셀(R)들, 녹색 화상을 표시하기 위한 복수개의 녹색 픽셀(G)들 및 청색 화상을 표시하기 위한 복수개의 청색 픽셀(B)들을 포함한다. 이러한 복수개의 픽셀(PXL)들은 표시패널(PANEL)의 표시부에 매트릭스 형태로 배열된다. 복수개의 픽셀(PXL)들 각각은 박막트랜지스터(Thin Film Transistor, TFT) 및 픽셀전극을 포함한다. 이러한 박막트랜지스터의 게이트 전극은 픽셀이 연결된 게이트 라인에 연결되고, 박막트랜지스터의 드레인 전극은 픽셀이 연결된 데이터 라인에 연결되고, 박막트랜지스터의 소스 전극은 픽셀 전극에 연결된다.
표시패널(PANEL)은 픽셀(PXL)의 픽셀회로의 구성에 따라 액정 표시패널로 구현되거나 유기 발광 표시패널 등으로 구현된다. 예를 들어, 표시패널(PANEL)이 액정 표시패널로 구현되는 경우 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 또는 ECB(Electrically Controlled Birefringence) 모드로 동작하게 된다. 다른 예를 들어, 표시패널(PANEL)이 유기 발광 표시패널로 구현되는 경우 전면 발광(Top-Emission) 방식 또는 배면 발광(Bottom-Emission) 방식으로 동작하게 된다. 표시장치의 표시패널(PANEL)은 액정 표시패널, 유기 발광 표시패널, 전기 영동 표시패널, 플라즈마 표시패널 등이 선택될 수 있다. 그러나 본 발명은 어느 하나에 한정되는 것이 아님이 이해되어야 한다.
하나의 실시예에 따르면, 픽셀(PXL)들은 표시패널(PANEL) 상에 스트라이프(stripe) 구조로 형성될 수 있다. 이 경우, 하나의 픽셀(PXL)은 적색 서브 픽셀, 녹색 서브 픽샐, 및 청색 서브 픽셀을 포함할 수 있고, 나아가 백색 서브 픽셀을 더 포함할 수 있다.
다른 실시예에 따르면, 픽셀(PXL)들은 표시패널(PANEL) 상에 펜타일(pentile) 구조로 형성될 수 있다. 이 경우, 하나의 픽셀(PXL)은 평면적으로 다각 형태로 배치된 하나의 적색 서브 픽셀, 2개의 녹색 서브 픽셀, 및 하나의 청색 서브 픽셀들을 포함할 수 있다. 예를 들어, 펜타일 구조를 갖는 픽셀(PXL)들은 하나의 적색 서브 픽셀, 2개의 녹색 픽셀, 및 하나의 청색 서브 픽셀들이 평면적으로 팔각 형태를 가지도록 배치될 수 있고, 이 경우 청색 서브 픽셀이 가장 큰 크기를 가지며 녹색 서브 픽셀이 가장 작은 크기를 가질 수 있다.
각각의 픽셀은 초기화 구간, 샘플링 구간, 오프셋 전압 형성 구간, 데이터 라이팅 구간, 및 발광 구간의 순서로 동작하여 데이터 라인(DL)에 공급되는 데이터 전압에 대응하는 데이터 전류에 의해 발광한다.
데이터 드라이버(DD)는 화상을 표시하기 위한 i개의 화상 데이터들을 i개의 데이터 라인들(DL1 내지 DLi)로 전송한다. 데이터 드라이버(DD)는 타이밍 컨트롤러(TC)로부터 화상 데이터들을 수신하여 데이터 라인들(DL1 내지 DLi)로 전송한다. 즉, 데이터 드라이버(DD)는 게이트 드라이버(GD)에 의해 구동되는 하나의 수평 라인(GL1, GL2 등)의 i개의 화소들에 해당하는 적색, 녹색 및 청색 화상 데이터들을 데이터 라인들(DL1 내지 DLi)을 통해 표시패널(PANEL)에 전송한다. 이 때, 데이터 드라이버(DD)는 i개의 화상 데이터들을 하나의 수평기간(1H) 동안 두 번에 나누어 순차적으로 출력할 수 있다. 즉, i개의 화상 데이터들 중 일부의 화상 데이터들을 하나의 수평 기간의 전반 기간(1/2H) 동안 동시에 출력하고, 하나의 수평 기간의 후반 기간(2/2H) 동안 동시에 출력한다.
게이트 드라이버(GD)는 하나의 프레임 기간 동인 j개의 게이트 라인들(GL1 내지 GLj)을 순차적으로 구동하여 각 게이트 라인이 구동되는 매 수평기간마다 해당하는 게이트 라인에 공통으로 접속된 i개의 픽셀(PXL)들을 구동한다. 게이트 드라이버(GD)는 각 게이트 라인(GL1 내지 GLi)에 순차적으로 게이트 신호를 공급한다. 또한, 게이트 드라이버(GD)는 각 픽셀(PXL)의 초기화 구간, 샘플링 구간, 오프셋 전압 형성 구간, 데이터 라이팅 구간, 및 발광 구간 각각마다 결정된 전압 레벨을 갖는 제어 신호를 각 픽셀(PXL)에 공급할 수 있다. 이러한 제어 신호는 초기화 신호, 샘플링 신호, 스캔 신호, 발광 신호를 포함할 수 있다.
하나의 실시예에 따르면, 게이트 드라이버(GD)는 동일한 주기를 가지면서 위상이 순차적으로 쉬프트되는 스캔 신호를 생성하여 게이트 라인에 공급한다. 또한, 게이트 드라이버(GD)는 동일한 주기를 가지면서 위상이 순차적으로 쉬프트되는 초기화 신호를 생성하여 센싱 라인에 공급한다. 또한, 게이트 드라이버(GD)는 동일한 주기를 가지면서 위상이 순차적으로 쉬프트되는 샘플링 제어 신호를 생성하여 레퍼런스 라인에 공급한다. 또한, 게이트 드라이버(GD)는 동일한 주기를 가지면서 위상이 순차적으로 쉬프트되는 캐리 신호를 생성하고, 서로 다른 적어도 2개의 캐리 신호를 기초로 서로 위상 차이를 갖는 제 1게이트 오프 전압 레벨과 제 2게이트 오프 전압 레벨을 포함하는 발광 신호를 생성하여 발광 라인에 공급한다.
이와 같은 게이트 드라이버(GD)는 픽셀(PXL)의 박막 트랜지스터의 제조 공정과 함께 기판의 좌측 및/또는 우측의 비표시 영역에 형성될 수 있다. 예를 들면, 게이트 드라이버(GD)는 기판의 좌측 비표시 영역에 형성되고 싱글 피딩(single feeding) 방식에 따라 동작하여 복수의 게이트 라인(GL)에 스캔 제어 신호를 공급할 수 있다. 다른 예를 들면, 게이트 드라이버(GD)는 기판의 좌측 및 우측의 비표시 영역에 형성되고, 더블 피딩(double feeding) 방식에 따라 동작하여 복수의 게이트 라인(GL) 각각에 스캔 제어 신호를 공급할 수 있다. 다른 예를 들면, 게이트 드라이버(GD)는 기판의 좌측 및 우측의 비표시 영역에 형성되고, 더블 피딩 방식의 인터레이싱(interlacing) 방식에 따라 동작하의 복수의 게이트 라인(GL) 각각에 스캔 제어 신호를 공급할 수 있다.
타이밍 컨트롤러(TC)는 호스트 시스템으로부터 화상 데이터를 수신한다. 호스트 시스템으로부터 입력되는 수직 동기신호(V_Sync), 수평 동기신호(H_Sync), 데이터 인에이블 신호(DE), 메인 클록신호(Pixel Clock) 등의 타이밍 신호를 기반으로 데이터 드라이버(DD)와 게이트 드라이버(GD)의 동작 타이밍을 제어한다.
또한, 본 발명에 따른 표시장치는 텔레비전, 셋톱박스, 네비게이션, 영상 플레이어, 블루레이 플레이어, 개인용 컴퓨터, 웨어러블 디바이스, 홈시어터, 모바일폰 및 가상현실 표시장치(Virtual Reality: VR) 등과 같이 소형, 중형 또는 대형으로 구현 가능하다.
도 2는 도 1에 도시된 일 예에 따른 하나의 픽셀을 나타내는 도면으로서, 표시패널의 임의의 게이트 라인과 임의의 데이터 라인에 연결된 하나의 픽셀을 도시한 것이다.
본 발명에 따른 픽셀에는 연결된 전압으로서 데이터 전압(Vdata), 레퍼런스 전압(Vref), 발광 전압(ELVDD), 초기화 전압(Vini), 및 발광 접지 전압(ELVSS)을 포함한다. 또한, 본 발명에 따른 픽셀은 스캔 TFT(Tscan), 레퍼런스 TFT(Tref), 발광 TFT(Tem), 구동 TFT(Tdr), 및 센싱 TFT(Tsen)를 포함한다. 또한, 본 발명에 따른 픽셀은 스토리지 캐패시터(Cst) 및 발광 소자(ELD)를 포함한다.
구동 TFT(Tdr)는 발광 전압(ELVDD)과 발광 소자(ELD) 사이에 위치하고 스토리지 캐패시터(Cst)의 전압에 따라 스위칭됨으로써 발광 전압(ELVDD)로부터 발광 소자(ELD) 사이에 흐르는 전류를 제어한다. 일 예에 따르면, 구동 TFT(Tdr)는 제 1 화소 노드(Q)에 전기적으로 연결되는 게이트 전극, 제 2 화소 노드(A)에 전기적으로 연결되는 소스 전극, 및 제 3 화소 노드(B)에 전기적으로 연결되는 드레인 전극을 포함한다.
센싱 TFT(Tsen)는 발광 전압(ELVDD) 라인과 초기화 전압(Vini) 라인 사이에 위치하며, 구동 TFT(Tdr)의 소스 전극과 연결된 제 2 화소 노드(A)에 초기화 전압(Vini)을 공급한다. 즉, 센싱 TFT(Tsen)는 초기화 구간에서 공급되는 센싱 신호(SENSE)의 게이트 온 전압 레벨에 의해 턴-온되어 초기화 전압(Vini)을 제 2 화소 노드(A)에 공급한다. 일 예에 따르면, 센싱 TFT(Tsen)는 센싱 신호(SENSE)에 전기적으로 연결되는 게이트 전극, 초기화 전압(Vini) 라인에 연결되는 소스/드레인 전극, 및 제 2 화소 노드(A)에 전기적으로 연결되는 드레인/소스 전극을 포함한다. 이러한 센싱 TFT(Tsen)는 센싱 신호(SENSE)에 따라 초기화 구간에서 턴-온될 수 있다.
발광 TFT(Tem)는 발광 신호(EM)에 따라서 구동 TFT(Tdr)의 드레인 전극에 연결된 제 3 화소 노드(B)에 발광 전압(ELVDD)을 공급한다. 즉, 발광 TFT(Tem)는 초기화 구간 및 데이터 라이팅 구간에 공급되는 게이트 오프 전압 레벨의 발광 신호(EM)에 의해 턴-오프되어 제 3 화소 노드(B)에 공급되는 발광 전압(ELVDD)를 차단하고, 샘플링 구간과 오프셋 전압 형성 구간 및 발광 구간에 공급되는 게이트 온 전압 레벨의 발광 신호(EM)에 의해 턴-온되어 제 3 화소 노드(B)에 발광 전압(ELVDD)을 공급한다. 일 예에 따르면, 발광 TFT(Tem)는 발광 신호(EM)에 전기적으로 연결되는 게이트 전극, 발광 전압(ELVDD)에 연결되는 소스/드레인 전극, 및 제 3 화소 노드(B)에 연결되는 드레인/소스 전극을 포함한다. 이러한 발광 TFT(Tem)는 발광 신호(EM)에 따라 초기화 구간과 데이터 라이팅 구간에서 턴-오프되고 샘플링 구간과 오프셋 전압 형성 구간 및 발광 구간에서 턴-온될 수 있다. 경우에 따라, 발광 TFT(Tem)은 초기화 구간에서 턴-온될 수도 있다.
스캔 TFT(Tscan)는 스캔 신호(SCAN)에 따라 제 1 화소 노드(Q)에 데이터 전압(Vdata)을 공급한다. 즉, 스캔 TFT(Tscan)는 데이터 라이팅 구간에서 공급되는 게이트 온 전압 레벨의 스캔 신호(SCAN)에에 의해 턴-온되어 데이터 전압(Vdata)을 제 1 화소 노드(Q)에 공급한다. 일 예에 따르면, 스캔 TFT(Tscan)는 스캔 신호(SCAN)에 전기적으로 연결되는 게이트 전극, 데이터 전압(Vdata) 라인에 전기적으로 연결되는 소스/드레인 전극, 및 제 1 화소 노드(Q)에 전기적으로 연결되는 드레인/소스 전극을 포함할 수 있다. 이러한 스캔 TFT(Tscan)는 스캔 신호(SCAN)에 따라 데이터 라이팅 구간에서 턴-온될 수 있다.
레퍼런스 TFT(Tref)는 레퍼런스 신호(REF)에 따라 제 1 화소 노드(Q)에 레퍼런스 전압(Vref)를 공급한다. 즉, 레퍼런스 TFT(Tref)는 초기화 구간과 샘플링 구간에 공급되는 게이트 온 전압 레벨의 레퍼런스 신호(REF)에 의해 턴-온되어 레퍼런스 전압(Vref)을 제 1 화소 노드(Q)에 공급한다. 일 예에 따르면, 레퍼런스 TFT(Tref)는 레퍼런스 신호(REF)에 전기적으로 연결되는 게이트 전극, 레퍼런스 전압(Vref)에 전기적으로 연결되는 소스/드레인 전극, 및 제 1 화소 노드(Q)에 전기적으로 연결되는 드레인/소스 전극을 포함한다. 이러한 레퍼런스 TFT(Tref)는 레퍼런스 신호(REF)에 따라 초기화 구간 및 샘플링 구간에서 턴-온될 수 있다.
전술한 구동 TFT(Tdr), 센싱 TFT(Tsen), 발광 TFT(Tem), 스캔 TFT(Tscan), 레퍼런스 TFT(Tref)의 각각의 반도체층은 아연 산화물(ZnO), 인듐 아연 산화물(InZnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4) 등의 산화물 반도체 물질을 포함할 수 있으나, 이에 한정되지 않고, 산화물 반도체 물질 이외의 단결정 실리콘, 다결정 실리콘, 또는 유기 물질을 포함할 수 있다. 이와 같은 TFT는 N 타입의 박막 트랜지스터일 수 있으나, 반드시 이에 한정되지는 않고 P 타입의 박막 트랜지스터일 수 있다.
스토리지 캐패시터(Cst)는 제 1 화소 노드(Q)와 제 2 화소 노드(A) 사이에 연결된다. 즉, 스토리지 캐패시터(Cst)는 구동 TFT(Tdr)의 게이트 전극과 소스 전극 사이에 연결된다. 이러한 스토리지 캐패시터(Cst)는 픽셀의 동작 타이밍에 따라 변화하는 제 1화소 노드(Q)의 전압과 제 2 화소 노드(A)의 전압 사이의 차이 전압을 저장하며, 저장된 전압에 의해서 구동 TFT(Tdr)가 스위칭된다. 일 예에 따르면, 스토리지 캐패시터(Cst)는 제 1 화소 노드(Q)와 제 2 화소 노드(A) 사이의 중첩 영역에 마련될 수 있다. 일 예에 따르면, 스토리지 캐패시터(Cst)는 제 1 화소 노드(Q)에 전기적으로 연결되는 제 1 캐패시터 전극, 제 1 캐패시터 전극과 중첩되면서 제 2 화소 노드(A)에 전기적으로 연결되는 제 2 캐패시터 전극, 및 제 1 캐패시터 전극과 제 2 캐패시터 전극 사이의 정전 용량층을 포함할 수 있다.
도 3은 도 2에 도시된 픽셀의 동작을 설명하기 위한 도면이다.
도 3을 참조하면, 본 발명의 일 예에 따른 픽셀은 초기화 구간, 샘플링 구간(또는 보상 구간), 오프셋 전압 형성 구간, 데이터 라이팅 구간(또는 데이터 프로그래밍 구간), 및 발광 구간으로 동작할 수 있다.
초기화 구간에서는 센싱 신호(SENSE)가 게이트 온 전압 레벨이고, 레퍼런스 신호(REF)가 게이트 오프 전압 레벨에서 게이트 온 전압 레벨으로 변화하고, 스캔 신호(SCAN)가 게이트 오프 전압 레벨이며, 발광 신호(EM)가 게이트 오프 전압 레벨이다. 이에 따라, 스토리지 캐패시터(Cst)는 레퍼런스 전압(Vref)과 초기화 전압(Vini)에 의해 초기화 된다. 구체적으로, 초기화 구간에서, 먼저 발광 TFT(Tem)가 턴-오프되어 있고, 센싱 TFT(Tsen)가 턴-온되어 초기화 전압(Vini)이 제 2 화소 노드(A)에 공급된다. 이어서 레퍼런스 TFT(Tref)가 턴-온되어 레퍼런스 전압(Vref)가 제 1 화소 노드(Q)에 공급된다. 결과적으로, 스토리지 캐패시터(Cst)는 초기화 전압(Vini)와 레퍼런스 전압(Vref)의 차이에 상응하는 전압으로 초기화 된다.
샘플링 구간에서는 센싱 신호(SENSE)가 게이트 오프 전압 레벨이고, 레퍼런스 신호(REF)가 게이트 온 전압 레벨이고, 스캔 신호(SCAN)가 게이트 오프 전압 레벨이며, 발광 신호(EM)가 게이트 온 전압 레벨이다. 이에 따라, 발광 전압(ELVDD)와 레퍼런스 전압(Vref)에 의해서 구동 TFT(Tdr)의 문턱 전압에 상응하는 샘플링 전압이 스토리지 캐패시터(Cst)에 저장된다. 구채적으로, 샘플링 구간에서, 발광 TFT(Tem)가 턴-온되는 반면에 센싱 TFT(Tsen)가 턴-오프되며, 레퍼런스 TFT(Tref)는 턴-온이 유지된다. 이에 따라, 제 1 화소 노드(Q)에는 레퍼런스 전압(Vref)이 공급되고, 제 2 화소 노드(A)는 센싱 TFT(Tsen)의 턴-오프에 의해서 전기적으로 플로팅된다. 따라서, 구동 TFT(Tdr)는 제 1 화소 노드(Q)의 레퍼런스 전압(Vref)에 의해 턴-온되어 소스 팔로워(source follower)로 동작하여 소스 전압이 레퍼런스 전압(Vref)에서 자신의 문턱 전압(Vth)을 뺀 전압(Vref-Vth)일 때 턴-오프됨으로써 구동 TFT(Tdr)의 문턱 전압에 대응되는 샘플링 전압(또는 보상 전압)이 스토리지 캐패시터(Cst)에 충전된다. 즉, 스토리지 캐패시터(Cst)에는 레퍼런스 전압(Vref)과 구동 TFT(Tdr)의 문턱 전압(Vth)의 차이만큼의 전압 또는 구동 TFT(Tdr)의 문턱 전압(Vth)에 가까운 전압이 충전될 수 있다. 샘플링 구간에서는 샘플링 오차 전압(△V)이 발생할 수 있다.
오프셋 전압 형성 구간에서는, 센싱 신호(SENSE)가 게이트 오프 전압 레벨이고, 레퍼런스 신호(REF)가 게이트 오프 전압 레벨이고, 스캔 신호(SCAN)가 게이트 오프 전압 레벨이며, 발광 신호(EM)가 게이트 온 전압 레벨로 유지된다. 이에 따라, 제 3 화소 노드(B)에 공급되는 발광 전압(ELVDD)과 스토리지 캐패시터(Cst)에 저장된 샘플링 전압에 의해 구동 TFT(Tdr)에 흐르는 전류에 따른 데이터 오프셋 전압이 제 1 화소 노드(Q)에 형성된다. 구체적으로, 오프셋 전압 형성 구간에서, 발광 TFT(Tem)는 턴-온이 유지되지만, 레퍼런스 TFT(Tref)가 턴-오프된다. 이에 따라, 제 1 화소 노드(Q)는 레퍼런스 전압(Vref)의 공급이 차단됨에 따라 전기적으로 하이 임피던스(또는 플로팅) 상태가 되고, 제 2 화소 노드(A)의 전압은 스토리지 캐패시터(Cst)에 저장된 샘플링 전압에 의해 턴-온되는 구동 TFT(Tdr)에 흐르는 샘플링 전류에 따라 변동되며, 하이 임피던스 상태인 제 1 화소 노드(Q)의 전압은 제 2 화소 노드(A)의 전위 변동에 따른 스토리지 캐패시터(Cst)의 전압 커플링(또는 부트스트래핑)에 따라 데이터 오프셋 전압(Voffset)을 포함하는 전압으로 변화될 수 있다. 예를 들어, 오프셋 전압 형성 구간에서 제 1 화소 노드(Q)의 최종 전압은 샘플링 구간에서의 최종 전압보다 높은, 레퍼런스 전압(Vref)과 데이터 오프셋 전압(Voffset)의 합(Vref + Voffset)이 될 수 있다. 이러한 오프셋 전압 형성 구간에서 제 2 화소 노드(A)의 전압 변동은 샘플링 오차 전압(△V)에 따라 달라질 수 있다.
데이터 라이팅 구간에서는, 센싱 신호(SENSE)가 게이트 오프 전압 레벨이고, 레퍼런스 신호(REF)가 게이트 오프 전압 레벨이고, 스캔 신호(SCAN)가 게이트 온 전압 레벨이며, 발광 신호(EM)가 게이트 오프 전압 레벨이다. 이에 따라, 스토리지 캐패시터(Cst)에는 데이터 전압(Vdata)이 인가된다. 구체적으로, 스캔 TFT(Tscan)가 턴-온되지만, 발광 TFT(Tem)이 턴-오프되며, 센싱 TFT(Tsen)와 레퍼런스 TFT(Tref)는 턴-오프가 유지된다. 이에 따라, 제 1 화소 노드(Q)에는 데이터 전압(Vdata)이 공급되며, 제 2 화소 노드(A)는 센싱 TFT(Tsen)의 턴-오프에 의해 전기적으로 플로팅 상태가 유지된다. 따라서, 제 1 화소 노드(Q)의 전압이 레퍼런스 전압(Vref)과 데이터 오프셋 전압(Voffset)의 합(Vref + Voffset)에서 실제 데이터 전압(Vdata)로 변화됨에 따라, 제 1 화소 노드(Q)는 아래의 수학식 1과 같이 데이터 전압(Vdata)에서 레퍼런스 전압(Vref)과 데이터 오프셋 전압(Voffset)이 차감된 전압(Vdata - Vref - Voffset)만큼의 변화가 생긴다. 즉, 발광 TFT(Tem)의 턴-오프에 따라 구동 TFT(Tdr)에 전류가 흐르지 않는 상태에서 제 1 화소 노드(Q)에 실제 데이터 전압(Vdata)가 인가되면, 제 1 화소 노드(Q)의 전압 변화에 따른 커플링에 의해서 레퍼런스 전압(Vref)과 데이터 오프셋 전압(Voffset)이 차감된 데이터 전압(Vdata - Vref - Voffset)에 비례하는 전압이 스토리지 캐패시터(Cst)에 더해지고, 이로 인해 스토리지 캐패시터(Cst)의 전압 변화(또는 제 1 화소 노드(Q)와 제 2 화소 노드(A) 사이의 전압 변화)에 의해 각 픽셀 사이의 샘플링 오차 전압(△V)의 편차가 제거된다. 이 때, 스토리지 캐패시터(Cst)에 더해지는 전압은 제 1 화소 노드(Q)의 전압 변화에 커플링되는 'α(Vdata - Vref - Voffset)'의 식과 같은 전압으로 표현할 수 있다. 여기서 α는 전달률을 의미한다.
[수학식 1]
△VQ = Vdata - (Vref + Voffset)
발광 구간에서는 센싱 신호(SENSE)가 게이트 오프 전압 레벨이고, 레퍼런스 신호(REF)가 게이트 오프 전압 레벨이고, 스캔 신호(SCAN)가 게이트 오프 전압 레벨이며, 발광 신호(EM)가 게이트 온 전압 레벨이다. 이에 따라, 발광 전압(ELVDD)와 스토리지 캐패시터(Cst)의 전압에 의해 발광 소자(ELD)가 발광한다. 구체적으로, 발광 구간에서, 발광 TFT(Tem)가 턴-온되고, 센싱 TFT(Tsen), 레퍼런스 TFT(Tref), 스캔 TFT(Tscan)는 턴-오프가 유지된다. 이에 따라, 제 1 화소 노드(Q)와 제 2 화소 노드(A) 사이에는 스토리지 캐패시터(Cst)에 저장된 전압이 공급되고, 발광 전압(ELVDD)이 제 3 화소 노드(B)에 공급된다. 따라서, 구동 TFT(Tdr)에 전류가 흐르며 제 2 화소 노드(A)의 전압이 상승하고, 스토리지 캐패시터(Cst)의 전압이 그대로 유지되며, 제 1 화소 노드(Q)의 전압이 제 2 화소 노드(A)의 전압 상승에 커플링되어 상승함으로써 스토리지 캐패시터(Cst)의 전압 변화에 의해 픽셀(PXL)들 사이의 문턱 전압 편차가 상쇄되고, 그 결과 구동 TFT(Tdr)에 흐르는 드레인 전류(또는 발광 소자에 공급되는 데이터 전류)는 실제 데이터 전압(Vdata)와 레퍼런스 전압(Vref)에만 의존할 뿐 구동 TFT(Tdr)의 문턱 전압에 영향을 받지 않는다.
결과적으로 도 2 및 도 3을 참조하여 설명한 본 발명의 실시예에 따르면, 구동 TFT(Tdr)에 전류가 흐르도록 설정한 상태에서 샘플링 구간과 오프셋 전압을 형성하고, 구동 TFT(Tdr)에 전류가 흐르지 않도록 설정한 상태에서 데이터 라이팅 구간을 형성함으로써 각 픽셀에 존재하는 구동 TFT(Tdr) 사이의 문턱 전압 편차를 보상할 수 있으며, 이에 나아가 픽셀들 사이의 샘플링 오차 전압의 편차를 보상할 수 있다. 이로 인해, 각 픽셀에 존재하는 구동 TFT(Tdr) 사이의 문턱 전압 편차에 기인한 화소들 사이의 샘플링 오차 전압 편차가 감소되므로, 화질의 개선을 달성할 수 있게 된다.
도 4는 도 1에 도시된 일 예에 따른 하나의 픽셀을 나타내는 도면으로서, 표시패널의 임의의 게이트 라인과 임의의 데이터 라인에 연결된 하나의 픽셀을 도시한 것이다. 도 4를 참조한 실시예를 설명하는데 있어서, 도 2에 도시된 실시예와 중복되는 설명은 생략하기로 한다.
본 실시예에 따른 픽셀에는 연결된 전압으로서 데이터 전압(Vdata) 또는 레퍼런스 전압(Vref), 발광 전압(ELVDD), 초기화 전압(Vini), 및 발광 접지 전압(ELVSS)을 포함한다. 또한, 본 발명에 따른 픽셀은 스캔 TFT(Tscan), 발광 TFT(Tem), 구동 TFT(Tdr), 및 센싱 TFT(Tsen)를 포함한다. 또한, 본 발명에 따른 픽셀은 스토리지 캐패시터(Cst) 및 발광 소자(ELD)를 포함한다.
스캔 TFT(Tscan)는 스캔 신호(SCAN)에 따라 턴온 또는 턴오프 제어되며, 데이터 전압(Vdata) 또는 레퍼런스 전압(Vrefr)를 제 1 화소 노드(Q)에 공급한다. 구체적으로, 스캔 TFT(Tscan)는 초기화 구간 및 샘플링 구간에서 턴-온되어 제 1 화소 노드(Q)에 레퍼런스 전압(Vref)를 공급하고, 데이터 라이팅 구간에서 턴-온되어 제 1 화소 노드(Q)에 데이터 전압(Vdata)를 공급한다. 이를 위해, 데이터 전압(Vdata) 또는 레퍼런스 전압(Vref)는 1 수평기간 또는 1.5 수평 기간 단위로 교번하여 공급된다.
도 5는 도 4에 도시된 픽셀의 동작을 설명하기 위한 도면이다.
도 5를 참조하면, 본 발명의 일 예에 따른 픽셀은 초기화 구간, 샘플링 구간(또는 보상 구간), 오프셋 전압 형성 구간, 데이터 라이팅 구간(또는 데이터 프로그래밍 구간), 및 발광 구간으로 동작할 수 있다.
초기화 구간에서는 센싱 신호(SENSE)가 게이트 온 전압 레벨이고, 스캔 신호(SCAN)가 게이트 오프 전압 레벨에서 게이트 온 전압 레벨로 변하고, 발광 신호(EM)가 게이트 오프 전압 레벨이다. 이에 따라, 스토리지 캐패시터(Cst)는 레퍼런스 전압(Vref)과 초기화 전압(Vini)에 의해 초기화 된다. 구체적으로, 초기화 구간에서, 먼저 발광 TFT(Tem)가 턴-오프되고, 센싱 TFT(Tsen)가 턴-온되어 초기화 전압(Vini)이 제 2 화소 노드(A)에 공급된다. 이어서 스캔 TFT(Tscan)이 턴-온되어 레퍼런스 전압(Vref)가 제 1 화소 노드(Q)에 공급된다. 결과적으로, 스토리지 캐패시터(Cst)는 초기화 전압(Vini)와 레퍼런스 전압(Vref)의 차이에 상응하는 전압으로 초기화 된다.
샘플링 구간에서는 센싱 신호(SENSE)가 게이트 오프 전압 레벨이고, 스캔 신호(SCAN)가 게이트 온 전압 레벨이며, 발광 신호(EM)가 게이트 온 전압 레벨이다. 이에 따라, 발광 전압(ELVDD)와 레퍼런스 전압(Vref)에 의해서 구동 TFT(Tdr)의 문턱 전압에 상응하는 샘플링 전압이 스토리지 캐패시터(Cst)에 저장된다. 구채적으로, 샘플링 구간에서, 발광 TFT(Tem)가 턴-온되는 반면에 센싱 TFT(Tsen)가 턴-오프되며, 스캔 TFT(Tscan)는 턴-온이 유지된다. 이에 따라, 제 1 화소 노드(Q)에는 레퍼런스 전압(Vref)이 공급되고, 제 2 화소 노드(A)는 센싱 TFT(Tsen)의 턴-오프에 의해서 전기적으로 플로팅된다. 따라서, 구동 TFT(Tdr)는 제 1 화소 노드(Q)의 레퍼런스 전압(Vref)에 의해 턴-온되어 소스 팔로워(source follower)로 동작하여 소스 전압이 레퍼런스 전압(Vref)에서 자신의 문턱 전압(Vth)을 뺀 전압(Vref-Vth)일 때 턴-오프됨으로써 구동 TFT(Tdr)의 문턱 전압에 대응되는 샘플링 전압(또는 보상 전압)이 스토리지 캐패시터(Cst)에 충전된다. 즉, 스토리지 캐패시터(Cst)에는 레퍼런스 전압(Vref)과 구동 TFT(Tdr)의 문턱 전압(Vth)의 차이만큼의 전압 또는 구동 TFT(Tdr)의 문턱 전압(Vth)에 가까운 전압이 충전될 수 있다. 샘플링 구간에서는 샘플링 오차 전압(△V)이 발생할 수 있다.
오프셋 전압 형성 구간에서는, 센싱 신호(SENSE)가 게이트 오프 전압 레벨이고, 스캔 신호(SCAN)가 게이트 오프 전압 레벨이며, 발광 신호(EM)가 게이트 온 전압 레벨로 유지된다. 이에 따라, 제 3 화소 노드(B)에 공급되는 발광 전압(ELVDD)과 스토리지 캐패시터(Cst)에 저장된 샘플링 전압에 의해 구동 TFT(Tdr)에 흐르는 전류에 따른 데이터 오프셋 전압이 제 1 화소 노드(Q)에 형성된다. 구체적으로, 오프셋 전압 형성 구간에서, 발광 TFT(Tem)는 턴-온이 유지되지만, 스캔 TFT(Tscan)가 턴-오프된다. 이에 따라, 제 1 화소 노드(Q)는 레퍼런스 전압(Vref)의 공급이 차단됨에 따라 전기적으로 하이 임피던스(또는 플로팅) 상태가 되고, 제 2 화소 노드(A)의 전압은 스토리지 캐패시터(Cst)에 저장된 샘플링 전압에 의해 턴-온되는 구동 TFT(Tdr)에 흐르는 샘플링 전류에 따라 변동되며, 하이 임피던스 상태인 제 1 화소 노드(Q)의 전압은 제 2 화소 노드(A)의 전위 변동에 따른 스토리지 캐패시터(Cst)의 전압 커플링(또는 부트스트래핑)에 따라 데이터 오프셋 전압(Voffset)을 포함하는 전압으로 변화될 수 있다. 예를 들어, 오프셋 전압 형성 구간에서 제 1 화소 노드(Q)의 최종 전압은 샘플링 구간에서의 최종 전압보다 높은, 레퍼런스 전압(Vref)과 데이터 오프셋 전압(Voffset)의 합(Vref + Voffset)이 될 수 있다. 이러한 오프셋 전압 형성 구간에서 제 2 화소 노드(A)의 전압 변동은 샘플링 오차 전압(△V)에 따라 달라질 수 있다.
데이터 라이팅 구간에서는, 센싱 신호(SENSE)가 게이트 오프 전압 레벨이고, 스캔 신호(SCAN)가 게이트 온 전압 레벨이며, 발광 신호(EM)가 게이트 오프 전압 레벨이다. 이에 따라, 스토리지 캐패시터(Cst)에는 데이터 전압(Vdata)이 인가된다. 구체적으로, 스캔 TFT(Tscan)가 턴-온되지만, 발광 TFT(Tem)이 턴-오프되며, 센싱 TFT(Tsen)는 턴-오프가 유지된다. 이에 따라, 제 1 화소 노드(Q)에는 데이터 전압(Vdata)이 공급되며, 제 2 화소 노드(A)는 센싱 TFT(Tsen)의 턴-오프에 의해 전기적으로 플로팅 상태가 유지된다. 따라서, 제 1 화소 노드(Q)의 전압이 레퍼런스 전압(Vref)과 데이터 오프셋 전압(Voffset)의 합(Vref + Voffset)에서 실제 데이터 전압(Vdata)로 변화됨에 따라, 제 1 화소 노드(Q)는 전술한 수학식 1과 같이 데이터 전압(Vdata)에서 레퍼런스 전압(Vref)과 데이터 오프셋 전압(Voffset)이 차감된 전압(Vdata - Vref - Voffset)만큼의 변화가 생긴다. 즉, 발광 TFT(Tem)의 턴-오프에 따라 구동 TFT(Tdr)에 전류가 흐르지 않는 상태에서 제 1 화소 노드(Q)에 실제 데이터 전압(Vdata)가 인가되면, 제 1 화소 노드(Q)의 전압 변화에 따른 커플링에 의해서 레퍼런스 전압(Vref)과 데이터 오프셋 전압(Voffset)이 차감된 데이터 전압(Vdata - Vref - Voffset)에 비례하는 전압이 스토리지 캐패시터(Cst)에 더해지고, 이로 인해 스토리지 캐패시터(Cst)의 전압 변화(또는 제 1 화소 노드(Q)와 제 2 화소 노드(A) 사이의 전압 변화)에 의해 각 픽셀 사이의 샘플링 오차 전압(△V)의 편차가 제거된다. 이 때, 스토리지 캐패시터(Cst)에 더해지는 전압은 제 1 화소 노드(Q)의 전압 변화에 커플링되는 'α(Vdata - Vref - Voffset)'의 식과 같은 전압으로 표현할 수 있다. 여기서 α는 전달률을 의미한다.
발광 구간에서는 센싱 신호(SENSE)가 게이트 오프 전압 레벨이고, 스캔 신호(SCAN)가 게이트 오프 전압 레벨이며, 발광 신호(EM)가 게이트 온 전압 레벨이다. 이에 따라, 발광 전압(ELVDD)와 스토리지 캐패시터(Cst)의 전압에 의해 발광 소자(ELD)가 발광한다. 구체적으로, 발광 구간에서, 발광 TFT(Tem)가 턴-온되고, 센싱 TFT(Tsen), 스캔 TFT(Tscan)는 턴-오프가 유지된다. 이에 따라, 제 1 화소 노드(Q)와 제 2 화소 노드(A) 사이에는 스토리지 캐패시터(Cst)에 저장된 전압이 공급되고, 발광 전압(ELVDD)이 제 3 화소 노드(B)에 공급된다. 따라서, 구동 TFT(Tdr)에 전류가 흐르며 제 2 화소 노드(A)의 전압이 상승하고, 스토리지 캐패시터(Cst)의 전압이 그대로 유지되며, 제 1 화소 노드(Q)의 전압이 제 2 화소 노드(A)의 전압 상승에 커플링되어 상승함으로써 스토리지 캐패시터(Cst)의 전압 변화에 의해 픽셀(PXL)들 사이의 문턱 전압 편차가 상쇄되고, 그 결과 구동 TFT(Tdr)에 흐르는 드레인 전류(또는 발광 소자에 공급되는 데이터 전류)는 실제 데이터 전압(Vdata)와 레퍼런스 전압(Vref)에만 의존할 뿐 구동 TFT(Tdr)의 문턱 전압에 영향을 받지 않는다.
결과적으로 도 4 및 도 5를 참조하여 설명한 본 발명의 실시예에 따르면, 구동 TFT(Tdr)에 전류가 흐르도록 설정한 상태에서 샘플링 구간과 오프셋 전압을 형성하고, 구동 TFT(Tdr)에 전류가 흐르지 않도록 설정한 상태에서 데이터 라이팅 구간을 형성함으로써 각 픽셀에 존재하는 구동 TFT(Tdr) 사이의 문턱 전압 편차를 보상할 수 있으며, 이에 나아가 픽셀들 사이의 샘플링 오차 전압의 편차를 보상할 수 있다. 이로 인해, 각 픽셀에 존재하는 구동 TFT(Tdr) 사이의 문턱 전압 편차에 기인한 화소들 사이의 샘플링 오차 전압 편차가 감소되므로, 화질의 개선을 달성할 수 있게 된다.
도 6은 본 발명의 일 예에 따른 두 개의 픽셀을 나타내는 도면으로서, 표시패널의 임의의 데이터 라인을 공유하는 두 개의 픽셀을 도시한 것이다. 도 6를 참조한 실시예를 설명하는데 있어서, 도 2 내지 도 5에 도시된 실시예와 중복되는 설명은 생략하기로 한다.
제 1 픽셀(PXL1)은 연결된 전압으로서 데이터 전압(Vdata) 또는 레퍼런스 전압(Vref), 발광 전압(ELVDD), 초기화 전압(Vini), 및 발광 접지 전압(ELVSS)을 포함한다. 또한, 제 1 픽셀(PXL1)은 제 1 스캔 신호(SCAN1)에 의해 온오프 제어되는 스캔 TFT(Tscan1), 발광 신호(EM)에 의해 온오프 제어되는 발광 TFT(Tem1), 구동 TFT(Tdr1), 및 센싱 신호(SENSE)에 의해 온오프 제어되는 센싱 TFT(Tsen1)을 포함한다. 또한, 제 1 픽셀(PXL1)은 스토리지 캐패시터(Cst1) 및 발광 소자(ELD1)을 포함한다.
제 2 픽셀(PLX1)은 연결된 전압으로서 데이터 전압(Vdata) 또는 레퍼런스 전압(Vref), 발광 전압(ELVDD), 초기화 전압(Vini), 및 발광 접지 전압(ELVSS)을 포함한다. 또한, 제 2 픽셀(PXL2)은 제 2 스캔 신호(SCAN2)에 의해 온오프 제어되는 스캔 TFT(Tscan2), 발광 신호(EM)에 의해 온오프 제어되는 발광 TFT(Tem2), 구동 TFT(Tdr2), 및 센싱 신호(SENSE)에 의해 제어되는 센싱 TFT(Tsen2)을 포함한다. 또한, 제 2 픽셀(PXL2)은 스토리지 캐패시터(Cst2) 및 발광 소자(ELD2)을 포함한다.
즉, 제 1 픽셀(PXL1)과 제 2 픽셀(PXL2)는 데이터 라인(Vdata)를 서로 공유한다.
또한, 제 1 픽셀(PXL1)과 제 2 픽셀(PXL2)는 센싱 신호(SENSE)와 발광 신호(EM)을 서로 공유한다.
도 7은 도 6에 도시된 픽셀들의 동작을 설명하기 위한 도면이다.
도 7을 참조하면, 본 발명의 일 예에 따른 픽셀들은 초기화 구간, 샘플링 구간(또는 보상 구간), 오프셋 전압 형성 구간, 데이터 라이팅 구간(또는 데이터 프로그래밍 구간), 및 발광 구간으로 동작할 수 있다.
초기화 구간에서는 센싱 신호(SENSE)가 게이트 온 전압 레벨이고, 제 1 스캔 신호(SCAN1) 및 제 2 스캔 신호(SCAN2)가 게이트 오프 전압 레벨에서 게이트 온 전압 레벨로 변하고, 발광 신호(EM)가 게이트 오프 전압 레벨이다. 이에 따라, 각각의 스토리지 캐패시터(Cst1, Cst2)는 레퍼런스 전압(Vref)과 초기화 전압(Vini)에 의해 초기화 된다. 전술한 바와 동일한 원리에서, 각각의 스토리지 캐패시터(Cst1, Cst2)는 초기화 전압(Vini)와 레퍼런스 전압(Vref)의 차이에 상응하는 전압으로 초기화 된다.
샘플링 구간에서는 센싱 신호(SENSE)가 게이트 오프 전압 레벨이고, 각각의 스캔 신호(SCAN1, SCAN2)가 게이트 온 전압 레벨이며, 발광 신호(EM)가 게이트 온 전압 레벨이다. 이에 따라, 발광 전압(ELVDD)과 레퍼런스 전압(Vref)에 의해서 구동 TFT(Tdr)의 문턱 전압에 상응하는 샘플링 전압이 각각의 스토리지 캐패시터(Cst1, Cst2)에 저장된다. 전술한 바와 동일한 원리에서, 각각의 스토리지 캐패시터(Cst1, Cst2)에는 레퍼런스 전압(Vref)과 각각의 구동 TFT(Tdr1, Tdr2)의 문턱 전압(Vth)의 차이만큼의 전압 또는 구동 TFT(Tdr)의 문턱 전압(Vth)에 가까운 전압이 충전될 수 있다. 샘플링 구간에서는 샘플링 오차 전압(△V)이 발생할 수 있다. 또한, 샘플링 옵셋 시간의 조절을 위해서 스캔 신호(SCAN1, SCAN2)의 타이밍은 서로 다를 수 있다. 전술한 바에 따르면, 본 발명에 따른 샘플링 구간에서는 구동 TFT(Tdr1, Tdr2)에 전류가 흐르는 상태가 된다. 즉, 샘플링 구간에서 발광 신호(EM)가 게이트 온 전압 레벨이 됨에 따라서 발광 TFT(Tem1, Tem2)는 턴 온되고 제 1 픽셀(PXL1) 및 제 2 픽셀(PXL2)은 발광 전압(ELVDD)에 연결된다. 또한, 제 1 화소 노드(Q)에는 레퍼런스 전압(Vref)가 인가되어 구동 TFT(Tdr1, Tdr2)는 턴 온된다. 또한, 본 발명에 따르면 발광 전압(ELVDD)은 샘플링 구간의 시작과 동시에 제 1 픽셀 및 제 2 픽셀에 인가된다.
오프셋 전압 형성 구간에서는 센싱 신호(SENSE)가 게이트 오프 전압 레벨이고, 각각의 스캔 신호(SCAN1, SCAN2)가 게이트 오프 전압 레벨이며, 발광 신호(EM)은 게이트 온 전압 레벨로 유지된다. 이에 따라, 제 3 화소 노드(B)에 공급되는 발광 전압(ELVDD)과 각각의 스토리지 캐패시터(Cst1, Cst2)에 저장된 샘플링 전압에 의해 각각의 구동 TFT(Tdr1, Tdr2)에 흐르는 전류에 따른 데이터 오프셋 전압이 제 1 화소 노드(Q)에 형성된다. 전술한 바와 동일한 원리에서, 제 1 화소 노드(Q)는 레퍼런스 전압(Vref)의 공급이 차단됨에 따라 전기적으로 하이 임피던스(또는 플로팅) 상태가 되고, 제 2 화소 노드(A)의 전압은 각각의 스토리지 캐패시터(Cst1, Cst2)에 저장된 샘플링 전압에 의해 턴-온되는 구동 TFT(Tdr1, Tdr2)에 흐르는 샘플링 전류에 따라 변동되며, 하이 임피던스 상태인 제 1 화소 노드(Q)의 전압은 제 2 화소 노드(A)의 전위 변동에 따른 스토리지 캐패시터(Cst1, Cst2)의 전압 커플링(또는 부트스트래핑)에 따라 데이터 오프셋 전압(Voffset)을 포함하는 전압으로 변화될 수 있다. 예를 들어, 오프셋 전압 형성 구간에서 제 1 화소 노드(Q)의 최종 전압은 샘플링 구간에서의 최종 전압보다 높은, 레퍼런스 전압(Vref)과 데이터 오프셋 전압(Voffset)의 합(Vref + Voffset)이 될 수 있다. 이러한 오프셋 전압 형성 구간에서 제 2 화소 노드(A)의 전압 변동은 샘플링 오차 전압 (△V)에 따라 달라질 수 있다. 전술한 바에 따르면, 본 발명에 따른 오프셋 전압 형성 구간에서는 구동 TFT(Tdr1, Tdr2)에 전류가 흐르는 상태가 된다. 즉, 오프셋 전압 형성 구간에서는 발광 신호(EM)가 게이트 온 전압 레벨이므로 발광 TFT(Tem1, Tem2)는 턴 온 되고 제 1 픽셀(PXL1) 및 제 2 픽셀(PXL2)는 발광 전압(ELVDD)에 연결된다. 또한, 제 1 화소 노드(Q)에는 Vref + Voffset에 해당하는 전압이 인가되어 구동 TFT(Tdr1, Tdr2)는 턴 온된다. 또한 ,본 발명에 따르면, 발광 전압(ELVDD)는 오프셋 전압 형성 구간에서 유지된다.
데이터 라이팅 구간에서는, 센싱 신호(SENSE)가 게이트 오프 전압 레벨이고, 스캔 신호(SCAN1, SCAN2)가 게이트 온 전압 레벨이며, 발광 신호(EM)가 게이트 오프 전압 레벨이다. 이에 따라, 스토리지 캐패시터(Cst1, Cst2)에는 데이터 전압(Vdata)가 인가된다. 전술한 바와 동일한 원리에서, 제 1 화소 노드(Q)에는 데이터 전압(Vdata)이 공급되며, 제 2 화소 노드(A)는 센싱 TFT(Tsen1, Tsen2)의 턴-오프에 의해 전기적으로 플로팅 상태가 유지된다. 따라서, 제 1 화소 노드(Q)의 전압이 레퍼런스 전압(Vref)과 데이터 오프셋 전압(Voffset)의 합(Vref + Voffset)에서 실제 데이터 전압(Vdata)로 변화됨에 따라, 제 1 화소 노드(Q)는 전술한 수학식 1과 같이 데이터 전압(Vdata)에서 레퍼런스 전압(Vref)과 데이터 오프셋 전압(Voffset)이 차감된 전압(Vdata - Vref - Voffset)만큼의 변화가 생긴다. 즉, 발광 TFT(Tem1, Tem2)의 턴-오프에 따라 구동 TFT(Tdr1, Tdr2)에 전류가 흐르지 않는 상태에서 제 1 화소 노드(Q)에 실제 데이터 전압(Vdata)가 인가되면, 제 1 화소 노드(Q)의 전압 변화에 따른 커플링에 의해서 레퍼런스 전압(Vref)과 데이터 오프셋 전압(Voffset)이 차감된 데이터 전압(Vdata - Vref - Voffset)에 비례하는 전압이 스토리지 캐패시터(Cst)에 더해지고, 이로 인해 스토리지 캐패시터(Cst1, Cst2)의 전압 변화(또는 제 1 화소 노드(Q)와 제 2 화소 노드(A) 사이의 전압 변화)에 의해 각 픽셀 사이의 샘플링 오차 전압(△V)의 편차가 제거된다. 이 때, 스토리지 캐패시터(Cst1, Cst2)에 더해지는 전압은 제 1 화소 노드(Q)의 전압 변화에 커플링되는 'α(Vdata - Vref - Voffset)'의 식과 같은 전압으로 표현할 수 있다. 여기서 α는 전달률을 의미한다. 전술한 바에 따르면, 본 발명에 따른 데이터 라이팅 구간에서는 구동 TFT(Tdr2, Tdr2)에 전류가 흐르지 않는 상태가 된다. 즉, 데이터 라이팅 구간에서는 발광 신호(EM)가 게이트 오프 전압 레벨이므로 발광 TFT(Tem1, Tem2)는 턴 오프되고 이에 따라 제 1 픽셀(PXL1) 및 제 2 픽셀(PXL2)는 발광 전압(ELVDD)와의 연결이 해제된다. 또한, 본 발명에 따르면, 발광 전압(ELVDD)는 데이터 라이팅 구간이 개시되기 이전에 종료된다.
발광 구간에서는 센싱 신호(SENSE)가 게이트 오프 전압 레벨이고, 스캔 신호(SCAN1, SCAN2)가 게이트 오프 전압 레벨이며, 발광 신호(EM)가 게이트 온 전압 레벨이다. 이에 따라, 발광 전압(ELVDD)과 스토리지 캐패시터(Cst1, Cst2)의 전압에 의해 발광 소자(ELD1, ELD2)가 발광한다. 전술한 바와 동일한 원리에서, 제 1 화소 노드(Q)에는 스토리지 캐패시터(Cst1, Cst2)에 저장된 전압이 공급되고, 발광 전압(ELVDD)이 제 3 화소 노드(B)에 공급된다. 따라서, 구동 TFT(Tdr1, Tdr2)에 전류가 흐르며 제 2 화소 노드(A)의 전압이 상승하고, 스토리지 캐패시터(Cst1, Cst2)의 전압이 그대로 유지되며, 제 1 화소 노드(Q)의 전압이 제 2 화소 노드(A)의 전압 상승에 커플링되어 상승함으로써 스토리지 캐패시터(Cst1, Cst2)의 전압 변화에 의해 픽셀들 사이의 문턱 전압 편차가 상쇄되고, 그 결과 구동 TFT(Tdr1, Tdr2)에 흐르는 드레인 전류(또는 발광 소자에 공급되는 데이터 전류)는 실제 데이터 전압(Vdata)와 레퍼런스 전압(Vref)에만 의존할 뿐 구동 TFT(Tdr1, Tdr2)의 문턱 전압에 영향을 받지 않는다.
결과적으로, 도 6 및 도 7을 참조하여 설명한 본 발명의 실시예에 따르면, 데이터 라인을 공유하는 적어도 2개의 픽셀들에 대하여 구동 TFT(Tdr1, Tdr2)에 전류가 흐르도록 설정한 상태에서 샘플링 구간과 오프셋 전압 형성 구간을 형성하고, 구동 TFT(Tdr1, Tdr2)에 전류가 흐르지 않도록 설정한 상태에서 데이터 라이팅 구간을 형성함으로써 각 픽셀에 존재하는 구동 TFT(Tdr1, Tdr2) 사이의 문턱 전압 편차를 보상할 수 있으며, 이에 나아가 픽셀들 사이의 샘플링 오차 전압의 편차를 보상할 수 있다. 이로 인해, 각 픽셀에 존재하는 구동 TFT(Tdr1, Tdr2) 사이의 문턱 전압 편차에 기인한 화소들 사이의 샘플링 오차 전압 편차를 감소시킬 수 있으며, 이로 인해 화질의 개선을 달성할 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
TC: 타이밍 컨트롤러
DD: 데이터 드라이버
GD: 게이트 드라이버
PANEL: 표시패널
PXL: 픽셀

Claims (14)

  1. 초기화 구간, 샘플링 구간, 오프셋 전압 형성 구간, 데이터 라이팅 구간, 및 발광 구간의 순서로 동작하고, 동일한 데이터 라인을 공유하는 제 1 픽셀 및 제 2 픽셀을 포함하는 표시 패널;
    데이터 전압을 상기 제 1 픽셀 및 상기 제 2 픽셀에 공급하는 데이터 드라이버;
    상기 제 1 픽셀 및 제 2 픽셀의 초기화 구간, 샘플링 구간, 오프셋 전압 형성 구간, 데이터 라이팅 구간, 및 발광 구간에 대해 결정된 전압 레벨을 갖는 제어 신호를 상기 제 1 픽셀 및 제 2 픽셀에 공급하는 게이트 드라이버; 및
    상기 데이터 드라이버 및 상기 게이트 드라이버를 제어하는 타이밍 컨트롤러를 포함하고,
    상기 제1 픽셀 및 상기 제2픽셀이 상기 샘플링 구간 및 상기 오프셋 전압 형성 구간에서 동작할 때 상기 제1픽셀 및 상기 제2픽셀은 발광 전압에 연결되고,
    상기 제1 픽셀 및 상기 제2픽셀이 상기 데이터 라이팅 구간에서 동작할 때 상기 제1픽셀 및 상기 제2픽셀은 발광 전압과 연결이 해제되고,
    상기 오프셋 전압 형성 구간은 상기 샘플링 구간보다 더 길고,
    상기 제 1 픽셀 및 상기 제 2 픽셀 각각은,
    제 1 화소 노드에 연결된 게이트 전극, 제 2 화소 노드에 연결된 소스 전극 및 제 3 화소 노드에 연결된 드레인 전극을 갖는 구동 트랜지스터,
    초기화 전압을 상기 제 2 화소 노드에 공급하는 초기화 트랜지스터,
    레퍼런스 전압 또는 데이터 전압을 상기 제 1 화소 노드에 공급하는 스캔 트랜지스터,
    발광 전압을 상기 제 3 화소 노드에 공급하는 발광 트랜지스터, 및
    상기 제 1화소 노드 및 상기 제 2 화소 노드 사이에 연결된 스토리지 캐패시터를 포함하고,
    상기 제1 픽셀의 발광 트랜지스터와 상기 제2 픽셀의 발광 트랜지스터는 동일한 발광 신호에 의해 제어되고,
    상기 제1 픽셀의 초기화 트랜지스터와 상기 제2 픽셀의 초기화 트랜지스터는 동일한 센싱 신호에 의해 제어되는,
    표시 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 발광 트랜지스터는 상기 초기화 구간에서 턴 오프되는,
    표시 장치.
  4. 제 1 항에 있어서,
    상기 발광 트랜지스터는 상기 샘플링 구간에서 턴 온되는,
    표시 장치.
  5. 제 1 항에 있어서,
    상기 발광 트랜지스터는 상기 오프셋 전압 형성 구간에서 턴 온되는,
    표시 장치.
  6. 제 1 항에 있어서,
    상기 발광 트랜지스터는 상기 데이터 라이팅 구간에서 턴 오프되는,
    표시 장치.
  7. 제 1 항에 있어서,
    상기 오프셋 전압 형성 구간에서 상기 제 1 화소 노드의 전압은 상기 구동 트랜지스터에 흐르는 전류에 따른 상기 제 2 화소 노드의 전압 변화에 커플링되어 변화되는,
    표시 장치.
  8. 제 1 항에 있어서,
    상기 스캔 트랜지스터는 상기 초기화 구간 및 상기 샘플링 구간에서 턴 온되어 상기 레퍼런스 전압을 상기 제 1 화소 노드에 공급하고,
    상기 스캔 트랜지스터는 상기 데이터 라이팅 구간에서 턴 온되어 상기 데이터 전압을 상기 제 1 화소 노드에 공급하는,
    표시 장치.
  9. 제 1 항에 있어서,
    상기 초기화 트랜지스터는 상기 초기화 구간에서 턴 온되어 상기 초기화 전압을 상기 제 2 화소 노드에 공급하는,
    표시 장치.
  10. 제 1 픽셀 및 제 2 픽셀을 포함하는 표시장치를 구동시키는 방법으로서,
    초기화 전압을 입력받는 초기화 구간 단계;
    레퍼런스 전압을 입력받고 발광 전압을 입력받는 샘플링 구간 단계;
    상기 발광 전압을 입력받는 오프셋 전압 형성 구간 단계;
    데이터 전압을 입력받는 데이터 라이팅 구간 단계; 및
    상기 발광 전압을 입력받는 발광 구간 단계를 포함하고,
    상기 발광 전압은 상기 샘플링 구간 단계에서 입력이 개시되고, 상기 오프셋 전압 형성 구간 단계에서 유지되며, 상기 데이터 라이팅 구간 단계의 개시 전에 종료되고,
    상기 오프셋 전압 형성 구간은 상기 샘플링 구간보다 더 길고,
    상기 제 1 픽셀 및 상기 제 2 픽셀 각각은
    제 1 화소 노드에 연결된 게이트 전극, 제 2 화소 노드에 연결된 소스 전극 및 제 3 화소 노드에 연결된 드레인 전극을 갖는 구동 트랜지스터,
    초기화 전압을 상기 제 2 화소 노드에 공급하는 초기화 트랜지스터,
    레퍼런스 전압 또는 데이터 전압을 상기 제 1 화소 노드에 공급하는 스캔 트랜지스터,
    발광 전압을 상기 제 3 화소 노드에 공급하는 발광 트랜지스터, 및
    상기 제 1화소 노드 및 상기 제 2 화소 노드 사이에 연결된 스토리지 캐패시터를 포함하고,
    상기 제1 픽셀의 발광 트랜지스터와 상기 제2 픽셀의 발광 트랜지스터는 동일한 발광 신호에 의해 제어되고,
    상기 제1 픽셀의 초기화 트랜지스터와 상기 제2 픽셀의 초기화 트랜지스터는 동일한 센싱 신호에 의해 제어되는,
    표시 장치의 구동 방법.
  11. 제 10 항에 있어서,
    상기 데이터 라이팅 구간 단계는 상기 제 2 화소 노드 및 상기 제 3 화소 노드 각각을 전기적으로 플로팅시키고, 상기 제 1 화소 노드에 데이터 전압을 공급하는 단계를 포함하는,
    표시 장치의 구동 방법.
  12. 제 11 항에 있어서,
    상기 초기화 구간 단계는 상기 제 3 화소 노드를 전기적으로 플로팅시키고, 상기 제 1 화소 노드에 상기 레퍼런스 전압을 공급하고, 상기 제 2 화소 노드에 초기화 전압을 공급하는 단계를 포함하는,
    표시 장치의 구동 방법.
  13. 제 12 항에 있어서,
    상기 발광 구간 단계는 상기 제 1 화소 노드에 공급되는 상기 레퍼런스 전압과 상기 데이터 전압을 차단하고, 상기 제 2 화소 노드에 공급되는 상기 초기화 전압을 차단하며, 상기 제 3 화소 노드에 상기 발광 전압을 공급하는 단계를 포함하는,
    표시 장치의 구동 방법.
  14. 제 13 항에 있어서,
    상기 오프셋 전압 형성 구간 단계에서 상기 제 1 화소 노드의 전압은 상기 구동 트랜지스터에 흐르는 전류에 따른 상기 제 2 화소 노드의 전압 변화에 커플링되어 변화되는,
    표시 장치의 구동 방법.

KR1020180173799A 2018-12-31 2018-12-31 표시장치 및 그 구동 방법 KR102663403B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180173799A KR102663403B1 (ko) 2018-12-31 2018-12-31 표시장치 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180173799A KR102663403B1 (ko) 2018-12-31 2018-12-31 표시장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20200082830A KR20200082830A (ko) 2020-07-08
KR102663403B1 true KR102663403B1 (ko) 2024-05-08

Family

ID=71601260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180173799A KR102663403B1 (ko) 2018-12-31 2018-12-31 표시장치 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR102663403B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101983562B1 (ko) * 2011-12-12 2019-05-29 엘지디스플레이 주식회사 유기발광 표시장치
KR102156776B1 (ko) * 2013-08-06 2020-09-21 엘지디스플레이 주식회사 유기전계 발광표시장치
KR102218779B1 (ko) * 2014-07-04 2021-02-19 엘지디스플레이 주식회사 Oled 표시 장치

Also Published As

Publication number Publication date
KR20200082830A (ko) 2020-07-08

Similar Documents

Publication Publication Date Title
US10032412B2 (en) Organic light emitting diode pixel driving circuit, display panel and display device
KR102339644B1 (ko) 전계 발광 표시장치
KR102333868B1 (ko) Oled 표시 장치
US11282444B2 (en) Light emitting display apparatus and method for driving thereof
US9634070B2 (en) Organic light emitting display device
US9495913B2 (en) Organic light emitting diode (OLED) pixel, display device including the same and driving method thereof
KR20160113464A (ko) 표시 장치의 화소회로 및 이를 포함하는 표시 장치
TW202125483A (zh) 電致發光顯示裝置
KR20160052943A (ko) 박막 트랜지스터 기판
CN105225631A (zh) 显示设备
KR102574596B1 (ko) 표시장치 및 그 구동방법
KR20170062603A (ko) 유기발광 다이오드 표시장치
KR20220002790A (ko) 화소 및 유기 발광 표시 장치
KR20130057595A (ko) 유기발광 다이오드 표시장치 및 그 구동방법
KR20220096666A (ko) 표시 장치 및 보상 방법
KR102189556B1 (ko) 유기발광표시장치
KR102663403B1 (ko) 표시장치 및 그 구동 방법
KR102462528B1 (ko) 유기 발광 다이오드 표시 장치
KR20230096565A (ko) 표시 장치
KR20230040819A (ko) 디스플레이 장치 및 디스플레이 구동 방법
KR102407490B1 (ko) 전계발광표시장치 및 이의 구동방법
KR102228785B1 (ko) 유기발광 표시장치 및 그의 구동방법
KR102486085B1 (ko) 화소 및 이를 포함하는 발광 표시 장치
US11749197B2 (en) Organic light emitting diode display device including compensating unit and method driving the same
KR102684599B1 (ko) 표시 장치 및 보상을 위한 센싱 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant