KR102659207B1 - 센싱 회로 및 그를 포함하는 표시장치 - Google Patents

Abstract

본 발명의 표시장치는, 픽셀들을 포함한 표시패널; 센싱채널과 제1 입력단자를 연결하는 시스템 입력라인을 통해 상기 픽셀들로부터 센싱전류를 공급받고 제2 입력단자에 연결된 기준 전압 라인을 통해 기준전압을 공급받고, 상기 시스템 입력라인에 접속되어 상기 시스템 입력라인의 전위와 상기 기준전압의 전위차이를 저장하는 스케일링 커패시터를 포함하는 적분기; 상기 적분기의 출력 전압을 샘플링하는 샘플링부; 및 상기 샘플링부로부터 수신된 전압을 디지털 센싱값으로 변환한 후 출력하는 아날로그 디지털변환기(Analog to Digital Conversion, ADC);를 포함한다.

Description

센싱 회로 및 그를 포함하는 표시장치{SENSING CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME}

본 발명은 센싱 회로 및 그를 포함하는 표시장치에 관한 것이다.

유기발광 표시장치는 OLED를 각각 포함한 픽셀들을 매트릭스 형태로 배열하고 비디오 데이터의 계조에 따라 픽셀들의 휘도를 조절한다. 픽셀들 각각은 게이트전극과 소스전극 사이에 걸리는 전압에 따라 OLED에 흐르는 구동전류를 제어하는 구동 소자 즉, 구동 TFT(Thin Film Transistor)를 포함한다. OLED와 구동 TFT는 온도나 열화에 의해 그 전기적 특성이 변한다. OLED 및/또는 구동 TFT의 전기적 특성이 픽셀들마다 달라지면 동일 비디오데이터에 대해 픽셀들 간 휘도가 달라지므로 원하는 화상 구현이 어렵다.

OLED 또는 구동 TFT에 대한 전기적 특성 변화를 보상하기 위해 외부 보상 기술이 알려져 있다. 외부 보상 기술은 OLED나 구동 TFT의 전기적 특성 변화를 센싱하고, 그 센싱 결과를 기초로 디지털 비디오 데이터를 변조하는 것이다. 외부 보상 기술에는 전압 센싱 방식과 전류 센싱 방식이 알려져 있다. 이 중 전류 적분기를 이용한 전류 센싱 방식은 저전류 및 고속 센싱이 가능하여 상대적으로 센싱 시간을 줄이는 데 유리하다. 이에, 전류 적분기를 이용한 전류 센싱 회로의 성능을 향상시키기 위한 연구가 계속되고 있다.

상술한 배경기술의 문제점을 해결하기 위한 본 발명은 픽셀들의 전류 특성을 감지할 수 있는 센싱 회로 및 그를 포함하는 표시장치를 제공하는 것을 목적으로 한다.

또한, 본 발명은 픽셀들의 전류 특성을 감지할 수 있는 센싱 회로의 사이즈를 감소시키고, 결과적으로 데이터 드라이브 IC의 사이즈도 감소시키는 것을 목적으로 한다.

또한, 본 발명은 대면적, 고해상도의 디스플레이장치일수록 센싱라인의 로드가 증가하여 센싱 전 초기화 시간이 증가하는 것을 개선하는 것을 목적으로 한다.

상술한 과제 해결 수단으로 본 발명의 표시장치는, 픽셀들을 포함한 표시패널; 센싱채널과 제1 입력단자를 연결하는 시스템 입력라인을 통해 상기 픽셀들로부터 센싱전류를 공급받고 제2 입력단자에 연결된 기준 전압 라인을 통해 기준전압을 공급받고, 상기 시스템 입력라인에 접속되어 상기 시스템 입력라인의 전위와 상기 기준전압의 전위차이를 저장하는 스케일링 커패시터를 포함하는 적분기; 상기 적분기의 출력 전압을 샘플링하는 샘플링부; 및 상기 샘플링부로부터 수신된 전압을 디지털 센싱값으로 변환한 후 출력하는 아날로그 디지털변환기(Analog to Digital Conversion, ADC);를 포함한다.

상기 스케일링 커패시터는 일 단이 상기 제1 입력단자와 연결되고 타단이 상기 센싱 채널과 연결될 수 있다.

상기 스케일링 커패시터와 상기 제1 입력단자 사이에 접속되는 스위치를 더 포함할 수 있다.

상기 센싱 채널과 상기 스케일링 커패시터 사이에 접속되는 제1스위치를 포함할 수 있다.

상기 시스템 입력라인에 시스템 기준전압을 인가하거나 해제하는 제2스위치를 포함할 수 있다.

상기 적분기는, 상기 제1 입력단자, 상기 제2 입력단자 및 상기 출력 전압을 출력하는 출력 단자를 포함한 증폭기(AMP); 상기 증폭기(AMP)의 제1 입력단자와 출력 단자 사이에 접속되며 상기 스케일링 커패시터와 병렬 연결되는 적분 커패시터; 및 상기 적분 커패시터와 상기 스케일링 커패시터의 양단에 접속된 리셋 스위치;를 포함할 수 있다.

상기 스케일링 커패시터는 상기 적분 커패시터보다 커패시턴스가 클 수 있다.

상기 샘플링부는, 상기 적분기에서 출력되는 출력 전압을 저장하는 샘플링 커패시터; 및 상기 적분기와 상기 샘플링 커패시터 사이에 접속되는 샘플링 스위치를 포함하고, 상기 샘플링 커패시터는 적어도 둘 이상의 각기 다른 크기의 기준전압이 선택적으로 연결될 수 있다.

상기 샘플링 커패시터는 상기 기준전압에 따라 상기 적분기에서 출력되는 출력 전압을 상기 아날로그 디지털변환기에 입력 가능한 전압 범위로 출력할 수 있다.

상기 샘플링 커패시터에 상기 적어도 둘 이상의 각기 다른 크기의 기준전압을 선택적으로 연결하는 적어도 하나 이상의 스위치를 더 포함할 수 있다.

상술한 과제 해결 수단으로 본 발명의 센싱 회로는, 제1 입력단자, 제2 입력단자 및 출력 단자를 포함한 증폭기(AMP); 센싱채널과 상기 제1 입력단자를 연결하는 시스템 입력라인에 접속되는 스케일링 커패시터; 상기 증폭기(AMP)의 제1 입력단자와 출력 단자 사이에 접속되며 상기 스케일링 커패시터와 병렬 연결되는 적분 커패시터; 및 상기 적분 커패시터와 상기 스케일링 커패시터의 양단에 접속된 리셋 스위치;를 포함한다.

상기 출력단자에 연결된 샘플링 스위치; 상기 샘플링 스위치를 통해 공급되는 상기 증폭기의 출력전압을 저장하는 샘플링 커패시터; 및 상기 샘플링 커패시터에 적어도 둘 이상의 다른 크기를 갖는 기준전압을 선택적으로 연결하는 스위치;를 포함할 수 있다.

본 발명은 적분기 회로 및 샘플링부 회로에 스케일링 기능을 부가하여 센싱부를 구성함으로써, 스케일러로 인해 요구되는 설계면적을 감소시킬 수 있고 결과적으로 센싱 회로의 사이즈 감소시킬 수 있다.

또한, 적분기 회로의 구성 변화에 따라 대면적, 고해상도의 디스플레이장치일수록 센싱라인의 로드가 증가하여 센싱 전 초기화 시간이 증가하는 것을 개선할 수 있다.

도 1은 본 발명의 실시예에 따른 표시장치의 개략적인 블럭도이다.
도 2는 본 발명의 실시예에 따른 타이밍 제어부와 데이터 드라이버 IC를 이용한 외부 보상 회로의 구성을 개략적으로 보여주는 도면이다.
도 3은 본 발명의 제1실시예에 따른 센싱부의 구성을 간략히 보여주는 도면이다.
도 4는 본 발명의 제1실시예에 따른 센싱부의 구성을 상세히 보여주는 도면이다.
도 5는 본 발명의 제1실시예에 따른 센싱부의 동작 파형과, 동작 파형에 따른 각 노드에서의 전압변화를 보여주는 도면이다.
도 6은 본 발명의 제2실시예에 따른 센싱부의 구성을 간략히 보여주는 도면이다.
도 7은 본 발명의 제2실시예에 따른 센싱부의 구성을 상세히 보여주는 도면이다.
도 8은 본 발명의 제2실시예에 따른 센싱부에 입력되는 신호 파형과, 신호 파형에 따른 각 노드에서의 전압변화를 보여주는 도면이다.
도 9 내지 도 12은 본 발명의 제2실시예에 따른 센싱부의 동작 방법을 설명하기 위한 도면들이다.
도 13은 본 발명의 제2실시예에 따른 센싱부의 동작 과정과 출력 전압을 보여주는 도면이다.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.

본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.

명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다.

이하, 첨부된 도면을 참조하여 본 명세서의 실시예를 상세히 설명한다. 이하의 설명에서, 본 명세서와 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 1은 본 발명의 실시예에 따른 표시장치의 개략적인 블럭도이다.

도 1을 참조하면, 표시장치는, 다수의 픽셀이 형성된 표시패널(10), 스캔 구동부(13), 데이터 드라이버 IC(12) 및 타이밍 제어부(11) 등을 포함한다.

표시패널(10)에는 다수의 데이터라인들(14A), 다수의 센싱라인들(14B) 및 다수의 스캔 라인들(15)이 배치된다. 다수의 데이터라인들(14A), 다수의 센싱라인들(14B) 및 다수의 스캔 라인들(15)의 교차 영역에는 픽셀들(PXL)이 배치된다. 픽셀들(PXL)은 빛을 발광하는 유기발광소자(이하 OLED)와 이를 구동하기 위한 구동 트랜지스터(이하 구동 TFT) 등을 각각 포함한다.

타이밍 제어부(11)는 영상 처리부로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터신호(DATA)를 공급받는다. 타이밍 제어부(11)는 구동신호에 기초하여 스캔 구동부(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 드라이버 IC(12)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다.

스캔 구동부(13)는 타이밍 제어부(11)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 스캔신호를 출력한다. 스캔 구동부(13)는 스캔라인들(15)을 통해 스캔하이전압과 스캔로우전압으로 이루어진 스캔신호를 출력한다. 스캔 구동부(13)는 IC(Integrated Circuit) 형태로 형성되거나 표시패널(10)에 게이트인패널(Gate In Panel) 방식으로 형성될 수 있다.

데이터 드라이버 IC(12)는 타이밍 제어부(11)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 감마 기준전압을 기반으로 디지털 형태의 데이터신호(DATA)를 아날로그 형태의 데이터전압으로 변환한다.

픽셀들(PXL)에 포함된 OLED나 구동 TFT와 같은 소자는 구동 시간에 비례하여 열화되고 특성(예를 들면 문턱전압)이 저하될 수 있다. 이를 보상하기 위해, 데이터 드라이버 IC(12)는 픽셀들(PXL) 중 적어도 하나의 픽셀에 포함된 소자의 특성을 센싱하고 센싱된 센싱 데이터(SD)를 타이밍 제어부(11)로 피드백한다. 타이밍 제어부(11)는 데이터 드라이버 IC(12)로부터 피드백된 센싱 데이터(SD)에 기초하여 픽셀(P)에 기입할 데이터신호(DATA)를 보정할 수 있다. 픽셀에 포함된 소자를 센싱하는 회로는 데이터 드라이버 IC(12)가 아닌 별도의 센싱 회로로 구현될 수 있다. 그러나 이하에서는 센싱 회로가 데이터 드라이버 IC(12)의 내부에 포함된 것을 일례로 설명한다.

도 2는 본 발명의 실시예에 따른 타이밍 제어부와 데이터 드라이버 IC를 이용한 외부 보상 회로의 구성을 개략적으로 보여주는 도면이다.

도 2를 참조하면, 타이밍 제어부(11)는 데이터 보상을 위한 센싱 데이터(SD)가 저장되는 보상 메모리(28)와 센싱 데이터(SD)에 기초하여 픽셀(P)에 기입될 데이터신호(DATA)를 보상하는 보상부(26)를 포함한다.

타이밍 제어부(11)는 미리 정해진 센싱 프로세스에 따라 센싱 구동을 위한 제반 동작을 제어할 수 있다. 즉, 센싱 구동은 시스템 전원이 인가되고 있는 도중에 표시장치의 화면만 꺼진 상태, 예컨대, 대기모드, 슬립모드, 저전력모드 등에서 수행될 수도 있다. 단 이에 제한되지 않는다.

보상부(26)는 보상 메모리(28)에 저장된 센싱 데이터(SD)에 기초하여 픽셀(P)에 기입될 데이터신호(DATA)를 보정한 후 데이터 드라이브 IC(12)로 출력한다.

데이터 드라이버 IC(12)는 픽셀(P)에 기입할 데이터전압을 출력하는 전압 공급부(20)와 픽셀(P)에 포함된 소자의 특성을 센싱하는 센싱부(24)를 포함한다.

전압공급부(20)는 데이터라인(14A)에 연결된 데이터 채널을 통해 디스플레이용 데이터전압이나 센싱용 데이터전압을 출력할 수 있다. 전압공급부(20)는 다수의 데이터 채널을 가질 수 있다. 전압공급부(20)는 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 변환기(Digital to Analog converter, DAC) 등을 포함하며 디스플레이용 데이터전압 또는 센싱용 데이터전압을 생성한다.

전압공급부(20)는 디스플레이 구동 시 타이밍 제어부(11)가 제공하는 데이터 타이밍 제어신호(DDC)에 응답하여 디스플레이용 데이터전압을 생성한다. 전압공급부(20)는 디스플레이용 데이터전압을 데이터라인(14A)에 공급한다. 디스플레이 구동 시, 데이터라인(14A)에 공급된 디스플레이용 데이터전압은 디스플레이용 스캔신호(SCAN)의 턴 온 타이밍에 동기하여 픽셀(P)에 인가된다.

전압공급부(20)는 센싱 구동 시, 미리 설정된 센싱용 데이터전압을 생성한다. 전압공급부(20)는 센싱용 데이터전압을 데이터라인(14A)에 공급한다. 센싱 구동 시, 데이터라인(14A)에 공급된 센싱용 데이터전압은 센싱용 스캔신호(SCAN)의 턴 온 타이밍에 동기하여 픽셀(P)에 인가된다. 센싱용 데이터전압에 의해 픽셀(P)에 포함된 구동 TFT의 게이트-소스 간 전압이 프로그래밍되며, 구동 TFT의 게이트-소스 간 전압에 따라 구동 TFT에 흐르는 구동 전류가 결정된다.

센싱부(24)는 센싱라인(14B)에 연결된 센싱 채널을 통해 표시패널(10)을 센싱할 수 있다. 센싱부(24)는 다수의 센싱 채널을 가질 수 있다. 센싱부(24)는 센싱라인(14B)을 통해 픽셀(P)에 포함된 소자의 특성을 센싱한다. 센싱부(24)는 픽셀(P)에 포함된 구동 TFT의 드레인전극과 OLED의 애노드전극 사이에 정의된 센싱 노드를 센싱할 수 있다. 센싱부(24)는 타이밍 제어부(11)의 제어에 의해 센싱 구동을 한다. 센싱부(24)는 픽셀(P)로부터 신호를 센싱 및 샘플링하고 샘플링 결과를 아날로그-디지털변환기(Analog to Digital converter, 이하, ADC라 함)로 변환하여 타이밍 제어부(11)로 출력한다.

센싱 구동은 디스플레이 구동 중의 수직 블랭크 기간에서 수행되거나, 또는 디스플레이 구동이 시작되기 전의 파워 온 시퀀스 기간에서 수행되거나, 또는 디스플레이 구동이 끝난 후의 파워 오프 시퀀스 기간에서 수행될 수 있다. 단 이에 제한되지 않으며 센싱 구동은 디스플레이 구동 중의 수직 액티브 기간에서 수행되는 것도 가능하다. 수직 블랭크 기간은 입력 영상 데이터가 기입되지 않는 기간으로서, 1 프레임 분의 입력 영상 데이터가 기입되는 수직 액티브 구간들 사이마다 배치된다. 파워 온 시퀀스 기간은 구동 전원이 온 된 후부터 입력 영상이 표시될 때까지의 과도 기간을 의미한다. 파워 오프 시퀀스 기간은 입력 영상의 표시가 끝난 후부터 구동 전원이 오프될 때까지의 과도 기간을 의미한다.

도 3은 본 발명의 제1실시예에 따른 센싱부의 구성을 간략히 보여주는 도면이다.

센싱부(24)는, 적분기(210), 샘플링부(220), 스케일러(230) 및 아날로그-디지털변환기(240) 등을 포함할 수 있다.

적분기(210)는 표시패널(10)로부터 입력되는 센싱전류(IPXL)를 적분하여 적분값을 출력한다.

샘플링부(220)는 센싱기간 동안 적분기(210)로부터 출력된 적분값에 기초하여 샘플링 신호를 출력한다.

아날로그-디지털변환기(240)는 샘플링부(220)에서 출력되는 센싱전류(IPXL)의 샘플링 신호를 디지털 형태의 센싱 데이터(SD)로 변환하여 출력한다. 여기서, 아날로그-디지털변환기(240)는 그 입력 전압 범위가 정해져 있다. 아날로그-디지털변환기(240)의 입력이 정해진 입력 범위를 벗어나는 경우, 출력값은 입력 전압 범위의 하한값으로 언더 플로우(underflow)되거나, 입력 전압 범위의 상한값으로 오버 플로우(overflow) 될 수 있다. 이에, 샘플링부(220)와 아날로그-디지털변환기(240) 사이에는 스케일러(230)가 연결된다.

스케일러(230)는 아날로그-디지털변환기(240)의 입력 전압 범위에 맞추어 샘플링부(220)에서 출력된 샘플링 신호의 전압 범위를 스케일링한다.

도 4는 본 발명의 제1실시예에 따른 센싱부(24)의 구성을 상세히 도시한 회로도이고, 도 5는 도 4의 센싱부의 동작 파형과, 동작 파형에 따른 각 노드에서의 전압변화를 보여주는 도면이다.

도 4를 참조하면, 센싱부(24)는 채널(CH)을 통해 표시패널(10)로부터 센싱전류(IPXL)를 입력받는다. 채널(CH)은 적분기(210)와 시스템 입출력 라인(SIO Line)으로 연결되어 채널(CH)로 입력된 센싱전류(IPXL)가 적분기(210)에 입력될 수 있다. 채널(CH)에는 표시패널(10)의 센싱라인(14b, 도 2 참조)이 연결되기 때문에, 디스플레이 구동 시 채널(CH)과 연결된 시스템 입출력 라인(SIO Line)에는 구동 기준전압(VPRER)이 인가되어야 하고, 센싱 구동 시 시스템 입출력 라인(SIO Line)은 적분기(210)로 연결되어야 한다. 이에, 채널(CH)과 시스템 입출력 라인(SIO Line) 사이에는 센싱 구동시 인가되는 시스템 신호(SIO)에 따라 적분기(210)로 센싱전류(IPXL)가 입력되도록 동작하는 제1스위치(SW1)와 디스플레이 구동시 시스템 입출력 라인(SIO Line)에 구동 기준전압(VPRER)이 인가되도록 동작하는 제2스위치(SW2)가 연결된다.

적분기(210)는 반전 입력단자(-)와 비반전 입력단자(+) 및 출력단자를 갖는 앰프(AMP)를 포함한다. 앰프(AMP)의 반전 입력단자(-)와 출력단자 사이에는 적분 커패시터(CFB)가 연결되고, 적분 커패시터(CFB)의 양단에는 초기화 신호(INIT)에 의해 온오프 되는 제4스위치(SW4)가 병렬 연결된다.

앰프(AMP)의 비반전 입력단자(+)에는 적분기 기준전압(VREF_CI)가 입력된다.

앰프(AMP)의 반전 입력단자(-)에는 시스템 입출력 라인(SIO Line)이 연결된다. 센싱 구동 시 시스템 입출력 라인(SIO Line)에 접속된 제1스위치(SW1)가 턴온되어 센싱전류(IPXL)가 앰프(AMP)의 반전 입력단자(-)에 입력된다. 앰프(AMP)는 센싱 구동시 입력되는 센싱전류(IPXL)를 적분하여 출력한다. 디스플레이 구동 시 제1스위치(SW1)는 오프상태로 유지되어 앰프(AMP)의 반전 입력단자(-)와 시스템 입출력 라인(SIO Line)의 연결이 해제된다. 디스플레이 구동 시 제1스위치(SW1)는 오프되는 대신 제2스위치(SW2)가 턴온되어, 시스템 입출력 라인(SIO Line)에 구동 기준전압(VPRER)이 입력된다.

샘플링부(220)는 샘플링 신호(SAM)에 의해 온오프되는 제3스위치(SW3)와 샘플링 커패시터(CSAM)를 포함한다. 앰프(AMP)에서 출력된 적분값은 제3스위치(SW3)의 온/오프 동작에 따라 샘플링 커패시터(CSAM)에 샘플링된다. 샘플링 커패시터(CSAM)의 일 단은 앰프 출력단(CI_OUT)에 연결되고 타단은 제2 기준전압(EVREF2)과 연결된다.

스케일러(230)는 아날로그-디지털변환기(240)의 입력 전압 범위에 맞추어 샘플링부(220)에서 출력된 샘플링 신호의 전압 범위를 스케일링한다. 이를 위해 스케일러(230)는 복수개의 스위치와 복수개의 커패시터를 포함하고, 제1 기준전압(EVREF1)을 입력받아 샘플링 신호의 전압 범위를 스케일링할 수 있다.

도 5는 도 4의 구성을 갖는 센싱부(24)의 동작을 설명하기 위한 파형도로서, 디스플레이 구동기간(Active) 사이의 블랭크 기간(V-blank) 동안 센싱 구동하는 경우를 예시한 것이다.

디스플레이 구동기간(Active)에는 제2스위치(SW2)의 제어신호(RPRE)만 온레벨로 인가되고, 제1스위치(SW1)의 제어신호, 제4스위치의 제어신호(INIT) 및 제3스위치의 제어신호(SAM)는 모두 오프레벨로 인가된다.

디스플레이 구동기간(Active)에는 제1스위치(SW1)가 오프됨에 따라 시스템 입출력 라인(SIO Line)과 적분기(210)와의 연결이 해제된다. 반면, 제2스위치(SW2)가 터온됨에 따라 시스템 입출력 라인(SIO Line)에는 구동 기준전압(VPRER)이 인가된다. 적분기(210)의 초기화 스위치인 제4스위치(SW4)가 오프상태로 유지됨으로 앰프(AMP)의 출력단(CI_OUT)은 앰프(AMP)의 비반전 입력(+)의 전압과 같은 적분기 기준전압(VREF_CI)으로 유지된다. 샘플링부(220)의 샘플링 스위치인 제3스위치(SW3)도 오프상태로 유지된다.

블랭크 기간(V-blank)에는 센싱 구동이 수행된다. 센싱 구동 동안에는 제1스위치(SW1)의 제어신호는 온레벨로 유지되고 제2스위치(SW2)의 제어신호(RPRE)는 오프레벨로 유지된다.

센싱 구동 동안에는 시스템 입출력 라인(SIO Line)에 접속된 제1스위치(SW1)가 턴온되어 센싱전류(IPXL)가 앰프(AMP)의 반전 입력단자(-)에 입력된다. 센싱 구동 시 앰프(AMP)가 적분기로 구동하기 위해서는 반전 입력단자(-)의 전압이 비반전 입력단자(+)의 전압과 같은 적분기 기준전압(VREF_CI)까지 상승해야 한다. 이에, 시스템 입출력 라인(SIO Line)의 전압이 적분기 기준전압(VREF_CI)으로 설정(Setting)된다.

센싱 구동 기간은, 초기화 기간(Tini), 센싱 기간(Tsen), 및 샘플링 기간(Tsam)을 포함 수 있다.

초기화 기간(Tini)에는 초기화 신호(INIT)와 샘플링 신호(SAM)가 턴온 레벨로 인가된다.

초기화 신호(INIT)가 턴온 레벨로 인가됨에 따라 제4스위치(SW4)가 턴온 된다. 초기화 스위치인 제4스위치(SW4)의 턴 온으로 인해 앰프(AMP)는 이득이 1인 유닛 게인 버퍼로 동작한다. 초기화 기간(Tini)에서 앰프(AMP)의 입력 단자들(+,-)과 출력단(CI_OUT), 시스템 입출력 라인(SIO Line)은 모두 적분기 기준전압(VREF_CI)으로 초기화된다.

센싱 기간(Tsen)에는 초기화 신호(INIT)가 오프 레벨로 인가되고 샘플링 신호(SAM)가 턴온 레벨로 유지되다가 샘플링 시간이 경과하면 오프레벨로 전환된다.

초기화 신호(INIT)가 오프 레벨로 인가됨에 따라 제4스위치(SW4)가 턴 오프된다. 초기화 스위치인 제4스위치(SW4)가 턴 오프됨에 따라 앰프(AMP)는 전류 적분기(CI)로 동작하여 동작하며, 적분 커패시터(CFB)를 이용하여 센싱전류(IPXL)를 적분한다.

센싱 기간(Tsen)에 앰프(AMP)의 반전 입력단자(-)에 유입되는 센싱전류(IPXL)에 의해 적분 커패시터(CFB)의 양단 전위차는 센싱 시간이 경과 할수록, 즉 축적되는 센싱전류(IPXL)가 증가할수록 커진다. 그런데, 앰프(AMP)의 특성상 반전 입력단자(-) 및 비 반전입력단자(+)는 가상 접지(Virtual Ground)를 통해 쇼트되어 서로 간 전위차가 0이므로, 센싱 기간(Tsen)에서 반전 입력단자(-)의 전위는 적분 커패시터(CFB)의 전위차 증가에 상관없이 적분기 기준전압(VREF_CI)으로 유지된다. 그 대신, 적분 커패시터(CFB)의 양단 전위차에 대응하여 앰프(AMP)의 출력 단(CI_OUT)의 전위가 낮아진다. 이러한 원리로 센싱 기간(Tsen)에서 채널(CH)로 입력되는 센싱전류(IPXL)는 적분 커패시터(CFB)를 통해 전압값인 적분값으로 출력된다. 적분기(210)에서 출력된 적분값은 샘플링 스위치인 제3스위치(SW3)를 경유하여 샘플링 커패시터(Csam)에 저장된다.

샘플링 기간(Tsam)에서 샘플링 스위치(SAM)가 턴오프 되면, 샘플링 커패시터(CSAM)에 저장된 샘플링신호가 스케일러(230)를 경유하여 ADC(240)에 입력된다. 샘플링신호는 ADC(240)에서 디지털 센싱값(SD)으로 변환된 후 타이밍 콘트롤러(11)에 전송된다.

이러한 본 발명의 전류 적분기(210)에 포함되는 적분 커패시터(CFB)의 커패시턴스는 센싱 라인(SIO)에 존재하는 기생 커패시턴스에 비해 수백 분의 1만큼 작아, 본 발명의 전류 센싱 방식은 센싱 가능한 적분값(Vsen) 수준까지 센싱전류(IPXL)를 인입하는 데 소요되는 시간이 종래의 전압 센싱 방식에 비해 획기적으로 짧아짐으로, 저전류 고속 센싱이 가능하다는 장점이 있다.

도 6 내지 도 11은 본 발명의 제2실시예에 따른 센싱부의 구성과 동작을 설명하기 위한 도면이다. 본 발명의 제2실시예는 제1실시예의 스케일러(230)의 구성을 제거한 것이다. 샘플링신호를 스케일링하기 위해 사용되는 스케일러(230)는 다수개의 커패시터로 구성되기 때문에 넓은 설계면적이 필요하다. 본 발명의 제2실시예는 스케일러로 인해 요구되는 설계면적을 감소시키기 위해, 적분기 회로 및 샘플링부 회로에 스케일링 기능을 부가하여 센싱부를 구성하고 있다. 또한, 적분기 회로의 구성 변화에 따라, 제1실시예에 비해 센싱 구동 시 초기화 기간(Tini)을 단축할 수 있다.

도 6은 본 발명의 제2실시예에 따른 센싱부의 구성을 간략히 보여주는 도면이다.

본 발명의 제2실시예에 따른 센싱부(24)는, 적분기/스케일러(250), 샘플링부(260) 및 아날로그-디지털변환기(240) 등을 포함할 수 있다.

적분기/스케일러(250)는 센싱전류(IPXL)가 입력되는 시스템 입출력 라인(SIO Line)의 전압을 스케일 다운하여 전압의 변화량만 적분하여 출력한다.

샘플링부(260)는 센싱기간 동안 적분기(210)로부터 출력된 적분값에 기초하여 샘플링 신호를 출력한다. 본 발명의 제2실시예에 따른 센싱부(24)에서 샘플링부(260)는 샘플링 신호의 레벨을 다운하여 출력할 수 있다. 샘플링부(260)에서 출력되는 샘플링 신호는 이미 적분기/스케일러(250)에서 스케일링 다운처리가 되고, 샘플링부(260)에서 레벨 다운 처리가 완료된 상태이므로 추가 스케일링 과정 없이 바로 아날로그-디지털변환기(240)로 입력 처리될 수 있다.

아날로그-디지털변환기(240)는 샘플링부(260)에서 출력되는 센싱전류(IPXL)의 샘플링 신호를 디지털 형태의 센싱 데이터(SD)로 변환하여 출력한다.

이와 같이, 본 발명의 제2실시예는 별도의 스케일러 회로를 추가하지 않고도 센싱부를 구성하는 것이 가능하다.

도 7은 본 발명의 제2실시예에 따른 센싱부의 구성을 상세히 도시한 회로도이고, 도 8은 도 7의 센싱부에 입력되는 신호 파형과, 신호 파형에 따른 각 노드에서의 전압변화를 보여주는 도면이다.

도 7을 참조하면, 센싱부(24)는 채널(CH)을 통해 표시패널(10)로부터 센싱전류(IPXL)를 입력받는다. 채널(CH)은 적분기/스케일러(250)와 시스템 입출력 라인(SIO Line)으로 연결되어 채널(CH)로 입력된 센싱전류(IPXL)가 적분기/스케일러(250)에 입력될 수 있다. 채널(CH)에는 표시패널(10)의 센싱라인(14b, 도 2 참조)이 연결되기 때문에, 디스플레이 구동 시 채널(CH)과 연결된 시스템 입출력 라인(SIO Line)에는 구동 기준전압(VPRER)이 인가되어야 하고, 센싱 구동 시 시스템 입출력 라인(SIO Line)은 적분기(210적분기/스케일러(250)로 연결되어야 한다. 이에, 채널(CH)과 시스템 입출력 라인(SIO Line) 사이에는 센싱 구동시 인가되는 시스템 신호(SIO)에 따라 적분기/스케일러(250)로 센싱전류(IPXL)가 입력되도록 동작하는 제1스위치(SW1)와 디스플레이 구동시 시스템 입출력 라인(SIO Line)에 구동 기준전압(VPRER)이 인가되도록 동작하는 제2스위치(SW2)가 연결된다.

적분기/스케일러(250)는 반전 입력단자(-)와 비반전 입력단자(+) 및 출력단자를 갖는 앰프(AMP)를 포함한다. 본 발명의 제2실시예에 따른 적분기/스케일러(250)는 제1실시예의 적분기(210)에 비해 시스템 입출력 라인(SIO Line)에 스케일링 커패시터(CADD)를 더 포함하고, 스케일링 커패시터(CADD)가 접속된 시스템 입출력 라인(SIO Line)을 반전 입력단자(-)에 연결하는 제5스위치(SW5) 및 시스템 입출력 라인(SIO Line)을 반전 입력단자(-)에 바로 연결할 수 있는 제6스위치(SW6)를 더 포함한다.

앰프(AMP)의 반전 입력단자(-)와 출력단(CI_OUT) 사이에는 그 일단이 앰프(AMP)의 출력단(CI_OUT)과 연결되고 타단이 입력단자(-)로 연결되는 시스템 입출력 라인(SIO Line)에 연결되는 적분 커패시터(CFB)가 연결된다.

앰프(AMP)의 반전 입력단자(-)로 연결되는 시스템 입출력 라인(SIO Line)에는 그 일단이 반전 입력단자(-)로 연결되고 타단이 적분 커패시터(CFB)와 연결되는 스케일링 커패시터(CADD)가 연결된다.

스케일링 커패시터(CADD)와 적분 커패시터(CFB)가 병렬 연결될 수 있도록 스케일링 커패시터(CADD)의 일단과 적분 커패시터(CFB)의 일단을 상호 연결하는 초기화 스위치인 제4스위치(SW4)가 연결된다.

스케일링 커패시터(CADD)와 앰프(AMP)의 반전 입력단자(-) 사이에서 온오프 동작하는 제5스위치(SW5)가 접속된다.

스케일링 커패시터(CADD)와 적분 커패시터(CFB)가 연결된 시스템 입출력 라인(SIO Line)에 일단이 연결되고 타단은 반전 입력단자(-)와 제5스위치(SW5) 사이에 연결되어 온오프 동작하는 제6스위치(SW6)가 연결된다.

앰프(AMP)의 비반전 입력단자(+)에는 적분기 기준전압(VREF_CI)가 입력된다.

앰프(AMP)는 센싱 구동시 입력되는 센싱전류(IPXL)를 적분하여 출력한다. 디스플레이 구동 시 제1스위치(SW1)는 오프상태로 유지되어 앰프(AMP)의 반전 입력단자(-)와 시스템 입출력 라인(SIO Line)의 연결이 해제된다. 디스플레이 구동 시 제1스위치(SW1)는 오프되는 대신 제2스위치(SW2)가 턴온되어, 시스템 입출력 라인(SIO Line)에 구동 기준전압(VPRER)이 입력된다.

이러한 구성을 갖는 적분기(250)의 동작 방법은 이 후, 도 8 내지 도 12를 참조하여 더 상세히 설명하기로 한다.

샘플링부(260)는 샘플링 신호(SAM)에 의해 온오프되는 제3스위치(SW3)와 샘플링 커패시터(CSAM)를 포함한다. 본 발명의 제2실시예에 따른 샘플링부(260)는 제1실시예의 샘플링부(220)는에 비해 샘플링 커패시터(CSAM)의 기준 전압을 제1 기준전압(EVREF1) 또는 제2 기준전압(EVREF2)으로 연결하는 차이가 있다. 제2 기준전압(EVREF2)은 제1 기준전압(EVREF1)에 비해 크게 설정된다. 샘플링 커패시터(CSAM)에 앰프(AMP)의 적분값이 저장되는 동안에는 제2 기준전압(EVREF2)이 연결되고, 샘플링 커패시터(CSAM)에 저장된 샘플링 값을 ADC(240)에 입력 가능한 범위로 레벨 다운하기 위해 제1 기준전압(EVREF1)이 연결된다. 제2 기준전압(EVREF2)은 6.5V정도로 설정될 수 있고 제1 기준전압(EVREF1)은 0.4V정도로 설정될 수 있다.

샘플링 커패시터(CSAM)의 일 단은 제3스위치(SW3)와 연결되고, 타단은 제1 기준전압(EVREF1) 또는 제2 기준전압(EVREF2)에 연결된다. 이를 위해, 샘플링부(260)는 샘플링 커패시터(CSAM)와 제1 기준전압(EVREF1)의 연결을 선택하는 제8스위치(SW8) 및 샘플링 커패시터(CSAM)와 제2 기준전압(EVREF2)의 연결을 선택하는 제7스위치(SW7)를 포함한다.

도 8은 도 7의 센싱부에 입력되는 신호 파형과, 신호 파형에 따른 각 노드에서의 전압변화를 보여주는 도면이다.

도 8을 참조하면, 센싱 구동 기간은, 초기화 기간(Tini), 센싱 기간(Tsen), 및 샘플링 기간(Tsam)을 포함 수 있으며, 샘플링 기간(Tsam)은 제1 스케일 기간(tscale1) 및 제2 스케일 기간(tscale2)으로 나뉠 수 있다.

제2스위치(SW2)의 제어신호(RPRE)는 초기화 기간(Tini)에만 온 레벨로 인가되어 제2스위치(SW2)를 턴온시키고, 나머지 가간에는 오프 레벨로 유지된다.

초기화 신호(INIT)는 초기화 기간(Tini)에 온 레벨로 인가되었다가 오프 레벨로 전환되고 제1 스케일 기간(tscale1)에 다시 온 레벨로 인가된다. 이에, 제4스위치(SW4)는 초기화 기간(Tini)과 제1 스케일 기간(tscale1)동안 턴온된다.

제1스위치(SW1)의 제어신호(SIO)는 초기화 기간(Tini)과 센싱 기간(Tsen)동안 온 레벨로 인가되어 제1스위치(SW1)를 턴온시키고, 이후에는 오프 레벨로 유지된다.

제5스위치(SW5)의 제어신호는 초기화 기간(Tini)과 센싱 기간(Tsen)동안 온 레벨로 인가되어 제5스위치(SW5)를 턴온시키고, 이 후에는 오프 레벨로 유지된다.

제6스위치(SW6)의 제어신호는 제1 스케일 기간(tscale1)에만 온 레벨로 인가되어 제6스위치(SW6)를 턴온하고, 나머지 가간에는 오프 레벨로 유지된다.

샘플링 신호(SAM)는 초기화 기간(Tini), 센싱 기간(Tsen), 및 샘플링 기간(Tsam) 중 제1 스케일 기간(tscale1) 동안 온 레벨로 입력되어 제3스위치(SW3)을 턴온시키고 제2 스케일 기간(tscale2)에는 오프 레벨로 전환된다.

제7스위치(SW7)의 제어신호는 초기화 기간(Tini), 센싱 기간(Tsen), 및 샘플링 기간(Tsam) 중 제1 스케일 기간(tscale1) 동안 온 레벨로 입력되고 제2 스케일 기간(tscale2)에는 오프 레벨로 전환된다.

제8스위치(SW8)의 제어신호는 제2 스케일 기간(tscale2)에만 온 레벨로 인가되어 제8스위치(SW8)를 턴온시키고, 나머지 가간에는 오프 레벨로 유지된다.

이러한 구동 신호를 입력받아 도 7의 센싱부는 초기화 동작, 센싱 동작 및 샘플링 동작을 수행할 수 있으며, 샘플링 동작 시에는 제1 스케일 동작 및 제2 스케일 동작을 수행할 수 있다.

이하에서는 도 9 내지 도 11을 참조하여 본 발명의 제2실시예에 따른 센싱부의 초기화 기간(Tini), 센싱기간(Tsen), 샘플링 기간(Tsam)의 동작을 단계적으로 설명하기로 한다.

도 9는 초기화 기간(Tini)에 대응되는 센싱부의 등가회로와 센싱부에 입력되는 신호 파형과, 신호 파형에 따른 각 노드에서의 전압변화를 보여주는 도면이다.

도 9를 참조하면, 초기화 기간(Tini)에는 제6스위치(SW6)의 제어신호와 제8스위치(SW8)의 제어신호만 오프 레벨로 인가되고, 제2스위치(SW2)의 제어신호(RPRE), 초기화 신호(INIT), 제1스위치(SW1)의 제어신호(SIO), 제5스위치(SW5)의 제어신호, 샘플링 신호(SAM), 제7스위치(SW7)의 제어신호는 모두 턴온 레벨로 인가된다.

제1스위치(SW1)의 제어신호(SIO)와 제2스위치(SW2)의 제어신호(RPRE)가 턴온 레벨로 입력됨에 응답하여 제1스위치(SW1)와 제2스위치(SW2)가 턴온된다.

제1스위치(SW1)가 턴온됨에 따라 시스템 입출력 라인(SIO Line)과 적분기/스케일러(250)가 연결된다. 제2스위치(SW2)가 터온됨에 따라 시스템 입출력 라인(SIO Line)에는 구동 기준전압(VPRER)이 인가된다. 이에, 시스템 입출력 라인(SIO Line)의 전위는 구동 기준전압(VPRER)으로 설정된다.

초기화 신호(INIT)와 제5스위치(SW5)의 제어신호가 턴온 레벨로 입력됨에 응답하여 제4스위치(SW4)와 제5스위치(SW5)가 턴온된다.

제5스위치(SW5)가 턴온됨에 따라 앰프(AMP)의 반전 입력단자(-)로 연결되는 시스템 입출력 라인(SIO Line)에 접속된 스케일링 커패시터(CADD)가 연결된다.

제4스위치(SW4)가 턴온됨에 따라 적분 커패시터(CFB)와 스케일링 커패시터(CADD)는 병렬 연결되고, 앰프(AMP)의 반전 입력단자(-)와 출력단(CI_OUT)이 연결된다. 앰프(AMP)의 반전 입력단자(-)의 전위는 비반전 입력단자(+)에 공급되는 적분기 기준전압(VREF_CI)과 동일한 전위를 갖기 때문에, 앰프(AMP)의 입력 단자들(+,-)과 출력단(CI_OUT)은 모두 적분기 기준전압(VREF_CI)으로 초기화된다.

병렬 연결된 적분 커패시터(CFB)와 스케일링 커패시터(CADD)는 그 일단이 앰프(AMP)의 반전 입력단자(-)에 연결되고 그 타단은 시스템 입출력 라인(SIO Line)에 연결된다. 시스템 입출력 라인(SIO Line)에는 구동 기준전압(VPRER)이 공급되고 있으므로 시스템 입출력 라인(SIO Line)의 전위는 구동 기준전압(VPRER)으로 설정된다. 따라서, 적분 커패시터(CFB)와 스케일링 커패시터(CADD)에는 구동 기준전압(VPRER)과 적분기 기준전압(VREF_CI)의 전압 차이가 저장된다. 예컨대, 구동 기준전압(VPRER)이 1.5V이고 적분기 기준전압(VREF_CI)이 4.5V이면 적분 커패시터(CFB)와 스케일링 커패시터(CADD)에는 그 차이인 -△3V가 각각 저장된다.

샘플링 신호(SAM)와 제7스위치(SW7)의 제어신호가 모두 턴온 레벨로 인가됨에 따라 샘플링 커패시터(Csam)의 일 단은 앰프(AMP)의 출력단(CI_OUT)과 연결되고 타단은 제2기준전압(EVREF2)와 연결된다. 제2기준전압(EVREF2)은 6.5V정도로 설정될 수 있다.

이상의 초기화 동작을 수행함으로써, 시스템 입출력 라인(SIO Line)의 전위는 구동 기준전압(VPRER)으로 초기화되고, 앰프(AMP)의 입력 단자들(+,-)과 출력단(CI_OUT)은 모두 적분기 기준전압(VREF_CI)으로 초기화된다. 적분 커패시터(CFB)와 스케일링 커패시터(CADD)에는 구동 기준전압(VPRER)과 적분기 기준전압(VREF_CI)의 전압 차이가 저장된다.

도 10은 센싱 기간(Tsen)에 대응되는 센싱부의 등가회로와 센싱부에 입력되는 신호 파형과, 신호 파형에 따른 각 노드에서의 전압변화를 보여주는 도면이다.

도 10을 참조하면, 센싱 기간(Tsen)에는 제2스위치(SW2)의 제어신호(RPRE), 초기화 신호(INIT)가 턴오프 레벨로 인가되고, 제1스위치(SW1)의 제어신호(SIO), 제5스위치(SW5)의 제어신호, 샘플링 신호(SAM), 제7스위치(SW7)는 턴온 레벨로 인가된다. 제6스위치(SW6)의 제어신호와 제8스위치(SW8)의 제어신호는 오프 레벨로 유지된다. 이상의 제어 신호들에 의해 센싱 기간(Tsen)에는 센싱전류(IPXL)를 시스템 입출력 라인(SIO Line)을 통해 앰프(AMP)의 반전 입력단자(-)로 입력하기 위한 스위치들이 턴온된다.

제1스위치(SW1)의 제어신호(SIO)가 턴온 레벨로 입력되고 제2스위치(SW2)의 제어신호(RPRE)가 턴오프 레벨로 입력됨에 응답하여 제1스위치(SW1)와 제2스위치(SW2)는 턴오프된다.

제2스위치(SW2)가 터온 오프됨에 따라 구동 기준전압(VPRER)은 연결이 해제된다. 제1스위치(SW1)가 턴온됨에 따라 채널(CH)로 입력되는 센싱전류(IPXL)가 시스템 입출력 라인(SIO Line)으로 인가된다.

초기화 신호(INIT)는 오프 레벨로 입력되고 제5스위치(SW5)의 제어신호는 턴온 레벨로 입력됨에 응답하여 제4스위치(SW4)는 턴오프되고 제5스위치(SW5)는 턴온된다.

초기화 스위치인 제4스위치(SW4)가 턴오프됨에 따라 앰프(AMP)는 전류 적분기(CI)로 동작하여 동작한다. 센싱 기간(Tsen)에 시스템 입출력 라인(SIO Line)으로 유입되는 센싱전류(IPXL)는 적분 커패시터(CFB)에 축적된다.

앰프(AMP)의 특성상 반전 입력단자(-) 및 비 반전입력단자(+)는 가상 접지(Virtual Ground)를 통해 쇼트되어 서로 간 전위차가 0이므로, 센싱 기간(Tsen)에서 반전 입력단자(-)의 전위는 적분 커패시터(CFB)의 전위차 증가에 상관없이 적분기 기준전압(VREF_CI)으로 유지되고, 스케일링 커패시터(CADD)에 저장된 구동 기준전압(VPRER)과 적분기 기준전압(VREF_CI)의 전압 차이도 유지된다. 그 대신, 적분 커패시터(CFB)의 양단 전위차에 대응하여 앰프(AMP)의 출력 단(CI_OUT)의 전위가 낮아진다. 적분 커패시터(CFB)에는 시스템 입출력 라인(SIO Line)의 구동 기준전압(VPRER)과 앰프(AMP)의 출력단(CI_OUT)의 적분기 기준전압(VREF_CI)의 전압 차이가 미리 저장되어 있기 때문에, 센싱전류(IPXL) 유입에 따른 적분 커패시터(CFB)의 전위 변화가 앰프(AMP)의 출력단(CI_OUT)의 전위에 그대로 반영될 수 있다.

예컨대, 초기화 기간(Tini)에 설정된 조건, 기준전압(VPRER)이 1.5V이고 적분기 기준전압(VREF_CI)이 4.5V이며, 적분 커패시터(CFB)와 스케일링 커패시터(CADD)에 그 차이인 -△3V가 각각 저장되어 있는 상태에서, 센싱 기간(Tsen)에 센싱전류(IPXL)가 유입될 수 있다. 센싱전류(IPXL)가 2V 유입되어 적분 커패시터(CFB)의 전압이 -△3V에서 -△1V로 변동되면, 적분 커패시터(CFB)의 일단은 기준전압(VPRER) 1.5V로 고정되어 있으므로 앰프(AMP)의 출력단(CI_OUT)과 연결된 타단의 전위가 4.5V에서 2.5V로 변화한다. 따라서, 센싱전류(IPXL)의 입력으로 인해 앰프(AMP)의 출력 단(CI_OUT)의 전위가 2V 낮아진다.

앰프(AMP)의 출력 단(CI_OUT)에서 출력된 적분값은 샘플링 스위치인 제3스위치(SW3)를 경유하여 샘플링 커패시터(Csam)에 저장된다.

도 11은 샘플링 기간(Tsam) 중 제1스케일링 기간(tscale1)에 대응되는 센싱부의 등가회로와 센싱부에 입력되는 신호 파형과, 신호 파형에 따른 각 노드에서의 전압변화를 보여주는 도면이다.

도 11을 참조하면, 제1스케일링 기간(tscale1)에는 제1스위치(SW1)의 제어신호(SIO), 제2스위치(SW2)의 제어신호(RPRE), 제5스위치(SW5)의 제어신호는 턴오프 레벨로 인가된다. 초기화 신호(INIT)와 제6스위치(SW6)의 제어신호는 턴온 레벨로 인가된다. 샘플링 신호(SAM), 제7스위치(SW7)는 턴온 레벨로 인가되고, 제8스위치(SW8)의 제어신호는 오프 레벨로 유지된다. 이상의 제어 신호들에 의해 제1스케일링 기간(tscale1)에는 적분 커패시터(CFB)와 스케일링 커패시터(CADD)는 병렬 연결된 상태에서 시스템 입출력 라인(SIO Line)과의 연결이 해제되어 플로팅 상태가 된다.

제1스위치(SW1)의 제어신호(SIO)와 제2스위치(SW2)의 제어신호(RPRE)가 턴오프 레벨로 입력됨에 응답하여 제1스위치(SW1)와 제2스위치(SW2)가 턴오프된다. 또한, 제5스위치(SW5)의 제어신호는 턴오프 레벨로 인가되고 제6스위치(SW6)의 제어신호는 턴온 레벨로 인가됨에 응답하여 제5스위치(SW5)는 턴오프되고 제6스위치(SW6)가 턴온된다. 이에, 시스템 입출력 라인(SIO Line)은 제6스위치(SW6)를 통해 앰프(AMP)의 반전 입력단자(-)로 연결된다. 따라서 시스템 입출력 라인(SIO Line)의 전위는 구동 기준전압(VPRER)에서 앰프(AMP)의 반전 입력단자(-)의 전압, 즉, 적분기 기준전압(VREF_CI)으로 변동된다.

초기화 신호(INIT)가 턴온 레벨로 입력됨에 응답하여 제4스위치(SW4)가 턴온된다. 제4스위치(SW4)가 턴온됨에 따라 적분 커패시터(CFB)와 스케일링 커패시터(CADD)는 병렬 연결된다. 병렬 연결된 적분 커패시터(CFB)와 스케일링 커패시터(CADD)는 그 일단이 앰프(AMP)의 반전 입력단자(-)에 연결되고 그 타단은 앰프(AMP)의 출력단(CI_OUT)에 연결된다. 즉, 앰프(AMP)의 반전 입력단자(-)와 출력단(CI_OUT) 사이에 병렬 연결된 적분 커패시터(CFB)와 스케일링 커패시터(CADD)가 연결된다.

병렬 연결된 적분 커패시터(CFB)와 스케일링 커패시터(CADD)의 일 단은 적분기 기준전압(VREF_CI)으로 설정되고 타단은 앰프(AMP)의 출력단(CI_OUT)과 연결된다. 적분 커패시터(CFB)와 스케일링 커패시터(CADD)는 각각의 커패시턴스에 따라 저장된 전하를 차지 쉐어링(charge sharing)하여 앰프(AMP)의 출력단(CI_OUT)에 증가된 전압이 반영된다. 적분 커패시터(CFB)의 커패시턴스는 1pF 정도로 설정되고 스케일링 커패시터(CADD)는 3pF정도로 설정된다. 적분 커패시터(CFB)와 스케일링 커패시터(CADD)의 일단의 전압은 1.5V에서 4.5V로 상승하였고, 전압이 차지 쉐어링 되어, 적분 커패시터(CFB)의 전하량은 △1V에서 △2.5V로, 스케일링 커패시터(CADD)의 전하량은 △3V에서 △2.5V로 변경되고 앰프(AMP)의 출력단(CI_OUT)의 전위는 2.5V에서 7V로 상승한다. 결과적으로 적분 커패시터(CFB)의 전하량은 △1V에서 △2.5V로 변동됨으로 센싱전류(IPXL)로 인해 증가된 2V는 스케일 다운되어 0.5V 변화로 측정된다.

앰프(AMP)의 출력단(CI_OUT)에서 출력된 적분값 7V는 샘플링 스위치인 제3스위치(SW3)를 경유하여 샘플링 커패시터(Csam)에 저장된다. 제7스위치(SW7)는 턴온 레벨로 인가되고, 제8스위치(SW8)의 제어신호는 오프 레벨로 유지됨으로, 샘플링 커패시터(Csam)에는 제7스위치(SW7)로 연결되는 제2기준전압(EVREF2)이 연결된다. 제2기준전압(EVREF2)은 6.5V로 설정됨으로 샘플링 커패시터(Csam)에는 앰프(AMP)의 출력단(CI_OUT)에서 출력된 적분값 7V는 0.5V로 샘플링된다.

도 12는 샘플링 기간(Tsam) 중 제2스케일링 기간(tscale)에 대응되는 센싱부의 등가회로와 센싱부에 입력되는 신호 파형과, 신호 파형에 따른 각 노드에서의 전압변화를 보여주는 도면이다.

도 12를 참조하면, 제2스케일링 기간(tscale2)에는 제8스위치(SW8)의 제어신호만 턴온 레벨로 입력되고, 나머지 제1 내지 제7스위치(SW1~SW7)에는 오프 레벨 제어신호가 입력된다.

샘플링 신호(SAM)가 오프 레벨로 입력됨에 따라 제3스위치(SW3)은 오프되고, 제8스위치(SW8)의 제어신호가 턴온 레벨로 입력됨에 따라 샘플링 커패시터(Csam)에는 제8스위치(SW8)로 연결되는 제1기준전압(EVREF1)이 연결된다. 제1기준전압(EVREF1)은 0.4V로 설정된다. 이에, 최종 출력되는 샘플링값은 샘플링 커패시터(Csam)에 저장된 0.5V와 제1기준전압(EVREF1) 0.4V가 더해진 0.9V로 출력된다.

이상 설명한 바와 같이, 본 발명의 제2실시예는 초기화 기간(Tini)에 시스템 입출력 라인(SIO Line)의 전위를 구동 기준전압(VPRER)으로 초기화하고 적분 커패시터(CFB)와 스케일링 커패시터(CADD)에는 구동 기준전압(VPRER)과 적분기 기준전압(VREF_CI)의 전압 차이가 저장한 후 센싱전류(IPXL)의 센싱을 진행한다. 따라서, 입출력 라인(SIO Line)의 전위를 적분기 기준전압(VREF_CI)까지 상승시킬 필요가 없기 때문에 초기화 시간을 현저히 단축시킬 수 있다.

이 후, 적분 커패시터(CFB)에는 유입되는 센싱전류(IPXL)가 적분되고 센싱결과를 출력할 시에는 병렬 연결된 적분 커패시터(CFB)와 스케일링 커패시터(CADD)가 센싱결과와 적분기 기준전압(VREF_CI)을 차지 쉐어링(charge sharing)하여 앰프(AMP)의 출력단(CI_OUT)에 증가된 전압이 반영됨으로 스케일 다운 효과를 얻을 수 있다. 이 후, 샘플링 커패시터(Csam)는 기준전압을 변경함으로써 샘플링 신호의 전압 레벨을 다운하여 출력할 수 있다. 결과적으로 별도의 스케일러 회로를 추가하지 않더라도 ADC(240)에 입력 가능한 범위의 샘플링 신호를 출력할 수 있다.

한편, 상세한 설명에 기재된 전압 수치정보는 본 발명의 이해를 돕기 위해 예시된 것일 뿐, 본 발명의 회로가 적용된 표시장치의 특성에 따라 입출력 전압의 수치는 다양하게 변경될 수 있으며 명세서에 예시된 수치에 한정되지 아니한다.

도 13은 본 발명의 제2실시예에 따른 센싱부의 동작 과정과 출력 전압을 보여주는 파형도로서, 디스플레이 구동기간(Active) 사이의 블랭크 기간(V-blank) 동안 센싱 구동하는 경우를 예시한 것이다.

디스플레이 구동기간(Active)에는 제2스위치(SW2)의 제어신호(RPRE)만 온레벨로 인가되고, 제1스위치(SW1)의 제어신호, 제4스위치의 제어신호(INIT) 및 제3스위치의 제어신호(SAM)는 모두 오프레벨로 인가된다.

디스플레이 구동기간(Active)에는 제1스위치(SW1)가 오프됨에 따라 시스템 입출력 라인(SIO Line)과 적분기(210)와의 연결이 해제된다. 반면, 제2스위치(SW2)가 터온됨에 따라 시스템 입출력 라인(SIO Line)에는 구동 기준전압(VPRER)이 인가된다. 적분기(210)의 초기화 스위치인 제4스위치(SW4)가 오프상태로 유지됨으로 앰프(AMP)의 출력단(CI_OUT)은 앰프(AMP)의 비반전 입력(+)의 전압과 같은 적분기 기준전압(VREF_CI)으로 유지된다. 샘플링부(220)의 샘플링 스위치인 제3스위치(SW3)도 오프상태로 유지된다.

블랭크 기간(V-blank)에는 센싱 구동이 수행된다. 센싱 구동 기간은, 초기화 기간(Tini), 센싱 기간(Tsen), 및 샘플링 기간(Tsam)을 포함 수 있다.

본 발명의 제2실시예에 따른 센싱부는 초기화 기간(Tini)에는 초기화 신호(INIT), 샘플링 신호(SAM) 및 제2스위치(SW2)의 제어신호(RPRE)가 턴온 레벨로 인가된다. 초기화 기간(Tini) 및 센싱 기간(Tsen) 동안에 시스템 입출력 라인(SIO Line)에 접속된 제1스위치(SW1)가 턴온되어 센싱전류(IPXL)가 앰프(AMP)의 반전 입력단자(-)에 입력된다. 또한, 제2스위치(SW2)도 터온됨에 따라 시스템 입출력 라인(SIO Line)은 구동 기준전압(VPRER)으로 유지된다. 이와 같이, 제1실시예와는 달리 시스템 입출력 라인(SIO Line)의 전위를 적분기 기준전압(VREF_CI)까지 상승시켜야 할 필요가 없기 때문에, 제2실시예에 따른 센싱부는 초기화 기간(Tini)에 소요되는 시간을 현저히 단축시킬 수 있다.

센싱 기간(Tsen)에는 초기화 신호(INIT) 및 제2스위치(SW2)의 제어신호(RPRE)가 턴오프 레벨로 인가된다. 초기화 신호(INIT)가 오프 레벨로 인가됨에 따라 제4스위치(SW4)가 턴 오프되어 앰프(AMP)는 전류 적분기(CI)로 동작한다. 이에, 시스템 입출력 라인(SIO Line)으로 입력되는 센싱전류(IPXL)를 적분하여 출력한다. 이에, 센싱전류(IPXL)가 유입되는 시간이 경과됨에 따라 앰프(AMP)의 출력단(VI_OUT)의 전위가 점차 하강한다.

샘플링 기간(Tsam)에는 앰프(AMP)의 출력단(VI_OUT)의 전위 변화, 즉, 적분값이 샘플링되어 출력된다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

10: 표시패널 11: 타이밍 제어부
12: 데이터 드라이버 IC 13: 스캔 구동부
20: 전압공급부 24: 센싱부
26: 보상부 28: 보상 메모리
210: 적분기 220, 260: 샘플링부
230: 스케일러 240: ADC
250: 적분기/스케일러

Claims (12)

1. 픽셀들을 포함한 표시패널;
   센싱채널과 제1 입력단자를 연결하는 시스템 입력라인을 통해 상기 픽셀들로부터 센싱전류를 공급받고 제2 입력단자에 연결된 기준 전압 라인을 통해 기준전압을 공급받고, 상기 시스템 입력라인에 접속되어 상기 시스템 입력라인의 전위와 상기 기준전압의 전위차이를 저장하는 스케일링 커패시터 및 상기 스케일링 커패시터와 상기 제1 입력단자 사이에 접속되는 스위치를 포함하는 적분기;
   상기 적분기의 출력 전압을 샘플링하는 샘플링부; 및
   상기 샘플링부로부터 수신된 전압을 디지털 센싱값으로 변환한 후 출력하는 아날로그 디지털변환기(Analog to Digital Conversion, ADC);
   를 포함하는 표시장치.
2. 제1항에 있어서,
   상기 스케일링 커패시터는 일 단이 상기 제1 입력단자와 연결되고 타단이 상기 센싱 채널과 연결되는 표시장치.
3. 삭제
4. 제2항에 있어서,
   상기 센싱 채널과 상기 스케일링 커패시터 사이에 접속되는 제1스위치를 포함하는 표시장치.
5. 제4항에 있어서,
   상기 시스템 입력라인에 시스템 기준전압을 인가하거나 해제하는 제2스위치를 포함하는 표시장치.
6. 제1항에 있어서,
   상기 적분기는,
   상기 제1 입력단자, 상기 제2 입력단자 및 상기 출력 전압을 출력하는 출력 단자를 포함한 증폭기(AMP);
   상기 증폭기(AMP)의 제1 입력단자와 출력 단자 사이에 접속되며 상기 스케일링 커패시터와 병렬 연결되는 적분 커패시터; 및
   상기 적분 커패시터의 일단과 상기 스케일링 커패시터의 일단 사이에 접속된 리셋 스위치;
   를 포함하는 표시장치.
7. 제6항에 있어서,
   상기 스케일링 커패시터는 상기 적분 커패시터보다 커패시턴스가 큰 것을 특징으로 하는 표시장치.
8. 제1항 또는 제6항에 있어서,
   상기 샘플링부는,
   상기 적분기에서 출력되는 출력 전압을 저장하는 샘플링 커패시터; 및
   상기 적분기와 상기 샘플링 커패시터 사이에 접속되는 샘플링 스위치를 포함하고,
   상기 샘플링 커패시터는 적어도 둘 이상의 각기 다른 크기의 기준전압이 선택적으로 연결되는 표시장치.
9. 제8항에 있어서,
   상기 샘플링 커패시터는 상기 기준전압에 따라 상기 적분기에서 출력되는 출력 전압을 상기 아날로그 디지털변환기에 입력 가능한 전압 범위로 출력하는 표시장치.
10. 제9항에 있어서,
    상기 샘플링 커패시터에 상기 적어도 둘 이상의 각기 다른 크기의 기준전압을 선택적으로 연결하는 적어도 하나 이상의 스위치를 더 포함하는 표시장치.
11. 제1 입력단자, 제2 입력단자 및 출력 단자를 포함한 증폭기(AMP);
    센싱채널과 상기 제1 입력단자를 연결하는 시스템 입력라인에 접속되는 스케일링 커패시터;
    상기 증폭기(AMP)의 제1 입력단자와 출력 단자 사이에 접속되며 상기 스케일링 커패시터와 병렬 연결되는 적분 커패시터;
    상기 스케일링 커패시터와 상기 제1 입력단자 사이에 접속되는 스위치; 및
    상기 적분 커패시터의 일단과 상기 스케일링 커패시터의 일단 사이에 접속된 리셋 스위치;
    를 포함하는 센싱 회로.
12. 제11항에 있어서,
    상기 출력단자에 연결된 샘플링 스위치;
    상기 샘플링 스위치를 통해 공급되는 상기 증폭기의 출력전압을 저장하는 샘플링 커패시터; 및
    상기 샘플링 커패시터에 적어도 둘 이상의 다른 크기를 갖는 기준전압을 선택적으로 연결하는 스위치;
    를 포함하는 센싱회로.