KR102648854B1 - 전계 발광 표시 장치 - Google Patents

전계 발광 표시 장치 Download PDF

Info

Publication number
KR102648854B1
KR102648854B1 KR1020160181339A KR20160181339A KR102648854B1 KR 102648854 B1 KR102648854 B1 KR 102648854B1 KR 1020160181339 A KR1020160181339 A KR 1020160181339A KR 20160181339 A KR20160181339 A KR 20160181339A KR 102648854 B1 KR102648854 B1 KR 102648854B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting layer
electrode
bank
Prior art date
Application number
KR1020160181339A
Other languages
English (en)
Other versions
KR20180076792A (ko
Inventor
최대정
우정원
박홍기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160181339A priority Critical patent/KR102648854B1/ko
Publication of KR20180076792A publication Critical patent/KR20180076792A/ko
Application granted granted Critical
Publication of KR102648854B1 publication Critical patent/KR102648854B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 기판 상에 구비되며 개구 영역을 포함하여 이루어진 오버 코트층, 상기 오버 코트층의 상기 개구 영역 내에 구비된 뱅크층, 상기 오버 코트층 상에 구비된 전극, 및 상기 전극 상에 구비된 발광층을 포함하여 이루어지고, 상기 발광층의 끝단은 상기 뱅크층의 상단에 접하는 전계 발광 표시 장치를 제공한다.

Description

전계 발광 표시 장치{Electroluminescent Display Device}
본 발명은 전계 발광 표시 장치에 관한 것으로서, 보다 구체적으로는 용액 공정을 이용하여 제조할 수 있는 전계 발광 표시 장치에 관한 것이다.
전계 발광 표시 장치는 두 개의 전극 사이에 발광층이 형성된 구조로 이루어져, 상기 두 개의 전극 사이의 전계에 의해 상기 발광층이 발광함으로써 화상을 표시하는 장치이다.
상기 발광층은 전자와 정공의 결합에 의해 엑시톤(exciton)이 생성되고 생성된 엑시톤이 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발광을 하는 유기물로 이루어질 수도 있고, 퀀텀 도트(Quantum dot)와 같은 무기물로 이루어질 수도 있다.
이하, 도면을 참조로 종래의 전계 발광 표시 장치에 대해서 설명하기로 한다.
도 1은 종래의 전계 발광 표시 장치의 개략적인 단면도이다.
도 1에서 알 수 있듯이, 종래의 전계 발광 표시 장치는 기판(10), 제1 전극(20), 제1 뱅크층(31), 제2 뱅크층(32), 및 발광층(40)을 포함하여 이루어진다.
상기 제1 전극(20)은 상기 기판(10) 상에 형성되어 있다. 상기 제1 전극(20)은 서브 화소 별로 패턴 형성되어 있다.
상기 제1 뱅크층(31)은 상기 제1 전극(20)의 끝단을 가리면서 상기 기판(10) 상에 형성되어 있다. 상기 제1 뱅크층(31)은 친수성 물질로 이루어진다.
상기 제2 뱅크층(32)은 상기 제1 뱅크층(31) 상에 형성되어 있다. 상기 제2 뱅크층(32)은 친수성을 가지는 유기 절연물에 소수성 물질을 혼합한 용액을 도포한 후 포토리소그라피 공정을 통해 패턴 형성될 수 있다. 상기 포토리소그라피 공정시 조사되는 광에 의해 상기 소수성 물질이 상기 제2 뱅크층(32)의 상부(32a)로 이동하고, 그에 따라 상기 제2 뱅크층(32)의 상부(32a)는 소수성 성질을 가지게 되고 그 외의 부분은 친수성 성질을 가지게 된다.
상기 발광층(40)은 상기 제1 전극(20) 상에서 서브 화소 별로 형성된다. 상기 발광층(40)은 잉크젯 장비 등을 이용하여 용액 공정으로 형성된다.
이때, 상기 발광층(40) 형성을 위한 용액은 상기 친수성을 가지는 제1 뱅크층(31)과 제2 뱅크층(32)의 일 부분에 의해서 상기 제1 전극(20) 상에서 용이하게 퍼질 수 있다. 한편, 상기 소수성 성질을 가지는 제2 뱅크층(32)의 상부(32a)에 의해서 상기 발광층(40) 형성을 위한 용액이 서로 이웃하는 서브 화소로 퍼져나가는 것이 방지되어, 이웃하는 서브 화소 사이에서 상기 발광층(40)이 섞이는 문제가 방지된다.
그러나, 이와 같은 종래의 전계 발광 표시 장치는 다음과 같은 문제가 있다.
종래의 경우 상기 포토리소그라피 공정을 통해서 상기 제2 뱅크층(32)의 상부(32a)가 소수성 성질을 가지게 되는데, 상기 포토리소그라피 공정시 노광량 등의 차이로 인해서 상기 제2 뱅크층(32)의 상부(32a)의 높이가 서로 상이할 수 있다.
즉, 도시한 바와 같이, 하나의 서브 화소의 일 측에 형성된 제2 뱅크층(32)의 상부(32a)의 높이(h1)가 동일한 서브 화소의 타 측에 형성된 제2 뱅크층(32)의 상부(32a)이 높이(h2)보다 높게 형성될 수 있다. 이 경우, 상기 서브 화소 내에 형성되는 발광층(40)의 끝단(40a, 40b)의 높이가 서로 상이할 수 있다.
상기 발광층(40)은 용액의 분사 공정 및 건조 공정을 거치면서 소수성 성질을 가지는 상기 제2 뱅크층(32)의 상부(32a) 바로 아래까지 형성될 수 있기 때문에, 상대적으로 높은 높이(h1)의 제2 뱅크층(32)의 상부(32a)에 접하는 상기 발광층(40a)의 일단(40a)의 높이가 상대적으로 낮은 높이(h2)의 제2 뱅크층(32)의 상부(32a)에 접하는 상기 발광층(40a)의 타단(40b)의 높이보다 높게 된다.
이와 같이, 종래의 경우 하나의 서브 화소 내에서 발광층(40)의 일단(40a)과 타단(40b)의 높이가 서로 상이하게 될 수 있고, 그로 인해서 화상 품질이 떨어지는 문제가 발생할 수 있다.
본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 서브 화소 내에서 발광층의 일단과 타단의 높이 차가 발생하는 것을 방지함으로써 화상 품질을 향상시킬 수 있는 전계 발광 표시 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명은 기판 상에 구비되며 개구 영역을 포함하여 이루어진 오버 코트층, 상기 오버 코트층의 상기 개구 영역 내에 구비된 뱅크층, 상기 오버 코트층 상에 구비된 전극, 및 상기 전극 상에 구비된 발광층을 포함하여 이루어지고, 상기 발광층의 끝단은 상기 뱅크층의 상단에 접하는 전계 발광 표시 장치를 제공한다.
본 발명은 또한 기판 상에서 서로 이격되도록 구비된 복수의 전극, 상기 기판 상에서 상기 복수의 전극 사이의 경계에 구비된 뱅크층, 및 상기 복수의 전극 상에 각각 구비된 발광층을 포함하고, 상기 발광층의 상단의 높이는 상기 뱅크층의 상단의 높이보다 높은 전계 발광 표시 장치를 제공한다.
이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다.
본 발명의 일 실시예에 따르면, 오버 코트층의 개구 영역에 구비된 뱅크층에 의해서 발광층이 서로 이웃하는 서브 화소로 퍼지는 것이 방지될 수 있다. 이때, 발광층의 양 끝단이 뱅크층의 상단에 접하기 때문에, 서로 이웃하는 서브 화소 사이에 구비된 두 개의 뱅크층의 높이를 동일하게 조절함으로써, 발광층의 양 끝단의 높이를 동일하게 조절할 수 있고, 그에 따라서, 전극 상에 형성된 발광층의 두께를 균일하게 조절할 수 있어 화상 품질이 향상될 수 있다.
도 1은 종래의 전계 발광 표시 장치의 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도이다.
도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 전계 발광 표시 장치는 기판(100), 회로 소자층(200), 평탄화층(300), 오버 코트층(400), 뱅크층(500), 제1 전극(600), 및 발광층(700)을 포함하여 이루어진다.
상기 기판(100)은 유리 또는 투명한 플라스틱으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 회로 소자층(200)은 상기 기판(100) 상에 형성되어 있다.
상기 회로 소자층(200)은 차광층(210), 버퍼층(220), 액티브층(230), 게이트 절연막(240), 게이트 전극(250), 층간 절연막(260), 소스 전극(270a), 및 드레인 전극(270b)을 포함하여 이루어진다.
상기 차광층(210)은 상기 기판(100) 상에 형성되어 상기 액티브층(230)으로 광이 진입하는 것을 방지한다. 따라서, 상기 차광층(210)은 상기 액티브층(230)과 오버랩되도록 형성되며 상기 액티브층(230)보다 넓은 면적으로 형성될 수 있다.
상기 버퍼층(220)은 상기 차광층(210) 상에 형성되어 상기 차광층(210)과 상기 액티브층(230)을 절연시킨다. 또한, 상기 버퍼층(220)은 상기 기판(100)에 함유된 물질이 상부 쪽으로 퍼져나가는 것을 방지하는 기능도 수행할 수 있다.
상기 액티브층(230)은 상기 버퍼층(220) 상에 형성되어 있다. 상기 액티브층(230)은 실리콘계 반도체 물질 또는 산화물 반도체 물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 게이트 절연막(240)은 상기 액티브층(230) 상에 형성되어, 상기 액티브층(230)과 상기 게이트 전극(250)을 절연시킨다.
상기 게이트 전극(250)은 상기 게이트 절연막(240) 상에 형성되어 있다.
상기 층간 절연막(260)은 상기 게이트 전극(250) 상에 형성되어, 상기 게이트 전극(250)을 상기 소스/드레인 전극(270a, 270b)과 절연시킨다.
상기 소스 전극(270a)과 상기 드레인 전극(270b)은 상기 층간 절연막(260) 상에서 서로 마주하면서 이격되어 있다. 상기 소스 전극(270a)과 상기 드레인 전극(270b)은 각각 상기 층간 절연막(260) 상에 구비된 콘택홀을 통해서 상기 액티브층(230)의 일단과 타단에 연결되어 있다.
이와 같은 상기 회로 소자층(200)은 상기 게이트 전극(250), 상기 액티브층(230), 상기 소스 전극(270a), 및 상기 드레인 전극(270b)을 구비한 박막 트랜지스터를 포함하여 이루어진다. 도 2에는 게이트 전극(250)이 액티브층(230)의 위에 형성되는 탑 게이트(Top Gate) 구조의 박막 트랜지스터를 도시하였지만, 반드시 그에 한정되는 것은 아니고, 게이트 전극(250)이 액티브층(230)의 아래에 형성되는 바텀 게이트(Bottom Gate) 구조의 박막 트랜지스터가 상기 회로 소자층(200)에 형성될 수도 있다.
상기 회로 소자층(200)은 스위칭 박막 트랜지스터, 구동 박막 트랜지스터, 센싱 박막 트랜지스터, 및 커패시터를 포함하여 이루어질 수 있으며, 도 2에 도시한 박막 트랜지스터는 상기 구동 박막 트랜지스터에 해당한다.
상기 회로 소자층(200)에 구비되는 박막 트랜지스터 및 커패시터는 상기 뱅크층(500)의 하부에 형성될 수도 있고, 상기 발광층(700)의 하부에 형성될 수도 있다. 예를 들어, 본 발명에 따른 전계 발광 표시 장치가 상부 발광 방식의 경우에는 상기 박막 트랜지스터 및 커패시터가 상기 발광층(700)의 하부에 배치된다 하여도 상기 박막 트랜지스터 및 커패시터에 의해 광 방출이 영향을 받지 않기 때문에, 상기 박막 트랜지스터 및 커패시터가 상기 발광층(700)의 하부에 배치될 수 있다. 다만, 본 발명에 따른 전계 발광 표시 장치가 하부 발광 방식의 경우에는 상기 박막 트랜지스터 및 커패시터가 상기 발광층(700)의 하부에 배치될 경우 상기 박막 트랜지스터 및 커패시터에 의해 광 방출이 영향을 받기 때문에, 상기 박막 트랜지스터 및 커패시터는 상기 뱅크층(500)의 하부에 배치될 수 있다.
상기 평탄화층(300)은 상기 회로 소자층(200) 상에 형성되어 상기 기판(100) 표면을 평탄화시킨다.
상기 오버 코트층(400)은 상기 평탄화층(300) 상에 형성되어 있다. 상기 오버 코트층(400)은 상기 뱅크층(500)의 형성 영역을 마련하면서 패턴 형성되어 있다. 구체적으로, 상기 오버 코트층(400)은 소정의 개구 영역(410)을 구비하면서 패턴 형성된다. 상기 개구 영역(410)에는 상기 오버 코트층(400) 물질이 형성되지 않으며, 상기 개구 영역(410)에 상기 뱅크층(500)이 형성된다. 또한, 상기 오버 코트층(400)은 상기 발광층(700)의 형성 영역을 마련한다. 즉, 상기 오버 코트층(400) 상에 상기 발광층(700)이 형성된다.
상기 뱅크층(500)은 상기 오버 코트층(400)의 개구 영역(410)에 형성된다. 이와 같은 뱅크층(500)은 서브 화소별로 형성된 복수의 제1 전극(600)들 사이의 경계에 형성된다. 따라서, 상기 오버 코트층(400)의 개구 영역(410)도 복수의 제1 전극(600)들 사이의 경계에 형성된다.
상기 뱅크층(500)은 소수성을 가지는 절연물질로 이루어질 수 있다. 다만, 반드시 그에 한정되는 것은 아니고, 상기 발광층(700)과 접하는 상기 뱅크층(500)의 상단(500a) 부분만 소수성 물질로 이루어지고 그 외의 부분은 친수성 물질로 이루어지는 것도 가능하다. 따라서, 서브 화소 별로 형성되는 상기 발광층(700)이 상기 뱅크층(500)을 넘어서 퍼져나가는 것이 방지되고, 그에 따라 서로 이웃하는 서브 화소 사이에서 상기 발광층(700)이 섞이는 문제가 방지될 수 있다.
상기 뱅크층(500)은 상기 오버 코트층(400)의 개구 영역(410) 내부에 형성되며, 특히, 상기 개구 영역(410) 밖으로 연장되지 않는 것이 바람직할 수 있다. 즉, 상기 뱅크층(500)의 상단(500a)의 높이가 상기 오버 코트층(400)의 상단(400a)의 높이보다 낮은 것이 바람직할 수 있다. 만약, 상기 뱅크층(500)의 상단(500a)의 높이가 상기 오버 코트층(400)의 상단(400a)의 높이보다 높을 경우에는, 상기 뱅크층(500)의 상단(500a)과 접하는 상기 발광층(500)의 끝단(700b) 부분이 말려 올라갈 수 있고, 그에 따라 상기 제1 전극(600) 상에 형성되는 발광층(500) 영역의 두께 균일성이 떨어질 수 있다. 그에 반하여, 상기 뱅크층(500)의 상단(500a)의 높이가 상기 오버 코트층(400)의 상단(400a)의 높이보다 낮을 경우에는, 상기 뱅크층(500)의 상단(500a)과 접하는 상기 발광층(500)의 끝단(700b) 부분이 말려 올라가지 않고, 그에 따라 상기 제1 전극(600) 상에 형성되는 발광층(500) 영역의 두께 균일성이 향상될 수 있다.
상기 제1 전극(600)은 상기 오버 코트층(400) 상에 형성된다. 복수의 제1 전극(600)들은 서로 이격되면서 서브 화소 별로 패턴 형성되어 있다. 상기 제1 전극(600)은 전계 발광 표시 장치의 양극(Anode)으로 기능할 수 있다.
상기 제1 전극(600)은 상기 오버 코트층(400)과 상기 평탄화층(300)에 구비된 콘택홀(CH)을 통해서 상기 회로 소자층(200)의 소스 전극(270a)과 연결될 수 있다. 다만, 반드시 그에 한정되는 것은 아니고, 경우에 따라 상기 제1 전극(600)은 상기 오버 코트층(400)과 상기 평탄화층(300)에 구비된 콘택홀(CH)을 통해서 상기 회로 소자층(200)의 드레인 전극(270b)과 연결될 수도 있다.
상기 제1 전극(600)은 본 발명에 따른 전계 발광 표시 장치가 하부 발광 방식인 경우에는 투명 전극으로 구성되고, 본 발명에 따른 전계 발광 표시 장치가 상부 발광 방식인 경우에는 반사 전극으로 구성된다.
상기 발광층(700)은 상기 제1 전극(600) 상에 형성되어 있다. 상기 발광층(700)은 서브 화소 별로 분리되도록 복수의 제1 전극(600) 상에 개별적으로 패턴 형성되어 있다. 상기 발광층(700)은 서브 화소 별로 적색의 광, 녹색의 광, 또는 청색의 광을 발광하도록 구비될 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 발광층(700)은 잉크젯 장비 등을 이용한 용액 공정으로 형성된다. 상기 발광층(700)의 양 끝단(700b)은 상기 뱅크층(500)과 접한다. 특히, 상기 발광층(700)의 양 끝단(700b)은 상기 뱅크층(500)의 상단(500a)과 접한다.
상기 발광층(700)의 양 끝단(700b)의 높이는 상기 오버 코트층(400)의 상단(400a)의 높이보다 낮고, 그에 따라, 상기 발광층(700)의 양 끝단(700b)의 높이는 상기 오버 코트층(400) 위에 형성되는 제1 전극(600)의 높이보다 낮다.
전술한 바와 같이, 상기 뱅크층(500)의 상단(500a)의 높이가 상기 오버 코트층(400)의 상단(400a)의 높이보다 낮은 것이 바람직하기 때문에, 상기 뱅크층(500)의 상단(500a)에 접하는 상기 발광층(700)의 양 끝단(700b)이 높이는 상기 오버 코트층(400)의 상단(400a)의 높이보다 낮은 것이 바람직하다.
이와 같은 구성에 의해 상기 발광층(700)의 상단(700a)의 높이는 상기 뱅크층(500)의 상단(500a)의 높이보다 높게 된다.
상기 발광층(700)을 형성을 위한 용액은 소수성 물질로 이루어진 상기 뱅크층(700)에 의해 그 퍼짐이 방지된다. 따라서, 서브 화소 사이의 경계에 형성되는 상기 뱅크층(700)에 의해서 그 퍼짐이 방지됨으로써, 상기 발광층(700)이 서로 이웃하는 서브 화소 사이에 섞이지 않게 된다.
상기 용액 공정으로 형성되는 발광층(700)은 정공 주입층(Hole Injecting Layer), 정공 수송층(Hole Transporting Layer), 발광층(Emitting Layer), 전자 수송층(Electron Transporting Layer), 및 전자 주입층(Electron Injecting Layer) 중 적어도 하나의 유기층을 포함하여 이루어질 수 있다. 경우에 따라서, 상기 발광층(700)은 퀀텀 도트(Quantum dot)와 같은 무기물로 이루어질 수도 있다.
예를 들어, 상기 발광층(700)은 차례로 적층된 정공 주입층(Hole Injecting Layer), 정공 수송층(Hole Transporting Layer), 발광층(Emitting Layer), 전자 수송층(Electron Transporting Layer), 및 전자 주입층(Electron Injecting Layer)의 조합으로 이루어질 수 있다.
경우에 따라서, 상기 발광층(700)은 차례로 적층된 정공 주입층(Hole Injecting Layer), 정공 수송층(Hole Transporting Layer), 및 발광층(Emitting Layer)의 조합으로 이루어질 수 있으며, 이 경우, 상기 발광층(700)의 상부에는 증발법(Evaporation) 등의 증착 공정으로 형성된 전자 수송층(Electron Transporting Layer) 및 전자 주입층(Electron Injecting Layer)이 추가로 형성될 수 있다. 도시하지는 않았지만, 상기 증착 공정으로 형성된 전자 수송층 및 전자 주입층은 서브 화소 별로 구분되도록 패턴 형성되지 않고 상기 발광층(700) 뿐만 아니라 상기 뱅크층(500) 상에도 형성될 수 있다.
도시하지는 않았지만, 상기 발광층(700)과 상기 뱅크층(500) 상에는 전계 발광 표시 장치의 음극(Cathode)으로 기능하는 제2 전극이 추가로 형성될 수 있다. 상기 제2 전극은 본 발명에 따른 전계 발광 표시 장치가 상부 발광 방식인 경우에는 투명 전극으로 구성되고, 본 발명에 따른 전계 발광 표시 장치가 하부 발광 방식인 경우에는 반사 전극으로 구성된다.
이와 같은 본 발명의 일 실시예에 따르면, 상기 개구 영역(410)에 구비된 상기 뱅크층(500)에 의해서 상기 발광층(700)이 서로 이웃하는 서브 화소로 퍼지는 것이 방지될 수 있다. 이때, 상기 뱅크층(500)은 종래의 같이 광조사를 통해서 그 상부만을 소수성을 가지도록 형성할 필요가 없고, 소수성을 가지는 절연물질을 이용하여 상기 뱅크층(500)을 형성할 수 있다. 따라서, 서로 이웃하는 서브 화소 사이에 구비된 두 개의 뱅크층(500)의 높이(h1, h2)를 동일하게 조절함으로써, 상기 발광층(700)의 양 끝단(700b)의 높이를 동일하게 조절할 수 있고, 그에 따라서, 상기 제1 전극(600) 상에 형성된 발광층(700)의 두께를 균일하게 조절할 수 있어 화상 품질이 향상될 수 있다.
또한, 설령 본 발명에 따른 뱅크층(500)을 종래와 같이 광조사를 통해 그 상단(500a) 부분만을 소수성을 가지도록 형성한다 하여도, 상기 뱅크층(500)의 상단(500a)에 접하는 발광층(700)의 양 끝단(700b)의 높이는 동일하게 된다. 따라서, 상기 제1 전극(600) 상에 형성된 발광층(700)의 두께를 균일하게 조절할 수 있어 화상 품질이 향상될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도이다. 도 3에 따른 전계 발광 표시 장치는 제1 퍼짐 조절 패턴(810)이 추가로 형성된 것을 제외하고 전술한 도 2에 따른 전계 발광 표시 장치와 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
도 3에 따르면, 제1 전극(600)과 발광층(700) 사이에 제1 퍼짐 조절 패턴(810)이 추가로 형성되어 있다.
상기 제1 퍼짐 조절 패턴(810)은 상기 제1 전극(600) 상에 형성되어 상기 발광층(700) 형성을 위한 용액이 상기 제1 전극(600) 상에서 균일하게 퍼질 수 있도록 한다.
이와 같은 제1 퍼짐 조절 패턴(810)은 친수성 물질로 이루어진다. 예로서, 상기 제1 퍼짐 조절 패턴(810)은 실리콘 산화물과 같은 친수성 무기 절연물로 이루어질 수 있다. 이와 같이, 친수성 무기 절연물을 이용하여 상기 제1 퍼짐 조절 패턴(810)을 형성할 경우, 상기 제1 퍼짐 조절 패턴(810)이 상기 제1 전극(600)의 상면 전체를 가리면 상기 발광층(700)의 발광이 어렵게 된다. 따라서, 상기 제1 퍼짐 조절 패턴(810)은 상기 제1 전극(600)의 상면 전체를 가리지 않고 상기 제1 전극(600)의 일부를 노출시키도록 패턴 형성되며, 상기 제1 퍼짐 조절 패턴(810)이 형성되지 않은 영역에서 상기 제1 전극(600)과 상기 발광층(700)이 접하게 된다. 예로서, 상기 제1 퍼짐 조절 패턴(810)은 상기 제1 전극(600) 상에서 메쉬(mesh) 구조로 형성될 수 있다. 상기 메쉬 구조의 간격을 적절히 조절할 경우 상기 발광층(700) 형성을 위한 용액이 모세관 현상에 의해서 그 퍼짐이 가속화될 수 있다.
한편, 상기 제1 퍼짐 조절 패턴(810)은 ITO와 같은 투명 도전물로 이루어질 수도 있다. 이와 같이 상기 제1 퍼짐 조절 패턴(810)이 투명 도전물로 이루어진 경우에는 상기 무기 절연물로 이루어진 경우에 비하여 상기 제1 전극(600)과 상기 발광층(700) 사이의 전기적 연결 특성이 향상되고 발광 영역도 증가될 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도이다. 도 4에 따른 전계 발광 표시 장치는 제2 퍼짐 조절 패턴(820)이 추가로 형성된 것을 제외하고 전술한 도 3에 따른 전계 발광 표시 장치와 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
도 4에 따르면, 오버 코트층(400)의 측면에 제2 퍼짐 조절 패턴(820)이 추가로 형성되어 있다.
상기 제2 퍼짐 조절 패턴(820)은 상기 오버 코트층(400)의 측면에 형성되어 상기 발광층(700) 형성을 위한 용액이 뱅크층(500)까지 용이하게 퍼질 수 있도록 한다.
상기 제2 퍼짐 조절 패턴(820)은 상기 제1 전극(600)과 상기 발광층(700) 사이 영역까지 연장될 수 있다.
또한, 상기 제2 퍼짐 조절 패턴(820)은 상기 뱅크층(500)의 측면과 하면까지 연장될 수 있다. 그에 따라, 상기 제2 퍼짐 조절 패턴(820)은 상기 오버 코트층(400)과 상기 뱅크층(500) 사이로 연장될 수 있으며, 특히, 상기 오버 코트층(400)의 개구 영역(410)을 가리도록 형성될 수 있다. 상기 제2 퍼짐 조절 패턴(820)이 상기 오버 코트층(400)의 개구 영역(410)을 가리도록 형성될 경우에는 상기 오버 코트층(400)에서 발생하는 아웃 개싱(outgasing)에 의해 상기 발광층(700)이 악영향을 받는 것을 방지할 수 있다.
이와 같은 상기 제2 퍼짐 조절 패턴(820)은 서로 이웃하는 서브 화소에 각각 형성되는 두 개의 발광층(700)에 동시에 접촉할 수 있기 때문에, 도전물로 이루어질 수는 없고 비도전물로 이루어진다. 따라서, 상기 제2 퍼짐 조절 패턴(820)은 실리콘 산화물과 같은 친수성 무기 절연물로 이루어질 수 있다. 상기 제2 퍼짐 조절 패턴(820)은 상기 제1 퍼짐 조절 패턴(810)과 동일한 물질로 동일한 공정을 통해 형성할 수 있으며 이 경우 공정 시간이 단축될 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 전계 발광 표시 장치의 개략적인 단면도이다. 도 5에 따른 전계 발광 표시 장치는 제1 전극(600)과 회로 소자층(200)의 소스 전극(270a) 사이의 전기적 연결을 위한 콘택홀(CH)의 구성이 변경된 것을 제외하고 전술한 도 4에 따른 전계 발광 표시 장치와 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
전술한 도 4에 따르면, 제1 전극(600)과 회로 소자층(200)의 소스 전극(270a) 사이의 전기적 연결을 위한 콘택홀(CH)이 평탄화층(300)과 오버 코트층(400)에 형성되어 있다.
그에 반하여, 도 5에 따르면, 제1 전극(600)과 회로 소자층(200)의 소스 전극(270a) 사이의 전기적 연결을 위한 콘택홀(CH)이 평탄화층(300)에 형성되어 있다. 따라서, 상기 제1 전극(600)은 상기 오버 코트층(400)의 측면을 따라 연장되어 상기 평탄화층(300)에 형성된 콘택홀(CH)을 통해 회로 소자층(200)의 소스 전극(270a)과 연결된다. 따라서, 상기 제1 전극(600)에 의해서 상기 오버 코트층(400)의 측면에서의 아웃 개싱(outgasing) 문제를 방지할 수 있다.
이 경우, 상기 제2 퍼짐 조절 패턴(820)은 상기 오버 코트층(400)의 측면으로 연장된 상기 제1 전극(600) 상에 형성되며, 상기 제2 퍼짐 조절 패턴(820)의 일부는 상기 콘택홀(CH) 내부로 연장될 수 있다.
한편, 도시하지는 않았지만, 전술한 도 2 및 도 3에 따른 전계 발광 표시 장치에 있어서도, 제1 전극(600)과 회로 소자층(200)의 소스 전극(270a) 사이의 전기적 연결을 위한 콘택홀(CH)이 상기 오버 코트층(400)에는 형성되지 않고 상기 평탄화층(300)에 형성되는 것도 가능하다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 기판 200: 회로 소자층
300: 평탄화층 400: 오버 코트층
500: 뱅크층 600: 제1 전극
700: 발광층

Claims (14)

  1. 기판;
    상기 기판 상에 구비되며, 개구 영역을 포함하여 이루어진 오버 코트층;
    상기 오버 코트층의 상기 개구 영역 내에 구비된 뱅크층;
    상기 오버 코트층 상에 구비된 전극; 및
    상기 전극 상에 구비된 발광층을 포함하여 이루어지고,
    상기 발광층의 끝단은 상기 뱅크층의 상단에 접하고,
    상기 뱅크층의 상단의 높이는 상기 오버 코트층의 상단의 높이보다 낮은 전계 발광 표시 장치.
  2. 삭제
  3. 기판;
    상기 기판 상에 구비되며, 개구 영역을 포함하여 이루어진 오버 코트층;
    상기 오버 코트층의 상기 개구 영역 내에 구비된 뱅크층;
    상기 오버 코트층 상에 구비된 전극; 및
    상기 전극 상에 구비된 발광층을 포함하여 이루어지고,
    상기 발광층의 끝단은 상기 뱅크층의 상단에 접하고,
    상기 발광층의 끝단의 높이는 상기 오버 코트층의 상단의 높이보다 낮은 전계 발광 표시 장치.
  4. 제1항 또는 제3항에 있어서,
    상기 발광층과 접하는 상기 뱅크층의 상단은 소수성 물질로 이루어진 전계 발광 표시 장치.
  5. 제1항 또는 제3항에 있어서,
    상기 전극과 상기 발광층 사이에 구비된 제1 퍼짐 조절 패턴을 추가로 포함하는 전계 발광 표시 장치.
  6. 제5항에 있어서,
    상기 제1 퍼짐 조절 패턴은 친수성 물질로 이루어진 메쉬 구조로 구성된 전계 발광 표시 장치.
  7. 제1항 또는 제3항에 있어서,
    상기 오버 코트층의 측면에 구비된 제2 퍼짐 조절 패턴을 추가로 포함하는 전계 발광 표시 장치.
  8. 제7항에 있어서,
    상기 제2 퍼짐 조절 패턴은 상기 개구 영역을 가리면서 상기 뱅크층 아래에 구비되어 있는 전계 발광 표시 장치.
  9. 제1항 또는 제3항에 있어서,
    상기 기판과 상기 오버 코트층 사이에 구비된 박막 트랜지스터를 포함한 회로 소자층, 및 상기 회로 소자층과 상기 오버 코트층 사이에 구비된 평탄화층을 추가로 포함하고,
    상기 전극은 상기 오버 코트층의 측면을 따라 상기 평탄화층에 구비된 콘택홀을 통해서 상기 박막 트랜지스터와 연결되어 있는 전계 발광 표시 장치.
  10. 기판;
    상기 기판 상에서 서로 이격되도록 구비된 복수의 전극;
    상기 기판 상에서 상기 복수의 전극 사이의 경계에 구비된 뱅크층; 및
    상기 복수의 전극 상에 각각 구비된 발광층을 포함하고,
    상기 발광층의 상단의 높이는 상기 뱅크층의 상단의 높이보다 높고,
    상기 발광층의 양 끝단은 상기 뱅크층의 상단에 접하고, 상기 발광층의 양 끝단의 높이는 상기 전극의 높이보다 낮은 전계 발광 표시 장치.
  11. 삭제
  12. 삭제
  13. 제10항에 있어서,
    상기 복수의 전극과 상기 발광층 사이에 친수성 물질로 이루어진 제1 퍼짐 조절 패턴이 추가로 구비된 전계 발광 표시 장치.
  14. 제10항에 있어서,
    상기 발광층과 상기 뱅크층 아래에 친수성 물질로 이루어진 제2 퍼짐 조절 패턴이 추가로 구비된 전계 발광 표시 장치.
KR1020160181339A 2016-12-28 2016-12-28 전계 발광 표시 장치 KR102648854B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160181339A KR102648854B1 (ko) 2016-12-28 2016-12-28 전계 발광 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160181339A KR102648854B1 (ko) 2016-12-28 2016-12-28 전계 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20180076792A KR20180076792A (ko) 2018-07-06
KR102648854B1 true KR102648854B1 (ko) 2024-03-15

Family

ID=62921489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160181339A KR102648854B1 (ko) 2016-12-28 2016-12-28 전계 발광 표시 장치

Country Status (1)

Country Link
KR (1) KR102648854B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024113186A1 (zh) * 2022-11-29 2024-06-06 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111166A (ja) 2002-09-18 2004-04-08 Hitachi Ltd 有機ｅｌ素子用バンク付き基板
JP2006175307A (ja) 2004-12-21 2006-07-06 Seiko Epson Corp 成膜方法、色要素膜付き基板、電気光学装置、および電子機器
JP2010504608A (ja) 2006-09-22 2010-02-12 ケンブリッジ ディスプレイ テクノロジー リミテッド 分子電子素子の製造方法及び構造体
JP2012015129A (ja) * 2002-09-11 2012-01-19 Semiconductor Energy Lab Co Ltd 発光装置、表示装置および照明装置
JP2013089293A (ja) 2011-10-13 2013-05-13 Panasonic Corp 表示パネルの製造方法および表示パネル
JP2014099394A (ja) * 2012-11-13 2014-05-29 Samsung Display Co Ltd 有機電界発光表示装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015129A (ja) * 2002-09-11 2012-01-19 Semiconductor Energy Lab Co Ltd 発光装置、表示装置および照明装置
JP2004111166A (ja) 2002-09-18 2004-04-08 Hitachi Ltd 有機ｅｌ素子用バンク付き基板
JP2006175307A (ja) 2004-12-21 2006-07-06 Seiko Epson Corp 成膜方法、色要素膜付き基板、電気光学装置、および電子機器
JP2010504608A (ja) 2006-09-22 2010-02-12 ケンブリッジ ディスプレイ テクノロジー リミテッド 分子電子素子の製造方法及び構造体
JP2013089293A (ja) 2011-10-13 2013-05-13 Panasonic Corp 表示パネルの製造方法および表示パネル
JP2014099394A (ja) * 2012-11-13 2014-05-29 Samsung Display Co Ltd 有機電界発光表示装置及びその製造方法

Also Published As

Publication number Publication date
KR20180076792A (ko) 2018-07-06

Similar Documents

Publication Publication Date Title
US10665811B2 (en) Electroluminescent display device
KR102432663B1 (ko) 전계 발광 표시장치
KR102410500B1 (ko) 전계 발광 표시장치
US9997575B2 (en) Organic light emitting device and method for manufacturing same
JP6741431B2 (ja) 表示パネル及びその製造方法
CN108257547B (zh) 电致发光显示装置及其制造方法
CN109904333B (zh) 电致发光显示装置
KR102513383B1 (ko) 전계 발광 표시장치
JP6807350B2 (ja) 有機ｅｌ表示パネル、有機ｅｌ表示装置、及び、有機ｅｌ表示パネルの製造方法
KR20140033671A (ko) 유기발광 표시장치 및 그 제조 방법
KR101789058B1 (ko) 유기 발광장치 및 그 제조방법
US20140319475A1 (en) Organic light emitting diode display and manufacturing method thereof
JP2016091841A (ja) 有機発光デバイスと有機表示装置
KR20180077439A (ko) 전계 발광 표시 장치 및 그 제조 방법
JP2019192337A (ja) 有機ｅｌ表示パネル、有機ｅｌ表示装置、及び、有機ｅｌ表示パネルの製造方法
WO2017204150A1 (ja) 有機ｅｌ表示パネル、有機ｅｌ表示装置、及び、その製造方法
US9865663B2 (en) Organic light-emitting device
KR20190071462A (ko) 전계 발광 표시장치
KR20160035189A (ko) 유기전계발광 표시장치
US10109690B2 (en) Organic light-emitting panel and organic light-emitting device with optimized bank profile
KR102648854B1 (ko) 전계 발광 표시 장치
KR20180076820A (ko) 전계 발광 표시 장치
KR20180076825A (ko) 전계 발광 표시 장치 및 그 제조 방법
KR102450961B1 (ko) 유기 발광 디스플레이 장치
KR102183367B1 (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant