KR102647861B1 - collimator, manufacturing apparatus of semiconductor device and manufacturing method of semiconductor device - Google Patents
collimator, manufacturing apparatus of semiconductor device and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- KR102647861B1 KR102647861B1 KR1020180037432A KR20180037432A KR102647861B1 KR 102647861 B1 KR102647861 B1 KR 102647861B1 KR 1020180037432 A KR1020180037432 A KR 1020180037432A KR 20180037432 A KR20180037432 A KR 20180037432A KR 102647861 B1 KR102647861 B1 KR 102647861B1
- Authority
- KR
- South Korea
- Prior art keywords
- holes
- edge
- center
- area
- collimator
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 239000002245 particle Substances 0.000 claims abstract description 28
- -1 chalcogenide compound Chemical class 0.000 claims description 4
- 230000001939 inductive effect Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 description 41
- 238000000034 method Methods 0.000 description 33
- 239000010409 thin film Substances 0.000 description 29
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000000151 deposition Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 9
- 229910052787 antimony Inorganic materials 0.000 description 8
- 229910052714 tellurium Inorganic materials 0.000 description 8
- 239000011800 void material Substances 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 238000000859 sublimation Methods 0.000 description 7
- 230000008022 sublimation Effects 0.000 description 7
- 238000000427 thin-film deposition Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000004148 unit process Methods 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67103—Apparatus for thermal treatment mainly by conduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
- H05H1/00—Generating plasma; Handling plasma
- H05H1/24—Generating plasma
- H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Electromagnetism (AREA)
- Physical Vapour Deposition (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 콜리메이터, 그를 포함하는 반도체 소자의 제조장치 및 반도체 소자의 제조방법을 개시한다. 그의 장치는 챔버와, 상기 챔버의 하부에 배치되어 기판을 가열하는 히터 척과, 상기 히터 척 상에 배치되고 상기 기판 상에 증착되는 소스를 포함하는 타깃과, 상기 챔버의 상부에 배치되고 상기 타깃에 플라즈마를 유도하여 상기 소스의 입자를 생성하는 플라즈마 전극과, 상기 히터 척과 상기 타깃 사이에 배치되는 콜리메이터를 포함한다.The present invention discloses a collimator, a semiconductor device manufacturing apparatus including the collimator, and a semiconductor device manufacturing method. The device includes a chamber, a heater chuck disposed at the bottom of the chamber to heat the substrate, a target disposed on the heater chuck and including a source deposited on the substrate, and a target disposed at the top of the chamber and on the target. It includes a plasma electrode that induces plasma to generate particles of the source, and a collimator disposed between the heater chuck and the target.
Description
본 발명은 반도체 소자의 제조장치 및 그의 제조방법에 관한 것으로, 상세하게는 콜리메이터, 그를 포함하는 반도체 소자의 제조장치 및 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a semiconductor device manufacturing apparatus and a manufacturing method thereof, and more specifically, to a collimator, a semiconductor device manufacturing apparatus including the collimator, and a semiconductor device manufacturing method.
일반적으로 반도체 소자는 다수의 단위 공정들에 의해 제조될 수 있다. 단위 공정들은 박막 증착 공정, 리소그래피 공정, 및 식각 공정을 포함할 수 있다. 박막 증착 공정과 식각 공정은 주로 플라즈마에 의해 수행될 수 있다. 플라즈마는 기판을 고온으로 처리(treat)할 수 있다.In general, semiconductor devices can be manufactured through multiple unit processes. Unit processes may include a thin film deposition process, a lithography process, and an etching process. The thin film deposition process and etching process can be mainly performed by plasma. Plasma can treat a substrate at high temperatures.
본 발명이 해결하고자 하는 과제는 박막을 균일한 두께로 형성시킬 수 있는 콜리메이터, 그를 포함하는 반도체 소자의 제조장치 및 반도체 소자의 제조방법을 제공하는 데 있다. The problem to be solved by the present invention is to provide a collimator capable of forming a thin film with a uniform thickness, a semiconductor device manufacturing device including the collimator, and a semiconductor device manufacturing method.
본 발명은 반도체 소자의 제조장치를 개시한다. 그의 장치는, 챔버; 상기 챔버의 하부에 배치되어 기판을 가열하는 히터 척; 상기 히터 척 상에 배치되고 상기 기판 상에 증착되는 소스를 포함하는 타깃; 상기 챔버의 상부에 배치되고 상기 타깃에 플라즈마를 유도하여 상기 소스의 입자를 생성하는 플라즈마 전극; 및 상기 히터 척과 상기 타깃 사이에 배치되는 콜리메이터를 포함한다. 여기서, 상기 콜리메이터는: 플레이트; 및 상기 플레이트 내에 형성되어 상기 입자들을 통과시키는 복수개의 홀들을 포함할 수 있다. 상기 홀들은 상기 플레이트의 중심으로부터 에지 방향으로 증가될 수 있다.The present invention discloses a semiconductor device manufacturing apparatus. His device is: a chamber; a heater chuck disposed at the bottom of the chamber to heat the substrate; a target disposed on the heater chuck and including a source deposited on the substrate; a plasma electrode disposed at the top of the chamber and generating particles of the source by inducing plasma to the target; and a collimator disposed between the heater chuck and the target. Here, the collimator is: a plate; And it may include a plurality of holes formed in the plate to allow the particles to pass through. The holes may increase from the center of the plate toward the edge.
본 발명의 일 예에 따른 콜리메이터는, 플레이트; 및 상기 플레이트 내에 형성된 복수개의 홀들을 포함한다. 여기서, 상기 홀들은 상기 플레이트의 중심으로부터 에지 방향으로 증가되는 면적 밀도를 가질 수 있다. 상기 면적 밀도는 상기 플레이트의 상부 면의 단위 면적당 상기 홀들 내의 상기 플레이트의 측벽의 표면적으로 정의될 수 있다.A collimator according to an example of the present invention includes a plate; and a plurality of holes formed in the plate. Here, the holes may have an area density that increases from the center of the plate toward the edge. The areal density may be defined as the surface area of the sidewalls of the plate within the holes per unit area of the top surface of the plate.
본 발명의 일 예에 따른 반도체 소자의 제조방법은, 기판 상에 몰드 막을 형성하는 단계; 상기 몰드 막의 일부를 제거하여 상기 기판의 일부를 노톨하는 콘택 홀을 형성하는 단계; 및 상기 기판과 평행한 플레이트와, 상기 플레이트 내에 형성되어 상기 플레이트의 중심으로부터 에지 방향으로 증가되는 면적 밀도를 갖는 홀들을 포함하는 콜리메이터를 이용한 물리기상증착방법으로 상기 콘택 홀들 내에 박막을 증착하는 단계를 포함할 수 있다. A method of manufacturing a semiconductor device according to an example of the present invention includes forming a mold film on a substrate; forming a contact hole notifying a portion of the substrate by removing a portion of the mold film; And depositing a thin film in the contact holes using a physical vapor deposition method using a collimator including a plate parallel to the substrate and holes formed in the plate and having an area density increasing in the direction from the center of the plate to the edge. It can be included.
본 발명의 개념에 따른 반도체 소자의 제조장치는 플레이트의 중심으로부터 에지 방향으로 증가되는 면적 밀도를 갖는 홀들을 포함하는 콜리메이터를 이용하여 기판의 중심 영역과 에지 영역에서의 금속 성분의 승화 속도 차이를 제거하고 박막을 균일한 두께로 형성시킬 수 있다. The semiconductor device manufacturing apparatus according to the concept of the present invention uses a collimator including holes with an area density increasing from the center of the plate to the edge to eliminate the difference in the sublimation rate of the metal component in the center area and the edge area of the substrate. And a thin film can be formed with a uniform thickness.
도 1은 본 발명의 개념에 따른 반도체 소자의 제조장치를 보여주는 도면이다.
도 2는 도 1의 콜리메이터를 이용하여 형성된 박막의 두께와 콜리메이터 없이 형성된 일반적인 박막의 두께를 비교하여 보여주는 그래프이다.
도 3은 도 1의 콜리메이터의 일 예를 보여주는 단면도이다.
도 4는 도 3의 홀들의 일 예를 보여주는 사시도이다.
도 5는 도 1의 콜리메이터의 일 예를 보여주는 단면도이다.
도 6은 도 1의 콜리메이터의 일 예를 보여주는 단면도이다.
도 7은 본 발명의 반도체 소자의 제조방법을 보여주는 플로우 챠트이다
도 8 내지 도 16은 도 7의 반도체 소자의 제조방법을 보여주는 공정 단면도들이다.
도 17은 도 7의 상전이 막을 형성하는 단계의 일 예를 보여주는 플로우 챠트이다.
도 18은 도 1의 콜리메이터 없이 형성된 일반적인 예비 상전이 막 내의 보이드 결함을 보여준다. 1 is a diagram showing a semiconductor device manufacturing apparatus according to the concept of the present invention.
FIG. 2 is a graph comparing the thickness of a thin film formed using the collimator of FIG. 1 with the thickness of a typical thin film formed without a collimator.
FIG. 3 is a cross-sectional view showing an example of the collimator of FIG. 1.
Figure 4 is a perspective view showing an example of the holes in Figure 3.
FIG. 5 is a cross-sectional view showing an example of the collimator of FIG. 1.
FIG. 6 is a cross-sectional view showing an example of the collimator of FIG. 1.
Figure 7 is a flow chart showing the manufacturing method of the semiconductor device of the present invention.
Figures 8 to 16 are cross-sectional process views showing the manufacturing method of the semiconductor device of Figure 7.
FIG. 17 is a flow chart showing an example of the steps for forming the phase change film of FIG. 7.
FIG. 18 shows void defects in a typical preliminary phase transition film formed without the collimator of FIG. 1.
도 1은 본 발명의 개념에 따른 반도체 소자의 제조장치(100)를 보여준다.Figure 1 shows a semiconductor
도 1을 참조하면, 본 발명의 반도체 소자의 제조장치(100)는 스퍼터의 물리기상증착(Physical Vaper Deposition: PVD) 설비를 포함할 수 있다. 일 예에 따르면, 본 발명의 반도체 소자의 제조장치(100)는 챔버(10), 히터 척(20), 히팅 파워 공급 부(30), 플라즈마 전극(40), 고주파 파워 공급 부(50), 타깃(60) 및 콜리메이터(80)를 포함할 수 있다. Referring to FIG. 1, the semiconductor
상기 챔버(10)는 기판(W)에 대해 외부로부터 독립된 공간을 제공할 수 있다. 예를 들어, 상기 챔버(10)는 약 1X10-8 Torr 내지 약 1X10- 4Torr의 진공 압력을 가질 수 있다.The
상기 히터 척(20)은 상기 챔버(10)의 하부 내에 배치될 수 있다. 상기 히터 척(20)은 상기 기판(W)을 수납할 수 있다. 상기 히터 척(20)은 히터 라인(22)을 가질 수 있다. 상기 히터 라인(22)은 상기 기판(W)을 가열할 수 있다.The
상기 히팅 파워 공급 부(30)는 상기 히터 라인(22)에 연결될 수 있다. 상기 히팅 파워 공급 부(30)는 상기 히터 라인(22)에 히팅 파워를 제공할 수 있다. 상기 히터 라인(22)은 상기 히팅 파워를 이용하여 상기 기판(W)을 가열할 수 있다. 예를 들어, 상기 히터 라인(22)은 상기 기판(W)을 약 300℃ 이상의 고온으로 가열할 수 있다.The heating
상기 플라즈마 전극(40)은 상기 챔버(10)의 상부 내에 배치될 수 있다. 상기 플라즈마 전극(40)은 상기 고주파 파워 공급 부(50)의 고주파 파워(53)를 이용하여 플라즈마(70)를 상기 챔버(10) 내에 유도할 수 있다.The
상기 고주파 파워 공급 부(50)는 상기 플라즈마 전극(40)에 연결될 수 있다. 상기 고주파 파워 공급 부(50)은 상기 플라즈마 전극(40)에 상기 고주파 파워(53)를 제공할 수 있다. 일 예에 따르면, 상기 고주파 파워 공급 부(50)는 고주파 파워 생성기(52) 및 매쳐(54)를 포함할 수 있다. 상기 고주파 파워 생성기(52)는 상기 고주파 파워(53)를 생성할 수 있다. 상기 매쳐(54)는 상기 고주파 파워 생성기(52)와 상기 플라즈마 전극(40) 사이에 연결될 수 있다. 상기 매쳐(54)는 상기 챔버(10) 내의 상기 고주파 파워(53)의 임피던스를 상기 고주파 파워 생성기(52) 내의 상기 고주파 파워(53)의 임피던스에 메칭시킬 수 있다. 상기 고주파 파워(53)의 임피던스들이 매칭될 때, 상기 고주파 파워(53)의 효율은 최대로 증가할 수 있다.The high frequency
상기 타깃(60)은 상기 플라즈마 전극(40)과 상기 기판(W) 사이에 배치될 수 있다. 상기 타깃(60)은 상기 플라즈마 전극(40)의 하부 면 상에 고정될 수 있다. 상기 타깃(60)은 상기 히터 척(20) 상의 상기 기판(W) 상에 증착되는 박막(14, ex, 도 13의 예비 상전이 막(116a))의 소스를 포함할 수 있다. 예를 들어, 상기 타깃(60)은 비금속 성분(ex, Ge) 및 금속 성분(ex, Sb, Te)을 갖는 칼코게나이드 화합물(600℃이상의 융점을 가짐) 포함할 수 있다. 상기 타깃(60)과 상기 기판(W) 사이에 상기 플라즈마(70)가 유도되면, 상기 타깃(60)으로부터 소스 입자들(62)이 생성될 수 있다. 상기 소스 입자들(62)은 상기 기판(W) 상에 증착되어 상기 박막(14)을 형성할 수 있다. 상기 소스 입자들(62)의 양 또는 상기 박막(14)의 두께는 상기 플라즈마(70) 또는 상기 고주파 파워 세기에 비례하여 증가할 수 있다. The
상기 기판(W)의 중심 영역과 에지 영역에서의 상기 박막(14)의 두께는 상기 기판(W)의 온도에 따라 다를 수 있다. 예를 들어, 상기 기판(W)이 상온일 경우, 상기 기판(W)의 중심 영역에서의 상기 박막(14)의 두께는 상기 기판(W) 에지 영역에서의 상기 박막(14)의 두께보다 주로 클 수 있다. 상기 플라즈마(70) 내의 상기 소스 입자들(62)이 상기 기판(W)의 중심 영역으로 집중되기 때문일 수 있다. The thickness of the
반면, 상기 기판(W)이 상온보다 높은 고온(ex, 칼코게나이드 화합물의 융점의 50%이상, 300℃ 이상)으로 가열될 경우, 상기 기판(W)의 중심 영역에서의 상기 박막(14)의 두께는 상기 기판(W) 에지 영역에서의 상기 박막(14)의 두께보다 작을 수 있다. 왜냐하면, 상기 기판(W) 중심 영역과 에지 영역에서의 온도 편차가 있기 때문이다. 상기 히터 척(20)이 상기 기판(W)을 약 300℃ 이상의 고온으로 가열할 경우, 상기 기판(W)의 중심 영역에서의 온도는 상기 기판(W)의 에지 영역에서의 온도보다 상대적으로 높을 수 있다. 상기 기판(W)의 중심 영역에서의 온도가 상기 기판(W)의 에지 영역에서의 온도보다 높으면, 상기 기판(W)의 중심 영역과 에지 영역에서의 상기 박막(14) 내의 금속 성분(ex, Sb, Te)의 승화 속도 차이가 발생될 수 있다. 상기 금속 성분(ex, Sb, Te)의 승화 속도는 상기 기판(W)의 에지 영역보다 중심 영역에서 빠르거나 높을 수 있다. 따라서, 상기 박막(14)은 상기 금속 성분(ex, Sb, Te)의 승화 속도 차이에 따라 상기 기판(W)의 중심 영역보다 에지 영역에서 주로 두껍게 형성될 수 있다.On the other hand, when the substrate W is heated to a high temperature higher than room temperature (e.g., more than 50% of the melting point of the chalcogenide compound, more than 300° C.), the
상기 콜리메이터(80)는 상기 기판(W)과 상기 타깃(60) 사이에 배치될 수 있다. 상기 콜리메이터(80)는 상기 챔버(10) 내벽에 마주보는 슬롯들(19) 상에 고정될 수 있다. 상기 콜리메이터(80)는 상기 금속 성분(ex, Sb, Te)의 승화 속도 차이를 제거하여 상기 박막(14)을 균일한 두께로 형성시킬 수 있다. 일 예에 따르면, 상기 콜리메이터(80)는 상기 소스 입자들(62)을 통과시키는 복수개의 홀들(88)을 포함할 수 있다. 상기 소스 입자들(62)은 상기 홀들(88)을 통과하여 상기 기판(W) 상에 증착될 수 있다. 상기 콜리메이터(80)는 상기 소스 입자들(62)의 직진성을 증가시킬 수 있다. The
이와 달리, 상기 콜리메이터(80)는 상기 소스 입자들(62)의 일부를 흡착 및/또는 필터링하여 상기 박막(14)의 두께를 상기 기판(W)의 위치에 따라 조절할 수 있다. 상기 소스 입자들(62)은 상기 콜리메이터(80)의 중심보다 에지에서 다량으로 흡착 및/또는 필터링될 수 있다. 예를 들어, 상기 소스 입자들(62)의 흡착 양 및/또는 필터링 양은 상기 홀들(88) 내의 콜리메이터(80)의 측벽의 표면적에 비례할 수 있다. 상기 콜리메이터(80)는 그의 두께(T) 또는 상기 홀들(88)의 직경(d)을 변화시켜 상기 박막(14)의 두께 균일도(uniformity)를 증가시킬 수 있다. In contrast, the
일 예에 따르면, 상기 콜리메이터(80)의 두께(T)는 상기 기판(W)과 상기 타깃(60) 사이의 제 1 거리(D1)보다 작을 수 있다. 예를 들어, 상기 제 1 거리(D1)가 약 60mm일 경우, 상기 콜리메이터(80)의 두께(T)는 약 20mm 내지 약 40mm일 수 있다. 상기 콜리메이터(80)와 상기 기판(W) 사이의 제 2 거리(D2)가 약 10mm이하로 감소할 경우, 상기 박막(14)은 상기 홀들(88)에 대응되는 자국 결함(finger print defects)을 가질 수 있다. 상기 콜리메이터(80)와 상기 타깃(60) 사이의 제 3 거리(D3)가 약 10mm 이하로 감소할 경우, 상기 플라즈마(70)의 생성 균일도 및/또는 소스 입자들(62)의 생성 균일도가 감소할 수 있다. 또한, 상기 콜리메이터(80)의 두께(T)가 약 20mm 이하일 경우, 상기 소스 입자들(62)의 직진성이 감소할 수 있다. According to one example, the thickness T of the
도 2는 도 1의 콜리메이터(80)에 의해 형성된 박막(14)의 두께 프로파일(16)과 콜리메이터(80) 없이 형성된 일반적인 박막의 두께 프로파일(18)을 보여준다. 상기 기판(W)은 약 150mm의 반지름을 가질 수 있다.FIG. 2 shows a
도 2를 참조하면, 상기 콜리메이터(80)에 의해 형성된 박막(14)의 두께 프로파일(16)은 상기 일반적인 박막의 두께 프로파일(18)보다 평탄할 수 있다. 상기 콜리메이터(80)에 의해 형성된 박막(14)의 두께 프로파일(16)은 상기 기판(W)의 중심 영역(0 내지 ±60cm)과 에지 영역(±60cm 내지 ±150)에서 모두 동일하게 표시될 수 있다. 상기 박막(14)은 상기 기판(W)의 전면에 모두 동일한 두께로 형성될 수 있다. 상기 일반적인 박막의 두께 프로파일(18)의 상기 기판(W)의 에지 영역(±60cm 내지 ±150)은 중심 영역(0 내지 ±60cm)보다 높을 수 있다. 일반적인 박막은 상기 기판(W)의 에지 영역에서 중심 영역보다 두껍게 형성될 수 있다.Referring to FIG. 2, the
다시 도 1을 참조하면, 상기 홀들(88)이 동일한 직경(d)을 가질 때, 상기 콜리메이터(80)의 중심은 그의 에지보다 얇을 수 있다. 상기 콜리메이터(80)의 중심이 에지보다 얇을 때, 상기 콜리메이터(80)의 에지에서의 상기 홀들(88)의 면적 밀도는 상기 콜리메이터(80)의 중심에서의 면적 밀도보다 클 수 있다. 상기 홀들(88) 사이의 거리(도 4의 G)를 무시할 경우, 상기 면적 밀도(πdT/π(d/2)2 = 4T/d)는 상기 홀들(88) 측벽의 상기 콜리메이터(80)의 표면적(πdT)을 상기 홀들(88)의 평면 면적(π(d/2)2)으로 나눈 값으로 정의될 수 있다. 즉, 상기 면적 밀도(πdT/π(d/2)2)는 상기 콜리메이터(80)의 상부 면의 단위 면적 당 상기 콜리메이터(80)의 상기 홀들(88)의 측벽의 표면적 또는 상기 표면적의 합으로 계산될 수 있다. Referring again to FIG. 1, when the
상기 소스 입자들(62)은 상기 콜리메이터(80) 상기 면적 밀도(πdT/π(d/2)2)에 비례하여 흡착 또는 필터링될 수 있다. 상기 소스 입자들(62)은 상기 콜리메이터(80) 상기 면적 밀도(πdT/π(d/2)2)에 반비례하는 증착율을 갖고 상기 기판(W) 상에 증착될 수 있다. 상기 소스 입자들(62)의 증착율은 상기 박막(14) 내의 상기 금속 성분(ex, Sb, Te)의 승화 속도 차이를 보상할 수 있다. 상기 기판(W) 중심 영역 상에서의 상기 소스 입자들(62)의 증착율은 상기 기판(W) 에지 영역 상에서의 상기 입자들(62)의 증착율보다 높을 수 있다. 상기 소스 입자들(62)은 상기 기판(W)의 중심 영역에서보다 에지 영역에서 얇게 증착될 수 있다. 따라서, 상기 콜리메이터(80)는 상기 소스 입자들(62)의 증착율을 상기 기판(W)의 위치에 따라 조절하여 균일한 두께의 상기 박막(14)을 형성시킬 수 있다. The
도 3은 도 1의 콜리메이터(80)의 일 예를 보여준다. 도 4는 도 3의 홀들(88)의 일 예를 보여준다.Figure 3 shows an example of the
도 3을 참조하면, 상기 콜리메이터(80)는 플레이트(82)와 상기 플레이트(82) 내의 홀들(88)을 포함할 수 있다. Referring to FIG. 3, the
상기 플레이트(82)는 도 1의 챔버(10)과 다른 금속을 포함할 수 있다. 예를 들어, 상기 플레이트(82)는 스틸 재질의 원판을 포함할 수 있다. 상기 플레이트(82)는 약 150mm의 제 1 반경(R1)을 가질 수 있다. 상기 플레이트(82)는 두께가 서로 다른 복수의 영역들로 구분될 수 있다. 일 예에 따르면, 상기 플레이트(82)는 에지 영역(81)과 중심 영역(83)을 가질 수 있다. 상기 에지 영역(81)은 상기 중심 영역(83)보다 두꺼울 수 있다. 예를 들어, 상기 에지 영역(81)이 제 1 두께(T1)일 경우, 상기 중심 영역(83)은 상기 제 1 두께(T1)보다 작은 제 2 두께(T1)일 수 있다. 상기 플레이트(82)의 에지 영역(81)이 약 150mm의 제 1 반경(R1)을 가질 때, 상기 중심 영역(83)은 약 80mm의 제 2 반경(R2)을 가질 수 있다.The
도 3 및 도 4를 참조하면, 상기 홀들(88)은 상기 플레이트(82)의 상부 면으로부터 하부 면까지 관통할 수 있다. 상기 홀들(88)은 육각형의 벌집 모양을 가질 수 있다. 이와 달리, 상기 홀들(88)은 삼각형, 사각형, 오각형, 팔각형, 또는 원형의 모양을 가질 수 있다. 상기 홀들(88)은 상기 플레이트(82) 내에 조밀하게 배열될 수 있다. 상기 홀들(88) 사이의 거리(G)는 일정할 수 있다. 예를 들어, 상기 홀들(88) 사이의 거리(G)는 약 1mm 이하일 수 있다. 일 예에 따르면, 상기 홀들(88)은 에지 홀들(84)과 중심 홀들(86)을 포함할 수 있다. Referring to FIGS. 3 and 4 , the
상기 에지 홀들(84)은 상기 에지 영역(81)의 상기 플레이트(82) 내에 형성될 수 있다. 상기 에지 홀들(84)은 제 1 직경(d1)을 가질 수 있다. 상기 제 1 직경(d1)은 상기 플레이트(82)의 상기 제 1 두께(T1) 보다 작을 수 있다. 상기 제 1 두께(T1)은 상기 제 1 직경(d1)의 1.2 내지 1.4배일 수 있다.The edge holes 84 may be formed within the
상기 중심 홀들(86)은 상기 중심 영역(83)의 상기 플레이트(82)에 형성될 수 있다. 상기 중심 홀들(86)은 제 2 직경(d2)을 가질 수 있다. 상기 제 2 직경(d2)은 상기 제 2 두께(T2)와 동일할 수 있다. 예를 들어, 상기 제 2직경(d2)과 상기 제 2 두께(T2)의 각각은 약 25mm일 수 있다.The
상기 제 1 직경(d1)과 상기 제 2 직경(d2)이 동일 할 때, 상기 에지 홀들(84)의 면적 밀도(πd1T1/π(d1/2)2 = 4T1/d1)는 상기 중심 홀들(86)의 면적 밀도(πd2T2/π(d2/2)2 = 4T2/d2)보다 T1/T2 배 클 수 있다. When the first diameter (d 1 ) and the second diameter (d 2 ) are the same, the area density of the edge holes 84 (πd 1 T 1 /π(d 1 /2) 2 = 4T 1 /d 1 ) may be
따라서, 상기 콜리메이터(80)는 상기 에지 영역(81) 내의 상기 에지 홀들(84)과 상기 중심 영역(83) 내의 상기 중심 홀들(86)의 면적 밀도 비율을 조절하여 균일한 두께의 박막(14)을 형성할 수 있다. Accordingly, the
도 5는 도 1의 콜리메이터(80)의 일 예를 보여준다.Figure 5 shows an example of the
도 5를 참조하면, 상기 콜리메이터(80)의 상기 플레이트(82)의 두께는 그의 중심으로부터 에지로 멀어질수록 점진적으로 증가할 수 있다. 예를 들어, 상기 플레이트(82)의 상부 면이 평탄할 경우, 상기 플레이트(82)의 하부 면이 그의 중심방향으로 위로 볼록할 수 있다. 상기 플레이트(82)의 에지가 상기 제 1 두께(T1)이고, 상기 플레이트(82)의 중심이 상기 제 2 두께(T2)일 때, 상기 플레이트(82)의 하부 면은 그의 에지에서부터 중심까지 경사지거나 라운드질 수 있다. 상기 에지 홀들(84)의 제 1 직경(d1)과 상기 중심 홀들(86)의 제 2 직경(d2)이 서로 동일할 경우, 상기 에지 홀들(84)의 면적 밀도(4T1/d1)는 상기 중심 홀들(86)의 면적 밀도(4T2/d2)보다 T1/T2 배 클 수 있다. 상기 중심 홀들(86)과 상기 에지 홀들(84) 사이의 중간 홀들(85)의 면적 밀도는 상기 중심 홀들(86)의 면적 밀도(4T2/d2)보다 크고, 상기 에지 홀들(84)의 면적 밀도(4T1/d1)보다 작을 수 있다. Referring to FIG. 5, the thickness of the
도 6은 도 1의 콜리메이터(80)의 일 예를 보여준다.Figure 6 shows an example of the
도 6을 참조하면, 상기 콜리메이터(80)의 플레이트(82)의 두께(T)는 일정하고, 상기 홀들(88)의 직경은 상기 플레이트(82)의 중심에서부터 에지 방향으로 감소할 수 있다. 예를 들어, 상기 에지 홀들(84)의 제 1 직경(d1)은 상기 중심 홀들(86)의 제 2 직경(d2)보다 작을 수 있다. 상기 에지 홀들(84)의 개수는 상기 플레이트(82)의 단위 면적당 상기 중심 홀들(86)의 개수보다 많을 수 있다. 상기 에지 홀들(84)의 면적 밀도(πd1T/π(d1/2)2 = 4T/d1)는 상기 중심 홀들(86)의 면적 밀도(πd2T/π(d2/2)2 = 4T/d2)보다 거의 d2/d1(에지 홀들(84)과 중심 홀들(86)의 개수들과, 에지 영역(81) 및 중심 영역(83)의 단위 면적들(ex, 1/(R1-R2), 1/R2)의 관계식을 생략) 배 클 수 있다. Referring to FIG. 6, the thickness T of the
이와 같이 구성된 본 발명의 반도체 소자의 제조장치(100)를 이용한 반도체 소자의 제조방법을 설명하면 다음과 같다.The method of manufacturing a semiconductor device using the semiconductor
도 7은 본 발명의 반도체 소자의 제조방법의 일 예를 보여준다. 도 8 내지 도 16은 도 7의 반도체 소자의 제조방법을 보여주는 공정 단면도들이다.Figure 7 shows an example of a method for manufacturing a semiconductor device of the present invention. Figures 8 to 16 are cross-sectional process views showing the manufacturing method of the semiconductor device of Figure 7.
도 7을 참조하면, 본 발명의 일 예에 따른 반도체 소자의 제조방법은 상전이 메모리 소자의 제조방법을 포함할 수 있다. 일 예에 따르면, 본 발명의 반도체 소자의 제조방법은, 워드 라인을 형성하는 단계(S10), 제 1 몰드 막을 형성하는 단계(S20), 다이오드를 형성하는 단계(S30), 하부 전극을 형성하는 단계(S40), 상전이 막을 형성하는 단계(S50), 상부 전극을 형성하는 단계(S60) 및 비트 라인을 형성하는 단계(S70)를 포함할 수 있다.Referring to FIG. 7, a method of manufacturing a semiconductor device according to an example of the present invention may include a method of manufacturing a phase change memory device. According to one example, the method of manufacturing a semiconductor device of the present invention includes forming a word line (S10), forming a first mold film (S20), forming a diode (S30), and forming a lower electrode. It may include a step (S40), a step of forming a phase change film (S50), a step of forming an upper electrode (S60), and a step of forming a bit line (S70).
도 7 및 도 8을 참조하면, 기판(W) 상에 워드 라인(102)을 형성한다(S10). 상기 기판(W)은 실리콘 웨이퍼를 포함할 수 있다. 상기 워드 라인(102)은 도전 층(ex, 실리콘 불순물 층 또는 금속)을 포함할 수 있다. 상기 워드 라인(102)은 상기 기판(W) 내에 도핑될 도전성 불순물의 이온주입공정으로 형성될 수 있다. 이와 달리, 상기 워드 라인(102)은 도전층의 박막증착공정(ex, PVD, or CVD), 포토리소그래피 공정, 및 식각 공정으로 형성될 수 있다. 상기 워드 라인(102)은 상기 기판(W) 상에 제 1 방향(미도시)으로 연장할 수 있다.Referring to FIGS. 7 and 8, a
도 7 및 도 9를 참조하면, 상기 워드 라인(102)의 일부와 상기 기판(W) 상에 제 1 몰드 막(104)을 형성한다(S20). 상기 제 1 몰드 막(104)은 유전체 층(ex, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물)을 포함할 수 있다. 상기 제 1 몰드 막(104)은 상기 유전체 층의 박막증착공정(ex, CVD)으로 형성될 수 있다. 상기 제 1 몰드 막(104)은 제 1 콘택 홀(105)을 가질 수 있다. 상기 제 1 콘택 홀(105)은 상기 워드 라인(102)의 일부를 외부로 노출시킬 수 있다. 상기 제 1 콘택 홀(105)은 포토리소그래피 공정 및 상기 제 1 몰드 막(104)의 식각 공정으로 형성될 수 있다.Referring to FIGS. 7 and 9 , a
도 7 및 도 10을 참조하면, 상기 제 1 몰드 막(104)의 제 1 콘택 홀(105) 내에 다이오드(110)를 형성한다(S30). 상기 다이오드(110)는 상기 제 1 콘택 홀(105)의 하부 내에 형성될 수 있다. 상기 다이오드(110)는 폴리 실리콘의 증착 공정 및 도전성 불순물(ex, 보론, 아세닉)의 이온주입공정으로 형성될 수 있다. 상기 다이오드(110)는 제 1 도핑 영역(106)과 제 2 도핑 영역(108)을 포함할 수 있다. 상기 제 1 도핑 영역(106)은 상기 제 1 콘택 홀(105) 내의 상기 워드 라인(102) 상에 형성될 수 있다. 상기 제 2 도핑 영역(108)은 상기 제 1 도핑 영역(106) 상에 형성될 수 있다. 상기 제 1 도핑 영역(106) 내의 도전성 불순물은 상기 제 2 도핑 영역(108) 내의 도전성 불순물과 다를 수 있다. 예를 들어, 상기 제 1 도핑 영역(106) 내의 도전성 불순물이 보론일 경우, 상기 제 2 도핑 영역(108) 내의 도전성 불순물은 아세닉일 수 있다.Referring to FIGS. 7 and 10 , a
도 7 및 도 11을 참조하면, 상기 다이오드(110) 상에 하부 전극(112)을 형성한다(S40). 상기 하부 전극(112)은 상기 제 1 콘택 홀(105)의 상부에 형성될 수 있다. 상기 하부 전극(112)은 다마신 공정으로 형성될 수 있다. 예를 들어, 상기 하부 전극(112)은 금속 또는 금속 실리사이드의 증착 공정과, 연마 공정으로 형성될 수 있다. Referring to Figures 7 and 11, a
도 7 및 도 12 내지 도 14를 참조하면, 상기 하부 전극(112) 상에 상전이 막(116)을 형성한다(S50). 상기 상전이 막(116)은 다마신 공정으로 형성될 수 있다. Referring to Figures 7 and 12 to 14, a
도 17은 도 7의 상전이 막(116)을 형성하는 단계(S50)의 일 예를 보여준다.FIG. 17 shows an example of the step (S50) of forming the
도 17을 참조하면, 상기 상전이 막(116)을 형성하는 단계(S50)는 제 2 몰드 막을 형성하는 단계(S52), 상기 제 2 몰드 막 내에 제 2 콘택 홀을 형성하는 단계(S54), 예비 상전이 막을 증착하는 단계(S56) 및 상기 예비 상전이 막을 연마하는 단계(S58)를 포함할 수 있다.Referring to FIG. 17, the step of forming the phase change film 116 (S50) includes the step of forming a second mold film (S52), the step of forming a second contact hole in the second mold film (S54), and the preliminary It may include depositing a phase change film (S56) and polishing the preliminary phase change film (S58).
도 12 및 도 17을 참조하면, 상기 하부 전극(112) 및 상기 제 1 몰드 막(104) 상에 제 2 몰드 막(114)을 형성한다(S52). 상기 제 2 몰드 막(114)은 유전체 층(ex, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물)을 포함할 수 있다. 상기 제 2 몰드 막(114)은 상기 유전체 층의 박막증착공정(ex, CVD)으로 형성될 수 있다.Referring to FIGS. 12 and 17 , a
도 13 및 도 17을 참조하면, 상기 하부 전극(112) 상의 상기 제 2 몰드 막(114)의 일부를 식각하여 제 2 콘택 홀(115)을 형성한다(S54). 상기 제 2 콘택 홀(115)은 포토리소그래피 공정 및 상기 제 2 몰드 막(114)의 식각 공정으로 형성될 수 있다. Referring to FIGS. 13 and 17 , a portion of the
도 1, 도 3 내지 도 6, 도 14, 도 17을 참조하면, 상기 반도체 소자의 제조장치(100)는 상기 하부 전극(112) 및 상기 2 몰드 막(114) 상에 예비 상전이 막(116a)을 증착하여 상기 제 2 콘택 홀(115)을 매립한다(S56). 상기 예비 상전이 막(116a)은 칼코게나이드 화합물(ex, Ge, Sb, Te)을 포함할 수 있다. 예를 들면, 상기 예비 상전이 막(116a)은 상기 플레이트(82)와 상기 플레이트(82)의 중심으로부터 에지 방향으로 증가하는 면적 밀도를 갖는 홀들(88)을 포함한 콜리메이터(80)를 이용하는 물리기상증착방법(ex, sputtering)에 의해 균일한 두께로 형성될 수 있다. 1, 3 to 6, 14, and 17, the semiconductor
도 18은 도 1의 콜리메이터(80) 없이 형성된 일반적인 예비 상전이 막(116b) 내의 보이드 결함(117)을 보여준다. FIG. 18 shows a
도 18을 참조하면, 일반적인 예비 상전이 막(116b)은 제 2 콘택 홀(115) 상의 오버행(119)에 의한 보이드 결함(117)을 가질 수 있다. 도 1의 소스 입자(62)의 직진성이 낮을 때, 상기 오버행(119)과 상기 보이드 결함(117)은 상기 제 2 콘택 홀(115) 내에서 유발될 수 있다. 또한, 일반적인 예비 상전이 막(116b)이 빠르게 형성될 때, 상기 오버행(119)과 상기 보이드 결함(117)은 제 2 콘택 홀(115)의 상부와 내부에 각각 생성될 수 있다. 도 1의 소스 입자들(62)의 증착율이 증가할 때, 상기 오버행(119)과 상기 보이드 결함(117)은 상기 일반적인 예비 상전이 막(116b) 내에 생성될 수 있다. Referring to FIG. 18 , the general preliminary
도 1 내지 도 6 및 도 13을 참조하면, 상기 콜리메이터(80)는 상기 소스 입자(62)의 직진성을 증가시켜 상기 예비 상전이 막(116a)을 상기 제 2 콘택 홀(115) 내에 상기 오버행(119)과 상기 보이드 결함(117) 없이 형성시킬 수 있다.Referring to FIGS. 1 to 6 and 13 , the
또한, 상기 콜리메이터(80)는 상기 기판(W)의 중심 영역과 에지 영역에서의 상기 예비 상전이 막(116a) 내의 금속 성분(ex, Sb, Te)의 승화 속도 차이를 보상 및/또는 제거하여 상기 예비 상전이 막(116a)을 균일한 두께로 형성시킬 수 있다. 상기 콜리메이터(80)는 상기 소스 입자들(62)의 증착율을 감소시켜 상기 예비 상전이 막(116a) 내에서의 오버행(119) 또는 보이드 결함(117)을 제거할 수 있다. 상기 소스 입자들(62)은 상기 콜리메이터(80)의 홀들(88)의 면적 속도에 비례하여 상기 홀들(88) 내에 흡착 또는 필터링될 수 있다. In addition, the
도 14 및 도 17을 참조하면, 상기 예비 상전이 막(116a)을 연마하여 상기 제 2 콘택 홀(115) 내에 상기 상전이 막(116)을 형성한다(S58). 상기 예비 상전이 막(116a)은 화학적기계적연마(CMP) 방법으로 연마될 수 있다. 상기 예비 상전이 막(116a)는 상기 기판(W)의 상부면이 노출될 때까지 연마될 수 있다.Referring to FIGS. 14 and 17 , the preliminary
도 7 및 도 15를 참조하면, 상기 상전이 막(116) 및 상기 제 2 몰드 막(114) 상에 상부 전극(118)을 형성한다(S60). 상기 상부 전극(118)은 금속의 박막증착공정(ex, PVD 또는 CVD), 포토리소그래피 공정, 및 식각 공정으로 형성될 수 있다.Referring to FIGS. 7 and 15 , an
도 7 및 도 16을 참조하면, 상기 상부 전극(118) 상에 비트 라인(120)을 형성한다(S70). 상기 비트 라인(120)은 금속의 박막증착공정(ex, PVD 또는 CVD), 포토리소그래피 공정, 및 식각 공정으로 형성될 수 있다. 상기 비트 라인(120)은 상기 워드 라인(102)의 제 1 방향과 다른 제 2 방향으로 연장할 수 있다. Referring to FIGS. 7 and 16, a
본 발명의 반도체 소자의 제조방법은 전술한 상전이 막(116)의 형성 공정뿐만 아니라 다른 일반적인 스퍼터링 공정에서도 적용될 수 있다.The method for manufacturing a semiconductor device of the present invention can be applied not only to the above-described process of forming the
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.As above, embodiments are disclosed in the drawings and specifications. Although specific terms are used here, they are used only for the purpose of describing the present invention and are not used to limit the meaning or scope of the present invention described in the patent claims. Therefore, those skilled in the art will understand that various modifications and other equivalent embodiments are possible. Therefore, the true scope of technical protection of the present invention should be determined by the technical spirit of the attached patent claims.
Claims (10)
상기 챔버의 하부에 배치되어 기판을 가열하는 히터 척;
상기 히터 척 상의 상기 기판으로부터 제 1 거리에 배치되고, 상기 기판 상에 증착되는 칼코게나이드 화합물의 소스를 포함하는 타깃;
상기 챔버의 상부에 배치되고 상기 타깃에 플라즈마를 유도하여 상기 소스의 입자를 생성하는 플라즈마 전극; 및
상기 히터 척과 상기 타깃 사이에 배치되는 콜리메이터를 포함하되,
상기 콜리메이터는 복수개의 홀들을 갖고, 상기 제 1 거리보다 큰 제 1 반경을 갖는 플레이트를 포함하되,
상기 플레이트는 20mm 내지 40mm의 두께를 갖고,
상기 플레이트는:
상기 제 1 반경의 절반보다 큰 제 2 반경을 갖는 중심 영역; 및
상기 중심 영역의 둘레에 제공되는 에지 영역을 포함하되,
상기 복수개의 홀들은:
상기 중심 영역 내에 배치되고, 제 1 종횡비를 갖는 중심 홀들; 및
상기 에지 영역 내에 배치되고, 제 2 종횡비를 갖는 에지 홀들을 포함하되,
상기 중심 홀들의 각각은 제 1 직경을 갖고,
상기 에지 홀들의 각각은 상기 제 1 직경보다 작은 제 2 직경을 갖고,
상기 에지 홀들은 상기 중심 홀들 사이의 거리와 동일한 거리를 갖고, 상기 플레이트의 단위면적당 상기 중심 홀들의 개수보다 많은 개수를 갖고 상기 중심 홀들보다 밀집하고,
상기 중심 홀들은:
상기 중심 영역의 중심에 제공되는 내부 중심 홀들; 및
상기 중심 영역의 최 외곽에 제공되는 외부 중심 홀들을 포함하되,
상기 내부 중심 홀들 및 상기 외부 중심 홀들은 서로 동일한 상기 제 1 직경을 갖고,
상기 에지 홀들은:
상기 중심 영역에 인접한 상기 에지 영역 내에 배치되는 내부 에지 홀들; 및
상기 에지 영역의 최 외곽에 제공되는 외부 에지 홀들을 포함하되,
상기 내부 에지 홀들 및 상기 외부 에지 홀들은 서로 동일한 상기 제 2 직경을 갖고,
상기 제 1 직경은 상기 플레이트의 두께에 대해 0.83배이고,
상기 제 2 직경은 상기 플레이트의 두께에 대해 0.71배 내지 0.83배인 반도체 소자의 제조장치.
chamber;
a heater chuck disposed at the bottom of the chamber to heat the substrate;
a target disposed on the heater chuck at a first distance from the substrate and including a source of a chalcogenide compound to be deposited on the substrate;
a plasma electrode disposed at the top of the chamber and generating particles of the source by inducing plasma to the target; and
Including a collimator disposed between the heater chuck and the target,
The collimator includes a plate having a plurality of holes and a first radius greater than the first distance,
The plate has a thickness of 20 mm to 40 mm,
The plate:
a central region having a second radius greater than half of the first radius; and
Including an edge area provided around the center area,
The plurality of holes are:
central holes disposed within the central region and having a first aspect ratio; and
Edge holes disposed within the edge area and having a second aspect ratio,
Each of the central holes has a first diameter,
Each of the edge holes has a second diameter that is smaller than the first diameter,
The edge holes have the same distance as the distance between the center holes, have a greater number than the number of center holes per unit area of the plate, and are denser than the center holes,
The central holes are:
internal central holes provided at the center of the central area; and
Including external center holes provided at the outermost edge of the central area,
The inner center holes and the outer center holes have the same first diameter,
The edge holes are:
inner edge holes disposed within the edge area adjacent to the center area; and
Including external edge holes provided at the outermost edge of the edge area,
the inner edge holes and the outer edge holes have the same second diameter,
the first diameter is 0.83 times the thickness of the plate,
The second diameter is 0.71 to 0.83 times the thickness of the plate.
상기 플레이트의 두께는 상기 중심으로부터 상기 에지 방향으로 증가하는 반도체 소자의 제조장치.
According to claim 1,
A semiconductor device manufacturing apparatus wherein the thickness of the plate increases from the center to the edge.
상기 홀들은 육각형의 벌집 모양을 갖는 반도체 소자의 제조장치.
According to claim 1,
A semiconductor device manufacturing device in which the holes have a hexagonal honeycomb shape.
상기 에지 영역은 상기 제 1 직경보다 큰 제 1 두께를 갖되,
상기 중심 영역은 상기 제 2 직경과 동일한 제 2 두께를 갖는 반도체 소자의 제조장치.
According to claim 1,
wherein the edge region has a first thickness greater than the first diameter,
The central region has a second thickness equal to the second diameter.
상기 제 1 두께는 상기 제 1 직경의 1.2 내지 1.4 배인 반도체 소자의 제조장치
According to clause 9,
The first thickness is 1.2 to 1.4 times the first diameter.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/127,452 US11017989B2 (en) | 2018-03-16 | 2018-09-11 | Collimator, fabrication apparatus including the same, and method of fabricating a semiconductor device using the same |
CN201910116710.3A CN110273135A (en) | 2018-03-16 | 2019-02-15 | Collimator, the device and method for manufacturing semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20180030687 | 2018-03-16 | ||
KR1020180030687 | 2018-03-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190109176A KR20190109176A (en) | 2019-09-25 |
KR102647861B1 true KR102647861B1 (en) | 2024-03-18 |
Family
ID=68068566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180037432A KR102647861B1 (en) | 2018-03-16 | 2018-03-30 | collimator, manufacturing apparatus of semiconductor device and manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102647861B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115572949B (en) * | 2022-09-16 | 2023-06-16 | 广州湾区半导体产业集团有限公司 | Dual-plating-source physical vapor deposition process and multi-mode physical vapor deposition equipment |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5650052A (en) | 1995-10-04 | 1997-07-22 | Edelstein; Sergio | Variable cell size collimator |
KR100345253B1 (en) * | 1992-12-16 | 2002-11-23 | 배리언 어소시에이츠 인코포레이티드 | Aiming deposition equipment |
JP2016063187A (en) * | 2014-09-22 | 2016-04-25 | ルネサスエレクトロニクス株式会社 | Method of manufacturing semiconductor device, and sputtering device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970003828A (en) * | 1995-06-30 | 1997-01-29 | 김주용 | Method for manufacturing inter-element separator of semiconductor device |
JPH11140638A (en) * | 1997-11-07 | 1999-05-25 | Nec Corp | Sputtering device and collimator |
-
2018
- 2018-03-30 KR KR1020180037432A patent/KR102647861B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100345253B1 (en) * | 1992-12-16 | 2002-11-23 | 배리언 어소시에이츠 인코포레이티드 | Aiming deposition equipment |
US5650052A (en) | 1995-10-04 | 1997-07-22 | Edelstein; Sergio | Variable cell size collimator |
JP2016063187A (en) * | 2014-09-22 | 2016-04-25 | ルネサスエレクトロニクス株式会社 | Method of manufacturing semiconductor device, and sputtering device |
Also Published As
Publication number | Publication date |
---|---|
KR20190109176A (en) | 2019-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI281212B (en) | Variable temperature processes for tunable electrostatic chuck | |
US11810768B2 (en) | Temperature and bias control of edge ring | |
TW200937520A (en) | Silicon carbide focus ring for plasma etching system | |
TWI831061B (en) | High temperature bipolar electrostatic chuck | |
CN109599319B (en) | Finned shutter disk for substrate processing chamber | |
TWI755800B (en) | Semiconductor substrate supports with improved high temperature chucking | |
KR102647861B1 (en) | collimator, manufacturing apparatus of semiconductor device and manufacturing method of semiconductor device | |
JP6364295B2 (en) | Semiconductor device manufacturing method and sputtering apparatus | |
US11017989B2 (en) | Collimator, fabrication apparatus including the same, and method of fabricating a semiconductor device using the same | |
JP2024522933A (en) | Mesa height adjustment for thickness compensation | |
WO2022245646A1 (en) | Method to improve wafer edge uniformity | |
US20220349057A1 (en) | Semiconductor wafer carrier structure and metal-organic chemical vapor deposition equipment | |
TWI817102B (en) | Faceplate with localized flow control | |
KR102495317B1 (en) | apparatus for manufacturing semiconductor device and manufacturing method of same | |
TW202229614A (en) | Boron concentration tunability in boron-silicon films | |
TW202137297A (en) | Chamber deposition and etch process | |
TWI824512B (en) | Low impedance current path for edge non-uniformity tuning | |
TWI801594B (en) | Methods of minimizing wafer backside damage in semiconductor wafer processing | |
TWI841589B (en) | Methods and apparatus to eliminate wafer bow for cvd and patterning hvm systems | |
TWI714984B (en) | Apparatus and methods for asymmetric deposition of metal on high aspect ratio nanostructures | |
TWI810683B (en) | Cover wafer for semiconductor processing chamber | |
TWI824301B (en) | Wafer non-uniformity tweaking through localized ion enhanced plasma (iep) | |
US20230307228A1 (en) | Pixelated showerhead for rf sensitive processes | |
KR101559030B1 (en) | Method for treating substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E90F | Notification of reason for final refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
E801 | Decision on dismissal of amendment | ||
X091 | Application refused [patent] | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |