KR102495317B1 - apparatus for manufacturing semiconductor device and manufacturing method of same - Google Patents

apparatus for manufacturing semiconductor device and manufacturing method of same Download PDF

Info

Publication number
KR102495317B1
KR102495317B1 KR1020180037419A KR20180037419A KR102495317B1 KR 102495317 B1 KR102495317 B1 KR 102495317B1 KR 1020180037419 A KR1020180037419 A KR 1020180037419A KR 20180037419 A KR20180037419 A KR 20180037419A KR 102495317 B1 KR102495317 B1 KR 102495317B1
Authority
KR
South Korea
Prior art keywords
shield
substrate
housing
edge
heat dissipation
Prior art date
Application number
KR1020180037419A
Other languages
Korean (ko)
Other versions
KR20190109174A (en
Inventor
정재호
김경선
박정희
박지호
박창엽
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US16/149,507 priority Critical patent/US10818839B2/en
Priority to CN201910135852.4A priority patent/CN110277495B/en
Publication of KR20190109174A publication Critical patent/KR20190109174A/en
Priority to US17/033,460 priority patent/US11600776B2/en
Application granted granted Critical
Publication of KR102495317B1 publication Critical patent/KR102495317B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel

Abstract

본 발명은 반도체 소자의 제조장치 및 반도체 소자의 제조방법을 개시한다. 그의 장치는 하우징과 상기 하우징의 일부를 개폐하는 슬릿 밸브를 포함하는 챔버와, 상기 하우징의 하부 내에 배치되고 기판을 가열하는 히터 척과, 상기 히터 척 상에 배치되고 상기 기판 상에 형성되는 박막의 소스를 포함하는 타깃과, 상기 하우징의 상부 내에 배치되고, 상기 타깃 상에 플라즈마를 유도하는 플라즈마 전극과, 상기 플라즈마 전극과 상기 히터 척 사이의 상기 하우징의 내부 측벽을 둘러싸는 방열 쉴드와, 상기 방열 쉴드와 상기 하우징 내부 측벽 사이에 배치되고, 상기 방열 쉴드와 상기 기판의 에지를 가열하여 상기 기판의 중심과 에지에서의 온도 차이를 제거하는 에지 가열 부를 포함한다.The present invention discloses a semiconductor device manufacturing device and a semiconductor device manufacturing method. The device includes a chamber comprising a housing and a slit valve opening and closing a portion of the housing, a heater chuck disposed within the lower portion of the housing and heating a substrate, and a source of a thin film disposed on the heater chuck and formed on the substrate. A target including a target, a plasma electrode disposed in an upper portion of the housing and inducing plasma on the target, a heat dissipation shield surrounding an inner sidewall of the housing between the plasma electrode and the heater chuck, and the heat dissipation shield and an edge heating unit disposed between the inner sidewall of the housing and heating the heat dissipation shield and the edge of the substrate to eliminate a temperature difference between the center and the edge of the substrate.

Figure R1020180037419
Figure R1020180037419

Description

반도체 소자의 제조장치 및 반도체 소자의 제조방법{apparatus for manufacturing semiconductor device and manufacturing method of same}Apparatus for manufacturing semiconductor device and manufacturing method of same}

본 발명은 반도체 소자의 제조장치 및 그의 제조방법에 관한 것으로, 상세하게는 상전이 막을 증착하는 반도체 소자의 제조장치 및 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a semiconductor device manufacturing apparatus and a manufacturing method thereof, and more particularly, to a semiconductor device manufacturing apparatus and a semiconductor device manufacturing method for depositing a phase change film.

일반적으로 반도체 소자는 다수의 단위 공정들에 의해 제조될 수 있다. 단위 공정들은 박막 증착 공정, 리소그래피 공정, 및 식각 공정을 포함할 수 있다. 박막 증착 공정과 식각 공정은 주로 플라즈마에 의해 수행될 수 있다. 플라즈마는 기판을 고온으로 처리(treat)할 수 있다.In general, a semiconductor device may be manufactured by a plurality of unit processes. Unit processes may include a thin film deposition process, a lithography process, and an etching process. The thin film deposition process and the etching process may be mainly performed by plasma. The plasma can treat the substrate to a high temperature.

본 발명이 해결하고자 하는 과제는 박막을 균일한 두께로 형성시킬 수 있는 반도체 소자의 제조장치 및 반도체 소자의 제조방법을 제공하는 데 있다. The problem to be solved by the present invention is to provide a semiconductor device manufacturing device and a semiconductor device manufacturing method capable of forming a thin film with a uniform thickness.

본 발명은 반도체 소자의 제조장치를 개시한다. 그의 장치는, 하우징과 상기 하우징의 일부를 개폐하는 슬릿 밸브를 포함하는 챔버; 상기 하우징의 하부 내에 배치되고 기판을 가열하는 히터 척; 상기 히터 척 외곽의 상기 하우징의 내부 측벽을 둘러싸는 방열 쉴드; 및 상기 방열 쉴드와 상기 하우징 내부 측벽 사이에 배치되고, 상기 방열 쉴드와 상기 기판의 에지를 가열하여 상기 기판의 중심과 에지에서의 온도 차이를 제거하는 에지 가열 부를 포함한다.The present invention discloses an apparatus for manufacturing a semiconductor device. Its device includes a chamber including a housing and a slit valve that opens and closes a portion of the housing; a heater chuck disposed within the lower portion of the housing and heating a substrate; a heat dissipation shield surrounding an inner sidewall of the housing outside the heater chuck; and an edge heating unit disposed between the heat dissipation shield and an inner sidewall of the housing, and removing a temperature difference between the center and the edge of the substrate by heating the heat dissipation shield and the edge of the substrate.

본 발명의 일 예에 따른 반도체 소자의 제조장치는, 하우징과 상기 하우징의 일부를 개폐하는 슬릿 밸브를 포함하는 챔버; 상기 하우징의 하부 내에 배치되고 기판을 가열하는 히터 척; 상기 히터 척 상에 배치되고 상기 기판 상에 형성되는 박막의 소스를 포함하는 타깃; 상기 하우징의 상부 내에 배치되고, 상기 타깃 상에 플라즈마를 유도하는 플라즈마 전극; 상기 플라즈마 전극과 상기 히터 척 사이의 상기 하우징의 내부 측벽을 둘러싸는 방열 쉴드; 및 상기 방열 쉴드와 상기 하우징 내부 측벽 사이에 배치되고, 상기 방열 쉴드와 상기 기판의 에지를 가열하여 상기 기판의 중심과 에지에서의 온도 차이를 제거하는 에지 가열 부를 포함한다.An apparatus for manufacturing a semiconductor device according to one embodiment of the present invention includes a chamber including a housing and a slit valve opening and closing a portion of the housing; a heater chuck disposed within the lower portion of the housing and heating a substrate; a target disposed on the heater chuck and including a source of a thin film formed on the substrate; a plasma electrode disposed within the upper portion of the housing and inducing plasma on the target; a heat dissipation shield surrounding an inner sidewall of the housing between the plasma electrode and the heater chuck; and an edge heating unit disposed between the heat dissipation shield and an inner sidewall of the housing, and removing a temperature difference between the center and the edge of the substrate by heating the heat dissipation shield and the edge of the substrate.

본 발명의 일 예에 따른 반도체 소자의 제조방법은 기판 상에 하부전극을 형성하는 단계; 상기 하부 전극을 노출시키는 콘택 홀을 갖는 몰드 막을 형성하는 단계; 및 상기 콘택 홀 내에 상전이 막을 형성하는 단계를 포함한다. 여기서, 상기 상전이 막을 형성하는 단계는 상기 기판의 하부 면을 가열하는 히터 척과, 상기 히터 척 외곽에 배치되고 상기 기판의 에지를 가열하여 상기 기판의 중심과 에지에서의 온도 차이를 제거하는 에지 가열 부를 이용한 물리기상증착방법으로 상기 콘택 홀 내에 예비 상전이 막을 증착하는 단계를 포함할 수 있다. A method of manufacturing a semiconductor device according to an embodiment of the present invention includes forming a lower electrode on a substrate; forming a mold layer having a contact hole exposing the lower electrode; and forming a phase change film in the contact hole. Here, the step of forming the phase change film includes a heater chuck for heating the lower surface of the substrate, and an edge heating unit disposed outside the heater chuck and heating the edge of the substrate to eliminate a temperature difference between the center and the edge of the substrate. The method may include depositing a preliminary phase change layer in the contact hole using a physical vapor deposition method.

본 발명의 개념에 따른 반도체 소자의 제조장치는 에지 가열 부를 이용하여 상기 기판의 중심과 에지에서의 온도 차이를 제거하여 박막을 균일한 두께로 형성시킬 수 있다. The apparatus for manufacturing a semiconductor device according to the concept of the present invention can form a thin film with a uniform thickness by removing a temperature difference between the center and the edge of the substrate using an edge heating unit.

도 1은 본 발명의 개념에 따른 반도체 소자의 제조장치를 보여주는 평면도이다.
도 2는 도 1의 I-I' 선상을 절취하여 보여주는 단면도이다.
도 3은 도 1의 기판 상에 제공된 셔터 플레이트를 보여주는 평면도이다.
도 4는 도 3의 II-II' 선상을 절취하여 보여주는 단면도이다.
도 5는 본 발명의 박막의 두께 프로파일과, 일반적인 박막의 두께 프로파일을 비교하여 보여주는 그래프이다.
도 6은 본 발명의 일 예에 따른 반도체 소자의 제조방법을 보여주는 플로우 챠트이다.
도 7 내지 도 15는 도 6의 반도체 소자의 제조방법을 보여주는 공정 단면도들이다.
도 16은 도 6의 상전이 막을 형성하는 단계의 일 예를 보여주는 플로우 챠트이다.
도 17은 본 발명의 일 예에 따른 반도체 소자의 제조장치를 보여주는 단면도이다.1 is a plan view showing an apparatus for manufacturing a semiconductor device according to the concept of the present invention.
FIG. 2 is a cross-sectional view taken along line II′ of FIG. 1 .
3 is a plan view showing a shutter plate provided on the substrate of FIG. 1;
4 is a cross-sectional view taken along line II-II' of FIG. 3;
5 is a graph showing a comparison between the thickness profile of the thin film of the present invention and the thickness profile of a general thin film.
6 is a flow chart showing a method of manufacturing a semiconductor device according to an embodiment of the present invention.
7 to 15 are cross-sectional views illustrating a method of manufacturing the semiconductor device of FIG. 6 .
FIG. 16 is a flow chart showing an example of a step of forming a phase change film of FIG. 6 .
17 is a cross-sectional view showing an apparatus for manufacturing a semiconductor device according to an embodiment of the present invention.

도 1은 본 발명의 개념에 따른 반도체 소자의 제조장치(100)를 보여준다. 도 2는 도 1의 I-I' 선상을 절취하여 보여준다. 1 shows an apparatus 100 for manufacturing a semiconductor device according to the concept of the present invention. FIG. 2 shows a cut along line II' of FIG. 1 .

도 1 및 도 2를 참조하면, 본 발명의 반도체 소자의 제조장치(100)는 스퍼터 설비의 물리기상증착(Physical Vaper Deposition: PVD) 설비를 포함할 수 있다. 일 예에 따르면, 본 발명의 반도체 소자의 제조장치(100)는 챔버(10), 히터 척(20), 플라즈마 전극(30), 타깃(40), 방열 쉴드(50), 셔터 부(60) 및 에지 가열 부(70)를 포함할 수 있다. Referring to FIGS. 1 and 2 , the apparatus 100 for manufacturing a semiconductor device according to the present invention may include a physical vapor deposition (PVD) facility of a sputter facility. According to one example, the semiconductor device manufacturing apparatus 100 of the present invention includes a chamber 10, a heater chuck 20, a plasma electrode 30, a target 40, a heat radiation shield 50, and a shutter unit 60. and an edge heating unit 70 .

상기 챔버(10)는 기판(W)에 대해 외부로부터 독립된 공간을 제공할 수 있다. 예를 들어, 상기 챔버(10)는 약 1X10-8 Torr 내지 약 1X10- 4Torr의 진공 압력을 가질 수 있다. 일 예에 따르면, 상기 챔버(10)는 하우징(12) 및 슬릿 밸브(14)를 포함할 수 있다. 상기 하우징(12)은 상기 히터 척(20, 상기 플라즈마 전극(30), 상기 타깃(40), 상기 방열 쉴드(50), 상기 셔터 부(60) 및 상기 에지 가열 부(70)를 둘러쌀 수 있다. 상기 하우징(12)은 상기 기판(W)을 출입시키는 도어 홀(11)을 가질 수 있다. 상기 슬릿 밸브(14)는 상기 도어 홀(11)을 개폐할 수 있다. 상기 슬릿 밸브(14)는 로봇 암(200)의 상기 기판(W) 반송 시에 상기 도어 홀(11)을 열고, 상기 기판(W)의 제조 공정 진행 시에 상기 도어 홀(11)을 차단할 수 있다. The chamber 10 may provide a space independent from the outside for the substrate (W). For example, the chamber 10 may have a vacuum pressure of about 1X10 -8 Torr to about 1X10 -4 Torr. According to one example, the chamber 10 may include a housing 12 and a slit valve 14 . The housing 12 may surround the heater chuck 20, the plasma electrode 30, the target 40, the heat dissipation shield 50, the shutter unit 60, and the edge heating unit 70. The housing 12 may have a door hole 11 through which the substrate W comes in and out. The slit valve 14 may open and close the door hole 11. The slit valve 14 ) may open the door hole 11 when the substrate W is conveyed by the robot arm 200 and block the door hole 11 during the manufacturing process of the substrate W.

상기 히터 척(20)은 상기 하우징(12)의 하부 내에 배치될 수 있다. 상기 히터 척(20)은 상기 하우징(12)의 하부를 관통하는 샤프트(22) 상에 배치될 수 있다. 상기 샤프트(22)는 상기 히터 척(20)을 회전시킬 수 있다. 상기 히터 척(20)은 상기 기판(W)을 수납할 수 있다. 상기 히터 척(20)은 히터 라인(24)을 가질 수 있다. 상기 히터 라인(24)은 히팅 파워를 이용하여 상기 기판(W)을 가열할 수 있다. 예를 들어, 상기 히터 라인(24)은 상기 기판(W)을 약 300℃ 이상의 고온으로 가열할 수 있다.The heater chuck 20 may be disposed within the lower portion of the housing 12 . The heater chuck 20 may be disposed on a shaft 22 passing through a lower portion of the housing 12 . The shaft 22 may rotate the heater chuck 20 . The heater chuck 20 may accommodate the substrate (W). The heater chuck 20 may have a heater line 24 . The heater line 24 may heat the substrate W using heating power. For example, the heater line 24 may heat the substrate W to a high temperature of about 300° C. or higher.

상기 플라즈마 전극(30)은 상기 하우징(12)의 상부 내에 배치될 수 있다. 상기 플라즈마 전극(30)은 고주파 파워(38)을 공급하는 고주파 파워 공급 부(32)에 연결될 수 있다. 상기 플라즈마 전극(30)은 고주파 파워(38)를 이용하여 상기 하우징(12) 내에 플라즈마(33)를 유도할 수 있다. The plasma electrode 30 may be disposed within the upper portion of the housing 12 . The plasma electrode 30 may be connected to a high frequency power supply unit 32 that supplies high frequency power 38 . The plasma electrode 30 may induce plasma 33 in the housing 12 using the high frequency power 38 .

상기 타깃(40)은 상기 플라즈마 전극(30)과 상기 기판(W) 사이에 배치될 수 있다. 상기 타깃(40)은 상기 플라즈마 전극(30)의 하부 면 상에 고정될 수 있다. 상기 타깃(40)은 상기 히터 척(20) 상의 상기 기판(W) 상에 증착되는 박막(15, ex, 도 12의 예비 상전이 막(116a))의 소스를 포함할 수 있다. 예를 들어, 상기 타깃(40)은 칼코게나이드 화합물(ex, Ge, Sb, Te)를 포함할 수 있다. 상기 타깃(40)과 상기 기판(W) 사이에 상기 플라즈마(33)가 유도되면, 상기 타깃(40)으로부터 소스 입자들(미도시)이 생성될 수 있다. 상기 소스 입자들은 상기 기판(W) 상에 증착되어 상기 박막(15)을 형성할 수 있다. 상기 소스 입자들의 양 또는 상기 박막(15)의 두께는 상기 플라즈마 또는 상기 고주파 파워 세기에 비례하여 증가할 수 있다. The target 40 may be disposed between the plasma electrode 30 and the substrate (W). The target 40 may be fixed on the lower surface of the plasma electrode 30 . The target 40 may include a source of a thin film 15 (ex, preliminary phase change film 116a of FIG. 12 ) deposited on the substrate W on the heater chuck 20 . For example, the target 40 may include a chalcogenide compound (ex, Ge, Sb, Te). When the plasma 33 is induced between the target 40 and the substrate W, source particles (not shown) may be generated from the target 40 . The source particles may be deposited on the substrate W to form the thin film 15 . The amount of the source particles or the thickness of the thin film 15 may increase in proportion to the intensity of the plasma or the high-frequency power.

상기 방열 쉴드(50)는 상기 히터 척(20)과 상기 플라즈마 전극(30) 사이의 상기 하우징 내부 측벽을 둘러쌀 수 있다. 상기 방열 쉴드(50)는 상기 기판(W) 상의 플라즈마(33)의 형성 영역으로 정의될 수 있다. 이와 달리, 상기 방열 쉴드(50)는 상기 기판(W)의 중심과 에지에서의 온도 차이를 감소시킬 수 있다. 일 예에 따르면, 상기 방열 쉴드(50)는 튜브 쉴드(52), 제 1 섹터 쉴드(54) 및 제 2 섹터 쉴드(56)를 포함할 수 있다. The heat dissipation shield 50 may surround an inner sidewall of the housing between the heater chuck 20 and the plasma electrode 30 . The heat dissipation shield 50 may be defined as a region where the plasma 33 is formed on the substrate W. Alternatively, the heat dissipation shield 50 may reduce a temperature difference between the center and the edge of the substrate (W). According to one example, the heat dissipation shield 50 may include a tube shield 52 , a first sector shield 54 and a second sector shield 56 .

상기 튜브 쉴드(52)는 상기 히터 척(20)과 상기 플라즈마 전극(30) 사이의 상기 하우징 내부 측벽을 둘러쌀 수 있다. 또한, 상기 튜브 쉴드(52)는 상기 튜브 쉴드(52)는 제 1 및 제 2 개구부들(51, 53)을 가질 수 있다. 상기 제 1 쉴드 개구부(51)는 상기 하우징(12)의 도어 홀(11)에 인접하여 배치될 수 있다. 상기 제 2 쉴드 개구부(53)는 셔터 부(60)에 인접하여 배치될 수 있다. 상기 제 2 쉴드 개구부(53)는 상기 제 1 쉴드 개구부(51)와 마주보고 배치될 수 있다. 상기 제 1 및 제 2 개구부들(51, 53)은 상기 기판(W) 에지의 열 소실 영역들(heat dissipation regions and/or heat sink regions)일 수 있다. The tube shield 52 may surround an inner sidewall of the housing between the heater chuck 20 and the plasma electrode 30 . In addition, the tube shield 52 may have first and second openings 51 and 53 . The first shield opening 51 may be disposed adjacent to the door hole 11 of the housing 12 . The second shield opening 53 may be disposed adjacent to the shutter unit 60 . The second shield opening 53 may be disposed facing the first shield opening 51 . The first and second openings 51 and 53 may be heat dissipation regions and/or heat sink regions of the edge of the substrate W.

상기 제 1 섹터 쉴드(54)는 상기 제 1 쉴드 개구부(51)에 인접하여 배치될 수 있다. 제 1 브랜치 암(55)은 상기 제 1 섹터 쉴드(54)를 상기 샤프트(22)에 연결할 수 있다. 상기 제 1 섹터 쉴드(54)는 상기 샤프트(22)의 회전에 따라 상기 제 1 쉴드 개구부(51)를 개폐할 수 있다. 상기 제 1 쉴드 개구부(51)가 상기 제 1 섹터 쉴드(54)에 의해 닫혀질 때, 상기 제 1 섹터 쉴드(54)는 상기 기판(W) 에지에서의 열 소실 영역을 제거하여 상기 기판(W)을 균일하게 가열시킬 수 있다.The first sector shield 54 may be disposed adjacent to the first shield opening 51 . A first branch arm 55 may connect the first sector shield 54 to the shaft 22 . The first sector shield 54 may open and close the first shield opening 51 according to the rotation of the shaft 22 . When the first shield opening 51 is closed by the first sector shield 54, the first sector shield 54 removes a heat dissipation area at the edge of the substrate W to ) can be heated uniformly.

상기 제 2 섹터 쉴드(56)는 상기 제 2 쉴드 개구부(53)에 인접하여 배치될 수 있다. 제 2 브랜치 암(57)은 상기 제 2 섹터 쉴드(56)를 상기 샤프트(22)에 연결할 수 있다. 상기 제 2 섹터 쉴드(56)는 상기 샤프트(22)의 회전에 따라 상기 제 2 쉴드 개구부(53)를 개폐할 수 있다. 상기 제 2 쉴드 개구부(53)가 상기 제 2 섹터 쉴드(56)에 의해 닫혀질 때, 상기 제 2 섹터 쉴드(56)는 상기 기판(W) 에지에서의 열 소실 영역을 제거하여 상기 기판(W)을 균일하게 가열시킬 수 있다.The second sector shield 56 may be disposed adjacent to the second shield opening 53 . A second branch arm 57 may connect the second sector shield 56 to the shaft 22 . The second sector shield 56 may open and close the second shield opening 53 according to the rotation of the shaft 22 . When the second shield opening 53 is closed by the second sector shield 56, the second sector shield 56 removes a heat dissipation area at the edge of the substrate W to ) can be heated uniformly.

상기 셔터 부(60)는 상기 튜브 쉴드(52)의 외곽에 배치될 수 있다. 상기 셔터 부(60)는 유사 시에 상기 기판(W) 상에 제공될 수 있다. 예를 들어, 상기 하우징(12) 내에 상기 플라즈마(33)가 유도되지 않을 때, 상기 셔터 부(60)는 상기 기판(W)을 덮을 수 있다. 또한, 박막(15)의 형성 공정 전 또는 후에 상기 셔터 부(60)는 상기 기판(W) 상에 제공되어 상기 기판(W)을 상기 플라즈마(33)로부터 보호할 수 있다. 일 예에 따르면, 상기 셔터 부(60)는 셔터 구동기(62), 셔터 플레이트(64) 및 셔터 암(66)을 포함할 수 있다. 상기 셔터 구동기(62)는 상기 하우징(12)의 측벽에 인접하여 배치될 수 있다. 상기 셔터 암(66)은 상기 셔터 플레이트(64)를 상기 셔터 구동기(62)로 연결할 수 있다. 상기 셔터 구동기(62)는 상기 셔터 암(66)을 회전시킬 수 있다. 상기 셔터 플레이트(64)는 상기 셔터 암(66)의 회전에 의해 상기 기판(W) 상에 제공되거나 상기 튜브 쉴드(52)의 바깥으로 제공될 수 있다. The shutter unit 60 may be disposed outside the tube shield 52 . The shutter unit 60 may be provided on the substrate (W) in case of emergency. For example, when the plasma 33 is not induced in the housing 12, the shutter unit 60 may cover the substrate W. Also, before or after the forming process of the thin film 15 , the shutter unit 60 may be provided on the substrate W to protect the substrate W from the plasma 33 . According to one example, the shutter unit 60 may include a shutter driver 62 , a shutter plate 64 and a shutter arm 66 . The shutter driver 62 may be disposed adjacent to a sidewall of the housing 12 . The shutter arm 66 may connect the shutter plate 64 to the shutter driver 62 . The shutter driver 62 may rotate the shutter arm 66 . The shutter plate 64 may be provided on the substrate W by rotation of the shutter arm 66 or may be provided outside the tube shield 52 .

도 3은 도 1의 기판(W) 상에 제공된 셔터 플레이트(64)를 보여준다. 도 4는 도 3의 II-II' 선상을 절취하여 보여주는 단면도이다.FIG. 3 shows a shutter plate 64 provided on the substrate W of FIG. 1 . 4 is a cross-sectional view taken along line II-II' of FIG. 3;

도 3 및 도 4를 참조하면, 상기 제 2 섹터 쉴드(56)의 회전에 따라 상기 제 2 쉴드 개구부(53)가 열리면, 상기 셔터 플레이트(64)는 상기 기판(W) 상으로 제공될 수 있다. 상기 셔터 플레이트(64)는 상기 기판(W) 상의 상기 플라즈마(33)를 차단하여 상기 박막(15)의 증착 공정을 중지시킬 수 있다. 게다가, 상기 셔터 플레이트(64)는 상기 플라즈마(33)의 생성 전에 상기 기판(W)을 덮을 수 있다. 상기 셔터 플레이트64)가 상기 튜브 쉴드의 외곽으로 이동될 때, 상기 제 2 섹터 쉴드(56)는 상기 제 2 쉴드 개구부(53)를 차단할 수 있다. 3 and 4 , when the second shield opening 53 is opened according to the rotation of the second sector shield 56, the shutter plate 64 may be provided on the substrate W. . The shutter plate 64 may stop the deposition process of the thin film 15 by blocking the plasma 33 on the substrate W. In addition, the shutter plate 64 may cover the substrate W before generating the plasma 33 . When the shutter plate 64 moves outside the tube shield, the second sector shield 56 may block the second shield opening 53 .

도 1 내지 도 4를 참조하면, 상기 에지 가열 부(70)는 상기 하우징(12)의 측벽면과 상기 튜브 쉴드(52) 사이에 배치될 수 있다. 상기 에지 가열 부(70)는 상기 기판(W) 에지의 상기 튜브 쉴드(52)를 둘러쌀 수 있다. 상기 에지 가열 부(70)는 튜브 쉴드(52)를 가열하여 상기 기판(W) 에지의 온도를 증가시킬 수 있다. 예를 들어, 상기 에지 가열 부(70)는 할로겐 램프를 포함할 수 있다. 일 예에 따르면, 상기 에지 가열 부(70)는 하부 램프들(72)과 상부 램프들(74)을 포함할 수 있다.Referring to FIGS. 1 to 4 , the edge heating unit 70 may be disposed between the side wall surface of the housing 12 and the tube shield 52 . The edge heating unit 70 may surround the tube shield 52 of the edge of the substrate (W). The edge heating unit 70 may heat the tube shield 52 to increase the temperature of the edge of the substrate W. For example, the edge heating unit 70 may include a halogen lamp. According to one example, the edge heating unit 70 may include lower lamps 72 and upper lamps 74 .

상기 하부 램프들(72)은 상기 히터 척(20)에 인접하는 상기 튜브 쉴드(52) 바깥에 배치될 수 있다. 상기 하부 램프들(72)은 제 1 및 제 2 개구부들(51, 53) 아래의 상기 튜브 쉴드(52)를 둘러쌀 수 있다. 상기 하부 램프들(72)은 상기 기판(W)의 에지를 상기 제 1 및 제 2 개구부들(51, 53) 아래의 상기 튜브 쉴드(52)의 복사열로 가열시킬 수 있다. The lower lamps 72 may be disposed outside the tube shield 52 adjacent to the heater chuck 20 . The lower lamps 72 may surround the tube shield 52 below the first and second openings 51 and 53 . The lower lamps 72 may heat the edge of the substrate W with radiant heat from the tube shield 52 below the first and second openings 51 and 53 .

상기 상부 램프들(74)은 상기 제 1 및 제 2 개구부들(51, 53) 위의 상기 튜브 쉴드(52)를 둘러쌀 수 있다. 상기 상부 램프들(74)은 상기 기판(W)의 에지를 상기 제 1 및 제 2 개구부들(51, 53) 상의 상기 튜브 쉴드(52)의 복사 열로 가열시킬 수 있다.The upper lamps 74 may surround the tube shield 52 above the first and second openings 51 and 53 . The upper lamps 74 may heat the edge of the substrate W with radiant heat from the tube shield 52 on the first and second openings 51 and 53 .

도 5는 도 2의 하부 램프들(72)과 상부 램프들(74)의 상기 기판(W)의 가열을 이용한 본 발명의 박막(15)의 두께 프로파일(16)과, 일반적인 박막의 두께 프로파일(18)을 비교하여 보여준다. 여기서, 가로 축은 상기 기판(W)의 반경이고, 세로 축은 상기 박막(15)의 두께일 수 있다. 상기 기판(W)의 반지름은 150mm일 수 있다.5 is a thickness profile 16 of the thin film 15 of the present invention using the heating of the substrate W of the lower lamps 72 and upper lamps 74 of FIG. 2, and a thickness profile of a general thin film ( 18) are shown in comparison. Here, the horizontal axis may be the radius of the substrate (W), and the vertical axis may be the thickness of the thin film (15). The substrate W may have a radius of 150 mm.

도 5를 참조하면, 본 발명의 상기 박막(15)의 두께 프로파일(16)은 일반적인 박막의 두께 프로파일(18)보다 우수하다. 본 발명의 박막(15)은 상기 기판(W) 중심 영역(ex, 0 내지 ±60cm)과 에지 영역(ex, ±60cm 내지 ±150cm)에 대해 평탄 및/또는 균일한 두께 프로파일(16)을 가질 수 있다. 일반적인 박막의 두께 프로파일(18)은 상기 기판(W)의 중심 영역(ex, 0 내지 ±60cm)보다 에지 영역(ex, ±60cm 내지 ±150cm)에서 약 100nm 정도 높게 나타날 수 있다. 일반적인 박막은 상기 기판(W) 중심 영역 보다 에지 영역에 높게 형성될 수 있다. 본 발명의 박막(15)은 일반적인 박막보다 우수한 두께 산포(thickness uniformity)를 가질 수 있다. 따라서, 상기 하부 램프들(72)과 상기 상부 램프들(74)은 상기 기판(W)의 에지를 가열하여 상기 박막(15)의 두께 산포를 증가시킬 수 있다. Referring to FIG. 5 , the thickness profile 16 of the thin film 15 of the present invention is superior to the thickness profile 18 of a typical thin film. The thin film 15 of the present invention has a flat and / or uniform thickness profile 16 with respect to the substrate W center area (ex, 0 to ± 60 cm) and edge area (ex, ± 60 cm to ± 150 cm) can A thickness profile 18 of a general thin film may appear higher by about 100 nm in an edge region (ex, ±60 cm to ±150 cm) than in a central region (eg, 0 to ±60 cm) of the substrate W. A general thin film may be formed at an edge area higher than a central area of the substrate W. The thin film 15 of the present invention may have better thickness uniformity than general thin films. Accordingly, the lower lamps 72 and the upper lamps 74 may heat the edge of the substrate W to increase the thickness distribution of the thin film 15 .

이와 같이 구성된 본 발명의 반도체 소자의 제조장치(100)를 이용한 반도체 소자의 제조방법을 설명하면 다음과 같다.A method of manufacturing a semiconductor device using the apparatus 100 for manufacturing a semiconductor device according to the present invention configured as described above will be described below.

도 6은 본 발명의 일 예에 따른 반도체 소자의 제조방법을 보여준다. 도 7 내지 도 15는 도 6의 반도체 소자의 제조방법을 보여주는 공정 단면도들이다.6 shows a method of manufacturing a semiconductor device according to an embodiment of the present invention. 7 to 15 are cross-sectional views illustrating a method of manufacturing the semiconductor device of FIG. 6 .

도 6을 참조하면, 본 발명의 반도체 소자의 제조방법은 상전이 메모리 소자의 제조방법을 포함할 수 있다. 일 예에 따르면, 본 발명의 반도체 소자의 제조방법은, 워드 라인을 형성하는 단계(S10), 제 1 몰드 막을 형성하는 단계(S20), 다이오드를 형성하는 단계(S30), 하부 전극을 형성하는 단계(S40), 제 2 몰드 막을 형성하는 단계(S50), 상전이 막을 형성하는 단계(S60), 상부 전극을 형성하는 단계(S70) 및 비트 라인을 형성하는 단계(S80)를 포함할 수 있다.Referring to FIG. 6 , the method of manufacturing a semiconductor device according to the present invention may include a method of manufacturing a phase change memory device. According to an example, the method of manufacturing a semiconductor device of the present invention includes forming a word line (S10), forming a first mold film (S20), forming a diode (S30), and forming a lower electrode. It may include step S40, forming a second mold layer (S50), forming a phase change layer (S60), forming an upper electrode (S70), and forming a bit line (S80).

도 6 및 도 7을 참조하면, 기판(W) 상에 워드 라인(102)을 형성한다(S10). 상기 기판(W)은 실리콘 웨이퍼를 포함할 수 있다. 상기 워드 라인(102)은 도전 층(ex, 실리콘 불순물 층 또는 금속)을 포함할 수 있다. 상기 워드 라인(102)은 상기 기판(W) 내에 도핑될 도전성 불순물의 이온주입공정으로 형성될 수 있다. 이와 달리, 상기 워드 라인(102)은 도전층의 박막증착공정(ex, PVD, or CVD), 포토리소그래피 공정, 및 식각 공정으로 형성될 수 있다. 상기 워드 라인(102)은 상기 기판(W) 상에 제 1 방향(미도시)으로 연장할 수 있다.Referring to FIGS. 6 and 7 , a word line 102 is formed on a substrate W (S10). The substrate W may include a silicon wafer. The word line 102 may include a conductive layer (eg, a silicon impurity layer or metal). The word line 102 may be formed by an ion implantation process of conductive impurities to be doped into the substrate (W). Alternatively, the word line 102 may be formed through a thin film deposition process (eg, PVD, or CVD) of a conductive layer, a photolithography process, and an etching process. The word line 102 may extend in a first direction (not shown) on the substrate (W).

도 6 및 도 8을 참조하면, 상기 워드 라인(102)의 일부와 상기 기판(W) 상에 제 1 몰드 막(104)을 형성한다(S20). 상기 제 1 몰드 막(104)은 유전체 층(ex, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물)을 포함할 수 있다. 상기 제 1 몰드 막(104)은 상기 유전체 층의 박막증착공정(ex, CVD)으로 형성될 수 있다. 상기 제 1 몰드 막(104)은 제 1 콘택 홀105)을 가질 수 있다. 상기 제 1 콘택 홀(105)은 상기 워드 라인(102)의 일부를 외부로 노출시킬 수 있다. 상기 제 1 콘택 홀(105)은 포토리소그래피 공정 및 상기 제 1 몰드 막(104)의 식각 공정으로 형성될 수 있다.Referring to FIGS. 6 and 8 , a first mold layer 104 is formed on a portion of the word line 102 and the substrate W (S20). The first mold layer 104 may include a dielectric layer (eg, silicon oxide, silicon nitride, or silicon oxynitride). The first mold layer 104 may be formed through a thin film deposition process (eg, CVD) of the dielectric layer. The first mold layer 104 may have a first contact hole 105 . The first contact hole 105 may expose a portion of the word line 102 to the outside. The first contact hole 105 may be formed through a photolithography process and an etching process of the first mold layer 104 .

도 6 및 도 9를 참조하면, 상기 제 1 몰드 막(104)의 제 1 콘택 홀(105) 내에 다이오드(110)를 형성한다(S30). 상기 다이오드(110)는 상기 제 1 콘택 홀(105)의 하부 내에 형성될 수 있다. 상기 다이오드(110)는 폴리 실리콘의 증착 공정 및 도전성 불순물(ex, 보론, 아세닉)의 이온주입공정으로 형성될 수 있다. 상기 다이오드(110)는 제 1 도핑 영역(106)과 제 2 도핑 영역(108)을 포함할 수 있다. 상기 제 1 도핑 영역(106)은 상기 제 1 콘택 홀(105) 내의 상기 워드 라인(102) 상에 형성될 수 있다. 상기 제 2 도핑 영역(108)은 상기 제 1 도핑 영역(106) 상에 형성될 수 있다. 상기 제 1 도핑 영역(106) 내의 도전성 불순물은 상기 제 2 도핑 영역(108) 내의 도전성 불순물과 다를 수 있다. 예를 들어, 상기 제 1 도핑 영역(106) 내의 도전성 불순물이 보론을 포함할 경우, 상기 제 2 도핑 영역(108) 내의 도전성 불순물은 아세닉을 포함할 수 있다.Referring to FIGS. 6 and 9 , a diode 110 is formed in the first contact hole 105 of the first mold layer 104 (S30). The diode 110 may be formed in a lower portion of the first contact hole 105 . The diode 110 may be formed by a polysilicon deposition process and a conductive impurity (ex, boron, arsenic) ion implantation process. The diode 110 may include a first doped region 106 and a second doped region 108 . The first doped region 106 may be formed on the word line 102 in the first contact hole 105 . The second doped region 108 may be formed on the first doped region 106 . Conductive impurities in the first doped region 106 may be different from those in the second doped region 108 . For example, when the conductive impurity in the first doped region 106 includes boron, the conductive impurity in the second doped region 108 may include arsenic.

도 6 및 도 10을 참조하면, 상기 다이오드(110) 상에 하부 전극(112)을 형성한다(S40). 상기 하부 전극(112)은 상기 제 1 콘택 홀(105)의 상부에 형성될 수 있다. 상기 하부 전극(112)은 다마신 공정으로 형성될 수 있다. 예를 들어, 상기 하부 전극(112)은 금속 또는 금속 실리사이드의 증착 공정과, 연마 공정으로 형성될 수 있다. Referring to FIGS. 6 and 10 , a lower electrode 112 is formed on the diode 110 (S40). The lower electrode 112 may be formed above the first contact hole 105 . The lower electrode 112 may be formed through a damascene process. For example, the lower electrode 112 may be formed by a metal or metal silicide deposition process and a polishing process.

도 6 및 도 11을 참조하면, 상기 하부 전극(112) 및 상기 제 1 몰드 막(104) 상에 제 2 몰드 막(114)을 형성한다(S50). 상기 제 2 몰드 막(114)은 유전체 층(ex, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물)을 포함할 수 있다. 상기 제 2 몰드 막(114)은 상기 유전체 층의 박막증착공정(ex, CVD)으로 형성될 수 있다. 상기 제 2 몰드 막(114)은 상기 하부 전극(112)을 노출하는 제 2 콘택 홀(115)을 가질 수 있다. 상기 제 2 콘택 홀(115)은 포토리소그래피 공정 및 상기 제 2 몰드 막(114)의 식각 공정으로 형성될 수 있다.6 and 11 , a second mold layer 114 is formed on the lower electrode 112 and the first mold layer 104 (S50). The second mold layer 114 may include a dielectric layer (eg, silicon oxide, silicon nitride, or silicon oxynitride). The second mold layer 114 may be formed through a thin film deposition process (eg, CVD) of the dielectric layer. The second mold layer 114 may have a second contact hole 115 exposing the lower electrode 112 . The second contact hole 115 may be formed through a photolithography process and an etching process of the second mold layer 114 .

도 6, 도 12 및 도 13을 참조하면, 상기 제 2 콘택 홀(115) 내의 상기 하부 전극(112) 상에 상전이 막(116)을 형성한다(S60). 상기 상전이 막(116)은 다마신 공정으로 형성될 수 있다. Referring to FIGS. 6, 12, and 13 , a phase change layer 116 is formed on the lower electrode 112 in the second contact hole 115 (S60). The phase change layer 116 may be formed through a damascene process.

도 16은 도 6의 상전이 막(116)을 형성하는 단계(S60)의 일 예를 보여준다.FIG. 16 shows an example of forming the phase change film 116 of FIG. 6 ( S60 ).

도 16을 참조하면, 상기 상전이 막(116)을 형성하는 단계(S60)는 예비 상전이 막을 증착하는 단계(S62) 및 상기 예비 상전이 막을 연마하는 단계(S64)를 포함할 수 있다.Referring to FIG. 16 , forming the phase change film 116 ( S60 ) may include depositing a preliminary phase change film ( S62 ) and polishing the preliminary phase change film ( S64 ).

도 12 및 도 16을 참조하면, 상기 반도체 소자의 제조장치(100)는 상기 하부 전극(112) 및 상기 2 몰드 막(114) 상에 예비 상전이 막(116a)을 증착하여 상기 제 2 콘택 홀(115)을 매립한다(S56). 상기 예비 상전이 막(116a)은 칼코게나이드 화합물(ex, Ge, Sb, Te)을 포함할 수 있다. 예를 들면, 상기 예비 상전이 막(116a)은 상기 방열 쉴드(50) 및 상기 에지 가열 부(70)를 이용한 물리기상증착방법(ex, sputtering)에 의해 균일한 두께로 형성될 수 있다. 상기 에지 가열 부(70)는 상기 기판(W)에 인접하는 상기 방열 쉴드(50)를 가열하여 상기 방열 쉴드(50)의 복사 열로 상기 기판(W)의 에지를 가열할 수 있다. 12 and 16, the semiconductor device manufacturing apparatus 100 deposits a preliminary phase change layer 116a on the lower electrode 112 and the second mold layer 114 to form the second contact hole ( 115) is landfilled (S56). The preliminary phase change layer 116a may include a chalcogenide compound (eg, Ge, Sb, or Te). For example, the preliminary phase change film 116a may be formed to a uniform thickness by a physical vapor deposition method (eg, sputtering) using the heat dissipation shield 50 and the edge heating unit 70 . The edge heating unit 70 may heat the heat dissipation shield 50 adjacent to the substrate W by radiant heat of the heat dissipation shield 50 to heat the edge of the substrate W.

도 13 및 도 16을 참조하면, 상기 예비 상전이 막(116a)을 연마하여 상기 제 2 콘택 홀(115) 내에 상기 상전이 막(116)을 형성한다(S58). 상기 예비 상전이 막(116a)은 화학적기계적연마(CMP) 방법으로 연마될 수 있다. 상기 예비 상전이 막(116a)는 상기 기판(W)의 상부면이 노출될 때까지 연마될 수 있다.13 and 16, the preliminary phase change film 116a is polished to form the phase change film 116 in the second contact hole 115 (S58). The preliminary phase change layer 116a may be polished using a chemical mechanical polishing (CMP) method. The preliminary phase change layer 116a may be polished until the upper surface of the substrate W is exposed.

도 14 및 도 16를 참조하면, 상기 상전이 막(116) 및 상기 제 2 몰드 막(114) 상에 상부 전극(118)을 형성한다(S60). 상기 상부 전극(118)은 금속의 박막증착공정(ex, PVD 또는 CVD), 포토리소그래피 공정, 및 식각 공정으로 형성될 수 있다.Referring to FIGS. 14 and 16 , an upper electrode 118 is formed on the phase change layer 116 and the second mold layer 114 (S60). The upper electrode 118 may be formed by a metal thin film deposition process (eg, PVD or CVD), a photolithography process, and an etching process.

도 15를 참조하면, 상기 상부 전극(118) 상에 비트 라인(120)을 형성한다(S70). 상기 비트 라인(120)은 금속의 박막증착공정(ex, PVD 또는 CVD), 포토리소그래피 공정, 및 식각 공정으로 형성될 수 있다. 상기 비트 라인(120)은 상기 워드 라인(102)의 제 1 방향과 다른 제 2 방향으로 연장할 수 있다. Referring to FIG. 15 , a bit line 120 is formed on the upper electrode 118 (S70). The bit line 120 may be formed by a metal thin film deposition process (eg, PVD or CVD), a photolithography process, and an etching process. The bit line 120 may extend in a second direction different from the first direction of the word line 102 .

도 17은 본 발명의 일 예에 따른 반도체 소자의 제조장치(100)를 보여준다.17 shows an apparatus 100 for manufacturing a semiconductor device according to an embodiment of the present invention.

도 17을 참조하면, 본 발명의 일 예에 따른 반도체 소자의 제조장치(100)는 화학기상증착(CVD) 설비를 포함할 수 있다. 일 예에 따르면, 반도체 소자의 제조장치(100)는 샤워 헤드(30a)와 가스 공급 부(40a)를 포함할 수 있다. 상기 샤워 헤드(30a)는 챔버(10) 내의 상부에 배치될 수 있다. 상기 가스 공급 부(40a)는 상기 샤워 헤드(30a)에 반응 가스(38a)를 공급할 수 있다. 상기 샤워 헤드(30a)는 기판(W) 상에 반응 가스(38)를 분사할 수 있다. 상기 반응 가스(38)는 상기 기판(W) 상에 박막(15)을 형성시킬 수 있다. 상기 히터 척(20 및 상기 에지 가열 부(70)는 상기 기판(W)을 균일하게 가열하여 상기 박막(15)의 두께 균일도를 증가시킬 수 있다. 챔버(10), 히터 척(20), 방열 쉴드(50), 셔터 부(60) 및 에지 가열 부(70)는 도 2와 동일하게 구성될 수 있다. Referring to FIG. 17 , an apparatus 100 for manufacturing a semiconductor device according to an example of the present invention may include a chemical vapor deposition (CVD) facility. According to one example, the semiconductor device manufacturing apparatus 100 may include a shower head 30a and a gas supply unit 40a. The shower head 30a may be disposed at an upper portion in the chamber 10 . The gas supply unit 40a may supply reactive gas 38a to the shower head 30a. The shower head 30a may spray the reactive gas 38 onto the substrate W. The reactive gas 38 may form a thin film 15 on the substrate W. The heater chuck 20 and the edge heating unit 70 may uniformly heat the substrate W to increase thickness uniformity of the thin film 15. The chamber 10, the heater chuck 20, and heat dissipation The shield 50, the shutter unit 60, and the edge heating unit 70 may be configured in the same manner as in FIG. 2.

이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, embodiments have been disclosed in the drawings and specifications. Although specific terms have been used herein, they are only used for the purpose of describing the present invention and are not used to limit the scope of the present invention described in the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

Claims (10)

하우징과 상기 하우징의 일부를 개폐하는 슬릿 밸브를 포함하는 챔버;
상기 하우징의 하부 내에 배치되고 기판을 가열하는 히터 척;
상기 히터 척 외곽의 상기 하우징의 내부 측벽을 둘러싸는 방열 쉴드; 및
상기 방열 쉴드와 상기 하우징 내부 측벽 사이에 배치되고, 상기 방열 쉴드와 상기 기판의 에지를 가열하여 상기 기판의 중심과 에지에서의 온도 차이를 제거하는 에지 가열 부를 포함하되,
상기 방열 쉴드는 상기 하우징의 상부 내벽으로부터 상기 히터 척의 아래로 연장하고, 상기 슬릿 밸브에 인접하는 제 1 개구부를 갖는 튜브 쉴드를 포함하는 반도체 소자의 제조장치.
a chamber including a housing and a slit valve opening and closing a portion of the housing;
a heater chuck disposed within the lower portion of the housing and heating a substrate;
a heat dissipation shield surrounding an inner sidewall of the housing outside the heater chuck; and
An edge heating unit disposed between the heat dissipation shield and the inner sidewall of the housing and removing a temperature difference between the center and the edge of the substrate by heating the heat dissipation shield and the edge of the substrate,
The heat dissipation shield includes a tube shield extending from an upper inner wall of the housing to a lower side of the heater chuck and having a first opening adjacent to the slit valve.
 제 1 항에 있어서,
상기 에지 가열 부는 상기 슬릿 밸브 아래의 상기 히터 척의 에지에 인접하여 배치되는 하부 램프를 포함하는 반도체 소자의 제조장치.
According to claim 1,
The edge heating unit includes a lower lamp disposed adjacent to an edge of the heater chuck under the slit valve.
 제 2 항에 있어서,
상기 에지 가열 부는 상기 슬릿 밸브 상에 배치되는 상부 램프를 더 포함하는 반도체 소자의 제조장치.
According to claim 2,
The edge heating unit further comprises an upper lamp disposed on the slit valve.
 삭제delete 제 1 항에 있어서,
상기 히터 척 아래에 배치되어 상기 히터 척을 회전시키는 샤프트를 더 포함하되,
상기 방열 쉴드는 상기 샤프트에 연결되고, 상기 샤프트의 회전에 의해 상기 튜브 쉴드의 상기 제 1 개구부를 개폐하는 제 1 섹터 쉴드를 포함하는 반도체 소자의 제조장치.
According to claim 1,
Further comprising a shaft disposed below the heater chuck to rotate the heater chuck,
The heat dissipation shield is connected to the shaft and includes a first sector shield that opens and closes the first opening of the tube shield by rotation of the shaft.
 제 5 항에 있어서,
상기 샤프트의 일 측면로부터 분기되어 상기 제 1 섹터 쉴드에 연결되는 제 1 브랜치 암을 더 포함하는 반도체 소자의 제조장치.
According to claim 5,
The semiconductor device manufacturing apparatus further comprises a first branch arm branched from one side of the shaft and connected to the first sector shield.
 제 5 항에 있어서,
상기 슬릿 밸브가 상기 하우징의 일부를 닫을 때, 상기 제 1 섹터 쉴드는 상기 제 1 개구부를 차단하는 반도체 소자의 제조장치.
According to claim 5,
When the slit valve closes a portion of the housing, the first sector shield blocks the first opening.
 제 5 항에 있어서,
상기 튜브 쉴드 외곽에 배치되고, 상기 히터 척 상의 상기 기판 상에 제공되는 셔터 부를 더 포함하되,
상기 튜브 쉴드는 상기 셔터 부를 통과시키는 제 2 개구부를 갖는 반도체 소자의 제조장치.
According to claim 5,
Further comprising a shutter unit disposed outside the tube shield and provided on the substrate on the heater chuck,
The apparatus of claim 1 , wherein the tube shield has a second opening through which the shutter unit passes.
 제 8 항에 있어서,
상기 방열 쉴드는 상기 샤프트에 연결되고, 상기 샤프트의 회전에 의해 상기 제 2 개구부를 개폐하는 제 2 섹터 쉴드를 더 포함하는 반도체 소자의 제조장치.
According to claim 8,
The heat dissipation shield further includes a second sector shield connected to the shaft and opening and closing the second opening by rotation of the shaft.
 제 9 항에 있어서,
상기 샤프트의 일 측면으로부터 분기되어 상기 제 2 섹터 쉴드에 연결되는 제 2 브랜치 암을 더 포함하는 반도체 소자의 제조장치.
According to claim 9,
The semiconductor device manufacturing apparatus further comprises a second branch arm branched from one side of the shaft and connected to the second sector shield.
KR1020180037419A 2018-03-15 2018-03-30 apparatus for manufacturing semiconductor device and manufacturing method of same KR102495317B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/149,507 US10818839B2 (en) 2018-03-15 2018-10-02 Apparatus for and method of fabricating semiconductor devices
CN201910135852.4A CN110277495B (en) 2018-03-15 2019-02-25 Apparatus and method for manufacturing semiconductor device
US17/033,460 US11600776B2 (en) 2018-03-15 2020-09-25 Apparatus for and method of fabricating semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180030387 2018-03-15
KR20180030387 2018-03-15

Publications (2)

Publication Number Publication Date
KR20190109174A KR20190109174A (en) 2019-09-25
KR102495317B1 true KR102495317B1 (en) 2023-02-07

Family

ID=68068552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180037419A KR102495317B1 (en) 2018-03-15 2018-03-30 apparatus for manufacturing semiconductor device and manufacturing method of same

Country Status (1)

Country Link
KR (1) KR102495317B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102466019B1 (en) * 2022-06-17 2022-11-10 주식회사 기남테크 Vacuum Chamber Manifolds in Semiconductor Manufacturing Equipment

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003507881A (en) 1999-08-12 2003-02-25 エイエスエムエル ユーエス インコーポレイテッド Hot wall rapid heat treatment machine
JP2005044881A (en) 2003-07-24 2005-02-17 Dainippon Screen Mfg Co Ltd Heat treatment apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015422B2 (en) * 2000-12-21 2006-03-21 Mattson Technology, Inc. System and process for heating semiconductor wafers by optimizing absorption of electromagnetic energy
US20060096851A1 (en) * 2004-11-08 2006-05-11 Ilya Lavitsky Physical vapor deposition chamber having an adjustable target

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003507881A (en) 1999-08-12 2003-02-25 エイエスエムエル ユーエス インコーポレイテッド Hot wall rapid heat treatment machine
JP2005044881A (en) 2003-07-24 2005-02-17 Dainippon Screen Mfg Co Ltd Heat treatment apparatus

Also Published As

Publication number Publication date
KR20190109174A (en) 2019-09-25

Similar Documents

Publication Publication Date Title
KR101192099B1 (en) In-situ clean chamber for front end of line fabrication
TWI691612B (en) Direct deposition of nickel silicide nanowire
US11232933B2 (en) Temperature and bias control of edge ring
KR20010012516A (en) Reliability barrier integration for cu metallisation
US20230377958A1 (en) Cluster processing system for forming a metal containing material
TWI655735B (en) Methods for forming passivation protection for an interconnection structure
CN106558480B (en) High temperature steam delivery system and method
WO2019032457A1 (en) Methods and apparatus for deposition of low-k films
US10978276B2 (en) Substrate processing apparatus including top reflector above annular lamp assembly
WO2021133612A1 (en) Targeted heat control systems
KR102495317B1 (en) apparatus for manufacturing semiconductor device and manufacturing method of same
US6743485B2 (en) Pre-treatment for salicide process
TW201819655A (en) Methods and devices using PVD ruthenium
US11600776B2 (en) Apparatus for and method of fabricating semiconductor device
CN110277495B (en) Apparatus and method for manufacturing semiconductor device
US20220375727A1 (en) Method to improve wafer edge uniformity
KR101248182B1 (en) In-situ clean chamber for front end of line fabrication
KR102647861B1 (en) collimator, manufacturing apparatus of semiconductor device and manufacturing method of semiconductor device
US10566530B2 (en) Method of fabricating semiconductor devices
KR102535702B1 (en) method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant