KR102646730B1 - Atomic layer etching method - Google Patents
Atomic layer etching method Download PDFInfo
- Publication number
- KR102646730B1 KR102646730B1 KR1020210132420A KR20210132420A KR102646730B1 KR 102646730 B1 KR102646730 B1 KR 102646730B1 KR 1020210132420 A KR1020210132420 A KR 1020210132420A KR 20210132420 A KR20210132420 A KR 20210132420A KR 102646730 B1 KR102646730 B1 KR 102646730B1
- Authority
- KR
- South Korea
- Prior art keywords
- processing space
- substrate
- atomic layer
- gas
- etching
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 238000012545 processing Methods 0.000 claims abstract description 61
- 239000007789 gas Substances 0.000 claims abstract description 46
- 238000010926 purge Methods 0.000 claims abstract description 44
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 27
- 239000002243 precursor Substances 0.000 claims abstract description 18
- 239000011261 inert gas Substances 0.000 claims abstract description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000001301 oxygen Substances 0.000 claims abstract description 15
- 125000005594 diketone group Chemical group 0.000 claims abstract description 13
- FXHOOIRPVKKKFG-UHFFFAOYSA-N N,N-Dimethylacetamide Chemical group CN(C)C(C)=O FXHOOIRPVKKKFG-UHFFFAOYSA-N 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 39
- 230000008569 process Effects 0.000 description 35
- 239000010408 film Substances 0.000 description 30
- 230000006378 damage Effects 0.000 description 9
- 239000006227 byproduct Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- YRKCREAYFQTBPV-UHFFFAOYSA-N acetylacetone Chemical compound CC(=O)CC(C)=O YRKCREAYFQTBPV-UHFFFAOYSA-N 0.000 description 6
- 229910052736 halogen Inorganic materials 0.000 description 6
- 150000002367 halogens Chemical class 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000007613 environmental effect Effects 0.000 description 4
- QAMFBRUWYYMMGJ-UHFFFAOYSA-N hexafluoroacetylacetone Chemical compound FC(F)(F)C(=O)CC(=O)C(F)(F)F QAMFBRUWYYMMGJ-UHFFFAOYSA-N 0.000 description 4
- 238000001179 sorption measurement Methods 0.000 description 4
- 238000013022 venting Methods 0.000 description 4
- CUJRVFIICFDLGR-UHFFFAOYSA-N acetylacetonate Chemical compound CC(=O)[CH-]C(C)=O CUJRVFIICFDLGR-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000000376 reactant Substances 0.000 description 3
- 230000032258 transport Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- FYSNRJHAOHDILO-UHFFFAOYSA-N thionyl chloride Chemical compound ClS(Cl)=O FYSNRJHAOHDILO-UHFFFAOYSA-N 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910006124 SOCl2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000008043 acidic salts Chemical class 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- 239000002351 wastewater Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
- H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명의 일 실시예에 의하면, 산소 계열 가스를 상기 처리 공간으로 공급하여 상기 기판 표면에 막을 형성하는 막 형성 단계(S1); 상기 막 형성 단계 이후 상기 처리 공간으로 불활성 가스를 공급하여 상기 처리 공간을 퍼지하는 제1 퍼지 단계(S2); 디케톤(Diketone) 계열 전구체를 상기 처리 공간으로 공급하여 상기 기판 표면에 형성된 막을 식각하는 식각 단계(S3); 상기 식각 단계 이후 상기 처리 공간으로 불활성 가스를 공급하여 상기 처리 공간을 퍼지하는 제2 퍼지 단계(S4)를 포함하는 원자층 식각 방법이 제공될 수 있다.According to one embodiment of the present invention, a film forming step (S1) of supplying an oxygen-based gas to the processing space to form a film on the surface of the substrate; A first purge step (S2) of purging the processing space by supplying an inert gas to the processing space after the film forming step; An etching step (S3) of supplying a diketone-based precursor to the processing space to etch the film formed on the surface of the substrate; An atomic layer etching method may be provided including a second purge step (S4) of purging the processing space by supplying an inert gas to the processing space after the etching step.
Description
본 발명은 부식성 가스를 사용하지 않는 원자층 식각 방법에 관한 것이다.The present invention relates to an atomic layer etching method without using corrosive gas.
일반적으로, 반도체 소자의 제조 공정은 웨이퍼 등의 기판을 대상으로 박막 증착 공정, 식각 공정, 세정 공정, 포토 공정 등의 다양한 단위 공정을 반복적으로 수행하도록 이루어진다.Generally, the manufacturing process of a semiconductor device involves repeatedly performing various unit processes such as a thin film deposition process, an etching process, a cleaning process, and a photo process on a substrate such as a wafer.
반도체 소자의 미세화 및 집적화에 따라 최근 반도체 집적회로의 설계에서 디자인룰이 더욱 감소되어 나노미터 수준의 임계치수(Critical Dimension)가 요구되기에 이르렀다. 이러한 나노미터급 반도체 소자를 구현하기 위해서는 식각 공정의 정밀한 제어가 필수적이며, 정밀 식각을 위한 식각 방법 중 하나인 원자층 식각(ALE, Atomic Layer Etching)에 대한 연구가 활발하게 진행되고 있다.With the miniaturization and integration of semiconductor devices, design rules have recently been further reduced in the design of semiconductor integrated circuits, leading to the requirement for critical dimensions at the nanometer level. In order to implement such nanometer-scale semiconductor devices, precise control of the etching process is essential, and research on atomic layer etching (ALE), one of the etching methods for precision etching, is actively underway.
원자층 식각은 흡착(또는 표면 변화), 퍼지, 탈착, 퍼지로 이루어지는 순환 사이클을 포함하며, 이 중 흡착과 탈착 과정에 의하여 피식각체가 식각될 수 있다. 이론적으로, 하나의 사이클에 의하면 하나의 층(layer)이 식각될 수 있고, 원하는 깊이에 도달될 때까지 사이클이 반복될 수 있다. 또한, 원자층 식각은 표면이 포화되면 반응이 자동으로 중지되는 자체 제한(Self-limited) 특성을 가지므로 원하는 만큼의 층이 정확하게 제거되는 장점을 가진다.Atomic layer etching includes a cycle consisting of adsorption (or surface change), purge, desorption, and purge, and the object to be etched may be etched through the adsorption and desorption processes. In theory, one layer can be etched in one cycle, and the cycle can be repeated until the desired depth is reached. In addition, atomic layer etching has the advantage of being able to remove exactly the desired amount of layers because it has self-limited characteristics in which the reaction automatically stops when the surface is saturated.
도 1 및 도 2는 종래의 원자층 식각 방법을 보여주는 개념도이다.1 and 2 are conceptual diagrams showing a conventional atomic layer etching method.
도 1은 표면에 막(100)이 형성된 기판(W)을 t-ALE(Thermal Atomic layer etching) 공정을 이용하여 식각하는 예를 도시한 것이다. 표면에 형성된 막은 TiN 또는 TaN일 수 있다. 도 1의 원자층 식각 공정은 SOCl2 가스에 의하여 수행되며 공정 온도는 270℃ 이상이다. 상부에 마스크(M)가 형성된 기판(W)으로 SOCl2 가스를 공급하면 SOCl2 가스가 기판 표면의 막(100)과 반응하며 기판 표면이 식각되고 식각 공정에 의하여 생성된 공정 부산물이 식각 홈에 누적될 수 있다. 식각 홈에 누적된 공정 부산물은 기판으로 공급되는 N2 가스와 같은 불활성 가스에 의하여 제거될 수 있다.Figure 1 shows an example of etching a substrate W on which a
도 2는 표면에 막(100)이 형성된 기판(W)을 PEALE(Plasma enhanced ALE) 공정을 이용하여 식각하는 예를 도시한 것이다. 표면에 형성된 막은 TiN 또는 TaN일 수 있다. 도 2의 원자층 식각 공정은 Cl2 전구체와 Ar 플라즈마 및 H2 전구체와 Ar 플라즈마에 의하여 수행될 수 있다. 상부에 마스크(M)가 형성된 기판(W)으로 Cl2 전구체와 Ar 플라즈마를 공급하면 기판 표면에 Cl2 전구체가 흡착되어 Cl 흡착층이 형성된다. 이후 기판으로 H2 전구체와 Ar 플라즈마를 공급하면 Cl 흡착층이 기판으로부터 떨어져나가며 기판에 대한 식각이 수행될 수 있다.FIG. 2 shows an example of etching a substrate W on which a
도 1 및 도 2에 도시된 바와 같이, 종래의 원자층 식각 공정은 일반적으로 할로겐 가스(예: F, Cl 등)를 기반으로 하는 식각 공정으로 고온 공정 또는 플라즈마 강화 공정이 수반된다. 따라서, 종래의 원자층 식각 방법은 가혹한 온도 조건(고온) 및 강한 플라즈마에 의하여 기판 결함(예: 기판 패턴 손상, Warpage, 오버 에칭 등) 및 설비의 손상(예: 설비 내부 파츠 균열, 파손 등)을 야기하는 문제가 있다. 또한, 종래의 원자층 식각 공정은 할로겐 가스의 높은 반응성에 의하여 기판 결함(예: 기판 패턴 손상 등) 및 설비 내부(예: 챔버 라이너, 쿼츠 기반 윈도우, 배기시스템 등)에 대한 부식이 수반될 수 있고, 식각 대상 물질의 식각 선별도 확보가 어려운 문제가 있다. 또한, 공정 부산물로 HF, HCl 등과 같은 산성의 염이 발생하기 때문에 폐수 처리를 철저하게 하지 않으면 환경 안전 이슈가 발생할 수 있는 문제가 있다.As shown in Figures 1 and 2, the conventional atomic layer etching process is generally an etching process based on a halogen gas (eg, F, Cl, etc.) and involves a high temperature process or a plasma enhancement process. Therefore, the conventional atomic layer etching method causes substrate defects (e.g., substrate pattern damage, warpage, over-etching, etc.) and equipment damage (e.g., cracks and damage to internal parts of the equipment, etc.) due to harsh temperature conditions (high temperature) and strong plasma. There is a problem that causes . In addition, the conventional atomic layer etching process may be accompanied by substrate defects (e.g., damage to the substrate pattern, etc.) and corrosion of the interior of the equipment (e.g., chamber liner, quartz-based window, exhaust system, etc.) due to the high reactivity of halogen gas. There is a problem in that it is difficult to secure etching selection of the material to be etched. In addition, because acidic salts such as HF and HCl are generated as by-products of the process, environmental safety issues may arise if wastewater is not thoroughly treated.
본 발명은 상술한 문제를 해결하기 위한 것으로 식각 선별도 확보가 용이하고 환경 안정성 및 설비 안정성이 확보된 원자층 식각 방법을 제공하고자 한다.The present invention is intended to solve the above-described problems and is intended to provide an atomic layer etching method that is easy to secure etch selectivity and ensures environmental and facility stability.
또한, 기판 결함 및 설비 결함을 방지할 수 있는 원자층 식각 방법을 제공하고자 한다.In addition, we aim to provide an atomic layer etching method that can prevent substrate defects and equipment defects.
해결하고자 하는 과제는 이에 제한되지 않고, 언급되지 않은 기타 과제는 통상의 기술자라면 이하의 기재로부터 명확히 이해할 수 있을 것이다.The problem to be solved is not limited to this, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.
본 발명의 일 실시예에 의하면, 산소 계열 가스를 상기 처리 공간으로 공급하여 상기 기판 표면에 막을 형성하는 막 형성 단계(S1); 상기 막 형성 단계 이후 상기 처리 공간으로 불활성 가스를 공급하여 상기 처리 공간을 퍼지하는 제1 퍼지 단계(S2); 디케톤(Diketone) 계열 전구체를 상기 처리 공간으로 공급하여 상기 기판 표면에 형성된 막을 식각하는 식각 단계(S3); 상기 식각 단계 이후 상기 처리 공간으로 불활성 가스를 공급하여 상기 처리 공간, 식각 반응물 및 부산물을 퍼지하는 제2 퍼지 단계(S4)를 포함하는 원자층 식각 방법이 제공될 수 있다.According to one embodiment of the present invention, a film forming step (S1) of supplying an oxygen-based gas to the processing space to form a film on the surface of the substrate; A first purge step (S2) of purging the processing space by supplying an inert gas to the processing space after the film forming step; An etching step (S3) of supplying a diketone-based precursor to the processing space to etch the film formed on the surface of the substrate; An atomic layer etching method may be provided including a second purge step (S4) of purging the processing space, etching reactants, and by-products by supplying an inert gas to the processing space after the etching step.
일 실시예에서, 상기 막 형성 단계(S1) 내지 상기 제2 퍼지 단계(S4)를 하나의 사이클로 하여 복수 회 반복 수행할 수 있다.In one embodiment, the film forming step (S1) to the second purging step (S4) may be repeated multiple times as one cycle.
일 실시예에서, 상기 산소 계열 가스는 H2O, N2O, O2, O3 중 하나일 수 있다.In one embodiment, the oxygen-based gas may be one of H 2 O, N 2 O, O 2 , and O 3 .
일 실시예에서, 상기 디케톤(Diketone) 계열 전구체는 hfac(Hexafluoroacetylacetone), acac(Acetylacetone), DMAC(Dimethylacetamide)를 포함할 수 있다.In one embodiment, the diketone-based precursor may include hexafluoroacetylacetone (hfac), acetylacetone (acac), and dimethylacetamide (DMAC).
일 실시예에서, 상기 제1 퍼지 단계 및 제2 퍼지 단계는, 상기 처리 공간을 배기하는 단계를 포함할 수 있다.In one embodiment, the first purge step and the second purge step may include exhausting the processing space.
일 실시예에서, 상기 산화막 형성 단계(S1)는, 상기 산소 계열 가스를 공급한 상기 처리 공간에 전력을 공급하여 플라즈마를 발생시키는 단계를 포함할 수 있다.In one embodiment, the oxide film forming step (S1) may include generating plasma by supplying power to the processing space where the oxygen-based gas is supplied.
일 실시예에서, 상기 기판은 200℃ 이하로 유지될 수 있다.In one embodiment, the substrate can be maintained below 200°C.
일 실시예에서, 상기 제1 퍼지 단계 또는 상기 제2 퍼지 단계는 생략할 수 있다.In one embodiment, the first purge step or the second purge step may be omitted.
본 발명의 실시예에 의하면, 할로겐 가스 대신 디케톤 계열의 가스를 사용한 원자층 식각 방법에 의하여 식각 선별도를 확보할 수 있고, 설비 부식 문제 및 환경 안전 문제를 방지할 수 있다.According to an embodiment of the present invention, etch selectivity can be secured by an atomic layer etching method using a diketone-based gas instead of a halogen gas, and equipment corrosion problems and environmental safety problems can be prevented.
또한, 저온 공정으로 수행되는 원자층 식각에 의하여 기판 및 설비에 대한 손상을 방지할 수 있다.Additionally, damage to substrates and equipment can be prevented by atomic layer etching performed in a low-temperature process.
발명의 효과는 이에 한정되지 않고, 언급되지 않은 기타 효과는 통상의 기술자라면 본 명세서 및 첨부된 도면으로부터 명확히 이해할 수 있을 것이다.The effect of the invention is not limited to this, and other effects not mentioned can be clearly understood by those skilled in the art from this specification and the attached drawings.
도 1 및 도 2는 종래의 원자층 식각 방법을 설명하기 위한 도면이다.
도 3은 본 발명에 의한 원자층 식각 방법을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시에에 의한 원자층 식각 방법을 도시한 흐름도이다.1 and 2 are diagrams for explaining a conventional atomic layer etching method.
Figure 3 is a diagram for explaining the atomic layer etching method according to the present invention.
Figure 4 is a flowchart showing an atomic layer etching method according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 사람이 쉽게 실시할 수 있도록 상세히 설명한다. 그러나, 본 발명은 여러 가지 다른 형태로 구현될 수 있고 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, with reference to the attached drawings, embodiments of the present invention will be described in detail so that those skilled in the art can easily implement the present invention. However, the present invention may be implemented in many different forms and is not limited to the embodiments described herein.
본 발명의 실시예를 설명하는 데 있어서, 관련된 공지 기능이나 구성에 대한 구체적 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 구체적 설명을 생략하고, 유사 기능 및 작용을 하는 부분은 도면 전체에 걸쳐 동일한 부호를 사용하기로 한다.In describing embodiments of the present invention, if it is judged that specific descriptions of related known functions or configurations may unnecessarily obscure the gist of the present invention, the detailed descriptions will be omitted, and parts that perform similar functions and actions will be omitted. The same symbols will be used throughout the drawings.
명세서에서 사용되는 용어들 중 적어도 일부는 본 발명에서의 기능을 고려하여 정의한 것이기에 사용자, 운용자 의도, 관례 등에 따라 달라질 수 있다. 그러므로, 그 용어에 대해서는 명세서 전반에 걸친 내용을 토대로 하여 해석되어야 한다.At least some of the terms used in the specification are defined in consideration of the functions in the present invention and may vary depending on the user, operator intention, custom, etc. Therefore, the term should be interpreted based on the content throughout the specification.
또한, 명세서에서, 어떤 구성 요소를 포함한다고 하는 때, 이것은 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있음을 의미한다. 그리고, 어떤 부분이 다른 부분과 연결(또는, 결합)된다고 하는 때, 이것은, 직접적으로 연결(또는, 결합)되는 경우뿐만 아니라, 다른 부분을 사이에 두고 간접적으로 연결(또는, 결합)되는 경우도 포함한다.In addition, in the specification, when it is said that a certain component is included, this does not mean that other components are excluded, but that other components may be further included, unless specifically stated to the contrary. And, when a part is said to be connected (or combined) with another part, this refers not only to the case where it is connected (or combined) directly, but also to the case where it is indirectly connected (or combined) with another part in between. Includes.
한편, 도면에서 구성 요소의 크기나 형상, 선의 두께 등은 이해의 편의상 다소 과장되게 표현되어 있을 수 있다.Meanwhile, in drawings, the size, shape, and thickness of lines of components may be somewhat exaggerated for ease of understanding.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해를 참조하여 설명된다. 이에 따라, 상기 도해의 형상으로부터의 변화들, 예를 들면, 제조 방법 및/또는 허용 오차의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것이 아니라 형상에서의 편차를 포함하는 것이며, 도면에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.Embodiments of the invention are described with reference to schematic illustrations of ideal embodiments of the invention. Accordingly, changes from the shape of the diagram, for example, changes in manufacturing methods and/or tolerances, are fully expected. Accordingly, the embodiments of the present invention are not to be described as limited to the specific shapes of the regions illustrated as illustrations, but rather include deviations in shape, and the elements depicted in the drawings are entirely schematic and their shapes are representative of the elements. It is not intended to explain the exact shape of these elements nor is it intended to limit the scope of the present invention.
본 발명의 일 실시예에 의한 원자층 식각 방법은, 밀폐된 처리 공간을 형성하는 챔버와, 챔버 내에 설치되어 기판(W)을 지지하는 기판 지지부와, 처리 공간에 가스를 공급하는 가스 공급부와, 처리 공간에 플라즈마를 발생시키는 플라즈마 발생부를 포함하는 기판 처리 장치를 이용하여 수행될 수 있다.The atomic layer etching method according to an embodiment of the present invention includes a chamber forming a sealed processing space, a substrate supporter installed in the chamber to support the substrate W, a gas supply unit supplying gas to the processing space, It may be performed using a substrate processing device including a plasma generator that generates plasma in the processing space.
일 예로, 기판 처리 장치는 원자층 식각 장치일 수 있다. 원자층 식각 장치는 챔버, 기판 지지부, 가스 공급부, 플라즈마 발생부를 포함할 수 있다.As an example, the substrate processing device may be an atomic layer etching device. The atomic layer etching device may include a chamber, a substrate support unit, a gas supply unit, and a plasma generator.
챔버는 내부에 기판(W)을 식각 처리하기 위한 처리 공간을 제공한다. 식각 처리 공정은 진공 분위기에서 수행될 수 있다. 챔버는 밀폐 가능하도록 제공되고 측벽에 출입구가 형성될 수 있다. 출입구를 통하여 기판(W)이 챔버 내 처리 공간으로 반입될 수 있고, 기판(W)이 처리 공간으로부터 외부로 반출될 수 있다. 챔버는 접지될 수 있고, 하부에 배기 라인 및 배기 펌프와 연결된 배기홀이 형성될 수 있다. 식각 처리 과정에서 발생한 반응 부산물 및 챔버 내부 공간에 머무르는 가스는 배기홀을 통해 외부로 배출될 수 있다. 또한, 배기 과정에 의하여 챔버의 내부가 소정 압력으로 감압될 수 있다.The chamber provides a processing space for etching the substrate W therein. The etching process may be performed in a vacuum atmosphere. The chamber may be provided to be sealable and an entrance may be formed on a side wall. The substrate W may be brought into the processing space within the chamber through the entrance, and the substrate W may be taken out from the processing space to the outside. The chamber may be grounded, and an exhaust hole connected to an exhaust line and an exhaust pump may be formed at the bottom. Reaction by-products generated during the etching process and gases remaining in the chamber interior space may be discharged to the outside through the exhaust hole. Additionally, the interior of the chamber may be depressurized to a predetermined pressure through the exhaust process.
챔버 내부에는 기판(W)을 지지하기 위한 기판 지지부가 구비될 수 있다. 기판 지지부는 기판(W)을 흡착하기 위한 정전 척(ESC)을 포함하여 구성될 수 있다. 또한, 기판 지지부는 냉각 유닛을 포함하여 기판(W)을 원하는 온도로 냉각시킬 수 있도록 구성될 수 있다.A substrate supporter for supporting the substrate W may be provided inside the chamber. The substrate support unit may be configured to include an electrostatic chuck (ESC) for adsorbing the substrate (W). Additionally, the substrate support may include a cooling unit and be configured to cool the substrate W to a desired temperature.
가스 공급부는 식각 처리를 위한 공정 가스를 처리 공간으로 공급하는 구성으로 공급 노즐을 포함할 수 있다. 공급 노즐은 챔버의 상벽 또는 측벽에 형성될 수 있다. 공급 노즐은 노즐 형태 또는 복수의 분사홀을 포함한 샤워 헤드 형태로 제공될 수 있다. 처리 공간으로 공급되는 공정 가스는 H2O, N2O, O2, O3 등의 산소 (Oxygen) 계열 가스 중 하나일 수 있다. 또한, hfac(hexafluoroacetylacetone), acac(acetylacetone), DMAC(Dimethylacetamide) 등을 포함하는 Diketon 계열 전구체 중 하나일 수 있다. 한편, 가스 공급부는 퍼지 처리를 위한 퍼지 가스를 처리 공간으로 공급할 수도 있다. 퍼지 가스는 Ar, N2 등과 같은 불활성가스일 수 있다.The gas supply unit may be configured to supply process gas for etching processing to the processing space and may include a supply nozzle. The supply nozzle may be formed on the top or side wall of the chamber. The supply nozzle may be provided in the form of a nozzle or a shower head including a plurality of spray holes. The process gas supplied to the processing space may be one of oxygen-based gases such as H 2 O, N 2 O, O 2 , and O 3 . Additionally, it may be one of the Diketon series precursors including hexafluoroacetylacetone (hfac), acetylacetone (acac), and dimethylacetamide (DMAC). Meanwhile, the gas supply unit may supply purge gas for purge processing to the processing space. The purge gas may be an inert gas such as Ar, N 2 , etc.
플라즈마 발생부는 처리 공간에 플라즈마를 발생시킬 수 있다. 플라즈마 발생부는 처리 공간으로 공급된 공정 가스에 전력을 가함으로써 공정 가스를 플라즈마 상태로 여기시킬 수 있다. 플라즈마는 다양한 방식으로 발생될 수 있다. 예를 들어, 유도 결합형 플라즈마(ICP: Inductively Coupled Plasma) 방식, 용량 결합형 플라즈마(CCP: Capacitively Coupled Plasma) 방식 전자파(Micro Wave) 방식 또는 리모트 플라즈마(Remote Plasma) 방식 등이 사용될 수 있다.The plasma generator may generate plasma in the processing space. The plasma generator may excite the process gas into a plasma state by applying power to the process gas supplied to the processing space. Plasma can be generated in various ways. For example, an inductively coupled plasma (ICP) method, a capacitively coupled plasma (CCP) method, a micro wave method, or a remote plasma method may be used.
본 발명의 일 실시예에 의한 원자층 식각 방법이 수행되는 기판(W)은, 식각 공정을 포함하는 제조 공정에 사용되는 어떠한 기판도 가능하며, 예를 들어, DRAM, NAND 플레시 메모리, CPU, 모바일 CPU 등의 반도체 소자의 제조를 위한 웨이퍼 또는 LCD 패널, OLED 패널 등의 디스플레이 패널 등의 제조를 위한 글라스 기판 등 다양한 기판이 될 수 있다.The substrate W on which the atomic layer etching method according to an embodiment of the present invention is performed can be any substrate used in a manufacturing process including an etching process, for example, DRAM, NAND flash memory, CPU, mobile It can be a variety of substrates, such as wafers for manufacturing semiconductor devices such as CPUs, or glass substrates for manufacturing display panels such as LCD panels and OLED panels.
기판(W) 상에 형성될 수 있는 다양한 막 중 본 발명의 원자층 식각 방법에 의하여 식각하고자 하는 식각 대상(100)은 TiN, TaN 막 중 하나일 수 있고, 본 명세서에서는 TiN 막을 식각하는 과정을 예로 들어 설명하기로 한다.Among various films that can be formed on the substrate W, the
도 3 및 도 4는 본 발명의 일 실시예에 의한 원자층 식각 방법을 설명하기 위한 도면이다. 원자층 식각 방법은 처리 공간으로 반입되어 기판 지지부에 의하여 지지된 기판의 상면(표면)에 대하여 수행될 수 있다. 이때, 식각이 수행되는 기판(W)의 표면층(100)의 물성은 TiN일 수 있다. 원자층 식각 방법에 의하면 기판(W)이 소정의 패턴으로 식각될 수 있다. 이를 위해 기판(W)의 상부에 패턴이 형성된 마스크(M)가 제공될 수 있다.3 and 4 are diagrams for explaining an atomic layer etching method according to an embodiment of the present invention. The atomic layer etching method may be performed on the upper surface (surface) of a substrate brought into the processing space and supported by a substrate supporter. At this time, the physical property of the
도 3 및 도 4에 도시된 바와 같이, 본 발명의 일 실시예에 의한 원자층 식각 방법은 막 형성 단계(S1), 제1 퍼지 단계(S2), 식각 단계(S3), 제2 퍼지 단계(S4)를 포함할 수 있다. 막 형성 단계(S1), 제1 퍼지 단계(S2), 식각 단계(S3), 제2 퍼지 단계(S4)는 순서대로 수행되며, 막 형성 단계(S1) → 제1 퍼지 단계(S2) → 식각 단계(S3) → 제2 퍼지 단계(S4)는 하나의 사이클(cycle)을 구성하고 복수 회 반복 수행될 수 있다. 한 번의 사이클(cycle)이 수행되면, 기판 표면으로부터 한 층(layer)의 원자들이 제거될 수 있다. 따라서, 사이클 횟수를 제어함으로써 기판의 식각 두께를 제어할 수 있다.As shown in Figures 3 and 4, the atomic layer etching method according to an embodiment of the present invention includes a film forming step (S1), a first purge step (S2), an etching step (S3), and a second purge step ( S4) may be included. The film forming step (S1), the first purge step (S2), the etching step (S3), and the second purge step (S4) are performed in order, and the film forming step (S1) → first purge step (S2) → etching. Step (S3) → The second purge step (S4) constitutes one cycle and can be repeated multiple times. When one cycle is performed, a layer of atoms can be removed from the substrate surface. Therefore, the etching thickness of the substrate can be controlled by controlling the number of cycles.
막 형성 단계(S1)는 처리 공간으로 산소 계열 가스를 공급하여 기판(W) 표면층(100)에 막을 형성하는 단계이다. 예를 들어, 산소 계열 가스는 H2O, N2O, O2, O3 중 하나일 수 있다. 처리 공간으로 공급된 산소 계열 가스는 기판 표면의 TiN 막(100)과 반응하여 산화막(110)을 형성할 수 있다. 일 예로, 처리 공간으로 공급되는 산소 계열 가스가 산소인 경우, 막 형성 단계(S1)에서 일어나는 반응은 다음과 같은 반응식을 가질 수 있다.The film forming step (S1) is a step of forming a film on the
한편, 막 형성 단계(S1)는 플라즈마 발생 단계를 더 포함할 수 있다. 즉, 처리 공간으로 공급된 산소 계열 가스는 가스 형태 그대로 기판(W)과 반응할 수 있고, 또는 플라즈마 발생부에 의하여 발생된 산소 플라즈마 형태로 기판(W)과 반응할 수 있다.Meanwhile, the film forming step (S1) may further include a plasma generating step. That is, the oxygen-based gas supplied to the processing space may react with the substrate W in its gas form, or may react with the substrate W in the form of oxygen plasma generated by the plasma generator.
막 형성 단계(S1)가 완료되면 제1 퍼지 단계(S2)가 수행될 수 있다. 제1 퍼지 단계(S2)는, 처리 공간을 퍼지하기 위한 단계로 기판 표면에 잔존하는 가스를 제거하기 위한 단계이다. 제1 퍼지 단계(S2)는 처리 공간으로 아르곤 가스(Ar), 질소 가스(N2) 등의 불활성 가스를 공급하여 수행될 수 있다. 제1 퍼지 단계(S2)는 처리 공간을 배기하는 단계를 포함할 수 있다. 배기 단계는 처리 공간으로의 불활성 가스 공급이 중단된 상태에서 수행될 수 있다. 또는, 배기 단계는 처리 공간으로의 불활성 가스 공급과 동시에 수행될 수 있다. 처리 공간으로 공급된 불활성 가스는 기판 표면 및 처리 공간에 잔존하는 가스, 식각 반응물 및 부산물과 함께 배기될 수 있다.Once the film forming step (S1) is completed, the first purge step (S2) may be performed. The first purge step (S2) is a step for purging the processing space and removing gas remaining on the surface of the substrate. The first purge step (S2) may be performed by supplying an inert gas such as argon gas (Ar) or nitrogen gas (N 2 ) to the processing space. The first purge step (S2) may include exhausting the processing space. The venting step may be performed with the inert gas supply to the processing space interrupted. Alternatively, the venting step can be performed simultaneously with the supply of inert gas to the processing space. The inert gas supplied to the processing space may be exhausted along with gases, etch reactants, and by-products remaining on the substrate surface and in the processing space.
제1 퍼지 단계(S2)가 완료되면 식각 단계(S3)가 수행될 수 있다. 식각 단계(S3)는 디케톤(Diketone) 계열 전구체에 의하여 수행될 수 있다. 디케톤(Diketone) 계열 전구체는 liquid 형태 또는 gas 형태로 제공될 수 있다. 예를 들어, 디케톤 계열 전구체는 hfac(Hexafluoroacetylacetone), acac(Acetylacetone), DMAC(Dimethylacetamide) 중 적어도 하나를 포함할 수 있다. 디케톤 계열 전구체는 가스 공급부를 통해 처리 공간으로 공급될 수 있고, 처리 공간으로 공급된 디케톤 계열 전구체가 기판(W) 표면과 반응함으로써 기판(W) 표면을 식각할 수 있다. 일 예로, 처리 공간으로 공급되는 디케톤 계열 전구체가 hfacH(Hexafluoroacetylacetone)인 경우, 식각 단계(S3)에서 일어나는 반응은 다음과 같은 반응식을 가질 수 있다.Once the first purge step (S2) is completed, the etching step (S3) may be performed. The etching step (S3) may be performed using a diketone-based precursor. Diketone-based precursors can be provided in liquid or gas form. For example, the diketone-based precursor may include at least one of hexafluoroacetylacetone (hfac), acetylacetone (acac), and dimethylacetamide (DMAC). The diketone-based precursor may be supplied to the processing space through the gas supply unit, and the diketone-based precursor supplied to the processing space may react with the surface of the substrate W, thereby etching the surface of the substrate W. For example, when the diketone-based precursor supplied to the processing space is hfacH (Hexafluoroacetylacetone), the reaction that occurs in the etching step (S3) may have the following reaction equation.
막 형성 단계(S1)에서 기판(W) 표면층(100)에 형성된 산화막(110)과 식각 단계(S3)에서 처리 공간으로 공급되는 디케톤 계열 전구체가 반응하며 기판(W)의 표면층(100)이 식각될 수 있다.The
식각 단계(S3)가 완료되면 제2 퍼지 단계(S4)가 수행될 수 있다. 제2 퍼지 단계(S4)는, 처리 공간을 퍼지하기 위한 단계로 기판 표면에 잔존하는 가스를 제거하기 위한 단계이다. 제1 퍼지 단계(S2)는 처리 공간으로 아르곤 가스(Ar), 질소 가스(N2) 등의 불활성 가스를 공급하여 수행될 수 있다. 제1 퍼지 단계(S2)는 처리 공간을 배기하는 단계를 포함할 수 있다. 배기 단계는 처리 공간으로의 불활성 가스 공급이 중단된 상태에서 수행될 수 있다. 또는, 배기 단계는 처리 공간으로의 불활성 가스 공급과 동시에 수행될 수 있다. 처리 공간으로 공급된 불활성 가스는 기판 표면 및 처리 공간에 잔존하는 가스, 식각 반응물 및 부산물과 함께 배기될 수 있다.When the etching step (S3) is completed, the second purge step (S4) may be performed. The second purge step (S4) is a step for purging the processing space and removing gas remaining on the surface of the substrate. The first purge step (S2) may be performed by supplying an inert gas such as argon gas (Ar) or nitrogen gas (N 2 ) to the processing space. The first purge step (S2) may include exhausting the processing space. The venting step can be performed with the inert gas supply to the processing space interrupted. Alternatively, the venting step can be performed simultaneously with the supply of inert gas to the processing space. The inert gas supplied to the processing space may be exhausted along with gases, etching reactants, and by-products remaining on the substrate surface and the processing space.
한편, 제1 퍼지 단계(S3) 및/또는 제2 퍼지 단계(S4)는 생략될 수 있다. 또는, 사이클이 수행되는 내내 수행될 수 있다.Meanwhile, the first purge step (S3) and/or the second purge step (S4) may be omitted. Alternatively, it may be performed throughout the cycle.
막 형성 단계(S1) 내지 식각 단계(S3)의 공정을 1회 수행할 때마다 한 층의 원자층이 식각될 수 있다. 따라서, 막 형성 단계(S1) 내지 식각 단계(S3)의 공정의 반복 횟수를 제어하여 원하는 두께의 원자층을 식각할 수 있다.One atomic layer may be etched each time the film forming step (S1) to the etching step (S3) are performed once. Therefore, an atomic layer of a desired thickness can be etched by controlling the number of repetitions of the film forming step (S1) to the etching step (S3).
식각하고자 하는 두께의 원자층이 식각되면 공정을 종료하고 기판을 반출하는 단계가 수행될 수 있다. 기판의 반출은 챔버와 연통 가능하도록 배치된 반송 모듈로부터 진입한 기판 반송 로봇이 기판(W)을 파지 또는 지지하여 반출하는 단계일 수 있다.When the atomic layer of the desired thickness is etched, the process may be completed and the substrate may be shipped out. The unloading of the substrate may be a step in which a substrate transport robot entering from a transport module arranged to communicate with the chamber holds or supports the substrate W and transports it out.
상술한 원자층 식각 방법이 수행되는 동안 기판(W)의 온도는 냉각 유닛에 의하여 200℃ 이하로 유지될 수 있다. 기판의 온도를 200℃ 이하로 유지함으로써 고온 조건에 의한 기판 상에 형성된 회로의 손상 등의 기판 결함을 방지할 수 있다. 또한, 식각 처리 장치의 손상 및 파손을 방지할 수 있다. 한편, 공정 온도는 각 공정 조건마다 독립적으로 제어될 수 있다.While the above-described atomic layer etching method is performed, the temperature of the substrate W may be maintained below 200°C by a cooling unit. By maintaining the temperature of the substrate below 200°C, it is possible to prevent substrate defects such as damage to circuits formed on the substrate due to high temperature conditions. Additionally, damage and destruction of the etching processing device can be prevented. Meanwhile, the process temperature can be controlled independently for each process condition.
이상에서 설명한 바와 같이, 본 발명의 실시예에 의한 원자층 식각 방법은 할로겐 가스를 이용하지 않고 수행될 수 있다. 따라서 종래의 원자층 식각 공정에서 사용되는 할로겐 가스에 의하여 발생하던 설비(챔버 라이너, 쿼츠 기반 윈도우, 배기 시스템 등) 부식 및 결함 문제, 패턴 손상 등의 기판 결함 문제, 공정 부산물(산성 염)에 의한 환경 안전 문제 등이 방지될 수 있다. 또한, 할로겐 가스의 높은 반응성에 의하여 확보가 어려웠던 식각 선별도가 확보될 수 있다.As described above, the atomic layer etching method according to an embodiment of the present invention can be performed without using a halogen gas. Therefore, corrosion and defect problems in equipment (chamber liners, quartz-based windows, exhaust systems, etc.) caused by halogen gas used in the conventional atomic layer etching process, substrate defect problems such as pattern damage, and process by-products (acid salts) Environmental safety problems, etc. can be prevented. In addition, etch selectivity, which was difficult to secure, can be secured due to the high reactivity of halogen gas.
본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다.Those skilled in the art to which the present invention pertains should understand that the present invention can be implemented in other specific forms without changing its technical idea or essential features, and that the embodiments described above are illustrative in all respects and not restrictive. Just do it.
본 발명의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is indicated by the claims described later rather than the detailed description, and all changes or modified forms derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present invention. .
M: 마스크
W: 기판
100: 표면층(표면막)
110: 산화막M: mask
W: substrate
100: Surface layer (surface film)
110: Oxide film
Claims (8)
상기 막 형성 단계 직후 상기 처리 공간으로 불활성 가스를 공급하여 상기 처리 공간을 퍼지하는 제1 퍼지 단계(S2);
디케톤(Diketone) 계열 전구체를 상기 처리 공간으로 공급하여 상기 기판 표면에 형성된 막을 식각하는 식각 단계(S3); 및
상기 식각 단계 직후 상기 처리 공간으로 불활성 가스를 공급하여 상기 처리 공간을 퍼지하는 제2 퍼지 단계(S4)를 포함하고,
상기 막 형성 단계(S1) 내지 상기 제2 퍼지 단계(S4)를 하나의 사이클로 하여 복수 회 반복 수행하며,
상기 기판 표면은 TiN과 TaN 막 중 하나를 포함하고, 상기 디케톤(Diketone) 계열 전구체는 DMAC(Dimethylacetamide)이고,
상기 제1 퍼지 단계 및 제2 퍼지 단계는, 상기 처리 공간에 불활성 가스를 공급하면서 배기하는 단계를 포함하며,
상기 기판은 200℃이하로 유지되는 원자층 식각 방법.
An oxide film forming step (S1) in which oxygen-based gas is supplied to the processing space to form a film on the surface of the substrate;
A first purge step (S2) of purging the processing space by supplying an inert gas to the processing space immediately after the film forming step;
An etching step (S3) of supplying a diketone-based precursor to the processing space to etch the film formed on the surface of the substrate; and
A second purge step (S4) of purging the processing space by supplying an inert gas to the processing space immediately after the etching step,
The film forming step (S1) to the second purging step (S4) are repeated multiple times as one cycle,
The substrate surface includes one of TiN and TaN films, and the diketone-based precursor is DMAC (Dimethylacetamide),
The first purge step and the second purge step include supplying and exhausting an inert gas to the processing space,
An atomic layer etching method in which the substrate is maintained at 200°C or lower.
상기 산소 계열 가스는 H2O, N2O, O2, O3 중 하나인 원자층 식각 방법.
According to paragraph 1,
An atomic layer etching method in which the oxygen-based gas is one of H 2 O, N 2 O, O 2 , and O 3 .
상기 산화막 형성 단계(S1)는,
상기 산소 계열 가스를 공급한 상기 처리 공간에 전력을 공급하여 플라즈마를 발생시키는 단계를 포함하는 원자층 식각 방법.
According to paragraph 1,
The oxide film forming step (S1) is,
An atomic layer etching method comprising generating plasma by supplying power to the processing space where the oxygen-based gas is supplied.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210132420A KR102646730B1 (en) | 2021-10-06 | 2021-10-06 | Atomic layer etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210132420A KR102646730B1 (en) | 2021-10-06 | 2021-10-06 | Atomic layer etching method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230049800A KR20230049800A (en) | 2023-04-14 |
| KR102646730B1 true KR102646730B1 (en) | 2024-03-12 |
Family
ID=85946517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210132420A KR102646730B1 (en) | 2021-10-06 | 2021-10-06 | Atomic layer etching method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102646730B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102307542B1 (en) | 2016-12-22 | 2021-10-01 | 에이에스엠 아이피 홀딩 비.브이. | Atomic layer etching processes |
| KR102308031B1 (en) | 2017-01-04 | 2021-10-05 | 샌트랄 글래스 컴퍼니 리미티드 | Dry etching method and β-diketone filled container |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017084965A (en) * | 2015-10-28 | 2017-05-18 | 東京エレクトロン株式会社 | Etching method of transition metal film and substrate processing apparatus |
| US10256108B2 (en) * | 2016-03-01 | 2019-04-09 | Lam Research Corporation | Atomic layer etching of AL2O3 using a combination of plasma and vapor treatments |
-
2021
- 2021-10-06 KR KR1020210132420A patent/KR102646730B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102307542B1 (en) | 2016-12-22 | 2021-10-01 | 에이에스엠 아이피 홀딩 비.브이. | Atomic layer etching processes |
| KR102308031B1 (en) | 2017-01-04 | 2021-10-05 | 샌트랄 글래스 컴퍼니 리미티드 | Dry etching method and β-diketone filled container |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230049800A (en) | 2023-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107946163B (en) | Chemical conversion of yttria to yttrium fluoride and yttrium oxyfluoride to develop corrosion resistant coatings for pretreatment of plasma components | |
| TWI828619B (en) | Tin oxide films in semiconductor device manufacturing | |
| JP7344867B2 (en) | Selective deposition of SiN on horizontal surfaces | |
| JP6210039B2 (en) | Deposit removal method and dry etching method | |
| WO2015115002A1 (en) | Fine pattern forming method, semiconductor device manufacturing method, substrate processing device, and recording medium | |
| US20160218012A1 (en) | Method of forming fine pattern, method of manufacturing semiconductor device, substrate processing apparatus and recording medium | |
| US10256107B2 (en) | Substrate processing method | |
| US20210143001A1 (en) | Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-transitory Computer-readable Recording Medium | |
| KR102272823B1 (en) | Etching method and etching apparatus | |
| US10734204B2 (en) | Method for cleaning components of plasma processing apparatus | |
| KR20220149611A (en) | Atomic Layer Etching of Molybdenum | |
| US11685993B2 (en) | Method of cleaning reaction tube, method of manufacturing semiconductor device, and substrate processing apparatus | |
| TW202117841A (en) | Etching method and substrate processing system | |
| JP2019197903A (en) | Processing apparatus | |
| KR20080001613A (en) | Substrate processing method and substrate processing apparatus | |
| US11107699B2 (en) | Semiconductor manufacturing process | |
| WO2017022086A1 (en) | Semiconductor device manufacturing method, etching method, substrate processing device and recording medium | |
| TWI827893B (en) | Atomic layer etching method | |
| US11557486B2 (en) | Etching method, damage layer removal method, and storage medium | |
| KR102646730B1 (en) | Atomic layer etching method | |
| KR101146118B1 (en) | Dry etch method for silicon oxide | |
| US10622205B2 (en) | Substrate processing method and substrate processing apparatus | |
| TWI588297B (en) | Attachment removal method and dry etching method | |
| US10217627B2 (en) | Methods of non-destructive post tungsten etch residue removal | |
| JP4748581B2 (en) | Vacuum processing apparatus and vacuum processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |