KR102635806B1 - Method for testing inserts of test handler - Google Patents
Method for testing inserts of test handler Download PDFInfo
- Publication number
- KR102635806B1 KR102635806B1 KR1020160154935A KR20160154935A KR102635806B1 KR 102635806 B1 KR102635806 B1 KR 102635806B1 KR 1020160154935 A KR1020160154935 A KR 1020160154935A KR 20160154935 A KR20160154935 A KR 20160154935A KR 102635806 B1 KR102635806 B1 KR 102635806B1
- Authority
- KR
- South Korea
- Prior art keywords
- test
- defective
- determined
- insert
- semiconductor device
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 172
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 117
- 230000002950 deficient Effects 0.000 claims abstract description 108
- 238000007689 inspection Methods 0.000 claims abstract description 22
- 230000007547 defect Effects 0.000 description 11
- 239000012160 loading buffer Substances 0.000 description 3
- 239000000872 buffer Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010257 thawing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
- G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
테스트 핸들러의 인서트 검사 방법은 하나의 테스트 트레이의 인서트들에 정상 반도체 소자들을 수납하고 테스트 헤드의 소켓들과 접촉하여 테스트를 수행하는 단계와, 상기 테스트 결과 상기 테스트 트레이에서 불량으로 판정된 반도체 소자의 위치를 확인하는 단계와, 나머지 테스트 트레이에 대해서 상기 정상 반도체 소자들을 이용하여 테스트를 수행하는 단계 및 불량으로 판정된 반도체 소자의 위치를 확인하는 단계를 반복하는 단계와, 상기 불량으로 판정된 반도체 소자의 위치가 각 테스트 트레이마다 동일한지 확인하는 단계 및 상기 불량으로 판정된 반도체 소자의 위치가 각 테스트 트레이마다 다른 경우, 상기 각 테스트 트레이에서 상기 불량 반도체 소자가 수납된 인서트를 불량으로 판정하는 단계를 포함할 수 있다.The test handler's insert inspection method includes storing normal semiconductor elements in inserts of a test tray and performing a test by contacting the sockets of a test head, and as a result of the test, inspecting the semiconductor elements determined to be defective in the test tray. Confirming the location, performing a test using the normal semiconductor elements on the remaining test trays, and repeating the steps of confirming the location of the semiconductor element determined to be defective, Checking whether the position of the defective semiconductor element is the same for each test tray, and if the position of the semiconductor element determined to be defective is different for each test tray, determining that the insert containing the defective semiconductor element in each test tray is defective. It can be included.
Description
본 발명은 테스트 핸들러의 인서트 검사 방법에 관한 것으로, 보다 상세하게는 테스트 트레이에서 반도체 소자들이 안착되는 인서트들을 검사하기 위한 테스트 핸들러의 인서트 검사 방법에 관한 것이다.The present invention relates to a test handler insert inspection method, and more specifically, to a test handler insert inspection method for inspecting inserts on which semiconductor devices are seated in a test tray.
일반적으로, 생산 라인에서 생산 완료된 반도체 소자들은 이후 컴퓨터와 같은 각종 전자제품에 장착되어 핵심적인 기능을 수행하게 되므로, 그 출하 전에 양품인지 불량품인지의 여부 및 제품의 신뢰성 정도를 판별하여 선별하고자 테스트 과정을 거치며, 이를 위해 통상의 테스트 핸들러(test handler)를 이용한다.In general, semiconductor devices that have been produced on a production line are later installed in various electronic products such as computers to perform core functions, so a testing process is conducted to determine whether the product is good or defective and the level of reliability of the product before shipment. , and for this purpose, a normal test handler is used.
테스트 핸들러는 반도체 소자의 입출력 단자를 검사 신호 발생 회로와 연결하여 정상적인 작동 및 단선 여부 등을 테스트하는 전기적 특성 테스트 및 반도체 소자의 전원 입력 단자 등의 몇몇 입출력 단자들을 검사 신호 발생 회로와 연결하여 정상 작동 조건보다 높은 온도, 전압 및 전류 등으로 스트레스를 인가하면서 반도체 소자의 수명 및 결함 발생 여부를 테스트하는 번인 테스트(burn-in test) 등을 실시한다.The test handler connects the input/output terminals of the semiconductor device to the inspection signal generation circuit to test electrical characteristics for normal operation and disconnection, and connects several input/output terminals, such as the power input terminal of the semiconductor device, to the inspection signal generation circuit to ensure normal operation. A burn-in test is performed to test the lifespan of semiconductor devices and whether defects occur while applying stress with temperatures, voltages, and currents that are higher than the conditions.
구체적으로, 상기 반도체 소자들을 테스트 트레이의 인서트들에 수납한 상태에서 테스터(tester)와 연결된 테스트 헤드(test head)에 구비된 복수개의 소켓(socket)과 접속시킨 상태에서 상기 소켓을 통해 검사용 입력 신호를 인가하고 그에 대해 반도체 소자로부터 출력되는 출력신호를 전달받아 테스트를 진행한다. 상기 테스트 결과에 따라 특정 반도체 소자를 불량으로 판정한다. Specifically, the semiconductor devices are stored in inserts of a test tray, connected to a plurality of sockets provided in a test head connected to a tester, and input for inspection through the sockets. A signal is applied and a test is performed by receiving an output signal from a semiconductor device. According to the test results, a specific semiconductor device is determined to be defective.
그러나, 상기 테스트 결과 특정 반도체 소자가 불량으로 판정되는 경우, 상기 반도체 소자의 불량일 수도 있지만, 상기 반도체 소자가 수납되는 인서트의 불량이거나 상기 반도체 소자와 접촉하는 소켓의 불량일 수도 있다. However, if a specific semiconductor device is determined to be defective as a result of the test, the semiconductor device may be defective, but it may also be a defect in the insert in which the semiconductor device is housed or a defect in the socket in contact with the semiconductor device.
따라서, 상기 테스트 전에 상기 반도체 소자에 대한 테스트 신뢰성을 높이기 위해 상기 인서트의 불량이나 소켓의 불량을 미리 확인할 필요가 있다. Therefore, before the test, it is necessary to check in advance for defects in the insert or socket in order to increase test reliability for the semiconductor device.
본 발명은 테스트 트레이에서 인서트들을 검사하고 불량 인서트를 오프할 수 있는 테스트 핸들러의 인서트 검사 방법을 제공한다. The present invention provides an insert inspection method of a test handler that can inspect inserts in a test tray and turn off defective inserts.
본 발명에 따른 테스트 핸들러의 인서트 검사 방법은 하나의 테스트 트레이의 인서트들에 정상 반도체 소자들을 수납하고 테스트 헤드의 소켓들과 접촉하여 테스트를 수행하는 단계와, 상기 테스트 결과 상기 테스트 트레이에서 불량으로 판정된 반도체 소자의 위치를 확인하는 단계와, 나머지 테스트 트레이에 대해서 상기 정상 반도체 소자들을 이용하여 테스트를 수행하는 단계 및 불량으로 판정된 반도체 소자의 위치를 확인하는 단계를 반복하는 단계와, 상기 불량으로 판정된 반도체 소자의 위치가 각 테스트 트레이마다 동일한지 확인하는 단계 및 상기 불량으로 판정된 반도체 소자의 위치가 각 테스트 트레이마다 다른 경우, 상기 각 테스트 트레이에서 상기 불량 반도체 소자가 수납된 인서트를 불량으로 판정하는 단계를 포함할 수 있다. The insert inspection method of the test handler according to the present invention includes the steps of storing normal semiconductor elements in the inserts of one test tray and performing a test by contacting the sockets of the test head, and determining the test tray to be defective as a result of the test. repeating the steps of confirming the location of the semiconductor device determined to be defective, performing a test using the normal semiconductor devices on the remaining test trays, and confirming the location of the semiconductor device determined to be defective; Checking whether the position of the determined semiconductor device is the same for each test tray; and if the position of the semiconductor device determined to be defective is different for each test tray, determining the insert containing the defective semiconductor device in each test tray as defective. It may include a decision step.
본 발명의 일 실시예들에 따르면, 상기 테스트 핸들러의 인서트 검사 방법은 상기 각 테스트 트레이에서 불량으로 판정된 인서트를 오프하는 단계 및 상기 각 테스트 트레이와 상기 소켓들을 접촉하여 테스트를 수행하는 경우, 상기 각 테스트 트레이에서 상기 불량으로 판정된 인서트와 접촉하는 소켓을 선택적으로 오프하는 단계를 더 포함할 수 있다. According to one embodiment of the present invention, the insert inspection method of the test handler includes the steps of turning off an insert determined to be defective in each test tray and performing a test by contacting each test tray and the socket, A step of selectively turning off a socket in contact with an insert determined to be defective in each test tray may be further included.
본 발명의 일 실시예들에 따르면, 상기 테스트 핸들러의 인서트 검사 방법은 상기 불량으로 판정된 반도체 소자의 위치가 상기 각 테스트 트레이마다 동일한 경우, 상기 각 테스트 트레이에서 상기 불량 반도체 소자가 수납된 인서트와 공통적으로 접촉하는 소켓을 불량으로 판정하는 단계를 더 포함할 수 있다. According to one embodiment of the present invention, the insert inspection method of the test handler includes, when the location of the semiconductor device determined to be defective is the same for each test tray, the insert containing the defective semiconductor device in each test tray A step of determining a commonly contacted socket as defective may be further included.
본 발명의 일 실시예들에 따르면, 상기 테스트 핸들러의 인서트 검사 방법은 상기 불량으로 판정된 소켓을 오프하는 단계 및 상기 불량으로 판정된 소켓과 접촉하는 각 테스트 트레이의 인서트를 각각 오프하는 단계를 더 포함할 수 있다. According to one embodiment of the present invention, the insert inspection method of the test handler further includes turning off the socket determined to be defective and turning off each insert of each test tray in contact with the socket determined to be defective. It can be included.
본 발명에 따른 상기 테스트 핸들러의 인서트 검사 방법은 정상 반도체 소자를 이용하여 테스트 트레이들에 테스트를 수행하고, 불량으로 판정된 반도체 소자의 위치가 각 테스트 트레이마다 동일한지 확인함으로써 각 테스트 트레이의 인서트 불량이나 상기 반도체 소자와 접촉하는 소켓의 불량을 확인할 수 있다. The insert inspection method of the test handler according to the present invention performs tests on test trays using normal semiconductor devices, and checks whether the positions of semiconductor devices determined to be defective are the same for each test tray, thereby detecting insert defects in each test tray. Alternatively, defects in the socket in contact with the semiconductor device can be confirmed.
상기 인서트 불량인 경우, 상기 각 테스트 트레이에서 불량으로 판정된 인서트를 오프하고, 상기 각 테스트 트레이에서 상기 불량으로 판정된 인서트와 접촉하는 소켓을 선택적으로 오프함으로써 테스터 핸들러를 이용한 반도체 소자의 테스트 효율을 향상시킬 수 있다. When the insert is defective, the insert determined to be defective is turned off in each test tray, and the socket in contact with the insert determined to be defective in each test tray is selectively turned off, thereby increasing the test efficiency of the semiconductor device using a tester handler. It can be improved.
상기 소켓 불량인 경우, 상기 불량으로 판정된 소켓을 오프하고, 상기 불량으로 판정된 소켓과 접촉하는 각 테스트 트레이의 인서트를 각각 오프함으로써 테스터 핸들러를 이용한 반도체 소자의 테스트 효율을 향상시킬 수 있다.When the socket is defective, the socket determined to be defective is turned off, and the inserts of each test tray in contact with the socket determined to be defective are turned off, thereby improving the testing efficiency of semiconductor devices using a tester handler.
도 1은 본 발명의 일 실시예에 따른 테스터 핸들러를 설명하기 위한 블록도이다.
도 2는 도 1에 도시된 테스터 핸들러를 이용한 테스트 핸들러의 인서트 검사 방법을 설명하기 위한 순서도이다. 1 is a block diagram for explaining a tester handler according to an embodiment of the present invention.
FIG. 2 is a flowchart illustrating a test handler insert inspection method using the test handler shown in FIG. 1.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 테스트 핸들러의 인서트 검사 방법에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. Hereinafter, a method for inspecting inserts of a test handler according to an embodiment of the present invention will be described in detail with reference to the attached drawings. Since the present invention can be subject to various changes and can have various forms, specific embodiments will be illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to a specific disclosed form, and should be understood to include all changes, equivalents, and substitutes included in the spirit and technical scope of the present invention. While describing each drawing, similar reference numerals are used for similar components. In the attached drawings, the dimensions of the structures are enlarged from the actual size for clarity of the present invention.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. Terms such as first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The above terms are used only for the purpose of distinguishing one component from another. For example, a first component may be named a second component, and similarly, the second component may also be named a first component without departing from the scope of the present invention.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in this application are only used to describe specific embodiments and are not intended to limit the invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this application, terms such as “comprise” or “have” are intended to designate the presence of features, numbers, steps, operations, components, parts, or combinations thereof described in the specification, but are not intended to indicate the presence of one or more other features. It should be understood that this does not exclude in advance the possibility of the existence or addition of elements, numbers, steps, operations, components, parts, or combinations thereof.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by a person of ordinary skill in the technical field to which the present invention pertains. Terms defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related technology, and unless explicitly defined in the present application, should not be interpreted in an ideal or excessively formal sense. No.
도 1은 본 발명의 일 실시예에 따른 테스터 핸들러를 설명하기 위한 블록도이다. 1 is a block diagram for explaining a tester handler according to an embodiment of the present invention.
도 1을 참조하면, 테스터 핸들러(1)에서 테스트 대상의 반도체 소자들이 수납된 커스터머 트레이가 로딩부(10)에 수납되도록 공급된 후, 로딩부(10)의 각 커스터머 트레이가 제1 트레이 트랜스퍼(20)에 의해 이송되어 로딩 버퍼부(30)로 공급된다.Referring to FIG. 1, after the customer tray containing the semiconductor devices to be tested is supplied from the
그러면, 로딩 버퍼부(30)에 위치된 커스터머 트레이 내의 반도체 소자들을 로딩 픽커 로봇(40)이 픽업 이송하여 교환 영역부(50)에서 미리 대기하고 있는 빈 상태의 테스트 트레이의 인서트들로 옮겨 담는다.Then, the
그 후, 모든 반도체 소자들이 수납된 테스트 트레이는 별도의 이송 수단(미도시)에 의해 후방에 위치된 챔버부(60)로 이송되어 챔버부(60)에서 테스트를 받게 된다.Afterwards, the test tray containing all the semiconductor devices is transferred to the
여기서, 챔버부(60)는 소정의 고온 또는 저온 환경을 조성하여 테스트 트레이를 순차적으로 이송시키면서 반도체 소자들을 해당 온도 조건 하에서 테스트하는 것으로, 통상 3개의 밀폐된 챔버들이 연접되게 배치되며, 이들은 순차적으로, 반도체 소자들을 고온 또는 저온으로 예열하는 예열 챔버(미도시)와, 예열 챔버를 통과한 반도체 소자들을 테스터(tester)와 연결된 테스트 헤드(test head)에 구비된 복수개의 소켓(socket)에 대해 접속시켜 고온 또는 저온 상태의 테스트를 실시하는 테스트 챔버(미도시)와, 테스트 챔버를 통해 테스트가 완료된 반도체 소자들을 냉각 또는 가열하여 성에를 제거하고 원래의 상온 상태로 환원시키는 디프로스팅 챔버(defrosting chamber)(미도시)로 이루어진다.Here, the
이어서, 챔버부(60)의 디프로스팅 챔버를 거친 테스트 트레이는 다시 교환 영역부(50)로 이송되어 위치되며, 교환 영역부(50)에 위치된 테스트 트레이의 인서트들에서 테스트 완료된 반도체 소자들을 언로딩 픽커 로봇(70)이 테스트 결과에 따라 픽업 이송하여 언로딩 버퍼부(80)에 위치하고 있는 빈 커스터머 트레이에 양품/불량품 또는 등급별로 분류하여 옮겨 담는다.Subsequently, the test tray that has passed through the defrosting chamber of the
그 후, 테스트 결과에 따라 분류된 반도체 소자들을 수납한 커스터머 트레이는 제2 트레이 트랜스퍼(90)에 의해 이송되어 언로딩부(100)에 수납된다.Afterwards, the customer tray containing the semiconductor devices classified according to the test results is transferred by the
도 2는 도 1에 도시된 테스터 핸들러를 이용한 테스트 핸들러의 인서트 검사 방법을 설명하기 위한 순서도이다. FIG. 2 is a flowchart illustrating a test handler insert inspection method using the test handler shown in FIG. 1.
도 2를 참조하면, 먼저 테스트 핸들러(1)를 이용하여 정상 반도체 소자들에 대한 테스트를 수행한다.(S110)Referring to FIG. 2, first, a test is performed on normal semiconductor devices using the test handler 1 (S110).
구체적으로, 별도의 테스트를 통해 정상으로 판정된 정상 반도체 소자들을 준비하고, 하나의 테스트 트레이의 인서트들에 상기 정상 반도체 소자들을 수납한다. 상기 정상 반도체 소자들이 수납된 테스트 트레이를 챔버부(60)로 이송한 후, 챔버부(60)에서 상기 정상 반도체 소자들과 테스트 헤드에 구비된 복수개의 소켓을 접속시킨다. 이 상태에서 상기 소켓을 통해 검사용 입력 신호를 인가하고 그에 대해 상기 정상 반도체 소자로부터 출력되는 출력신호를 전달받아 테스트를 진행한다. 이후, 상기 테스트 트레이는 다시 교환 영역부(50)로 이송되며, 교환 영역부(50)에 위치된 테스트 트레이의 인서트들에서 테스트 완료된 반도체 소자들을 언로딩 픽커 로봇(70)이 빈 커스터머 트레이에 옮겨 담는다.Specifically, normal semiconductor devices determined to be normal through a separate test are prepared, and the normal semiconductor devices are stored in inserts of one test tray. After the test tray containing the normal semiconductor elements is transferred to the
상기 테스트가 완료되면, 상기 테스트 결과 상기 테스트 트레이에서 불량으로 판정된 반도체 소자의 위치를 확인한다.(S120)When the test is completed, the location of the semiconductor device determined to be defective in the test tray is confirmed as a result of the test (S120).
구체적으로, 상기 테스트 결과에 따라 특정 반도체 소자가 불량으로 판정되면, 상기 테스트 트레이에서 불량으로 판정된 반도체 소자의 위치를 확인한다. 예를 들면, 각 테스트 트레이마다 아이디가 존재하고, 상기 불량으로 판정된 반도체 소자의 위치 정보를 상기 아이디와 매칭하여 별도의 저장부나 제어부에 저장될 수 있다. Specifically, if a specific semiconductor device is determined to be defective according to the test results, the location of the semiconductor device determined to be defective is confirmed on the test tray. For example, an ID exists for each test tray, and the location information of the semiconductor device determined to be defective may be matched with the ID and stored in a separate storage unit or control unit.
이후 나머지 테스트 트레이에 대해서 상기 정상 반도체 소자들을 이용하여 테스트를 수행하고, 각 테스트 트레이에서 불량으로 판정된 반도체 소자의 위치를 확인하는 것을 반복한다.(S130)Afterwards, tests are performed on the remaining test trays using the normal semiconductor devices, and the location of the semiconductor devices determined to be defective in each test tray is repeatedly checked (S130).
상기 반복은 나머지 모든 테스트 트레이에 대해 이루어지는 것이 바람직하지만, 나머지 테스트 트레이 중 일부의 테스트 트레이에 대해 이루어질 수도 있다. The repetition is preferably performed for all remaining test trays, but may also be performed for some of the remaining test trays.
상기 불량으로 판정된 반도체 소자의 위치가 각 테스트 트레이마다 동일한지 확인한다.(S140) Check whether the location of the semiconductor device determined to be defective is the same for each test tray (S140).
상기 각 테스트 트레이에서 불량으로 판정된 반도체 소자의 위치가 확인되면, 상기 불량으로 판정된 반도체 소자의 위치를 각 테스트 트레이 별로 비교한다. 예를 들면, 각 테스트 트레이의 아이디 및 상기 아이디와 매칭된 상기 불량으로 판정된 반도체 소자의 위치 정보를 이용하여 비교한다. When the location of the semiconductor device determined to be defective is confirmed in each test tray, the location of the semiconductor device determined to be defective is compared for each test tray. For example, comparison is made using the ID of each test tray and the location information of the semiconductor device determined to be defective that matches the ID.
상기 비교 결과, 상기 불량으로 판정된 반도체 소자의 위치가 일부 테스트 트레이에서만 동일한 위치에 있거나, 각 테스트 트레이마다 서로 다른 위치에 있는 경우, 상기 불량으로 판정된 반도체 소자의 위치가 각 테스트 트레이마다 동일하지 않은 것으로 판단한다. 즉, 상기 불량으로 판정된 반도체 소자의 위치가 각 테스트 트레이마다 다른 것으로 판단한다.As a result of the comparison, if the positions of the semiconductor devices determined to be defective are in the same position only in some test trays or are in different positions for each test tray, the positions of the semiconductor devices determined to be defective are not the same for each test tray. It is judged that it is not. That is, it is determined that the location of the semiconductor device determined to be defective is different for each test tray.
상기 불량으로 판정된 반도체 소자의 위치가 모든 테스트 트레이에서 동일한 위치에 있는 경우, 상기 불량으로 판정된 반도체 소자의 위치가 각 테스트 트레이마다 동일한 것으로 판단한다. If the location of the semiconductor device determined to be defective is at the same location in all test trays, it is determined that the location of the semiconductor device determined to be defective is the same for each test tray.
상기 불량으로 판정된 반도체 소자의 위치가 각 테스트 트레이마다 다른 경우, 상기 각 테스트 트레이에서 상기 불량 반도체 소자가 수납된 인서트를 불량으로 판정한다.(S150)If the location of the semiconductor device determined to be defective is different for each test tray, the insert containing the defective semiconductor device in each test tray is determined to be defective (S150).
상기 테스트 핸들러(1)에서 테스트를 수행할 때 정상 상태인 반도체 소자를 사용하므로, 상기 테스트 결과 불량으로 판정된 반도체 소자가 존재하는 경우 상기 반도체 소자의 불량이 아니라 상기 반도체 소자가 수납된 인서트의 불량이거나 상기 불량으로 판정된 반도체 소자와 접촉하는 소켓의 불량일 수 있다. Since the
상기 불량으로 판정된 반도체 소자와 접촉하는 소켓의 불량이라면, 상기 불량 소켓이 각 테스트 트레이에서 동일한 위치의 반도체 소자와 공통적으로 접촉한다. 그러므로, 상기 불량으로 판정된 반도체 소자의 위치가 모든 테스트 트레이에서 동일해야 하다. If the socket in contact with the semiconductor device determined to be defective is defective, the defective socket commonly contacts the semiconductor device at the same position in each test tray. Therefore, the location of the semiconductor device determined to be defective must be the same in all test trays.
그러나, 상기 불량으로 판정된 반도체 소자의 위치가 각 테스트 트레이마다 다르므로, 상기 테스트 결과 불량으로 판정된 반도체 소자가 존재하는 경우 상기 불량으로 판정된 반도체 소자와 접촉하는 소켓의 불량이 아니라 상기 반도체 소자가 수납된 인서트의 불량일 수 있다. However, since the location of the semiconductor device determined to be defective is different for each test tray, if there is a semiconductor device determined to be defective as a result of the test, it is not a defect in the socket in contact with the semiconductor device determined to be defective, but the semiconductor device. The inserted insert may be defective.
한편, 상기 불량으로 판정된 반도체 소자의 위치를 확인함으로써 상기 불량으로 판정된 반도체 소자가 수납된 인서트의 위치를 확인할 수 있다. 상기 테스트 트레이에서 상기 인서트들이 행렬 구조를 이루도록 배치되므로, 상기 불량으로 판정된 반도체 소자가 수납된 인서트의 위치를 용이하게 확인할 수 있다.Meanwhile, by confirming the location of the semiconductor device determined to be defective, the position of the insert in which the semiconductor device determined to be defective is housed can be confirmed. Since the inserts are arranged in a matrix structure in the test tray, the position of the insert containing the semiconductor device determined to be defective can be easily confirmed.
상기 불량 반도체 소자가 수납된 인서트를 불량으로 판정하면, 상기 각 테스트 트레이에서 불량으로 판정된 인서트를 오프한다.(S160) If the insert containing the defective semiconductor element is determined to be defective, the insert determined to be defective is turned off from each test tray (S160).
여기서, 특정 인서트를 오프한다는 의미는 해당 인서트로는 테스트 대상인 반도체 소자를 로딩하지 않는다는 것이다. 상기 인서트 오프는 상기 각 테스트 트레이별로 이루어진다. Here, turning off a specific insert means that the semiconductor device under test is not loaded into the insert. The insert off is performed for each test tray.
상기 각 테스트 트레이와 상기 소켓들을 접촉하여 테스트를 수행하는 경우, 상기 각 테스트 트레이에서 상기 불량으로 판정된 인서트와 접촉하는 소켓을 선택적으로 오프한다.(S170)When performing a test by contacting each test tray and the socket, the socket in each test tray that is in contact with the insert determined to be defective is selectively turned off (S170).
여기서, 특정 소켓을 오프한다는 의미는 해당 소켓으로 상기 반도체 소자의 검사를 위한 검사용 입력 신호를 인가하지도 않고 상기 반도체 소자로부터 출력되는 출력신호를 전달받지도 않는다는 것이다. Here, turning off a specific socket means that an inspection input signal for inspection of the semiconductor device is not applied to the corresponding socket, and no output signal from the semiconductor device is received.
각 테스트 트레이마다 오프되는 인서트의 위치가 다르므로, 상기 오프되는 소켓들의 위치는 각 테스트 트레이마다 달라질 수 있다. Since the position of the insert that is turned off is different for each test tray, the positions of the sockets that are turned off may vary for each test tray.
따라서, 상기 각 테스트 트레이에서 불량으로 판정된 인서트를 오프하고, 상기 각 테스트 트레이에서 상기 불량으로 판정된 인서트와 접촉하는 소켓을 선택적으로 오프함으로써 테스터 핸들러를 이용한 반도체 소자의 테스트 효율을 향상시킬 수 있다. Therefore, the test efficiency of semiconductor devices using a tester handler can be improved by turning off the inserts determined to be defective in each test tray and selectively turning off sockets in contact with the inserts determined to be defective in each test tray. .
한편, 상기 불량으로 판정된 반도체 소자의 위치가 상기 각 테스트 트레이마다 동일한 경우, 상기 각 테스트 트레이에서 상기 불량 반도체 소자가 수납된 인서트와 공통적으로 접촉하는 소켓을 불량으로 판정한다.(S180)Meanwhile, if the location of the semiconductor device determined to be defective is the same for each test tray, the socket in common contact with the insert containing the defective semiconductor device in each test tray is determined to be defective (S180).
상기 테스트 핸들러(1)에서 테스트를 수행할 때 정상 상태인 반도체 소자를 사용하므로, 상기 테스트 결과 불량으로 판정된 반도체 소자가 존재하는 경우 상기 반도체 소자의 불량일 가능성이 극히 낮다. Since the
또한, 상기 불량으로 판정된 반도체 소자가 수납된 인서트 불량이라면, 상기 불량으로 판정된 반도체 소자의 위치가 상기 각 테스트 트레이마다 동일하기 위해서는 모든 테스트 트레이에서 동일한 위치의 인서트가 불량이어야 한다. 그러나, 모든 테스트 트레이에서 동일한 위치의 인서트가 불량일 가능성도 극히 낮다. In addition, if the inserted semiconductor element determined to be defective is defective, in order for the position of the semiconductor element determined to be defective to be the same for each test tray, the insert at the same location must be defective in all test trays. However, it is extremely unlikely that inserts in the same location in all test trays are defective.
상기 불량으로 판정된 반도체 소자와 접촉하는 소켓의 불량이라면, 상기 불량 소켓이 각 테스트 트레이에서 동일한 위치의 반도체 소자와 공통적으로 접촉한다. 그러므로, 상기 불량으로 판정된 반도체 소자의 위치가 모든 테스트 트레이에서 동일하면 상기 불량 반도체 소자가 수납된 인서트와 공통적으로 접촉하는 소켓을 불량으로 판정할 수 있다. If the socket in contact with the semiconductor device determined to be defective is defective, the defective socket commonly contacts the semiconductor device at the same position in each test tray. Therefore, if the location of the semiconductor element determined to be defective is the same in all test trays, the socket that commonly contacts the insert in which the defective semiconductor element is housed can be determined to be defective.
상기 불량 반도체 소자가 수납된 인서트와 공통적으로 접촉하는 소켓을 불량으로 판정하면, 상기 불량으로 판정된 소켓을 오프한다.(S190) If the socket in common contact with the insert containing the defective semiconductor element is determined to be defective, the socket determined to be defective is turned off (S190).
상기 불량으로 판정된 소켓과 접촉하는 각 테스트 트레이의 인서트를 각각 오프한다.(S200)The insert of each test tray in contact with the socket determined to be defective is turned off (S200).
상기 불량으로 판정된 소켓이 오프되면, 상기 불량으로 판정된 소켓와 접촉하는 각 테스트 트레이의 인서트에 반도체 소자가 수납되더라도 상기 반도체 소자에 대한 테스트가 이루어지지 않는다. When the socket determined to be defective is turned off, the semiconductor device is not tested even if the semiconductor device is accommodated in the insert of each test tray in contact with the socket determined to be defective.
따라서, 상기 불량으로 판정된 소켓을 오프하고, 상기 불량으로 판정된 소켓와 접촉하는 각 테스트 트레이의 인서트를 각각 오프함으로써 테스터 핸들러를 이용한 반도체 소자의 테스트 효율을 향상시킬 수 있다.Accordingly, the efficiency of testing semiconductor devices using a tester handler can be improved by turning off the socket determined to be defective and turning off the inserts of each test tray in contact with the socket determined to be defective.
상술한 바와 같이, 본 발명에 따른 상기 테스트 핸들러의 인서트 검사 방법은 정상 반도체 소자를 이용하여 테스트 트레이의 인서트 불량이나 상기 반도체 소자와 접촉하는 소켓의 불량을 확인하고, 상기 인서트 및 소켓을 선택적으로 오프할 수 있다. 상기 불량인 인서트 및 소켓을 오프함으로써 테스터 핸들러를 이용한 반도체 소자의 테스트 효율을 향상시킬 수 있다.As described above, the insert inspection method of the test handler according to the present invention uses normal semiconductor elements to check for defective inserts in the test tray or defects in the socket in contact with the semiconductor element, and to selectively turn off the insert and socket. can do. By turning off the defective insert and socket, the testing efficiency of semiconductor devices using a tester handler can be improved.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the present invention has been described above with reference to preferred embodiments, those skilled in the art can make various modifications and changes to the present invention without departing from the spirit and scope of the present invention as set forth in the following patent claims. You will understand that it is possible.
1 : 테스트 핸들러 10 : 로딩부
20 : 제1 트레이 트랜스퍼 30 : 로딩 버퍼부
40 : 로딩 픽커 로봇 50 : 교환 영역부
60 : 챔버부 70 : 언로딩 픽커 로봇
80 : 언로딩 버퍼부 90 : 제2 트레이 트랜스퍼
100 : 언로딩부1: Test handler 10: Loading unit
20: first tray transfer 30: loading buffer unit
40: Loading picker robot 50: Exchange area unit
60: Chamber part 70: Unloading picker robot
80: Unloading buffer unit 90: Second tray transfer
100: unloading unit
Claims (5)
상기 테스트 결과 상기 테스트 트레이에서 불량으로 판정된 반도체 소자의 위치를 확인하는 단계;
나머지 테스트 트레이들에 대해서 상기 정상 반도체 소자들을 이용하여 테스트를 수행하는 단계 및 불량으로 판정된 반도체 소자의 위치를 확인하는 단계를 반복하는 단계;
상기 불량으로 판정된 반도체 소자의 위치가 각 테스트 트레이마다 동일한지 여부를 확인하는 단계; 및
상기 불량으로 판정된 반도체 소자의 위치가 각 테스트 트레이마다 다른 경우, 상기 각 테스트 트레이에서 상기 불량 반도체 소자가 수납된 인서트를 불량으로 판정하는 단계를 포함하는 것을 특징으로 하는 테스트 핸들러의 인서트 검사 방법. performing a test by storing normal semiconductor elements in inserts of one of a plurality of test trays and connecting them to sockets of a test head;
Confirming the location of a semiconductor device determined to be defective in the test tray as a result of the test;
Repeating the steps of performing a test using the normal semiconductor devices and confirming the location of the semiconductor devices determined to be defective for the remaining test trays;
checking whether the location of the semiconductor device determined to be defective is the same for each test tray; and
When the location of the semiconductor device determined to be defective is different for each test tray, determining the insert containing the defective semiconductor device in each test tray as defective.
상기 테스트 트레이들을 이용하여 반도체 소자들에 대한 테스트를 수행하는 경우, 상기 각 테스트 트레이에서 상기 불량으로 판정된 인서트와 접촉하는 소켓을 선택적으로 오프하는 단계를 더 포함하는 것을 특징으로 하는 테스트 핸들러의 인서트 검사 방법. The method of claim 1, further comprising: turning off an insert determined to be defective from each test tray; and
When performing a test on semiconductor devices using the test trays, the insert of the test handler further includes the step of selectively turning off a socket in each test tray that is in contact with an insert determined to be defective. method of inspection.
상기 테스트 트레이들을 이용하여 반도체 소자들에 대한 테스트를 수행하는 경우 상기 불량으로 판정된 소켓과 접촉하는 각 테스트 트레이의 인서트를 각각 오프하는 단계를 더 포함하는 것을 특징으로 하는 테스트 핸들러의 인서트 검사 방법.The method of claim 4, further comprising: turning off the socket determined to be defective; and
When performing a test on semiconductor devices using the test trays, the insert inspection method of the test handler further includes the step of turning off each insert of each test tray that is in contact with the socket determined to be defective.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160154935A KR102635806B1 (en) | 2016-11-21 | 2016-11-21 | Method for testing inserts of test handler |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160154935A KR102635806B1 (en) | 2016-11-21 | 2016-11-21 | Method for testing inserts of test handler |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180056954A KR20180056954A (en) | 2018-05-30 |
| KR102635806B1 true KR102635806B1 (en) | 2024-02-13 |
Family
ID=62299941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160154935A KR102635806B1 (en) | 2016-11-21 | 2016-11-21 | Method for testing inserts of test handler |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102635806B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101499851B1 (en) | 2013-05-02 | 2015-03-23 | (주)블루이엔지 | System for testing integrity of burn-in boards for various burn-in tests |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1082828A (en) * | 1996-06-04 | 1998-03-31 | Advantest Corp | Semiconductor device test equipment |
| KR100941672B1 (en) * | 2007-07-23 | 2010-02-12 | (주)테크윙 | Test handler and method of transferring devices in test handler |
| KR100914219B1 (en) * | 2007-09-19 | 2009-08-27 | 세크론 주식회사 | Test handler |
| KR100923242B1 (en) * | 2007-12-21 | 2009-10-27 | 세크론 주식회사 | Method for auto socket off of test handler |
| KR101308050B1 (en) * | 2008-04-01 | 2013-09-12 | (주)테크윙 | Loading method of apparatus in order to support testing an electric device |
-
2016
- 2016-11-21 KR KR1020160154935A patent/KR102635806B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101499851B1 (en) | 2013-05-02 | 2015-03-23 | (주)블루이엔지 | System for testing integrity of burn-in boards for various burn-in tests |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180056954A (en) | 2018-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7105977B2 (en) | Inspection system and failure analysis/prediction method for inspection system | |
| KR20120065790A (en) | Method and equipment for testing semiconductor apparatus simultaneously and continuously | |
| US20120245879A1 (en) | Programmable test chip, system and method for characterization of integrated circuit fabrication processes | |
| KR20150117732A (en) | Test handler, pushing device and test tray for testhandler, interface board for tester | |
| KR101499851B1 (en) | System for testing integrity of burn-in boards for various burn-in tests | |
| CN101872002B (en) | Probe detection device and method thereof | |
| KR102635806B1 (en) | Method for testing inserts of test handler | |
| KR20180001918A (en) | Method of inspecting insert assembly and test socket for inspecting semiconductor device | |
| US9013201B2 (en) | Method of testing an object and apparatus for performing the same | |
| US8103927B2 (en) | Field mounting-type test apparatus and method for testing memory component or module in actual PC environment | |
| KR102041182B1 (en) | Method for testing semiconductor package | |
| TWI763594B (en) | Semiconductor chip and burn-in test method thereof | |
| KR100950333B1 (en) | Supporting apparatus for testing electronic device and sorting method of tested electronic device | |
| US20110254579A1 (en) | Semiconductor test method and semiconductor test system | |
| US9418760B2 (en) | Integrated circuit and method for testing semiconductor devices using the same | |
| KR100190921B1 (en) | Monitoring burn-in tester | |
| KR102172747B1 (en) | Method of testing semiconductor devices | |
| JP2021043060A (en) | Test system and test method | |
| KR101007939B1 (en) | Method of heating a probe card and method of inspecting a semiconductor wafer | |
| US6978407B2 (en) | Method and architecture for detecting random and systematic transistor degradation for transistor reliability evaluation in high-density memory | |
| JP2010165819A (en) | Apparatus and method for testing semiconductor integrated circuits | |
| KR20050047928A (en) | Test board and method for performing burn-in test and actual mount test at the same time | |
| KR101388246B1 (en) | Semiconductor device test socket capable of testing wafer level package | |
| US6717870B2 (en) | Method for assessing the quality of a memory unit | |
| US8122309B2 (en) | Method and apparatus for processing failures during semiconductor device testing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |