KR102619319B1

KR102619319B1 - Light emitting display apparatus

Info

Publication number: KR102619319B1
Application number: KR1020180172020A
Authority: KR
Inventors: 김영인; 최현일
Original assignee: 엘지디스플레이 주식회사
Priority date: 2018-12-28
Filing date: 2018-12-28
Publication date: 2023-12-29
Also published as: KR20200081958A

Abstract

본 발명의 목적은, 발광 소자로부터 전류가 발생되는 시점을 교류전원의 제로 크로싱 점에 맞출 수 있는, 발광 표시장치를 제공하는 것이다.The purpose of the present invention is to provide a light emitting display device that can match the point in time at which current is generated from a light emitting element to the zero crossing point of an alternating current power supply.

Description

발광 표시장치{LIGHT EMITTING DISPLAY APPARATUS}Light emitting display device {LIGHT EMITTING DISPLAY APPARATUS}

본 발명은 소비전력을 감소시킬 수 있는 발광 표시장치에 관한 것이다. The present invention relates to a light emitting display device capable of reducing power consumption.

유기발광 다이오드와 같은 발광 소자를 이용하는 발광 표시장치는, 상기 발광 소자를 흐르는 전류의 양을 제어하여 영상을 출력하고 있다.A light emitting display device using a light emitting device such as an organic light emitting diode outputs an image by controlling the amount of current flowing through the light emitting device.

발광 표시장치는 외부의 전원장치로부터 교류전원을 제공받아 구동된다.A light emitting display device is driven by receiving AC power from an external power supply.

상기 표시장치의 제어부는 상기 표시장치에 구비되는 게이트 라인들로 게이트 신호들이 출력될 수 있도록 게이트 드라이버를 제어하며, 상기 표시장치에 구비되는 데이터 라인들로 데이터 전압들이 출력될 수 있도록 데이터 드라이버를 제어한다.The control unit of the display device controls the gate driver so that gate signals are output to gate lines provided in the display device, and controls the data driver to output data voltages to data lines provided in the display device. do.

이 경우, 각 픽셀에서는 상기 교류전원에 의해 인러쉬 전류(Inrush Current)가 발생할 수 있다. 인러쉬 전류는 순간적으로 정격전류보다 많은 전류가 흐르는 현상을 의미한다. In this case, an inrush current may be generated in each pixel by the AC power. Inrush current refers to a phenomenon where more current than the rated current flows momentarily.

예를 들어, 발광 소자에서 전류가 발생되는 시점에서 교류전원의 전압이 높으면, 상기 발광 소자에 과도한 인러쉬 전류가 발생될 수 있다. For example, if the voltage of the AC power is high at the time a current is generated in the light emitting device, excessive inrush current may be generated in the light emitting device.

이러한 인러쉬 전류에 의해 기 설정된 휘도와 다른 휘도의 광이 출력될 수 있으며, 소비전력이 증가될 수 있다.Due to this inrush current, light with a luminance different from the preset luminance may be output, and power consumption may increase.

상술한 문제점을 해결하기 위해 제안된 본 발명의 목적은, 발광 소자로부터 전류가 발생되는 시점을 교류전원의 제로 크로싱 점에 맞출 수 있는, 발광 표시장치를 제공하는 것이다.The purpose of the present invention proposed to solve the above-mentioned problems is to provide a light-emitting display device that can match the point at which current is generated from a light-emitting element to the zero crossing point of the AC power.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 발광 표시장치는, 발광 소자들 및 픽셀구동회로들을 포함하는 픽셀들이 구비되는 발광 표시패널, 상기 발광 표시패널에 구비되는 게이트 라인들로 게이트 온 신호들을 출력하는 게이트 드라이버, 상기 발광 표시패널에 구비되는 데이터 라인들로 데이터 전압들을 출력하는 데이터 드라이버 및 상기 게이트 드라이버와 상기 데이터 드라이버를 제어하는 제어부를 포함한다. 상기 게이트 라인들 중, 1프레임 기간이 시작된 후 제1 게이트 온 신호가 출력되는 제1 게이트 라인으로부터 분기된 게이트 신호 피드백 라인이 상기 제어부와 연결되어 있다. 상기 발광 소자들 중 어느 하나와 연결된 전류 피드백 라인이 상기 제어부와 연결되어 있다. A light-emitting display device according to the present invention for achieving the above-described technical problem includes a light-emitting display panel equipped with pixels including light-emitting elements and pixel driving circuits, and a gate-on signal generated by gate lines provided on the light-emitting display panel. It includes a gate driver that outputs data, a data driver that outputs data voltages to data lines provided on the light emitting display panel, and a control unit that controls the gate driver and the data driver. Among the gate lines, a gate signal feedback line branched from the first gate line through which the first gate on signal is output after the start of one frame period is connected to the control unit. A current feedback line connected to one of the light emitting elements is connected to the control unit.

본 발명에 의하면, 발광 소자로부터 전류가 발생되는 시점이 교류전원의 제로 크로싱 점에 맞춰질 수 있으며, 이에 따라 소비전력이 감소될 수 있다. According to the present invention, the point at which current is generated from the light emitting device can be aligned with the zero crossing point of the AC power, and thus power consumption can be reduced.

도 1은 본 발명에 따른 발광 표시장치의 구성을 나타낸 예시도.
도 2는 본 발명에 따른 발광 표시장치에 적용되는 픽셀의 구성을 나타낸 예시도.
도 3은 본 발명에 따른 발광 표시장치에 적용되는 더미 픽셀의 구성을 나타낸 예시도.
도 4는 본 발명에 따른 발광 표시장치에 적용되는 게이트 드라이버의 구성을 나타낸 예시도.
도 5는 본 발명에 따른 발광 표시장치에 적용되는 데이터 드라이버의 구성을 나타낸 예시도.
도 6은 본 발명에 따른 발광 표시장치에 적용되는 제어부의 구성을 나타낸 예시도.
도 7은 본 발명에 따른 발광 표시장치에 적용되는 교류전원의 파형 및 제로 크로싱 신호의 파형을 나타낸 예시도.
도 8은 본 발명에 따른 발광 표시장치에 적용되는 게이트 온 신호들을 나타낸 파형도.
도 9는 본 발명에 따른 발광 표시장치에 적용되는 제1 게이트 온 신호와 상기 제1 게이트 온 신호에 의해 발광 소자를 흐르는 전류의 딜레이 타임을 나타낸 예시도.
도 10은 도 9에 도시된 전류의 발생 시점이 교류전원의 제로 크로싱 점에 일치되는 방법을 나타낸 예시도.1 is an exemplary diagram showing the configuration of a light-emitting display device according to the present invention.
Figure 2 is an exemplary diagram showing the configuration of a pixel applied to a light-emitting display device according to the present invention.
Figure 3 is an exemplary diagram showing the configuration of a dummy pixel applied to a light-emitting display device according to the present invention.
Figure 4 is an exemplary diagram showing the configuration of a gate driver applied to a light emitting display device according to the present invention.
Figure 5 is an exemplary diagram showing the configuration of a data driver applied to the light emitting display device according to the present invention.
Figure 6 is an exemplary diagram showing the configuration of a control unit applied to the light emitting display device according to the present invention.
Figure 7 is an exemplary diagram showing the waveform of alternating current power and the waveform of a zero crossing signal applied to the light emitting display device according to the present invention.
Figure 8 is a waveform diagram showing gate on signals applied to the light emitting display device according to the present invention.
Figure 9 is an example diagram showing a first gate-on signal applied to a light-emitting display device according to the present invention and a delay time of a current flowing through a light-emitting device due to the first gate-on signal.
Figure 10 is an example diagram showing how the generation point of the current shown in Figure 9 matches the zero crossing point of the AC power.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. The advantages and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and will be implemented in various different forms. These embodiments only serve to ensure that the disclosure of the present invention is complete, and those skilled in the art It is provided to fully inform the person of the scope of the invention, and the present invention is only defined by the scope of the claims.

본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. In this specification, it should be noted that when adding reference numbers to components in each drawing, the same components are given the same number as much as possible even if they are shown in different drawings.

본 발명의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, sizes, ratios, angles, numbers, etc. disclosed in the drawings for explaining embodiments of the present invention are illustrative, and the present invention is not limited to the matters shown. Like reference numerals refer to like elements throughout the specification. Additionally, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. When 'includes', 'has', 'consists of', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the plural is included unless specifically stated otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.When interpreting a component, it is interpreted to include the margin of error even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of a positional relationship, for example, if the positional relationship of two parts is described as 'on top', 'on the top', 'on the bottom', 'next to', etc., 'immediately' Alternatively, there may be one or more other parts placed between the two parts, unless 'directly' is used.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, if a temporal relationship is described as 'after', 'successfully after', 'after', 'before', etc., 'immediately' or 'directly' Unless used, non-consecutive cases may also be included.

‘적어도 하나’의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, ‘제1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나’의 의미는 제1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.The term ‘at least one’ should be understood to include all possible combinations from one or more related items. For example, 'at least one of the first item, the second item and the third item' means each of the first item, the second item or the third item, as well as two of the first item, the second item and the third item. It means a combination of all items that can be presented from more than one.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are merely used to distinguish one component from another. Accordingly, the first component mentioned below may also be the second component within the technical spirit of the present invention.

본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present invention can be partially or fully combined or combined with each other, various technical interconnections and operations are possible, and each embodiment can be implemented independently of each other or together in a related relationship. It may be possible.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예가 상세히 설명된다. Hereinafter, embodiments of the present invention will be described in detail with reference to the attached drawings.

도 1은 본 발명에 따른 발광 표시장치의 구성을 나타낸 예시도이고, 도 2는 본 발명에 따른 발광 표시장치에 적용되는 픽셀의 구성을 나타낸 예시도이고, 도 3은 본 발명에 따른 발광 표시장치에 적용되는 더미 픽셀의 구성을 나타낸 예시도이고, 도 4는 본 발명에 따른 발광 표시장치에 적용되는 게이트 드라이버의 구성을 나타낸 예시도이고, 도 5는 본 발명에 따른 발광 표시장치에 적용되는 데이터 드라이버의 구성을 나타낸 예시도이며, 도 6은 본 발명에 따른 발광 표시장치에 적용되는 제어부의 구성을 나타낸 예시도이다.Figure 1 is an exemplary diagram showing the configuration of a light-emitting display device according to the present invention, Figure 2 is an exemplary diagram showing the configuration of a pixel applied to the light-emitting display device according to the present invention, and Figure 3 is an exemplary diagram showing the configuration of a light-emitting display device according to the present invention. is an exemplary diagram showing the configuration of a dummy pixel applied to, FIG. 4 is an exemplary diagram showing the configuration of a gate driver applied to a light-emitting display device according to the present invention, and FIG. 5 is a diagram showing data applied to a light-emitting display device according to the present invention. This is an exemplary diagram showing the configuration of a driver, and Figure 6 is an exemplary diagram showing the configuration of a control unit applied to the light emitting display device according to the present invention.

본 발명에 따른 발광 표시장치는, 도 1 및 도 2에 도시된 바와 같이, 발광 소자(ED)들 및 픽셀구동회로(PDC)들을 포함하는 픽셀(110)들이 구비되는 발광 표시패널(100), 상기 비표시영역(130)에 구비되며, 상기 발광 표시패널(100)에 구비되는 게이트 라인들(GL1 to GLg)로 게이트 온 신호(GP)들을 출력하는 게이트 드라이버(200), 상기 비표시영역(130)에 구비되며, 상기 발광 표시패널(100)에 구비되는 데이터 라인들(DL1 to DLd)로 데이터 전압(Vdata)들을 출력하는 데이터 드라이버(300), 상기 게이트 드라이버(200)와 상기 데이터 드라이버(300)를 제어하는 제어부(400) 및 상기 데이터 드라이버(300), 상기 게이트 드라이버(200)와 상기 제어부(400)에 필요한 전원을 공급하는 전원 공급부(500)를 포함한다. As shown in FIGS. 1 and 2, the light emitting display device according to the present invention includes a light emitting display panel 100 provided with pixels 110 including light emitting elements (EDs) and pixel driving circuits (PDCs), A gate driver 200 provided in the non-display area 130 and outputting gate on signals (GP) to gate lines (GL1 to GLg) provided in the light emitting display panel 100, the non-display area ( 130) and outputs data voltages (Vdata) to data lines (DL1 to DLd) provided on the light emitting display panel 100, the gate driver 200, and the data driver ( It includes a control unit 400 that controls the data driver 300, the gate driver 200, and a power supply unit 500 that supplies necessary power to the control unit 400.

이 경우, 상기 게이트 라인들(GL1 to GLg) 중, 1프레임 기간이 시작된 후 처음으로 발생된 게이트 온 신호(이하, 간단히 제1 게이트 온 신호(GP1)라 함)가 출력되는 제1 게이트 라인(GL1)으로부터 분기된 게이트 신호 피드백 라인(GFL)은 상기 제어부(400)와 연결되어 있으며, 상기 발광 소자(ED)들 중 어느 하나와 연결된 전류 피드백 라인(IFL)은 상기 제어부(400)와 연결되어 있다. In this case, among the gate lines (GL1 to GLg), the first gate line (hereinafter simply referred to as the first gate on signal (GP1)) is output, which is generated for the first time after the start of one frame period. The gate signal feedback line (GFL) branched from GL1) is connected to the control unit 400, and the current feedback line (IFL) connected to any one of the light emitting elements (ED) is connected to the control unit 400. there is.

1프레임 기간이란 상기 발광 표시패널(100)을 통해 하나의 영상이 출력되는 기간을 의미한다. 1프레임 기간에는, 게이트 온 신호가 상기 발광 표시패널(100)에 구비된 상기 게이트 라인들(GL1 to GLg)로 순차적으로 공급되며, 이에 따라, 상기 발광 표시패널(100)에서는 하나의 영상이 출력될 수 있다. One frame period refers to the period during which one image is output through the light emitting display panel 100. During one frame period, the gate on signal is sequentially supplied to the gate lines (GL1 to GLg) provided in the light emitting display panel 100, and accordingly, one image is output from the light emitting display panel 100. It can be.

이하에서는, 상기 구성요소들이 순차적으로 설명된다. Below, the above components are described sequentially.

첫째, 상기 발광 표시패널(100)은, 표시영역(120) 및 상기 표시영역(120)을 감싸고 있는 비표시영역(130)으로 구분될 수 있다.First, the light emitting display panel 100 can be divided into a display area 120 and a non-display area 130 surrounding the display area 120.

상기 발광 표시패널(100)에는, 도 2에 도시된 바와 같이, 상기 발광 소자(ED) 및 픽셀구동회로(PDC)를 포함하는 픽셀(110)들이 구비된다. 또한, 상기 발광 표시패널(100)에는 상기 픽셀(110)들이 형성되는 픽셀 영역을 정의하며 상기 픽셀구동회로(PDC)에 구동 신호들을 공급하는 신호 라인들이 형성되어 있다. As shown in FIG. 2, the light emitting display panel 100 is provided with pixels 110 including the light emitting element (ED) and a pixel driving circuit (PDC). Additionally, signal lines are formed in the light emitting display panel 100 to define a pixel area where the pixels 110 are formed and to supply driving signals to the pixel driving circuit (PDC).

상기 발광 표시패널(100)의 표시영역(120)은 상기 픽셀(110)들에 의해 영상이 출력되는 부분을 의미하며, 비표시영역(130)은 영상이 출력되지 않는 부분을 의미한다. 상기 비표시영역(130)은 상기 표시영역(120)의 외곽에 구비된다. The display area 120 of the light emitting display panel 100 refers to a portion where images are output by the pixels 110, and the non-display area 130 refers to a portion where images are not output. The non-display area 130 is provided outside the display area 120.

상기 발광 소자(ED)는, 제1 전극, 상기 제1 전극 상에 구비되는 발광층 및 상기 발광층 상에 구비되는 제2 전극을 포함한다. 상기 발광층은 상기 픽셀(110)에 설정된 색상과 대응되는 컬러의 광을 방출하기 위한, 청색 발광부, 녹색 발광부, 및 적색 발광부 중 어느 하나를 포함할 수 있다. 상기 발광층은 유기 발광층, 무기 발광층 및 양자점 발광층 중 어느 하나를 포함하거나, 상기 유기 발광층(또는 상기 무기 발광층)과 상기 양자점 발광층의 적층 또는 혼합 구조를 포함할 수 있다. The light-emitting device ED includes a first electrode, a light-emitting layer provided on the first electrode, and a second electrode provided on the light-emitting layer. The light-emitting layer may include any one of a blue light-emitting part, a green light-emitting part, and a red light-emitting part for emitting light of a color corresponding to the color set in the pixel 110. The light-emitting layer may include any one of an organic light-emitting layer, an inorganic light-emitting layer, and a quantum dot light-emitting layer, or may include a stacked or mixed structure of the organic light-emitting layer (or the inorganic light-emitting layer) and the quantum dot light-emitting layer.

상기 신호 라인들은 게이트 라인(GL), 센싱 펄스 라인(SPL), 데이터 라인(DL), 센싱 라인(SL), 제1 구동전원라인(PLA) 및 제2 구동전원라인(PLB)을 포함할 수 있다.The signal lines may include a gate line (GL), a sensing pulse line (SPL), a data line (DL), a sensing line (SL), a first driving power line (PLA), and a second driving power line (PLB). there is.

상기 게이트 라인(GL)들은 상기 발광 표시패널(100)의 제2방향, 예를 들어, 가로 방향을 따라 일정한 간격을 가지도록 나란하게 형성된다.The gate lines GL are formed side by side at regular intervals along the second direction of the light emitting display panel 100, for example, the horizontal direction.

상기 센싱 펄스 라인(SPL)들은 상기 게이트 라인(GL)들과 나란하도록 일정한 간격으로 형성될 수 있다. 상기 센싱 펄스 라인(SPL)들로는 센싱 펄스(SP)가 공급된다. The sensing pulse lines (SPL) may be formed at regular intervals and parallel to the gate lines (GL). Sensing pulses (SP) are supplied to the sensing pulse lines (SPL).

상기 데이터 라인(DL)들은, 상기 게이트 라인(GL)들 및 상기 센싱 펄스 라인(SPL)들과 교차하도록 상기 발광 표시패널(100)의 제1방향, 예를 들어 세로 방향을 따라 일정한 간격을 가지도록 나란하게 형성될 수 있다. 그러나, 상기 데이터 라인(DL)과 상기 게이트 라인(GL)의 배치 구조는 다양하게 변경될 수 있다. The data lines DL are spaced at regular intervals along the first direction, for example, the vertical direction, of the light emitting display panel 100 to intersect the gate lines GL and the sensing pulse lines SPL. They can be formed side by side. However, the arrangement structure of the data line DL and the gate line GL may be changed in various ways.

상기 센싱 라인(SL)은 상기 데이터 라인들(DL)과 나란하도록 일정한 간격으로 형성될 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 적어도 세 개의 상기 픽셀(110)들은 하나의 단위 픽셀을 형성하고 있다. 이 경우, 상기 단위 픽셀에는 하나의 상기 센싱 라인(SL)이 형성될 수 있다. The sensing line SL may be formed at regular intervals parallel to the data lines DL. However, the present invention is not limited to this. For example, at least three pixels 110 form one unit pixel. In this case, one sensing line SL may be formed in the unit pixel.

상기 제1 구동전원라인(PLA)은 상기 데이터 라인(DL) 및 상기 센싱 라인(SL)과 나란하도록 일정한 간격으로 형성될 수도 있다. 상기 제1 구동전원라인(PLA)은 상기 전원 공급부(500)에 연결되어 상기 전원 공급부(500)로부터 공급되는 제1 구동전원(EVDD)을 각 픽셀(110)에 공급한다.The first driving power line (PLA) may be formed at regular intervals parallel to the data line (DL) and the sensing line (SL). The first driving power line (PLA) is connected to the power supply unit 500 and supplies the first driving power (EVDD) supplied from the power supply unit 500 to each pixel 110.

상기 제2 구동전원라인(PLB)들은 상기 전원 공급부(500)로부터 공급되는 제2 구동전원(EVSS)을 각 픽셀(110)에 공급한다. The second driving power lines (PLB) supply the second driving power (EVSS) supplied from the power supply unit 500 to each pixel 110.

상기 픽셀구동회로(PDC)에는 상기 발광 소자(ED)에 흐르는 전류를 제어하는 구동 트랜지스터(Tdr), 상기 데이터 라인(DL)과 상기 구동 트랜지스터(Tdr)와 상기 게이트 라인(GL) 사이에 연결된 스위칭 트랜지스터(Tsw1) 및 커패시터(Cst)가 구비된다. 또한, 상기 픽셀(110)들 각각에 구비된 상기 픽셀구동회로(PDC)에는 외부보상 또는 내부보상을 위한 트랜지스터들이 더 구비될 수 있다. 예를 들어, 도 2에 도시된 상기 픽셀구동회로(PDC)에는 외부보상을 위해, 제2 스위칭 트랜지스터(Tsw2)가 더 구비되어 있다.The pixel driving circuit (PDC) includes a driving transistor (Tdr) that controls the current flowing through the light emitting device (ED), a switching device connected between the data line (DL) and the driving transistor (Tdr) and the gate line (GL). A transistor (Tsw1) and a capacitor (Cst) are provided. Additionally, the pixel driving circuit (PDC) provided in each of the pixels 110 may further include transistors for external compensation or internal compensation. For example, the pixel driving circuit (PDC) shown in FIG. 2 further includes a second switching transistor (Tsw2) for external compensation.

즉, 상기 픽셀구동회로(PDC)는 내부보상 또는 외부보상을 수행하기 위해, 도 2에 도시된 구조 이외에도, 다양한 구조로 변경될 수 있으며, 상기 픽셀구동회로(PDC)를 구동하는 방법 역시 다양하게 변경될 수 있다. That is, the pixel driving circuit (PDC) can be changed into various structures other than the structure shown in FIG. 2 in order to perform internal compensation or external compensation, and the method of driving the pixel driving circuit (PDC) can also be varied. can be changed.

상기 게이트 라인들(GL1 to GLg) 중, 1프레임 기간이 시작된 후 상기 제1 게이트 온 신호(GP1)가 출력되는 제1 게이트 라인(GL1)으로부터 분기된 상기 게이트 신호 피드백 라인(GFL)은, 상기 제어부(400)와 연결되어 있다.Among the gate lines (GL1 to GLg), the gate signal feedback line (GFL) branched from the first gate line (GL1) through which the first gate on signal (GP1) is output after the start of one frame period is the It is connected to the control unit 400.

상기 게이트 신호 피드백 라인(GFL)은, 도 1에 도시된 바와 같이, 상기 표시영역(120)의 제일 상단, 예를 들어, 상기 제어부(400)와 인접되어 있는 영역에 구비될 수 있다.As shown in FIG. 1, the gate signal feedback line (GFL) may be provided at the top of the display area 120, for example, in an area adjacent to the control unit 400.

상기 제어부(400)가 상기 발광 표시패널(100)의 하단에 구비되며, 상기 제1 게이트 온 신호(GP1)가 상기 발광 표시패널(100)의 하단에 구비된 게이트 라인부터 공급된다면, 상기 제1 게이트 라인(GL1)은 상기 발광 표시패널(100)의 하단에 구비될 수도 있다.If the control unit 400 is provided at the bottom of the light emitting display panel 100 and the first gate on signal GP1 is supplied from the gate line provided at the bottom of the light emitting display panel 100, the first gate on signal GP1 is provided at the bottom of the light emitting display panel 100. The gate line GL1 may be provided at the bottom of the light emitting display panel 100.

상기 발광 소자(ED)들 중 어느 하나와 연결된 전류 피드백 라인(IFL)은 상기 제어부(400)와 연결되어 있다.A current feedback line (IFL) connected to one of the light emitting elements (ED) is connected to the control unit 400.

상기 전류 피드백 라인(IFL)은, 도 1에 도시된 바와 같이, 상기 발광 표시패널(100)의 상단, 예를 들어, 상기 제어부(400)와 인접되어 있는 영역에 구비될 수 있으나, 상기 제어부(400)가 상기 발광 표시패널(100)의 하단에 구비되는 경우에는, 상기 발광 표시패널(100)의 하단에 구비될 수도 있다.As shown in FIG. 1, the current feedback line (IFL) may be provided at the top of the light emitting display panel 100, for example, in an area adjacent to the control unit 400, but may be provided in the area adjacent to the control unit 400. When 400) is provided at the bottom of the light-emitting display panel 100, it may also be provided at the bottom of the light-emitting display panel 100.

즉, 상기 게이트 신호 피드백 라인(GFL) 및 상기 전류 피드백 라인(IFL)은, 저항 및 신호지연 등의 문제를 방지하기 위해, 상기 제어부(400)와 인접된 영역에 구비될 수 있다. That is, the gate signal feedback line (GFL) and the current feedback line (IFL) may be provided in an area adjacent to the control unit 400 to prevent problems such as resistance and signal delay.

상기 게이트 신호 피드백 라인(GFL) 및 상기 전류 피드백 라인(IFL)은, 상기 비표시영역(130)에 구비된 더미 픽셀(DP)에 연결될 수 있다.The gate signal feedback line (GFL) and the current feedback line (IFL) may be connected to a dummy pixel (DP) provided in the non-display area 130.

예를 들어, 상기 더미 픽셀(DP)은 상기 비표시영역 중, 도 1에 도시된 바와 같이, 상기 제어부(400) 및 상기 게이트 드라이버(200)에 인접된 영역에 구비될 수 있다.For example, the dummy pixel DP may be provided in an area adjacent to the control unit 400 and the gate driver 200, as shown in FIG. 1, among the non-display areas.

상기 더미 픽셀(DP)에는 상기 제1 게이트 라인(GL1)으로부터 분기된 상기 게이트 신호 피드백 라인(GFL)이 연결될 수 있으며, 특히, 도 1에 도시된 바와 같이, 상기 게이트 신호 피드백 라인(GFL)으로부터 분기된 보조 게이트 라인(AGL)이 연결될 수 있다. The gate signal feedback line (GFL) branched from the first gate line (GL1) may be connected to the dummy pixel (DP). In particular, as shown in FIG. 1, the gate signal feedback line (GFL) may be connected to the dummy pixel (DP). A branched auxiliary gate line (AGL) may be connected.

상기 더미 픽셀(DP)은, 도 3에 도시된 바와 같이, 도 2에 도시된 상기 픽셀(110)과 동일한 구조를 가지고 있으며, 상기 더미 픽셀(DP)에 구비된 발광 소자(ED)에는 상기 전류 피드백 라인(IFL)이 연결되어 있다. 상기 전류 피드백 라인(IFL)은 상기 제어부(400)에 연결된다.As shown in FIG. 3, the dummy pixel (DP) has the same structure as the pixel 110 shown in FIG. 2, and the light emitting element (ED) provided in the dummy pixel (DP) emits the current. The feedback line (IFL) is connected. The current feedback line (IFL) is connected to the control unit 400.

즉, 상기 더미 픽셀(DP)의 전체적인 구조는 상기 픽셀(110)의 구조와 동일하며, 상기 더미 픽셀(DP)에서는, 상기 발광 소자(ED)에, 상기 제2 구동전원라인(PLB) 대신 상기 전류 피드백 라인(IFL)이 연결되어 있다.That is, the overall structure of the dummy pixel (DP) is the same as that of the pixel 110, and in the dummy pixel (DP), the light emitting device (ED) is connected to the light emitting device (ED) instead of the second driving power line (PLB). The current feedback line (IFL) is connected.

상기 제어부(400)에는 상기 전류 피드백 라인(IFL)으로 상기 제2 구동전원을 공급하기 위한 라인이 구비될 수 있다. The control unit 400 may be provided with a line for supplying the second driving power to the current feedback line (IFL).

즉, 상기 제어부(400)와 연결된 상기 전류 피드백 라인(IFL)이 상기 더미 픽셀(DP)에 연결되는 점을 제외하고는, 상기 더미 픽셀(DP)의 구조 및 기능은 상기 픽셀(110)과 동일하다.That is, the structure and function of the dummy pixel (DP) are the same as those of the pixel 110, except that the current feedback line (IFL) connected to the control unit 400 is connected to the dummy pixel (DP). do.

부연하여 설명하면, 상기 더미 픽셀(DP)은 상기 픽셀(110)과 동일한 기능을 수행할 수 있으며, 따라서, 상기 픽셀(110)의 발광 소자(ED)에 흐르는 전류(I)와 동일한 전류를 상기 제어부(400)로 전송할 수 있다. To elaborate, the dummy pixel (DP) may perform the same function as the pixel 110, and therefore may transmit a current (I) equal to the current (I) flowing through the light emitting device (ED) of the pixel 110. It can be transmitted to the control unit 400.

그러나, 상기 전류 피드백 라인(IFL)은 상기 표시영역(120)에 구비된 픽셀(110)들 중 어느 하나에 구비될 수 있으며, 예를 들어, 상기 표시영역(120) 중 상기 제어부(400) 및 상기 게이트 드라이버(200)에 인접된 영역에 구비될 수 있다.However, the current feedback line (IFL) may be provided in any one of the pixels 110 provided in the display area 120, for example, in the control unit 400 and the display area 120. It may be provided in an area adjacent to the gate driver 200.

상기 전류 피드백 라인(IFL)이 상기 표시영역(120)에 구비된 픽셀(110)들 중 어느 하나에 구비된 경우, 상기 픽셀(110)에는 상기 게이트 신호 피드백 라인(GFL)이 연결될 필요는 없다. 이 경우, 상기 게이트 신호 피드백 라인(GFL)은 상기 제1 게이트 라인(GL1)으로부터 분기되어 직접 상기 제어부(400)에 연결될 수 있다.When the current feedback line (IFL) is provided in one of the pixels 110 provided in the display area 120, the gate signal feedback line (GFL) does not need to be connected to the pixel 110. In this case, the gate signal feedback line (GFL) may branch from the first gate line (GL1) and be directly connected to the control unit 400.

따라서, 상기 표시영역(120)에 구비되며 상기 전류 피드백 라인(IFL)과 연결된 상기 픽셀(110)은, 도 3에 도시된 바와 같은 상기 더미 픽셀(DP)의 구조와 동일한 구조를 가질 수 있다.Accordingly, the pixel 110 provided in the display area 120 and connected to the current feedback line IFL may have the same structure as that of the dummy pixel DP as shown in FIG. 3.

상기 비표시영역(130)에는 상기 제어부(400)로부터 상기 게이트 드라이버(200)로 게이트 제어신호(GCS)들을 전송하기 위한 라인들이 구비될 수 있다. The non-display area 130 may be provided with lines for transmitting gate control signals (GCS) from the control unit 400 to the gate driver 200.

둘째, 상기 게이트 드라이버(200)는, 상기 제어부(400)로부터 전송되어온 게이트 제어신호(GCS)들을 이용하여, 상기 발광 표시패널(100)에 구비된 게이트 라인들(GL1 to GLg)로 게이트 온 신호(GP)를 공급한다. 상기 게이트 제어신호(GCS)들에는 게이트 클럭(GCLK)들, 게이트 스타트 신호(EVST) 등이 포함될 수 있다.Second, the gate driver 200 uses the gate control signals (GCS) transmitted from the control unit 400 to generate a gate on signal to the gate lines (GL1 to GLg) provided on the light emitting display panel 100. (GP) is supplied. The gate control signals (GCS) may include gate clocks (GCLK), gate start signals (EVST), etc.

여기서, 상기 게이트 온 신호(GP)는 상기 게이트 라인들(GL1 to GLg)에 연결되어 있는 상기 스위칭 트랜지스터(Tsw1)를 턴온시킬 수 있는 신호를 의미한다. 상기 스위칭 트랜지스터(Tsw1)를 턴오프시킬 수 있는 신호는 게이트 오프 신호라 한다. 상기 게이트 온 신호(GP)와 상기 게이트 오프 신호를 총칭하여 게이트 신호라 한다. Here, the gate on signal (GP) refers to a signal that can turn on the switching transistor (Tsw1) connected to the gate lines (GL1 to GLg). A signal that can turn off the switching transistor (Tsw1) is called a gate-off signal. The gate on signal (GP) and the gate off signal are collectively referred to as gate signals.

상기 게이트 드라이버(200)는 게이트 인 패널(Gate In Panel: GIP) 방식을 이용하여, 상기 발광 표시패널(100) 내에 직접 내장될 수 있다.The gate driver 200 may be directly built into the light emitting display panel 100 using a gate in panel (GIP) method.

그러나, 상기 게이트 드라이버(200)는, 상기 발광 표시패널(100)과 독립되게 형성되어, 테이프 캐리어 패키지(TCP), 칩온필름(COF) 또는 연성인쇄회로기판(FPCB) 등을 통해 상기 유기발광 표시패널(100)에 연결될 수 있다. However, the gate driver 200 is formed independently from the light-emitting display panel 100 and displays the organic light-emitting display through a tape carrier package (TCP), chip-on-film (COF), or flexible printed circuit board (FPCB). It may be connected to panel 100.

상기 게이트 드라이버(200)는 상기 표시패널(100)에 구비된 상기 게이트 라인들(GL1 to GLg)과 연결되어 있는 스테이지(210)들을 포함한다. The gate driver 200 includes stages 210 connected to the gate lines GL1 to GLg provided on the display panel 100.

상기 스테이지(210)들 각각은 자신과 연결되어 있는 게이트 라인(GL)으로, 상기 게이트 신호를 공급한다. Each of the stages 210 supplies the gate signal to the gate line GL connected to it.

즉, 상기 게이트 드라이버(200)는 상기 제어부(400)로부터 전송되어온 상기 게이트 제어신호(GCS)들을 이용하여, 순차적으로 상기 게이트 라인들(GL1 to GLg)로 상기 게이트 온 신호(GP)를 공급한다. That is, the gate driver 200 sequentially supplies the gate on signal (GP) to the gate lines (GL1 to GLg) using the gate control signals (GCS) transmitted from the control unit 400. .

상기 게이트 라인들로 상기 게이트 온 신호(GP)가 출력되는 순서는 다양하게 변경될 수 있다. The order in which the gate on signal (GP) is output to the gate lines can be changed in various ways.

상기 게이트 드라이버(200)는 상기 게이트 제어신호(GCS)에 포함되는 게이트 스타트 신호(GVST)에 의해 구동될 수 있다.The gate driver 200 may be driven by a gate start signal (GVST) included in the gate control signal (GCS).

예를 들어, 도 4에 도시된 스테이지(210)들 중 제1 스테이지(Stage 1)는 상기 제어부(400)로부터 전송되어온 상기 게이트 스타트 신호(EVST)에 의해 구동을 시작하여, 제1 게이트 온 신호(GP1)를 출력할 수 있다. 상기 제1 게이트 온 신호(GP1)는 상기에서 설명된 바와 같이, 1프레임 기간이 시작된 후, 상기 게이트 라인들로 첫 번째로 출력되는 신호이다. For example, the first stage (Stage 1) of the stages 210 shown in FIG. 4 starts driving by the gate start signal (EVST) transmitted from the control unit 400, and generates the first gate on signal. (GP1) can be output. As described above, the first gate on signal GP1 is the first signal output to the gate lines after one frame period begins.

상기 제1 게이트 온 신호(GP1)는 상기 게이트 신호 피드백 라인(GFL)을 통해 상기 제어부(400)로 전송된다. The first gate on signal GP1 is transmitted to the control unit 400 through the gate signal feedback line GFL.

또한, 상기 제1 게이트 온 신호(GP1)는 다음 단, 예를 들어, 제2 스테이지(Stage2)의 게이트 스타트 신호로 이용될 수 있으며, 또는 제m 스테이지의 게이트 스타트 신호로 이용될 수도 있다. Additionally, the first gate on signal GP1 may be used as a gate start signal of the next stage, for example, the second stage (Stage2), or may be used as a gate start signal of the mth stage.

여기서, m은 2보다 큰 자연수일 수도 있고, 1보다 작은 정수일 수도 있다.Here, m may be a natural number greater than 2 or an integer less than 1.

예를 들어, 상기 제1 스테이지(Stage 1)에서 출력된 상기 제1 게이트 온 신호(GP1)는 제3 스테이지, 제4 스테이지, 제5 스테이지 등에 공급되어 상기 스테이지들 중 어느 하나의 게이트 스타트 신호로 이용될 수 있다. For example, the first gate on signal (GP1) output from the first stage (Stage 1) is supplied to the third stage, fourth stage, fifth stage, etc. and acts as a gate start signal of any one of the stages. It can be used.

또한, 상기 어느 하나의 스테이지(210)에서 출력된 게이트 온 신호(GP)는 상기 스테이지(210) 보다 전단에 구비된 스테이지들 중 어느 하나로 공급되어, 상기 스테이지들 중 어느 하나의 게이트 스타트 신호로 이용될 수 있다. In addition, the gate on signal (GP) output from one of the stages 210 is supplied to one of the stages provided before the stage 210 and is used as a gate start signal for one of the stages. It can be.

즉, 어느 하나의 스테이지(210)에서 출력된 게이트 온 신호(GP)는 상기 어느 하나의 스테이지(210)의 전단 또는 후단에 구비된 스테이지들 중 적어도 하나로 입력되어, 게이트 스타트 신호로 이용될 수 있다. That is, the gate on signal GP output from one stage 210 may be input to at least one of the stages provided before or after the one stage 210 and used as a gate start signal. .

상기 스테이지(210)들 각각은 상기 제어부(400)로부터 전송된 상기 게이트 제어신호(GCS)에 포함되는 게이트 클럭(GCLK)들 중 적어도 하나를 이용하여 게이트 온 신호(GP)를 생성할 수 있다.Each of the stages 210 may generate a gate on signal GP using at least one of the gate clocks GCLK included in the gate control signal GCS transmitted from the control unit 400.

예를 들어, 상기 제어부(400)로부터 네 개의 게이트 클럭(GCLK)들이 공급될 때, 상기 스테이지(210)들 각각은 상기 네 개의 게이트 클럭(GCLK)들 중 두 개의 게이트 클럭들을 이용하여 게이트 온 신호(GP)를 생성할 수 있다.For example, when four gate clocks (GCLK) are supplied from the control unit 400, each of the stages 210 uses two of the four gate clocks (GCLK) to signal a gate on signal. (GP) can be created.

상기 게이트 드라이버(200)로 공급되는 상기 게이트 클럭(GCLK)들의 개수, 상기 스테이지(210)들로 공급되는 게이트 클럭(GCLK)들의 개수, 상기 게이트 클럭들의 레벨 등은, 상기 게이트 드라이버(200)의 구성 및 상기 스테이지(210)들의 구성에 따라, 다양하게 변경될 수 있다. The number of gate clocks (GCLK) supplied to the gate driver 200, the number of gate clocks (GCLK) supplied to the stages 210, the levels of the gate clocks, etc. are determined by the gate driver 200. Depending on the configuration and configuration of the stages 210, it may be changed in various ways.

셋째, 상기 전원 공급부(500)는 상기 게이트 드라이버(200), 상기 데이터 드라이버(300) 및 상기 제어부(400)로 전원을 공급한다. Third, the power supply unit 500 supplies power to the gate driver 200, the data driver 300, and the control unit 400.

특히, 상기 전원 공급부(500)는, 외부 시스템(900)으로부터 전송되는 교류전원(AC)을 이용하여, 상기 게이트 드라이버(200), 상기 데이터 드라이버(300) 및 상기 제어부(400)에서 필요한 직류전원(DC)을 생성한다. In particular, the power supply unit 500 uses alternating current power (AC) transmitted from the external system 900 to provide direct current power required by the gate driver 200, the data driver 300, and the control unit 400. Creates (DC).

상기 외부 시스템(900)은 본 발명에 따른 발광 표시장치를 포함하는 전자장치를 제어하는 시스템을 의미한다.The external system 900 refers to a system that controls an electronic device including a light-emitting display device according to the present invention.

상기 전자장치는, 예를 들어, 텔레비젼(TV), 모니터, 스마트폰 및 테블릿PC 등이 될 수 있다.The electronic device may be, for example, a television (TV), a monitor, a smartphone, and a tablet PC.

즉, 본 발명에 따른 발광 표시장치는 상기 전자장치에 포함되며, 상기 전자장치에서 영상들을 출력하는 기능을 수행한다. 상기 외부 시스템(900)은 상기 전자장치의 기능을 제어할 수 있으며, 상기 발광 표시장치의 기능을 제어할 수도 있다. That is, the light emitting display device according to the present invention is included in the electronic device and performs the function of outputting images from the electronic device. The external system 900 can control the functions of the electronic device and can also control the functions of the light-emitting display device.

넷째, 상기 데이터 드라이버(300)는 상기 제어부(400)로부터 전송된 영상 데이터(Data)들을 데이터 전압(Vdata)들로 변환시킨 후, 상기 데이터 전압들을 상기 데이터 라인들(DL1 to DLd)로 공급한다. Fourth, the data driver 300 converts the image data (Data) transmitted from the control unit 400 into data voltages (Vdata) and then supplies the data voltages to the data lines (DL1 to DLd). .

즉, 상기 데이터 드라이버(300)는 상기 제어부(400)로부터 입력된 상기 영상 데이터(Data)들을 상기 데이터 전압(Vdata)들로 변환하여, 상기 게이트 라인(GL)에 상기 스캔 온 신호(GP)가 공급되는 1수평기간마다 1수평라인분의 데이터 전압들을 상기 데이터 라인들(DL1 to DLd)에 공급한다. That is, the data driver 300 converts the image data (Data) input from the control unit 400 into the data voltage (Vdata), and transmits the scan on signal (GP) to the gate line (GL). For each horizontal period supplied, data voltages corresponding to one horizontal line are supplied to the data lines (DL1 to DLd).

상기 데이터 드라이버(300)는 감마전압 발생부로부터 공급되는 감마전압들을 이용하여, 상기 영상 데이터(Data)들을 상기 데이터 전압(Vdata)들로 변환시킨 후 상기 데이터 라인들(DL1 to DLd)로 출력시킨다.The data driver 300 converts the image data (Data) into the data voltage (Vdata) using the gamma voltages supplied from the gamma voltage generator and then outputs them to the data lines (DL1 to DLd). .

부연하여 설명하면, 상기 데이터 드라이버(300)는 상기 제어부(400)로부터 전송되는 소스 스타트 펄스(Source Start Pulse; SSP)를 소스 쉬프트 클럭(Source Shift Clock; SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 상기 데이터 드라이버(300)는 상기 소스 쉬프트 클럭(SSC)에 따라 입력되는 상기 영상 데이터(Data)들을 샘플링 신호에 따라 래치하고, 상기 감마전압들을 이용하여 상기 영상 데이터(Data)들을 상기 데이터 전압(Vdata)들로 변경한 후, 소스 출력 인에이블 신호(Source Output Enable Signal; SOE)에 응답하여 수평 라인 단위로 상기 데이터 전압(Vdata)들을 상기 데이터 라인들(DL1 to DLd)에 공급한다. To elaborate, the data driver 300 generates a sampling signal by shifting the source start pulse (SSP) transmitted from the control unit 400 according to the source shift clock (SSC). . And, the data driver 300 latches the image data (Data) input according to the source shift clock (SSC) according to a sampling signal, and uses the gamma voltages to convert the image data (Data) into the data voltage. After changing to (Vdata), the data voltages (Vdata) are supplied to the data lines (DL1 to DLd) in horizontal line units in response to a source output enable signal (SOE).

이를 위해, 상기 데이터 드라이버(300)는, 도 5에 도시된 바와 같이, 상기 소스 스타트 펄스(SSP)를 상기 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링 신호를 발생하는 쉬프트 레지스터(310), 상기 제어부(400)로부터 전송되는 상기 영상 데이터(Data)들을 상기 샘플링 신호에 따라 래치(latch)하는 래치부(320), 상기 제어부(400)로부터 전송되는 폴 신호(POL)에 따라 상기 감마전압들을 이용하여 상기 영상 데이터(Data)들을 상기 데이터 전압(Vdata)들로 변경하는 디지털 아날로그 변환부(330) 및 상기 제어부(400)로부터 전송된 소스 출력 인에이블 신호(Source Output Enable Signal; SOE)에 응답하여 수평 라인 단위로 상기 데이터 전압(Vdata)들을 상기 데이터 라인들(DL1 to DLd)에 공급하는 출력버퍼(340)를 포함할 수 있다. To this end, as shown in FIG. 5, the data driver 300 includes a shift register 310 that generates a sampling signal by shifting the source start pulse (SSP) according to the source shift clock (SSC), A latch unit 320 latches the image data transmitted from the control unit 400 according to the sampling signal, and uses the gamma voltages according to a poll signal (POL) transmitted from the control unit 400. In response to a source output enable signal (SOE) transmitted from the digital-to-analog converter 330 and the control unit 400, which changes the image data (Data) into the data voltage (Vdata) It may include an output buffer 340 that supplies the data voltages (Vdata) to the data lines (DL1 to DLd) on a horizontal line basis.

상기 소스 스타트 펄스(SSP), 상기 소스 쉬프트 클럭(SSC), 상기 폴 신호(POL) 및 상기 소스 출력 인에이블 신호(SOE)는 상기 제어부(400)로부터 전송되는 상기 데이터 제어신호(DCS)들에 포함된다. The source start pulse (SSP), the source shift clock (SSC), the poll signal (POL), and the source output enable signal (SOE) are connected to the data control signal (DCS) transmitted from the control unit 400. Included.

즉, 상기 데이터 드라이버(300)는, 상기 제어부(400)로부터 전송된 상기 데이터 제어신호(DCS)들에 따라, 상기 제어부(400)로부터 전송된 상기 영상 데이터(Data)들을 상기 데이터 전압(Vdata)들로 변환시킨 후, 상기 데이터 전압(Vdata)들을 상기 데이터 라인들(DL1 to DLd)로 출력시킨다. That is, the data driver 300 converts the image data (Data) transmitted from the control unit 400 to the data voltage (Vdata) according to the data control signals (DCS) transmitted from the control unit 400. After being converted to , the data voltages (Vdata) are output to the data lines (DL1 to DLd).

다섯째, 상기 제어부(400)는 외부 시스템(900)으로부터 입력되는 타이밍 동기 신호(TSS)를 이용하여, 상기 게이트 드라이버(200)의 구동을 제어하기 위한 게이트 제어신호(GCS)와 상기 데이터 드라이버(300)의 구동을 제어하기 위한 데이터 제어 신호(DCS)를 각각 생성한다. Fifth, the control unit 400 uses the timing synchronization signal (TSS) input from the external system 900 to generate a gate control signal (GCS) for controlling the operation of the gate driver 200 and the data driver 300. ) generates a data control signal (DCS) to control the operation of each.

또한, 상기 제어부(400)는 상기 외부 시스템으로부터 입력되는 입력 영상 데이터(ID)를 영상 데이터(Data)들로 변환하여, 상기 영상 데이터(Data)들을 상기 데이터 드라이버(300)로 전송한다.Additionally, the control unit 400 converts input image data (ID) input from the external system into image data (Data) and transmits the image data (Data) to the data driver 300.

상기한 바와 같은 기능을 수행하기 위해, 상기 제어부(400)는, 도 6에 도시된 바와 같이, 상기 외부 시스템(900)으로부터 전송되어온 상기 타이밍 동기신호(TSS)를 이용하여, 상기 외부 시스템(900)으로부터 전송되어온 상기 입력 영상 데이터(ID)들을 재정렬하여 재정렬된 영상 데이터(Data)들을 상기 데이터 드라이버(300)로 공급하기 위한 데이터 정렬부(430), 상기 타이밍 동기신호(TSS)를 이용하여 상기 게이트 제어신호(GCS)들과 상기 데이터 제어신호(DCS)들을 생성하기 위한 제어신호 생성부(420), 상기 외부 시스템(900)으로부터 전송되어온 상기 타이밍 동기신호(TSS)와 상기 입력 영상 데이터(ID)들을 상기 데이터 정렬부(430)와 상기 제어신호 생성부(420)로 분배하는 입력부(410), 및 상기 데이터 정렬부(430)에서 생성된 상기 영상 데이터(Data)들과 상기 제어신호 생성부(420)에서 생성된 상기 제어신호들(DCS, GCS)을 상기 데이터 드라이버(300) 또는 상기 게이트 드라이버(200)로 출력하기 위한 출력부(440)를 포함할 수 있다. In order to perform the above-described function, the control unit 400 uses the timing synchronization signal (TSS) transmitted from the external system 900, as shown in FIG. 6, to control the external system 900. ) A data sorting unit 430 for rearranging the input image data (ID) transmitted from ) and supplying the rearranged image data (Data) to the data driver 300, using the timing synchronization signal (TSS). A control signal generator 420 for generating gate control signals (GCS) and the data control signal (DCS), the timing synchronization signal (TSS) and the input image data (ID) transmitted from the external system 900. ) to the data sorting unit 430 and the control signal generating unit 420, and the image data generated in the data sorting unit 430 and the control signal generating part. It may include an output unit 440 for outputting the control signals (DCS, GCS) generated at 420 to the data driver 300 or the gate driver 200.

또한, 상기 제어부(400)는 상기 게이트 제어신호(GCS)들 및 상기 데이터 제어신호(DCS)들의 생성에 이용되는 다양한 정보들을 저장하는 저장부(450)를 더 포함할 수 있다. 그러나, 상기 저장부(450)는 상기 제어부(400)와 독립적으로 구성될 수 있다. Additionally, the control unit 400 may further include a storage unit 450 that stores various information used to generate the gate control signals (GCS) and the data control signals (DCS). However, the storage unit 450 may be configured independently from the control unit 400.

상기에서 설명된 바와 같이, 상기 게이트 제어신호(GCS)들에는 상기 게이트 스타트 신호(GVST) 및 상기 게이트 클럭(GCLK)들이 포함될 수 있으며, 상기 데이터 제어신호(DCS)들에는 상기 소스 스타트 펄스(SSP), 상기 소스 쉬프트 클럭(SSC), 상기 폴 신호(POL) 및 상기 소스 출력 인에이블 신호(SOE) 등이 포함될 수 있다. As described above, the gate control signals (GCS) may include the gate start signal (GVST) and the gate clock (GCLK), and the data control signals (DCS) may include the source start pulse (SSP). ), the source shift clock (SSC), the poll signal (POL), and the source output enable signal (SOE), etc. may be included.

도 7은 본 발명에 따른 발광 표시장치에 적용되는 교류전원의 파형 및 제로 크로싱 신호의 파형을 나타낸 예시도이다. 특히, 도 7의 (a)에 도시된 교류전원(AC)은 120Hz의 교류전압(예를 들어, AC 220V)이 될 수 있다. Figure 7 is an exemplary diagram showing the waveform of AC power and the waveform of the zero crossing signal applied to the light emitting display device according to the present invention. In particular, the AC power (AC) shown in (a) of FIG. 7 may be an AC voltage of 120Hz (for example, AC 220V).

상기 전원 공급부(500)는, 도 7에 도시된 바와 같은 교류전원(AC)을 상기 외부 시스템(900)으로부터 공급받아, 상기 제어부(400), 상기 게이트 드라이버(200) 및 상기 데이터 드라이버(300)에서 필요한 직류전원(DC)을 생성할 수 있으며, 상기 직류전원(DC) 이외에도, 상기 발광 표시장치에 필요한 각종 전원들을 생성할 수 있다. The power supply unit 500 receives alternating current power (AC) as shown in FIG. 7 from the external system 900, and operates the control unit 400, the gate driver 200, and the data driver 300. It is possible to generate the necessary direct current power (DC), and in addition to the direct current power (DC), various power supplies necessary for the light emitting display device can be generated.

즉, 상기 게이트 드라이버(200) 및 상기 데이터 드라이버(300)에서 이용되는 각종 제어신호들을 구성하는 펄스들은, 상기 교류전원(AC)을 이용하여 형성된다.That is, pulses constituting various control signals used in the gate driver 200 and the data driver 300 are formed using the alternating current power (AC).

상기 발광 소자(ED)로 전류(I)가 흘러 상기 발광 소자(ED)가 광을 출력한다. 이 경우, 상기 전류(I)가 흐르는 시점, 즉, 상기 전류(I)가 발생되는 시점이 상기 교류전원의 전압이 최고인 시점과 일치되면, 상기 발광 소자(ED)에 인러쉬 전류(Inrush Current)가 발생될 수 있다. 상기 인러쉬 전류는 상기 교류전원의 전압이 최고인 시점 이외에도 다양한 시점에서 발생될 수 있다.Current (I) flows to the light emitting device (ED) and the light emitting device (ED) outputs light. In this case, when the time when the current (I) flows, that is, when the current (I) is generated, coincides with the time when the voltage of the AC power is highest, an inrush current is generated in the light emitting device (ED). may occur. The inrush current may be generated at various times other than when the voltage of the AC power is highest.

본 발명의 발명자는, 상기 발광 표시장치의 1프레임 기간에서, 상기 발광 소자(ED)가 처음으로 발광하는 타이밍, 즉, 상기 발광 소자(ED)에서 처음으로 전류(I)가 발생되는 시점이, 상기 교류전원의 제로 크로싱 점(Zero Crossing Point: ZCP)에 대응될 때, 인러쉬 전류가 최소로 발생되는 점을 확인하였다.The inventor of the present invention believes that, in one frame period of the light emitting display device, the timing at which the light emitting element ED first emits light, that is, the timing at which the current I is first generated from the light emitting element ED is, It was confirmed that the minimum inrush current was generated when corresponding to the zero crossing point (ZCP) of the AC power.

일반적으로, 상기 제로 크로싱 점(ZCP)은, 어떤 파형이 제로(Zero) 점을 가로지르는 지점을 의미한다. 예를 들어, 도 7의 (a)에 도시된 교류전원(AC)에서, 상기 제로 크로싱 점(ZCP)은 세 곳이 될 수 있다. Generally, the zero crossing point (ZCP) refers to the point where a waveform crosses the zero point. For example, in the alternating current power (AC) shown in (a) of FIG. 7, there may be three zero crossing points (ZCP).

즉, 본 발명에 따른 실시예는 1프레임 기간이 시작된 후 처음으로 상기 발광 소자(ED)로 전류(I)가 흐르는 타이밍이, 상기 교류전원(AC)의 상기 제로 크로싱 점(ZCP)과 일치되도록 함으로써, 상기 발광 표시장치에서 인러쉬 전류가 감소되도록 할 수 있다. That is, in the embodiment according to the present invention, the timing of the current (I) flowing through the light emitting element (ED) for the first time after the start of one frame period is consistent with the zero crossing point (ZCP) of the alternating current power (AC). By doing so, inrush current can be reduced in the light emitting display device.

따라서, 본 발명은 1프레임 기간이 시작된 후 처음으로 상기 발광 소자(ED)로 전류(I)가 흐르는 타이밍, 즉, 상기 발광 소자(ED)에서 전류(I)가 발생되는 시점이, 상기 교류전원(AC)의 상기 제로 크로싱 점(ZCP)에 일치되도록 하는 것을 특징으로 한다. Therefore, in the present invention, the timing at which the current (I) flows to the light-emitting device (ED) for the first time after the start of one frame period, that is, the time when the current (I) is generated from the light-emitting device (ED), is the AC power supply. It is characterized by matching the zero crossing point (ZCP) of (AC).

여기서, 상기 교류전원(AC)의 상기 제로 크로싱 점(ZCP)을 나타내는 도 7의 (b)에 도시된 바와 같은 제로 크로싱 신호(ZCS)는 상기 외부 시스템(900)에서 생성되어 상기 제어부(400)로 전송될 수도 있으며, 상기 제어부(400)에서 생성될 수도 있다. Here, the zero crossing signal (ZCS) as shown in (b) of FIG. 7, which indicates the zero crossing point (ZCP) of the alternating current power (AC), is generated by the external system 900 and sent to the control unit 400. It may be transmitted to or may be generated in the control unit 400.

이하에서는, 우선, 상기 제로 크로싱 신호(ZCS)가 상기 외부 시스템(900)에서 생성되어 상기 제어부(400)로 전송될 때, 본 발명에 따른 발광 표시장치의 구동 방법이 설명된다.Below, first, a method of driving a light emitting display device according to the present invention when the zero crossing signal (ZCS) is generated in the external system 900 and transmitted to the control unit 400 will be described.

도 8은 본 발명에 따른 발광 표시장치에 적용되는 게이트 온 신호들을 나타낸 파형도이고, 도 9는 본 발명에 따른 발광 표시장치에 적용되는 제1 게이트 온 신호(GP1)와 상기 제1 게이트 온 신호에 의해 발광 소자를 흐르는 전류(I)의 딜레이 타임을 나타낸 예시도이며, 도 10은 도 9에 도시된 전류(I)의 발생 시점이 교류전원의 제로 크로싱 점에 일치되는 방법을 나타낸 예시도이다.FIG. 8 is a waveform diagram showing gate-on signals applied to the light-emitting display device according to the present invention, and FIG. 9 shows the first gate-on signal GP1 and the first gate-on signal applied to the light-emitting display device according to the present invention. This is an example diagram showing the delay time of the current (I) flowing through the light emitting device, and FIG. 10 is an example diagram showing how the generation time of the current (I) shown in FIG. 9 matches the zero crossing point of the AC power. .

상기에서 설명된 바와 같이, 상기 게이트 라인들(GL1 to GLg) 중, 1프레임 기간이 시작된 후 상기 제1 게이트 온 신호(GP1)가 출력되는 제1 게이트 라인(GL1)으로부터 분기된 게이트 신호 피드백 라인(GFL)은 상기 제어부(400)와 연결되어 있으며, 상기 발광 소자(ED)들 중 어느 하나와 연결된 전류 피드백 라인(IFL)은 상기 제어부(400)와 연결되어 있다. As described above, among the gate lines (GL1 to GLg), a gate signal feedback line branched from the first gate line (GL1) through which the first gate on signal (GP1) is output after one frame period begins. (GFL) is connected to the control unit 400, and a current feedback line (IFL) connected to any one of the light emitting elements (ED) is connected to the control unit 400.

상기 게이트 신호 피드백 라인(GFL) 및 상기 전류 피드백 라인(IFL)은, 상기 비표시영역(130)에 구비된 더미 픽셀(DP)에 연결될 수 있다. 또한, 상기 게이트 신호 피드백 라인(GFL)은 상기 제1 게이트 라인(GL1)에 연결되고, 상기 전류 피드백 라인(IFL)은 상기 표시영역(120)에 구비된 픽셀(110)들 중 적어도 어느 하나에 연결될 수 있다. The gate signal feedback line (GFL) and the current feedback line (IFL) may be connected to a dummy pixel (DP) provided in the non-display area 130. Additionally, the gate signal feedback line (GFL) is connected to the first gate line (GL1), and the current feedback line (IFL) is connected to at least one of the pixels 110 provided in the display area 120. can be connected

상기 발광 표시장치에 필요한 교류전원(AC)은 상기 외부 시스템(900)에서 전송되며, 도 7을 참조하여 설명된 상기 제로 크로싱 신호(ZCS) 역시 상기 외부 시스템(900)에서 전송될 수 있다. The alternating current power (AC) required for the light emitting display device may be transmitted from the external system 900, and the zero crossing signal (ZCS) described with reference to FIG. 7 may also be transmitted from the external system 900.

이 경우, 상기 제로 크로싱 신호(ZCS)는, 본 발명의 출원인에 의해 출원되어 공개된 공개공보(공개번호 10-2016-0053269)에 게시된 방법을 기반으로 하여 상기 외부 시스템(900)에서 생성된 후, 상기 제어부(400)로 전송될 수 있으며, 이 외에도 상기 제로 크로싱 신호(ZCS)를 생성하기 위해 현재 이용되고 있는 다양한 방법들을 통해 생성될 수 있다. In this case, the zero crossing signal (ZCS) is generated by the external system 900 based on the method published in the published publication filed by the applicant of the present invention (Publication No. 10-2016-0053269). Afterwards, it can be transmitted to the control unit 400, and in addition, it can be generated through various methods currently used to generate the zero crossing signal (ZCS).

예를 들어, 상기 외부 시스템(900)은 외부전원장치를 포함할 수 있고, 상기 외부전원장치는 전원소스, 동기화부 및 제로 크로스 감지부를 포함할 수 있다.For example, the external system 900 may include an external power device, and the external power device may include a power source, a synchronization unit, and a zero cross detection unit.

상기 전원소스는 상기 발광 표시패널(100)을 구동하는 교류전원(AC)을 생성한다. 예를 들어, 상기 전원소스는 60Hz, 120Hz, 240Hz 등의 주파수를 갖는 220V의 교류전원을 생성할 수 있다.The power source generates alternating current (AC) power that drives the light emitting display panel 100. For example, the power source can generate 220V AC power with frequencies such as 60Hz, 120Hz, and 240Hz.

상기 동기화부는 상기 전원소스로부터 제공된 교류전원(AC)을 정류하여 반파정류를 생성하며, 상기 반파정류를 상기 제로 크로스 감지부로 전달한다.The synchronization unit rectifies the alternating current power (AC) provided from the power source to generate half-wave rectification, and transmits the half-wave rectification to the zero cross detection unit.

상기 제로 크로스 감지부는, 상기 동기화부에서 전송된 상기 반파정류에서 전압이 제로가 되는 제로 크로싱 점(ZCP)들을 감지하여 상기 제로 크로싱 신호(ZCS)를 생성할 수 있다.The zero crossing detection unit may detect zero crossing points (ZCP) where the voltage becomes zero in the half-wave rectification transmitted from the synchronization unit and generate the zero crossing signal (ZCS).

상기 제로 크로스 감지부에서 생성된, 도 7의 (b)에 도시된 바와 같은 상기 제로 크로싱 신호(ZCS)는 상기 제어부(400)로 전송된다.The zero crossing signal (ZCS) generated by the zero crossing detection unit, as shown in (b) of FIG. 7, is transmitted to the control unit 400.

상기 제어부(400)는, 상기 게이트 신호 피드백 라인(GFL)을 통해 수신된 상기 제1 게이트 온 신호(GP1)의 시점(A)과, 상기 제1 게이트 온 신호(GP1)에 의해 발생되어 상기 전류 피드백 라인(IFL)을 통해 수신된 전류(I)의 발생 시점(B) 간의 지연시간(DT)을 분석하며, 상기 분석 정보를 이용하여, 상기 게이트 드라이버(200)로 전송될 게이트 제어신호(GCS)들과, 상기 데이터 드라이버(300)로 전송될 데이터 제어신호(DCS)들을 생성한다. The control unit 400 operates at a point in time (A) of the first gate on signal (GP1) received through the gate signal feedback line (GFL) and the current generated by the first gate on signal (GP1). The delay time (DT) between the generation point (B) of the current (I) received through the feedback line (IFL) is analyzed, and the analysis information is used to generate a gate control signal (GCS) to be transmitted to the gate driver 200. ) and generate data control signals (DCS) to be transmitted to the data driver 300.

특히, 상기 제어부(400)는, 상기 분석 정보를 이용하여, 상기 전류(I)의 발생 시점(B)이, 도 9에 도시된 바와 같이, 상기 외부 시스템(900)으로부터 전송된 교류전원(AC)의 제로 크로싱 점(ZCP)에 일치되도록 상기 게이트 드라이버(200)로 전송될 게이트 제어신호(GCS)들과, 상기 데이터 드라이버(300)로 전송될 데이터 제어신호(DCS)들을 생성한다. In particular, the control unit 400 uses the analysis information to determine the generation point (B) of the current (I) based on the AC power (AC) transmitted from the external system 900, as shown in FIG. 9. ) and generate gate control signals (GCS) to be transmitted to the gate driver 200 and data control signals (DCS) to be transmitted to the data driver 300 to match the zero crossing point (ZCP) of ).

예를 들어, 우선, 상기 제어부(400)는, 상기 외부 시스템(900)으로부터 장치 턴온 신호가 수신되면, 도 8에 도시된 바와 같이, 상기 제1 게이트 온 신호(GP1)의 시점(A)이 상기 외부 시스템(900)으로부터 전송된 교류전원(AC)의 제로 크로싱 점(ZCP)과 일치되도록, 상기 게이트 드라이버로 전송될 게이트 제어신호(GCS)들과, 상기 데이터 드라이버(300)로 전송될 데이터 제어신호(DCS)들을 생성한다. For example, first, when the control unit 400 receives a device turn-on signal from the external system 900, as shown in FIG. 8, the time point A of the first gate on signal GP1 is Gate control signals (GCS) to be transmitted to the gate driver and data to be transmitted to the data driver 300 to match the zero crossing point (ZCP) of the alternating current power (AC) transmitted from the external system 900. Generates control signals (DCS).

여기서, 상기 장치 턴온 신호는, 상기 전자장치의 구동을 알리는 신호이다. 예를 들어, 사용자가 상기 전자장치의 파워 스위치를 턴온시키면, 상기 외부 시스템(900)은 상기 장치 턴온 신호를 상기 제어부(400)로 전송할 수 있다. Here, the device turn-on signal is a signal notifying the operation of the electronic device. For example, when the user turns on the power switch of the electronic device, the external system 900 may transmit the device turn-on signal to the control unit 400.

이 경우, 상기 제어부(400)는 상기 외부 시스템(900)으로부터 전송된 상기 제로 크로싱 신호(ZCS)의 시점이 상기 제1 게이트 온 신호(GP1)의 시점(A)과 일치되도록 상기 게이트 제어신호(GCS)들과 상기 데이터 제어신호(DCS)들을 생성한다. In this case, the control unit 400 controls the gate control signal ( GCS) and the data control signal (DCS) are generated.

상기에서 도 7을 참조하여 설명된 바와 같이, 상기 제로 크로싱 신호(ZCS)의 라이징 시점이 상기 교류전원(AC)의 제로 크로싱 점(ZCP)과 일치되어 있기 때문에, 상기 제어부(400)는 상기 제로 크로싱 신호(ZCS)를 이용할 수 있다. As explained above with reference to FIG. 7, since the rising point of the zero crossing signal (ZCS) coincides with the zero crossing point (ZCP) of the alternating current power (AC), the control unit 400 A crossing signal (ZCS) can be used.

상기 제어부(400)에서 상기 과정을 통해 생성되는 상기 게이트 제어신호(GCS)들에는, 상기 게이트 드라이버(200)를 1프레임 기간마다 구동시키는 게이트 스타트 신호(GVST) 및 상기 게이트 드라이버(200)로 전송되는 게이트 클럭(GCLK)들이 포함될 수 있다. The gate control signals (GCS) generated through the above process in the control unit 400 include a gate start signal (GVST) that drives the gate driver 200 every one frame period and is transmitted to the gate driver 200. Gate clocks (GCLK) may be included.

예를 들어, 상기 게이트 스타트 신호(GVST)가 상기 게이트 드라이버(200)의 상기 제1 스테이지(Stage 1)로 입력되는 타이밍, 상기 게이트 클럭들이 상기 제1 스테이지(Stage 1)로 입력되는 타이밍, 상기 게이트 클럭들 간의 간격, 상기 게이트 클럭들의 폭 등을 조정하는 것에 의해, 상기 제1 게이트 온 신호(GP1)의 시점(A)은 상기 교류전원(A)의 제로 크로싱 점(ZCP)과 일치될 수 있다. For example, the timing at which the gate start signal (GVST) is input to the first stage (Stage 1) of the gate driver 200, the timing at which the gate clocks are input to the first stage (Stage 1), By adjusting the interval between gate clocks, the width of the gate clocks, etc., the starting point (A) of the first gate on signal (GP1) can be matched with the zero crossing point (ZCP) of the AC power (A). there is.

이 경우, 상기 제어부(400)는 상기 게이트 제어신호(GCS)들과 함께 상기 데이터 제어신호(DCS)들을 생성하여 상기 데이터 드라이버(300)로 전송한다. In this case, the control unit 400 generates the data control signals (DCS) together with the gate control signals (GCS) and transmits them to the data driver 300.

예를 들어, 상기 제1 게이트 온 신호(GP1)가 출력되는 타이밍에 따라, 상기 데이터 전압(Vdata)들이 상기 데이터 라인들(DL1 to DLd)로 출력되는 타이밍이 변화될 수 있으므로, 상기 제어부(400)는 상기 게이트 제어신호(GCS)을 기반으로 하여 상기 데이터 제어신호(DCS)들을 생성할 수 있다. For example, depending on the timing at which the first gate on signal GP1 is output, the timing at which the data voltages Vdata are output to the data lines DL1 to DLd may change, so the control unit 400 ) can generate the data control signals (DCS) based on the gate control signal (GCS).

상기 설명 중, 상기 지연시간(DT)은 상기 제1 게이트 온 신호(GP1)가 상기 스위칭 트랜지스터(Tsw1)에 공급되는 타이밍과, 상기 구동 트랜지스터(Tdr)가 턴온되는 타이밍이 다르기 때문에 발생될 수도 있으나, 상기 픽셀구동회로(PDC) 및 상기 발광 표시패널(100)에 구비되는 각종 저항 성분들에 의해 발생될 수도 있다.In the above description, the delay time DT may occur because the timing at which the first gate on signal GP1 is supplied to the switching transistor Tsw1 and the timing at which the driving transistor Tdr is turned on are different. , may be generated by various resistance components provided in the pixel driving circuit (PDC) and the light emitting display panel 100.

예를 들어, 도 3에 도시된 픽셀구동회로(PDC)는, 상기 스위칭 트랜지스터(Tsw1)가 상기 제1 게이트 온 신호(GP1)에 의해 턴온되는 타이밍에, 상기 구동 트랜지스터(Tdr)가 턴온되도록 구성되어 있다. 그러나, 상기 픽셀구동회로(PDC)는, 상기 스위칭 트랜지스터(Tsw1)가 상기 제1 게이트 온 신호(GP1)에 의해 턴온된 후, 적어도 1수평기간 이후에 상기 구동 트랜지스터(Tdr)가 턴온되도록 구성될 수도 있다. 여기서, 1수평기간은 상기 데이터 전압(Vdata)이 상기 데이터 라인(DL)으로 공급되는 기간을 의미한다. 이 경우, 상기 제1 게이트 온 신호(GP1)의 시점(A)과 상기 전류(I)의 시점(B)은 서로 다를 수 있다.For example, the pixel driving circuit (PDC) shown in FIG. 3 is configured so that the driving transistor (Tdr) is turned on at the timing when the switching transistor (Tsw1) is turned on by the first gate on signal (GP1). It is done. However, the pixel driving circuit (PDC) is configured to turn on the driving transistor (Tdr) at least one horizontal period after the switching transistor (Tsw1) is turned on by the first gate on signal (GP1). It may be possible. Here, one horizontal period refers to a period during which the data voltage (Vdata) is supplied to the data line (DL). In this case, the timing (A) of the first gate-on signal (GP1) and the timing (B) of the current (I) may be different from each other.

또한, 상기 스위칭 트랜지스터(Tsw1)가 상기 제1 게이트 온 신호(GP1)에 의해 턴온될 때, 상기 구동 트랜지스터(Tdr)가 턴온되도록 상기 픽셀구동회로(PDC)가 구성되더라도, 상기 스위칭 트랜지스터(Tsw1)에서 발생되는 저항성분, 상기 스위칭 트랜지스터(Tsw1)와 상기 구동 트랜지스터(Tdr)간의 배선에서 발생되는 저항성분, 상기 구동 트랜지스터(Tdr)에서 발생되는 저항성분 및 상기 제1 구동전원라인(PLA)에서 발생되는 저항성분 등에 의해, 상기 제1 게이트 온 신호(GP1)의 시점(A)과 상기 전류(I)가 발생되는 시점(B)은 서로 다를 수 있다. In addition, even if the pixel driving circuit (PDC) is configured so that the driving transistor (Tdr) is turned on when the switching transistor (Tsw1) is turned on by the first gate on signal (GP1), the switching transistor (Tsw1) Resistance component generated in the wiring between the switching transistor (Tsw1) and the driving transistor (Tdr), resistance component generated in the driving transistor (Tdr), and resistance component generated in the first driving power line (PLA). Depending on the resistance component, etc., the time point (A) of the first gate-on signal (GP1) and the time point (B) at which the current (I) is generated may be different from each other.

다음, 상기 제어부(400)는 상기 게이트 신호 피드백 라인(GFL)을 통해 수신된 상기 제1 게이트 온 신호(GP1)의 시점(A)과, 상기 제1 게이트 온 신호(GP1)에 의해 발생되어 상기 전류 피드백 라인을 통해 수신된 전류(I)의 발생 시점(B) 간의 지연시간(DT)을 분석한다. Next, the control unit 400 is generated by the time point A of the first gate on signal GP1 received through the gate signal feedback line GFL and the first gate on signal GP1. Analyze the delay time (DT) between the generation point (B) of the current (I) received through the current feedback line.

상기 제1 게이트 온 신호(GP1)의 시점(A)이 상기 교류전원(A)의 제로 크로싱 점(ZCP)에 일치되어 있기 때문에, 상기 지연시간(DT)은 상기 제로 크로싱 점(ZCP)과 상기 전류(I)의 발생 시점(B) 간의 간격에 대응된다. Since the starting point (A) of the first gate on signal (GP1) coincides with the zero crossing point (ZCP) of the AC power supply (A), the delay time (DT) is equal to the zero crossing point (ZCP) and the It corresponds to the interval between the generation points (B) of the current (I).

즉, 상기 지연시간(DT)이 산출되면, 상기 제1 게이트 온 신호(GP1)를 이동시켜야하는 크기가 산출될 수 있다. That is, when the delay time DT is calculated, the amount by which the first gate on signal GP1 must be moved can be calculated.

마지막으로, 상기 제어부(400)는 상기 분석 정보를 이용하여, 상기 게이트 드라이버(200)로 전송될 게이트 제어신호(GCS)들과, 상기 데이터 드라이버(300)로 전송될 데이터 제어신호(DCS)들을 생성한다. Finally, the control unit 400 uses the analysis information to generate gate control signals (GCS) to be transmitted to the gate driver 200 and data control signals (DCS) to be transmitted to the data driver 300. Create.

상기 분석 정보를 이용하여 생성된 상기 게이트 제어신호(GCS)들과 상기 데이터 제어신호(DCS)에 의해 생성된 제1 보정 게이트 온 신호(GP1') 및 보정 전류(I')는, 상기 분석을 위해, 상기 제1 게이트 온 신호(GP1) 및 상기 전류(I)가 발생된 1프레임 기간으로부터 적어도 1프레임 기간 이후에 상기 발광 표시패널로 공급될 수 있다.The gate control signals (GCS) generated using the analysis information and the first correction gate on signal (GP1') and correction current (I') generated by the data control signal (DCS) are used for the analysis. To this end, the first gate on signal GP1 and the current I may be supplied to the light emitting display panel at least one frame period after one frame period in which they are generated.

예를 들어, 상기 분석을 위해, 상기 제1 게이트 온 신호(GP1) 및 상기 전류(I)가 발생된 1프레임 기간을 제1 프레임 기간이라고 할 때, 상기 제1 보정 게이트 온 신호(GP1') 및 상기 보정 전류(I')가 상기 발광 표시패널(100)로 공급되는 1프레임 기간은 제3 프레임 기간 이후부터가 될 수 있다.For example, for the analysis, when one frame period in which the first gate on signal GP1 and the current I are generated is referred to as the first frame period, the first correction gate on signal GP1' And one frame period during which the correction current (I') is supplied to the light emitting display panel 100 may be after the third frame period.

왜냐하면, 적어도 1프레임 기간, 예를 들어, 상기 제1 프레임 기간과 상기 제3 프레임 기간에 발생되는 제2 프레임 기간에는, 상기한 바와 같은 분석이 이루어져야 하며, 상기 분석에 의해 새로운 게이트 제어신호(GCS)들 및 새로운 데이터 제어신호(DCS)들이 생성되어야 하기 때문이다. This is because, in at least one frame period, for example, in the second frame period occurring between the first frame period and the third frame period, the analysis as described above must be performed, and a new gate control signal (GCS) is generated through the analysis. ) and new data control signals (DCS) must be generated.

이 경우, 상기 제1 프레임 기간 및 상기 제2 프레임 기간은 테스트 기간이 될 수 있으며, 상기 제3 프레임 기간부터 사용자가 원하는 정상적인 영상이 출력될 수 있다.In this case, the first frame period and the second frame period can be a test period, and a normal image desired by the user can be output starting from the third frame period.

예를 들어, 상기 제1 프레임 기간에는 상기 분석을 위한 상기 제1 게이트 온신호(GP1) 및 상기 전류(I)가 상기 제어부(400)로 전송되며, 이 경우, 상기 발광 표시패널(100)로부터는 테스트 영상 또는 블랙 영상이 출력될 수 있다.For example, during the first frame period, the first gate on signal (GP1) and the current (I) for the analysis are transmitted to the control unit 400, and in this case, from the light emitting display panel 100. A test image or a black image may be output.

상기 제2 프레임 기간에도 상기 테스트 영상 또는 상기 블랙 영상이 출력될 수 있으며, 상기 제어부(400)는 상기 지연시간(DT)을 분석한다.The test image or the black image may be output during the second frame period, and the control unit 400 analyzes the delay time (DT).

상기 제2 프레임 기간까지, 상기 분석 및 상기 게이트 제어신호들과 상기 데이터 제어신호들이 조정되었다면, 상기 제3 프레임 기간부터는, 상기 외부 시스템(900)으로부터 전송된 입력 영상 데이터(ID)들에 대응되는 영상들이 출력될 수 있다. If, up to the second frame period, the analysis and the gate control signals and the data control signals have been adjusted, from the third frame period onwards, the input image data (ID) corresponding to the input image data (ID) transmitted from the external system 900 has been adjusted. Videos can be output.

상기 분석 정보에 의해 생성되는 상기 게이트 제어신호(GCS)들과 상기 데이터 제어신호(DCS)들은, 도 10에 도시된 바와 같이, 상기 보정 전류(I')가 상기 교류전원(AC)의 상기 제로 크로스 점(ZCP)과 일치되도록 한다.As shown in FIG. 10, the gate control signal (GCS) and the data control signal (DCS) generated by the analysis information are such that the correction current (I') is the zero of the alternating current power (AC). Make sure it coincides with the cross point (ZCP).

예를 들어, 상기 제어부(400)는 상기 지연시간(DT)에 대응되는 만큼, 상기 제1 게이트 온 신호(GP1)가 상기 제1 게이트 라인(GL1)으로 출력되는 시간이 빨라질 수 있도록, 상기 게이트 스타트 신호(GVST)가 상기 제1 스테이지(Stage 1)로 공급되는 타이밍을 앞당길 수 있으며, 또는 상기 제1 스테이지(Stage 1)로 공급되는 게이트 클럭(GCLK)들이 상기 제1 스테이지(Stage 1)로 공급되는 타이밍을 앞당길 수 있다. 또한, 상기 제어부(400)는 상기 게이트 클럭(GCLK)들의 폭 또는 간격 등을 조정할 수도 있다. For example, the control unit 400 may speed up the time at which the first gate on signal GP1 is output to the first gate line GL1 by an amount corresponding to the delay time DT. The timing at which the start signal (GVST) is supplied to the first stage (Stage 1) can be advanced, or the gate clocks (GCLK) supplied to the first stage (Stage 1) can be moved to the first stage (Stage 1). The timing of supply can be brought forward. Additionally, the control unit 400 may adjust the width or spacing of the gate clocks GCLK.

또한, 상기 제어부(400)는 상기 지연시간(DT)에 대응되는 만큼, 상기 보정 전류(I')가 상기 발광 소자(ED)로 공급되는 시간이 빨라질 수 있도록, 상기 소스 출력 인에이블 신호(SOE)가 상기 데이터 드라이버(300)로 공급되는 타이밍을 조정할 수 있다. 이 경우, 상기 제어부(400)는 상기 소스 출력 인에이블 신호(SOE) 뿐만 아니라, 상기 소스 스타트 펄스(SSP), 상기 소스 쉬프트 클럭(SSC) 및 상기 폴 신호(POL)와 같은 상기 데이터 제어신호(DCS)들의 출력 타이밍을 상기 소스 출력 인에이블 신호(SOE)와 함께 조정할 수 있다. In addition, the control unit 400 generates the source output enable signal (SOE ) can adjust the timing at which data is supplied to the data driver 300. In this case, the control unit 400 not only uses the source output enable signal (SOE), but also the data control signals such as the source start pulse (SSP), the source shift clock (SSC), and the poll signal (POL). The output timing of DCS) can be adjusted together with the source output enable signal (SOE).

상기 설명 중 상기한 바와 같은 분석 과정은 상기 입력부(410)에서 수행될 수 있으며, 이 경우, 상기 제어신호 생성부(420)는 상기 입력부(410)의 제어에 따라, 상기 게이트 제어신호(GCS)들 및 상기 데이터 제어신호(DCS)들을 생성할 수 있다.The analysis process as described above in the above description may be performed in the input unit 410. In this case, the control signal generator 420 generates the gate control signal (GCS) according to the control of the input unit 410. and the data control signals (DCS) can be generated.

그러나, 상기한 바와 같은 분석 과정은, 상기 제어부(400)와 독립된 별도의 분석부에서 수행될 수 있다. 예를 들어, 상기 게이트 신호 피드백 라인(GFL) 및 상기 전류 피드백 라인(IFL)이 상기 분석부에 연결된 경우, 상기 분석부는 상기에서 설명된 바와 같은 분석을 수행하며, 상기 분석 결과에 따라, 상기 게이트 제어신호(GCD)들 및 상기 데이터 제어신호(DCD)들을 조정할 정보들을 생성한다. However, the analysis process as described above may be performed in a separate analysis unit independent of the control unit 400. For example, when the gate signal feedback line (GFL) and the current feedback line (IFL) are connected to the analysis unit, the analysis unit performs the analysis as described above, and according to the analysis result, the gate Generates control signals (GCD) and information to adjust the data control signals (DCD).

상기 분석부는 상기 정보들을 상기 제어부(400)로 전송하며, 상기 정보들을 수신한 상기 제어부(400), 특히, 상기 제어신호 생성부(420)는 상기 정보를 이용하여 상기 게이트 제어신호(GCS) 및 상기 데이터 제어신호(DCS)들을 생성한다. The analysis unit transmits the information to the control unit 400, and the control unit 400, especially the control signal generator 420, which receives the information, uses the information to generate the gate control signal (GCS) and The data control signals (DCS) are generated.

상기한 바와 같은 본 발명에 의하면, 1프레임 기간에서 상기 데이터 라인들(DL1 to DLd)로 제일 처음으로 출력되는 데이터 전압(Vdata)들에 의해 상기 발광 소자(ED)들로 흐르는 보정 전류(I')가, 상기 외부 시스템(900)으로부터 제공되는 상기 교류전원(AC)의 제로 크로싱 점(ZCP)에 맞춰질 수 있으며, 이에 따라, 발광 표시장치의 소비전력이 감소될 수 있다. According to the present invention as described above, the correction current (I') flowing to the light emitting elements (ED) by the data voltages (Vdata) first output to the data lines (DL1 to DLd) in one frame period ) can be adjusted to the zero crossing point (ZCP) of the alternating current power (AC) provided from the external system 900, and thus, the power consumption of the light emitting display device can be reduced.

상기 설명에서는, 상기 제로 크로싱 신호(ZCS)가 상기 외부 시스템(900)에서 생성되어, 상기 제어부(400)로 전송되는 발광 표시장치가 본 발명의 일예로서 설명되었다. In the above description, a light emitting display device in which the zero crossing signal (ZCS) is generated in the external system 900 and transmitted to the control unit 400 has been described as an example of the present invention.

그러나, 상기 제로 크로싱 신호(ZCS)는 상기 제어부(400)에서 생성될 수도 있다. However, the zero crossing signal (ZCS) may be generated in the control unit 400.

즉, 본 발명의 또 다른 실시예에 따른 발광 표시장치에 적용되는 상기 제어부(400)는, 상기 외부 시스템(900)으로부터 전송된 상기 교류전원(AC)으로부터 상기 제로 크로싱 점(ZCP)을 직접 검출하여, 상기 제로 크로싱 신호(ZCS)를 생성할 수 있으며, 상기 제로 크로싱 신호(ZCS)를 이용하여, 상기에서 도 8 내지 도 10을 참조하여 설명된 바와 같은 기능들을 수행할 수 있다. That is, the control unit 400 applied to the light emitting display device according to another embodiment of the present invention directly detects the zero crossing point (ZCP) from the alternating current power (AC) transmitted from the external system 900. Thus, the zero crossing signal (ZCS) can be generated, and the functions described above with reference to FIGS. 8 to 10 can be performed using the zero crossing signal (ZCS).

예를 들어, 상기 제어부(400)는, 상기 외부 시스템(900)으로부터 전송된 상기 교류전원(AC)을 반파정류하여 반파정류를 생성하고, 상기 반파정류의 제로 크로싱 점(ZCP)을 검출하며, 상기 제로 크로싱 점(ZCP)에 대응되는 상기 제로 크로싱 신호(ZCS)를 생성할 수 있다. For example, the control unit 400 generates half-wave rectification by half-wave rectifying the alternating current power (AC) transmitted from the external system 900, and detects the zero crossing point (ZCP) of the half-wave rectification, The zero crossing signal (ZCS) corresponding to the zero crossing point (ZCP) may be generated.

상기 제로 크로싱 신호(ZCS)가 생성되면, 상기 제어부(400)는 상기 전류(I)의 발생 시점(A)이 상기 제로 크로싱 신호(ZCS)의 라이징 타임에 일치되도록 상기 게이트 드라이버(200)로 전송될 게이트 제어신호(GCS)들과, 상기 데이터 드라이버(300)로 전송될 데이터 제어신호(DCS)들을 생성할 수 있다.When the zero crossing signal (ZCS) is generated, the control unit 400 transmits the current (I) to the gate driver 200 so that the generation point (A) of the current (I) matches the rising time of the zero crossing signal (ZCS). Gate control signals (GCS) to be transmitted and data control signals (DCS) to be transmitted to the data driver 300 can be generated.

이 경우, 상기 교류전원(AC)을 반파정류로 변환하고, 상기 반파정류의 제로 크로싱 점(ZCP)을 검출하며, 상기 제로 크로싱 신호(ZCS)를 생성하는 과정은, 상기 제어부(400)의 상기 입력부(410)에서 수행될 수 있다.In this case, the process of converting the alternating current power (AC) into half-wave rectification, detecting the zero crossing point (ZCP) of the half-wave rectification, and generating the zero crossing signal (ZCS) is performed by the control unit 400. It can be performed in the input unit 410.

그러나, 상기 교류전원(AC)을 반파정류로 변환하고, 상기 반파정류의 제로 크로싱 점(ZCP)을 검출하며, 상기 제로 크로싱 신호(ZCS)를 생성하는 과정은, 상기 제어부(400)와 독립된 별도의 구성요소, 예를 들어, 상기 분석부에서 수행될 수도 있다. However, the process of converting the AC power (AC) into half-wave rectification, detecting the zero crossing point (ZCP) of the half-wave rectification, and generating the zero crossing signal (ZCS) is a separate process independent of the control unit 400. It may be performed in a component of, for example, the analysis unit.

이 경우, 상기 분석부에는, 상기 외부 시스템(900)으로부터 전송된 상기 교류전원(AC)을 상기 반파정류로 변환하기 위한 동기화부 및 상기 제로 크로싱 신호(ZCS)를 생성하는 제로 크로스 감지부를 포함할 수 있다. In this case, the analysis unit may include a synchronization unit for converting the alternating current power (AC) transmitted from the external system 900 into the half-wave rectification and a zero cross detection unit for generating the zero crossing signal (ZCS). You can.

상기 실시예들에서는, 상기 게이트 신호 피드백 라인(GFL) 및 상기 전류 피드백 라인(IFL)을 통한 센싱이, 상기 발광 표시장치가 사용자에 의해 구동될 때 수행되었다.In the above embodiments, sensing through the gate signal feedback line (GFL) and the current feedback line (IFL) was performed when the light emitting display device was driven by a user.

그러나, 상기 게이트 신호 피드백 라인(GFL) 및 상기 전류 피드백 라인(IFL)을 통해 수신된 신호들을 이용하여 상기 제1 게이트 온 신호(GP1)의 시점(A) 및 상기 전류(I)의 시점(B)을 센싱하고, 상기 센싱의 결과를 분석하며, 상기 센싱 결과에 따른 분석 정보를 생성하는 과정은, 본 발명에 따른 발광 표시장치의 제조 과정에서 수행될 수 있다. 이 경우, 상기 분석 정보는 상기 발광 표시장치의 제조 과정에서, 상기 제어부(450)에 저장될 수 있다. However, by using the signals received through the gate signal feedback line (GFL) and the current feedback line (IFL), the time point (A) of the first gate on signal (GP1) and the time point (B) of the current (I) ), analyzing the results of the sensing, and generating analysis information according to the sensing results may be performed during the manufacturing process of the light emitting display device according to the present invention. In this case, the analysis information may be stored in the control unit 450 during the manufacturing process of the light emitting display device.

예를 들어, 본 발명의 또 다른 실시예에 따른 발광 표시장치에서는, 상기 게이트 신호 피드백 라인(GFL)을 통해 수신된 상기 제1 게이트 온 신호(GP1)의 시점(A)과, 상기 제1 게이트 온 신호(GP1)에 의해 발생되어 상기 전류 피드백 라인(IFL)을 통해 수신된 전류(I)의 발생 시점(B) 간의 지연시간(DT)을 분석한 분석 정보는 상기 발광 표시패널의 제조 과정에서 생성되어 상기 저장부(450)에 저장된다. For example, in a light emitting display device according to another embodiment of the present invention, the time point A of the first gate on signal GP1 received through the gate signal feedback line GFL, and the first gate Analysis information analyzing the delay time (DT) between the generation point (B) of the current (I) generated by the on signal (GP1) and received through the current feedback line (IFL) is used in the manufacturing process of the light emitting display panel. It is generated and stored in the storage unit 450.

상기 제조 과정에 의해 상기 발광 표시장치가 제조된 후, 영상 출력을 위해 상기 발광 표시장치가 구동될 때, 상기 외부 시스템으로부터 상기 장치 턴온 신호가 수신되면, 상기 제어부(400)는 상기 분석 정보를 이용하여, 상기 게이트 드라이버(200)로 출력되는 게이트 제어신호(GCS)들 및 상기 데이터 드라이버(300)로 출력되는 데이터 제어신호(DCS)들을 생성할 수 있다. After the light emitting display device is manufactured through the manufacturing process, when the light emitting display device is driven to output an image and the device turn-on signal is received from the external system, the control unit 400 uses the analysis information. Thus, gate control signals (GCS) output to the gate driver 200 and data control signals (DCS) output to the data driver 300 can be generated.

즉, 상기 제어부(400)는, 상기 분석 정보를 이용하여, 상기 발광 소자(ED)에 흐르는 보정 전류(I')의 발생 시점이 상기 외부 시스템(900)으로부터 전송된 교류전원(AC)의 제로 크로싱 점(ZCP)에 일치되도록 상기 게이트 드라이버(200)로 전송될 게이트 제어신호(GCS)들과, 상기 데이터 드라이버(300)로 전송될 데이터 제어신호(DCS)들을 생성할 수 있다. That is, the control unit 400 uses the analysis information to determine the generation point of the correction current (I') flowing through the light emitting device (ED) when the alternating current (AC) power (AC) transmitted from the external system (900) is zero. Gate control signals (GCS) to be transmitted to the gate driver 200 and data control signals (DCS) to be transmitted to the data driver 300 can be generated to match the crossing point (ZCP).

본 발명의 또 다른 실시예에 따른 발광 표시장치에 적용되는 상기 제어부(400)는, 상기 게이트 신호 피드백 라인(GFL)을 통해 수신된 상기 제1 게이트 온 신호(GP1)의 시점(A)과, 상기 제1 게이트 온 신호(GP1)에 의해 발생되어 상기 전류 피드백 라인(IFL)을 통해 수신된 전류(I)의 발생 시점(B) 간의 지연시간(DT)을 분석한 후, 상기 분석 정보를 상기 외부 시스템(900)으로 전송할 수 있다. The control unit 400 applied to a light emitting display device according to another embodiment of the present invention includes a point in time (A) of the first gate on signal (GP1) received through the gate signal feedback line (GFL), After analyzing the delay time (DT) between the generation point (B) of the current (I) generated by the first gate on signal (GP1) and received through the current feedback line (IFL), the analysis information is stored in the It can be transmitted to an external system 900.

상기 분석 정보에 따라 변경된 수정 타이밍 동기신호가 상기 외부 시스템으로부터 수신되면, 상기 제어부(400)는 상기 수정 타이밍 동기신호를 이용하여 상기 게이트 드라이버(200)로 전송될 게이트 제어신호(GCS)들과, 상기 데이터 드라이버(300)로 전송될 데이터 제어신호(DCS)들을 생성할 수 있다. When a corrected timing synchronization signal changed according to the analysis information is received from the external system, the control unit 400 generates a gate control signal (GCS) to be transmitted to the gate driver 200 using the corrected timing synchronous signal, and Data control signals (DCS) to be transmitted to the data driver 300 can be generated.

이 경우, 상기 외부 시스템(900)은 상기 분석 정보를 통해 산출된 상기 지연시간(DT)에 대응되는 만큼 지연되거나 빨라진 상기 수정 타이밍 동기신호, 예를 들어, 데이터 인에이블 신호(DE)를 생성하여, 상기 제어부(400)로 전송한다. In this case, the external system 900 generates the corrected timing synchronization signal, for example, a data enable signal (DE), delayed or accelerated by an amount corresponding to the delay time (DT) calculated through the analysis information. , and transmit it to the control unit 400.

상기 제어부(400)는 상기 데이터 인에이블 신호(DE)를 이용하여 상기 게이트 제어신호(GCS)들 및 상기 데이터 제어신호(DCS)들을 생성한다. 따라서, 상기 수정 타이밍 동기신호에 포함된 상기 데이터 인에이블 신호(DE)에 의해 생성된 상기 게이트 제어신호(GCD)들 및 상기 데이터 제어신호(DCS)들에 의해, 상기 보정 전류(I')는 상기 교류전원(AC)의 상기 제로 크로싱 점(ZCP)과 일치될 수 있다.The control unit 400 generates the gate control signals (GCS) and the data control signals (DCS) using the data enable signal (DE). Accordingly, by the gate control signals (GCD) and the data control signals (DCS) generated by the data enable signal (DE) included in the correction timing synchronization signal, the correction current (I') is It may coincide with the zero crossing point (ZCP) of the alternating current power (AC).

이 경우, 상기 분석 정보는 상기 외부 시스템(900)으로부터 장치 턴온 신호가 수신될 때, 상기한 바와 같은 센싱 과정을 통해 생성되어 상기 외부 시스템(900)으로 전송될 수 있다. 그러나, 상기 분석 정보는, 상기 발광 표시장치의 제조 단계에서 생성되어 상기 저장부(450)에 저장된 후, 상기 외부 시스템(900)으로부터 장치 턴온 신호가 수신되면 상기 외부 시스템(900)으로 전송될 수도 있다. In this case, the analysis information may be generated through the above-described sensing process and transmitted to the external system 900 when a device turn-on signal is received from the external system 900. However, the analysis information may be generated in the manufacturing stage of the light emitting display device, stored in the storage unit 450, and then transmitted to the external system 900 when a device turn-on signal is received from the external system 900. there is.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다. Those skilled in the art to which the present invention pertains will understand that the present invention can be implemented in other specific forms without changing its technical idea or essential features. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive. The scope of the present invention is indicated by the claims described below rather than the detailed description above, and all changes or modified forms derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present invention. do.

100: 패널 200: 게이트 드라이버
300: 데이터 드라이버 400: 제어부
500: 전원 공급부 900: 외부 시스템100: panel 200: gate driver
300: data driver 400: control unit
500: Power supply unit 900: External system

Claims

발광 소자들 및 픽셀구동회로들을 포함하는 픽셀들이 구비되는 발광 표시패널;
상기 발광 표시패널에 구비되는 게이트 라인들로 게이트 온 신호들을 출력하는 게이트 드라이버;
상기 발광 표시패널에 구비되는 데이터 라인들로 데이터 전압들을 출력하는 데이터 드라이버; 및
상기 게이트 드라이버와 상기 데이터 드라이버를 제어하는 제어부를 포함하고,
상기 게이트 라인들 중, 1프레임 기간이 시작된 후 제1 게이트 온 신호가 출력되는 제1 게이트 라인으로부터 분기된 게이트 신호 피드백 라인이 상기 제어부와 연결되어 있고,
상기 발광 소자들 중 어느 하나와 연결된 전류 피드백 라인이 상기 제어부와 연결되며,
상기 제어부는 외부 시스템으로부터 전송된 교류전원을 반파정류시킨 반파정류를 생성하고, 상기 반파정류의 제로 크로싱 점을 검출하고, 상기 제로 크로싱 점에 대응되는 제로 크로싱 신호를 생성하며,
상기 게이트 신호 피드백 라인을 통해 수신된 신호의 상승 시점으로부터 상기 전류 피드백 라인을 통해 수신된 신호의 상승 시점까지의 지연 시간을 바탕으로 상기 게이트 드라이버로 전송될 게이트 제어신호들과 상기 데이터 드라이버로 전송될 데이터 제어신호들을 생성하는 발광 표시장치.A light emitting display panel provided with pixels including light emitting elements and pixel driving circuits;
a gate driver outputting gate on signals to gate lines provided on the light emitting display panel;
a data driver outputting data voltages to data lines provided on the light emitting display panel; and
A control unit that controls the gate driver and the data driver,
Among the gate lines, a gate signal feedback line branched from the first gate line through which the first gate on signal is output after the start of one frame period is connected to the control unit,
A current feedback line connected to any one of the light emitting elements is connected to the control unit,
The control unit generates half-wave rectification by half-wave rectifying AC power transmitted from an external system, detects a zero crossing point of the half-wave rectification, and generates a zero crossing signal corresponding to the zero crossing point,
Gate control signals to be transmitted to the gate driver and data to be transmitted to the driver based on the delay time from the rising point of the signal received through the gate signal feedback line to the rising point of the signal received through the current feedback line. A light emitting display device that generates data control signals.

제 1 항에 있어서,
상기 제어부는,
상기 지연시간을 분석하여 얻은 분석 정보를 이용하여, 상기 게이트 드라이버로 전송될 게이트 제어신호들과, 상기 데이터 드라이버로 전송될 데이터 제어신호들을 생성하는 발광 표시장치. According to claim 1,
The control unit,
A light emitting display device that generates gate control signals to be transmitted to the gate driver and data control signals to be transmitted to the data driver using analysis information obtained by analyzing the delay time.

제 2 항에 있어서,
상기 제어부는,
상기 분석 정보를 이용하여, 상기 발광 소자를 흐르는 보정 전류의 발생 시점이 상기 외부 시스템으로부터 전송된 교류전원의 제로 크로싱 점에 일치되도록 상기 게이트 드라이버로 전송될 게이트 제어신호들과, 상기 데이터 드라이버로 전송될 데이터 제어신호들을 생성하는 발광 표시장치.According to claim 2,
The control unit,
Using the analysis information, gate control signals to be transmitted to the gate driver and transmitted to the data driver so that the generation point of the correction current flowing through the light emitting device coincides with the zero crossing point of the AC power transmitted from the external system. A light emitting display device that generates data control signals.

제 2 항에 있어서,
상기 제어부는,
외부 시스템으로부터 장치 턴온 신호가 수신되면, 상기 제1 게이트 온 신호의 시점이 상기 외부 시스템으로부터 전송된 교류전원의 제로 크로싱 점과 일치되도록, 상기 게이트 드라이버로 전송될 게이트 제어신호들과, 상기 데이터 드라이버로 전송될 데이터 제어신호들을 생성하고,
상기 분석을 수행하며,
상기 분석 정보를 이용하여, 상기 게이트 드라이버로 전송될 게이트 제어신호들과, 상기 데이터 드라이버로 전송될 데이터 제어신호들을 생성하는 발광 표시장치. According to claim 2,
The control unit,
When a device turn-on signal is received from an external system, gate control signals to be transmitted to the gate driver so that the timing of the first gate on signal coincides with the zero crossing point of the AC power transmitted from the external system, and the data driver Generate data control signals to be transmitted to
Performing the above analysis,
A light emitting display device that generates gate control signals to be transmitted to the gate driver and data control signals to be transmitted to the data driver using the analysis information.

제 1 항에 있어서,
상기 발광 표시패널은 영상이 출력되는 표시영역 및 상기 표시영역의 외곽에서 상기 표시영역을 감싸고 있는 비표시영역을 포함하고,
상기 게이트 신호 피드백 라인 및 상기 전류 피드백 라인은, 상기 비표시영역에 구비된 더미 픽셀에 연결되어 있는 발광 표시장치.According to claim 1,
The light emitting display panel includes a display area where an image is output and a non-display area surrounding the display area outside the display area,
The gate signal feedback line and the current feedback line are connected to a dummy pixel provided in the non-display area.

제 2 항에 있어서,
상기 게이트 제어신호들에는 상기 게이트 드라이버를 1프레임 기간마다 구동시키는 게이트 스타트 신호 및 상기 게이트 드라이버로 전송되는 게이트 클럭들이 포함되는 발광 표시장치.According to claim 2,
The gate control signals include a gate start signal that drives the gate driver every frame period and gate clocks transmitted to the gate driver.

삭제delete

제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 제어부는 상기 지연 시간이 분석된 프레임 기간으로부터 적어도 1프레임 기간 이후에 상기 제1 게이트 온 신호를 출력하는 발광 표시장치.The method according to any one of claims 1 to 6,
The control unit outputs the first gate on signal at least one frame period from the frame period in which the delay time was analyzed.