KR102409075B1 - Display device and method for driving thereof - Google Patents

Display device and method for driving thereof Download PDF

Info

Publication number
KR102409075B1
KR102409075B1 KR1020150191837A KR20150191837A KR102409075B1 KR 102409075 B1 KR102409075 B1 KR 102409075B1 KR 1020150191837 A KR1020150191837 A KR 1020150191837A KR 20150191837 A KR20150191837 A KR 20150191837A KR 102409075 B1 KR102409075 B1 KR 102409075B1
Authority
KR
South Korea
Prior art keywords
dithering
voltage
gray level
gamma reference
grayscale
Prior art date
Application number
KR1020150191837A
Other languages
Korean (ko)
Other versions
KR20170081097A (en
Inventor
편명진
천현선
송준근
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150191837A priority Critical patent/KR102409075B1/en
Publication of KR20170081097A publication Critical patent/KR20170081097A/en
Application granted granted Critical
Publication of KR102409075B1 publication Critical patent/KR102409075B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 따른 표시장치는, 표시패널, 데이터 드라이버, 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러, 감마기준전압과 특정 계조에 대응하는 디더링 전압을 생성하여 공급하는 전압 생성부를 포함하고, 표시패널에 대한 디더링 동작시 상기 디더링 전압을 표시패널의 데이터 전압으로 공급하도록 하고, 전압 생성부로부터 공급되는 디더링 전압을 이용하여 디더링 동작 하도록 결정하는 저계조 디더링 제어부를 포함함으로써, 저계조 영역에서의 휘도 불량을 개선한 효과가 있다.
또한, 본 발명에 따른 표시장치 구동방법은, 표시패널이 디스플레이 모드에서 디더링 동작을 할 때, 저계조에 대해 디더링 제어를 하는 경우, 특정 계조에 대응하는 디더링 전압 이용하도록 결정하는 단계, 특정 계조의 디더링 전압과 전압 생성부에서 공급하는 감마기준전압을 이용하여 디더링 동작을 함으로써, 저계조 영역에서의 휘도 불량을 개선한 효과가 있다.A display device according to the present invention includes a display panel, a data driver, a timing controller for controlling the data driver, and a voltage generator for generating and supplying a gamma reference voltage and a dithering voltage corresponding to a specific gray level, and dithering the display panel By including a low gray level dithering control unit that supplies the dithering voltage as the data voltage of the display panel during operation and determines to perform the dithering operation using the dithering voltage supplied from the voltage generator, the luminance defect in the low gray level area is improved. It works.
In addition, the method of driving a display device according to the present invention includes the steps of determining to use a dithering voltage corresponding to a specific gray level when a display panel performs a dithering operation in a display mode, and performing dithering control for a low gray level; By performing the dithering operation using the dithering voltage and the gamma reference voltage supplied from the voltage generator, there is an effect of improving the luminance defect in the low grayscale region.

Figure R1020150191837
Figure R1020150191837

Description

표시장치 및 구동방법{DISPLAY DEVICE AND METHOD FOR DRIVING THEREOF}DISPLAY DEVICE AND METHOD FOR DRIVING THEREOF

본 발명은 표시장치 및 구동방법에 관한 것이다.The present invention relates to a display device and a driving method.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 액정 표시장치(LCD: Liquid Crystal Display Device), 플라즈마 표시장치(Plasma Display Device), 유기발광 표시장치(OLED: Organic Light Emitting Display Device) 등과 같은 여러 가지 타입의 표시장치가 활용되고 있다.As the information society develops, the demand for a display device for displaying an image is increasing in various forms, and a liquid crystal display device (LCD), a plasma display device, and an organic light emitting display device ( Various types of display devices such as OLED: Organic Light Emitting Display Device) are being used.

한편, 고계조 입력 영상을 저계조 출력 장치에 표현하는 경우에 있어서 요구된 색상의 사용이 불가능할 때, 다른 계조 색의 도트 집합으로 섞어서 비슷한 색상을 표현하는 디더링(Dithering) 기법이 주로 사용된다.On the other hand, in the case of expressing a high grayscale input image on a low grayscale output device, when a requested color cannot be used, a dithering technique is mainly used to express a similar color by mixing it with a dot set of a different grayscale color.

예를 들면, 디스플레이 장치나 인쇄 장치에서 영상의 어떤 임의의 면 내의 흑색 도트와 백색 도트의 비율에 따라 화상 전체를 특정한 계조의 회색으로 표현할 수 있게 하거나, 또는 적색 도트와 백색 도트의 비율에 따라 다양한 계조의 분홍색을 표현할 수 있도록 하는 것이다.For example, in a display device or a printing device, the entire image can be expressed in gray of a specific gradation according to the ratio of black dots and white dots in any arbitrary surface of the image, or various colors according to the ratio of red dots and white dots This is to express the gradation of pink.

상기 디더링 기법은 저해상도를 가지는 출력 장치에서 영상의 사실감을 높이고 매끄럽지 못한 울퉁불퉁한 윤곽선 등을 눈에 띄지 않도록 하기 위해 주로 사용된다.The dithering technique is mainly used in order to increase the realism of an image in an output device having a low resolution and to make an uneven, uneven outline less noticeable.

이러한 종래의 디더링 기법은 출력 장치의 해상도보다 높은 해상도를 가지는 입력 영상 신호를 표현하기 위해 주로 사용되어 왔으며, 공간적 디더링(Spatial Dithering) 또는 시간적 디더링(Temporal Dithering) 기법이 사용된다.Such a conventional dithering technique has been mainly used to express an input image signal having a resolution higher than that of an output device, and a spatial dithering or temporal dithering technique is used.

특히, 시간적 디더링 방법은, 시간에 따라 계조(Gray)를 가변 함으로써, 표현하고자 하는 계조 영역을 넓힐 수 있다. 예를 들어, 0 계조(Gray)와 1 계조(Gray)를 시간에 따라 반복하고, 1 계조(Gray)의 비율을 달리하면, 0 계조와 1 계조 사이의 소수점 계조(Gray)까지 확장 표현할 수 있다.In particular, in the temporal dithering method, the grayscale region to be expressed can be widened by varying the grayscale according to time. For example, if grayscale 0 and grayscale 1 are repeated over time and the ratio of grayscale 1 is changed, it is possible to expand and express a decimal point between grayscale 0 and grayscale (Gray). .

하지만, 0 계조(Gray)와 1 계조(Gray)에 대해서는 감마전압들을 생성하기 위해 공급하는 10개의 감마기준전압들(RV0~RV9) 중 하위 0과 1 감마기준전압들을 사용하는데, 이들 전압 편차가 커 저계조 영역에서 디더링 제어에 의한 세로선 불량이 나타나는 문제가 있다.However, for grayscale 0 and grayscale 1, the lower 0 and 1 gamma reference voltages among the 10 gamma reference voltages RV0 to RV9 supplied to generate gamma voltages are used. There is a problem in that a vertical line defect appears due to dithering control in a large low grayscale region.

또한, 상기의 불량을 줄이기 위해 0 계조(Gray)의 감마기준전압을 높여 1 계조의 감마기준전압과의 전압편차를 줄이면, 0 계조(Gray)에 대한 감마기준전압이 높아져 표시장치가 저계조 영상 프레임을 디더링 제어 없이 디스플레이 할 때 휘선 불량으로 나타나는 문제가 발생한다.In addition, if the voltage deviation from the gamma reference voltage of gray level 1 is reduced by increasing the gamma reference voltage of gray level 0 to reduce the above defects, the gamma reference voltage of gray level 0 is increased and the display device displays a low gray level image. When a frame is displayed without dithering control, there is a problem that appears as a bright line defect.

본 발명은, 저계조 영상 프레임에 대하여 디더링 제어 동작을 할 때, 0 계조의 전압을 감마기준전압들의 0 계조가 아닌 이들과 독립적으로 생성된 디더링 전압을 사용함으로써, 저계조 영역에서의 휘도 불량을 개선한 표시장치 및 구동방법을 제공함에 그 목적이 있다.According to the present invention, when a dithering control operation is performed on a low grayscale image frame, the luminance defect in the low grayscale region is reduced by using the 0 grayscale voltage as the dithering voltage generated independently of the nonzero grayscale voltages of the gamma reference voltages. An object of the present invention is to provide an improved display device and a driving method.

본 발명에 따른 표시장치는, 복수의 데이터 라인과 복수의 게이트 라인이 배치되고, 복수의 서브픽셀이 매트릭스 타입으로 배치된 표시패널, 상기 복수의 데이터 라인을 구동하는 데이터 드라이버, 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러, 감마기준전압과 특정 계조에 대응하는 디더링 전압을 생성하여 공급하는 전압 생성부를 포함하고, 상기 데이터 드라이버는, 상기 표시패널에 대한 디더링 동작시 상기 디더링 전압을 표시패널의 데이터 전압으로 공급하도록 하고, 상기 타이밍 컨트롤러는, 상기 표시패널이 디스플레이 모드에서 디더링 동작할 때, 영상프레임이 저계조에 대한 것인지를 판단하고, 저계조에 대한 디더링 동작으로 판단되면, 상기 전압 생성부로부터 공급되는 디더링 전압을 이용하여 디더링 동작 하도록 결정하는 저계조 디더링 제어부를 포함함으로써, 저계조 영역에서의 휘도 불량을 개선한 효과가 있다.A display device according to the present invention includes a display panel in which a plurality of data lines and a plurality of gate lines are disposed and a plurality of subpixels are disposed in a matrix type, a data driver driving the plurality of data lines, and controlling the data driver a timing controller, a voltage generator generating and supplying a gamma reference voltage and a dithering voltage corresponding to a specific gray level, wherein the data driver supplies the dithering voltage as a data voltage of the display panel during a dithering operation on the display panel and the timing controller determines whether the image frame is for a low grayscale when the display panel performs a dithering operation in the display mode, and when it is determined that the low grayscale is a dithering operation for the low grayscale, dithering the voltage supplied from the voltage generator By including a low gray level dithering control unit that determines to perform a dithering operation using a voltage, there is an effect of improving luminance in a low gray level region.

또한, 본 발명에 따른 표시장치 구동방법은, 복수의 데이터 라인과 복수의 게이트 라인이 배치되고, 복수의 서브픽셀이 매트릭스 타입으로 배치된 표시패널, 상기 복수의 데이터 라인을 구동하는 데이터 드라이버, 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러 및 감마기준전압과 특정 계조에 대응하는 디더링 전압을 공급하는 전압 생성부를 포함하는 표시장치의 구동방법에 있어서, 상기 표시패널이 디스플레이 모드에서 디더링 동작을 할 때, 디더링 제어를 하는 영상프레임이 저계조인지를 판단하는 단계, 상기 저계조에 대해 디더링 제어를 하는 경우, 특정 계조에 대응하는 디더링 전압 이용하도록 결정하는 단계, 상기 특정 계조의 디더링 전압과 전압 생성부에서 공급하는 감마기준전압을 이용하여 디더링 동작을 함으로써, 저계조 영역에서의 휘도 불량을 개선한 효과가 있다.In addition, the display device driving method according to the present invention includes a display panel in which a plurality of data lines and a plurality of gate lines are disposed and a plurality of subpixels are disposed in a matrix type, a data driver driving the plurality of data lines, and the A driving method of a display device comprising: a timing controller for controlling a data driver; and a voltage generator for supplying a gamma reference voltage and a dithering voltage corresponding to a specific gray level; Determining whether the image frame in which the gradation is low gradation, determining to use a dithering voltage corresponding to a specific gradation when dithering control for the low gradation is performed; By performing the dithering operation using the gamma reference voltage, there is an effect of improving the luminance defect in the low grayscale region.

본 발명의 표시장치 및 구동방법은, 저계조 영상 프레임에 대하여 디더링 제어 동작을 할 때, 0 계조의 전압을 감마기준전압들의 0 계조가 아닌 이들과 독립적으로 생성된 디더링 전압을 사용함으로써, 저계조 영역에서의 휘도 불량을 개선한 효과가 있다.In the display device and driving method of the present invention, when a dithering control operation is performed on a low grayscale image frame, the low grayscale voltage is used as the zero grayscale voltage by using a dithering voltage generated independently of the nonzero grayscale of the gamma reference voltages. There is an effect of improving the luminance defect in the area.

도 1은 본 발명에 따른 표시장치의 구성도이다.
도 2a 내지 도 2c는 시간 디더링 제어방법을 설명하기 위한 도면이다.
도 3a 및 도 3b는 표시장치에 대해 저계조 디더링 제어방법과 이로 인하여 발생하는 세로선 불량을 도시한 도면이다.
도 4는 본 발명에 따른 표시장치의 저계조 디더링 제어방법을 설명하기 위한 도면이다.
도 5는 본 발명에 따른 표시장치의 저계조 디더링 시스템을 도시한 도면이다.
도 6은 본 발명에 따른 표시장치의 저계조 디더링 제어부를 도시한 도면이다.
도 7은 본 발명에 따른 저계조 디더링 제어방법에서 디더링 전압을 도시한 도면이다.
도 8은 본 발명에 따른 표시장치에서 디더링 제어방법을 설명하기 위한 플로챠트이다.
도 9는 저계조 디더링 제어를 할 때, 표시장치에 공급되는 감마기준전압을 사용하는 경우의 전압 편차를 도시한 도면이다.
도 10은 본 발명에 따른 표시장치에서 저계조 디더링 제어를 할 때, 블랙(0 gray) 감마전압을 별도의 디더링 전압으로 사용하는 경우의 전압 편차를 도시한 도면이다.1 is a block diagram of a display device according to the present invention.
2A to 2C are diagrams for explaining a time dithering control method.
3A and 3B are diagrams illustrating a low gray level dithering control method for a display device and a vertical line defect caused thereby.
4 is a view for explaining a low gray level dithering control method of a display device according to the present invention.
5 is a diagram illustrating a low gray level dithering system of a display device according to the present invention.
6 is a diagram illustrating a low gray level dithering control unit of a display device according to the present invention.
7 is a diagram illustrating a dithering voltage in the low grayscale dithering control method according to the present invention.
8 is a flowchart illustrating a dithering control method in a display device according to the present invention.
9 is a diagram illustrating a voltage deviation when a gamma reference voltage supplied to a display device is used when low gray level dithering control is performed.
10 is a diagram illustrating a voltage deviation when a black (0 gray) gamma voltage is used as a separate dithering voltage when a low gray scale dithering control is performed in the display device according to the present invention.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In adding reference numerals to components of each drawing, the same components may have the same reference numerals as much as possible even though they are indicated in different drawings. In addition, in describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description may be omitted.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In addition, in describing the components of the present invention, terms such as first, second, A, B, (a), (b), etc. may be used. These terms are only for distinguishing the elements from other elements, and the essence, order, order, or number of the elements are not limited by the terms. When it is described that a component is “connected”, “coupled” or “connected” to another component, the component may be directly connected or connected to the other component, but other components may be interposed between each component. It should be understood that each component may be “interposed” or “connected”, “coupled” or “connected” through another component.

도 1은 본 발명에 따른 표시장치의 구성도이다.1 is a block diagram of a display device according to the present invention.

도 1을 참조하면, 본 발명에 따른 표시장치(100)는, 표시패널(110), 데이터 드라이버(120), 게이트 드라이버(130), 타이밍 컨트롤러(140) 등을 포함한다.Referring to FIG. 1 , a display device 100 according to the present invention includes a display panel 110 , a data driver 120 , a gate driver 130 , a timing controller 140 , and the like.

표시패널(110)에는, 제1방향으로 다수의 데이터 라인(DL: Data Line)이 배치되고, 제1방향과 교차하는 제2방향으로 다수의 게이트 라인(GL: Gate Line)이 배치되며, 다수의 서브픽셀(SP: Sub Pixel)이 매트릭스 타입으로 배치된다. 데이터 드라이버(120)는, 데이터 라인들로 데이터 전압을 공급하여 데이터 라인들을 구동한다.In the display panel 110 , a plurality of data lines (DL) are disposed in a first direction, and a plurality of gate lines (GL) are disposed in a second direction crossing the first direction, and the plurality of of sub-pixels (SP) are arranged in a matrix type. The data driver 120 drives the data lines by supplying a data voltage to the data lines.

게이트 드라이버(130)는, 게이트 라인들로 스캔 신호를 순차적으로 공급하여 게이트 라인들을 순차적으로 구동한다. 타이밍 컨트롤러(140)는, 데이터 드라이버(120) 및 게이트 드라이버(130)로 제어신호를 공급하여, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어한다.The gate driver 130 sequentially drives the gate lines by sequentially supplying scan signals to the gate lines. The timing controller 140 supplies a control signal to the data driver 120 and the gate driver 130 to control the data driver 120 and the gate driver 130 .

타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 호스트 시스템(160)에서 입력되는 영상데이터(Data)를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터(Data')를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다. The timing controller 140 starts a scan according to the timing implemented in each frame, and converts the image data (Data) input from the host system 160 to match the data signal format used by the data driver 120 . It outputs the image data (Data') and controls the data drive at an appropriate time according to the scan.

게이트 드라이버(130)는, 타이밍 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 게이트 라인들로 순차적으로 공급하여 게이트 라인들을 순차적으로 구동한다.The gate driver 130 sequentially drives the gate lines by sequentially supplying a scan signal of an on voltage or an off voltage to the gate lines under the control of the timing controller 140 .

게이트 드라이버(130)는, 구동 방식에 따라서, 도 1에서와 같이, 표시패널(110)의 일 측에만 위치할 수도 있고, 경우에 따라서는, 양측에 위치할 수도 있다.The gate driver 130 may be positioned on only one side of the display panel 110 as shown in FIG. 1 or, in some cases, on both sides, according to a driving method.

또한, 게이트 드라이버(130)는, 다수의 게이트 드라이버 집적회로(Gate Driver IC, GDIC #1, ..., GDIC #N, N: 1 이상의 자연수)를 포함할 수 있는데, 이러한 다수의 게이트 드라이버 집적회로(GDIC #1, ..., GDIC #N)는, 테이프 오토메티드 본딩(TAB: Tape AuTrmated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.Also, the gate driver 130 may include a plurality of gate driver integrated circuits (Gate Driver IC, GDIC #1, ..., GDIC #N, N: a natural number equal to or greater than 1). The circuits GDIC #1, ..., GDIC #N are connected to a bonding pad of the display panel 110 by a tape automated bonding (TAB) method or a chip-on-glass (COG) method. It may be connected or implemented as a GIP (Gate In Panel) type and disposed directly on the display panel 110 , or may be integrated and disposed on the display panel 110 in some cases.

위에서 언급한 다수의 게이트 드라이버 집적회로(GDIC #1, ..., GDIC #N) 각각은 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다.Each of the above-mentioned plurality of gate driver integrated circuits (GDIC #1, ..., GDIC #N) may include a shift register, a level shifter, and the like.

데이터 드라이버(120)는, 특정 게이트 라인이 열리면, 타이밍 컨트롤러(140)로부터 수신한 영상데이터(Data')를 아날로그 형태의 데이터 전압(Vdata)으로 변환하여 데이터 라인들로 공급함으로써, 데이터 라인들을 구동한다. When a specific gate line is opened, the data driver 120 converts the image data Data' received from the timing controller 140 into an analog data voltage Vdata and supplies it to the data lines, thereby driving the data lines. do.

데이터 드라이버(120)는, 다수의 소스 드라이버 집적회로(Source Driver IC, 데이터 드라이버 집적회로(Data Driver IC)라고도 함, SDIC #1, ... , SDIC #M, M: 1 이상의 자연수)를 포함할 수 있는데, 이러한 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M)는, 테이프 오토메티드 본딩(TAB: Tape AuTrmated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.The data driver 120 includes a plurality of source driver integrated circuits (Source Driver IC, also referred to as Data Driver IC, SDIC #1, ..., SDIC #M, M: a natural number greater than or equal to 1). The plurality of source driver integrated circuits (SDIC #1, ... , SDIC #M) may use a tape automatic bonding (TAB) method or a chip-on-glass (COG) method for the display panel ( It may be connected to a bonding pad of the 110 , or may be directly disposed on the display panel 110 , or may be integrated and disposed on the display panel 110 in some cases.

위에서 언급한 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M) 각각은, 쉬프트 레지스터, 래치, 디지털 아날로그 컨버터(DAC: Digital Analog Converter), 출력 버터 등을 포함하고, 경우에 따라서, 서브픽셀 보상을 위해 아날로그 전압 값을 센싱하여 디지털 값으로 변환하고 센싱 데이터를 생성하여 출력하는 아날로그 디지털 컨버터(ADC: Analog Digital Converter)를 더 포함할 수 있다.Each of the plurality of source driver integrated circuits (SDIC #1, ... , SDIC #M) mentioned above includes a shift register, a latch, a digital analog converter (DAC), an output butter, etc., and in some cases Accordingly, for sub-pixel compensation, an analog-to-digital converter (ADC) for sensing an analog voltage value, converting it into a digital value, and generating and outputting sensed data may be further included.

다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M)는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M) 각각에서, 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타 단은 표시패널(110)에 본딩된다. The plurality of source driver integrated circuits SDIC #1, ... , SDIC #M may be implemented in a Chip On Film (COF) method. In each of the plurality of source driver integrated circuits (SDIC #1, ... , SDIC #M), one end is bonded to at least one source printed circuit board (Source Printed Circuit Board), and the other end is the display panel 110 . is bonded to

한편, 위에서 언급한 호스트 시스템(160)은 입력 영상의 영상데이터(Data)와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 타이밍 컨트롤러(140)로 전송한다.Meanwhile, the above-mentioned host system 160 provides a vertical synchronization signal (Vsync), a horizontal synchronization signal (Hsync), an input data enable (DE: Data Enable) signal, and a clock signal together with the image data (Data) of the input image. Various timing signals including (CLK) and the like are transmitted to the timing controller 140 .

타이밍 컨트롤러(140)는, 호스트 시스템(160)으로부터 입력된 영상데이터(Data)를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터(Data')를 출력하는 것 이외에, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력 받아, 각종 제어 신호들을 생성하여 데이터 드라이버(120) 및 게이트 드라이버(130)로 출력한다.The timing controller 140 converts the image data (Data) input from the host system 160 according to the data signal format used by the data driver 120 to output the converted image data (Data'), In order to control the data driver 120 and the gate driver 130, a vertical synchronization signal (Vsync), a horizontal synchronization signal (Hsync), an input DE signal, a timing signal such as a clock signal is received, and various control signals are generated to output to the data driver 120 and the gate driver 130 .

예를 들어, 타이밍 컨트롤러(140)는, 게이트 드라이버(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 게이트 제어 신호들(GCSs: Gate Control Signals)을 출력한다. 게이트 스타트 펄스(GSP)는 게이트 드라이버(130)를 구성하는 게이트 드라이버 집적회로들(GDIC #1, ..., GDIC #N)의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이버 집적회로들(GDIC #1, ..., GDIC #N)에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 게이트 드라이버 집적회로들(GDIC #1, ..., GDIC #N)의 타이밍 정보를 지정하고 있다.For example, the timing controller 140 controls the gate driver 130 , a gate start pulse (GSP), a gate shift clock (GSC), and a gate output enable signal (GOE). : Gate Control Signals (GCSs) including Gate Output Enable) are output. The gate start pulse GSP controls operation start timings of the gate driver integrated circuits GDIC #1, ..., GDIC #N constituting the gate driver 130 . The gate shift clock GSC is a clock signal commonly input to the gate driver integrated circuits GDIC #1, ..., GDIC #N, and controls the shift timing of the scan signal (gate pulse). The gate output enable signal GOE designates timing information of the gate driver integrated circuits GDIC #1, ..., GDIC #N.

타이밍 컨트롤러(140)는, 데이터 드라이버(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 데이터 제어 신호들(DCSs: Data Control Signals)을 출력한다. 소스 스타트 펄스(SSP)는 데이터 드라이버(120)를 구성하는 소스 드라이버 집적회로들(SDIC #1, ... , SDIC #M)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로들(SDIC #1, ... , SDIC #M) 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 드라이버(120)의 출력 타이밍을 제어한다. 경우에 따라서, 데이터 드라이버(120)의 데이터 전압의 극성을 제어하기 위하여, 데이터 제어 신호들(DCSs)에 극성 제어 신호(POL)가 더 포함될 수 있다. 데이터 드라이버(120)에 입력된 영상데이터(Data')가 mini LVDS(Low Voltage Differential Signaling) 인터페이스 규격에 따라 전송된다면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.The timing controller 140 controls the data driver 120 , a source start pulse (SSP), a source sampling clock (SSC), and a source output enable signal (SOE). ) and the like, and output data control signals (DCSs: Data Control Signals). The source start pulse SSP controls the data sampling start timing of the source driver integrated circuits SDIC #1, ..., SDIC #M constituting the data driver 120 . The source sampling clock SSC is a clock signal that controls the sampling timing of data in each of the source driver integrated circuits SDIC #1, ..., SDIC #M. The source output enable signal SOE controls the output timing of the data driver 120 . In some cases, a polarity control signal POL may be further included in the data control signals DCSs to control the polarity of the data voltage of the data driver 120 . If the image data Data' input to the data driver 120 is transmitted according to the mini LVDS (Low Voltage Differential Signaling) interface standard, the source start pulse SSP and the source sampling clock SSC may be omitted.

도 1을 참조하면, 표시장치(100)는, 표시패널(110), 데이터 드라이버(120) 및 게이트 드라이버(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(150)를 더 포함할 수 있다. Referring to FIG. 1 , the display device 100 includes a power controller ( 150) may be further included.

이러한 전원 컨트롤러(150)는 전원 관리 집적회로(PMIC: Power Management IC)라고도 한다. Such a power controller 150 is also referred to as a power management integrated circuit (PMIC).

도 1에 간략하게 도시된 표시장치(100)는, 일 예로, 액정표시장치(LCD: Liquid Crystal Display Device), 플라즈마 표시장치(Plasma Display Device), 유기발광 표시장치(OLED: Organic Light Emitting Display Device) 등 중 하나일 수 있다. The display device 100 schematically illustrated in FIG. 1 is, for example, a liquid crystal display device (LCD), a plasma display device, and an organic light emitting display device (OLED). ) and so on.

전술한 표시패널(110)에 형성된 각 서브픽셀(SP)에는, 트랜지스터, 커패시터 등의 회로 소자가 형성되어 있다. 예를 들어, 표시패널(110)이 유기발광 표시장치의 표시패널인 경우, 각 서브픽셀에는 유기발광 다이오드(OLED: Organic Light Emitting Diode), 둘 이상의 트랜지스터(Transistor) 및 하나 이상의 커패시터(Capacitor) 등으로 이루어진 회로가 형성되어 있다.Circuit elements, such as a transistor and a capacitor, are formed in each subpixel SP formed in the above-described display panel 110 . For example, when the display panel 110 is a display panel of an organic light emitting display device, each sub-pixel includes an organic light emitting diode (OLED), two or more transistors, one or more capacitors, etc. A circuit consisting of

표시패널(110)이 유기발광 표시장치의 표시패널인 경우, 유기발광 다이오드(OLED)의 자발광원 특성에 의해 저계조 영역에서 계조 구분이 되지 않는 계조 뭉침 현상이 발생되는 문제가 있다.When the display panel 110 is a display panel of an organic light emitting diode display, there is a problem in that gray levels are not distinguished in a low gray level region due to the characteristics of a self-luminous light source of the organic light emitting diode (OLED).

이러한 저계조 뭉침 불량을 개선하기 위해 유기발광 표시장치는 디더링 제어방법을 사용하고 있다. 디더링 제어방법은 공간 디더링 제어방법과 시간 디더링 제어방법 및 시공간 디더링 제어방법으로 구분된다.In order to improve the low grayscale aggregation defect, the organic light emitting diode display uses a dithering control method. The dithering control method is divided into a spatial dithering control method, a temporal dithering control method, and a spatiotemporal dithering control method.

이하, 시간 디더링 제어방법을 중심으로 구체적으로 설명하면 다음과 같다.Hereinafter, the temporal dithering control method will be described in detail as follows.

도 2a 내지 도 2c는 시간 디더링 제어방법을 설명하기 위한 도면이다.2A to 2C are diagrams for explaining a time dithering control method.

도 2a 내지 도 2c를 참조하면, 시간 디더링 제어방법은 서로 다른 출력 계조들을 일정 시간 동안 반복하면, 두 개의 서로 다른 출력 계조의 중간 범위에서 계조가 나타난다. 이를 타겟 계조라고 하는데, 출력 계조들의 파형에 따라 다양한 타겟 계조가 출력될 수 있다.Referring to FIGS. 2A to 2C , in the temporal dithering control method, when different output grayscales are repeated for a predetermined time, a grayscale appears in an intermediate range between two different output grayscales. This is referred to as a target grayscale, and various target grayscales may be output according to waveforms of the output grayscales.

도 2a는 저계조 출력 계조를 톱니파형 형태로 0 계조와 1 계조를 반복함으로써, 출력 계조의 최상위 1 계조(gray)와 최하위 0 계조(gray) 사이의 소수점 계조가 타겟 계조로 표현되는 것을 볼 수 있다.FIG. 2A shows that, by repeating the low grayscale output grayscale in the form of a sawtooth waveform, the decimal point grayscale between the highest 1 grayscale and the lowest 0 grayscale of the output grayscale is expressed as the target grayscale. have.

도 2b와 도 2c는 도 2a의 출력 계조 파형보다 최상위 1 계조(gray)의 유지 시간을 보다 길게 하면, 0 계조와 1 계조 사이에서 도 2a의 타겟 계조보다 더 높은 타겟 계조가 표현되는 것을 볼 수 있다.In FIGS. 2B and 2C, it can be seen that when the maintenance time of the highest 1 gray is longer than that of the output gray waveform of FIG. 2A, a target gray level higher than the target gray level of FIG. 2A is expressed between gray levels 0 and 1 have.

예를 들어, 도 2a에서는 0.3 타겟 계조가 구현되었지만, 도 2b와 도 2c는 0.5 타겟 계조와 0.7 타겟 계조가 구현되는 것을 볼 수 있다.For example, it can be seen that 0.3 target grayscale is implemented in FIG. 2A, but 0.5 target grayscale and 0.7 target grayscale are implemented in FIGS. 2B and 2C.

이와 같이, 디더링 제어방법은 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M) 각각이 갖는 계조 표시 능력보다 많은 계조를 표현하기 위한 제어이다.As described above, the dithering control method is a control for expressing more grayscale than the grayscale display capability of each of the plurality of source driver integrated circuits SDIC#1, ..., SDIC#M.

예를 들어, 다수의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M) 각각이 3 비트(Bit)의 영상데이터를 입력 받아 8개의 전압 레벨을 생성할 수 있다고 할 때, 디더링 제어는, 8개의 계조가 아니라 더 많은 32개의 계조를 표현하기 위한 영상제어 방식일 수 있다.For example, assuming that each of the plurality of source driver integrated circuits (SDIC #1, ... , SDIC #M) can generate 8 voltage levels by receiving 3 bits of image data, dithering control may be an image control method for expressing more 32 gray levels instead of 8 gray levels.

도 3a 및 도 3b는 표시장치에 대해 저계조 디더링 제어방법과 이로 인하여 발생하는 세로선 불량을 도시한 도면이다.3A and 3B are diagrams illustrating a low gray level dithering control method for a display device and a vertical line defect caused thereby.

도 3a 및 도 3b를 참조하면, 특히, 표시패널(110)이 유기발광 표시장치의 표시패널인 경우, 유기발광 다이오드가 저계조 영역에서 계조 뭉침 현상이 발생하는데, 이를 개선하기 위해 디더링 제어방법을 사용한다. 물론, 저계조 이외의 영역에서도 디더링 제어방법을 사용할 수 있다.Referring to FIGS. 3A and 3B , in particular, when the display panel 110 is a display panel of an organic light emitting diode display, the organic light emitting diode has gray scale aggregation in a low gray scale region. In order to improve this, a dithering control method is used. use. Of course, the dithering control method can be used in areas other than the low gray scale.

하지만, 저계조 디더링 제어방법은 표시장치(100)에서 사용하는 감마기준전압들 중 저계조인 전압을 이용하기 때문에 0 계조(Gray)와 1 계조(Gray) 사이의 전압 편차(V1)가 큰 단점이 있다.However, since the low gray level dithering control method uses a low gray level voltage among the gamma reference voltages used in the display device 100, the voltage deviation V1 between gray level 0 and gray level 1 is large. There is this.

저계조 디더링 제어에 사용하는 0 계조의 감마기준전압과 1 계조의 감마기준전압의 전압 편차(V1)가 크면, 저계조 영상 프레임에서 0 계조와 1 계조가 세로선 방향으로 서로 구분되어 보이는 불량이 발생한다(도 3b 참조).If the voltage deviation (V1) between the 0 gray scale gamma reference voltage and the 1 gray scale gamma reference voltage used for low gray level dithering control is large, a defect occurs in which gray scale 0 and gray scale 1 are separated from each other in the vertical line direction in the low gray scale image frame. (see Fig. 3b).

즉, 0 계조와 1 계조의 중간의 계조에 해당하는 영상 프레임이 표시되지 않고, 이들 0 계조와 1 계조가 구분되어 보이는 불량이 발생된다.That is, an image frame corresponding to an intermediate gray level between the 0 gray level and the 1 gray level is not displayed, and a defect in which the 0 gray level and the 1 gray level are distinguished occurs.

본 발명의 표시장치 및 구동방법은, 저계조 디더링 제어방법을 적용할 때, 외부 전원으로부터 0 계조(블랙)에 해당하는 별도의 디더링 전압(DV)을 이용하여, 1 계조의 감마기준전압과 디더링 전압(DV) 사이의 전압 편차를 줄여, 저계조 영역에서 발생하는 세로선 불량을 방지하도록 하였다.In the display device and driving method of the present invention, when a low gray level dithering control method is applied, a separate dithering voltage (DV) corresponding to 0 gray level (black) is used from an external power source to dither the 1 gray level gamma reference voltage and dithering. The voltage deviation between the voltages DV was reduced to prevent a vertical line defect occurring in the low grayscale region.

도 4는 본 발명에 따른 표시장치의 저계조 디더링 제어방법을 설명하기 위한 도면이고, 도 5는 본 발명에 따른 표시장치의 저계조 디더링 시스템을 도시한 도면이며, 도 6은 본 발명에 따른 표시장치의 저계조 디더링 제어부를 도시한 도면이고, 도 7은 본 발명에 따른 저계조 디더링 제어방법에서 디더링 전압을 도시한 도면이다.4 is a view for explaining a method for controlling low gray level dithering of a display device according to the present invention, FIG. 5 is a view showing a low gray level dithering system of a display device according to the present invention, and FIG. 6 is a display according to the present invention It is a diagram illustrating a low gray level dithering control unit of the apparatus, and FIG. 7 is a diagram illustrating a dithering voltage in the low gray level dithering control method according to the present invention.

도 4를 참조하면, 본 발명의 표시장치 및 구동방법은, 저계조 디더링 제어방법을 적용할 때, 0 계조에 대응하는 전압을 디스플레이 모드에서 사용하는 0 계조의 감마기준전압을 사용하지 않고, 전압 공급부(503)에서 저계조 디더링을 위해 독립적으로 생성한 디더링 전압(DV)을 이용한다.Referring to FIG. 4 , in the display device and driving method of the present invention, when the low gray level dithering control method is applied, the voltage corresponding to the zero gray level is not used in the display mode, and the gamma reference voltage of the zero gray level is not used. The supply unit 503 uses the independently generated dithering voltage DV for low gray level dithering.

따라서, 0 계조의 전압과 1 계조의 전압 편차가 V2로써, 0 계조와 1 계조의 감마기준전압들을 사용할 때보다 전압 편차가 줄어들어, 저계조 디더링 제어 동작으로 인하여 발생하던 세로 방향의 계조띠 불량을 줄이도록 하였다.Therefore, the voltage deviation between grayscale 0 and grayscale 1 is V2, and the voltage deviation is reduced compared to when the gamma reference voltages of grayscale 0 and 1 are used. was made to decrease.

도 5 및 도 6에 도시된 바와 같이, 본 발명에 따른 저계조 디더링 시스템은, 표시패널(110)과, 상기 표시패널(110)에 계조별 계조전압(데이터 전압)을 공급하는 소스 드라이버 IC(SDIC)와, 상기 소스 드라이버 IC(SDIC)에 공급하는 감마기준전압들(RV0~RV9)을 생성하는 전압 생성부(503)와, 상기 전압 생성부(503)의 전압 생성을 제어하는 전압 제어부(500)를 포함한다. 상기 전압 생성부(503)과 전압 제어부(500)는 도 1의 전원 컨트롤러(150)일 수 있다.5 and 6 , the low gray level dithering system according to the present invention includes a display panel 110 and a source driver IC ( SDIC), a voltage generator 503 that generates gamma reference voltages RV0 to RV9 supplied to the source driver IC SDIC, and a voltage controller that controls voltage generation of the voltage generator 503 ( 500) is included. The voltage generator 503 and the voltage controller 500 may be the power controller 150 of FIG. 1 .

또한, 상기 소스 드라이버 IC(SDIC) 내에 또는 타이밍 컨트롤러(140) 내에 저계조 디더링 제어부(600)가 배치되고, 저계조 디더링 제어부(600) 내에는 표시패널(110)의 디더링 동작시 저계조 디더링인지 여부를 판단하는 판단부(601)와, 상기 판단부(601)의 결정에 의해 감마기준전압들(RV0~RV9)을 이용하여 디더링 제어를 할 것인지 0 계조에 대해서는 별도로 전압 생성부(503)에서 생성된 디더링 전압(DV)을 이용하여 저계조 디더링 제어를 할 것인지를 결정하는 결정부(602)를 포함한다.In addition, the low gray level dithering control unit 600 is disposed in the source driver IC (SDIC) or in the timing controller 140 , and in the low gray level dithering control unit 600 , low gray level dithering is performed during the dithering operation of the display panel 110 . The determination unit 601 for determining whether or not to perform dithering control using the gamma reference voltages RV0 to RV9 according to the determination of the determination unit 601 is separately performed by the voltage generator 503 for the 0 grayscale. and a determining unit 602 that determines whether to perform low gray level dithering control using the generated dithering voltage DV.

따라서, 본 발명의 표시장치 구동방법은, 표시패널(110)이 디스플레이 모드로 동작하고, 이후 디더링 제어에 따른 구동을 할 때, 고계조 영역 또는 저계조 영역 별 디더링 제어를 달리하여 보다 정밀한 계조 표현을 할 수 있도록 한다.Accordingly, in the display device driving method of the present invention, when the display panel 110 operates in the display mode and then drives according to the dithering control, the dithering control is different for each high grayscale region or each low grayscale region to express more precise grayscale. to be able to do

특히, 본 발명에서는 저계조 영역에서 계조 구분이 되지 않는(계조 뭉침) 문제를 해소하기 위해 저계조 디더링 제어방법을 중심으로 설명하지만, 저계조 영역뿐만 아니라 고계조 영역에서도 디더링 제어를 진행할 수 있다.In particular, in the present invention, the low gray level dithering control method is mainly described in order to solve the problem of gray level not being distinguished (gray level clustering) in the low gray level area, but dithering control can be performed not only in the low gray level area but also in the high gray level area.

따라서, 표시패널(110)이 디스플레이 모드에서 디더링 제어 동작을 하면, 저계조 디더링 제어부(600)의 판단부(601)에서는 현재 디더링 제어가 저계조 영상 프레임에 대해 이루어져야 하는 것인지 저계조가 아닌 영상 프레임 영역에서 디더링 제어가 이루어지는지를 판단한다.Accordingly, when the display panel 110 performs a dithering control operation in the display mode, the determination unit 601 of the low gray level dithering control unit 600 determines whether the current dithering control should be performed on the low gray level image frame or not on the low gray level image frame. It is determined whether dithering control is performed in the region.

상기 판단부(601)가 진행할 디더링 제어가 저계조 영상 프레임에서 이루어진다고 판단하면, 결정부(602)에서는 전압 생성부(503)에서 0 계조와 대응되는 디더링 전압(DV)을 이용하여 저계조 디더링 제어를 진행하도록 결정한다.If the determination unit 601 determines that the dithering control to be performed is performed on the low gray level image frame, the determination unit 602 performs low gray level dithering by using the dithering voltage DV corresponding to the 0 gray level in the voltage generator 503 . Decide to proceed with control.

반면, 디더링 제어가 저계조가 아닌 영역에서 동작하는 것이라고 판단되면, 전압 생성부(503)에서 소스 드라이버 IC로 공급하는 감마기준전압들(RV0~RV9)을 이용하여 디더링 제어를 하도록 한다.On the other hand, if it is determined that the dithering control operates in a non-low grayscale region, the dithering control is performed using the gamma reference voltages RV0 to RV9 supplied from the voltage generator 503 to the source driver IC.

이때, 전압 제어부(500)에서는 전압 생성부(503)가 감마기준전압들을 생성과 별도의 독립적으로 디더링 전압(DV)을 생성하도록 제어할 수 있다.In this case, the voltage controller 500 may control the voltage generator 503 to generate the dithering voltage DV independently of generating the gamma reference voltages.

따라서, 도 5를 참조하면, 저계조 디더링 제어 방법에서는 소스 드라이버 IC(SDIC)에서 출력되는 1 계조의 계조전압(데이터 전압)과 디더링 전압(DV)을 이용하여 0 계조와 1 계조 사이에서 소수점 영역의 계조들을 표시패널(110)이 표현할 수 있도록 한다.Accordingly, referring to FIG. 5 , in the low gray level dithering control method, a decimal point region between gray level 0 and gray level 1 using the gray level voltage (data voltage) and dither voltage (DV) of 1 gray level output from the source driver IC (SDIC) so that the display panel 110 can express the gradations of .

도 7에 도시된 바와 같이, 전압 생성부(503)에서 출력되는 감마기준전압들(RV0~RV9) 중 1 계조(gray)의 전압과 대응되는 전압을 RV1(감마기준전압)이라고 할 때, 함께 디더링 제어를 위해 사용하는 0 계조 전압은 RV0를 사용하지 않고, 디더링 전압(DV)을 사용함으로써, 1 계조와 0 계조 사이의 전압 편차가 줄어든 것을 볼 수 있다.As shown in FIG. 7 , when a voltage corresponding to a voltage of one gray among the gamma reference voltages RV0 to RV9 output from the voltage generator 503 is RV1 (gamma reference voltage), together It can be seen that the voltage deviation between grayscale 1 and grayscale 0 is reduced by using the dithering voltage DV instead of RV0 as the zero gray voltage used for dithering control.

따라서, 저계조 영역에서의 디더링 제어 동작시 계조별(0 계조와 1 계조) 구분되어 표시되는 세로선 불량을 줄일 수 있는 효과가 있다.Accordingly, there is an effect of reducing defects in vertical lines displayed separately for each gradation (0 gradation and 1 gradation) during the dithering control operation in the low gradation region.

도 8은 본 발명에 따른 표시장치에서 디더링 제어방법을 설명하기 위한 플로챠트이다.8 is a flowchart illustrating a dithering control method in a display device according to the present invention.

도 8을 참조하면, 본 발명의 디더링 제어방법에 의한 표시장치 구동방법은, 표시패널이 디스플레이 모드로 동작하는 단계(S801)와, 상기 디스플레이 모드 동작에서 디더링 제어방법에 따라 표시장치를 구동할 때, 디더링 제어방법이 저계조 디더링 방법인지를 판단하는 단계(S802)와, 상기 디더링 제어방법이 저계조 디더링 방법인 경우, 0 계조에 대응하는 별도의 디더링 전압(DV)을 이용하여 저계조 디더링 제어방법에 따라 표시장치를 구동하는 단계(S803)를 포함한다.Referring to FIG. 8 , in the method of driving a display device according to the dithering control method of the present invention, when the display panel is operated in the display mode ( S801 ), and the display device is driven according to the dithering control method in the display mode operation, , determining whether the dithering control method is a low gray level dithering method (S802); and driving the display device according to the method ( S803 ).

만약, 디더링 제어방법이 저계조 디더링 방법이 아닌 경우, 전압 생성부에서 계조전압들 생성을 위해 공급되는 감마기준전압들(RV0~RV9)을 이용하여 디더링 제어방법에 따라 표시장치를 구동하는 단계(S804)를 포함한다.If the dithering control method is not the low gray level dithering method, driving the display device according to the dithering control method using the gamma reference voltages RV0 to RV9 supplied to generate gray level voltages from the voltage generator ( S804).

본 발명에서는 상기 특정 계조(0 계조)의 디더링 전압과 전압 생성부에서 공급하는 감마기준전압 중 1 계조와 대응되는 전압을 이용하여, 저계조 디더링 제어에 따라 표시장치를 구동한다.In the present invention, the display device is driven according to the low gray level dithering control using the dithering voltage of the specific gray level (0 gray level) and the voltage corresponding to the 1 gray level among the gamma reference voltage supplied from the voltage generator.

따라서, 디더링 제어에 따른 동작에서 특정 계조의 디더링 전압은 전압 생성부에서 감마기준전압들과는 독립하여 생성된 디더링 전압을 사용하기 때문에 0 계조와 1 계조의 감마기준저압과의 전압 편차를 줄일 수 있다.Therefore, in the operation according to the dithering control, since the voltage generator uses the dithering voltage generated independently of the gamma reference voltages for the dithering voltage of a specific grayscale, the voltage deviation between the 0 grayscale and the 1 grayscale gamma reference low voltage can be reduced.

즉, 본 발명의 디더링 제어에 따른 표시패널의 구동에서는 0 계조의 디더링 전압과 1 계조의 감마기준전압 간의 전압 편차가 0계조와 1계조의 감마기준전압들 간의 전압 편차보다 작은 특징을 가지고 있다.That is, in the driving of the display panel according to the dithering control of the present invention, the voltage deviation between the 0 grayscale dithering voltage and the 1 grayscale gamma reference voltage is smaller than the voltage deviation between the 0 grayscale and the 1 grayscale gamma reference voltages.

이와 같이, 본 발명의 표시장치 및 구동방법은, 저계조 영상 프레임에 대하여 디더링 제어 동작을 할 때, 0 계조의 전압을 감마기준전압들의 0 계조가 아닌 이들과 독립적으로 생성된 디더링 전압을 사용함으로써, 저계조 영역에서의 휘도 불량을 개선한 효과가 있다.As described above, in the display device and driving method of the present invention, when a dithering control operation is performed on a low grayscale image frame, the 0 grayscale voltage is used as a dithering voltage generated independently of the nonzero grayscale of the gamma reference voltages. , there is an effect of improving the luminance defect in the low grayscale region.

도 9는 저계조 디더링 제어를 할 때, 표시장치에 공급되는 감마기준전압을 사용하는 경우의 전압 편차를 도시한 도면이고, 도 10은 본 발명에 따른 표시장치에서 저계조 디더링 제어를 할 때, 블랙(0 gray) 감마전압을 별도의 디더링 전압으로 사용하는 경우의 전압 편차를 도시한 도면이다.9 is a diagram illustrating a voltage deviation when a gamma reference voltage supplied to a display device is used when low gray level dithering control is performed, and FIG. 10 is a diagram illustrating low gray level dithering control in the display device according to the present invention. A diagram illustrating voltage deviation when a black (0 gray) gamma voltage is used as a separate dithering voltage.

도 9를 참조하면, 본 발명의 표시장치 및 구동방법에서와 같이, 디더링 전압(DV)을 별도로 사용하지 않으면, 0 계조와 대응되는 감마기준전압이 0.2[V]이고, 1 계조와 대응되는 감마기준전압이 2.5[V]가 되어 전압 편차가 2. 3[V]가 된다.Referring to FIG. 9 , as in the display device and driving method of the present invention, if the dithering voltage DV is not separately used, the gamma reference voltage corresponding to the 0 gray scale is 0.2 [V], and the gamma reference voltage corresponding to the 1 gray scale is 0.2 [V]. The reference voltage becomes 2.5[V] and the voltage deviation becomes 2.3[V].

하지만, 도 10을 참조하면, 0 계조를 2.0[V]의 디더링 전압(DV)으로 바꾸면, 전압 편차가 0.5[V]가 되어 감마기준전압들을 모두 사용할 때 보다 훨씬 전압 편차가 줄어드는 것을 볼 수 있다.However, referring to FIG. 10 , when grayscale 0 is changed to a dithering voltage (DV) of 2.0 [V], the voltage deviation becomes 0.5 [V], and it can be seen that the voltage deviation is much reduced compared to when all of the gamma reference voltages are used. .

따라서, 본 발명의 표시장치 및 구동방법은, 저계조 영역에서 계조별 전압 편차로 인한 세로띠 불량을 개선할 수 있는 효과가 있다.Accordingly, the display device and the driving method of the present invention have the effect of improving the vertical band defect due to the voltage deviation for each gray level in the low gray level region.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description and the accompanying drawings are merely illustrative of the technical spirit of the present invention, and those of ordinary skill in the art to which the present invention pertains can combine configurations within a range that does not depart from the essential characteristics of the present invention. , various modifications and variations such as separation, substitution and alteration will be possible. Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

100: 표시장치
110: 표시패널
120: 데이터 드라이버
130: 게이트 드라이버
140: 타이밍 컨트롤러100: display device
110: display panel
120: data driver
130: gate driver
140: timing controller

Claims (10)

복수의 데이터 라인과 복수의 게이트 라인이 배치되고, 복수의 서브픽셀이 매트릭스 타입으로 배치된 표시패널;
상기 복수의 데이터 라인을 구동하는 데이터 드라이버;
상기 데이터 드라이버를 제어하는 타이밍 컨트롤러; 및
감마기준전압과 0 계조의 디더링 전압을 생성하여 공급하는 전압 생성부를 포함하고,
상기 데이터 드라이버는,
상기 표시패널에 대한 디더링 동작시 상기 디더링 전압을 표시패널의 데이터 전압으로 공급하도록 하고,
상기 타이밍 컨트롤러는,
상기 표시패널이 디스플레이 모드에서 디더링 동작할 때, 영상프레임이 저계조에 대한 것인지를 판단하고, 저계조에 대한 디더링 동작으로 판단되면, 상기 전압 생성부로부터 공급되는 1 계조의 감마기준전압과 상기 0 계조의 디더링 전압을 이용하여 디더링 동작 하도록 결정하는 저계조 디더링 제어부를 포함하는 표시장치.a display panel in which a plurality of data lines and a plurality of gate lines are disposed, and a plurality of subpixels are disposed in a matrix type;
a data driver driving the plurality of data lines;
a timing controller controlling the data driver; and
and a voltage generator for generating and supplying a gamma reference voltage and a dithering voltage of 0 gradation,
The data driver is
supplying the dithering voltage as a data voltage of the display panel during the dithering operation for the display panel;
The timing controller is
When the display panel performs the dithering operation in the display mode, it is determined whether the image frame is for the low grayscale, and when it is determined that the image frame is for the low grayscale, the gamma reference voltage of 1 grayscale supplied from the voltage generator and the 0 A display device comprising: a low gray level dithering control unit that determines to perform a dithering operation using a gray level dithering voltage. 제1항에 있어서,
상기 복수의 서브픽셀 각각은,
유기발광 다이오드와, 상기 유기발광 다이오드를 구동하기 위한 구동 트랜지스터를 포함하는 표시장치.According to claim 1,
Each of the plurality of sub-pixels,
A display device comprising: an organic light emitting diode; and a driving transistor for driving the organic light emitting diode. 제1항에 있어서,
상기 저계조에 대한 디더링 동작은 1 계조의 감마기준전압과 0 계조의 디더링 전압을 이용하는 표시장치.According to claim 1,
The dithering operation for the low gray scale uses a gamma reference voltage of 1 gray and a dithering voltage of 0 gray. 제1항에 있어서,
상기 저계조 디더링 제어부는,
상기 표시패널이 디스플레이 모드에서 디더링 동작할 때, 영상프레임이 저계조에 대한 것인지를 판단하는 판단부와,
상기 판단부에 의해 영상프레임이 저계조로 판단되면 0 계조의 디더링 전압과 1 계조 감마기준전압을 이용하도록 하고, 상기 영상프레임이 저계조가 아닌 경우에는 상기 전압 생성부에서 공급하는 감마기준전압들을 이용하도록 결정하는 결정부를 포함하는 표시장치.According to claim 1,
The low gradation dithering control unit,
a determination unit for determining whether an image frame is of a low gray scale when the display panel performs a dithering operation in a display mode;
When the image frame is determined to be low gray by the determination unit, the 0 gray level dithering voltage and 1 gray level gamma reference voltage are used, and when the image frame is not the low gray level, the gamma reference voltages supplied by the voltage generator are used. A display device comprising a determining unit for determining to use. 제1항에 있어서,
상기 전압 생성부에서 감마기준전압들 및 디더링 전압의 생성을 제어하는 전압 제어부를 더 포함하는 표시장치.According to claim 1,
and a voltage controller configured to control generation of the gamma reference voltages and the dithering voltage in the voltage generator. 복수의 데이터 라인과 복수의 게이트 라인이 배치되고, 복수의 서브픽셀이 매트릭스 타입으로 배치된 표시패널, 상기 복수의 데이터 라인을 구동하는 데이터 드라이버, 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러 및 감마기준전압과 0 계조의 디더링 전압을 공급하는 전압 생성부를 포함하는 표시장치의 구동방법에 있어서,
상기 표시패널이 디스플레이 모드에서 디더링 동작을 할 때, 디더링 제어를 하는 영상프레임이 저계조인지를 판단하는 단계;
상기 저계조에 대해 디더링 제어를 하는 경우, 0 계조의 디더링 전압 이용하도록 결정하는 단계; 및
상기 0 계조의 디더링 전압과 전압 생성부에서 공급하는 1 계조의 감마기준전압을 이용하여 디더링 동작을 하는 표시장치 구동방법.A display panel in which a plurality of data lines and a plurality of gate lines are disposed and a plurality of subpixels are disposed in a matrix type, a data driver driving the plurality of data lines, a timing controller controlling the data driver, and a gamma reference voltage; A method of driving a display device comprising a voltage generator for supplying a dithering voltage of 0 gradation, the method comprising:
when the display panel performs a dithering operation in a display mode, determining whether an image frame for which a dithering control is performed is a low grayscale;
determining to use a dithering voltage of 0 gray when performing dithering control for the low gray level; and
A method of driving a display device in which a dithering operation is performed using the 0 gray level dithering voltage and the 1 gray level gamma reference voltage supplied from the voltage generator. 제6항에 있어서,
상기 디더링 전압과 디더링 동작을 하는 감마기준전압은 1 계조와 대응되는 전압인 표시장치 구동방법.7. The method of claim 6,
The dithering voltage and the gamma reference voltage performing the dithering operation are voltages corresponding to one gray scale. 제7항에 있어서,
상기 0 계조의 디더링 전압과 1 계조의 감마기준전압 간의 전압 편차는 상기 0 계조와 1 계조의 감마기준전압들 간의 전압 편차보다 작은 표시장치 구동방법.8. The method of claim 7,
A voltage deviation between the 0 grayscale dithering voltage and the 1 grayscale gamma reference voltage is smaller than a voltage deviation between the 0 grayscale and 1 grayscale gamma reference voltages. 제6항에 있어서,
상기 영상프레임이 저계조가 아닌 경우에는 상기 전압 생성부에서 공급하는 감마기준전압들을 이용하여 디더링 동작을 하는 표시장치 구동방법.7. The method of claim 6,
A method of driving a display device in which a dithering operation is performed using the gamma reference voltages supplied from the voltage generator when the image frame is not in the low gray scale. 제6항에 있어서,
상기 전압 생성부에서 공급하는 디더링 전압과 감마기준전압들은 서로 독립적으로 생성되는 전압인 표시장치 구동방법.7. The method of claim 6,
The dithering voltage and the gamma reference voltage supplied from the voltage generator are voltages independently generated from each other.
KR1020150191837A 2015-12-31 2015-12-31 Display device and method for driving thereof KR102409075B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150191837A KR102409075B1 (en) 2015-12-31 2015-12-31 Display device and method for driving thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150191837A KR102409075B1 (en) 2015-12-31 2015-12-31 Display device and method for driving thereof

Publications (2)

Publication Number Publication Date
KR20170081097A KR20170081097A (en) 2017-07-11
KR102409075B1 true KR102409075B1 (en) 2022-06-17

Family

ID=59354796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150191837A KR102409075B1 (en) 2015-12-31 2015-12-31 Display device and method for driving thereof

Country Status (1)

Country Link
KR (1) KR102409075B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060122307A (en) * 2005-05-26 2006-11-30 엘지전자 주식회사 Oled
KR101354377B1 (en) * 2006-12-29 2014-01-22 엘지디스플레이 주식회사 Driving circuit of liquid crystal display
KR101035579B1 (en) * 2008-09-05 2011-05-19 매그나칩 반도체 유한회사 Method for dithering and apparatus for the same

Also Published As

Publication number Publication date
KR20170081097A (en) 2017-07-11

Similar Documents

Publication Publication Date Title
CN108257560B (en) Organic light emitting display device, data driver and method of driving the same
KR102255299B1 (en) Timing controller, display panel, and display panel
KR102309679B1 (en) Organic light emitting display device
KR20200057204A (en) Data driving circuit, display panel and display device
KR102468727B1 (en) Timing controller, data driver, display device, and the method for driving the display device
KR102432472B1 (en) Display panel
KR102450545B1 (en) Organic light emitting display device, timing controller and method for driving the timing controller
KR101859481B1 (en) Display device and method for driving the same
KR20110039006A (en) Large screen liquid crystal display device
KR20160055324A (en) Organic light emitting display device and organic light emitting display panel
KR102576534B1 (en) Gate driver, display device and method for driving thereof
KR102185676B1 (en) Apparatus for controlling dimming of backlight
KR102270604B1 (en) Image display system
KR20170081050A (en) Organic light emitting display device, timing controller and method for driving the timing controller
KR20200074522A (en) Display device, data driving circuit, and driving method
KR101973405B1 (en) Liquid crystal display device
KR102409075B1 (en) Display device and method for driving thereof
KR102503786B1 (en) Device for digital driving based on subframe and display device comprising thereof
KR20190033313A (en) Display device and driving method of the same
KR20140037413A (en) Driving device for display device
KR102509878B1 (en) Method for time division driving and device implementing thereof
KR102006264B1 (en) Organic light emitting diode display device and method for driving the same
KR20190059102A (en) Image display device and driving method thereof
KR20120131047A (en) Driving apparatus for image display device and method for driving the same
KR20170065091A (en) Display device, and the method for driving therof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right