KR102593485B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102593485B1
KR102593485B1 KR1020160163571A KR20160163571A KR102593485B1 KR 102593485 B1 KR102593485 B1 KR 102593485B1 KR 1020160163571 A KR1020160163571 A KR 1020160163571A KR 20160163571 A KR20160163571 A KR 20160163571A KR 102593485 B1 KR102593485 B1 KR 102593485B1
Authority
KR
South Korea
Prior art keywords
data pad
data
pad
wire
connection wire
Prior art date
Application number
KR1020160163571A
Other languages
English (en)
Other versions
KR20180063931A (ko
Inventor
이소영
노대현
방현철
서상원
현주희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160163571A priority Critical patent/KR102593485B1/ko
Priority to US15/655,482 priority patent/US10910409B2/en
Priority to EP17190625.8A priority patent/EP3330790B1/en
Priority to CN201711089561.3A priority patent/CN108155209B/zh
Priority to TW106140106A priority patent/TWI745489B/zh
Priority to JP2017231761A priority patent/JP7046578B2/ja
Publication of KR20180063931A publication Critical patent/KR20180063931A/ko
Priority to US17/147,210 priority patent/US11862645B2/en
Priority to KR1020230140452A priority patent/KR20230151504A/ko
Application granted granted Critical
Publication of KR102593485B1 publication Critical patent/KR102593485B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 개시는 표시 장치에 관한 것으로, 일 실시예에 의한 표시 장치는 표시 영역 및 패드 영역을 포함하는 기판, 및 상기 기판의 패드 영역 위에 위치하고, 제1 방향 및 제2 방향을 따라 정렬되어 있는 복수의 데이터 패드를 포함하고, 상기 복수의 데이터 패드는 제1 데이터 패드, 상기 제1 데이터 패드와 상기 제1 방향을 따라 인접하게 위치하는 제2 데이터 패드를 포함하고, 상기 제1 데이터 패드와 상기 제2 데이터 패드는 서로 다른 층에 위치한다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
표시 장치는 화면을 표시하는 장치로서, 액정 표시 장치, 유기 발광 표시 장치 등이 있다. 이러한 표시 장치는 복수의 화소를 포함하는 표시 패널 및 복수의 화소에 신호를 공급하는 구동부를 포함한다. 표시 패널에는 복수의 게이트선 및 복수의 데이터선이 형성되어 있고, 각 화소는 게이트선 및 데이터선에 연결되어 소정의 신호를 인가받는다. 구동부는 게이트 구동부 및 데이터 구동부를 포함할 수 있다. 게이트선은 게이트 구동부로부터 게이트 신호를 인가 받고, 데이터선은 데이터 구동부로부터 데이터 신호를 인가 받게 된다.
이러한 구동부는 집적 회로 칩(IC chip)의 형태로 이루어질 수 있으며, 집적 회로 칩은 표시 패널의 일측 가장자리에 부착될 수 있다.
표시 패널에는 구동부와의 연결을 위한 패드가 형성될 수 있다. 이러한 패드는 표시 패널의 가장자리에 위치할 수 있으며, 표시 패널의 가장자리를 따라 나란하게 배치될 수 있다. 표시 장치의 해상도가 높아짐에 따라 패드의 개수가 증가하게 되어, 패드를 하나의 행에 모두 배치하기 어려울 수 있으며, 패드를 2개의 행에 배치할 수 있다. 이때, 첫 번째 행에 위치하는 인접한 2개의 패드 사이에는 두 번째 행에 위치하는 패드와 연결되어 있는 연결 배선이 지나가게 된다. 첫 번째 행에 위치하는 패드와 두 번째 행에 위치하는 패드의 연결 배선이 단락되지 않도록 하기 위해서, 첫 번째 행에 위치하는 패드와 두 번째 행에 위치하는 패드의 연결 배선은 소정 간격을 가지고 이격되도록 설계할 필요가 있다. 이에 따라 패드가 형성되는 영역의 전체 면적이 증가하게 되는 문제점이 있다.
실시예들은 이러한 문제점을 해소하기 위한 것으로, 패드 영역의 면적을 줄일 수 있는 표시 장치를 제공하기 위한 것이다.
일 실시예에 의한 표시 장치는 표시 영역 및 패드 영역을 포함하는 기판, 상기 기판의 패드 영역 위에 위치하고, 제1 방향 및 제2 방향을 따라 정렬되어 있는 복수의 데이터 패드, 및 상기 복수의 데이터 패드 각각에 연결되어 있는 연결 배선을 포함하고, 상기 복수의 데이터 패드는 제1 데이터 패드, 상기 제1 데이터 패드와 상기 제1 방향을 따라 인접하게 위치하는 제2 데이터 패드, 상기 제1 데이터 패드와 상기 제2 방향을 따라 인접하게 위치하는 제3 데이터 패드, 및 상기 제2 데이터 패드와 상기 제2 방향을 따라 인접하게 위치하는 제4 데이터 패드를 포함하고, 상기 연결 배선은 상기 제1 데이터 패드에 연결되어 있는 제1 연결 배선, 및 상기 제2 데이터 패드에 연결되어 있고, 상기 제1 데이터 패드와 상기 제3 데이터 패드 사이에 위치하는 제2 연결 배선을 포함하고, 상기 제1 데이터 패드와 상기 제2 연결 배선은 서로 다른 층에 위치한다.
상기 제3 데이터 패드와 상기 제2 연결 배선은 서로 다른 층에 위치할 수 있다.
상기 제1 데이터 패드와 상기 제2 데이터 패드는 서로 다른 층에 위치할 수 있다.
상기 제1 데이터 패드와 상기 제3 데이터 패드는 동일한 층에 위치하고, 상기 제2 데이터 패드와 상기 제4 데이터 패드는 동일한 층에 위치할 수 있다.
상기 제1 연결 배선은 상기 제1 데이터 패드와 동일한 층에 위치하고, 상기 제1 데이터 패드에 직접적으로 연결되어 있고, 상기 제2 연결 배선은 상기 제2 데이터 패드와 동일한 층에 위치하고, 상기 제2 데이터 패드에 직접적으로 연결될 수 있다.
일 실시예에 의한 표시 장치는 상기 기판 위에 적층되어 있는 제1 게이트 절연막 및 제2 게이트 절연막을 더 포함하고, 상기 제1 데이터 패드 및 상기 제3 데이터 패드는 상기 제1 게이트 절연막과 상기 제2 게이트 절연막 사이에 위치하고, 상기 제2 데이터 패드 및 상기 제4 데이터 패드는 상기 제2 게이트 절연막의 위에 위치할 수 있다.
일 실시예에 의한 표시 장치는 상기 기판의 표시 영역 위에 위치하는 복수의 게이트선 및 복수의 데이터선을 더 포함하고, 상기 복수의 연결 배선은 상기 복수의 데이터선에 연결될 수 있다.
일 실시예에 의한 표시 장치는 상기 기판의 패드 영역 위에 위치하는 검사 회로부, 및 상기 복수의 데이터 패드와 상기 검사 회로부를 연결하는 복수의 검사 배선을 더 포함하고, 상기 검사 배선은 상기 제1 데이터 패드와 상기 검사 회로부를 연결하는 제1 검사 배선 및 상기 제2 데이터 패드와 상기 검사 회로부를 연결하는 제2 검사 배선을 포함할 수 있다.
상기 제1 검사 배선은 상기 제1 데이터 패드와 동일한 층에 위치하고, 상기 제1 데이터 패드에 직접적으로 연결되어 있고, 상기 제2 검사 배선은 상기 제2 데이터 패드와 동일한 층에 위치하고, 상기 제2 데이터 패드에 직접적으로 연결될 수 있다.
일 실시예에 의한 표시 장치는 상기 기판의 표시 영역 위에 위치하는 반도체, 상기 반도체 위에 적층되어 있는 제1 게이트 절연막 및 제2 게이트 절연막, 상기 제1 게이트 절연막과 상기 제2 게이트 절연막 사이에 위치하는 제1 게이트 배선, 및 상기 제2 게이트 절연막 위에 위치하는 제2 게이트 배선을 더 포함할 수 있다.
상기 제1 데이터 패드는 상기 제1 게이트 배선과 동일한 층에 위치하고, 상기 제2 데이터 패드는 상기 제2 게이트 배선과 동일한 층에 위치할 수 있다.
상기 제1 데이터 패드는 상기 제1 게이트 배선과 동일한 물질을 포함하고, 상기 제2 데이터 패드는 상기 제2 게이트 배선과 동일한 물질을 포함할 수 있다.
상기 복수의 데이터 패드는 상기 제2 데이터 패드와 상기 제1 방향을 따라 인접하게 위치하는 제5 데이터 패드를 더 포함하고, 상기 제5 데이터 패드는 상기 제2 데이터 패드와 서로 다른 층에 위치하고, 상기 제5 데이터 패드는 상기 제1 데이터 패드와 동일한 층에 위치할 수 있다.
상기 복수의 데이터 패드는 상기 제5 데이터 패드와 상기 제1 방향을 따라 인접하게 위치하는 제6 데이터 패드를 더 포함하고, 상기 제6 데이터 패드는 상기 제5 데이터 패드와 서로 다른 층에 위치하고, 상기 제6 데이터 패드는 상기 제2 데이터 패드와 동일한 층에 위치할 수 있다.
상기 제1 데이터 패드와 상기 제3 데이터 패드 사이에는 상기 복수의 연결 배선 중 3개의 연결 배선이 위치할 수 있다.
상기 제2 연결 배선은 상기 제1 데이터 패드와 적어도 일부 중첩할 수 있다.
상기 데이터 패드와 인접하게 위치하는 더미 데이터 패드를 더 포함할 수 있다.
상기 더미 데이터 패드는 상기 데이터 패드와 동일한 층에 위치할 수 있다.
상기 복수의 데이터 패드는 상기 제2 데이터 패드와 상기 제1 방향을 따라 인접하게 위치하는 제3 데이터 패드, 및 상기 제1 데이터 패드와 상기 제2 방향을 따라 인접하게 위치하는 제4 데이터 패드를 더 포함할 수 있다.
상기 제3 데이터 패드는 상기 제2 데이터 패드와 서로 다른 층에 위치하고, 상기 제3 데이터 패드는 상기 제1 데이터 패드와 동일한 층에 위치하고, 상기 제4 데이터 패드는 상기 제1 데이터 패드와 서로 다른 층에 위치하고, 상기 제4 데이터 패드는 상기 제2 데이터 패드와 동일한 층에 위치할 수 있다.
실시예들에 따르면 인접한 패드가 서로 다른 층에 위치하도록 형성함으로써, 패드와 배선 사이의 단락을 방지할 수 있다. 따라서, 패드와 배선 사이의 간격, 배선들 사이의 간격, 패드 사이의 간격을 줄여 패드 영역의 면적을 감소시킬 수 있다.
도 1은 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
도 2는 일 실시예에 의한 표시 장치의 패드 영역의 일부를 나타낸 평면도이다.
도 3은 일 실시예에 의한 표시 장치의 패드 영역의 일부를 확대하여 나타낸 평면도이다.
도 4는 도 3의 일부 층을 나타낸 평면도이다.
도 5는 도 3의 다른 층을 나타낸 평면도이다.
도 6은 도 3의 또 다른 층을 나타낸 평면도이다.
도 7은 도 3의 VII-VII선을 따라 나타낸 단면도이다.
도 8은 도 3의 VIII-VIII선을 따라 나타낸 단면도이다.
도 9는 도 3의 IX-IX선을 따라 나타낸 단면도이다.
도 10은 일 실시예에 의한 표시 장치의 하나의 화소의 등가 회로도이다.
도 11은 일 실시예에 의한 표시 장치의 복수의 트랜지스터 및 커패시터의 개략적인 배치도이다.
도 12는 도 11의 구체적인 배치도이다.
도 13은 도 12의 표시 장치를 XIII-XIII선을 따라 자른 단면도이다.
도 14는 도 12의 표시 장치를 XIV-XIV선을 따라 자른 단면도이다.
도 15는 일 실시예에 의한 표시 장치를 나타낸 단면도이다.
도 16은 일 실시예에 의한 표시 장치의 패드 영역의 일부를 나타낸 평면도이다.
도 17은 도 16의 XVII-XVII선을 따라 나타낸 단면도이다.
도 18은 일 실시예에 의한 표시 장치의 패드 영역의 일부를 나타낸 평면도이다.
도 19는 도 18의 XIX-XIX선을 따라 나타낸 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
먼저, 도 1을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 1은 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
도 1에 도시된 바와 같이, 일 실시예에 의한 표시 장치(100)는 표시 영역(DA)과 주변 영역(PA)을 포함한다.
표시 장치(100)는 유기 발광 표시 장치로 이루어질 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 액정 표시 장치 등으로 이루어질 수 있다.
표시 영역(DA)은 표시 장치(100)의 중심에 위치할 수 있고, 주변 영역(PA)은 표시 영역(DA)을 둘러싸는 형태로 이루어질 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 주변 영역(PA)이 표시 영역(DA)의 양측 가장자리 위치할 수도 있다. 또는 주변 영역(PA)이 표시 영역(DA)의 상측 가장자리 또는 하측 가장자리에 위치할 수도 있다.
표시 장치(100)의 표시 영역(DA)에는 복수의 게이트선(GL1…GLn)이 서로 나란한 방향으로 형성되어 있고, 복수의 데이터선(DL1…DLm)이 서로 나란한 방향으로 형성되어 있다. 복수의 게이트선(GL1…GLn)과 복수의 데이터선(DL1…DLm)은 서로 절연되어 있으며, 교차하여 복수의 화소(PX)를 정의한다. 화소(PX)는 영상을 표시하는 최소 단위로서, 복수의 화소(PX)는 매트릭스 형태로 배치될 수 있다. 복수의 화소(PX)는 게이트선(GL1…GLn) 및 데이터선(DL1…DLm)에 연결되어 소정의 신호를 인가 받는다.
표시 장치(100)의 주변 영역(PA)은 패드 영역(AA)을 포함할 수 있다. 패드 영역(AA)은 표시 장치(100)의 하측 가장자리에 위치하는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않는다. 패드 영역(AA)이 표시 장치(100)의 다른 가장자리에 위치할 수도 있으며, 양측 가장자리에 위치할 수도 있다.
패드 영역(AA)은 복수의 게이트선(GL1…GLn)과 연결되어 있는 복수의 게이트 패드(500) 및 복수의 데이터선(DL1…DLm)과 연결되어 있는 복수의 데이터 패드(600)가 형성되어 있는 영역을 의미한다.
복수의 데이터선(DL1…DLm)은 주변 영역(PA)에까지 연장될 수 있으며, 데이터선(DL1…DLm)과 데이터 패드(600)는 연결 배선(700)을 통해 연결될 수 있다. 연결 배선(700)은 데이터선(DL1…DLm)과 다른 층에 형성될 수 있다. 연결 배선(700)과 데이터선(DL1…DLm) 사이에는 절연층이 위치할 수 있으며, 절연층에 접촉 구멍이 형성되고, 접촉 구멍을 통해 연결 배선(700)과 데이터선(DL1…DLm)이 연결될 수 있다.
패드 영역(AA)에는 검사 회로부(800)가 더 형성될 수 있으며, 검사 회로부(800)는 복수의 데이터 패드(600)와 연결되어 있다. 검사 회로부(800)와 데이터 패드(600)는 검사 배선(900)을 통해 연결될 수 있다.
패드 영역(AA)에는 게이트 구동부, 데이터 구동부를 실장하고 있는 집적 회로 칩(IC)이 부착될 수 있으며, 집적 회로 칩(IC)은 이방성 도전 필름(ACF, Anisotropic Conductive Film)에 의해 복수의 게이트 패드(500) 및 복수의 데이터 패드(600)와 전기적으로 연결될 수 있다.
다음으로, 도 2를 참조하여 일 실시예에 의한 표시 장치의 패드 영역(AA)에 대해 더욱 설명한다.
도 2는 일 실시예에 의한 표시 장치의 패드 영역의 일부를 나타낸 평면도이다.
도 2에 도시된 바와 같이, 표시 장치의 패드 영역에는 복수의 데이터 패드(600)가 위치한다. 복수의 데이터 패드(600)는 제1 방향(W1) 및 제2 방향(W2)을 따라 정렬될 수 있다. 제2 방향(W2)은 가로 방향일 수 있고, 제1 방향(W1)은 제2 방향(W2)에 대해 소정의 각을 가지고 기울어진 방향일 수 있다. 다만 본 발명은 이에 한정되지 않으며, 제1 방향(W1)은 세로 방향일 수도 있다. 즉, 제1 방향(W1)과 제2 방향(W2)이 수직을 이룰 수도 있다.
제2 방향(W2)으로 인접한 데이터 패드(600) 사이에는 연결 배선(700)이나 검사 배선(900)이 위치한다. 연결 배선(700)의 일측 단부는 데이터 패드(600)에 연결되어 있고, 연결 배선(700)의 타측 단부는 표시 영역(도 1의 DA)에 위치하는 데이터선(도 1의 DL1…DLm)과 연결되어 있다. 즉, 연결 배선(700)은 데이터 패드(600)와 데이터선(도 1의 DL1…DLm)을 연결할 수 있다. 검사 배선(900)은 데이터 패드(600)에 연결되어 있고, 검사 회로부(800)에 연결되어 있다.
검사 회로부(800)는 표시 장치에 소정의 신호를 인가하여 표시 장치가 제대로 동작하는지 여부를 확인하기 위한 회로 장치이다. 즉, 소정의 신호를 생성하여 검사 배선(900)에 인가하고, 검사 배선(900)은 이러한 신호를 데이터 패드(600)를 통해 데이터선(도 1의 DL1…DLm)으로 공급할 수 있다.
하나의 데이터 패드(600)는 하나의 연결 배선(700) 및 하나의 검사 배선(900)과 연결되어 있다. 본 실시예에서 데이터 패드(600)는 4행으로 배치되어 있다. 제2 방향(W2)으로 인접한 데이터 패드(600) 사이에는 3개의 배선들(700, 900)이 위치할 수 있다. 첫 번째 행에 위치하는 인접한 데이터 패드(600) 사이에는 3개의 연결 배선(700)이 위치할 수 있다. 두 번째 행에 위치하는 인접한 데이터 패드(600) 사이에는 2개의 연결 배선(700) 및 1개의 검사 배선(900)이 위치할 수 있다. 세 번째 행에 위치하는 인접한 데이터 패드(600) 사이에는 1개의 연결 배선(700) 및 2개의 검사 배선(900)이 위치할 수 있다. 네 번째 행에 위치하는 인접한 데이터 패드(600) 사이에는 3개의 검사 배선(900)이 위치할 수 있다.
표시 장치의 패드 영역에는 더미 데이터 패드(650)가 더 형성될 수 있다. 더미 데이터 패드(650)는 데이터 패드(600)와 실질적으로 동일한 형상을 가질 수 있다. 더미 데이터 패드(650)는 배선과 연결되어 있지 않고, 플로팅되어 있다. 따라서, 더미 데이터 패드(650)에는 소정의 신호가 인가되지 않는다. 더미 데이터 패드(650)는 데이터 패드(600)와 동일한 층에 위치할 수 있다. 더미 데이터 패드(650)는 패드 영역에 집적 회로 칩을 부착할 때 정렬키로 이용될 수 있다.
다음으로, 도 3 내지 도 9를 참조하여 일 실시예에 의한 표시 장치의 데이터 패드 및 데이터 패드에 연결되어 있는 배선들에 대해 더욱 설명한다.
도 3은 일 실시예에 의한 표시 장치의 패드 영역의 일부를 확대하여 나타낸 평면도이고, 도 4는 도 3의 일부 층을 나타낸 평면도이고, 도 5는 도 3의 다른 층을 나타낸 평면도이며, 도 6은 도 3의 또 다른 층을 나타낸 평면도이다. 도 7은 도 3의 VII-VII선을 따라 나타낸 단면도이고, 도 8은 도 3의 VIII-VIII선을 따라 나타낸 단면도이며, 도 9는 도 3의 IX-IX선을 따라 나타낸 단면도이다.
도 3에 도시된 바와 같이, 패드 영역에는 복수의 데이터 패드(600)가 제1 방향(W1) 및 제2 방향(W2)을 따라 정렬되어 있다. 복수의 데이터 패드(600)는 4개의 행으로 정렬될 수 있으며, 도 3에는 각 행마다 4개의 데이터 패드(600)가 위치하는 것으로 도시되어 있다. 이는 패드 영역의 일부를 도시한 것으로서, 각 행에는 4개 이상의 데이터 패드(600)가 위치할 수 있다.
복수의 데이터 패드(600)는 첫 번째 행의 가장 좌측에 위치하는 제1 데이터 패드(601) 및 두 번째 행의 가장 좌측에 위치하는 제2 데이터 패드(602)를 포함한다. 제1 데이터 패드(601) 및 제2 데이터 패드(602)는 제1 방향(W1)을 따라 인접하게 위치한다. 제1 데이터 패드(601)와 제2 데이터 패드(602)는 서로 다른 층에 위치할 수 있다.
제1 데이터 패드(601)는 평면 상에서 사각형으로 이루어져 있으며, 대략 평행사변형으로 이루어질 수 있다. 평행사변형의 두 변은 제1 방향(W1)과 나란할 수 있고, 다른 두 변은 제2 방향(W2)과 나란할 수 있다. 제1 데이터 패드(601)는 제1 연결 배선(701) 및 제1 검사 배선(901)과 연결되어 있다. 제1 연결 배선(701)은 제1 데이터 패드(601)와 직접적으로 연결되어 있으며, 특히 제1 데이터 패드(601)의 상측 가장자리와 연결될 수 있다. 제1 연결 배선(701)은 대략 세로 방향으로 연장될 수 있다. 제1 검사 배선(901)은 제1 데이터 패드(601)와 직접적으로 연결되어 있으며, 특히 제1 데이터 패드(601)의 하측 가장자리와 연결될 수 있다. 제1 검사 배선(901)은 여러 번 꺾어진 형태로 이루어질 수 있으며, 대략 세로 방향 및 제1 방향(W1)으로 번갈아가며 연장될 수 있다. 제1 데이터 패드(601), 제1 연결 배선(701) 및 제1 검사 배선(901)은 동일한 층에 위치한다.
도 7에 도시된 바와 같이, 기판(110) 위에는 버퍼층(120)이 위치하고, 버퍼층(120) 위에는 게이트 절연막(140)이 위치한다.
버퍼층(120)은 질화 규소(SiNx)의 단일막 또는 질화 규소(SiNx)와 산화 규소(SiOx)가 적층된 다중막 구조로 이루어질 수 있다. 버퍼층(120)은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 기판(110)의 표면을 평탄화하는 역할을 한다. 버퍼층(120)은 기판(110)의 주변 영역(도 1의 PA)뿐만 아니라 표시 영역(도 1의 DA)에도 형성될 수 있다. 즉, 버퍼층(120)은 기판(110) 위의 전면에 형성될 수 있다. 버퍼층(120)은 경우에 따라 생략될 수 있다.
게이트 절연막(140)은 산화규소(SiOx), 질화규소(SiNx), 질산화규소(SiON), 불산화규소(SiOF), 산화알루미늄(AlOx) 등의 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있으며, 이들 물질 중 적어도 하나를 포함하는 단일막 또는 다중막일 수 있다. 예를 들면, 게이트 절연막(140)은 제1 게이트 절연막(141) 및 제1 게이트 절연막(141) 위에 위치하는 제2 게이트 절연막(142)을 포함할 수 있다. 게이트 절연막(140)은 기판(110)의 주변 영역(도 1의 PA)뿐만 아니라 표시 영역(도 1의 DA)에도 형성될 수 있다. 즉, 게이트 절연막(140)은 기판(110) 위의 전면에 형성될 수 있다.
제1 게이트 절연막(141) 위에는 제1 데이터 패드(601)가 위치하고, 제1 데이터 패드(601) 위에는 제2 게이트 절연막(142)이 위치한다. 제2 게이트 절연막(142)은 제1 데이터 패드(601)의 일부 영역을 덮고 있으며, 특히 제1 데이터 패드(601)의 가장자리를 덮고 있다. 즉, 제1 데이터 패드(601)의 가장자리는 제1 게이트 절연막(141)과 제2 게이트 절연막(142) 사이에 위치할 수 있다.
제2 게이트 절연막(142) 위에는 층간 절연막(160)이 위치할 수 있다. 층간 절연막(160)은 산화규소(SiOx), 질화규소(SiNx), 질산화규소(SiON), 불산화규소(SiOF), 산화알루미늄(AlOx) 등의 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있으며, 이들 물질 중 적어도 하나를 포함하는 단일막 또는 다중막일 수 있다.
제2 게이트 절연막(142) 및 층간 절연막(160)에는 제1 데이터 패드(601)의 적어도 일부와 중첩하는 접촉 구멍(1161)이 형성되어 있다. 접촉 구멍(1161)은 제1 데이터 패드(601)의 중심부와 중첩할 수 있다.
층간 절연막(160) 위에는 제1 보조 데이터 패드(671)가 위치한다. 제1 보조 데이터 패드(671)는 접촉 구멍(1161)을 통해 제1 데이터 패드(601)와 연결되어 있다. 제1 보조 데이터 패드(671)는 접촉 구멍(1161)과 중첩하는 제1 데이터 패드(601)의 부분을 덮고 있다.
기판(110)과 마주보도록 회로 기판(410)이 위치하고, 회로 기판(410) 아래에는 패드부(420)가 위치한다. 회로 기판(410)에는 데이터 구동부가 실장되어 있으며, 패드부(420)는 데이터 구동부와 연결되어 있다. 회로 기판(410) 및 패드부(420)가 집적 회로 칩(도 2의 IC)을 구성한다.
기판(110)과 회로 기판(410) 사이에는 이방성 도전 필름(440)이 위치한다. 이방성 도전 필름(440)은 회로 접속에 사용되는 접착 필름으로, 한 방향으로는 전기가 통하지만 다른 방향으로는 절연 상태가 되도록 하는 이방성이 있다. 이방성 도전 필름(440)은 열에 의해 경화되는 접착제와 그 안에 위치하는 미세한 도전성 입자(450)를 포함한다. 이방성 도전 필름(440)을 고온 상태에서 압력을 가하면 도전성 입자(450)가 제1 보조 데이터 패드(671) 및 집적 회로 칩(도 2의 IC)의 패드부(420)와 접촉하게 되어, 제1 보조 데이터 패드(671)와 패드부(420)가 전기적으로 연결된다. 또한, 접착제가 경화되면 기판(110)과 회로 기판(410)은 물리적으로 연결된다.
제2 데이터 패드(602)는 평면 상에서 사각형으로 이루어져 있으며, 대략 평행사변형으로 이루어질 수 있다. 평행사변형의 두 변은 제1 방향(W1)과 나란할 수 있고, 다른 두 변은 제2 방향(W2)과 나란할 수 있다. 제2 데이터 패드(602)의 형상은 제1 데이터 패드(601)와 유사할 수 있다. 제2 데이터 패드(602)는 제1 데이터 패드(601)의 하측에 위치하며, 제1 방향(W1)을 따라 제1 데이터 패드(601)와 인접할 수 있다. 제2 데이터 패드(602)는 제2 연결 배선(702) 및 제2 검사 배선(902)과 연결되어 있다. 제2 연결 배선(702)은 제2 데이터 패드(602)와 직접적으로 연결되어 있으며, 특히 제2 데이터 패드(602)의 상측 가장자리와 연결될 수 있다. 제2 연결 배선(702)은 여러 번 꺾어진 형태로 이루어질 수 있으며, 대략 세로 방향 및 제1 방향(W1)으로 번갈아가며 연장될 수 있다. 제2 검사 배선(902)은 제2 데이터 패드(602)와 직접적으로 연결되어 있으며, 특히 제2 데이터 패드(602)의 하측 가장자리와 연결될 수 있다. 제2 검사 배선(902)은 여러 번 꺾어진 형태로 이루어질 수 있으며, 대략 세로 방향 및 제1 방향(W1)으로 번갈아가며 연장될 수 있다. 제2 데이터 패드(602), 제2 연결 배선(702) 및 제2 검사 배선(902)은 동일한 층에 위치한다. 제2 데이터 패드(602)는 제1 데이터 패드(601), 제1 연결 배선(701) 및 제1 검사 배선(901)과는 서로 다른 층에 위치한다.
도 8에 도시된 바와 같이, 기판(110) 위에는 버퍼층(120)이 위치하고, 버퍼층(120) 위에는 게이트 절연막(140)이 위치하며, 게이트 절연막(140) 위에는 제2 데이터 패드(602)가 위치한다. 제2 데이터 패드(602)는 제2 게이트 절연막(142) 위에 위치한다.
제2 데이터 패드(602) 위에는 층간 절연막(160)이 위치한다. 층간 절연막(160)은 제2 데이터 패드(602)의 일부 영역을 덮고 있으며, 특히 제2 데이터 패드(602)의 가장자리를 덮고 있다. 즉, 제2 데이터 패드(602)의 가장자리는 제2 게이트 절연막(142)과 층간 절연막(160) 사이에 위치할 수 있다. 층간 절연막(160)에는 제2 데이터 패드(602)의 적어도 일부와 중첩하는 접촉 구멍(1162)이 형성되어 있다. 접촉 구멍(1162)은 제2 데이터 패드(602)의 중심부와 중첩할 수 있다.
층간 절연막(160) 위에는 제2 보조 데이터 패드(672)가 위치한다. 제2 보조 데이터 패드(672)는 접촉 구멍(1162)을 통해 제2 데이터 패드(602)와 연결되어 있다. 제2 보조 데이터 패드(672)는 접촉 구멍(1162)과 중첩하는 제2 데이터 패드(602)의 부분을 덮고 있다.
복수의 데이터 패드(600)는 세 번째 행의 가장 좌측에 위치하는 제3 데이터 패드(603)를 더 포함할 수 있다. 제3 데이터 패드(603)는 제1 방향(W1)을 따라 제2 데이터 패드(602)와 인접하게 위치한다. 제3 데이터 패드(603)는 제2 데이터 패드(602)와 서로 다른 층에 위치할 수 있다.
제3 데이터 패드(603)는 평면 상에서 사각형으로 이루어져 있으며, 대략 평행사변형으로 이루어질 수 있다. 평행사변형의 두 변은 제1 방향(W1)과 나란할 수 있고, 다른 두 변은 제2 방향(W2)과 나란할 수 있다. 제3 데이터 패드(603)의 형상은 제2 데이터 패드(602)와 유사할 수 있다. 제3 데이터 패드(603)는 제2 데이터 패드(602)의 하측에 위치하며, 제1 방향(W1)을 따라 제2 데이터 패드(602)와 인접할 수 있다. 제3 데이터 패드(603)는 제3 연결 배선(703) 및 제3 검사 배선(903)과 연결되어 있다. 제3 연결 배선(703)은 제3 데이터 패드(603)와 직접적으로 연결되어 있으며, 특히 제3 데이터 패드(603)의 상측 가장자리와 연결될 수 있다. 제3 연결 배선(703)은 여러 번 꺾어진 형태로 이루어질 수 있으며, 대략 세로 방향 및 제1 방향(W1)으로 번갈아가며 연장될 수 있다. 제3 검사 배선(903)은 제3 데이터 패드(603)와 직접적으로 연결되어 있으며, 특히 제3 데이터 패드(603)의 하측 가장자리와 연결될 수 있다. 제3 검사 배선(903)은 여러 번 꺾어진 형태로 이루어질 수 있으며, 대략 세로 방향 및 제1 방향(W1)으로 번갈아가며 연장될 수 있다. 제3 데이터 패드(603), 제3 연결 배선(703) 및 제3 검사 배선(903)은 동일한 층에 위치한다. 제3 데이터 패드(603)는 제1 데이터 패드(601), 제1 연결 배선(701) 및 제1 검사 배선(901)과 동일한 층에 위치할 수 있다. 제3 데이터 패드(603)는 제2 데이터 패드(602), 제2 연결 배선(702) 및 제2 검사 배선(902)과는 서로 다른 층에 위치한다.
복수의 데이터 패드(600)는 네 번째 행의 가장 좌측에 위치하는 제4 데이터 패드(604)를 더 포함할 수 있다. 제4 데이터 패드(604)는 제1 방향(W1)을 따라 제3 데이터 패드(603)와 인접하게 위치한다. 제4 데이터 패드(604)는 제3 데이터 패드(603)와 서로 다른 층에 위치할 수 있다.
제4 데이터 패드(604)는 평면 상에서 사각형으로 이루어져 있으며, 대략 평행사변형으로 이루어질 수 있다. 평행사변형의 두 변은 제1 방향(W1)과 나란할 수 있고, 다른 두 변은 제2 방향(W2)과 나란할 수 있다. 제4 데이터 패드(604)의 형상은 제3 데이터 패드(603)와 유사할 수 있다. 제4 데이터 패드(604)는 제3 데이터 패드(603)의 하측에 위치하며, 제1 방향(W1)을 따라 제3 데이터 패드(603)와 인접할 수 있다. 제4 데이터 패드(604)는 제4 연결 배선(704) 및 제4 검사 배선(904)과 연결되어 있다. 제4 연결 배선(704)은 제4 데이터 패드(604)와 직접적으로 연결되어 있으며, 특히 제4 데이터 패드(604)의 상측 가장자리와 연결될 수 있다. 제4 연결 배선(704)은 여러 번 꺾어진 형태로 이루어질 수 있으며, 대략 세로 방향 및 제1 방향(W1)으로 번갈아가며 연장될 수 있다. 제4 검사 배선(904)은 제4 데이터 패드(604)와 직접적으로 연결되어 있으며, 특히 제4 데이터 패드(604)의 하측 가장자리와 연결될 수 있다. 제4 검사 배선(904)은 대략 세로 방향으로 연장될 수 있다. 제4 데이터 패드(604), 제4 연결 배선(704) 및 제4 검사 배선(904)은 동일한 층에 위치한다. 제4 데이터 패드(604)는 제2 데이터 패드(602), 제2 연결 배선(702) 및 제2 검사 배선(902)과 동일한 층에 위치할 수 있다. 제4 데이터 패드(604)는 제1 데이터 패드(601), 제1 연결 배선(701), 제1 검사 배선(901), 제2 데이터 패드(602), 제2 연결 배선(702) 및 제2 검사 배선(902)과는 서로 다른 층에 위치한다.
복수의 데이터 패드(600)는 첫 번째 행에 위치하는 제5 데이터 패드(605)를 더 포함할 수 있다. 제5 데이터 패드(605)는 제2 방향(W2)을 따라 제1 데이터 패드(601)와 인접하게 위치한다. 제5 데이터 패드(605)는 제1 데이터 패드(601)와 동일한 층에 위치할 수 있다.
제5 데이터 패드(605)는 평면 상에서 사각형으로 이루어져 있으며, 대략 평행사변형으로 이루어질 수 있다. 평행사변형의 두 변은 제1 방향(W1)과 나란할 수 있고, 다른 두 변은 제2 방향(W2)과 나란할 수 있다. 제5 데이터 패드(605)의 형상은 제1 데이터 패드(601)와 유사할 수 있다. 제5 데이터 패드(605)는 제1 데이터 패드(601)의 우측에 위치하며, 제2 방향(W2)을 따라 제1 데이터 패드(601)와 인접할 수 있다. 제5 데이터 패드(605)는 제5 연결 배선(705) 및 제5 검사 배선(905)과 연결되어 있다. 제5 연결 배선(705)은 제5 데이터 패드(605)와 직접적으로 연결되어 있으며, 특히 제5 데이터 패드(605)의 상측 가장자리와 연결될 수 있다. 제5 연결 배선(705)은 대략 세로 방향으로 연장될 수 있다. 제5 검사 배선(905)은 제5 데이터 패드(605)와 직접적으로 연결되어 있으며, 특히 제5 데이터 패드(605)의 하측 가장자리와 연결될 수 있다. 제5 검사 배선(905)은 여러 번 꺾어진 형태로 이루어질 수 있으며, 대략 세로 방향 및 제1 방향(W1)으로 번갈아가며 연장될 수 있다. 제5 데이터 패드(605), 제5 연결 배선(705) 및 제5 검사 배선(905)은 동일한 층에 위치한다. 제5 데이터 패드(605)는 제1 데이터 패드(601), 제1 연결 배선(701) 및 제1 검사 배선(901)과는 동일한 층에 위치할 수 있다.
복수의 데이터 패드(600)는 두 번째 행에 위치하는 제6 데이터 패드(606), 세 번째 행에 위치하는 제7 데이터 패드(607), 및 네 번째 행에 위치하는 제8 데이터 패드(608)을 더 포함할 수 있다. 제6 데이터 패드(606)는 제1 방향(W1)을 따라 제5 데이터 패드(605)와 인접하게 위치한다. 제7 데이터 패드(607)는 제1 방향(W1)을 따라 제6 데이터 패드(606)와 인접하게 위치한다. 제8 데이터 패드(608)는 제1 방향(W1)을 따라 제7 데이터 패드(607)와 인접하게 위치한다.
제6 데이터 패드(606), 제7 데이터 패드(607) 및 제8 데이터 패드(608)는 평면 상에서 사각형으로 이루어져 있으며, 제5 데이터 패드(605)의 형상과 유사할 수 있다.
제6 데이터 패드(606)는 제6 연결 배선(706) 및 제6 검사 배선(906)과 직접적으로 연결되어 있으며, 제6 연결 배선(706) 및 제6 검사 배선(906)과 동일한 층에 위치한다. 제6 데이터 패드(606)는 제5 데이터 패드(605), 제5 연결 배선(705) 및 제5 검사 배선(905)과 서로 다른 층에 위치한다. 제7 데이터 패드(607)는 제7 연결 배선(707) 및 제7 검사 배선(907)과 직접적으로 연결되어 있으며, 제7 연결 배선(707) 및 제7 검사 배선(907)과 동일한 층에 위치한다. 제7 데이터 패드(607)는 제5 데이터 패드(605), 제5 연결 배선(705) 및 제5 검사 배선(905)과 동일한 층에 위치할 수 있다. 제7 데이터 패드(607)는 제6 데이터 패드(606), 제6 연결 배선(706) 및 제6 검사 배선(906)과 서로 다른 층에 위치한다. 제8 데이터 패드(608)는 제8 연결 배선(708) 및 제8 검사 배선(908)과 직접적으로 연결되어 있으며, 제8 연결 배선(708) 및 제8 검사 배선(908)과 동일한 층에 위치한다. 제8 데이터 패드(608)는 제6 데이터 패드(606), 제6 연결 배선(706) 및 제6 검사 배선(906)과 동일한 층에 위치할 수 있다. 제8 데이터 패드(608)는 제5 데이터 패드(605), 제5 연결 배선(705), 제5 검사 배선(905), 제7 데이터 패드(607), 제7 연결 배선(707) 및 제7 검사 배선(907)과 서로 다른 층에 위치한다.
이처럼 동일한 행에 위치하는 데이터 패드(600)들은 동일한 층에 위치한다. 예를 들면, 첫 번째 행에 위치하는 복수의 데이터 패드(600)들은 동일한 층에 위치한다. 두 번째 행에 위치하는 복수의 데이터 패드(600)들은 동일한 층에 위치한다. 세 번째 행에 위치하는 복수의 데이터 패드(600)들은 동일한 층에 위치한다. 네 번째 행에 위치하는 복수의 데이터 패드(600)들은 동일한 층에 위치한다. 각 데이터 패드(600)에 연결되어 있는 연결 배선(700) 및 검사 배선(900)은 각 데이터 패드(600)와 동일한 층에 위치하며, 직접적으로 연결되어 있다.
제1 방향(W1)으로 인접한 서로 다른 행에 위치하는 데이터 패드(600)들은 서로 다른 층에 위치한다. 예를 들면, 두 번째 행에 위치하는 데이터 패드(600)는 첫 번째 행에 위치하는 데이터 패드(600)와 서로 다른 층에 위치한다. 세 번째 행에 위치하는 데이터 패드(600)는 두 번째 행에 위치하는 데이터 패드(600)와 서로 다른 층에 위치한다. 네 번째 행에 위치하는 데이터 패드(600)는 세 번째 행에 위치하는 데이터 패드(600)와 서로 다른 층에 위치한다. 이때, 세 번째 행에 위치하는 데이터 패드(600)는 첫 번째 행에 위치하는 데이터 패드(600)와 동일한 층에 위치할 수 있다. 네 번째 행에 위치하는 데이터 패드(600)는 두 번째 행에 위치하는 데이터 패드(600)와 동일한 층에 위치할 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 첫 번째, 두 번째, 세 번째 및 네 번째 행에 위치하는 데이터 패드(600)가 각각 서로 다른 층에 위치할 수도 있다.
동일한 행에 위치하는 제2 방향(W2)으로 인접한 데이터 패드(600) 사이에는 3개의 배선들(700, 900)이 위치한다. 예를 들면, 제1 데이터 패드(601)와 제5 데이터 패드(605) 사이에는 제2 연결 배선(702), 제3 연결 배선(703) 및 제4 연결 배선(704)이 위치한다. 제2 데이터 패드(602)와 제6 데이터 패드(606) 사이에는 제3 연결 배선(703), 제4 연결 배선(704) 및 제5 검사 배선(905)이 위치한다. 제3 데이터 패드(603)와 제7 데이터 패드(607) 사이에는 제4 연결 배선(704), 제5 검사 배선(905) 및 제6 검사 배선(906)이 위치한다. 제4 데이터 패드(604)와 제8 데이터 패드(608) 사이에는 제5 검사 배선(905), 제6 검사 배선(906) 및 제7 검사 배선(907)이 위치한다.
제1 데이터 패드(601)와 제2 연결 배선(702)은 인접하도록 배치되어 있으며, 제1 데이터 패드(601)와 제2 연결 배선(702)에는 서로 다른 전압이 인가될 수 있다. 따라서, 제1 데이터 패드(601)와 제2 연결 배선(702)이 단락되지 않도록 설계할 필요가 있다. 제1 데이터 패드(601)와 제2 연결 배선(702)이 동일한 층에 위치한다면, 제1 데이터 패드(601)와 제2 연결 배선(702)이 단락될 우려가 있다. 단락 방지를 위해서는 제1 데이터 패드(601)와 제2 연결 배선(702) 사이의 간격을 넓게 배치하게 된다. 본 실시예에서는 제1 데이터 패드(601)와 제2 연결 배선(702)이 서로 다른 층에 위치하므로, 제1 데이터 패드(601)와 제2 연결 배선(702) 사이의 간격을 더 줄이더라도 단락되지 않는다.
제2 연결 배선(702)과 제3 연결 배선(703)은 인접하도록 배치되어 있으며, 제2 연결 배선(702)과 제3 연결 배선(703)에는 서로 다른 전압이 인가될 수 있다. 따라서, 제2 연결 배선(702)과 제3 연결 배선(703)이 단락되지 않도록 설계할 필요가 있다. 제2 연결 배선(702)과 제3 연결 배선(703)이 동일한 층에 위치한다면, 제2 연결 배선(702)과 제3 연결 배선(703)이 단락될 우려가 있다. 단락 방지를 위해서는 제2 연결 배선(702)과 제3 연결 배선(703) 사이의 간격을 넓게 배치하게 된다. 본 실시예에서는 제2 연결 배선(702)과 제3 연결 배선(703)이 서로 다른 층에 위치하므로, 제2 연결 배선(702)과 제3 연결 배선(703) 사이의 간격을 더 줄이더라도 단락되지 않는다.
제3 연결 배선(703)과 제4 연결 배선(704)은 인접하도록 배치되어 있으며, 제3 연결 배선(703)과 제4 연결 배선(704)에는 서로 다른 전압이 인가될 수 있다. 따라서, 제3 연결 배선(703)과 제4 연결 배선(704)이 단락되지 않도록 설계할 필요가 있다. 제3 연결 배선(703)과 제4 연결 배선(704)이 동일한 층에 위치한다면, 제3 연결 배선(703)과 제4 연결 배선(704)이 단락될 우려가 있다. 단락 방지를 위해서는 제3 연결 배선(703)과 제4 연결 배선(704) 사이의 간격을 넓게 배치하게 된다. 본 실시예에서는 제3 연결 배선(703)과 제4 연결 배선(704)이 서로 다른 층에 위치하므로, 제3 연결 배선(703)과 제4 연결 배선(704) 사이의 간격을 더 줄이더라도 단락되지 않는다.
제4 연결 배선(704)과 제5 데이터 패드(605)는 인접하도록 배치되어 있으며, 제4 연결 배선(704)과 제5 데이터 패드(605)에는 서로 다른 전압이 인가될 수 있다. 따라서, 제4 연결 배선(704)과 제5 데이터 패드(605)가 단락되지 않도록 설계할 필요가 있다. 제4 연결 배선(704)과 제5 데이터 패드(605)가 동일한 층에 위치한다면, 제4 연결 배선(704)과 제5 데이터 패드(605)가 단락될 우려가 있다. 단락 방지를 위해서는 제4 연결 배선(704)과 제5 데이터 패드(605) 사이의 간격을 넓게 배치하게 된다. 본 실시예에서는 제4 연결 배선(704)과 제5 데이터 패드(605)가 서로 다른 층에 위치하므로, 제4 연결 배선(704)과 제5 데이터 패드(605) 사이의 간격을 더 줄이더라도 단락되지 않는다.
이처럼 본 실시예에서는 인접한 데이터 패드(600)와 배선(700, 900)이 서로 다른 층에 위치하므로, 인접한 데이터 패드(600)와 배선(700, 900) 사이의 간격을 줄일 수 있다. 배선(700, 900) 사이의 간격도 줄일 수 있고, 제2 방향(W2)으로 인접한 데이터 패드(600) 사이의 간격도 줄일 수 있다. 따라서, 패드 영역(AA)의 면적을 감소시킬 수 있다.
상기에서 데이터 패드에 대해 설명하였으나, 본 발명은 이에 한정되지 않으며, 게이트 패드의 경우에도 유사한 구조를 적용할 수 있다.
다음으로, 도 10 내지 도 14를 참조하여 일 실시예에 의한 표시 장치의 표시 영역에 대해 더욱 설명한다.
도 10은 일 실시예에 의한 표시 장치의 하나의 화소의 등가 회로도이다.
도 10에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 복수의 신호선(151, 152, 153, 171, 172, 192), 복수의 신호선에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수의 화소(PX)를 포함한다.
각 화소(PX)는 복수의 신호선(151, 152, 153, 171, 172, 192)에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6), 스토리지 커패시터(storage capacitor, Cst) 및 유기 발광 다이오드(organic light emitting diode, OLD)를 포함한다.
트랜지스터(T1, T2, T3, T4, T5, T6)는 구동 트랜지스터(driving transistor)(T1), 스위칭 트랜지스터(switching transistor)(T2), 보상 트랜지스터(compensation transistor)(T3), 초기화 트랜지스터(initialization transistor)(T4), 동작 제어 트랜지스터(operation control transistor)(T5), 및 발광 제어 트랜지스터(light emission control transistor)(T6)를 포함한다. 신호선(151, 152, 153, 171, 172, 192)은 스캔 신호(Sn)를 전달하는 스캔선(151), 초기화 트랜지스터(T4)에 전단 스캔 신호(Sn-1)를 전달하는 전단 스캔선(152), 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)에 발광 제어 신호(EM)를 전달하는 발광 제어선(153), 스캔선(151)과 교차하며 데이터 신호(Dm)를 전달하는 데이터선(171), 구동 전압(ELVDD)을 전달하며 데이터선(171)과 거의 평행하게 형성되어 있는 구동 전압선(172), 구동 트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달하는 초기화 전압선(192)을 포함한다.
구동 트랜지스터(T1)의 게이트 전극(G1)은 스토리지 커패시터(Cst)의 일단(Cst1)과 연결되어 있고, 구동 트랜지스터(T1)의 소스 전극(S1)은 동작 제어 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있으며, 구동 트랜지스터(T1)의 드레인 전극(D1)은 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLD)의 애노드(anode)와 전기적으로 연결되어 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 다이오드(OLD)에 구동 전류(Id)를 공급한다.
스위칭 트랜지스터(T2)의 게이트 전극(G2)은 스캔선(151)과 연결되어 있고, 스위칭 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있으며, 스위칭 트랜지스터(T2)의 드레인 전극(D2)은 구동 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 동작 제어 트랜지스터(T5)을 경유하여 구동 전압선(172)과 연결되어 있다. 이러한 스위칭 트랜지스터(T2)는 스캔선(151)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 데이터선(171)으로 전달된 데이터 신호(Dm)을 구동 트랜지스터(T1)의 소스 전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 트랜지스터(T3)의 게이트 전극(G3)은 스캔선(151)에 연결되어 있고, 보상 트랜지스터(T3)의 소스 전극(S3)은 구동 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLD)의 애노드(anode)와 연결되어 있으며, 보상 트랜지스터(T3)의 드레인 전극(D3)은 초기화 트랜지스터(T4)의 드레인 전극(D4), 스토리지 커패시터(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 이러한 보상 트랜지스터(T3)는 스캔선(151)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 구동 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 트랜지스터(T1)를 다이오드 연결시킨다.
초기화 트랜지스터(T4)의 게이트 전극(G4)은 전단 스캔선(152)과 연결되어 있고, 초기화 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(192)과 연결되어 있으며, 초기화 트랜지스터(T4)의 드레인 전극(D4)은 보상 트랜지스터(T3)의 드레인 전극(D3)을 거쳐 스토리지 커패시터(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 이러한 초기화 트랜지스터(T4)는 전단 스캔선(152)을 통해 전달받은 전단 스캔 신호(Sn-1)에 따라 턴 온 되어 초기화 전압(Vint)을 구동 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압(Vg)을 초기화시키는 초기화 동작을 수행한다.
동작 제어 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(153)과 연결되어 있으며, 동작 제어 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)와 연결되어 있고, 동작 제어 트랜지스터(T5)의 드레인 전극(D5)은 구동 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 트랜지스터(T2)의 드레인 전극(D2)에 연결되어 있다.
발광 제어 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(153)과 연결되어 있으며, 발광 제어 트랜지스터(T6)의 소스 전극(S6)은 구동 트랜지스터(T1)의 드레인 전극(D1) 및 보상 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있고, 발광 제어 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 다이오드(OLD)의 애노드(anode)와 전기적으로 연결되어 있다. 이러한 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)는 발광 제어선(153)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 턴 온되고 이를 통해 구동 전압(ELVDD)이 다이오드 연결된 구동 트랜지스터(T1)를 통해 보상되어 유기 발광 다이오드(OLD)에 전달된다.
스토리지 커패시터(Cst)의 타단(Cst2)은 구동 전압선(172)과 연결되어 있으며, 유기 발광 다이오드(OLD)의 캐소드(cathode)는 공통 전압(ELVSS)을 전달하는 공통 전압선(741)과 연결되어 있다.
그러면, 도 10에 도시된 일 실시예에 의한 표시 장치의 상세 구조에 대하여 도 11, 도 12, 도 13 및 도 14를 도 10과 함께 참조하여 더욱 설명한다.
도 11은 일 실시예에 의한 표시 장치의 복수의 트랜지스터 및 커패시터의 개략적인 배치도이고, 도 12는 도 11의 구체적인 배치도이며, 도 13은 도 12의 표시 장치를 XIII-XIII선을 따라 자른 단면도이고, 도 14는 도 12의 표시 장치를 XIV-XIV선을 따라 자른 단면도이다.
이하에서 도 11 및 도 12를 참조하여 일 실시예에 의한 표시 장치의 구체적인 평면상 구조에 대해 우선 설명하고, 도 13 및 도 14를 참조하여 구체적인 단면상 구조에 대해 더욱 설명한다.
일 실시예에 의한 표시 장치는 스캔 신호(Sn), 전단 스캔 신호(Sn-1), 및 발광 제어 신호(EM)를 각각 인가하며 행 방향을 따라 형성되어 있는 스캔선(151), 전단 스캔선(152), 및 발광 제어선(153)을 포함한다. 그리고, 스캔선(151), 전단 스캔선(152), 및 발광 제어선(153)과 교차하고 있으며 화소(PX)에 데이터 신호(Dm) 및 구동 전압(ELVDD)을 각각 인가하는 데이터선(171) 및 구동 전압선(172)을 포함한다. 초기화 전압(Vint)은 초기화 전압선(192)에서 초기화 트랜지스터(T4)를 경유하여 보상 트랜지스터(T3)로 전달된다. 초기화 전압선(192)은 직선부와 사선부를 교대로 가지며 형성되어 있다.
또한, 각 화소(PX)에는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6), 스토리지 커패시터(Cst), 그리고 유기 발광 다이오드(OLD)가 형성되어 있다.
유기 발광 다이오드(OLD)는 화소 전극(191), 유기 발광층(370) 및 공통 전극(270)으로 이루어진다.
구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 및 발광 제어 트랜지스터(T6)의 각각의 채널(channel)은 연결되어 있는 하나의 반도체(130)의 내부에 형성되어 있으며, 반도체(130)는 다양한 형상으로 굴곡되어 형성될 수 있다. 이러한 반도체(130)는 다결정 규소 또는 산화물 반도체로 이루어질 수 있다.
채널(131)은 구동 트랜지스터(T1)에 형성되는 구동 채널(131a), 스위칭 트랜지스터(T2)에 형성되는 스위칭 채널(131b), 보상 트랜지스터(T3)에 형성되는 보상 채널(131c), 초기화 트랜지스터(T4)에 형성되는 초기화 채널(131d), 동작 제어 트랜지스터(T5)에 형성되는 동작 제어 채널(131e), 및 발광 제어 트랜지스터(T6)에 형성되는 발광 제어 채널(131f)을 포함한다.
구동 트랜지스터(T1)는 구동 채널(131a), 구동 게이트 전극(155a), 구동 소스 전극(136a) 및 구동 드레인 전극(137a)을 포함한다. 구동 게이트 전극(155a)은 구동 채널(131a)과 중첩하고 있으며, 구동 소스 전극(136a) 및 구동 드레인 전극(137a)은 구동 채널(131a)의 양 옆에 인접하여 각각 형성되어 있다. 구동 게이트 전극(155a)은 접촉 구멍(61)을 통해 제1 데이터 연결 부재(174)와 연결되어 있다.
스위칭 트랜지스터(T2)는 스위칭 채널(131b), 스위칭 게이트 전극(155b), 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)을 포함한다. 스캔선(151)에서 아래쪽으로 확장된 일부인 스위칭 게이트 전극(155b)은 스위칭 채널(131b)과 중첩하고 있으며, 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)은 스위칭 채널(131b)의 양 옆에 인접하여 각각 형성되어 있다. 스위칭 소스 전극(136b)은 접촉 구멍(62)을 통해 데이터선(171)과 연결되어 있다.
보상 트랜지스터(T3)는 보상 채널(131c), 보상 게이트 전극(155c), 보상 소스 전극(136c) 및 보상 드레인 전극(137c)을 포함한다. 스캔선(151)의 일부인 보상 게이트 전극(155c)은 보상 채널(131c)과 중첩하고 있다. 보상 소스 전극(136c) 및 보상 드레인 전극(137c)은 보상 채널(131c)의 양 옆에 인접하여 각각 형성되어 있다. 보상 드레인 전극(137c)은 접촉 구멍(63)을 통해 제1 데이터 연결 부재(174)와 연결되어 있다.
초기화 트랜지스터(T4)는 초기화 채널(131d), 초기화 게이트 전극(155d), 초기화 소스 전극(136d) 및 초기화 드레인 전극(137d)을 포함한다. 전단 스캔선(152)의 일부인 초기화 게이트 전극(155d)은 누설 전류 방지를 위해 2개가 형성되어 있으며 초기화 채널(131d)과 중첩하고 있다. 초기화 소스 전극(136d) 및 초기화 드레인 전극(137d)은 초기화 채널(131d)의 양 옆에 인접하여 각각 형성되어 있다. 초기화 소스 전극(136d)은 접촉 구멍(64)을 통해 제2 데이터 연결 부재(175)와 연결되어 있다.
동작 제어 트랜지스터(T5)는 동작 제어 채널(131e), 동작 제어 게이트 전극(155e), 동작 제어 소스 전극(136e) 및 동작 제어 드레인 전극(137e)을 포함한다. 발광 제어선(153)의 일부인 동작 제어 게이트 전극(155e)은 동작 제어 채널(131e)과 중첩하고 있으며, 동작 제어 소스 전극(136e) 및 동작 제어 드레인 전극(137e)은 동작 제어 채널(131e)의 양 옆에 인접하여 각각 형성되어 있다. 동작 제어 소스 전극(136e)은 접촉 구멍(65)을 통해 구동 전압선(172)에서 확장된 일부와 연결되어 있다.
발광 제어 트랜지스터(T6)는 발광 제어 채널(131f), 발광 제어 게이트 전극(155f), 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)을 포함한다. 발광 제어선(153)의 일부인 발광 제어 게이트 전극(155f)은 발광 제어 채널(131f)과 중첩하고 있으며, 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)은 발광 제어 채널(131f)의 양 옆에 인접하여 각각 형성되어 있다. 발광 제어 드레인 전극(137f)은 접촉 구멍(66)을 통해 제3 데이터 연결 부재(179)와 연결되어 있다.
구동 트랜지스터(T1)의 구동 채널(131a)의 일단은 스위칭 드레인 전극(137b) 및 동작 제어 드레인 전극(137e)과 연결되어 있으며, 구동 채널(131a)의 타단은 보상 소스 전극(136c) 및 발광 제어 소스 전극(136f)과 연결되어 있다.
스토리지 커패시터(Cst)는 제2 게이트 절연막(142)을 사이에 두고 배치되는 제1 스토리지 전극(155a)과 제2 스토리지 전극(156)을 포함한다. 제1 스토리지 전극(155a)은 구동 게이트 전극(155a)에 해당하고, 제2 스토리지 전극(156)은 스토리지선(157)에서 확장된 부분으로서, 구동 게이트 전극(155a)보다 넓은 면적을 차지하며 구동 게이트 전극(155a)을 전부 덮고 있다.
여기서, 제2 게이트 절연막(142)은 유전체가 되며, 스토리지 커패시터(Cst)에서 축전된 전하와 양 축전판(155a, 156) 사이의 전압에 의해 스토리지 커패시턴스(Storage Capacitance)가 결정된다. 이와 같이, 구동 게이트 전극(155a)을 제1 스토리지 전극(155a)으로 사용함으로써, 화소 내에서 큰 면적을 차지하는 구동 채널(131a)에 의해 좁아진 공간에서 스토리지 커패시터를 형성할 수 있는 공간을 확보할 수 있다.
구동 게이트 전극(155a)인 제1 스토리지 전극(155a)은 접촉 구멍(61) 및 스토리지 개구부(51)를 통하여 제1 데이터 연결 부재(174)의 일단과 연결되어 있다. 스토리지 개구부(51)는 제2 스토리지 전극(156)에 형성된 개구부이다. 따라서, 스토리지 개구부(51) 내부에 제1 데이터 연결 부재(174)의 일단과 구동 게이트 전극(155a)을 연결하는 접촉 구멍(61)이 형성되어 있다. 제1 데이터 연결 부재(174)는 데이터선(171)과 거의 평행하게 동일한 층에 형성되어 있으며 제1 데이터 연결 부재(174)의 타단은 접촉 구멍(63)을 통해 보상 트랜지스터(T3)의 보상 드레인 전극(137c) 및 초기화 트랜지스터(T4)의 초기화 드레인 전극(137d)과 연결되어 있다. 따라서, 제1 데이터 연결 부재(174)는 구동 게이트 전극(155a)과 보상 트랜지스터(T3)의 보상 드레인 전극(137c) 및 초기화 트랜지스터(T4)의 초기화 드레인 전극(137d)을 서로 연결하고 있다.
따라서, 스토리지 커패시터(Cst)는 구동 전압선(172)을 통해 제2 스토리지 전극(156)에 전달된 구동 전압(ELVDD)과 구동 게이트 전극(155a)의 구동 게이트 전압(Vg)간의 차에 대응하는 스토리지 커패시턴스를 저장한다.
제3 데이터 연결 부재(179)는 접촉 구멍(81)을 통해 화소 전극(191)과 연결되어 있으며, 제2 데이터 연결 부재(175)는 접촉 구멍(82)을 통해 초기화 전압선(192)과 연결되어 있다.
이하에서는 일 실시예에 의한 표시 장치의 단면상 구조에 대해 적층 순서에 따라 구체적으로 설명한다.
기판(110) 위에는 버퍼층(120)이 형성되어 있다.
버퍼층(120) 위에는 구동 채널(131a), 스위칭 채널(131b), 보상 채널(131c), 초기화 채널(131d), 동작 제어 채널(131e), 및 발광 제어 채널(131f)을 포함하는 채널(131)을 포함하는 반도체(130)가 형성되어 있다. 반도체(130) 중 구동 채널(131a)의 양 옆에는 구동 소스 전극(136a) 및 구동 드레인 전극(137a)이 형성되어 있고, 스위칭 채널(131b)의 양 옆에는 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)이 형성되어 있다. 그리고, 보상 채널(131c)의 양 옆에는 보상 소스 전극(136c) 및 보상 드레인 전극(137c)이 형성되어 있고, 초기화 채널(131d)의 양 옆에는 초기화 소스 전극(136d) 및 초기화 드레인 전극(137d)이 형성되어 있다. 그리고, 동작 제어 채널(131e)의 양 옆에는 동작 제어 소스 전극(136e) 및 동작 제어 드레인 전극(137e)이 형성되어 있고, 발광 제어 채널(131f)의 양 옆에는 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)이 형성되어 있다.
반도체(130) 위에는 이를 덮는 제1 게이트 절연막(141)이 형성되어 있다. 제1 게이트 절연막(141) 위에는 스위칭 게이트 전극(155b), 보상 게이트 전극(155c)을 포함하는 스캔선(151), 초기화 게이트 전극(155d)을 포함하는 전단 스캔선(152), 동작 제어 게이트 전극(155e) 및 발광 제어 게이트 전극(155f)을 포함하는 발광 제어선(153), 그리고 구동 게이트 전극(제1 스토리지 전극)(155a)을 포함하는 제1 게이트 배선(151, 152, 153, 155a, 155b, 155c, 155d, 155e, 155f)이 형성되어 있다.
앞서 설명한 패드 영역(도 1의 IC)에 위치하는 제1 데이터 패드(도 3의 601), 제3 데이터 패드(도 3의 603), 제5 데이터 패드(도 3의 605) 및 제7 데이터 패드(도 3의 607)는 제1 게이트 배선(151, 152, 153, 155a, 155b, 155c, 155d, 155e, 155f)과 동일한 층에 위치할 수 있다. 또한, 제1 데이터 패드(도 3의 601), 제3 데이터 패드(도 3의 603), 제5 데이터 패드(도 3의 605) 및 제7 데이터 패드(도 3의 607)는 제1 게이트 배선(151, 152, 153, 155a, 155b, 155c, 155d, 155e, 155f)과 동일한 물질로 이루어질 수 있다. 제1 게이트 절연막(141) 위에 금속 물질을 증착하고, 이를 패터닝하여 제1 게이트 배선(151, 152, 153, 155a, 155b, 155c, 155d, 155e, 155f), 제1 데이터 패드(도 3의 601), 제3 데이터 패드(도 3의 603), 제5 데이터 패드(도 3의 605) 및 제7 데이터 패드(도 3의 607)를 동시에 형성할 수 있다.
제1 게이트 배선(151, 152, 153, 155a, 155b, 155c, 155d, 155e, 155f) 및 제1 게이트 절연막(141) 위에는 이를 덮는 제2 게이트 절연막(142)이 형성되어 있다. 제1 게이트 배선(151, 152, 153, 155a, 155b, 155c, 155d, 155e, 155f)은 제1 게이트 절연막(141)과 제2 게이트 절연막(142) 사이에 위치한다.
제2 게이트 절연막(142) 위에는 스캔선(151)과 평행하게 배치되어 있는 스토리지선(157), 스토리지선(157)에서 확장된 부분인 제2 스토리지 전극(156)을 포함하는 제2 게이트 배선(157, 156)이 형성되어 있다.
앞서 설명한 패드 영역(도 1의 IC)에 위치하는 제2 데이터 패드(도 3의 602), 제4 데이터 패드(도 3의 604), 제6 데이터 패드(도 3의 606) 및 제8 데이터 패드(도 3의 608)는 제2 게이트 배선(157, 156)과 동일한 층에 위치할 수 있다. 또한, 제2 데이터 패드(도 3의 602), 제4 데이터 패드(도 3의 604), 제6 데이터 패드(도 3의 606) 및 제8 데이터 패드(도 3의 608)는 제2 게이트 배선(157, 156)과 동일한 물질로 이루어질 수 있다. 제2 게이트 절연막(142) 위에 금속 물질을 증착하고, 이를 패터닝하여 제2 게이트 배선(157, 156), 제2 데이터 패드(도 3의 602), 제4 데이터 패드(도 3의 604), 제6 데이터 패드(도 3의 606) 및 제8 데이터 패드(도 3의 608)를 동시에 형성할 수 있다.
제2 게이트 절연막(142) 및 제2 게이트 배선(157, 156) 위에는 층간 절연막(160)이 형성되어 있다.
층간 절연막(160)에는 반도체(130)의 상부면의 적어도 일부를 드러내는 접촉 구멍(61, 62, 63, 64, 65, 66)이 형성되어 있다.
층간 절연막(160) 위에는 데이터선(171), 구동 전압선(172), 제1 데이터 연결 부재(174), 제2 데이터 연결 부재(175), 그리고 제3 데이터 연결 부재(179)를 포함하는 데이터 배선(171, 172, 174, 175, 179)이 형성되어 있다.
앞서 설명한 패드 영역(도 1의 IC)에 위치하는 제1 보조 데이터 패드(671) 및 제2 보조 데이터 패드(672)는 데이터 배선(171, 172, 174, 175, 179)과 동일한 층에 위치할 수 있다. 또한, 제1 보조 데이터 패드(671) 및 제2 보조 데이터 패드(672)는 데이터 배선(171, 172, 174, 175, 179)과 동일한 물질로 이루어질 수 있다. 층간 절연막(160) 위에 금속 물질을 증착하고, 이를 패터닝하여 데이터 배선(171, 172, 174, 175, 179), 제1 보조 데이터 패드(671) 및 제2 보조 데이터 패드(672)를 동시에 형성할 수 있다.
데이터선(171)은 접촉 구멍(62)을 통해 스위칭 소스 전극(136b)과 연결되어 있다. 제1 데이터 연결 부재(174)의 일단은 접촉 구멍(61)을 통하여 제1 스토리지 전극(155a)과 연결되어 있고, 제1 데이터 연결 부재(174)의 타단은 접촉 구멍(63)을 통해 보상 드레인 전극(137c) 및 초기화 드레인 전극(137d)과 연결되어 있다. 데이터선(171)과 평행하게 뻗어 있는 제2 데이터 연결 부재(175)는 접촉 구멍(64)을 통해 초기화 소스 전극(136d)과 연결되어 있다. 제3 데이터 연결 부재(179)는 접촉 구멍(66)을 통해 발광 제어 드레인 전극(137f)과 연결되어 있다.
데이터 배선(171, 172, 174, 175, 179) 및 층간 절연막(160) 위에는 이를 덮는 보호막(180)이 형성되어 있다.
보호막(180) 위에는 화소 전극(191) 및 초기화 전압선(192)이 형성되어 있다. 제3 데이터 연결 부재(179)는 보호막(180)에 형성된 접촉 구멍(81)을 통해 화소 전극(191)과 연결되어 있고, 제2 데이터 연결 부재(175)는 보호막(180)에 형성된 접촉 구멍(82)을 통해 초기화 전압선(192)과 연결되어 있다.
보호막(180), 초기화 전압선(192) 및 화소 전극(191)의 가장자리 위에는 이를 덮는 화소 정의막(Pixel Defined Layer, PDL)(350)이 형성되어 있고, 화소 정의막(350)은 화소 전극(191)을 드러내는 화소 개구부(351)를 가진다.
화소 개구부(351)에 의해 노출된 화소 전극(191) 위에는 유기 발광층(370)이 형성되고, 유기 발광층(370) 상에는 공통 전극(270)이 형성된다. 공통 전극(270)은 화소 정의막(350) 위에도 형성되어 복수의 화소(PX)에 걸쳐 형성된다. 이와 같이, 화소 전극(191), 유기 발광층(370) 및 공통 전극(270)을 포함하는 유기 발광 다이오드(OLD)가 형성된다.
다음으로, 도 15를 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 15에 도시된 일 실시예에 의한 표시 장치는 도 1 내지 도 14에 도시된 일 실시예에 의한 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 데이터 패드와 연결 배선이 서로 중첩되거나, 인접한 연결 배선이 서로 중첩한다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 15는 일 실시예에 의한 표시 장치를 나타낸 단면도이다.
도 15에 도시된 바와 같이, 제1 데이터 패드(601)와 제5 데이터 패드(605) 사이에는 제2 연결 배선(702), 제3 연결 배선(703) 및 제4 연결 배선(704)이 위치한다.
앞선 실시예에서는 인접한 제1 데이터 패드(601)와 제2 연결 배선(702)이 서로 중첩하지 않고, 인접한 제2 연결 배선(702)과 제3 연결 배선(703)이 서로 중첩하지 않는다. 인접한 제3 연결 배선(703)과 제4 연결 배선(704)이 서로 중첩하지 않고, 인접한 제4 연결 배선(704)과 제5 데이터 패드(605)가 서로 중첩하지 않는다.
본 실시예에서는 인접한 제1 데이터 패드(601)와 제2 연결 배선(702)이 서로 중첩할 수 있다. 인접한 제2 연결 배선(702)과 제3 연결 배선(703)이 서로 중첩할 수 있다. 인접한 제3 연결 배선(703)과 제4 연결 배선(704)이 서로 중첩할 수 있다. 인접한 제4 연결 배선(704)과 제5 데이터 패드(605)가 서로 중첩할 수 있다. 본 실시예에서 인접한 데이터 패드(600)와 연결 배선(700)은 서로 다른 층에 위치하고 있어 단락될 우려가 없으므로 서로 중첩하도록 배치할 수 있다. 또한, 인접한 연결 배선(700)들은 서로 다른 층에 위치하고 있어 단락될 우려가 없으므로 서로 중첩하도록 배치할 수 있다.
다음으로, 도 16 및 도 17을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 16 및 도 17에 도시된 일 실시예에 의한 표시 장치는 도 1 내지 도 14에 도시된 일 실시예에 의한 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 표시 장치의 패드 영역에서 복수의 데이터 패드가 3개의 행으로 정렬되어 있다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 16은 일 실시예에 의한 표시 장치의 패드 영역의 일부를 나타낸 평면도이고, 도 17은 도 16의 XVII-XVII선을 따라 나타낸 단면도이다.
도 16 및 도 17에 도시된 바와 같이, 표시 장치의 패드 영역에는 복수의 데이터 패드(1600)가 제1 방향(W1) 및 제2 방향(W2)을 따라 정렬될 수 있다. 이때, 복수의 데이터 패드(1600)는 3개의 행으로 정렬될 수 있다.
복수의 데이터 패드(1600)는 첫 번째 행에 위치하는 제1 데이터 패드(1601)와 제4 데이터 패드(1604), 두 번째 행에 위치하는 제2 데이터 패드(1602)와 제5 데이터 패드(1605), 세 번째 행에 위치하는 제3 데이터 패드(1603)와 제6 데이터 패드(1606)를 포함한다.
제1 데이터 패드(1601)와 제2 데이터 패드(1602)는 제1 방향(W1)을 따라 인접하게 위치하며, 이들은 서로 다른 층에 위치한다. 제2 데이터 패드(1602)와 제3 데이터 패드(1603)는 제1 방향(W1)을 따라 인접하게 위치하며, 이들은 서로 다른 층에 위치한다. 제3 데이터 패드(1603)는 제1 데이터 패드(1601)와 동일한 층에 위치할 수 있다. 제1 데이터 패드(1601)는 제1 연결 배선(1701) 및 제1 검사 배선(1901)과 연결되어 있으며, 이들은 동일한 층에 위치한다. 제2 데이터 패드(1602)는 제2 연결 배선(1702) 및 제2 검사 배선(1902)와 연결되어 있으며, 이들은 동일한 층에 위치한다. 제3 데이터 패드(1603)는 제3 연결 배선(1703) 및 제3 검사 배선(1903)과 연결되어 있으며, 이들은 동일한 층에 위치한다.
제1 데이터 패드(1601)와 제4 데이터 패드(1604)는 제2 방향(W2)을 따라 인접하게 위치하며, 이들은 동일한 층에 위치한다. 제4 데이터 패드(1604)와 제5 데이터 패드(1605)는 제1 방향(W1)을 따라 인접하게 위치하며, 이들은 서로 다른 층에 위치한다. 제5 데이터 패드(1605)와 제6 데이터 패드(1606)는 제1 방향(W1)을 따라 인접하게 위치하며, 이들은 서로 다른 층에 위치한다. 제6 데이터 패드(1606)는 제4 데이터 패드(1604)와 동일한 층에 위치할 수 있다. 제4 데이터 패드(1604)는 제4 연결 배선(1704) 및 제4 검사 배선(1904)와 연결되어 있으며, 이들은 동일한 층에 위치한다. 제5 데이터 패드(1605)는 제5 연결 배선(1705) 및 제5 검사 배선(1905)와 연결되어 있으며, 이들은 동일한 층에 위치한다. 제6 데이터 패드(1606)는 제6 연결 배선(1706) 및 제6 검사 배선(1906)와 연결되어 있으며, 이들은 동일한 층에 위치한다.
동일한 행에 위치하는 제2 방향(W2)으로 인접한 데이터 패드(1600) 사이에는 2개의 배선(1700, 1900)이 위치한다. 예를 들면, 제1 데이터 패드(1601)와 제4 데이터 패드(1604) 사이에는 제2 연결 배선(1702) 및 제3 연결 배선(1703)이 위치한다. 제2 데이터 패드(1602)와 제5 데이터 패드(1605) 사이에는 제3 연결 배선(1703) 및 제4 검사 배선(1904)이 위치한다. 제3 데이터 패드(1603)와 제6 데이터 패드(1606) 사이에는 제4 검사 배선(1904) 및 제5 검사 배선(1905)이 위치한다.
제1 데이터 패드(1601)와 제2 연결 배선(1702)은 서로 다른 층에 위치하므로, 제1 데이터 패드(1601)와 제2 연결 배선(1702) 사이의 간격을 줄이더라도 단락되지 않는다. 제2 연결 배선(1702)과 제3 연결 배선(1703)은 서로 다른 층에 위치하므로, 제2 연결 배선(1702)과 제3 연결 배선(1703) 사이의 간격을 줄이더라도 단락되지 않는다. 제3 연결 배선(1703)과 제4 데이터 패드(1604)는 서로 다른 층에 위치하므로, 제3 연결 배선(1703)과 제4 데이터 패드(1604) 사이의 간격을 줄이더라도 단락되지 않는다.
제1 데이터 패드(1601) 위에는 제2 게이트 절연막(142) 및 층간 절연막(160)이 위치한다. 제2 게이트 절연막(142) 및 층간 절연막(160)에는 제1 데이터 패드(1601)의 적어도 일부와 중첩하는 접촉 구멍(11161)이 형성되어 있다. 접촉 구멍(11161)은 제1 데이터 패드(1601)의 중심부와 중첩할 수 있다. 층간 절연막(160) 위에는 제1 보조 데이터 패드(1671)가 위치한다. 제1 보조 데이터 패드(1671)는 접촉 구멍(11161)을 통해 제1 데이터 패드(1601)와 연결되어 있다. 제1 보조 데이터 패드(1671)는 접촉 구멍(11161)과 중첩하는 제1 데이터 패드(1601)의 부분을 덮고 있다.
제1 보조 데이터 패드(1671)는 제2 연결 배선(1702)과 중첩하는 것으로 도시되어 있다. 다만, 본 발명은 이에 한정되지 않으며, 제1 보조 데이터 패드(1671)가 제2 연결 배선(1702)과 중첩하지 않을 수도 있다.
다음으로, 도 18 및 도 19를 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 18 및 도 19에 도시된 일 실시예에 의한 표시 장치는 도 1 내지 도 14에 도시된 일 실시예에 의한 표시 장치와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 표시 장치의 패드 영역에서 복수의 데이터 패드가 2개의 행으로 정렬되어 있다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 18은 일 실시예에 의한 표시 장치의 패드 영역의 일부를 나타낸 평면도이고, 도 19는 도 18의 XIX-XIX선을 따라 나타낸 단면도이다.
도 18 및 도 19에 도시된 바와 같이, 표시 장치의 패드 영역에는 복수의 데이터 패드(2600)가 제1 방향(W1) 및 제2 방향(W2)을 따라 정렬될 수 있다. 이때, 복수의 데이터 패드(2600)는 2개의 행으로 정렬될 수 있다.
복수의 데이터 패드(2600)는 첫 번째 행에 위치하는 제1 데이터 패드(2601)와 제3 데이터 패드(2603), 두 번째 행에 위치하는 제2 데이터 패드(2602)와 제4 데이터 패드(2604)를 포함한다.
제1 데이터 패드(2601)와 제2 데이터 패드(2602)는 제1 방향(W1)을 따라 인접하게 위치하며, 이들은 서로 다른 층에 위치한다. 제1 데이터 패드(2601)는 제1 연결 배선(2701) 및 제1 검사 배선(2901)과 연결되어 있으며, 이들은 동일한 층에 위치한다. 제2 데이터 패드(2602)는 제2 연결 배선(2702) 및 제2 검사 배선(2902)와 연결되어 있으며, 이들은 동일한 층에 위치한다.
제1 데이터 패드(2601)와 제3 데이터 패드(2603)는 제2 방향(W2)을 따라 인접하게 위치하며, 이들은 동일한 층에 위치한다. 제3 데이터 패드(2603)와 제4 데이터 패드(2604)는 제1 방향(W1)을 따라 인접하게 위치하며, 이들은 서로 다른 층에 위치한다. 제3 데이터 패드(2603)는 제3 연결 배선(2703) 및 제3 검사 배선(2903)와 연결되어 있으며, 이들은 동일한 층에 위치한다. 제4 데이터 패드(2604)는 제4 연결 배선(2704) 및 제4 검사 배선(2904)와 연결되어 있으며, 이들은 동일한 층에 위치한다.
동일한 행에 위치하는 제2 방향(W2)으로 인접한 데이터 패드(2600) 사이에는 1개의 배선(2700, 2900)이 위치한다. 예를 들면, 제1 데이터 패드(2601)와 제3 데이터 패드(2603) 사이에는 제2 연결 배선(2702)이 위치한다. 제2 데이터 패드(2602)와 제4 데이터 패드(2604) 사이에는 제3 검사 배선(2903)이 위치한다.
제1 데이터 패드(2601)와 제2 연결 배선(2702)은 서로 다른 층에 위치하므로, 제1 데이터 패드(2601)와 제2 연결 배선(2702) 사이의 간격을 줄이더라도 단락되지 않는다. 제2 연결 배선(2702)과 제3 데이터 패드(2603)는 서로 다른 층에 위치하므로, 제2 연결 배선(2702)과 제3 데이터 패드(2603) 사이의 간격을 줄이더라도 단락되지 않는다.
제1 데이터 패드(2601) 위에는 제2 게이트 절연막(142) 및 층간 절연막(160)이 위치한다. 제2 게이트 절연막(142) 및 층간 절연막(160)에는 제1 데이터 패드(2601)의 적어도 일부와 중첩하는 접촉 구멍(21161)이 형성되어 있다. 접촉 구멍(21161)은 제1 데이터 패드(2601)의 중심부와 중첩할 수 있다. 층간 절연막(160) 위에는 제1 보조 데이터 패드(2671)가 위치한다. 제1 보조 데이터 패드(2671)는 접촉 구멍(21161)을 통해 제1 데이터 패드(2601)와 연결되어 있다. 제1 보조 데이터 패드(2671)는 접촉 구멍(21161)과 중첩하는 제1 데이터 패드(2601)의 부분을 덮고 있다.
제1 보조 데이터 패드(2671)는 제2 연결 배선(2702)과 중첩하는 것으로 도시되어 있다. 다만, 본 발명은 이에 한정되지 않으며, 제1 보조 데이터 패드(2671)가 제2 연결 배선(2702)과 중첩하지 않을 수도 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판
140: 게이트 절연막
141: 제1 게이트 절연막
142: 제2 게이트 절연막
600, 1600, 2600: 데이터 패드
650: 더미 데이터 패드
671: 제1 보조 데이터 패드
672: 제2 보조 데이터 패드
700, 1700, 2700: 연결 배선
800: 검사 회로부
900, 1900, 2900: 검사 배선

Claims (20)

  1. 표시 영역 및 패드 영역을 포함하는 기판,
    상기 기판의 표시 영역 위에 위치하는 반도체,
    상기 반도체 위에 적층되어 있는 제1 게이트 절연막 및 제2 게이트 절연막,
    상기 제1 게이트 절연막과 상기 제2 게이트 절연막 사이에 위치하는 제1 게이트 배선, 및
    상기 제2 게이트 절연막 위에 위치하는 제2 게이트 배선,
    상기 기판의 패드 영역 위에 위치하고, 제1 방향 및 제2 방향을 따라 정렬되어 있는 복수의 데이터 패드, 및
    상기 복수의 데이터 패드 각각에 연결되어 있는 연결 배선을 포함하고,
    상기 복수의 데이터 패드는
    제1 데이터 패드,
    상기 제1 데이터 패드와 상기 제1 방향을 따라 인접하게 위치하는 제2 데이터 패드,
    상기 제1 데이터 패드와 상기 제2 방향을 따라 인접하게 위치하는 제3 데이터 패드, 및
    상기 제2 데이터 패드와 상기 제2 방향을 따라 인접하게 위치하는 제4 데이터 패드를 포함하고,
    상기 연결 배선은
    상기 제1 데이터 패드에 연결되어 있는 제1 연결 배선, 및
    상기 제2 데이터 패드에 연결되어 있고, 상기 제1 데이터 패드와 상기 제3 데이터 패드 사이에 위치하는 제2 연결 배선을 포함하고,
    상기 제1 데이터 패드와 상기 제2 연결 배선은 서로 다른 층에 위치하고,
    상기 제1 데이터 패드는 상기 제1 게이트 배선과 동일한 층에 위치하고, 상기 제2 데이터 패드는 상기 제2 게이트 배선과 동일한 층에 위치하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제3 데이터 패드와 상기 제2 연결 배선은 서로 다른 층에 위치하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 데이터 패드와 상기 제2 데이터 패드는 서로 다른 층에 위치하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 데이터 패드와 상기 제3 데이터 패드는 동일한 층에 위치하고,
    상기 제2 데이터 패드와 상기 제4 데이터 패드는 동일한 층에 위치하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 연결 배선은 상기 제1 데이터 패드와 동일한 층에 위치하고, 상기 제1 데이터 패드에 직접적으로 연결되어 있고,
    상기 제2 연결 배선은 상기 제2 데이터 패드와 동일한 층에 위치하고, 상기 제2 데이터 패드에 직접적으로 연결되어 있는 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 데이터 패드 및 상기 제3 데이터 패드는 상기 제1 게이트 절연막과 상기 제2 게이트 절연막 사이에 위치하고,
    상기 제2 데이터 패드 및 상기 제4 데이터 패드는 상기 제2 게이트 절연막의 위에 위치하는 표시 장치.
  7. 제1 항에 있어서,
    상기 기판의 표시 영역 위에 위치하는 복수의 게이트선 및 복수의 데이터선을 더 포함하고,
    상기 복수의 연결 배선은 상기 복수의 데이터선에 연결되어 있는 표시 장치.
  8. 제1 항에 있어서,
    상기 기판의 패드 영역 위에 위치하는 검사 회로부, 및
    상기 복수의 데이터 패드와 상기 검사 회로부를 연결하는 복수의 검사 배선을 더 포함하고,
    상기 검사 배선은
    상기 제1 데이터 패드와 상기 검사 회로부를 연결하는 제1 검사 배선, 및
    상기 제2 데이터 패드와 상기 검사 회로부를 연결하는 제2 검사 배선을 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 검사 배선은 상기 제1 데이터 패드와 동일한 층에 위치하고, 상기 제1 데이터 패드에 직접적으로 연결되어 있고,
    상기 제2 검사 배선은 상기 제2 데이터 패드와 동일한 층에 위치하고, 상기 제2 데이터 패드에 직접적으로 연결되어 있는 표시 장치.
  10. 삭제
  11. 삭제
  12. 제1 항에 있어서,
    상기 제1 데이터 패드는 상기 제1 게이트 배선과 동일한 물질을 포함하고,
    상기 제2 데이터 패드는 상기 제2 게이트 배선과 동일한 물질을 포함하는 표시 장치.
  13. 제1 항에 있어서,
    상기 복수의 데이터 패드는
    상기 제2 데이터 패드와 상기 제1 방향을 따라 인접하게 위치하는 제5 데이터 패드를 더 포함하고,
    상기 제5 데이터 패드는 상기 제2 데이터 패드와 서로 다른 층에 위치하고,
    상기 제5 데이터 패드는 상기 제1 데이터 패드와 동일한 층에 위치하는 표시 장치.
  14. 제13 항에 있어서,
    상기 복수의 데이터 패드는
    상기 제5 데이터 패드와 상기 제1 방향을 따라 인접하게 위치하는 제6 데이터 패드를 더 포함하고,
    상기 제6 데이터 패드는 상기 제5 데이터 패드와 서로 다른 층에 위치하고,
    상기 제6 데이터 패드는 상기 제2 데이터 패드와 동일한 층에 위치하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 데이터 패드와 상기 제3 데이터 패드 사이에는 상기 복수의 연결 배선 중 3개의 연결 배선이 위치하는 표시 장치.
  16. 제1 항에 있어서,
    상기 제2 연결 배선은 상기 제1 데이터 패드와 적어도 일부 중첩하는 표시 장치.
  17. 제1 항에 있어서,
    상기 데이터 패드와 인접하게 위치하는 더미 데이터 패드를 더 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 더미 데이터 패드는 상기 데이터 패드와 동일한 층에 위치하는 표시 장치.
  19. 제1 항에 있어서,
    상기 복수의 데이터 패드는
    상기 제2 데이터 패드와 상기 제1 방향을 따라 인접하게 위치하는 제3 데이터 패드, 및
    상기 제1 데이터 패드와 상기 제2 방향을 따라 인접하게 위치하는 제4 데이터 패드를 더 포함하는 표시 장치.
  20. 제19 항에 있어서,
    상기 제3 데이터 패드는 상기 제2 데이터 패드와 서로 다른 층에 위치하고,
    상기 제3 데이터 패드는 상기 제1 데이터 패드와 동일한 층에 위치하고,
    상기 제4 데이터 패드는 상기 제1 데이터 패드와 서로 다른 층에 위치하고,
    상기 제4 데이터 패드는 상기 제2 데이터 패드와 동일한 층에 위치하는 표시 장치.
KR1020160163571A 2016-12-02 2016-12-02 표시 장치 KR102593485B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020160163571A KR102593485B1 (ko) 2016-12-02 2016-12-02 표시 장치
US15/655,482 US10910409B2 (en) 2016-12-02 2017-07-20 Display device
EP17190625.8A EP3330790B1 (en) 2016-12-02 2017-09-12 Display device
CN201711089561.3A CN108155209B (zh) 2016-12-02 2017-11-08 显示设备
TW106140106A TWI745489B (zh) 2016-12-02 2017-11-20 顯示裝置
JP2017231761A JP7046578B2 (ja) 2016-12-02 2017-12-01 表示装置
US17/147,210 US11862645B2 (en) 2016-12-02 2021-01-12 Display device
KR1020230140452A KR20230151504A (ko) 2016-12-02 2023-10-19 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160163571A KR102593485B1 (ko) 2016-12-02 2016-12-02 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230140452A Division KR20230151504A (ko) 2016-12-02 2023-10-19 표시 장치

Publications (2)

Publication Number Publication Date
KR20180063931A KR20180063931A (ko) 2018-06-14
KR102593485B1 true KR102593485B1 (ko) 2023-10-24

Family

ID=59887034

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160163571A KR102593485B1 (ko) 2016-12-02 2016-12-02 표시 장치
KR1020230140452A KR20230151504A (ko) 2016-12-02 2023-10-19 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230140452A KR20230151504A (ko) 2016-12-02 2023-10-19 표시 장치

Country Status (6)

Country Link
US (2) US10910409B2 (ko)
EP (1) EP3330790B1 (ko)
JP (1) JP7046578B2 (ko)
KR (2) KR102593485B1 (ko)
CN (1) CN108155209B (ko)
TW (1) TWI745489B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108133686A (zh) * 2018-01-05 2018-06-08 上海和辉光电有限公司 一种像素电路、驱动方法、像素结构及显示面板
KR20220016407A (ko) * 2020-07-31 2022-02-09 삼성디스플레이 주식회사 디스플레이 장치
CN112235942B (zh) * 2020-09-21 2021-10-22 广州国显科技有限公司 一种显示模组及显示装置
CN113380144B (zh) * 2021-06-07 2022-11-25 武汉天马微电子有限公司 一种显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120044432A1 (en) * 2010-08-19 2012-02-23 Au Optronics Corporation Pixel array substrate, conductive structure and display panel

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
KR100390456B1 (ko) 2000-12-13 2003-07-07 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
KR100531590B1 (ko) 2002-06-06 2005-11-28 알프스 덴키 가부시키가이샤 액정표시장치 및 액정표시장치의 제조방법
JP4178090B2 (ja) 2003-09-19 2008-11-12 シャープ株式会社 電極配線基板および表示装置
JP4788100B2 (ja) 2003-12-19 2011-10-05 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置および電子機器
JP2006058721A (ja) 2004-08-23 2006-03-02 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法および電子機器
US20060139551A1 (en) 2004-12-27 2006-06-29 Yohei Kimura Display device
JP2006209089A (ja) 2004-12-27 2006-08-10 Toshiba Matsushita Display Technology Co Ltd 表示装置
KR101294847B1 (ko) * 2006-06-23 2013-08-08 엘지디스플레이 주식회사 전계발광표시장치
JP2008065152A (ja) 2006-09-08 2008-03-21 Seiko Epson Corp 液晶表示パネル、検査装置、および検査方法
KR101349094B1 (ko) * 2006-12-13 2014-01-09 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 갖는 액정표시장치
KR100847655B1 (ko) * 2007-04-03 2008-07-21 삼성에스디아이 주식회사 액정 표시장치
JP4448535B2 (ja) 2007-12-18 2010-04-14 株式会社 日立ディスプレイズ 表示装置
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101518322B1 (ko) * 2008-07-02 2015-05-07 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
TWI395037B (zh) * 2008-10-13 2013-05-01 Prime View Int Co Ltd 主動元件陣列基板及其檢測方法
TW201022779A (en) * 2008-12-12 2010-06-16 Au Optronics Corp Pixel array and manufacturing method thereof
KR102142450B1 (ko) 2009-10-30 2020-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
JP2011129554A (ja) 2009-12-15 2011-06-30 Epson Imaging Devices Corp Ｆｐｃ基板が接続された回路基板及びｆｐｃ基板と回路基板との接続方法。
KR20130031559A (ko) * 2011-09-21 2013-03-29 삼성디스플레이 주식회사 박막 트랜지스터 표시판
TW201324760A (zh) * 2011-12-07 2013-06-16 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
KR101984199B1 (ko) * 2012-10-08 2019-05-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR20140053626A (ko) 2012-10-26 2014-05-08 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR102025835B1 (ko) 2012-11-26 2019-11-27 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
TWI494667B (zh) * 2013-05-17 2015-08-01 Au Optronics Corp 線路基板及包含其之顯示面板
KR20150037198A (ko) * 2013-09-30 2015-04-08 삼성디스플레이 주식회사 표시패널 및 이를 갖는 표시장치
TWI498576B (zh) * 2013-11-01 2015-09-01 Chunghwa Picture Tubes Ltd 顯示面板及其測試方法
KR102274701B1 (ko) * 2014-12-29 2021-07-08 엘지디스플레이 주식회사 패드 구조 및 이를 포함하는 표시장치
KR102355256B1 (ko) 2015-01-22 2022-01-25 삼성디스플레이 주식회사 표시 장치
CN104656292B (zh) * 2015-03-17 2018-04-17 京东方科技集团股份有限公司 阵列基板及制造方法、显示面板及其测试方法、显示装置
KR102315889B1 (ko) * 2015-04-14 2021-10-21 삼성디스플레이 주식회사 표시 패널
KR20160148829A (ko) * 2015-06-16 2016-12-27 삼성디스플레이 주식회사 표시 장치 및 그의 리페어 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120044432A1 (en) * 2010-08-19 2012-02-23 Au Optronics Corporation Pixel array substrate, conductive structure and display panel

Also Published As

Publication number Publication date
TWI745489B (zh) 2021-11-11
US20180158837A1 (en) 2018-06-07
KR20230151504A (ko) 2023-11-01
US20210134842A1 (en) 2021-05-06
US11862645B2 (en) 2024-01-02
CN108155209B (zh) 2023-08-25
JP7046578B2 (ja) 2022-04-04
US10910409B2 (en) 2021-02-02
TW201824233A (zh) 2018-07-01
EP3330790B1 (en) 2020-05-13
EP3330790A1 (en) 2018-06-06
KR20180063931A (ko) 2018-06-14
JP2018092171A (ja) 2018-06-14
CN108155209A (zh) 2018-06-12

Similar Documents

Publication Publication Date Title
US11740721B2 (en) Display device with sensor
CN108281460B (zh) 触摸有机发光显示装置
KR20230151504A (ko) 표시 장치
KR101640192B1 (ko) 디스플레이 장치
CN107293566B (zh) 显示设备
KR102568631B1 (ko) 유기 발광 표시 장치
CN111309171B (zh) 触摸面板和触摸显示装置
KR102312557B1 (ko) 유기 발광 표시 장치
US20200194713A1 (en) Display panel
KR102483321B1 (ko) 표시 장치 및 그 제조 방법
US10910464B2 (en) Electronic device including an IC
KR102541880B1 (ko) 표시 패널
CN113261111A (zh) 显示设备
US20220068902A1 (en) Display device
KR102411327B1 (ko) 표시 장치
KR102632269B1 (ko) 유기 발광 표시 장치
KR20210062178A (ko) 터치 디스플레이 장치
KR20140147494A (ko) 가요성 표시장치
US20230387374A1 (en) Display device
KR20210062900A (ko) 플렉서블 표시장치
KR20170026834A (ko) 표시패널 및 이를 구비하는 표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant