KR102580295B1

KR102580295B1 - 유기발광표시장치

Info

Publication number: KR102580295B1
Application number: KR1020180149811A
Authority: KR
Inventors: 신영준; 김수동; 권영성
Original assignee: 엘지디스플레이 주식회사
Priority date: 2018-11-28
Filing date: 2018-11-28
Publication date: 2023-09-19
Also published as: KR20200063724A

Abstract

본 발명의 실시예들은, 데이터라인과 게이트라인을 포함하는 제1신호라인을 포함하는 화소영역, 외부장치로부터 신호를 전달받는 복수의 패드가 배치되는 제1패드가 배치되는 패드영역, 화소영역과 패드영역 사이에 배치되며 제1신호라인과 연결되는 복수의 제1입력신호라인을 포함하는 제2신호라인이 배치되는 링크영역, 및, 링크영역과 패드영역 사이에 배치되고, 드라이브 IC로 입력되는 신호를 전달받는 복수의 패드가 배치되는 제2패드와, 드라이브 IC에서 출력되는 신호를 전달받는 복수의 패드가 배치되는 제3패드를 포함하는 실장영역을 포함하되, 실장영역에 기판의 크랙을 검사하는 제1크랙검사회로가 배치되는 유기발광표시장치를 제공할 수 있다.

Description

유기발광표시장치{ORGANIC LIGHT EMITTING DISPLAY INCLUDING TEMPERATURE SENSOR}

본 발명의 실시예들은 유기발광표시장치에 관한 것이다.

스스로 발광하는 유기발광다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하는 액티브 매트릭스 타입의 유기발광 표시장치는 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.

유기발광다이오드는 애노든 전극, 캐소드 전극과 이들 사이에 형성된 유기화합물층을 포함한다. 유기 화합물층은 정공주입층(hole Injection Layer, HIL), 정송수송층(Hole Transport Layer, HTL), 발광층(Emission Layer, EML), 전자수송층(Electron Transport Layer, ETL) 및 전자주입층(Electron Injection Layer, EIL)을 포함할 수 있다. 그리고, 애노드 전극과 캐소드 전극에 구동전압이 인가되면 전공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동하여 여기자를 형성하고 그 결과 발광층(EML)에서 가시광을 발생시킬 수 있게 된다.

유기발광표시장치는 유기발광다이오드와, 유기발광다이오드를 구동하는 화소회로가 배치되는 화소영역과, 화소영역에 신호를 인가하는 구동회로소자와 신호를 전달하는 신호라인이 배치되는 비화소영역을 포함할 수 있다.

최근에는 심미감을 위해 유기발광표시장치의 비화소영역의 폭을 작게하는 설계하는 내로우베젤이 유행하고 있다. 따라서, 유기발광표시장치의 비화소영역의 폭을 작게 구현하는 것이 필요하다. 또한, 유기발광표시장치는 기판 상의 화소영역에 복수의 화소를 배치하고 비화소영역 중 일 영역에 패드를 형성하여 패드를 통해 복수의 화소에 신호가 인가되도록 하는 외부기기 또는 케이블이 연결될 수 있다. 하지만, 외부기기 및/또는 케이블을 연결하는 과정에서 기판에 크랙이 발생할 수 있다. 발생된 크랙의 크기가 미세하면 눈으로 식별하는 것이 곤란하게 되어 크랙이 발생된 기판에 추후 공정을 진행하게 되어 유기발광표시장치의 제조비용이 증가하는 문제점이 발생할 수 있다.

본 발명의 실시예들의 목적은 휘어질 수 있는 유기발광표시장치를 제공하는 것이다.

또한, 본 발명의 실시예들의 다른 목적은 고장발생을 최소화할 수 있는 유기발광표시장치를 제공하는 것이다.

또한, 본 발명의 실시예들의 또다른 목적은 제조비용증가를 방지할 수 있는 유기발광표시장치의 출고를 방지할 수 있도록 하는 것이다.

일측면에서 본 발명의 실시예들은, 데이터라인과 게이트라인을 포함하는 제1신호라인을 포함하는 화소영역, 외부장치로부터 신호를 전달받는 복수의 패드가 배치되는 제1패드가 배치되는 패드영역, 화소영역과 패드영역 사이에 배치되며 제1신호라인과 연결되는 복수의 제1입력신호라인을 포함하는 제2신호라인이 배치되는 링크영역, 및, 기판 상에서 링크영역과 패드영역 사이에 배치되고, 드라이브 IC로 입력되는 신호를 전달받는 복수의 패드가 배치되는 제2패드와, 드라이브 IC에서 출력되는 신호를 전달받는 복수의 패드가 배치되는 제3패드를 포함하는 실장영역을 포함하되, 실장영역에 기판의 크랙을 검사하는 제1크랙검사회로가 배치되는 유기발광표시장치를 제공할 수 있다.

본 발명의 실시예들에 의하면, 휘어질 수 있는 유기발광표시장치를 제공할 수 있다.

본 발명의 실시예들에 의하면, 고장발생을 최소화할 수 있는 유기발광표시장치를 제공할 수 있다.

또한, 본 발명의 실시예들에 의하면, 제조비용증가를 방지할 수 있는 유기발광표시장치의 출고를 방지할 수 있다.

도 1은 본 발명의 실시예들에 의한 유기발광표시장치를 나타내는 구조도이다.
도 2a는 본 발명의 실시예들에 따른 표시패널의 일 실시예를 나타내는 평면도이다.
도 2b는 본 발명의 실시예들에 따른 표시패널의 단면도이다.
도 3은 본 발명의 실시예들에 의한 기판의 일 실시예를 나타내는 단면도이다.
도 4는 본 발명의 실시예들에 따른 실장영역 내를 나타내는 개념도이다.
도 5는 본 발명의 실시예들에 따른 제1패드와 실장영역 사이에 배치되어 있는 기판을 나타내는 회로도이다.
도 6은 본 발명의 실시예들에 따른 벤딩패턴의 일 실시예를 나타내는 평면도이다.
도 7을 도 2에 도시된 표시패널에 채용된 기판의 일 실시예를 나타내는 단면도이다.
도 8은 도 1에 도시된 화소의 일 실시예를 나타내는 회로도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

또한, 본 발명의 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.

또한, 본 발명의 실시예들에서의 구성 요소들을 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석되어야 할 것이다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성 요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

또한, 본 발명의 실시예들에서의 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것일 뿐이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.

또한, 본 발명의 실시예들에서의 특징들(구성들)이 부분적으로 또는 전체적으로 서로 결합 또는 조합 또는 분리 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예는 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.

도 1은 본 발명의 실시예들에 의한 유기발광표시장치를 나타내는 구조도이다.

도 1을 참조하면, 표시패널(110)은 제1방향으로 배치된 복수의 데이터라인(DL1,…,DLm)과 제2방향으로 배치된 복수의 게이트라인(GL1,…,GLn)을 포함할 수 있다. 복수의 데이터라인(DL1,…,DLm)과 복수의 게이트라인(GL1,…,GLn)은 직교하는 것으로 도시되어 있지만, 이에 한정되는 것은 아니다. 또한, 표시패널(110)에 배치되는 배선은 복수의 데이터라인(DL1,…,DLm)과 복수의 게이트라인(GL1,…,GLn)에 한정되는 것은 아니다.

표시패널(110)은 복수의 게이트 라인(GL1,…,GLn)과 복수의 데이터라인(DL1,…,DLm)이 교차하는 영역에 대응하여 형성되는 복수의 화소(101)를 포함할 수 있다. 복수의 화소는 가로 방향의 복수의 화소행과 세로 방향의 복수의 화소열을 포함하는 매트릭스형태로 배치될 수 있다.

데이터드라이버(120)는 데이터신호를 복수의 데이터라인(DL1,…,DLm)에 인가할 수 있다. 데이터신호는 계조에 대응할 수 있고, 대응하는 계조에 따라 데이터신호의 전압레벨이 결정될 수 있다. 데이터신호의 전압을 데이터전압이라 칭할 수 있다. 여기서, 데이터드라이버(120)의 수는 한 개인 것으로 도시되어 있지만, 이에 한정되는 것은 아니며 표시패널(110)의 크기, 해상도에 대응하여 두 개 이상일 수 있다. 또한, 데이터드라이버(120)는 집적회로(Integrated circuit)로 구현될 수 있다. 집적회로로 구현된 데이터드라이버(120)를 드라이브 IC라고 칭할 수 있다.

게이트드라이버(130)는 게이트신호를 복수의 게이트라인(GL1,…,GLn)에 인가할 수 있다. 게이트신호가 인가된 복수의 게이트라인(GL1,…,GLn)에 대응하는 화소(101)는 데이터신호를 전달받을 수 있다. 여기서, 게이트드라이버(130)의 수는 한 개인 것으로 도시되어 있지만, 이에 한정되는 것은 아니며, 적어도 두 개일 수 있다. 또한, 게이트드라이버(130)는 표시패널(110)의 양측에 배치되고 하나의 게이트드라이버(130)는 복수의 게이트라인(GL1,…,GLn) 중 홀수번째 게이트라인에 연결되고 다른 하나의 게이트드라이버(130)는 복수의 게이트라인(GL1,…,GLn) 중 짝수번째 게이트라인에 연결될 수 있다. 하지만, 이에 한정되는 것은 아니다. 게이트드라이버(130)는 집적회로로 구현될 수 있다. 게이트드라이버(130)는 표시패널(110)의 일측에 배치되는 게이트신호발생회로를 포함할 수 있다. 게이트드라이버(130)는 게이트신호발생회로에 신호 및/또는 전압을 공급하는 레벨쉬프터를 더 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.

타이밍컨트롤러(140)는 데이터드라이버(120)와 게이트드라이버(130)를 제어할 수 있다. 또한, 타이밍컨트롤러(140)는 데이터드라이버(120)로 영상신호를 공급할 수 있다. 타이밍컨트롤러(140)에서 공급하는 영상신호는 타이밍컨트롤러(140)에서 보정된 영상신호일 수 있다. 하지만, 이에 한정되는 것은 아니다.

도 2a는 본 발명의 실시예들에 따른 표시패널의 일 실시예를 나타내는 평면도이고, 도 2b는 본 발명의 실시예들에 따른 표시패널의 단면도이다.

도 2a 및 도 2b를 참조하면, 표시패널(110)은 기판(111)을 포함하며, 기판(111) 상에 화소영역(111a)과 비화소영역(111x)가 배치될 수 있다. 비화소영역(111x)은 베젤영역(111b), 링크영역(111c), 패드영역(111d) 및 실장영역(111e)을 포함하는 복수의 영역이 배치될 수 있다.

기판(111)은 플라스틱 기판일 수 있다. 기판(111)이 복수의 층을 포함할 있고 기판(111)의 가장 하부에 배치되어 있는 층이 플라스틱인 것을 플라스틱기판이라고 칭할 수 있다. 하지만, 이에 한정되는 것은 아니다. 플라스틱 기판은 PET(polyethylene terephthalate) 및/또는 폴리아미드(Poly amide)를 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다. 또한, 기판(111)은 사각형인 것으로 도시되어 있지만, 이에 한정되는 것은 아니다. 기판(111)은 휘어질 수 있다.

화소영역(111a)은 기판(111) 상에 배치되며 도 1에 도시된 복수의 데이터라인(DL1,…,DLm)과 복수의 게이트라인(GL1,…,GLn)을 포함하는 제1신호라인(SL1)을 포함할 수 있다. 제1신호라인(SL1)은 화소영역(111a)에서 서로 교차하여 배치될 수 있다. 화소영역(111a)은 데이터라인(DL1,…,DLm)과 게이트라인(GL1,…,GLn)에 교차하는 영역에 도 1에 도시된 화소(101)가 배치될 수 있다. 또한, 제1신호라인(SL1)은 센싱신호라인, 전원라인을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.

베젤영역(111b)은 화소영역(111a)의 테두리에 배치될 수 있다. 베젤영역(111b)에는 화소영역(111a)에 공급되는 신호 및/또는 전압을 공급하는 배선이 배치될 수 있다. 하지만, 이에 한정되는 것은 아니다. 또한, 베젤영역(111b)에는 제1패드(pad1)가 배치되지 않아 베젤영역(111b)의 폭을 더 얇게 구현할 수 있다.

패드영역(111d)은 기판(111) 상에 배치되며 외부장치(미도시)로부터 신호를 전달받는 복수의 패드를 포함하는 제1패드(pad1)가 배치될 수 있다. 제1패드(pad1)는 연성캐이블(미도시)을 통해 외부장치와 연결될 수 있다. 연성케이블은 FPC(Flexible printed circuit) 또는 FFC(Flexible Flat cable)일 수 있다. 하지만, 이에 한정되는 것은 아니다. 또한, 연성케이블을 통해 연결되는 외부장치는 도 1에 도시된 타이밍컨트롤러(140)일 수 있다. 하지만, 이에 한정되는 것은 아니다. 제1패드(pad1)는 연성케이블과 연결되지 않는 복수의 더미패드(Dpad)가 배치될 수 있다. 제1패드(pad1)는 검사신호가 전달되는 검사패드를 포함할 수 있다. 검사패드는 더미패드(Dpad)에 포함될 수 있다. 하지만, 이에 한정되는 것은 아니다.

링크영역(111c)은 기판(111) 상에서 화소영역(111a)과 패드영역(111d) 사이에 배치되며 제1신호라인(SL1)과 연결되는 복수의 입력신호라인을 포함하는 제2신호라인(SL2)이 배치될 수 있다. 링크영역(111c)에 대응하여 기판(111)이 휘어질 수 있다. 즉, 링크영역(111c)이 휘어질 수 있다. 제2신호라인(SL2)은 기판(111)이 휘어질 때 파손되지 않게 하는 벤딩패턴을 포함할 수 있다. 링크영역(111c)이 휘어지면, 링크영역(111c)의 일부와, 실장영역(111e), 패드영역(111d)은 화소영역(111a)의 배면에 위치하게 될 수 있다. 이로 인해, 유기발광표시장치(100)을 정면에서 보게 되는 경우, 링크영역(111c)의 일부와 실장영역(111e), 패드영역(111d)이 화소영역(111a)에 의해 가려지게 되어 화소영역(111a)의 하부테두리의 폭을 얇게 구현할 수 있다.

실장영역(111e)은 기판(111) 상에서 링크영역(111c)과 패드영역(111d) 사이에 배치되고, 드라이브 IC(121)로 입력되는 신호를 전달받는 복수의 패드를 포함하는 제2패드(미도시)와, 드라이브 IC(121)에서 출력되는 신호를 전달받는 복수의 패드를 포함하는 제3패드(미도시)가 배치될 수 있다. 여기서, 드라이브 IC(121)은 도 1에 도시된 데이터드라이버일 수 있다. 실장영역(111e)에 배치되는 드라이브 IC(121)의 수는 복수 개일 수 있다. 드라이브 IC(121)의 수는 표시패널(110)의 해상도 및/또는 크기에 대응할 수 있다. 실장영역(111e)의 제2패드와 제3패드에는 드라이브 IC(121)의 입력단과 출력단에 각각 배치될 수 있다. 또한, 제2패드와 제3패드는 각각 드라이브 IC(121)와 연결되지 않는 더미패드를 포함할 수 있다. 제2패드와 제3패드는 검사패드를 포함할 수 있다. 검사패드는 더미패드에 포함될 수 있다.

또한, 패드영역(111d)의 제1패드(pad1)와 실장영역(111e)의 제2패드 사이에는 제1패드와 제2패드를 연결하는 복수의 신호라인을 포함하는 제3신호라인(SL3)이 배치될 수 있다. 제3신호라인은 벤딩패턴(SL3)을 포함할 수 있다.

실장영역(111e) 내에는 제1크랙검사회로(미도시)가 배치될 수 있다. 또한, 패드영역(111d)의 제1패드(pad1)와 실장영역(111e)의 제2패드(pad2) 사이에는 제2크랙검사회로(미도시)가 배치될 수 있다.

도 3은 본 발명의 실시예들에 의한 기판의 일 실시예를 나타내는 단면도이다.

도 3을 참조하면, 기판(311)은 PET층(311a), 접착체층(311b), 폴리아미드층(311c), 메탈층(311d), 보호층(311e)을 포함할 수 있다. 메탈층(311d)의 일부는 노출되어, 도 2a에 도시된 제1패드(pad1)가 될 수 있다. 또한, 드라이브 IC와 연결되는 제2패드 또는 제3패드가 될 수 있다. 메탈층(311d)의 일부에 의해 형성된 제1패드(pad1)는 연성케이블(331)에 연결되고 제2패드 및 제3패드는 드라이브 IC(321)에 연결될 수 있다. 하지만, 이에 한정되는 것은 아니다. 메탈층(311d)이 노출되어 있는 부분은 보호층(311e)이 덮여있지 않은 부분일 수 있다. 접착체층(311b)은 압력이 가해지면 접착체층(311b)에 포함되어 있는 접착물질이 작동하는 PSA(Pressure snesitive adhesive)를 포함할 수 있다.

상기와 같이 구현된 기판(311)은 PET층(311a)를 포함하고 있어 휘어질 수 있다. 그리고, 기판(311)에 드라이브 IC(321)와 연성케이블(331)을 연결할 때 열 및/또는 압력을 가할 수 있다. 드라이브 IC(321)는 입력단(321a)과 출력단(321b)를 포함할 수 있다. 입력단(321a)과 출력단(321b)은 기판(311)의 메탈층(311d)에 각각 연결될 수 있다. 기판(311)에 드라이브 IC(321)와 연성케이블(331)을 연결할 때 가해지는 열에 의해 접착제층(311b)에서 내부 수분의 기화로 인해 기포가 생성될 수 있다. 그리고, 생성된 기포로 인해, 접착체층(311b)과 폴리아미드층(311c)에서 계면분리현상이 나타나게 되고 기판(311)에 압력이 가해지면 크랙이 발생할 수 있다.

도 4는 본 발명의 실시예들에 따른 실장영역 내를 나타내는 개념도이다.

도 4를 참조하면, 실장영역(111e) 내에 복수의 패드를 포함하는 제2패드(pad2)와 복수의 패드를 포함하는 제3패드(pad3)가 배치될 수 있다. 제2패드(pad2)와 제3패드(pad3)는 도 2a에 도시된 실장영역(111e) 내에 실장되는 드라이브 IC(121)의 입력단과 출력단에 각각 연결될 수 있다. 하지만, 이에 한정되는 것은 아니다. 또한, 제2패드(pad2)는 도 2a에 도시된 드라이브 IC(121) 의 입력단과 연결되지 않는 제2더미패드(Dpad1,Dpad2,Dpad3,Dpad4)를 포함할 수 있고, 제3패드(pad3)는 도 2a에 도시된 드라이브 IC(121)의 출력단과 연결되지 않는 더미패드(Dpad5,Dpad6,Dpad7,Dpad8)를 포함할 수 있다. 제2패드(pad2)에 포함된 더미패드(Dpad1,Dpad22,Dpad23,Dpad24)는 제2패드(pad2)의 복수의 패드 중 오른쪽과 왼쪽의 가장 바깥쪽에 각각 2개가 배치되어 있을 수 있다. 또한, 제3패드(pad3)에 포함된 더미패드(Dpad5,Dpad6,Dpad7,Dpad8)는 제3패드(pad3)의 복수의 패드 중 오른쪽과 왼쪽의 가장 바깥쪽에 각각 2개가 배치되어 있을 수 있다. 여기서, 제2패드(pad2)에 포함되어 있는 더미패드(Dpad1,Dpad2,Dpad3,Dpad4)의 수와 제3패드(pad3)에 포함되어 있는 더미패드(Dpad5,Dpad6,Dpad7,Dpad8)의 수는 각각 4개인 것으로 도시되어 있지만 이에 한정되는 것은 아니다.

그리고, 제2패드(pad2)의 더미패드(Dpad1,Dpad2,Dpad3,Dpad4) 중 제1더미패드(Dpad1)와 제2더미패드(Dpad2)는 제1저항(R1)과 연결될 수 있다. 그리고, 제2패드(pad2)의 더미패드(Dpad1,Dpad2,Dpad3,Dpad4) 중 제3더미패드(Dpad3)와 제4더미패드(Dpad4)는 제2저항(R2)과 연결될 수 있다. 또한, 제3패드(pad3)의 더미패드(Dpad5,Dpad6,Dpad7,Dpad8) 중 제5더미패드(Dpad5)와 제6더미패드(Dpad6)는 제3저항(R3)과 연결될 수 있다. 그리고, 제3패드(pad3)의 더미패드(Dpad5,Dpad6,Dpad7,Dpad8) 중 제7더미패드(Dpad7)와 제8더미패드(Dpad8)는 제4저항(R4)과 연결될 수 있다. 여기서, 더미패드들(Dpad1 내지 Dpad8)은 제2패드(pad2)와 제3패드(pad3)에 포함된 다른 패드들보다 크기 또는 형상이 다를 수 있다. 하지만, 이에 한정되는 것은 아니다. 더미패드들(Dpad1 내지 Dpad8)의 크기가 더 크면 검사신호를 인가하는 것이 용이할 수 있다.

기판(111) 상에 크랙이 발생하게 되면, 크랙이 발생된 영역에 대응하는 제1저항 내지 제4저항(R1 내지 R4)이 연결된 라인 중 적어도 하나는 끊어질 수 있다. 라인이 끊어지면, 제1더미패드(Dpad1)와 제2더미패드(Dpad2), 제3더미패드(Dpad3)와 제4더미패드(Dpad4), 제5더미패드(Dpad5)와 제6더미패드(Dpad6) 또는 제7더미패드(Dpad7)와 제8더미패드(Dpad8) 간의 저항은 무한대가 될 수 있고 저항이 무한대인 것으로 판단되면 크랙이 발생한 것으로 판단할 수 있다. 즉, 제1더미패드(Dpad1)와 제2더미패드(Dpad2), 제3더미패드(Dpad3)와 제4더미패드(Dpad4), 제5더미패드(Dpad5)와 제6더미패드(Dpad6) 또는 제7더미패드(Dpad7)와 제8더미패드(Dpad8)에 각각 흐르는 전류가 소정치 이하로 흐르게 되면 기판(111) 상에 크랙이 발생된 것으로 판단할 수 있다. 기판(111) 상에 발생되는 크랙은 눈에 보일 수도 있지만, 눈에 보이지 않을 만큼 미세한 것일 수 있다. 여기서, 기판(111) 상의 제1저항 내지 제4저항(R1 내지 R4)과, 제1저항 내지 제4저항(R1 내지 R4)과 각각 연결되어 있는 제11더미패드 내지 제8더미패드(Dpad1 내지 Dpad8)를 제1크랙검사회로라고 칭할 수 있다. 여기서, 제1크랙검사회로는 4개의 저항을 포함하고 있는 것으로 도시하고 있지만, 이에 한정되는 것은 아니다. 또한, 크랙을 검사할 때 제1크랙검사회로에 포함되어 있는 저항의 크기에 대응하여 크랙을 감지하는 것으로 설명하고 있지만, 이에 한정되는 것은 아니다.

도 5는 본 발명의 실시예들에 따른 제1패드와 실장영역 사이에 배치되어 있는 기판을 나타내는 회로도이다.

도 5를 참조하면, 기판(111) 상의 패드영역(111d)과 실장영역(111e)은 패드영역(111d)의 제1패드(pad1)와, 실장영역(111e)의 제2패드(pad2)와, 제1패드(pad1)와 제2패드(pad2)를 연결하는 복수의 신호라인을 포함하는 제3신호라인(SL3)이 배치될 수 있다. 또한, 패드영역(111d)과 실장영역(111e) 사이에는 크랙을 감지하는 제5저항(R5)가 배치될 수 있다.

제1패드(pad1)는 복수의 패드를 포함할 수 있다. 제1패드(pad1)는 더미패드(Dpad9,Dpad10)를 포함할 수 있다. 제1패드(pad1)에서 더미패드(Dpad9,Dpad10)는 복수의 패드 중 가장 오른쪽과 가장 왼쪽에 배치되어 잇는 패드일 수 있다. 하지만, 이에 한정되는 것은 아니다. 제1패드(pad1)에서 더미패드를 제9더미패드(Dpad9)와 제10더미패드(Dpad10)라고 칭할 수 있다. 제9더미패드(Dpad9)와 제10더미패드(Dpad10)는 제5저항(R5)에 연결될 수 있다. 여기서, 제5저항(R5)과, 제5저항(R5)와 연결되어 있는 제9더미패드(Dpad9)와 제10더미패드(Dpad10)를 제2크랙검사회로라고 칭할 수 있다. 여기서, 제2크랙검사회로는 하나의 저항을 포함하고 있는 것으로 도시되어 있지만, 이에 한정되는 것은아니다. 또한, 크랙을 검사할 때 제2크랙검사회로에 포함되어 있는 저항의 크기에 대응하여 크랙을 감지하는 것으로 설명하고 있지만, 이에 한정되는 것은 아니다.

제3신호라인(SL)은 벤딩패턴을 포함할 수 있다. 기판(111) 상에서 벤딩패턴을 포함하는 제3신호라인(SL3)이 배치되어 있는 영역을 크랙방지영역(111ct)라고 정의할 수 있다. 크랙방지영역(111bt)에 중첩되는 신호라인들은 모두 벤딩패턴을 포함할 수 있다.

도 6은 본 발명의 실시예들에 따른 벤딩패턴의 일 실시예를 나타내는 평면도이다.

도 6을 참조하면, 신호라인(SL2,SL3)에 포함되어 있는 벤딩패턴은 적어도 제1노드(N1)과 제2노드(N2)을 포함할 수 있다. 그리고, 제1노드(N1)와 제2노드(N2)는 적어도 2개의 도전라인(CL1,CL2)으로 연결될 수 있다. 2개의 도전라인은 곡선(CL1,CL2)의 형태로 배치될 수 있다. 하지만, 이에 한정되는 것은 아니다.

기판(111)이 제1방향 및/또는 제1방향의 반대방향으로 인장력이 가해면 기판(111)이 제1방향과 제1방향의 반대방향으로 늘어나게 된다. 기판(111)이 휘어질 때 인장력이 기판(111)에 가해질 수 있다. 인장력에 의해 기판(111)이 늘어나게 되면 기판(111) 상에 배치된 신호라인(SL2,SL3) 역시 제1방향 및/또는 제1방향의 반대방향으로 늘어나게 될 수 있다. 만약, 신호라인(SL2,SL3)이 벤딩패턴을 포함하지 않는 경우, 인장력에 의해 신호라인(SL2,SL3)이 끊어지게 될 수 있다. 하지만, 신호라인(SL2,SL3)이 벤딩패턴을 포함하는 경우, 신호라인(SL2,SL3)에 인장력이 가해지면 신호라인(SL2,SL3)의 각 노드간의 곡률이 감소하게 되어 직선에 보다 가까운 형태로 변화되어 신호라인(SL2,SL3)의 길이가 길어지게 될 수 있다. 이러한 길이 변화로 인해 신호라인(SL2,SL3)이 인장력에 의해 끊어지는 것을 방지할 수 있다.

또한, 인장력에 의해 신호라인(SL2,SL3)의 제1도전라인(CL1)과 제2도전라인(CL2) 중 제1도전라인(CL1)이 끊어지더라도 제2도전라인(CL2)이 연결되어 있으면 신호가 전달될 수 있다. 따라서, 인장력에 의한 고장을 방지할 수 있다. 여기서, 인장력은 제1방향 및/또는 제1방향과 반대방향으로 가해지는 것으로 설명하고 있지만, 이에 한정되는 것은 아니다.

상기와 같은 이유로, 벤딩패턴 벤딩에 의해 신호라인이 끊어지거나 끊어지더라도 일부만 끊어지도록 함으로써 파손을 방지할 수 있다. 여기서는 벤딩패턴을 포함하는 하나의 신호라인이 도시되어 있지만, 이는 설명을 위한 것으로 도 5에 도시된 크랙방지영역(111bt)과 중첩되는 영역에 배치되는 신호라인들은 벤딩패턴을 포함할 수 있다.

도 7을 도 2에 도시된 표시패널에 채용된 기판의 일 실시예를 나타내는 단면도이다.

도 7은 참조하면, 기판(111)은 PET(polyethylene terephthalate)층(711), 접착체층(712), 제1폴리아미드층(713), 제1절연층(714), 제2폴리아미드층(715), 멀티버퍼층(716), 게이트절연막(717), 제2절연막(718), 소스드레인메탈층(719), 제1보호층(721), 메탈층(722), 제2보호층(723)을 포함할 수 있다. 메탈층(722)의 일부는 노출되어 도 3에 도시된 드라이브 IC(321)의 입력단(321a)과 출력단(321b)과 연결될 수 있다. 메탈층(722)이 노출되어 있는 부분은 제2보호층(723)이 덮여있지 않은 부분일 수 있다. 하지만, 이에 한정되는 것은 아니다. 접착체층(712)은 압력이 가해지면 접착물질이 작동하는 PSA(Pressure snesitive adhesive)를 포함할 수 있다.

상기와 같이 구현된 기판(111)은 PET층(711)를 포함하고 있어 휘어질 수 있다. 열 및/또는 압력을 가하여 기판(111)에 도 3에 도시된 드라이브 IC(321)와 연성케이블(331)이 연결되게 할 수 있다. 열 및/또는 압력이 가해지면 접착제층(712)에서 내부 수분의 기화로 인해 기포가 생성되어 접착체층(712)과 제1폴리아미드층(712)에서 계면분리현상이 나타나게 될 수 있다. 이러한 상태에서 기판(111)에 힘이 가해지면 크랙이 발생하게 될 수 있다. 여기서, 크랙이 접착체층(712)과 제1폴리아미드층(712)의 계면 분리현상에 의해 발생되는 것으로 설명하고 있지만, 이에 한정되는 것은 아니다.

그리고, 기판(111)에 크랙이 발생되었는지의 여부를 검출하는 제1크랙검사회로와 제2크랙검사회로는 메탈층(722)에 배치될 수 있다. 또한, 제1패드, 제2패드, 제3패드를 연결하는 제1신호라인 내지 제3신호라인(SL1 내지 SL3)는 소스드레인메탈층(719)에 배치될 수 있다. 즉, 제1크랙검사회로와 제2크랙검사회로는 제1신호라인 내지 제3신호라인(SL1 내지 SL3)과 다른 층에 배치되고 서로 연결되지 않음으로써, 제11크랙검사회로와 제2크랙검사회로에 의해 제1신호라인 내지 제3신호라인(SL1 내지 SL3)로 전달되는 신호가 왜곡되는 것을 방지할 수 있다. 또한, 소스드레인메탈층(719)은 도 1에 도시된 복수의 데이터라인(DL1,…,DLm)과 연결되어 데이터신호를 각 화소(101)에 공급할 수 있다. 소스드레인메탈층(719)은 표시패널(110)에 데이터라인(DL1,…,DLm)을 배치할 때 같이 배치될 수 있다. 게이트절연막(717)은 게이트라인(GL1,…,GLn)을 배치하기 전에 기판(111) 상에 배치하는 절연막일 수 있다.

여기서, 메탈층(722)이 소스드레인메탈층(719)의 상부에 배치되어 도 4 및 도 5에 도시된 제1크랙검사회로와 제2크랙검사회로가 제1신호라인 내지 제3신호라인(SL1 내지 SL3)의 상부에 배치될 수 있는 것으로 설명하고 있지만, 이에 한정되는 것은 아니며, 제1크랙검사회로와 제2크랙검사회로가 제1신호라인 내지 제3신호라인(SL1 내지 SL3)의 하부에 배치될 수 있다. 또한, 제1신호라인 내지 제3신호라인(SL1 내지 SL3)에 대응하는 소스드레인메탈층(719)은 도 2a에 도시된 링크영역(111c) 및/또는 도 5의 크랙방지영역(111ct)과 중첩되는 위치에서 도 6에 도시된 것과 같이 형성되어 배치될 수 있다.

또한, 메탈층(722)에 제1크랙검사회로와 제2크랙검사회로가 배치되어 기판(111)에 크랙의 발생여부를 검사할 수 있어 크랙이 발생된 기판(111)을 채용한 불량기판에 추후 공정을 진행하는 것을 방지하여 유기발광표시장치의 제조비용 증가를 방지할 수 있다. 또한, 소스드레인메탈층(719)은 벤딩패턴이 형성됨으로써, 기판(111) 상에 배치되어 있는 제1신호라인 내지 제3신호라인(SL1 내지 SL3)이 끊어지는 것을 최소화하여 고장발생을 최소화할 수 있다.

도 8은 도 1에 도시된 화소의 일 실시예를 나타내는 회로도이다.

도 8을 참조하면, 화소(101)는 유기발광다이오드(OLED)와, 유기발광다이오드(OLED)를 구동하는 화소회로를 포함할 수 있다. 화소회로는 제1트랜지스터(M1), 제2트랜지스터(M2) 및 캐패시터(C1)를 포함할 수 있다.

제1트랜지스터(M1)는 게이트전극이 제1노드(N11)에 연결되고 제1전극이 제1화소전원(EVDD)이 전달되는 화소전원라인(VL1)에 연결되며 제2전극이 제2노드(N2)에 연결될 수 있다. 제1트랜지스터(M1)는 제1노드(N11)에 전달되는 전압에 대응하여 제2노드(N22)에 전류가 흐르도록 할 수 있다. 제1트랜지스터(M1)의 제1전극은 드레인전극이고, 제2전극은 소스전극일 수 있다. 하지만, 이에 한정되는 것은 아니다. 제1트랜지스터(M1)을 구동트랜지스터라고 칭할 수 있다.

제2노드(N22)로 흐르는 전류는 하기의 수학식 1에 대응할 수 있다.

여기서, Id는 제2노드(N22)에 흐르는 전류의 양을 의미하고, k는 트랜지스터의 전자이동도를 의미하며, V_GS는 제1트랜지스터(M1)의 게이트전극과 소스전극의 전압차이를 의미하며, Vth는 제1트랜지스터(M1)의 문턱전압을 의미한다.

제2트랜지스터(M2)는 데이터라인(DL)에 제1전극이 연결되고 게이트라인(GL)에 게이트전극이 연결되며 제1노드(N1)에 제2전극이 연결될 수 있다. 따라서, 제2트랜지스터(M2)는 게이트라인(GL)을 통해 전달되는 게이트신호에 대응하여 제1노드(N11)에 데이터신호에 대응하는 데이터전압(Vdata)이 전달되게 할 수 있다. 제2트랜지스터(M2)의 제1전극은 드레인전극이고, 제2전극은 소스전극일 수 있다. 하지만, 이에 한정되는 것은 아니다.

캐패시터(Cst)는 제1노드(N11)에 제1전극이 연결되고 제2노드(N22)에 제2전극이 연결될 수 있다. 캐패시터(Cst)는 제1트랜지스터(M1)의 게이트전극의 전압과 소스전극의 전압을 일정하게 유지할 수 있다.

유기발광다이오드(OLED)는 애노드전극이 제2노드(N22)에 연결되고 캐소드전극이 제2화소전원(EVSS)에 연결될 수 있다. 여기서, 제2화소전원(EVSS)은 제1화소전원(EVSS) 보다 전압레벨이 낮을 수 있다. 또한, 제2화소전원(EVSS)은 접지일 수 있다. 하지만, 이에 한정되는 것은 아니다. 제2화소전원(EVSS)은 저전원라인을 통해 공급받을 수 있다. 유기발광다이오드(OLED)는 애노드 전극에서 캐소드전극으로 전류가 흐르게 되면 전류의 양에 대응하여 빛을 발광할 수 있다. 유기발광다이오드(OLED)는 적색, 녹색, 청색, 백색 중 어느 하나의 색을 발광할 수 있다. 하지만, 이에 한정되는 것은 아니다.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 유기발광표시장치
110: 표시패널
120: 데이터드라이버
130: 게이트드라이버
140: 타이밍 컨트롤러

Claims

데이터라인과 게이트라인을 포함하는 제1신호라인을 포함하는 화소영역;
외부장치로부터 신호를 전달받는 복수의 패드를 포함하는 제1패드가 배치되는 패드영역;
상기 화소영역과 상기 패드영역 사이에 배치되며 상기 제1신호라인과 연결되는 복수의 제1입력신호라인을 포함하는 제2신호라인이 배치되는 링크영역; 및
상기 링크영역과 상기 패드영역 사이에 배치되고, 드라이브 IC로 입력되는 신호를 전달받는 복수의 패드를 포함하는 제2패드와, 상기 드라이브 IC에서 출력되는 신호를 전달받는 복수의 패드를 포함하는 제3패드가 배치되는 실장영역을 포함하며,
상기 실장영역에 기판의 크랙을 검사하는 제1크랙검사회로가 배치되고,
상기 기판은 복수의 층을 포함하며,
상기 제1크랙검사회로는 상기 기판의 복수의 층 중, 상기 제1신호라인 및 상기 제2신호라인이 배치되는 층과는 다른 층에 배치되는 유기발광표시장치.
제1항에 있어서,
상기 패드영역과 상기 실장영역 사이에 제2크랙검사회로가 배치되는 유기발광표시장치.
제1항에 있어서,
상기 제1크랙검사회로는 상기 제2패드 중 적어도 2개의 패드와 연결되는 제1저항 또는 상기 제3패드 중 적어도 2개의 패드와 연결되는 제2저항을 포함하는 유기발광표시장치.
제1항에 있어서,
상기 링크영역에서 상기 제2신호라인은 벤딩패턴을 구비하는 유기발광표시장치.
제1항에 있어서,
상기 제1패드와 상기 실장영역 사이에 복수의 신호라인을 포함하는 제3신호라인이 배치되고, 상기 제3신호라인은 벤딩패턴을 구비하는 유기발광표시장치.
제4항 또는 제5항에 있어서,
상기 벤딩패턴은 상기 복수의 신호라인 중 적어도 하나의 신호라인은 제1노드와, 제2노드와, 상기 제1노드와 상기 제2노드를 연결하는 두 개의 도전라인을 포함하는 유기발광표시장치.
제1항에 있어서,
상기 기판은 플라스틱을 포함하는 유기발광표시장치.
제2항에 있어서,
상기 기판은 PET(polyethylene terephthalate)층, 상기 PET층 상에 배치되는 감압접착제, 상기 감압접착제 상에 배치되는 폴리이미드(polyimide)층, 상기 폴리이미드층 상에 배치되는 절연막, 상기 절연막 상에 배치되는 소스드레인 메탈층, 상기 소스드레인 메탈층 상에 배치되는 제1보호층, 상기 제1보호층 상에 배치되는 메탈층 및 상기 메탈층 상에 배치되는 제2보호층을 포함하는 유기발광표시장치.
제8항에 있어서,
상기 제1패드는 상기 제2패드와 연결되지 않는 적어도 2개의 제1더미패드를 더 포함하고, 상기 제1크랙검사회로는 상기 적어도 2개의 제1더미패드와 상기 적어도 2개의 제1더미패드를 연결하는 연결라인을 포함하되, 상기 연결라인은 상기 메탈층에 대응되는 유기발광표시장치.
제8항에 있어서,
상기 제2패드는 상기 제3패드와 연결되지 않는 적어도 2개의 제2더미패드와 상기 제3패드는 상기 제2패드와 연결되지 않는 적어도 2개의 제3더미패드를 더 포함하되, 상기 제2크랙검사회로는 상기 제2더미패드와 상기 제2더미패드들을 연결하는 연결라인 및 상기 제3더미패드와 상기 제3패드를 연결하는 연결라인 중 하나에 대응하되, 상기 연결라인은 상기 메탈층에 대응되는 유기발광표시장치.