KR102577592B1 - Neuromorphic device - Google Patents
Neuromorphic device Download PDFInfo
- Publication number
- KR102577592B1 KR102577592B1 KR1020160164970A KR20160164970A KR102577592B1 KR 102577592 B1 KR102577592 B1 KR 102577592B1 KR 1020160164970 A KR1020160164970 A KR 1020160164970A KR 20160164970 A KR20160164970 A KR 20160164970A KR 102577592 B1 KR102577592 B1 KR 102577592B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- oxygen
- thickness
- neuromorphic device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Artificial Intelligence (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- Computational Linguistics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Neurology (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
뉴로모픽 장치가 제공된다. 본 발명의 일 실시예에 따른 뉴로모픽 장치는, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 뉴로모픽 장치는, 기판; 상기 기판 상에서 수직 방향으로 연장하면서 서로 이격된 제1 전극 및 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 위치하고, 둘 이상의 반응성 금속층과 하나 이상의 절연층이 교대로 적층된 적층 구조물 - 여기서, 상기 반응성 금속층은 산소 보유층의 산소 이온과 반응하여 절연성 산화물층을 형성할 수 있음. - ; 상기 적층 구조물과 상기 제1 전극 사이에 개재되는 상기 산소 보유층; 및 상기 적층 구조물과 상기 산소 보유층 사이에 개재되어 상기 산소 보유층으로부터 상기 반응성 금속층으로의 산소 이온 이동을 방해하는 산소 확산 저지층을 포함하고, 상기 산소 확산 저지층의 두께는, 상기 수직 방향에서 가변될 수 있다.A neuromorphic device is provided. A neuromorphic device according to an embodiment of the present invention, a neuromorphic device according to an embodiment of the present invention for solving the above problem, includes a substrate; a first electrode and a second electrode extending in a vertical direction on the substrate and spaced apart from each other; A laminated structure located between the first electrode and the second electrode and comprising two or more reactive metal layers and one or more insulating layers alternately stacked - wherein the reactive metal layer reacts with oxygen ions in the oxygen retention layer to form an insulating oxide layer. Can do it. - ; the oxygen retaining layer interposed between the laminated structure and the first electrode; and an oxygen diffusion-blocking layer interposed between the laminated structure and the oxygen-retaining layer to prevent oxygen ions from moving from the oxygen-retaining layer to the reactive metal layer, wherein the oxygen-diffusion-blocking layer has a thickness in the vertical direction. It can be variable.
Description
본 특허 문헌은 인간의 신경계를 모사하는 뉴로모픽 장치 및 이들의 응용에 관한 것이다.This patent document relates to neuromorphic devices that simulate the human nervous system and their applications.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 대용량의 정보를 효율적으로 처리할 수 있는 기술이 요구되고 있다. 특히, 인간의 신경계를 모사하는 뉴로모픽 기술(neuromorphic technology)에 관한 관심이 증대되고 있다. 인간의 신경계에는 수천억 개의 뉴런(neuron)과 뉴런 사이의 접합부인 시냅스(synapse)가 존재한다. 뉴로모픽 기술에서는 이러한 뉴런과 시냅스에 각각 대응하는 뉴런 회로와 시냅스 회로를 설계함으로써 뉴로모픽 장치를 구현하고자 한다. 뉴로모픽 장치는 데이터 분류, 패턴 인식 등 다양한 분야에서 활용될 수 있다.Recently, with the miniaturization, lower power consumption, higher performance, and diversification of electronic devices, there is a demand for technology that can efficiently process large amounts of information. In particular, interest in neuromorphic technology that mimics the human nervous system is increasing. The human nervous system contains hundreds of billions of neurons and synapses, which are junctions between neurons. Neuromorphic technology seeks to implement a neuromorphic device by designing neuron circuits and synapse circuits that respectively correspond to these neurons and synapses. Neuromorphic devices can be used in various fields such as data classification and pattern recognition.
본 발명의 실시예들이 해결하려는 과제는, 대칭성 및 선형성이 향상된 시냅스를 포함하는 뉴로모픽 장치를 제공하는 것이다.The problem to be solved by embodiments of the present invention is to provide a neuromorphic device including a synapse with improved symmetry and linearity.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 뉴로모픽 장치는, 기판; 상기 기판 상에서 수직 방향으로 연장하면서 서로 이격된 제1 전극 및 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 위치하고, 둘 이상의 반응성 금속층과 하나 이상의 절연층이 교대로 적층된 적층 구조물 - 여기서, 상기 반응성 금속층은 산소 보유층의 산소 이온과 반응하여 절연성 산화물층을 형성할 수 있음. - ; 상기 적층 구조물과 상기 제1 전극 사이에 개재되는 상기 산소 보유층; 및 상기 적층 구조물과 상기 산소 보유층 사이에 개재되어 상기 산소 보유층으로부터 상기 반응성 금속층으로의 산소 이온 이동을 방해하는 산소 확산 저지층을 포함하고, 상기 산소 확산 저지층의 두께는, 상기 수직 방향에서 가변될 수 있다.A neuromorphic device according to an embodiment of the present invention for solving the above problem includes: a substrate; a first electrode and a second electrode extending in a vertical direction on the substrate and spaced apart from each other; A laminated structure located between the first electrode and the second electrode and comprising two or more reactive metal layers and one or more insulating layers alternately stacked - wherein the reactive metal layer reacts with oxygen ions in the oxygen retention layer to form an insulating oxide layer. Can do it. - ; the oxygen retaining layer interposed between the laminated structure and the first electrode; and an oxygen diffusion-blocking layer interposed between the laminated structure and the oxygen-retaining layer to prevent oxygen ions from moving from the oxygen-retaining layer to the reactive metal layer, wherein the oxygen-diffusion-blocking layer has a thickness in the vertical direction. It can be variable.
위 실시예에 있어서, 상기 산소 확산 저지층의 두께는, 위에서 아래로 갈수록 증가할 수 있다. 상기 산소 확산 저지층의 두께는, 위에서 아래로 갈수록 감소할 수 있다. 상기 제2 전극은, 서로 이격된 복수의 제2 전극을 포함하고, 상기 적층 구조물은, 상기 복수의 제2 전극 각각과 대응하고 서로 이격된 복수의 적층 구조물을 포함할 수 있다. 상기 복수의 제2 전극 사이 및 상기 복수의 적층 구조물 사이를 매립하는 층간 절연층을 더 포함할 수 있다. 상기 층간 절연층을 관통하면서, 상기 제1 전극으로부터 상기 복수의 제2 전극 사이 및 상기 복수의 적층 구조물 사이를 가로지르는 방향으로 연장하는 슬릿을 더 포함할 수 있다. 상기 슬릿을 매립하고, 상기 산소 보유층 및 상기 산소 확산 저지층 중 적어도 하나와 동일한 물질을 포함하는 매립층을 더 포함할 수 있다. 상기 반응성 금속층의 두께는, 서로 상이할 수 있다. 상기 반응성 금속층의 두께는, 위에서 아래로 갈수록 증가할 수 있다. 상기 반응성 금속층의 두께는, 위에서 아래로 갈수록 감소할 수 있다. 상기 산소 보유층은, 상기 제1 전극의 측면을 둘러쌀 수 있다. 상기 산소 확산 저지층은, 상기 산소 보유층의 측면을 둘러쌀 수 있다. 상기 제1 전극 및 상기 제2 전극을 통하여 제1 극성의 리셋 전압이 인가되는 경우, 상기 산소 확산 저지층과의 계면에서 상기 반응성 금속층 각각에 절연성 산화물층이 생성 또는 그 두께가 증가하는 리셋 동작이 수행되고, 상기 제1 전극 및 상기 제2 전극을 통하여 상기 제1 극성과 상이한 제2 극성의 셋 전압이 인가되는 경우, 상기 절연성 산화물층이 소멸 또는 그 두께가 감소하는 셋 동작이 수행될 수 있다. 상기 산소 확산 저지층의 두께가 가장 작은 영역과 대응하는 상기 반응성 금속층 내에서 상기 절연성 산화물층이 가장 빨리 생성될 수 있다. 상기 반응성 금속층의 두께는, 서로 상이하고, 가장 작은 두께를 갖는 상기 반응성 금속층 내에서 상기 절연성 산화물층이 가장 빨리 생성될 수 있다. 상기 절연성 산화물층의 개수 또는 두께가 증가할수록 전도도가 감소하고, 상기 절연성 산화물층의 개수 또는 두께가 감소할수록 전도도가 증가할 수 있다. 상기 리셋 동작시, 상기 리셋 전압의 펄스의 개수가 증가할수록 상기 절연성 산화물층의 개수 또는 두께가 증가하고, 상기 셋 동작시, 상기 셋 전압의 펄스의 개수가 증가할수록 상기 절연성 산화물층의 개수 또는 두께가 감소할 수 있다. 상기 리셋 동작시, 상기 리셋 전압의 펄스는 일정한 폭 및 일정한 크기를 갖고, 상기 셋 동작시, 상기 셋 전압의 펄스는 일정한 폭 및 일정한 크기를 가질 수 있다. 상기 산소 확산 저지층은, 상기 산소 이온의 이동을 완전히 차단하지 않는 두께를 가질 수 있다. 상기 산소 확산 저지층은, 절연 물질, 반도체 물질 또는 이들의 조합을 포함할 수 있다.In the above embodiment, the thickness of the oxygen diffusion blocking layer may increase from top to bottom. The thickness of the oxygen diffusion blocking layer may decrease from top to bottom. The second electrode may include a plurality of second electrodes spaced apart from each other, and the laminated structure may include a plurality of laminated structures corresponding to each of the plurality of second electrodes and spaced apart from each other. It may further include an interlayer insulating layer buried between the plurality of second electrodes and between the plurality of laminate structures. It may further include a slit penetrating the interlayer insulating layer and extending in a direction crossing from the first electrode to between the plurality of second electrodes and between the plurality of laminated structures. It may further include a buried layer that buries the slit and includes the same material as at least one of the oxygen retention layer and the oxygen diffusion blocking layer. The thickness of the reactive metal layer may be different. The thickness of the reactive metal layer may increase from top to bottom. The thickness of the reactive metal layer may decrease from top to bottom. The oxygen retention layer may surround a side of the first electrode. The oxygen diffusion blocking layer may surround a side of the oxygen retention layer. When a reset voltage of the first polarity is applied through the first electrode and the second electrode, a reset operation in which an insulating oxide layer is created or its thickness increases in each of the reactive metal layers at the interface with the oxygen diffusion prevention layer is performed. When a set voltage of a second polarity different from the first polarity is applied through the first electrode and the second electrode, a set operation in which the insulating oxide layer disappears or its thickness decreases may be performed. . The insulating oxide layer can be created most quickly within the reactive metal layer corresponding to the area where the oxygen diffusion blocking layer has the smallest thickness. The thicknesses of the reactive metal layers are different from each other, and the insulating oxide layer can be created most quickly within the reactive metal layer having the smallest thickness. As the number or thickness of the insulating oxide layers increases, conductivity may decrease, and as the number or thickness of the insulating oxide layers decreases, conductivity may increase. During the reset operation, as the number of pulses of the reset voltage increases, the number or thickness of the insulating oxide layers increases, and during the set operation, as the number of pulses of the set voltage increases, the number or thickness of the insulating oxide layers increases. may decrease. During the reset operation, the pulse of the reset voltage may have a constant width and a constant size, and during the set operation, the pulse of the set voltage may have a constant width and a constant size. The oxygen diffusion blocking layer may have a thickness that does not completely block the movement of oxygen ions. The oxygen diffusion blocking layer may include an insulating material, a semiconductor material, or a combination thereof.
상술한 본 발명의 실시예들에 의하면, 시냅스의 대칭성 및 선형성을 향상시킬 수 있고 그에 따라 뉴로모픽 장치의 동작 특성을 향상시킬 수 있다.According to the above-described embodiments of the present invention, the symmetry and linearity of synapses can be improved, and thus the operating characteristics of the neuromorphic device can be improved.
도 1은 본 발명의 일 실시예에 따른 뉴로모픽 장치 및 그 동작 방법을 설명하기 위한 도면이다.
도 2a 내지 도 2d는 도 1의 각 시냅스에 요구되는 특성을 설명하기 위한 도면이다.
도 3a는 비교예의 시냅스를 설명하기 위한 단면도이고, 도 3b 및 도 3c는 도 3a의 시냅스의 특성을 설명하기 위한 도면이다.
도 4a 및 4b는 본 발명의 일 실시예에 따른 뉴로모픽 장치를 설명하기 위한 도면이다.
도 5a 내지 도 5c는 도 4a 및 도 4b의 시냅스의 리셋 동작을 설명하기 위한 단면도이다.
도 6은 본 발명의 다른 일 실시예에 따른 뉴로모픽 장치를 나타내는 평면도이다.
도 7a 내지 도 10b는 도 4a 및 도 4b의 뉴로모픽 장치의 제조 방법의 일례를 설명하기 위한 도면이다.
도 11은 본 발명의 다른 일 실시예에 따른 뉴로모픽 장치를 나타내는 단면도이다.
도 12는 본 발명의 다른 일 실시예에 따른 뉴로모픽 장치를 나타내는 단면도이다.
도 13은 반응성 금속층과 산소 보유층의 접촉 면적 및/또는 대향 면적에 따른 전류 변화를 나타내는 그래프이다.
도 14는 본 발명의 다른 일 실시예에 따른 뉴로모픽 장치를 나타내는 단면도이다.
도 15는 본 발명의 일 실시예에 따른 패턴 인식 시스템의 일 예이다.1 is a diagram for explaining a neuromorphic device and its operating method according to an embodiment of the present invention.
Figures 2A to 2D are diagrams for explaining characteristics required for each synapse in Figure 1.
Figure 3A is a cross-sectional view for explaining the synapse of the comparative example, and Figures 3B and 3C are diagrams for explaining the characteristics of the synapse of Figure 3A.
4A and 4B are diagrams for explaining a neuromorphic device according to an embodiment of the present invention.
Figures 5A to 5C are cross-sectional views for explaining the reset operation of the synapse of Figures 4A and 4B.
Figure 6 is a plan view showing a neuromorphic device according to another embodiment of the present invention.
FIGS. 7A to 10B are diagrams for explaining an example of a method of manufacturing the neuromorphic device of FIGS. 4A and 4B.
Figure 11 is a cross-sectional view showing a neuromorphic device according to another embodiment of the present invention.
Figure 12 is a cross-sectional view showing a neuromorphic device according to another embodiment of the present invention.
Figure 13 is a graph showing the change in current depending on the contact area and/or opposing area of the reactive metal layer and the oxygen retaining layer.
Figure 14 is a cross-sectional view showing a neuromorphic device according to another embodiment of the present invention.
Figure 15 is an example of a pattern recognition system according to an embodiment of the present invention.
이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다. Below, various embodiments are described in detail with reference to the attached drawings.
도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1 층이 제2 층 상에 있거나 또는 기판상에 있는 경우, 제1 층이 제2 층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1 층과 제2 층 사이 또는 제1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.The drawings are not necessarily drawn to scale, and in some examples, the proportions of at least some of the structures shown in the drawings may be exaggerated to clearly show features of the embodiments. When a multi-layer structure having two or more layers is disclosed in the drawings or detailed description, the relative positional relationship or arrangement order of the layers as shown only reflects a specific embodiment and the present invention is not limited thereto, and the relative positions of the layers Relationships and arrangement order may vary. Additionally, drawings or detailed descriptions of multi-story structures may not reflect all layers present in a particular multi-story structure (eg, one or more additional layers may exist between the two layers shown). For example, when a first layer is on a second layer or on a substrate in a multilayer structure in the drawings or detailed description, it indicates that the first layer can be formed directly on the second layer or directly on the substrate. In addition, it may also indicate the case where one or more other layers exist between the first layer and the second layer or between the first layer and the substrate.
도 1은 본 발명의 일 실시예에 따른 뉴로모픽 장치 및 그 동작 방법을 설명하기 위한 도면이다.1 is a diagram for explaining a neuromorphic device and its operating method according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시예에 따른 뉴로모픽 장치는 복수의 프리 시냅틱 뉴런(presynaptic neuron, 10), 복수의 포스트 시냅틱 뉴런(postsynaptic neuron, 20), 및 복수의 프리 시냅틱 뉴런(10)과 복수의 포스트 시냅틱 뉴런(20) 사이의 각각의 연결을 제공하는 시냅스(30)를 포함할 수 있다. Referring to FIG. 1, a neuromorphic device according to an embodiment of the present invention includes a plurality of presynaptic neurons (10), a plurality of postsynaptic neurons (20), and a plurality of presynaptic neurons ( 10) and a synapse 30 that provides each connection between a plurality of post-synaptic neurons 20.
본 실시예의 뉴로모픽 장치는, 4개의 프리 시냅틱 뉴런(10), 4개의 포스트 시냅틱 뉴런(20) 및 16개의 시냅스(30)를 포함하고 있으나, 이들 개수는 다양하게 변형될 수 있다. 프리 시냅틱 뉴런(10)의 개수가 N개(여기서, N은 2 이상의 자연수임)이고, 포스트 시냅틱 뉴런(20)의 개수가 M개(여기서, M은 2 이상의 자연수이고, N과 같거나 다를 수 있음)인 경우, N*M개의 시냅스(30)가 매트릭스 형태로 배열될 수 있다. 이를 위하여, 복수의 프리 시냅틱 뉴런(10) 각각과 연결되고 제1 방향 예컨대, 가로 방향으로 연장하는 배선(12)과, 복수의 포스트 시냅틱 뉴런(20) 각각과 연결되고 제1 방향과 교차하는 제2 방향 예컨대, 세로 방향으로 연장하는 배선(22)이 제공될 수 있다. 이하, 설명의 편의를 위하여, 제1 방향으로 연장하는 배선(12)을 로우 배선(row line)이라 하고, 제2 방향으로 연장하는 배선(22)을 컬럼 배선(column line)이라 하기로 한다. 복수의 시냅스(30)는 로우 배선(12)과 컬럼 배선(22)의 교차점마다 배치되어 대응하는 로우 배선(12)과 대응하는 컬럼 배선(22)을 서로 연결시킬 수 있다. The neuromorphic device of this embodiment includes 4 pre-synaptic neurons 10, 4 post-synaptic neurons 20, and 16 synapses 30, but these numbers may vary. The number of pre-synaptic neurons 10 is N (where N is a natural number of 2 or more), and the number of post-synaptic neurons 20 is M (where M is a natural number of 2 or more and may be equal to or different from N). In this case, N*M synapses 30 may be arranged in a matrix form. To this end, a wiring 12 connected to each of the plurality of pre-synaptic neurons 10 and extending in a first direction, for example, the horizontal direction, and a wiring 12 connected to each of the plurality of post-synaptic neurons 20 and intersecting the first direction. The wiring 22 may be provided extending in two directions, for example, vertically. Hereinafter, for convenience of explanation, the wiring 12 extending in the first direction will be referred to as a row line, and the wiring 22 extending in the second direction will be referred to as a column line. A plurality of synapses 30 may be disposed at each intersection of the row wiring 12 and the column wiring 22 to connect the corresponding row wiring 12 and the corresponding column wiring 22 to each other.
프리 시냅틱 뉴런(10)은 신호 예컨대, 특정 데이터에 해당하는 신호를 생성하여 로우 배선(12)으로 보내는 역할을 수행하고, 포스트 시냅틱 뉴런(20)은 시냅스 소자(30)를 거친 시냅틱 신호를 컬럼 배선(22)을 통하여 수신하고 처리하는 역할을 수행할 수 있다. 로우 배선(12)은 프리 시냅틱 뉴런(10)의 액손(axon)에 대응하고, 컬럼 배선(22)은 포스트 시냅틱 뉴런(20)의 덴드라이트(dendrite)에 대응할 수 있다. 그러나, 프리 시냅틱 뉴런인지 포스트 시냅틱 뉴런인지 여부는 다른 뉴런과의 상대적인 관계에 의해 결정될 수 있다. 예컨대, 프리 시냅틱 뉴런(10)이 다른 뉴런과의 관계에서 시냅틱 신호를 수신하는 경우 포스트 시냅틱 뉴런으로 기능할 수 있다. 유사하게, 포스트 시냅틱 뉴런(20)이 다른 뉴런과의 관계에서 신호를 보내는 경우 프리 시냅틱 뉴런으로 기능할 수 있다. 프리 시냅틱 뉴런(10) 및 포스트 시냅틱 뉴런(20)은 CMOS 등 다양한 회로로 구현될 수 있다.The pre-synaptic neuron 10 generates a signal, for example, a signal corresponding to specific data and sends it to the row wiring 12, and the post-synaptic neuron 20 transmits the synaptic signal that has passed through the synaptic element 30 to the column wiring. It can perform the role of receiving and processing through (22). The row wiring 12 may correspond to the axon of the pre-synaptic neuron 10, and the column wiring 22 may correspond to the dendrite of the post-synaptic neuron 20. However, whether a neuron is pre-synaptic or postsynaptic can be determined by its relative relationship to other neurons. For example, when the pre-synaptic neuron 10 receives synaptic signals in relationship with other neurons, it can function as a post-synaptic neuron. Similarly, a postsynaptic neuron 20 can function as a pre-synaptic neuron if it sends signals in relationships with other neurons. The pre-synaptic neuron 10 and the post-synaptic neuron 20 may be implemented with various circuits such as CMOS.
프리 시냅틱 뉴런(10)과 포스트 시냅틱 뉴런(20) 사이의 연결은 시냅스(30)를 통하여 이루어질 수 있다. 여기서, 시냅스(30)는 양단에 인가되는 전기적 펄스 예컨대, 전압 또는 전류에 따라 전기적 전도도(electrical conductance) 혹은 가중치(weight)가 변하는 소자이다. The connection between the pre-synaptic neuron (10) and the post-synaptic neuron (20) may be made through the synapse (30). Here, the synapse 30 is an element whose electrical conductance or weight changes depending on electrical pulses, such as voltage or current, applied to both ends.
시냅스(30)는 예컨대, 가변 저항 소자를 포함할 수 있다. 가변 저항 소자는 양단에 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭할 수 있는 소자로서, 복수의 저항 상태를 가질 수 있는 다양한 물질 예컨대, 전이 금속 산화물, 페로브스카이트(perovskite)계 물질 등과 같은 금속 산화물, 칼코게나이드(chalcogenide)계 물질 등과 같은 상변화 물질, 강유전 물질, 강자성 물질 등을 포함하는 단일막 구조 또는 다중막 구조를 가질 수 있다. 가변 저항 소자 및/또는 시냅스(30)가 고저항 상태에서 저저항 상태로 변하는 동작을 셋(set) 동작이라 하고, 저저항 상태에서 고저항 상태로 변하는 동작을 리셋(reset) 동작이라 할 수 있다. The synapse 30 may include, for example, a variable resistance element. A variable resistance element is an element that can switch between different resistance states depending on the voltage or current applied to both ends, and is made of various materials that can have multiple resistance states, such as transition metal oxides and perovskite systems. It may have a single-layer structure or a multi-layer structure including metal oxides such as metal oxides, phase change materials such as chalcogenide-based materials, ferroelectric materials, and ferromagnetic materials. The operation in which the variable resistance element and/or synapse 30 changes from a high resistance state to a low resistance state is called a set operation, and the operation in which it changes from a low resistance state to a high resistance state can be called a reset operation. .
단, 뉴로모픽 장치의 시냅스(30)는, RRAM, PRAM, FRAM, MRAM 등의 메모리 장치에 이용되는 가변 저항 소자와 달리, 셋 동작과 리셋 동작에서 급격한(abrupt) 저항 변화가 없고, 입력되는 전기적 펄스의 개수에 따라 전도도가 점진적으로 변화하는 아날로그 거동(analog behavior)을 보이는 등, 메모리에서의 가변 저항 소자와 구별되는 여러가지 특성을 갖도록 구현될 수 있다. 이는 메모리에서 가변 저항 소자에 요구되는 특성과 뉴로모픽 장치에서 시냅스(30)에 요구되는 특성이 서로 상이하기 때문이다. 참고로, 메모리에 이용되는 가변 저항 소자는 전기적 펄스가 반복하여 인가되더라도, 셋 동작 또는 리셋 동작이 수행되기 전에는 자신의 전도도를 유지하는 것이 바람직하다. 저저항 상태와 고저항 상태 사이의 구분을 명확하게 하여 서로 다른 데이터를 저장하기 위함이다. 뉴로모픽 장치에 적합한 시냅스(30)의 특성에 관하여는 후술하는 도 2a 내지 도 2d를 참조하여 보다 상세히 설명하기로 한다.However, the synapse 30 of the neuromorphic device, unlike variable resistance elements used in memory devices such as RRAM, PRAM, FRAM, and MRAM, does not have an abrupt change in resistance during set and reset operations, and the input It can be implemented to have various characteristics that are distinct from variable resistance elements in memory, such as showing analog behavior in which conductivity gradually changes depending on the number of electrical pulses. This is because the characteristics required for the variable resistance element in the memory and the characteristics required for the synapse 30 in the neuromorphic device are different from each other. For reference, it is desirable for the variable resistance element used in memory to maintain its conductivity before a set operation or reset operation is performed even if electrical pulses are repeatedly applied. This is to store different data by clearly distinguishing between low-resistance states and high-resistance states. The characteristics of the synapse 30 suitable for a neuromorphic device will be described in more detail with reference to FIGS. 2A to 2D described later.
한편, 위와 같은 뉴로모픽 장치의 학습 동작을 예시적으로 설명하면 다음과 같다. 설명의 편의를 위하여, 로우 배선(12)을 위에서부터 제1 로우 배선(12A), 제2 로우 배선(12B), 제3 로우 배선(12C) 및 제4 로우 배선(12D)이라 하고, 컬럼 배선(22)을 왼쪽에서부터 제1 컬럼 배선(22A), 제2 컬럼 배선(22B), 제3 컬럼 배선(22C) 및 제4 컬럼 배선(22D)이라 할 수 있다.Meanwhile, an exemplary explanation of the learning operation of the above neuromorphic device is as follows. For convenience of explanation, the row wiring 12 is referred to as a first row wiring 12A, a second row wiring 12B, a third row wiring 12C, and a fourth row wiring 12D from the top, and is called a column wiring. (22) can be referred to as the first column wiring 22A, the second column wiring 22B, the third column wiring 22C, and the fourth column wiring 22D from the left.
최초 상태에서, 시냅스(30) 전부는 고저항 상태에 있을 수 있다. 시냅스(30)의 적어도 일부가 저저항 상태인 경우, 이들을 고저항 상태로 만드는 초기화 동작이 추가로 필요할 수 있다. 시냅스(30) 각각은 소정의 임계값을 가질 수 있다. 보다 구체적으로, 각 시냅스(30)의 양단에 소정 임계값보다 작은 크기의 전압 또는 전류가 인가되면 시냅스(30)의 전도도는 변하지 않고, 시냅스(30)에 소정 임계값 이상의 전압 또는 전류가 인가되면 시냅스(30)의 전도도는 변화할 수 있다.In the initial state, all of the synapses 30 may be in a high-resistance state. If at least a portion of the synapse 30 is in a low-resistance state, an additional initialization operation may be required to bring them into a high-resistance state. Each synapse 30 may have a predetermined threshold. More specifically, when a voltage or current smaller than a predetermined threshold is applied to both ends of each synapse 30, the conductivity of the synapse 30 does not change, and when a voltage or current greater than a predetermined threshold is applied to the synapse 30, the conductivity of the synapse 30 does not change. The conductance of synapse 30 may change.
이 상태에서, 특정 데이터를 특정 컬럼 배선(22)에 학습하는 동작을 수행하기 위하여, 특정 데이터에 해당하는 입력 신호가 로우 배선(12)으로 들어올 수 있다. 입력 신호는 로우 배선(12) 각각에 대한 전기적 펄스의 인가로 나타날 수 있다. 일례로서, 로우 배선(12)으로 '0011'의 데이터에 해당하는 입력 신호가 들어오는 경우, '0'에 대응하는 로우 배선(12) 예컨대, 제1 및 제2 로우 배선(12A, 12B)에는 전기적 펄스가 인가되지 않고, '1'에 대응하는 로우 배선(12) 예컨대, 제3 및 제4 로우 배선(12C, 12D)에만 전기적 펄스가 인가될 수 있다. In this state, in order to perform an operation of learning specific data to a specific column wire 22, an input signal corresponding to specific data may enter the row wire 12. The input signal may appear as the application of an electrical pulse to each row wire 12. As an example, when an input signal corresponding to data of '0011' is input to the row wiring 12, the row wiring 12 corresponding to '0', for example, the first and second row wirings 12A and 12B, have electrical A pulse is not applied, and an electrical pulse may be applied only to the row wiring 12 corresponding to '1', for example, the third and fourth row wirings 12C and 12D.
이때, 컬럼 배선(22)은 학습을 위하여 적절한 전압 또는 전류로 구동될 수 있다. At this time, the column wiring 22 may be driven with an appropriate voltage or current for learning.
일례로서, 특정 데이터를 학습할 컬럼 배선(22)이 이미 정하여진 경우, 이 컬럼 배선(22)은 '1'에 대응하는 로우 배선(12)과의 교차점에 위치하는 시냅스(30)가 셋 동작시 요구되는 전압(이하, 셋 전압) 이상의 크기를 갖는 전압을 인가받도록 구동되고, 나머지 컬럼 배선(22)은 나머지 시냅스(30)가 셋 전압보다 작은 크기의 전압을 인가받도록 구동될 수 있다. 예컨대, 셋 전압의 크기가 Vset이고, '0011'의 데이터를 학습할 컬럼 배선(22)이 제3 컬럼 배선(22C)으로 정하여진 경우, 제3 컬럼 배선(22C)과 제3 및 제4 로우 배선(12C, 12D)과의 교차점에 위치하는 제1 및 제2 시냅스(30A, 30B)가 Vset 이상의 전압을 인가받도록, 제3 및 제4 로우 배선(12C, 12D)에 인가되는 전기적 펄스의 크기는 Vset 이상일 수 있고 제3 컬럼 배선(22C)에 인가되는 전압은 0V일 수 있다. 그에 따라 제1 및 제2 시냅스(30A, 30B)는 저저항 상태가 될 수 있다. 저저항 상태의 제1 및 제2 시냅스(30A, 30B)의 전도도는 전기적 펄스의 개수가 증가할수록 점진적으로 증가할 수 있다. 제1 및 제2 시냅스(30A, 30B)를 제외한 나머지 시냅스(30)는 Vset 보다 작은 전압을 인가받도록, 나머지 컬럼 배선 즉, 제1, 제2 및 제4 컬럼 배선(22A, 22B, 22D)에 인가되는 전압은 0V와 Vset 사이의 값 예컨대, 1/2Vset의 값을 가질 수 있다. 그에 따라, 제1 및 제2 시냅스(30A, 30B)를 제외한 나머지 시냅스(30)의 저항 상태는 변화하지 않을 수 있다. As an example, when the column wire 22 to learn specific data has already been determined, the synapse 30 located at the intersection of the column wire 22 with the row wire 12 corresponding to '1' performs the set operation. The synapse 30 may be driven to receive a voltage greater than the required voltage (hereinafter referred to as set voltage), and the remaining column wiring 22 may be driven to allow the remaining synapses 30 to receive a voltage smaller than the set voltage. For example, if the size of the set voltage is Vset and the column wire 22 from which data of '0011' is to be learned is set to the third column wire 22C, the third column wire 22C and the third and fourth rows The size of the electrical pulse applied to the third and fourth row wires 12C and 12D so that the first and second synapses 30A and 30B located at the intersection with the wires 12C and 12D receive a voltage greater than Vset. may be greater than Vset and the voltage applied to the third column wiring 22C may be 0V. Accordingly, the first and second synapses 30A and 30B may be in a low resistance state. The conductivity of the first and second synapses 30A and 30B in a low-resistance state may gradually increase as the number of electrical pulses increases. Except for the first and second synapses 30A and 30B, the remaining synapses 30 are connected to the remaining column wirings, that is, the first, second and fourth column wirings 22A, 22B and 22D, so that a voltage smaller than Vset is applied. The applied voltage may have a value between 0V and Vset, for example, 1/2Vset. Accordingly, the resistance state of the remaining synapses 30 except for the first and second synapses 30A and 30B may not change.
위와 같은 방식으로 로우 배선(12) 및 컬럼 배선(22)이 구동되면, 전기적 펄스를 인가받는 시냅스(30) 예컨대, 제3 및 제4 로우 배선(12C, 12D)과 제3 컬럼 배선(22C)의 교차점에 위치하는 제1 및 제2 시냅스(30A, 30B)의 전도도가 점진적으로 증가하면서 이들을 통하여 제3 컬럼 배선(22C)으로 흐르는 전류가 증가할 수 있다. 제3 컬럼 배선(22C)에 흐르는 전류를 측정하여, 이 전류가 소정 임계 전류에 도달하면 제3 컬럼 배선(22C)은 '특정 데이터를 학습한 컬럼 배선' 예컨대, '0011'의 데이터를 학습한 컬럼 배선이 될 수 있다. When the row wiring 12 and the column wiring 22 are driven in the above manner, the synapse 30 that receives the electrical pulse, for example, the third and fourth row wirings 12C and 12D and the third column wiring 22C As the conductivity of the first and second synapses 30A and 30B located at the intersection gradually increases, the current flowing through them to the third column wiring 22C may increase. By measuring the current flowing in the third column wire 22C, when this current reaches a predetermined threshold current, the third column wire 22C is a 'column wire that has learned specific data', for example, a 'column wire that has learned data of '0011'. It can be column wiring.
다른 일례로서, 특정 데이터를 학습할 컬럼 배선(22)이 정하여져 있지 않을 수도 있다. 이러한 경우, 특정 데이터에 해당하는 전기적 펄스를 로우 배선(12)으로 인가하면서 컬럼 배선(22) 각각에 흐르는 전류를 측정하여 가장 먼저 소정 임계 전류에 도달하는 컬럼 배선(22)이 특정 데이터를 학습한 컬럼 배선(22)이 될 수 있다. As another example, the column wiring 22 for learning specific data may not be determined. In this case, while applying an electrical pulse corresponding to specific data to the row wire 12, the current flowing through each column wire 22 is measured, and the column wire 22 that reaches a predetermined threshold current first learns the specific data. It may be a column wiring 22.
이상으로 설명한 방식에 의하여, 서로 다른 데이터가 서로 다른 컬럼 배선(22)에 각각 학습될 수 있다.By using the method described above, different data can be learned on different column wires 22, respectively.
한편, 위의 학습 과정에서는 고저항 상태의 시냅스(30)를 저저항 상태로 변경시키는 셋 동작 및 그 전도도를 증가시키는 동작에 대하여만 설명하였으나, 필요에 따라, 저저항 상태의 시냅스(30)를 다시 고저항 상태로 변경시키는 리셋 동작 및 그 전도도를 감소시키는 동작이 요구될 수도 있다. 예를 들어, 전술한 초기화 동작이 그러하다. 시냅스(30)의 셋 동작 및 전도도 증가시 인가되는 펄스의 극성은, 시냅스(30)의 리셋 동작 및 전도도 감소시 인가되는 펄스의 극성과 반대일 수 있다. 시냅스(30)의 전도도가 증가하는 동작을 강화(potentiation) 동작이라 할 수 있고, 시냅스(30)의 전도도가 감소하는 동작을 억제(depression) 동작라 할 수 있다.Meanwhile, in the above learning process, only the set operation for changing the synapse 30 in the high-resistance state to the low-resistance state and the operation for increasing its conductance were explained, but if necessary, the synapse 30 in the low-resistance state can be changed. A reset operation to change the high resistance state again and an operation to reduce the conductivity may be required. For example, this is the case with the initialization operation described above. The polarity of the pulse applied during the set operation and conductance increase of the synapse 30 may be opposite to the polarity of the pulse applied during the reset operation and conductance decrease of the synapse 30. The operation of increasing the conductance of the synapse 30 can be referred to as a potentiation operation, and the operation of decreasing the conductance of the synapse 30 can be referred to as a depression operation.
한편, 위와 같은 뉴로모픽 장치에 적합한 시냅스(30)의 특성을 아래의 도 2a 내지 도 2d를 참조하여 보다 구체적으로 설명하기로 한다.Meanwhile, the characteristics of the synapse 30 suitable for the above neuromorphic device will be described in more detail with reference to FIGS. 2A to 2D below.
도 2a 내지 도 2d는 도 1의 각 시냅스(30)에 요구되는 특성을 설명하기 위한 도면이다. FIGS. 2A to 2D are diagrams for explaining characteristics required for each synapse 30 in FIG. 1 .
구체적으로, 도 2a 및 도 2b는 시냅스(30)에 입력되는 전기적 펄스의 개수에 따른 시냅스(30)의 전도도(G)를 나타낸다. 도 2c는 시냅스(30)의 저항(R) 또는 전도도(G)에 따른 시냅스의 가중치 변화율(△W)을 나타낸다. 도 2d는 시냅스(30)에 인가되는 전압(V)의 크기에 따른 시냅스(30)의 가중치 변화율(△W)을 나타낸다.Specifically, FIGS. 2A and 2B show the conductance (G) of the synapse 30 according to the number of electrical pulses input to the synapse 30. Figure 2c shows the synapse weight change rate (△W) according to the resistance (R) or conductance (G) of the synapse 30. Figure 2d shows the weight change rate (ΔW) of the synapse 30 according to the magnitude of the voltage (V) applied to the synapse 30.
도 2a 및 도 2b를 참조하면, 저저항 상태의 시냅스(30)에 대해, 소정 임계값 이상을 갖는 제1 극성의 전압 펄스 예컨대, 음전압의 펄스를 반복하여 인가하는 경우, 시냅스(30)의 전도도(G)는 점차 증가할 수 있다. 시냅스(30)의 전도도(G)가 증가하는 방향을 G+ 방향 또는 강화(potentiation) 방향이라 할 수 있다. Referring to FIGS. 2A and 2B, when a voltage pulse of the first polarity having a predetermined threshold value or more, for example, a negative voltage pulse, is repeatedly applied to the synapse 30 in a low-resistance state, the synapse 30 Conductivity (G) can gradually increase. The direction in which the conductance (G) of the synapse 30 increases can be referred to as the G+ direction or the potentiation direction.
이러한 시냅스(30)에 리셋 전압 이상의 크기를 갖는 제2 극성의 전압 펄스 예컨대, 양전압의 펄스가 인가되면 시냅스(30)의 저항 상태가 고저항 상태로 변하는 리셋 동작이 수행될 수 있다.When a voltage pulse of a second polarity, for example, a positive voltage pulse, having a magnitude greater than the reset voltage is applied to the synapse 30, a reset operation in which the resistance state of the synapse 30 changes to a high resistance state may be performed.
고저항 상태의 시냅스(30)에 대해, 제2 극성의 전압 펄스가 반복하여 인가되면, 시냅스(30)의 전도도(G)는 점차 감소할 수 있다. 시냅스(30)의 전도도(G)가 감소하는 방향을 G- 방향 또는 억제(depression) 방향이라 할 수 있다.When voltage pulses of the second polarity are repeatedly applied to the synapse 30 in a high-resistance state, the conductance (G) of the synapse 30 may gradually decrease. The direction in which the conductance (G) of the synapse 30 decreases can be referred to as the G- direction or the depression direction.
이러한 시냅스(30)에 다시 셋 전압 이상의 제1 극성의 전압 펄스가 인가되면, 시냅스(30)의 저항 상태가 저저항 상태로 변하는 셋 동작이 수행될 수 있다.When a voltage pulse of the first polarity greater than the set voltage is applied to the synapse 30 again, a set operation in which the resistance state of the synapse 30 changes to a low resistance state may be performed.
이때, 펄스의 크기 및 폭이 일정하더라도, 강화 동작 및 억제 동작에서 시냅스(30)의 전도도(G)는 실질적으로 대칭이면서, 전도도(G)의 변화율이 실질적으로 일정한 것이 바람직할 수 있다. 다시 말하면, 강화 동작 및 억제 동작에서 시냅스(30)의 전도도(G)는 선형성 및 대칭성을 갖는 것이 바람직할 수 있다. 이는, 셋 동작 및 리셋 동작시, 시냅스(30)의 급격한 저항 변화를 방지하기 위함이다. 펄스의 크기 및/또는 폭을 가변시킴으로써 위와 같은 시냅스(30)의 선형성 및 대칭성을 확보하는 것도 고려할 수는 있으나, 다양한 펄스를 생성하기 위해서는 추가적인 회로의 구현이 필요하기 때문에, 면적이나 파워 측면에서 불리할 수 있다. 따라서, 본 시냅스(30)의 구동시 펄스의 크기 및 폭은 일정하게 제어되는 것이 바람직하다.At this time, even if the size and width of the pulse are constant, it may be desirable for the conductance (G) of the synapse 30 to be substantially symmetrical and the rate of change of the conductance (G) to be substantially constant in the strengthening and suppressing operations. In other words, it may be desirable for the conductance (G) of the synapse 30 to have linearity and symmetry in the strengthening and suppressing operations. This is to prevent sudden changes in resistance of the synapse 30 during set and reset operations. It is also possible to consider securing the linearity and symmetry of the synapse 30 as described above by varying the size and/or width of the pulse, but since it requires the implementation of additional circuits to generate various pulses, it is disadvantageous in terms of area and power. can do. Therefore, it is desirable that the size and width of the pulse when driving the main synapse 30 are controlled to be constant.
강화 동작 및 억제 동작에서 시냅스(30)의 전도도(G)가 선형성 및 대칭성을 갖는 것은, 가중치의 변화율이 작은 경우(△W1 참조)나 가중치의 변화율이 큰 경우(△W2 참조)에 관계없이 요구될 수 있다. 단, 펄스의 크기 혹은 폭이 충분하지 않은 경우, 펄스의 개수와 관계없이 시냅스(30)의 전도도(G)는 변화하지 않을 수 있다.In strengthening and suppressing operations, the conductance (G) of the synapse 30 is required to have linearity and symmetry regardless of whether the weight change rate is small (see △W1) or the weight change rate is large (see △W2). It can be. However, if the size or width of the pulse is not sufficient, the conductivity (G) of the synapse 30 may not change regardless of the number of pulses.
도 2c를 참조하면, 시냅스(30)의 현재 상태와 관계 없이, 즉, 시냅스(30)의 현재 저항(R)이나 현재 전도도(G)와 관계 없이, 시냅스(30)의 가중치 변화율(△W)은 실질적으로 일정한 것이 바람직할 수 있다. Referring to Figure 2c, regardless of the current state of the synapse 30, that is, regardless of the current resistance (R) or current conductance (G) of the synapse 30, the weight change rate (△W) of the synapse 30 It may be desirable for it to be substantially constant.
도 2d를 참조하면, 소정 임계값 즉, V3 이하의 전압에서 시냅스(30)의 가중치 및/또는 전도도는 가변되지 않을 수 있다. 즉, 시냅스(30)의 가중치 변화율(△W)은 0일 수 있다. 반면, 소정 임계값보다 큰 전압 예컨대, V4 이상의 전압에서 시냅스(30)의 가중치 변화율(△W)은 증가할 수 있다. 이때, 시냅스(30)의 가중치 변화율(△W)은 전압의 크기에 실질적으로 비례하여 증가할 수 있다.Referring to FIG. 2D, the weight and/or conductance of the synapse 30 may not be changed at a voltage below a predetermined threshold, that is, V3. That is, the weight change rate (△W) of the synapse 30 may be 0. On the other hand, at a voltage greater than a predetermined threshold, for example, a voltage greater than V4, the weight change rate (ΔW) of the synapse 30 may increase. At this time, the weight change rate (ΔW) of the synapse 30 may increase substantially in proportion to the magnitude of the voltage.
요약하자면, 뉴로모픽 장치의 시냅스(30)는, 전도도(G)가 시냅스(30)의 현재 상태와 관계 없이, 전기적 펄스의 개수에 실질적으로 비례하여 증가 또는 감소하는 특성을 갖고, 강화 동작시 전도도(G)와 억제 동작시 전도도(G)가 실질적으로 대칭인 것이 바람직하다. 여기서, 시냅스(30)의 전도도(G) 변화는 소정 임계값 이상에서만 가능한 것이 바람직하다. 시냅스(30)의 특성이 이에 가까울수록 뉴로모픽 장치의 학습 및 인식 정확도가 증가하는 등 동작 특성이 향상될 수 있기 때문이다.In summary, the synapse 30 of the neuromorphic device has the characteristic that the conductance (G) increases or decreases substantially in proportion to the number of electrical pulses, regardless of the current state of the synapse 30, and during strengthening operation. It is desirable for the conductance (G) and the conductance (G) during suppression operation to be substantially symmetrical. Here, it is desirable that the change in conductance (G) of the synapse 30 is possible only above a predetermined threshold. This is because the closer the characteristics of the synapse 30 are, the better the operation characteristics can be, such as increasing the learning and recognition accuracy of the neuromorphic device.
본 실시예에서는 위와 같은 특성을 최대한 만족시킬 수 있는 시냅스를 구현하고자 한다. 본 실시예의 설명에 앞서, 비교예의 시냅스를 먼저 설명하기로 한다.In this embodiment, we aim to implement a synapse that can satisfy the above characteristics as much as possible. Before explaining the present embodiment, the synapse of the comparative example will first be described.
도 3a는 비교예의 시냅스를 설명하기 위한 단면도이고, 도 3b 및 도 3c는 도 3a의 시냅스의 특성을 설명하기 위한 도면이다.Figure 3A is a cross-sectional view for explaining the synapse of the comparative example, and Figures 3B and 3C are diagrams for explaining the characteristics of the synapse of Figure 3A.
도 3a를 참조하면, 비교예의 시냅스(100)는, 제1 전극(110), 제2 전극(140), 제1 전극(110)과 제2 전극(140) 사이에 개재되는 산소 보유층(120), 및 산소 보유층(120)과 제2 전극(140) 사이에 개재되고 산소 보유층(120)의 산소와 반응할 수 있는 반응성 금속층(130)을 포함할 수 있다. Referring to FIG. 3A, the synapse 100 of the comparative example includes a first electrode 110, a second electrode 140, and an oxygen retention layer 120 interposed between the first electrode 110 and the second electrode 140. ), and a reactive metal layer 130 interposed between the oxygen retention layer 120 and the second electrode 140 and capable of reacting with the oxygen of the oxygen retention layer 120.
제1 및 제2 전극(110, 140)은 전압 또는 전류 인가를 위한 시냅스(100)의 단부로서, 금속, 금속 질화물 등 다양한 도전 물질로 형성될 수 있다. 제1 전극(110)은 도 1의 로우 배선(12) 및 컬럼 배선(22) 중 어느 하나와 연결될 수 있고, 제2 전극(140)은 도 1의 로우 배선(12) 및 컬럼 배선(22) 중 다른 하나와 연결됨으로써, 시냅스(100)는 전기적 펄스로 구동될 수 있다. 제1 및 제2 전극(110, 140) 중 적어도 하나는 생략될 수 있고, 이러한 경우, 로우 배선(12) 또는 컬럼 배선(22)이 제1 전극(110) 또는 제2 전극(140)을 대체할 수 있다.The first and second electrodes 110 and 140 are ends of the synapse 100 for applying voltage or current, and may be formed of various conductive materials such as metal and metal nitride. The first electrode 110 may be connected to any one of the row wiring 12 and the column wiring 22 of FIG. 1, and the second electrode 140 may be connected to the row wiring 12 and the column wiring 22 of FIG. 1. By being connected to another one of the synapses 100, the synapse 100 can be driven with an electrical pulse. At least one of the first and second electrodes 110 and 140 may be omitted, and in this case, the row wiring 12 or the column wiring 22 replaces the first electrode 110 or the second electrode 140. can do.
산소 보유층(120)은 산소를 포함하는 층으로서, Ti, Ni, Al, Nb, Hf, V 등과 같은 전이 금속의 산화물, PCMO, LCMO 등과 같은 페로브스카이트계 산화물 등 다양한 금속의 산화물을 포함할 수 있다. The oxygen retention layer 120 is a layer containing oxygen and may include oxides of various metals, such as oxides of transition metals such as Ti, Ni, Al, Nb, Hf, and V, and perovskite-based oxides such as PCMO and LCMO. You can.
반응성 금속층(130)은 산소 이온과 반응하여 절연성의 산화물을 형성할 수 있는 층으로서, Al, Ti, Ta, Mo 등의 금속 또는 이 금속의 질화물을 포함할 수 있다. The reactive metal layer 130 is a layer that can react with oxygen ions to form an insulating oxide, and may include metals such as Al, Ti, Ta, Mo, or nitrides of these metals.
최초 상태에서, 시냅스(100)는 상대적으로 저저항 상태일 수 있다. 전술한 뉴로모픽 장치의 동작을 위하여 시냅스(100)를 고저항 상태로 만드는 초기화 동작이 필요할 수 있다.In the initial state, the synapse 100 may be in a relatively low resistance state. In order to operate the above-described neuromorphic device, an initialization operation that places the synapse 100 in a high-resistance state may be necessary.
저저항 상태의 시냅스(100)에 제1 및 제2 전극(110, 140)을 통하여 소정 극성의 전압 펄스가 인가되면, 산소 보유층(120) 내의 산소 이온이 반응성 금속층(130) 쪽으로 이동하여 반응성 금속층(130) 내에 포함된 금속과 반응함으로써 반응성 금속층(130)과의 계면에서 절연성 산화물층을 형성할 수 있다. 결과적으로, 시냅스(100)의 저항 상태가 고저항 상태로 변경될 수 있다. 전압 펄스의 개수가 증가할수록 절연성 산화물층의 두께가 증가하므로 시냅스(100)의 전도도는 점진적으로 감소할 수 있다. When a voltage pulse of a predetermined polarity is applied to the synapse 100 in a low-resistance state through the first and second electrodes 110 and 140, oxygen ions in the oxygen retention layer 120 move toward the reactive metal layer 130 and become reactive. By reacting with the metal included in the metal layer 130, an insulating oxide layer can be formed at the interface with the reactive metal layer 130. As a result, the resistance state of the synapse 100 may be changed to a high resistance state. As the number of voltage pulses increases, the thickness of the insulating oxide layer increases, so the conductivity of the synapse 100 may gradually decrease.
반대로, 고저항 상태의 시냅스(100)에 반대 극성의 전압 펄스가 인가되면, 산소 보유층(120) 내의 산소 이온은 반응성 금속층(130)의 반대쪽으로 이동하므로, 기 형성된 절연성 산화물층의 두께가 얇아질 수 있다. 결과적으로, 시냅스(100)의 저항 상태가 저저항 상태로 변경될 수 있다. 전압 펄스의 개수가 증가할수록 절연성 산화물층의 두께가 감소하므로 시냅스(100)의 전도도는 점진적으로 증가할 수 있다. Conversely, when a voltage pulse of opposite polarity is applied to the synapse 100 in a high resistance state, the oxygen ions in the oxygen retention layer 120 move to the opposite side of the reactive metal layer 130, so the thickness of the previously formed insulating oxide layer is thin. You can lose. As a result, the resistance state of the synapse 100 may be changed to a low resistance state. As the number of voltage pulses increases, the thickness of the insulating oxide layer decreases, so the conductivity of the synapse 100 may gradually increase.
이와 같은 방식으로 시냅스(100)가 고저항 상태와 저저항 상태 사이에서 스위칭하면서 전압 펄스에 의하여 산화물층의 두께가 점진적으로 증가 또는 감소하기 때문에, 고저항 상태 및 저저항 상태 각각에서 시냅스(100)의 전도도가 점진적으로 변화하는 아날로그 거동이 보여질 수 있다. 그러나, 도 2a 내지 도 2d에서 설명한 시냅스 특성을 만족시키기에는 부족할 수 있다. 이에 관하여는 도 3b 및 도 3c를 참조하여 설명하기로 한다.In this way, since the thickness of the oxide layer gradually increases or decreases due to the voltage pulse while the synapse 100 switches between the high-resistance state and the low-resistance state, the synapse 100 in each of the high-resistance state and the low-resistance state Analog behavior can be seen where the conductivity changes gradually. However, it may be insufficient to satisfy the synapse characteristics described in FIGS. 2A to 2D. This will be explained with reference to FIGS. 3B and 3C.
도 3b를 참조하면, 저저항 상태의 시냅스(100)에 제1 극성의 전압 펄스가 인가되는 경우, 전압 펄스의 개수가 증가할수록 시냅스(100)의 전도도(G)가 점진적으로 증가함을 알 수 있다. 그런데, 전도도(G)의 증가율은 저저항 상태로 변경되는 셋 동작 초기에 매우 크고 시간이 지날수록 감소함을 알 수 있다. 따라서, 시냅스(100)의 선형성이 만족되지 않는 문제가 있다.Referring to Figure 3b, when a voltage pulse of the first polarity is applied to the synapse 100 in a low-resistance state, it can be seen that the conductivity (G) of the synapse 100 gradually increases as the number of voltage pulses increases. there is. However, it can be seen that the rate of increase in conductivity (G) is very large at the beginning of the set operation when it changes to a low resistance state, and decreases over time. Therefore, there is a problem that the linearity of the synapse 100 is not satisfied.
또한, 저저항 상태의 시냅스(100)에 리셋 전압 이상의 크기를 갖는 제2 극성의 전압 펄스가 인가되면 시냅스(100)의 저항 상태가 고저항 상태로 변하는 리셋 동작이 수행될 수 있다. 고저항 상태의 시냅스(100)에 인가되는 전압 펄스의 개수가 증가할수록 시냅스(100)의 전도도(G)는 점진적으로 감소할 수 있다. 그런데, 리셋 동작시 급격한 전도도(G)의 감소가 발생함을 알 수 있다. 또한, 전도도(G)의 감소율은 리셋 동작 초기에 매우 크고 시간이 지날수록 감소함을 알 수 있다. 리셋 동작 초기의 전도도(G)의 감소 정도는 셋 동작 초기의 전도도(G)의 증가 정도보다 훨씬 더 클 수 있다. 따라서, 시냅스(100)의 선형성 및 대칭성이 만족되지 않는 문제가 있다.Additionally, when a voltage pulse of the second polarity having a magnitude greater than the reset voltage is applied to the synapse 100 in a low-resistance state, a reset operation in which the resistance state of the synapse 100 changes to a high-resistance state may be performed. As the number of voltage pulses applied to the synapse 100 in a high-resistance state increases, the conductivity (G) of the synapse 100 may gradually decrease. However, it can be seen that a rapid decrease in conductivity (G) occurs during the reset operation. Additionally, it can be seen that the rate of decrease in conductivity (G) is very large at the beginning of the reset operation and decreases over time. The degree of decrease in conductivity (G) at the beginning of the reset operation may be much greater than the degree of increase in conductivity (G) at the beginning of the set operation. Therefore, there is a problem in that the linearity and symmetry of the synapse 100 are not satisfied.
도 3c를 참조하면, 시냅스(100)의 현재 저항(R)에 따라, 시냅스(100)의 가중치 변화율(△W)이 일정하지 않음을 알 수 있다. G+ 방향에서, 시냅스(100)의 현재 저항(R)이 상대적으로 큰 경우 예컨대, R5 혹은 R6의 값을 갖는 경우 시냅스(100)의 가중치 변화율(△W)이 증가할 수 있다. 다시 말하면, 상대적으로 저항(R)이 큰 셋 동작 초기에 시냅스(100)의 전도도 변화율이 클 수 있다. 반대로 G- 방향에서, 시냅스(100)의 현재 저항(R)이 상대적으로 작은 경우 예컨대, R1의 값을 갖는 경우 시냅스(100)의 가중치 변화율(△W)이 증가할 수 있다. 다시 말하면, 상대적으로 저항(R)이 작은 리셋 동작 초기에 시냅스(100)의 전도도 변화율이 클 수 있다. 이는 시냅스(100)의 선형성이 만족되지 않음을 보여준다.Referring to FIG. 3C, it can be seen that the weight change rate (ΔW) of the synapse 100 is not constant, depending on the current resistance (R) of the synapse 100. In the G+ direction, when the current resistance (R) of the synapse 100 is relatively large, for example, when it has a value of R5 or R6, the weight change rate (ΔW) of the synapse 100 may increase. In other words, the rate of change in conductivity of the synapse 100 may be large at the beginning of the set operation when the resistance (R) is relatively large. Conversely, in the G- direction, when the current resistance (R) of the synapse 100 is relatively small, for example, when it has a value of R1, the weight change rate (△W) of the synapse 100 may increase. In other words, the rate of change in conductivity of the synapse 100 may be large at the beginning of the reset operation when the resistance (R) is relatively small. This shows that the linearity of the synapse 100 is not satisfied.
게다가, 동작 초기에 G- 방향에서의 가중치 변화율(△W)이 G+ 방향에서의 가중치 변화율(△W)보다 더 큼을 알 수 있다. 즉, 시냅스(100)의 대칭성이 만족되지 않음을 보여준다.In addition, it can be seen that the weight change rate (△W) in the G- direction is greater than the weight change rate (△W) in the G+ direction at the beginning of the operation. In other words, it shows that the symmetry of the synapse 100 is not satisfied.
위와 같은 문제가 발생하는 것은, 셋 동작 및 리셋 동작 각각의 초기에 펄스 개수에 따른 시냅스(100)의 저항 변화율이 크고, 계면 산화물층이 소멸되는 셋 동작에 비하여 계면 산화물층이 생성되는 리셋 동작의 속도가 훨씬 더 크기 때문이다.The reason why the above problem occurs is that the rate of change in resistance of the synapse 100 according to the number of pulses is large at the beginning of each of the set and reset operations, and the reset operation in which the interface oxide layer is created compared to the set operation in which the interface oxide layer disappears. This is because the speed is much greater.
본 실시예에서는 비교예의 문제점을 해결할 수 있는 뉴로모픽 장치를 제공하고자 한다.This embodiment seeks to provide a neuromorphic device that can solve the problems of the comparative example.
도 4a 및 4b는 본 발명의 일 실시예에 따른 뉴로모픽 장치를 설명하기 위한 도면으로서, 도 4a는 평면도를 나타내고, 도 4b는 도 4a의 A-A' 선에 따른 단면도를 나타낸다.FIGS. 4A and 4B are diagrams for explaining a neuromorphic device according to an embodiment of the present invention, with FIG. 4A showing a plan view and FIG. 4B showing a cross-sectional view taken along line A-A' of FIG. 4A.
도 4a 및 도 4b를 참조하면, 본 발명의 일 실시예에 따른 뉴로모픽 장치는, 기판(200), 기판(200) 상에서 기판(200)의 상면에 대하여 실질적으로 수직인 방향으로 연장하고 서로 이격하여 배치되는 제1 전극(210) 및 제2 전극(240), 제1 전극(210)과 제2 전극(240)의 사이에 위치하고 기판(200) 상에 복수의 반응성 금속층(230) 및 복수의 절연층(235)이 교대로 적층된 적층 구조물(ST), 및 적층 구조물(ST)과 제1 전극(210)의 사이에 위치하고 제1 전극(210)을 따라 실질적으로 수직 방향으로 연장하는 산소 보유층(220) 및 산소 확산 저지층(250)을 포함할 수 있다. 여기서, 산소 확산 저지층(250)은 산소 보유층(220)에 비하여 상대적으로 적층 구조물(ST)과 인접하게 형성되고, 산소 보유층(220)은 산소 확산 저지층(250)에 비하여 상대적으로 제1 전극(210)과 인접하게 형성될 수 있다. Referring to FIGS. 4A and 4B, the neuromorphic device according to an embodiment of the present invention includes a substrate 200, extends on the substrate 200 in a direction substantially perpendicular to the upper surface of the substrate 200, and extends on the substrate 200 in a direction substantially perpendicular to the upper surface of the substrate 200. A first electrode 210 and a second electrode 240 arranged to be spaced apart, a plurality of reactive metal layers 230 and a plurality of reactive metal layers 230 located between the first electrode 210 and the second electrode 240 and on the substrate 200. A stacked structure (ST) in which insulating layers 235 are alternately stacked, and oxygen positioned between the stacked structure (ST) and the first electrode 210 and extending substantially vertically along the first electrode 210. It may include a retention layer 220 and an oxygen diffusion blocking layer 250. Here, the oxygen diffusion blocking layer 250 is formed relatively adjacent to the stacked structure (ST) compared to the oxygen holding layer 220, and the oxygen holding layer 220 is formed relatively close to the oxygen diffusion blocking layer 250. 1 It may be formed adjacent to the electrode 210.
먼저, 기판(200)은 요구되는 소정의 하부 구조물(미도시됨)을 포함할 수 있다. 하부 구조물은, 제1 전극(210) 및/또는 제2 전극(240)과 접속하는 배선, 뉴런 회로 등을 포함할 수 있다.First, the substrate 200 may include a required lower structure (not shown). The lower structure may include wiring connected to the first electrode 210 and/or the second electrode 240, a neuron circuit, etc.
제1 및 제2 전극(210, 240)은 전압 또는 전류 인가를 위한 시냅스(SN)의 양 단부로서, 금속, 금속 질화물 등 다양한 도전 물질을 포함할 수 있다. 제1 전극(210)은 도 1의 로우 배선(12) 및 컬럼 배선(22) 중 어느 하나와 연결될 수 있고, 제2 전극(240)은 도 1의 로우 배선(12) 및 컬럼 배선(22) 중 다른 하나와 연결됨으로써, 시냅스(SN)를 전기적 펄스로 구동할 수 있다. 이를 위하여 기판(200) 내에는 제1 전극(210) 및/또는 제2 전극(240)의 하단과 접속하여 이들을 구동하기 위한 로우 배선(12) 및/또는 컬럼 배선(22)이 형성될 수도 있다. 다른 예로서, 로우 배선(12) 및/또는 컬럼 배선(22)은 제1 전극(210) 및/또는 제2 전극(240) 상에서 이들의 상단과 접속하도록 형성될 수도 있다. The first and second electrodes 210 and 240 are both ends of a synapse (SN) for applying voltage or current, and may include various conductive materials such as metal and metal nitride. The first electrode 210 may be connected to any one of the row wiring 12 and the column wiring 22 of FIG. 1, and the second electrode 240 may be connected to the row wiring 12 and the column wiring 22 of FIG. 1. By connecting with another one, the synapse (SN) can be driven with an electrical pulse. To this end, row wiring 12 and/or column wiring 22 may be formed in the substrate 200 to connect to the bottom of the first electrode 210 and/or the second electrode 240 and drive them. . As another example, the row wiring 12 and/or the column wiring 22 may be formed to connect to the top of the first electrode 210 and/or the second electrode 240.
제1 및 제2 전극(210, 240)은 기판(200)으로부터 수직 방향으로 연장하는 기둥 형상을 가질 수 있다. 도 4a의 평면도에서, 제1 전극(210)은 원 형상을 갖고 제2 전극(240)은 사각 형상을 갖는 것으로 도시되어 있으나, 본 실시예가 이에 한정되는 것은 아니며, 공정 과정에 따라 제1 전극(210) 및 제2 전극(240)의 평면 형상은 다양하게 변형될 수 있다. 또한, 도 4a의 평면도에서, 하나의 제1 전극(210), 및 하나의 제1 전극(210)과 네 방향에서 대향하면서 서로 분리된 네 개의 제2 전극(240)이 도시되어 있으나, 본 실시예가 이에 한정되는 것은 아니며, 제1 전극(210) 및 제2 전극(240)의 개수는 다양하게 변형될 수 있다. 하나의 제1 전극(210)과 복수의 제2 전극(240)이 대향하는 경우, 복수의 제2 전극(240)은 서로 분리될 수 있다. The first and second electrodes 210 and 240 may have a pillar shape extending in a vertical direction from the substrate 200. In the plan view of FIG. 4A, the first electrode 210 is shown to have a circular shape and the second electrode 240 is shown to have a square shape. However, this embodiment is not limited thereto, and the first electrode ( The planar shapes of 210) and the second electrode 240 may be modified in various ways. In addition, in the top view of FIG. 4A, one first electrode 210 and four second electrodes 240 that face the one first electrode 210 in four directions and are separated from each other are shown, but in this embodiment The example is not limited to this, and the number of first electrodes 210 and second electrodes 240 may be varied in various ways. When one first electrode 210 and a plurality of second electrodes 240 face each other, the plurality of second electrodes 240 may be separated from each other.
반응성 금속층(230)은 산소 이온과 반응하여 절연성의 산화물을 형성할 수 있는 층으로서, 예컨대, Al, Ti, Ta, Mo 등의 금속 또는 이 금속의 질화물을 포함할 수 있다. 도 4b의 단면도에서는 수직 방향으로 적층된 세 개의 반응성 금속층(230)이 도시되어 있으나, 본 실시예가 이에 한정되는 것은 아니며, 반응성 금속층(230)의 개수는 복수인 것을 전제로 다양하게 변형될 수 있다. 복수의 반응성 금속층(230)의 두께는 실질적으로 동일할 수 있다. 그에 따라 복수의 반응성 금속층(230)과 산소 확산 저지층(250)의 접촉 면적은 실질적으로 동일할 수 있다. 수직 방향에서 인접한 반응성 금속층(230) 사이에는 절연층(235)이 개재되어 인접한 반응성 금속층(230)을 전기적으로 분리시킬 수 있다. 절연층(235)은 실리콘 산화물, 실리콘 질화물 또는 이들의 조합 등 다양한 절연 물질을 포함할 수 있다. 둘 이상의 반응성 금속층(230) 및 수직 방향에서 인접한 반응성 금속층(230)의 사이마다 개재되는 절연층(235)이 적층 구조물(ST)을 형성할 수 있다. The reactive metal layer 230 is a layer that can react with oxygen ions to form an insulating oxide, and may include, for example, metals such as Al, Ti, Ta, Mo, or nitrides of these metals. In the cross-sectional view of FIG. 4B, three reactive metal layers 230 stacked in a vertical direction are shown. However, this embodiment is not limited to this, and the number of reactive metal layers 230 may be variously modified provided that there is a plurality. . The thickness of the plurality of reactive metal layers 230 may be substantially the same. Accordingly, the contact areas of the plurality of reactive metal layers 230 and the oxygen diffusion blocking layer 250 may be substantially the same. An insulating layer 235 may be interposed between reactive metal layers 230 adjacent to each other in the vertical direction to electrically separate the adjacent reactive metal layers 230 from each other. The insulating layer 235 may include various insulating materials such as silicon oxide, silicon nitride, or a combination thereof. Two or more reactive metal layers 230 and an insulating layer 235 interposed between reactive metal layers 230 adjacent to each other in the vertical direction may form a stacked structure (ST).
적층 구조물(ST)은 제1 전극(210)과 제2 전극(240)의 사이에서 제2 전극(240) 각각과 대응하도록 형성될 수 있다. 예컨대, 도 4a의 평면도에서, 네 개의 적층 구조물(ST)이 형성될 수 있고, 네 개의 적층 구조물(ST)의 일 측면은 네 개의 제2 전극(240)과 각각 접할 수 있고, 네 개의 적층 구조물(ST)의 타 측면은 하나의 제1 전극(210)과 네 방향에서 대향할 수 있다. 네 개의 적층 구조물(ST)은 서로 분리될 수 있다. The laminated structure ST may be formed between the first electrode 210 and the second electrode 240 to correspond to each of the second electrodes 240 . For example, in the plan view of FIG. 4A, four stacked structures (ST) may be formed, one side of the four stacked structures (ST) may be in contact with the four second electrodes 240, respectively, and the four stacked structures (ST) may be formed. The other side of (ST) may face one first electrode 210 in four directions. The four stacked structures (ST) can be separated from each other.
복수의 제2 전극(240) 및 복수의 적층 구조물(ST)이 전기적으로 분리되게 위하여, 어느 하나의 제2 전극(240) 및 이와 대응하는 적층 구조물(ST)과, 이들과 인접한 다른 제2 전극(240) 및 이와 대응하는 적층 구조물(ST) 사이의 영역은 층간 절연층(270)으로 매립될 수 있다. 더 나아가, 제2 전극(240) 및 적층 구조물(ST)의 보다 확실한 분리를 위하여, 층간 절연층(270) 내에 슬릿(S)이 형성될 수도 있다. 이 슬릿(S)은 어느 하나의 제2 전극(240) 및 이와 대응하는 적층 구조물(ST)과, 이들과 인접한 다른 제2 전극(240) 및 이와 대응하는 적층 구조물(ST) 사이를 가로지르는 방향으로 형성될 수 있다. 예컨대, 네 개의 제2 전극(240) 및 적층 구조물(ST)이 제1 전극(210)으로부터 가로 및 세로 방향으로 연장하는 형상을 갖는 경우, 슬릿(S)은 제1 전극(210)으로부터 대각선 방향으로 연장하는 형상을 가질 수 있다. 슬릿(S) 내에는 절연 물질 등을 포함하는 매립층(280)이 형성될 수 있다. In order to electrically separate the plurality of second electrodes 240 and the plurality of stacked structures (ST), one second electrode 240 and the corresponding stacked structure (ST) and another second electrode adjacent thereto The area between 240 and the corresponding stacked structure ST may be filled with an interlayer insulating layer 270 . Furthermore, for more reliable separation of the second electrode 240 and the stacked structure ST, a slit S may be formed in the interlayer insulating layer 270. This slit (S) is located in a direction crossing between one of the second electrodes 240 and the corresponding laminated structure (ST) and the other second electrode 240 and the corresponding laminated structure (ST) adjacent thereto. can be formed. For example, when the four second electrodes 240 and the stacked structure ST have a shape extending in the horizontal and vertical directions from the first electrode 210, the slit S extends diagonally from the first electrode 210. It may have a shape extending to . A buried layer 280 containing an insulating material or the like may be formed within the slit S.
산소 보유층(220)은 산소를 포함하는 층으로서. 예컨대, Ti, Ni, Al, Nb, Hf, V 등과 같은 전이 금속의 산화물, PCMO, LCMO 등과 같은 페로브스카이트계 산화물 등 다양한 금속의 산화물을 포함할 수 있다. 도 4a의 평면도에서, 산소 보유층(220)이 제1 전극(210)의 측면을 둘러싸는 것으로 도시되어 있으나, 본 실시예가 이에 한정되는 것은 아니며, 산소 보유층(220)은 제1 전극(210)의 측면을 따라 실질적으로 수직 방향으로 연장하면서 적층 구조물(ST)과 제1 전극(210)의 사이에만 개재되면 족하다. 다시 말하면, 다른 실시예에서, 산소 보유층(220)은 적층 구조물(ST) 각각과 대향하면서 제1 전극(210)과 접하는 네 개의 조각으로 분리될 수도 있다. 산소 보유층(220)의 두께는 실질적으로 일정할 수 있다. 그러나, 공정에 따라, 산소 보유층(220)의 두께는 높이에 따라 가변될 수도 있다. The oxygen retaining layer 220 is a layer containing oxygen. For example, it may include oxides of various metals, such as oxides of transition metals such as Ti, Ni, Al, Nb, Hf, and V, and perovskite-based oxides such as PCMO and LCMO. In the plan view of FIG. 4A, the oxygen retaining layer 220 is shown surrounding the side of the first electrode 210, but the present embodiment is not limited thereto, and the oxygen retaining layer 220 is surrounded by the first electrode 210. ) It is sufficient that it extends in a substantially vertical direction along the side surface and is interposed only between the stacked structure ST and the first electrode 210. In other words, in another embodiment, the oxygen retaining layer 220 may be divided into four pieces that face each of the stacked structures ST and are in contact with the first electrode 210. The thickness of the oxygen retention layer 220 may be substantially constant. However, depending on the process, the thickness of the oxygen retaining layer 220 may vary depending on the height.
산소 확산 저지층(250)은 산소 보유층(220)으로부터 반응성 금속층(230)으로의 산소 이온 이동을 저지하는 역할을 수행할 수 있다. 산소 확산 저지층(250)은, 예컨대, 산화물, 질화물, 또는 이들의 조합 등 다양한 절연 물질 혹은 반도체 물질로 형성될 수 있다. 도 4a의 평면도에서, 산소 확산 저지층(250)이 산소 보유층(220)의 측면을 둘러싸는 것으로 도시되어 있으나, 본 실시예가 이에 한정되는 것은 아니며, 산소 확산 저지층(250)은 산소 보유층(220)의 측면을 따라 수직 방향으로 연장하면서 적층 구조물(ST)과 산소 보유층(220)의 사이에만 개재되면 족하다. 다시 말하면, 다른 실시예에서, 산소 확산 저지층(250)은 적층 구조물(ST) 각각과 대향하면서 산소 보유층(220)과 접하는 네 개의 조각으로 분리될 수도 있다.The oxygen diffusion blocking layer 250 may serve to prevent oxygen ions from moving from the oxygen retention layer 220 to the reactive metal layer 230. The oxygen diffusion blocking layer 250 may be formed of various insulating or semiconductor materials, such as oxide, nitride, or a combination thereof. In the top view of FIG. 4A, the oxygen diffusion-blocking layer 250 is shown surrounding the side of the oxygen-retaining layer 220, but the present embodiment is not limited thereto, and the oxygen-diffusion-blocking layer 250 is an oxygen-retaining layer. It is sufficient that it extends in the vertical direction along the side of 220 and is interposed only between the stacked structure ST and the oxygen retention layer 220. In other words, in another embodiment, the oxygen diffusion blocking layer 250 may be separated into four pieces that face each of the stacked structures ST and are in contact with the oxygen retention layer 220.
산소 확산 저지층(250)은 산소 이온의 이동을 완전히 차단하지 않는 것을 전제로 산소 이온의 이동을 방해함으로써, 산소 확산 저지층(250)과의 계면에서 반응성 금속층(230)에 생성되는 절연성 산화물층의 형성 속도를 감소시킬 수 있다. 산소 확산 저지층(250)은 산소 이온의 이동을 완전히 차단하지 않는 얇은 두께 예컨대, 10nm 미만이 두께를 가질 수 있다. The oxygen diffusion blocking layer 250 impedes the movement of oxygen ions on the premise that it does not completely block the movement of oxygen ions, and an insulating oxide layer is created in the reactive metal layer 230 at the interface with the oxygen diffusion blocking layer 250. can reduce the formation rate. The oxygen diffusion blocking layer 250 may have a thin thickness that does not completely block the movement of oxygen ions, for example, less than 10 nm.
특히, 본 실시예에서, 산소 확산 저지층(250)의 두께는 위에서 아래로 갈수록 증가할 수 있다. 그에 따라, 반응성 금속층(230)의 상하 위치에 따라, 반응성 금속층(230)과 산소 보유층(220) 사이의 산소 확산 저지층(250)의 두께는 상이할 수 있다. 다시 말하면, 반응성 금속층(230)의 상하 위치에 따라, 산소 확산 저지층(250)과의 계면에서 반응성 금속층(230)에 생성되는 절연성 산화물층의 생성 속도 및/또는 두께가 상이할 수 있다. 이 때문에, 시냅스의 선형성 및/또는 대칭성을 향상시킬 수 있는데, 이에 대해서는 이하의 도 5a 내지 도 5c를 참조하여 보다 상세히 설명하기로 한다. 산소 확산 저지층(250)의 가장 두꺼운 부분도 산소 이온의 이동을 완전히 차단하지 않는 얇은 두께를 가질 수 있다. In particular, in this embodiment, the thickness of the oxygen diffusion blocking layer 250 may increase from top to bottom. Accordingly, depending on the upper and lower positions of the reactive metal layer 230, the thickness of the oxygen diffusion blocking layer 250 between the reactive metal layer 230 and the oxygen retention layer 220 may be different. In other words, depending on the upper and lower positions of the reactive metal layer 230, the generation rate and/or thickness of the insulating oxide layer generated in the reactive metal layer 230 at the interface with the oxygen diffusion prevention layer 250 may be different. For this reason, the linearity and/or symmetry of the synapse can be improved, which will be described in more detail with reference to FIGS. 5A to 5C below. The thickest part of the oxygen diffusion blocking layer 250 may also have a thin thickness that does not completely block the movement of oxygen ions.
하나의 제1 전극(210), 이와 대향하는 하나의 제2 전극(240), 및 이들 사이에 개재되는 적층 구조물(ST), 산소 확산 저지층(250) 및 산소 보유층(220)이 하나의 시냅스(SN)를 형성할 수 있다. 그에 따라, 도 4a의 평면도에서는 네 개의 시냅스(SN)가 도시되어 있으며, 이들 시냅스(SN)는 서로 분리되어 독립적으로 동작할 수 있다. 그러나, 본 실시예가 이에 한정되는 것은 아니며, 시냅스(SN)의 개수는 다양하게 변형될 수 있다. One first electrode 210, one second electrode 240 opposing it, a laminated structure (ST) interposed between them, an oxygen diffusion blocking layer 250, and an oxygen retaining layer 220 form one A synapse (SN) can be formed. Accordingly, the plan view of FIG. 4A shows four synapses (SNs), and these synapses (SNs) can be separated from each other and operate independently. However, the present embodiment is not limited to this, and the number of synapses (SNs) may be varied in various ways.
위와 같은 시냅스(SN)의 동작 방법을 이하의 도 5a 내지 도 5c를 참조하여 예시적으로 설명하기로 한다.The operation method of the above synapse (SN) will be exemplarily explained with reference to FIGS. 5A to 5C below.
도 5a 내지 도 5c는 도 4a 및 도 4b의 시냅스의 리셋 동작을 설명하기 위한 단면도로서, 도 5a는 리셋 동작 초기를 나타내고, 도 5b는 리셋 동작 중기를 나타내고, 도 5c는 리셋 동작 말기를 나타낼 수 있다. 설명의 편의를 위하여, 하나의 시냅스(SN)만을 도시하였다. 시냅스(SN)가 동작을 시작하기 전, 즉, 최초 상태에서는, 도 4b에 도시한 바와 같이 산소 보유층(220)과 반응성 금속층(230) 사이에 절연성 산화물층이 형성되지 않은 상태이므로, 시냅스(SN)는 저저항 상태일 수 있다.Figures 5A to 5C are cross-sectional views for explaining the reset operation of the synapse of Figures 4A and 4B. Figure 5A shows the beginning of the reset operation, Figure 5B shows the middle stage of the reset operation, and Figure 5C shows the end of the reset operation. there is. For convenience of explanation, only one synapse (SN) is shown. Before the synapse (SN) starts operating, that is, in the initial state, as shown in FIG. 4B, the insulating oxide layer is not formed between the oxygen retention layer 220 and the reactive metal layer 230, so the synapse ( SN) may be in a low-resistance state.
저저항 상태의 시냅스(SN)에 제1 및 제2 전극(210, 240)을 통하여 리셋 전압 이상의 크기를 갖는 소정 극성의 전압 펄스가 인가되면, 산소 보유층(220) 내의 산소 이온이 산소 확산 저지층(250)을 거쳐 반응성 금속층(230) 쪽으로 이동할 수 있다. 그 결과, 산소 확산 저지층(250)과의 계면에서 반응성 금속층(230) 내에 절연성 산화물층이 형성됨으로써, 시냅스(SN)의 저항 상태가 고저항 상태로 변경되는 리셋 동작이 수행될 수 있다. 여기서, 제2 전극(240)에는 제1 전극(210)에 비하여 상대적으로 양의 전압이 인가될 수 있다. 예컨대, 제2 전극(240)에 리셋 전압 이상의 크기를 갖는 양전압이 인가되고, 제1 전극(210)에 그라운드 전압이 인가될 수 있다. 리셋 전압 펄스가 반복하여 인가되는 경우, 리셋 전압 펄스의 크기 및 폭은 실질적으로 일정할 수 있다. When a voltage pulse of a predetermined polarity having a magnitude greater than the reset voltage is applied to the synapse (SN) in a low-resistance state through the first and second electrodes 210 and 240, oxygen ions in the oxygen retention layer 220 prevent oxygen diffusion. It may move through layer 250 toward reactive metal layer 230. As a result, an insulating oxide layer is formed in the reactive metal layer 230 at the interface with the oxygen diffusion blocking layer 250, so that a reset operation in which the resistance state of the synapse SN is changed to a high resistance state can be performed. Here, a relatively positive voltage may be applied to the second electrode 240 compared to the first electrode 210. For example, a positive voltage having a magnitude greater than the reset voltage may be applied to the second electrode 240, and a ground voltage may be applied to the first electrode 210. When a reset voltage pulse is repeatedly applied, the size and width of the reset voltage pulse may be substantially constant.
이러한 리셋 동작에 있어서, 도 5a를 참조하면, 리셋 동작 초기에, 산소 확산 저지층(250)의 두께가 가장 작은 부분과 대응하는 반응성 금속층(230) 즉, 최상부에 위치하는 반응성 금속층(230) 내에 먼저 절연성 산화물층(260)이 얇은 두께로 형성되기 시작할 수 있다. 산소 확산 저지층(250)의 두께가 작아서 산소 이온과 반응성 금속층(230)의 반응이 가장 빨리 발생하기 때문이다.In this reset operation, referring to FIG. 5A, at the beginning of the reset operation, within the reactive metal layer 230 corresponding to the portion with the smallest thickness of the oxygen diffusion prevention layer 250, that is, within the reactive metal layer 230 located at the top. First, the insulating oxide layer 260 may begin to be formed to a thin thickness. This is because the thickness of the oxygen diffusion blocking layer 250 is small, so the reaction between oxygen ions and the reactive metal layer 230 occurs most quickly.
도 5b를 참조하면, 리셋 동작이 진행되면, 즉, 리셋 전압 펄스의 개수가 증가하면, 산소 확산 저지층(250)의 두께가 보다 두꺼운 부분과 대응하는 반응성 금속층(230) 즉, 중간부에 위치하는 반응성 금속층(230) 내에도 절연성 산화물층(260)이 얇은 두께로 형성되기 시작할 수 있다. 이때, 최상부의 반응성 금속층(230) 내에 형성된 절연성 산화물층(260)의 두께는 도 5a의 리셋 동작 초기에 비하여 더 증가할 수 있다. Referring to FIG. 5B, when the reset operation proceeds, that is, when the number of reset voltage pulses increases, the thickness of the oxygen diffusion blocking layer 250 is thicker and the corresponding reactive metal layer 230 is located in the middle portion. The insulating oxide layer 260 may begin to be formed to a thin thickness even within the reactive metal layer 230. At this time, the thickness of the insulating oxide layer 260 formed in the uppermost reactive metal layer 230 may further increase compared to the initial stage of the reset operation in FIG. 5A.
도 5c를 참조하면, 리셋 동작이 더 진행되면, 즉, 리셋 전압 펄스의 개수가 더 증가하면, 산소 확산 저지층(250)의 두께가 가장 큰 부분과 대응하는 반응성 금속층(230) 즉, 최하부에 위치하는 반응성 금속층(230) 내에까지 절연성 산화물층(260)이 얇은 두께로 형성되기 시작할 수 있다. 이때, 최상부 및 중간부의 반응성 금속층(230) 내에 형성된 절연성 산화물층(260)의 두께는 도 5b의 리셋 동작 중기에 비하여 더 증가할 수 있다. Referring to FIG. 5C, when the reset operation progresses further, that is, when the number of reset voltage pulses increases, the reactive metal layer 230 corresponding to the portion with the greatest thickness of the oxygen diffusion blocking layer 250, that is, at the bottom. The insulating oxide layer 260 may begin to be formed to a thin thickness within the reactive metal layer 230 located therein. At this time, the thickness of the insulating oxide layer 260 formed in the uppermost and middle reactive metal layer 230 may further increase compared to the middle stage of the reset operation in FIG. 5B.
이와 같은 리셋 동작시, 기본적으로 산소 확산 저지층(250)에 의해 절연성 산화물층(260)의 생성 속도가 감소하기 때문에, 리셋 동작 속도가 전반적으로 감소하여 리셋 동작 초기시 급격한 저항 변화를 방지할 수 있다. 특히, 리셋 동작이 진행될수록 시냅스(SN) 내에 생성되는 절연성 산화물층(260)의 크기 및/또는 부피가 증가하기 때문에, 리셋 동작 초기에는 저항 증가 속도가 작고 리셋 동작이 진행될수록 저항 증가 속도가 클 수 있다. 따라서, 비교예에서와 같이, 리셋 동작 초기에 급격한 저항 증가가 발생하고, 셋 동작에 비하여 리셋 동작이 진행되면서 저항 변화율이 더 큰 현상이 보상될 수 있다. 다시 말하면 시냅스(SN)의 선형성 및 대칭성이 확보될 수 있다. During such a reset operation, the production rate of the insulating oxide layer 260 is basically reduced by the oxygen diffusion blocking layer 250, so the reset operation speed is overall reduced, thereby preventing a sudden change in resistance at the beginning of the reset operation. there is. In particular, as the reset operation progresses, the size and/or volume of the insulating oxide layer 260 created within the synapse (SN) increases, so the rate of resistance increase is small at the beginning of the reset operation, and the rate of resistance increase increases as the reset operation progresses. You can. Therefore, as in the comparative example, a rapid increase in resistance occurs at the beginning of the reset operation, and the phenomenon in which the resistance change rate is greater as the reset operation progresses compared to the set operation can be compensated for. In other words, the linearity and symmetry of the synapse (SN) can be secured.
한편, 전술한 바와 같이, 도 4a 및 도 4b의 뉴로모픽 장치에 있어서, 하나의 제1 전극(210)에 대한 제2 전극(240) 및 적층 구조물(ST)의 개수, 즉, 시냅스(SN)의 개수는, 다양하게 변형될 수 있다. 이에 대해서는, 도 6을 참조하여 예시적으로 설명하기로 한다.Meanwhile, as described above, in the neuromorphic device of FIGS. 4A and 4B, the number of second electrodes 240 and stacked structures (ST) for one first electrode 210, that is, the number of synapses (SN) ) can be modified in various ways. This will be exemplarily explained with reference to FIG. 6 .
도 6은 본 발명의 다른 일 실시예에 따른 뉴로모픽 장치를 나타내는 평면도이다. 도 6의 A-A' 선에 따른 단면도는 도 4b와 실질적으로 동일할 수 있으므로, 그 도시는 생략하기로 한다. 또한, 전술한 실시예와의 차이를 중심으로 설명하기로 한다.Figure 6 is a plan view showing a neuromorphic device according to another embodiment of the present invention. Since the cross-sectional view taken along line A-A' of FIG. 6 may be substantially the same as that of FIG. 4B, its illustration will be omitted. Additionally, the description will focus on differences from the above-described embodiment.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 뉴로모픽 장치에 있어서, 하나의 제1 전극(210)에 대하여 2개의 제2 전극(240') 및 2개의 적층 구조물(ST')이 대향할 수 있다. 즉, 하나의 제1 전극(210)을 공유하는 2개의 시냅스(SN)가 형성될 수 있다. 이러한 점에서, 도 4a의 뉴로모픽 장치가 하나의 제1 전극(210) 및 이와 대향하는 4개의 제2 전극(240) 및 4개의 적층 구조물(ST)을 포함함으로써 4개의 시냅스(SN)를 포함하는 것과 상이할 수 있다. 본 실시예에서, 어느 하나의 제2 전극(240') 및 이와 대응하는 적층 구조물(ST')과, 이들과 반대편에 위치하는 다른 제2 전극(240') 및 이와 대응하는 적층 구조물(ST') 사이의 영역은 층간 절연층(270')으로 매립될 수 있다. 더 나아가, 제2 전극(240') 및 적층 구조물(ST')의 보다 확실한 분리를 위하여, 층간 절연층(270') 내에 슬릿(S')이 형성될 수도 있다. 이 슬릿(S')은 어느 하나의 제2 전극(240') 및 이와 대응하는 적층 구조물(ST')과, 이들과 반대편에 위치하는 다른 제2 전극(240') 및 이와 대응하는 적층 구조물(ST') 사이를 가로지르는 방향으로 형성될 수 있다. 예컨대, 두 개의 제2 전극(240') 및 적층 구조물(ST')이 제1 전극(210)으로부터 가로 방향으로 연장하는 형상을 갖는 경우, 슬릿(S')은 제1 전극(210)으로부터 세로 방향으로 연장하는 형상을 가질 수 있다. 이러한 슬릿(S') 내에는 절연 물질 등을 포함하는 매립층(280')이 형성될 수 있다.Referring to FIG. 6, in a neuromorphic device according to another embodiment of the present invention, two second electrodes 240' and two stacked structures (ST') are provided for one first electrode 210. You can face it. That is, two synapses (SNs) sharing one first electrode 210 may be formed. In this regard, the neuromorphic device of FIG. 4A includes one first electrode 210, four second electrodes 240 opposing it, and four stacked structures (ST), thereby forming four synapses (SN). It may be different from what is included. In this embodiment, one second electrode 240' and the corresponding stacked structure ST', and another second electrode 240' located opposite to them and the corresponding stacked structure ST' ) may be filled with an interlayer insulating layer 270'. Furthermore, for more reliable separation of the second electrode 240' and the stacked structure ST', a slit S' may be formed in the interlayer insulating layer 270'. This slit (S') includes one second electrode 240' and a corresponding laminated structure (ST'), and another second electrode 240' located opposite to them and a laminated structure corresponding thereto ( ST') can be formed in a direction crossing the space. For example, when the two second electrodes 240' and the stacked structure ST' have a shape extending horizontally from the first electrode 210, the slit S' extends vertically from the first electrode 210. It may have a shape extending in one direction. A buried layer 280' containing an insulating material or the like may be formed within the slit S'.
그러나, 위에서 설명한 것 외에도, 제1 전극(210)과 대항하는 제2 전극 및 제2 적층 구조물의 개수와, 그 평면 형상이 다양하게 변형될 수 있음은 물론이다.However, of course, in addition to what is described above, the number and planar shape of the second electrode and the second stacked structure opposing the first electrode 210 can be varied in various ways.
도 7a 내지 도 10b는 도 4a 및 도 4b의 뉴로모픽 장치의 제조 방법의 일례를 설명하기 위한 도면으로서, 각 a도는 평면도를 나타내고, 각 b도는 각 a도의 A-A' 선에 따른 단면도를 나타낸다.FIGS. 7A to 10B are diagrams for explaining an example of a method of manufacturing the neuromorphic device of FIGS. 4A and 4B, where each figure A represents a top view, and each figure B represents a cross-sectional view taken along line A-A' of each figure A.
도 7a 및 도 7b를 참조하면, 기판(200) 상에 복수의 반응성 금속 물질(231) 및 복수의 절연 물질(236)를 교대로 적층하여 초기 적층 구조물(STa)을 형성할 수 있다. Referring to FIGS. 7A and 7B , the initial stacked structure STa may be formed by alternately stacking a plurality of reactive metal materials 231 and a plurality of insulating materials 236 on the substrate 200.
이어서, 초기 적층 구조물(STa)을 선택적으로 식각하여 초기 적층 구조물(STa)을 관통하는 제1 홀(H1)을 형성한 후, 제1 홀(H1)을 도전 물질로 매립함으로써, 기둥 형상의 제2 전극 물질(242)을 형성할 수 있다. 제2 전극 물질(242)의 측면은 복수의 반응성 금속 물질(231) 전부와 접촉할 수 있고, 제2 전극 물질(242)의 개수 및 위치는, 후술하는 제2 전극의 개수 및 위치를 고려하여 조절될 수 있다. Subsequently, the initial stacked structure STa is selectively etched to form a first hole H1 penetrating the initial stacked structure STa, and then the first hole H1 is filled with a conductive material to form a pillar-shaped first hole H1. Two electrode materials 242 can be formed. The side surface of the second electrode material 242 may be in contact with all of the plurality of reactive metal materials 231, and the number and position of the second electrode material 242 are determined by considering the number and position of the second electrode, which will be described later. It can be adjusted.
도 8a 및 도 8b를 참조하면, 초기 적층 구조물(STa) 및 제2 전극 물질(242)을 선택적으로 식각하여 평면상 십자 형상과 유사한 형상을 갖도록 패터닝할 수 있다. 그 결과, 중심부 및 이 중심부로부터 네 방향으로 뻗어나가는 가지부를 갖는 적층 구조물(ST)과, 이 적층 구조물(ST)의 네 개의 가지부 각각과 접속하는 제2 전극(240)이 형성될 수 있다. 적층 구조물(ST)은 반응성 금속층(230) 및 절연층(235)의 교대 적층 구조를 포함할 수 있다. 그러나, 이는, 도 4a 및 도 4b의 뉴로모픽 장치를 형성하기 위한 것으로서, 초기 적층 구조물(STa) 및 제2 전극 물질(242)의 패터닝은 다양하게 변형될 수 있다. 예컨대, 도 6의 뉴로모픽 장치를 형성하기 위해서는, 초기 적층 구조물(STa) 및 이를 관통하는 두 개의 제2 전극 물질이 형성되고, 이 초기 적층 구조물(STa) 및 제2 전극 물질은 직선 형상을 갖도록 패터닝될 수 있다. 또는, 하나의 제1 전극과 대향하는 적층 구조물 및 제2 전극의 개수가 네 개가 아니라, 셋 또는 다섯 이상인 경우, 초기 적층 구조물(STa) 및 제2 전극 물질은 중심부 및 이 중심부로부터 여러 방향으로 뻗어나가는 셋 또는 다섯 이상의 가지부를 갖도록 패터닝될 수 있다.Referring to FIGS. 8A and 8B , the initial stacked structure (STa) and the second electrode material 242 may be selectively etched and patterned to have a shape similar to a cross shape on a plane. As a result, a laminated structure ST having a center and branches extending in four directions from the center, and a second electrode 240 connected to each of the four branches of the laminated structure ST can be formed. The stacked structure ST may include an alternating stacked structure of a reactive metal layer 230 and an insulating layer 235 . However, since this is for forming the neuromorphic device of FIGS. 4A and 4B, the patterning of the initial stacked structure (STa) and the second electrode material 242 may be modified in various ways. For example, to form the neuromorphic device of FIG. 6, an initial stacked structure (STa) and two second electrode materials penetrating it are formed, and the initial stacked structure (STa) and the second electrode material have a straight shape. It can be patterned to have. Alternatively, when the number of the stacked structure and the second electrode facing one first electrode is not four, but three or five or more, the initial stacked structure (STa) and the second electrode material extend in several directions from the center and the center. It can be patterned to have three or five or more slender branches.
이어서, 기판(200) 상에 적층 구조물(ST) 및 제2 전극(240)을 덮는 절연 물질을 증착한 후, 적층 구조물(ST)의 상면이 노출될 때까지 평탄확 공정 예컨대, CMP(Chemical Mechanical Polishing) 공정 등을 수행함으로써 적층 구조물(ST) 및 제2 전극(240) 사이의 공간을 매립하는 층간 절연층(270)을 형성할 수 있다. Subsequently, after depositing an insulating material covering the stacked structure (ST) and the second electrode 240 on the substrate 200, a flattening process, such as CMP (Chemical Mechanical Processing), is performed until the upper surface of the stacked structure (ST) is exposed. By performing a polishing process, etc., the interlayer insulating layer 270 that fills the space between the stacked structure (ST) and the second electrode 240 can be formed.
도 9a 및 도 9b를 참조하면, 적층 구조물(ST)을 선택적으로 식각하여 적층 구조물(ST)의 중심부와 중첩하면서 적층 구조물(ST)을 관통하는 제2 홀(H2)을 형성할 수 있다. 제2 홀(H2)은 후술하는 산소 보유층, 산소 확산 저지층 및 제1 전극 형성을 위한 공간을 제공할 수 있다.Referring to FIGS. 9A and 9B , the stacked structure ST may be selectively etched to form a second hole H2 that overlaps the center of the stacked structure ST and penetrates the stacked structure ST. The second hole H2 may provide a space for forming an oxygen holding layer, an oxygen diffusion blocking layer, and a first electrode, which will be described later.
여기서, 도 9a의 평면도에서와 같이, 제2 홀(H2)이 적층 구조물(ST)의 중심부보다 큰 폭을 갖는 경우, 적층 구조물(ST)의 네 개의 가지부는 제2 홀(H2)에 의하여 서로 완전히 분리될 수 있다. 이러한 경우, 슬릿(S)을 형성하는 공정이 생략될 수도 있다. 다만, 설명의 편의상, 도 9a의 평면도에서는, 제2 홀(H2)과 함께 슬릿(S)이 형성되는 경우를 도시하였다. 슬릿(S)은 층간 절연층(270)의 선택적 식각에 의하여 층간 절연층(270)을 관통하도록 형성될 수 있다. 슬릿(ST)은 적층 구조물(ST)의 네 개의 가지부 사이를 가로지르는 방향을 가질 수 있다. 슬릿(S) 형성 공정은, 제2 홀(H2) 형성 공정과 동일한 마스크 및 식각 공정을 이용하여 동시에 수행될 수 있다. Here, as in the plan view of FIG. 9A, when the second hole H2 has a width larger than the center of the stacked structure ST, the four branches of the stacked structure ST are connected to each other by the second hole H2. can be completely separated. In this case, the process of forming the slit S may be omitted. However, for convenience of explanation, the plan view of FIG. 9A shows a case in which the slit S is formed together with the second hole H2. The slit S may be formed to penetrate the interlayer insulating layer 270 by selectively etching the interlayer insulating layer 270. The slit (ST) may have a direction crossing between the four branches of the laminated structure (ST). The slit S forming process may be performed simultaneously using the same mask and etching process as the second hole H2 forming process.
한편, 참고적으로, 도 9c의 평면도에서와 같이, 제2 홀(H2)이 적층 구조물(ST)의 중심부보다 작은 폭을 갖는 경우, 적층 구조물(ST)의 네 개의 가지부가 완전히 분리되지 않을 수도 있다. 이러한 경우, 적층 구조물(ST)의 네 개의 가지부를 분리하기 위하여 슬릿(S)을 형성하는 공정이 요구될 수 있다. 슬릿(S)은 층간 절연층(270) 및 적층 구조물(ST)의 선택적 식각에 의하여 층간 절연층(270) 및 적층 구조물(ST)을 관통하도록 형성될 수 있다. Meanwhile, for reference, as shown in the plan view of FIG. 9C, when the second hole H2 has a width smaller than the center of the stacked structure ST, the four branches of the stacked structure ST may not be completely separated. there is. In this case, a process of forming a slit (S) may be required to separate the four branches of the laminated structure (ST). The slit S may be formed to penetrate the interlayer insulating layer 270 and the stacked structure ST by selectively etching the interlayer insulating layer 270 and the stacked structure ST.
도 10a 및 도 10b를 참조하면, 제2 홀(H2)의 측벽 상에 산소 확산 저지층(250)을 형성하되, 공정 조건을 조절하여 위에서 아래로 갈수록 두께가 증가하는 형상의 산소 확산 저지층(250)을 형성할 수 있다.Referring to FIGS. 10A and 10B, an oxygen diffusion prevention layer 250 is formed on the sidewall of the second hole H2, and the oxygen diffusion prevention layer 250 is formed in a shape whose thickness increases from top to bottom by adjusting the process conditions ( 250) can be formed.
일례로서, 산소 확산 저지층(250)은, 제2 홀(H2)을 매립하는 산소 확산 저지 물질을 증착한 후, 산소 확산 저지 물질의 중앙을 노출시키는 마스크를 이용하여 산소 확산 저지 물질을 건식 식각하는 방식으로 형성될 수 있다. 건식 식각의 특성상, 식각이 진행될수록 식각 대상의 측벽에 쌓이는 폴리머(polymer)로 인하여 산소 확산 저지층(250)의 두께는 위에서 아래로 갈수록 증가할 수 있다. As an example, the oxygen diffusion blocking layer 250 is formed by depositing an oxygen diffusion blocking material that fills the second hole H2, and then dry etching the oxygen diffusion blocking material using a mask that exposes the center of the oxygen diffusion blocking material. It can be formed in this way. Due to the nature of dry etching, as etching progresses, the thickness of the oxygen diffusion blocking layer 250 may increase from top to bottom due to polymer accumulating on the sidewall of the etching object.
또는, 다른 일례로서, 산소 확산 저지층(250)은 제2 홀(H2)이 형성된 결과물의 전면을 따라 제2 홀(H2)을 완전히 매립하지 않는 두께로 산소 확산 저지 물질을 증착한 후, 이를 전면 식각하는 방식으로 형성될 수도 있다. 전면 식각의 특성상 식각 대상 중 상대적으로 위에 위치하는 부분의 식각량이 크기 때문에, 산소 확산 저지층(250)의 두께는 위에서 아래로 갈수록 증가할 수 있다. Or, as another example, the oxygen diffusion blocking layer 250 is formed by depositing an oxygen diffusion blocking material along the entire surface of the resulting product in which the second hole H2 is formed to a thickness that does not completely fill the second hole H2, and then depositing the oxygen diffusion blocking material to a thickness that does not completely fill the second hole H2. It can also be formed by etching the entire surface. Due to the nature of the entire etching, the etching amount of the portion located above the etching object is relatively large, so the thickness of the oxygen diffusion blocking layer 250 may increase from top to bottom.
한편, 이러한 산소 확산 저지 물질의 증착 과정에서, 좁은 폭을 갖는 슬릿(S)이 산소 확산 저지 물질로 매립될 수 있다. 슬릿(S)의 좁은 폭 때문에 후속 산소 확산 저지 물질의 식각 과정에서도 슬릿(S) 내의 산소 확산 저지 물질은 제거되지 않을 수 있다. 결과적으로, 슬릿(S) 내에는 산소 확산 저지 물질과 실질적으로 동일한 물질을 포함하는 매립층(280)이 형성될 수 있다. 설사, 슬릿(S)이 산소 확산 저지 물질로 완전히 매립되지 못하더라도 후술하는 산소 보유층(220) 형성 공정시 슬릿(S)의 나머지 공간은 산소 보유 물질로 매립될 수도 있다. 이 경우, 매립층(280)은 산소 확산 저지 물질 및 산소 보유 물질과 실질적으로 동일한 물질을 포함할 수 있다. Meanwhile, in the process of depositing the oxygen diffusion blocking material, the slit S having a narrow width may be filled with the oxygen diffusion blocking material. Because of the narrow width of the slit (S), the oxygen diffusion blocking material in the slit (S) may not be removed even during the subsequent etching process of the oxygen diffusion blocking material. As a result, a buried layer 280 containing a material substantially the same as the oxygen diffusion blocking material may be formed within the slit S. Even if the slit (S) is not completely filled with an oxygen diffusion blocking material, the remaining space of the slit (S) may be filled with an oxygen retaining material during the process of forming the oxygen retaining layer 220, which will be described later. In this case, the buried layer 280 may include a material that is substantially the same as the oxygen diffusion blocking material and the oxygen retaining material.
이어서, 도 4a 및 도 4b를 다시 참조하면, 제2 홀(H2) 내에 산소 확산 저지층(250)의 측벽을 따라 산소 보유층(220)을 형성할 수 있다. 산소 보유층(220)은 산소 확산 저지층(250)이 형성된 결과물의 전면을 따라 산소 보유 물질을 증착한 후, 이를 전면 식각하는 방식으로 형성될 수 있다.Next, referring again to FIGS. 4A and 4B, the oxygen retention layer 220 may be formed along the sidewall of the oxygen diffusion blocking layer 250 in the second hole H2. The oxygen retention layer 220 may be formed by depositing an oxygen retention material along the entire surface of the resulting product where the oxygen diffusion blocking layer 250 is formed, and then etching the entire surface.
이어서, 산소 확산 저지층(250) 및 산소 보유층(220)이 형성된 제2 홀(H2)의 나머지 공간을 매립하는 제1 전극(210)을 형성할 수 있다. 제1 전극(210)은 산소 확산 저지층(250) 및 산소 보유층(220)이 형성된 제2 홀(H2)을 충분히 매립하는 두께의 도전 물질을 증착한 후, 적층 구조물(ST)의 상면이 드러날 때까지 평탄화 공정을 수행하는 방식에 의할 수 있다.Subsequently, the first electrode 210 may be formed to fill the remaining space of the second hole H2 in which the oxygen diffusion blocking layer 250 and the oxygen retention layer 220 are formed. After depositing a conductive material with a thickness that sufficiently fills the second hole H2 in which the oxygen diffusion blocking layer 250 and the oxygen retaining layer 220 are formed, the first electrode 210 is formed on the upper surface of the stacked structure ST. This may be done by performing a flattening process until it is revealed.
이로써, 도 4a 및 도 4b의 뉴로모픽 장치가 제조될 수 있다. 그러나, 이 제조 방법이 다양하게 변형될 수 있음은 물론이다.As a result, the neuromorphic device of FIGS. 4A and 4B can be manufactured. However, it goes without saying that this manufacturing method can be modified in various ways.
한편, 도 4a 및 도 4b의 뉴로모픽 장치는, 반응성 금속층(230)과 산소 보유층(220) 사이의 산소 확산 저지층(250)의 두께가 높낮이에 따라 가변되기만 한다면, 다양한 단면 형상을 가질 수 있다. 이에 대해서는, 도 11 및 도 12를 참조하여 예시적으로 설명하기로 한다.Meanwhile, the neuromorphic device of FIGS. 4A and 4B can have various cross-sectional shapes as long as the thickness of the oxygen diffusion blocking layer 250 between the reactive metal layer 230 and the oxygen retention layer 220 is varied depending on the height. You can. This will be exemplarily explained with reference to FIGS. 11 and 12.
도 11은 본 발명의 다른 일 실시예에 따른 뉴로모픽 장치를 나타내는 단면도이다.Figure 11 is a cross-sectional view showing a neuromorphic device according to another embodiment of the present invention.
도 11을 참조하면, 본 발명의 다른 실시예에 따른 뉴로모픽 장치는, 기판(300), 기판(300) 상에서 수직 방향으로 연장하고 서로 이격하여 배치되는 제1 전극(310) 및 제2 전극(340), 제1 전극(310)과 제2 전극(340)의 사이에 위치하고 복수의 반응성 금속층(330) 및 복수의 절연층(335)이 교대로 적층된 적층 구조물(ST), 적층 구조물(ST)과 제1 전극(310)의 사이에 위치하고 제1 전극(310)을 따라 수직 방향으로 연장하는 산소 보유층(320), 및 적층 구조물(ST)과 산소 보유층(320) 사이에 위치하고 수직 방향으로 연장하는 산소 확산 저지층(350)을 포함할 수 있다. Referring to FIG. 11, a neuromorphic device according to another embodiment of the present invention includes a substrate 300, a first electrode 310 and a second electrode extending in the vertical direction on the substrate 300 and arranged to be spaced apart from each other. (340), a stacked structure (ST) located between the first electrode 310 and the second electrode 340 and in which a plurality of reactive metal layers 330 and a plurality of insulating layers 335 are alternately stacked, a stacked structure ( an oxygen retention layer 320 located between the ST) and the first electrode 310 and extending vertically along the first electrode 310, and an oxygen retention layer 320 located between the stacked structure ST and the oxygen retention layer 320 and extending vertically along the first electrode 310. It may include an oxygen diffusion blocking layer 350 extending in this direction.
여기서, 산소 확산 저지층(350)은, 도 4a 및 도 4b의 실시예와 달리, 위에서 아래로 갈수록 그 두께가 감소할 수 있다. 산소 확산 저지층(350), 산소 보유층(320) 및 제1 전극(310)은 실질적으로 수직 측벽을 갖는 홀 내에 형성되기 때문에, 이러한 산소 확산 저지층(350)의 형상에 따라 제1 전극(310)은 위에서 아래로 갈수록 폭이 증가하는 형상을 가질 수 있다. 산소 보유층(320)은 높낮이에 관계없이 실질적으로 일정한 두께를 가질 수 있다. Here, the oxygen diffusion blocking layer 350, unlike the embodiment of FIGS. 4A and 4B, may decrease in thickness from top to bottom. Since the oxygen diffusion blocking layer 350, the oxygen holding layer 320, and the first electrode 310 are formed in a hole having a substantially vertical sidewall, the first electrode ( 310) may have a shape where the width increases from top to bottom. The oxygen retention layer 320 may have a substantially constant thickness regardless of height.
도 12는 본 발명의 다른 일 실시예에 따른 뉴로모픽 장치를 나타내는 단면도이다.Figure 12 is a cross-sectional view showing a neuromorphic device according to another embodiment of the present invention.
도 12를 참조하면, 본 발명의 다른 실시예에 따른 뉴로모픽 장치는, 기판(400), 기판(400) 상에서 수직 방향으로 연장하고 서로 이격하여 배치되는 제1 전극(410) 및 제2 전극(440), 제1 전극(410)과 제2 전극(440)의 사이에 위치하고 복수의 반응성 금속층(430) 및 복수의 절연층(435)이 교대로 적층된 적층 구조물(ST), 적층 구조물(ST)과 제1 전극(410)의 사이에 위치하고 제1 전극(410)을 따라 수직 방향으로 연장하는 산소 보유층(420), 및 적층 구조물(ST)과 산소 보유층(420) 사이에 위치하고 수직 방향으로 연장하는 산소 확산 저지층(450)을 포함할 수 있다. Referring to FIG. 12, a neuromorphic device according to another embodiment of the present invention includes a substrate 400, a first electrode 410 and a second electrode extending in the vertical direction on the substrate 400 and arranged to be spaced apart from each other. (440), a stacked structure (ST) located between the first electrode 410 and the second electrode 440 and in which a plurality of reactive metal layers 430 and a plurality of insulating layers 435 are alternately stacked, a stacked structure ( an oxygen retention layer 420 located between the ST) and the first electrode 410 and extending vertically along the first electrode 410, and an oxygen retention layer 420 located between the stacked structure ST and the oxygen retention layer 420 and extending vertically along the first electrode 410. It may include an oxygen diffusion blocking layer 450 extending in this direction.
여기서, 산소 확산 저지층(450), 산소 보유층(420) 및 제1 전극(410)이 형성되는 홀은, 도 4a 및 도 4b의 실시예와 달리, 위에서 아래로 갈수록 감소하는 폭 및 경사진 측벽을 가질 수 있다. 산소 확산 저지층(450)의 일 측벽은 이 홀의 경사진 측벽과 접하고, 타 측벽은 실질적으로 수직일 수 있다. 그에 따라, 산소 확산 저지층(250)은 위에서 아래로 갈수록 그 두께가 감소할 수 있다. 제1 전극(410) 및 산소 보유층(420)은 높낮이에 관계없이 실질적으로 일정한 폭 및/또는 두께를 가질 수 있다. Here, the hole in which the oxygen diffusion blocking layer 450, the oxygen retention layer 420, and the first electrode 410 are formed has a width that decreases from top to bottom and an inclination, unlike the embodiment of FIGS. 4A and 4B. May have side walls. One side wall of the oxygen diffusion blocking layer 450 may be in contact with the inclined side wall of the hole, and the other side wall may be substantially vertical. Accordingly, the thickness of the oxygen diffusion blocking layer 250 may decrease from top to bottom. The first electrode 410 and the oxygen retaining layer 420 may have a substantially constant width and/or thickness regardless of height.
요약하자면, 산소 확산 저지층(450)의 두께는 높낮이에 따라 가변될 수 있다. 반면, 제1 전극(410) 및 산소 보유층(420)의 폭 및/또는 두께는 높낮이에 따라 가변될 수도 있고, 가변되지 않을 수도 있다.In summary, the thickness of the oxygen diffusion blocking layer 450 may vary depending on the height. On the other hand, the width and/or thickness of the first electrode 410 and the oxygen retention layer 420 may or may not be variable depending on the height.
한편, 위 실시예들에서는 산소 확산 저지층을 존재하게 함으로써 리셋 동작 속도를 전반적으로 감소시켜 셋 동작시와의 대칭성이 확보될 수 있음이 설명되었다. 나아가, 위 실시예들에서는, 반응성 금속층과 산소 보유층 사이에서의 산소 확산 저지층의 두께에 따른 절연성 산화물층의 순차적인 생성 및/또는 두께 변화 등으로 시냅스의 저항이 보다 점진적으로 가변될 수 있고, 그에 따라, 시냅스의 선형성이 확보될 수 있음이 설명되었다. Meanwhile, in the above embodiments, it was explained that by providing an oxygen diffusion blocking layer, the overall speed of the reset operation can be reduced and symmetry with the set operation can be secured. Furthermore, in the above embodiments, the resistance of the synapse may be more gradually varied due to the sequential creation and/or thickness change of the insulating oxide layer depending on the thickness of the oxygen diffusion-blocking layer between the reactive metal layer and the oxygen retention layer. , It was explained that, accordingly, the linearity of the synapse can be secured.
이에 더하여, 반응성 금속층과 산소 보유층의 접촉 면적 및/또는 대향 면적에 따라서도 반응성 금속층과 산소 보유층 사이의 절연성 산화물층의 생성 및/또는 소멸 속도가 가변될 수 있다. 이를 이용하면 시냅스의 선형성 및 대칭성을 더 확보할 수 있다. 이에 대해서는, 도 13 및 도 14를 참조하여 보다 상세히 예시적으로 설명하기로 한다.In addition, the rate of creation and/or disappearance of the insulating oxide layer between the reactive metal layer and the oxygen retaining layer may vary depending on the contact area and/or opposing area of the reactive metal layer and the oxygen retaining layer. Using this, the linearity and symmetry of the synapse can be further secured. This will be exemplarily explained in more detail with reference to FIGS. 13 and 14 .
도 13은 반응성 금속층과 산소 보유층의 접촉 면적 및/또는 대향 면적에 따른 전류 변화를 나타내는 그래프이다. Figure 13 is a graph showing the change in current depending on the contact area and/or opposing area of the reactive metal layer and the oxygen retaining layer.
도 13을 참조하면, 반응성 금속층과 산소 보유층의 접촉 면적 및/또는 대향 면적이 증가할수록 셋 전류 및 리셋 전류가 증가함을 알 수 있다. 다시 말하면, 셋 동작시 반응성 금속층과 산소 보유층의 접촉 면적 및/또는 대향 면적이 증가할수록 절연성 산화물층의 소멸 속도가 증가함을 알 수 있고, 리셋 동작시 반응성 금속층과 산소 보유층의 접촉 면적 및/또는 대향 면적이 증가할수록 절연성 산화물층의 생성 속도가 감소함을 알 수 있다. Referring to FIG. 13, it can be seen that as the contact area and/or opposing area between the reactive metal layer and the oxygen retaining layer increases, the set current and reset current increase. In other words, it can be seen that the disappearance rate of the insulating oxide layer increases as the contact area and/or opposing area between the reactive metal layer and the oxygen retaining layer increases during the set operation, and the contact area and/or opposing area between the reactive metal layer and the oxygen retaining layer during the reset operation increases. /Or, it can be seen that as the opposing area increases, the production rate of the insulating oxide layer decreases.
도 14는 본 발명의 다른 일 실시예에 따른 뉴로모픽 장치를 나타내는 단면도이다.Figure 14 is a cross-sectional view showing a neuromorphic device according to another embodiment of the present invention.
도 14는 본 발명의 다른 일 실시예에 따른 뉴로모픽 장치를 나타내는 단면도이다.Figure 14 is a cross-sectional view showing a neuromorphic device according to another embodiment of the present invention.
도 14를 참조하면, 본 발명의 다른 실시예에 따른 뉴로모픽 장치는, 기판(600), 기판(600) 상에서 수직 방향으로 연장하고 서로 이격하여 배치되는 제1 전극(610) 및 제2 전극(640), 제1 전극(610)과 제2 전극(640)의 사이에 위치하고 복수의 반응성 금속층(630) 및 복수의 절연층(635)이 교대로 적층된 적층 구조물(ST), 적층 구조물(ST)과 제1 전극(610)의 사이에 위치하고 제1 전극(610)을 따라 수직 방향으로 연장하는 산소 보유층(620), 및 적층 구조물(ST)과 산소 보유층(620) 사이에 위치하고 수직 방향으로 연장하는 산소 확산 저지층(650)을 포함할 수 있다. Referring to FIG. 14, a neuromorphic device according to another embodiment of the present invention includes a substrate 600, a first electrode 610 and a second electrode extending in the vertical direction on the substrate 600 and arranged to be spaced apart from each other. (640), a stacked structure (ST) located between the first electrode 610 and the second electrode 640 and in which a plurality of reactive metal layers 630 and a plurality of insulating layers 635 are alternately stacked, a stacked structure ( an oxygen retention layer 620 located between ST) and the first electrode 610 and extending vertically along the first electrode 610, and an oxygen retention layer 620 located between the stacked structure ST and the oxygen retention layer 620 and extending vertically along the first electrode 610. It may include an oxygen diffusion blocking layer 650 extending in this direction.
여기서, 산소 확산 저지층(650)의 두께는 반응성 금속층(630)의 상하 위치에 따라 상이할 수 있다. 일례로서, 산소 확산 저지층(650)의 두께는 위에서 아래로 갈수록 감소할 수 있다. 이러한 경우, 리셋 동작이 진행되면서, 최하부에 위치하는 반응성 금속층(630) 내에서부터 절연성 산화물층이 생성되어 그 두께가 증가하고, 최상부에 위치하는 반응성 금속층(630) 내의 절연성 산화물층이 가장 늦게 생성되고 그 두께도 가장 얇을 수 있다. 전술한 바와 같이, 산소 확산 저지층(650)의 두께가 두꺼울수록 절연성 산화물층의 생성 속도가 늦기 때문이다.Here, the thickness of the oxygen diffusion blocking layer 650 may vary depending on the upper and lower positions of the reactive metal layer 630. As an example, the thickness of the oxygen diffusion blocking layer 650 may decrease from top to bottom. In this case, as the reset operation progresses, an insulating oxide layer is created from within the reactive metal layer 630 located at the bottom and its thickness increases, and the insulating oxide layer within the reactive metal layer 630 located at the top is generated last. The thickness may also be the thinnest. As described above, the thicker the oxygen diffusion blocking layer 650 is, the slower the insulating oxide layer is created.
나아가, 반응성 금속층(630)의 두께도 반응성 금속층(630)의 상하 위치에 따라 상이할 수 있고, 그에 따라, 반응성 금속층(630)과 산소 보유층(620)의 대향 면적이 상이할 수 있다. 특히, 반응성 금속층(630)의 두께는 산소 확산 저지층(650)의 두께를 고려하여 결정될 수 있다. 즉, 산소 확산 저지층(650)의 두께가 상대적으로 두꺼운 영역에서 반응성 금속층(630)의 두께도 상대적으로 두꺼울 수 있다. 일례로서, 산소 확산 저지층(650)의 두께가 위에서 아래로 갈수록 감소하는 경우, 반응성 금속층(630)의 두께도 위에서 아래로 갈수록 감소할 수 있다. 그에 따라, 반응성 금속층(630)과 산소 보유층(620)의 대향 면적은 위에서 아래로 갈수록 감소할 수 있다. 이러한 경우, 리셋 동작이 진행되면서, 최하부에 위치하는 반응성 금속층(630) 내에서부터 절연성 산화물층이 생성되어 그 두께가 증가하고, 최상부에 위치하는 반응성 금속층(630) 내의 절연성 산화물층이 가장 늦게 생성되고 그 두께도 가장 얇을 수 있다. 전술한 바와 같이, 반응성 금속층(630)과 산소 보유층(620)의 대향 면적이 클수록 절연성 산화물층의 생성 속도가 늦기 때문이다.Furthermore, the thickness of the reactive metal layer 630 may also be different depending on the upper and lower positions of the reactive metal layer 630, and accordingly, the opposing areas of the reactive metal layer 630 and the oxygen retention layer 620 may be different. In particular, the thickness of the reactive metal layer 630 may be determined by considering the thickness of the oxygen diffusion prevention layer 650. That is, in areas where the thickness of the oxygen diffusion blocking layer 650 is relatively thick, the thickness of the reactive metal layer 630 may also be relatively thick. As an example, when the thickness of the oxygen diffusion blocking layer 650 decreases from top to bottom, the thickness of the reactive metal layer 630 may also decrease from top to bottom. Accordingly, the opposing area of the reactive metal layer 630 and the oxygen retention layer 620 may decrease from top to bottom. In this case, as the reset operation progresses, an insulating oxide layer is created from within the reactive metal layer 630 located at the bottom and its thickness increases, and the insulating oxide layer within the reactive metal layer 630 located at the top is generated last. The thickness may also be the thinnest. As described above, this is because the larger the opposing area between the reactive metal layer 630 and the oxygen retention layer 620, the slower the production rate of the insulating oxide layer.
결과적으로, 본 실시예에 의하는 경우, 리셋 동작이 진행될수록 저항 변화율을 더욱 감소시킬 수 있어 시냅스(SN)의 선형성 및 대칭성을 더욱 확보할 수 있다. As a result, according to this embodiment, the resistance change rate can be further reduced as the reset operation progresses, thereby further securing the linearity and symmetry of the synapse (SN).
전술한 실시예들의 뉴로모픽 장치는 다양한 장치 또는 시스템에 이용될 수 있다. 이에 대해서는 도 15를 참조하여 예시적으로 설명하기로 한다. The neuromorphic devices of the above-described embodiments may be used in a variety of devices or systems. This will be illustratively explained with reference to FIG. 15 .
도 15는 본 발명의 일 실시예에 따른 패턴 인식 시스템의 일 예이다. 본 실시예의 패턴 인식 시스템은 음성 인식 시스템(speech recognition system), 영상 인식 시스템(imaging recognition system) 등 다양한 종류의 패턴을 인식하기 위한 시스템일 수 있다. 본 실시예의 패턴 인식 시스템은 전술한 실시예들의 뉴로모픽 장치를 갖도록 구현될 수 있다.Figure 15 is an example of a pattern recognition system according to an embodiment of the present invention. The pattern recognition system of this embodiment may be a system for recognizing various types of patterns, such as a speech recognition system or an image recognition system. The pattern recognition system of this embodiment can be implemented with the neuromorphic devices of the above-described embodiments.
도 15를 참조하면, 본 실시예의 패턴 인식 시스템(800)은 중앙 처리 장치(CPU, 810), 메모리 장치(820), 통신 제어 장치(830), 네트워크(840), 패턴 출력 장치(850), 패턴 입력 장치(860), 아날로그-디지털 변환기(ADC, 470), 뉴로모픽 장치(880), 버스 라인(890) 등을 포함할 수 있다.Referring to FIG. 15, the pattern recognition system 800 of this embodiment includes a central processing unit (CPU) 810, a memory device 820, a communication control device 830, a network 840, a pattern output device 850, It may include a pattern input device 860, an analog-to-digital converter (ADC, 470), a neuromorphic device 880, a bus line 890, etc.
중앙 처리 장치(810)는 뉴로모픽 장치(880)의 학습을 위하여 다양한 신호를 생성 및 전달하고, 뉴로모픽 장치(880)로부터의 출력에 따라 음성, 영상 등과 같은 패턴을 인식하기 위한 다양한 처리 및 기능을 수행할 수 있다. 이러한 중앙 처리 장치(810)는 메모리 장치(820), 통신 제어 장치(830), 패턴 출력 장치(850), 아날로그-디지털 변환기(870) 및 뉴로모픽 장치(880)에 버스 라인(890)을 통하여 연결될 수 있다. The central processing unit 810 generates and transmits various signals for learning of the neuromorphic device 880, and processes various signals to recognize patterns such as voice and video according to the output from the neuromorphic device 880. and functions can be performed. This central processing unit 810 provides a bus line 890 to the memory device 820, communication control device 830, pattern output device 850, analog-to-digital converter 870, and neuromorphic device 880. can be connected through.
메모리 장치(820)는 패턴 인식 시스템(800)에서 저장이 요구되는 다양한 정보를 저장할 수 있으며, 이를 위하여 서로 다른 종류의 메모리들을 포함할 수 있다. 예컨대, 메모리 장치(820)는 롬(ROM, 422), 램(RAM, 424) 등을 포함할 수 있다. 롬(822)은 뉴로모픽 장치(880)의 학습, 패턴 인식 등을 처리하고 제어하기 위하여 중앙 처리 장치(810)에 이용되는 다양한 프로그램 또는 데이터를 저장하는 기능을 수행할 수 있다. ROM(824)은 롬(822)의 프로그램 또는 데이터를 다운로드하여 저장하거나, 또는, 아날로그-디지털 변환기(870)에 의해 변환 및 분석된 음성, 영상 등의 데이터를 저장할 수 있다. The memory device 820 can store various information required to be stored in the pattern recognition system 800, and for this purpose, it can include different types of memories. For example, the memory device 820 may include ROM (ROM) 422, RAM (RAM) 424, etc. The ROM 822 may perform the function of storing various programs or data used in the central processing unit 810 to process and control learning, pattern recognition, etc. of the neuromorphic device 880. The ROM 824 may download and store programs or data of the ROM 822, or may store data such as voice and video converted and analyzed by the analog-to-digital converter 870.
통신 제어 장치(830)는 인식된 음성, 영상 등의 데이터를 네트워크(840)를 통하여 다른 통신 제어 장치와 교환할 수 있다.The communication control device 830 can exchange recognized data, such as voice and video, with other communication control devices through the network 840.
패턴 출력 장치(850)는 인식된 음성, 영상 등의 데이터를 다양한 방식으로 출력할 수 있다. 예컨대, 패턴 인식 장치(850)는 프린터, 디스플레이 유닛 등을 포함할 수 있으며, 음성을 파형으로 보여주거나 이미지를 디스플레이할 수 있다.The pattern output device 850 can output recognized data such as voice and video in various ways. For example, the pattern recognition device 850 may include a printer, a display unit, etc., and may display voice as a waveform or display an image.
패턴 입력 장치(860)는 아날로그 형태의 음성, 영상 등을 입력받는 부분으로서, 마이크로폰, 카메라 등을 포함할 수 있다. The pattern input device 860 is a part that receives analog audio, video, etc., and may include a microphone, a camera, etc.
아날로그-디지털 변환기(870)는 패턴 입력 장치(860)로부터 입력된 아날로그 데이터를 디지털 데이터로 변환할 수 있고 이 디지털 데이터의 분석을 실행할 수도 있다. The analog-to-digital converter 870 can convert analog data input from the pattern input device 860 into digital data and analyze the digital data.
뉴로모픽 장치(880)는 아날로그-디지털 변환기(870)로부터 출력된 데이터를 이용하여 학습, 인식 등을 수행할 수 있고, 인식된 패턴에 대응하는 데이터를 출력할 수 있다. 뉴로모픽 장치(880)는 전술한 실시예들의 뉴로모픽 장치 중 하나 이상을 포함할 수 있다. 예컨대, 뉴로모픽 장치(880)는 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 뉴로모픽 장치는, 기판; 상기 기판 상에서 수직 방향으로 연장하면서 서로 이격된 제1 전극 및 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 위치하고, 둘 이상의 반응성 금속층과 하나 이상의 절연층이 교대로 적층된 적층 구조물 - 여기서, 상기 반응성 금속층은 산소 보유층의 산소 이온과 반응하여 절연성 산화물층을 형성할 수 있음. - ; 상기 적층 구조물과 상기 제1 전극 사이에 개재되는 상기 산소 보유층; 및 상기 적층 구조물과 상기 산소 보유층 사이에 개재되어 상기 산소 보유층으로부터 상기 반응성 금속층으로의 산소 이온 이동을 방해하는 산소 확산 저지층을 포함하고, 상기 산소 확산 저지층의 두께는, 상기 수직 방향에서 가변될 수 있다. 이를 통해 시냅스의 대칭성 및 선형성이 확보될 수 있다. 이로써, 뉴로모픽 장치(880)의 동작 특성이 향상될 수 있고, 그에 따라, 패턴 인식 시스템(800)의 동작 특성이 향상될 수 있다. The neuromorphic device 880 can perform learning and recognition using data output from the analog-to-digital converter 870, and output data corresponding to the recognized pattern. Neuromorphic device 880 may include one or more of the neuromorphic devices of the embodiments described above. For example, the neuromorphic device 880 according to an embodiment of the present invention for solving the above problem includes: a substrate; a first electrode and a second electrode extending in a vertical direction on the substrate and spaced apart from each other; A laminated structure located between the first electrode and the second electrode and comprising two or more reactive metal layers and one or more insulating layers alternately stacked - wherein the reactive metal layer reacts with oxygen ions in the oxygen retention layer to form an insulating oxide layer. Can do it. - ; the oxygen retaining layer interposed between the laminated structure and the first electrode; and an oxygen diffusion-blocking layer interposed between the laminated structure and the oxygen-retaining layer to prevent oxygen ions from moving from the oxygen-retaining layer to the reactive metal layer, wherein the oxygen-diffusion-blocking layer has a thickness in the vertical direction. It can be variable. Through this, the symmetry and linearity of the synapse can be secured. As a result, the operating characteristics of the neuromorphic device 880 may be improved, and accordingly, the operating characteristics of the pattern recognition system 800 may be improved.
기타, 패턴 인식 시스템(800)은 자신의 기능을 적절히 수행하기 위하여 필요한 다른 구성 요소들을 더 포함할 수 있다. 예컨대, 패턴 인식 시스템(800)의 구동을 위한 다양한 파라미터나 셋팅 조건 등을 입력하기 위한 입력 유닛으로서 키보드, 마우스 등을 더 포함할 수 있다.In addition, the pattern recognition system 800 may further include other components necessary to properly perform its functions. For example, a keyboard, a mouse, etc. may be further included as input units for inputting various parameters or setting conditions for driving the pattern recognition system 800.
이상으로 해결하고자 하는 과제를 위한 다양한 실시예들이 기재되었으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자진 자라면 본 발명의 기술사상의 범위 내에서 다양한 변경 및 수정이 이루어질 수 있음은 명백하다.Although various embodiments for the problem to be solved have been described above, it is clear that various changes and modifications can be made within the scope of the technical idea of the present invention by those skilled in the art. .
SN: 시냅스 210: 제1 전극
220: 산소 보유층 230: 반응성 금속층
235: 절연층 240: 제2 전극
250: 산소 확산 저지층SN: synapse 210: first electrode
220: oxygen retention layer 230: reactive metal layer
235: insulating layer 240: second electrode
250: Oxygen diffusion blocking layer
Claims (20)
상기 기판 상에서 수직 방향으로 연장하면서 서로 이격된 제1 전극 및 제2 전극;
상기 제1 전극과 상기 제2 전극 사이에 위치하고, 둘 이상의 반응성 금속층과 하나 이상의 절연층이 교대로 적층된 적층 구조물 - 여기서, 상기 반응성 금속층은 산소 보유층의 산소 이온과 반응하여 절연성 산화물층을 형성할 수 있음. - ;
상기 적층 구조물과 상기 제1 전극 사이에 개재되는 상기 산소 보유층; 및
상기 적층 구조물과 상기 산소 보유층 사이에 개재되어 상기 산소 보유층으로부터 상기 반응성 금속층으로의 산소 이온 이동을 방해하는 산소 확산 저지층을 포함하고,
상기 산소 확산 저지층의 두께는, 상기 수직 방향에서 가변되는
뉴로모픽 장치.
Board;
a first electrode and a second electrode extending in a vertical direction on the substrate and spaced apart from each other;
A laminated structure located between the first electrode and the second electrode and comprising two or more reactive metal layers and one or more insulating layers alternately stacked - wherein the reactive metal layer reacts with oxygen ions in the oxygen retention layer to form an insulating oxide layer. Can do it. - ;
the oxygen retaining layer interposed between the laminated structure and the first electrode; and
Comprising an oxygen diffusion blocking layer interposed between the laminated structure and the oxygen retaining layer to prevent oxygen ions from moving from the oxygen retaining layer to the reactive metal layer,
The thickness of the oxygen diffusion blocking layer is variable in the vertical direction.
Neuromorphic device.
상기 산소 확산 저지층의 두께는, 위에서 아래로 갈수록 증가하는
뉴로모픽 장치.According to claim 1,
The thickness of the oxygen diffusion blocking layer increases from top to bottom.
Neuromorphic device.
상기 산소 확산 저지층의 두께는, 위에서 아래로 갈수록 감소하는
뉴로모픽 장치.
According to claim 1,
The thickness of the oxygen diffusion blocking layer decreases from top to bottom.
Neuromorphic device.
상기 제2 전극은, 서로 이격된 복수의 제2 전극을 포함하고,
상기 적층 구조물은, 상기 복수의 제2 전극 각각과 대응하고 서로 이격된 복수의 적층 구조물을 포함하는
뉴로모픽 장치.
According to claim 1,
The second electrode includes a plurality of second electrodes spaced apart from each other,
The laminated structure includes a plurality of laminated structures corresponding to each of the plurality of second electrodes and spaced apart from each other.
Neuromorphic device.
상기 복수의 제2 전극 사이 및 상기 복수의 적층 구조물 사이를 매립하는 층간 절연층을 더 포함하는
뉴로모픽 장치.
According to clause 4,
Further comprising an interlayer insulating layer buried between the plurality of second electrodes and between the plurality of laminate structures.
Neuromorphic device.
상기 층간 절연층을 관통하면서, 상기 제1 전극으로부터 상기 복수의 제2 전극 사이 및 상기 복수의 적층 구조물 사이를 가로지르는 방향으로 연장하는 슬릿을 더 포함하는
뉴로모픽 장치.
According to clause 5,
Further comprising a slit penetrating the interlayer insulating layer and extending in a direction transverse from the first electrode to between the plurality of second electrodes and between the plurality of laminate structures.
Neuromorphic device.
상기 슬릿을 매립하고, 상기 산소 보유층 및 상기 산소 확산 저지층 중 적어도 하나와 동일한 물질을 포함하는 매립층을 더 포함하는
뉴로모픽 장치.
According to clause 6,
Further comprising a buried layer that buries the slit and includes the same material as at least one of the oxygen retention layer and the oxygen diffusion blocking layer.
Neuromorphic device.
상기 반응성 금속층의 두께는, 서로 상이한
뉴로모픽 장치.
According to claim 1,
The thickness of the reactive metal layer is different from each other.
Neuromorphic device.
상기 반응성 금속층의 두께는, 위에서 아래로 갈수록 증가하는
뉴로모픽 장치.
According to clause 2,
The thickness of the reactive metal layer increases from top to bottom.
Neuromorphic device.
상기 반응성 금속층의 두께는, 위에서 아래로 갈수록 감소하는
뉴로모픽 장치.
According to clause 3,
The thickness of the reactive metal layer decreases from top to bottom.
Neuromorphic device.
상기 산소 보유층은, 상기 제1 전극의 측면을 둘러싸는
뉴로모픽 장치.
According to claim 1,
The oxygen retention layer surrounds the side surface of the first electrode.
Neuromorphic device.
상기 산소 확산 저지층은, 상기 산소 보유층의 측면을 둘러싸는
뉴로모픽 장치.
According to claim 11,
The oxygen diffusion blocking layer surrounds the side of the oxygen retention layer.
Neuromorphic device.
상기 제1 전극 및 상기 제2 전극을 통하여 제1 극성의 리셋 전압이 인가되는 경우, 상기 산소 확산 저지층과의 계면에서 상기 반응성 금속층 각각에 절연성 산화물층이 생성 또는 그 두께가 증가하는 리셋 동작이 수행되고,
상기 제1 전극 및 상기 제2 전극을 통하여 상기 제1 극성과 상이한 제2 극성의 셋 전압이 인가되는 경우, 상기 절연성 산화물층이 소멸 또는 그 두께가 감소하는 셋 동작이 수행되는
뉴로모픽 장치.
According to claim 1,
When a reset voltage of the first polarity is applied through the first electrode and the second electrode, a reset operation in which an insulating oxide layer is created or its thickness increases in each of the reactive metal layers at the interface with the oxygen diffusion prevention layer is performed. carried out,
When a set voltage of a second polarity different from the first polarity is applied through the first electrode and the second electrode, a set operation is performed in which the insulating oxide layer disappears or its thickness is reduced.
Neuromorphic device.
상기 산소 확산 저지층의 두께가 가장 작은 영역과 대응하는 상기 반응성 금속층 내에서 상기 절연성 산화물층이 가장 빨리 생성되는
뉴로모픽 장치.
According to claim 13,
The insulating oxide layer is created most quickly within the reactive metal layer corresponding to the area where the oxygen diffusion blocking layer has the smallest thickness.
Neuromorphic device.
상기 반응성 금속층의 두께는, 서로 상이하고,
가장 작은 두께를 갖는 상기 반응성 금속층 내에서 상기 절연성 산화물층이 가장 빨리 생성되는
뉴로모픽 장치.
According to claim 13,
The thickness of the reactive metal layer is different from each other,
The insulating oxide layer is created most quickly within the reactive metal layer having the smallest thickness.
Neuromorphic device.
상기 절연성 산화물층의 개수 또는 두께가 증가할수록 전도도가 감소하고, 상기 절연성 산화물층의 개수 또는 두께가 감소할수록 전도도가 증가하는
뉴로모픽 장치.
According to claim 13,
As the number or thickness of the insulating oxide layers increases, conductivity decreases, and as the number or thickness of the insulating oxide layers decreases, conductivity increases.
Neuromorphic device.
상기 리셋 동작시, 상기 리셋 전압의 펄스의 개수가 증가할수록 상기 절연성 산화물층의 개수 또는 두께가 증가하고,
상기 셋 동작시, 상기 셋 전압의 펄스의 개수가 증가할수록 상기 절연성 산화물층의 개수 또는 두께가 감소하는
뉴로모픽 장치.
According to claim 13,
During the reset operation, as the number of pulses of the reset voltage increases, the number or thickness of the insulating oxide layers increases,
During the set operation, as the number of pulses of the set voltage increases, the number or thickness of the insulating oxide layer decreases.
Neuromorphic device.
상기 리셋 동작시, 상기 리셋 전압의 펄스는 일정한 폭 및 일정한 크기를 갖고,
상기 셋 동작시, 상기 셋 전압의 펄스는 일정한 폭 및 일정한 크기를 갖는
뉴로모픽 장치.
According to claim 17,
During the reset operation, the pulse of the reset voltage has a constant width and constant size,
During the set operation, the pulse of the set voltage has a constant width and constant size.
Neuromorphic device.
상기 산소 확산 저지층은,
상기 산소 이온의 이동을 완전히 차단하지 않는 두께를 갖는
뉴로모픽 장치.
According to claim 1,
The oxygen diffusion blocking layer is,
Having a thickness that does not completely block the movement of the oxygen ions
Neuromorphic device.
상기 산소 확산 저지층은,
절연 물질, 반도체 물질 또는 이들의 조합을 포함하는
뉴로모픽 장치.According to claim 1,
The oxygen diffusion blocking layer is,
Containing insulating materials, semiconducting materials, or combinations thereof
Neuromorphic device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/394,524 US10679122B2 (en) | 2015-12-30 | 2016-12-29 | Neuromorphic device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562273255P | 2015-12-30 | 2015-12-30 | |
US62/273,255 | 2015-12-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170080472A KR20170080472A (en) | 2017-07-10 |
KR102577592B1 true KR102577592B1 (en) | 2023-09-14 |
Family
ID=59355604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160164970A KR102577592B1 (en) | 2015-12-30 | 2016-12-06 | Neuromorphic device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102577592B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102504522B1 (en) * | 2020-06-19 | 2023-02-27 | 포항공과대학교 산학협력단 | Neural network using weighted synapse based on resistive random access memory array |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2471535B (en) * | 2010-01-07 | 2012-01-11 | Dna Electronics Ltd | Electrically actuated switch |
KR101425857B1 (en) * | 2012-09-06 | 2014-07-31 | 서울대학교산학협력단 | Synaptic semiconductor device and operation method thereof |
KR102051041B1 (en) * | 2013-10-25 | 2019-11-29 | 삼성전자주식회사 | 3-terminal synapse device and method of operating the same |
-
2016
- 2016-12-06 KR KR1020160164970A patent/KR102577592B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20170080472A (en) | 2017-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110199390B (en) | Scalable, stackable and BEOL process compatible integrated neuron circuits | |
US10565497B2 (en) | Synapse and neuromorphic device including the same | |
US10957742B2 (en) | Resistive random-access memory array with reduced switching resistance variability | |
US10679121B2 (en) | Synapse and a neuromorphic device including the same | |
US10332000B2 (en) | Synapse and neuromorphic device including the same | |
US10991763B2 (en) | Vertical array of resistive switching devices having restricted filament regions and tunable top electrode volume | |
US8242479B2 (en) | Nonvolatile memory apparatus and manufacturing method thereof | |
US9257486B2 (en) | RRAM array having lateral RRAM cells and vertical conducting structures | |
KR20190108752A (en) | Multi-level synaptic weight device of vertical cross-point structure in three dimension and fabrication thereof | |
KR102577592B1 (en) | Neuromorphic device | |
KR102674105B1 (en) | Semiconductor device including variable resistance element | |
US10679122B2 (en) | Neuromorphic device | |
US9252192B2 (en) | Methods of manufacturing semiconductor devices including a cross point cell array | |
KR102556820B1 (en) | Synapse and neuromorphic device including the same | |
US10580829B2 (en) | Fabricating a vertical ReRAM array structure having reduced metal resistance | |
US20230035216A1 (en) | Three-dimensional artificial neural network accelerator and methods of forming the same | |
US11963372B2 (en) | Three-terminal electro-chemical memory cell with vertical structure for neuromorphic computation and memory cell array including the same | |
KR20170080473A (en) | Neuromorphic device | |
CN116548081A (en) | Resistive switching memory cell | |
KR101443271B1 (en) | RRAM and RRAM-based Synaptic Electronics | |
US20210028230A1 (en) | Crossbar array circuit with 3d vertical rram | |
KR20170080452A (en) | Synapse and neuromorphic device including the same | |
KR102556818B1 (en) | Synapse and neuromorphic device including the same | |
KR102544394B1 (en) | 3D vertical memory device and manufacturing method thereof | |
US20240179924A1 (en) | Three dimensional reram device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |