KR102572419B1 - 반도체 집적 회로 설치용 테스트 보드 및 설치 방법 - Google Patents

반도체 집적 회로 설치용 테스트 보드 및 설치 방법 Download PDF

Info

Publication number
KR102572419B1
KR102572419B1 KR1020210050540A KR20210050540A KR102572419B1 KR 102572419 B1 KR102572419 B1 KR 102572419B1 KR 1020210050540 A KR1020210050540 A KR 1020210050540A KR 20210050540 A KR20210050540 A KR 20210050540A KR 102572419 B1 KR102572419 B1 KR 102572419B1
Authority
KR
South Korea
Prior art keywords
semiconductor integrated
integrated circuit
board
delete delete
test
Prior art date
Application number
KR1020210050540A
Other languages
English (en)
Other versions
KR20210142538A (ko
Inventor
사이먼 윌슨
Original Assignee
누보톤 테크놀로지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 누보톤 테크놀로지 코포레이션 filed Critical 누보톤 테크놀로지 코포레이션
Publication of KR20210142538A publication Critical patent/KR20210142538A/ko
Application granted granted Critical
Publication of KR102572419B1 publication Critical patent/KR102572419B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318321—Generation of test inputs, e.g. test vectors, patterns or sequences for combinational circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1092—Plug-in assemblages of components, e.g. IC sockets with built-in components, e.g. intelligent sockets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1401—Mounting supporting structure in casing or on frame or rack comprising clamping or extracting means
    • H05K7/1402—Mounting supporting structure in casing or on frame or rack comprising clamping or extracting means for securing or extracting printed circuit boards
    • H05K7/1407—Mounting supporting structure in casing or on frame or rack comprising clamping or extracting means for securing or extracting printed circuit boards by turn-bolt or screw member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10393—Clamping a component by an element or a set of elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10598—Means for fastening a component, a casing or a heat sink whereby a pressure is exerted on the component towards the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2027—Guiding means, e.g. for guiding flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 반도체 집적 회로 설치용 테스트 보드 및 기판에 반도체 집적 회로를 설치하는 방법을 제공한다. 본 방법은 기판 상에 유도 구조체를 배치하는 단계를 포함한다. 기판은 상부에 배치된 다수의 접촉 패드를 포함한다. 또한, 기판은 내부에 형성되어 1개 이상의 볼트에 연결하기 위한 다수의 너트를 포함한다. 상기 방법은 반도체 집적 회로를 유도 구조체 내에 위치시켜 반도체 집적 회로가 접촉 패드와 접촉하도록 하는 단계를 더 포함한다. 상판이 반도체 집적 회로 상에 배치된다. 또한, 상판 및 반도체 집적 회로는 기판 상에 고정된다.

Description

반도체 집적 회로 설치용 테스트 보드 및 설치 방법{METHOD AND APPARATUS FOR MOUNTING A DUT ON A TEST BOARD}
본 발명은 전자 회로 분야에 관한 것이다. 보다 상세하게는, 본 발명은 반도체 장치의 효율 시험에 관한 것이다. 본 발명의 실시예들은 장치 시험, 디버그, 또는 특성분석을 수행하도록 반도체 집적 회로(integrated circuit; IC) 설치용 테스트 보드 및 기판에 반도체 집적 회로를 설치하는 방법을 제공하는 것에 관한 것이다.
장치 시험, 디버그, 또는 특성분석의 목적을 달성하기 위해, 반도체 집적 회로 장치를 테스트 보드에 설치하는 종래 방법은 일반적으로 솔더링 및 디솔더링과 관련된다. 본 발명인은 솔더링 및 디솔더링 공정과 관련된 많은 결점들을 발견하였다. 예컨대, 솔더링은 시간이 상당히 소모된다. 또한, 리드선 없는 패키지의 경우, 테스트 보드에 솔더링 및 디솔더링을 수작업으로 수행하는 것은 매우 어려운 일이다. 솔더링 및 디솔더링의 공정은 반도체 집적 회로 및 테스트 보드의 용접 패드에 손상을 일으켜, 테스트 보드의 수명을 단축시키게 될 수도 있다. 적외선 리플로우란 테스트 보드에 집적 회로를 솔더링하는 수행 기술이다. 그러나, 적외선 리플로우는 일반적으로 대량 생산용으로서, 모든 부품이 테스트 보드 상에 있는 경우에 활용된다. 즉, 테스트 보드에 다른 지지 부재가 장착되어 있는 경우에는, 적외선 리플로우는 피시험 장치(device under test; DUT)에 대해서만 솔더링 및 디솔더링하는 것에는 적용할 수 없게 된다.
따라서, 반도체 집적 회로를 테스트 보드에 설치하기 위한 개선된 방법이 요구된다.
반도체 집적 회로 장치를 테스트 보드 상에서 솔더링 및 디솔더링하는 공정과 관련된 문제점을 해결하기 위해, 본 실시예들은 반도체 집적 회로 설치용 테스트 보드 및 기판에 반도체 집적 회로를 설치하는 방법을 제공한다. 본 실시예들은 반도체 집적 회로 설치용 테스트 보드를 제공한다. 예컨대, 실시예들에 있어서, 인쇄회로기판(printed circuit board; PCB) 제조 공정은, 피시험 장치와의 전기적 접촉을 생성하는 단계, 피시험 장치를 위해 유도 구조체를 제공하는 단계, 및 적절한 위치에 피시험 장치를 고정하는 단계에 적용된다. 또한, 볼트, 와셔와 같은 표준적인 기계적 하드웨어 등을 사용하여 적절한 위치에 피시험 장치를 고정할 수 있다.
본 발명의 실시예들에 의하면, 본 발명은 반도체 집적회로를 설치하기 위한 테스트 보드를 제공하며, 상기 테스트 보드는 인쇄 회로 기판, 상기 인쇄 회로 기판에 장착되는 1개 이상의 너트, 및 상기 인쇄 회로 기판에 장착되어 반도체 집적 회로에 연결되는 다수의 용접 패드를 포함한다. 다수의 용접 패드의 각각에 금막이 배치된다. 또한, 유도 구조체가 인쇄 회로 기판 상에 배치된다. 유도 구조체의 중심 개구는 다수의 접촉 패드를 노출하고, 유도 구조체의 중심 개구에는 반도체 집적 회로가 배치되어 용접 패드와 접촉된다. 또한, 유도 구조체에는 1개 이상의 제1 볼트 구멍이 형성된다. 1개 이상의 제1 볼트 구멍은 인쇄 회로 기판 내의 1개 이상의 너트와 각각 대응하여 정렬된다. 테스트 보드는 내부에 1개 이상의 제2 볼트 구멍이 형성된 상판을 더 구비한다. 상판의 1개 이상의 제2 볼트 구멍은 유도 구조체에서의 1개 이상의 제1 볼트 구멍에 매칭됨으로써, 1개 이상의 볼트 및 1개 이상의 너트를 사용하여 반도체 집적 회로를 인쇄 회로 기판 상에 고정한다.
실시예들에 있어서, 반도체 집적 회로는 리드선 없는 패키지이다.
실시예들에 있어서, 상판은 미가공(blank) 프로토타입 보드를 포함한다.
실시예들에 있어서, 유도 구조체는 중심 개구를 둘러싸는 상호 연결 구조(contiguous structure)이다. 실시예들에 있어서, 유도 구조체는 유리 섬유 강화 에폭시 적층판(glass-reinforced epoxy laminate)을 포함한다.
실시예들에 있어서, 테스트 보드는 시험 설비를 연결하기 위한 1개 이상의 커넥터, 상기 커넥터를 접촉 패드에 연결하는 리드선, 및 왕복하는 시험 설비 신호를 조절하기 위한 회로 소자를 더 구비하며, 상기 회로 소자는 커패시터, 인덕터, 저항기, 다이오드, 및 액티브 소자 중의 하나 이상을 포함한다.
본 발명의 실시예들에 의하면, 반도체 집적 회로를 설치하기 위한 보드는 기판, 상기 기판에 배치되는 1개 이상의 너트, 상기 기판에 배치되어 반도체 집적 회로에 연결되는 다수의 접촉 패드, 및 다수의 접촉 패드 각각에 형성된 1개 이상의 전도층을 포함한다. 유도 구조체는 기판 상에 배치되고, 유도 구조체의 중심 개구는 다수의 접촉 패드를 노출한다. 유도 구조체의 중심 개구에는 반도체 집적 회로가 배치되어 접촉 패드와 접촉된다. 또한, 1개 이상의 제1 볼트 구멍은 유도 구조체 내에 형성되고, 1개 이상의 제1 볼트 구멍은 기판에서의 1개 이상의 너트와 서로 대응되도록 각각 정렬된다. 다음으로, 테스트 보드는 내부에 1개 이상의 제2 볼트 구멍이 형성된 상판을 더 포함한다. 상판에서의 1개 이상의 제2 볼트 구멍은 유도 구조체의 1개 이상의 제1 볼트 구멍에 매칭되어, 1개 이상의 볼트 및 기판에서의 1개 이상의 너트를 사용하여 반도체 집적 회로를 기판 상에 고정시킨다.
실시예들에 있어서, 기판은 인쇄 회로 기판을 포함한다.
실시예들에 있어서, 너트는 자동 죔 너트이다.
실시예들에 있어서, 전도층은 접촉 패드보다 높은 도전성의 특성을 갖는다.
실시예들에 있어서, 접촉 패드는 구리 접촉 패드이고, 전도층은 금막을 포함한다.
실시예들에 있어서, 테스트 보드는 시험 설비를 연결하기 위한 1개 이상의 커넥터, 상기 커넥터를 접촉 패드에 연결하는 리드선, 및 왕복하는 시험 설비 신호를 조절하기 위한 회로 소자를 더 포함한다.
실시예들에 있어서, 유도 구조체는 절연 물질로 이루어진다.
실시예들에 있어서, 유도 구조체는 유리 섬유 강화 에폭시 적층판으로 구성된다.
본 발명의 실시예들에 의하면, 본 발명은, 상부에 배치된 다수의 접촉 패드를 구비하는 기판 상에 유도 구조체를 배치하는 단계를 포함하는 기판에 반도체 집적 회로를 설치하는 방법을 제공한다. 또한, 기판은 내부에 형성되어 하나 이상의 볼트에 연결하기 위한 다수의 너트를 포함한다. 상기 방법은 반도체 집적 회로를 유도 구조체 내에 위치시켜 반도체 집적 회로가 접촉 패드와 접촉하도록 하는 단계를 포함한다. 상판이 반도체 집적 회로 상에 배치된다. 또한, 상판 및 반도체 집적 회로는 기판 상에 고정된다.
실시예들에 있어서, 기판은 인쇄 회로 기판을 포함한다.
실시예들에 있어서, 상기 방법은 유도 구조체를 기판 상에 설치하기 전에 테스트 보드의 지지 부재를 기판에 연결하는 단계를 더 포함한다. 지지 부재는 시험 설비를 연결하기 위한 1개 이상의 커넥터, 상기 커넥터를 접촉 패드에 연결하는 리드선, 및 왕복하는 시험 설비 신호를 조절하기 위한 회로 소자를 포함할 수 있다.
실시예들에 있어서, 상기 방법은 수작업 또는 적외선 리플로우를 통해 지지 부재를 연결하는 단계를 더 포함한다.
실시예들에 있어서, 유도 구조체를 기판 상에 설치하는 단계는, 1개 이상의 볼트를 사용하여 유도 구조체를 기판의 제1 너트에 고정하는 단계를 포함한다.
실시예들에 있어서, 상판 및 반도체 집적 회로는 1개 이상의 볼트를 사용하여 기판 상에 고정되고, 이에 상판이 기판에서의 제2 너트에 고정된다.
종래 기술 대비, 본 발명의 실시예는 다양한 장점들을 갖는다. 예컨대, 본 발명의 실시예는 테스트 보드에 반도체 집적 회로를 설치하도록 간단하면서도 비용 효익을 갖는 방법 및 장치를 제공함으로써, 집적 회로 또는 테스트 보드에 대한 손상을 방지할 수 있다. 특수한 재료나 설비가 필요 없이, 공지된 인쇄 회로 기판 제조용 재료, 부품, 및 공지된 공정을 통해 본 장치를 제조할 수 있다. 본 발명의 실시예는 바람직하게 리드선 제거형 집적회로 패키지, QFN(quad-flat no-leads) 등에 응용될 수 있다. 다만, 본 발명의 실시예는 기타의 리드선 타입 집적회로 패키지에도 응용될 수 있음은 물론이다.
이하, 본 발명의 다양한 부가적 특징 및 효과를 충분히 이해하기 위해 상세한 설명 및 첨부된 도면을 참조한다.
도 1은 본 발명의 실시예들에 따른 시험 시스템을 개략적으로 나타내는 블록도.
도 2는 본 발명의 실시예들에 따른 테스트 보드의 일부일 수 있는 장치를 도시하는 단면도.
도 3은 본 발명의 실시예들에 따른 도 2의 장치(200)의 일부로 작용 가능한 장치 일부를 도시하는 단면도.
도 4는 본 발명의 실시예들에 따른 도 3의 장치(300)의 일부를 도시하는 평면도.
도 5는 본 발명의 실시예들에 따른 도 3의 장치(300)의 일부를 도시하는 단면도.
도 6은 본 발명의 실시예들에 따른 도 5의 장치(300)의 일부를 도시하는 평면도.
도 7은 본 발명의 실시예들에 따른 도 5의 장치(500)의 일부를 도시하는 평면도.
도 8은 본 발명의 실시예들에 따른 도 5의 장치(500)의 일부를 도시하는 평면도.
도 9는 본 발명의 실시예들에 따른 도 2의 장치(200)의 일부로 작용 가능한 장치 일부를 도시하는 평면도.
도 10은 본 발명의 실시예들에 따른 기판에 반도체 집적 회로를 설치하는 방법을 나타내는 개략적은 흐름도.
실시예들에 있어서, 본 발명은 인쇄 회로 기판에 반도체 집적 회로를 설치하는 방법을 제공한다. 본 방법은 기본적인 인쇄 회로 기판 제조 방법 및 기계적 하드웨어를 사용한다. 본 실시예들은 제조 중에 사용되는 일반 구리 도체 및 절연층 상에 별도로 금막을 사용하고, 집적 회로를 인쇄 회로 기판 상에 배치 및 고정하는 것을 포함한다. 기계적 하드웨어는 너트 및 볼트를 결합하여 집적 회로를 적절한 위치에 고정시킨다.
실시예들에 있어서, 인쇄 회로 기판의 개략도는 일반적인 방식에 따라 구성된다. 기타 공정에는 배치 구성 및 제조 기간이 추가적으로 소요된다. 구성 상, 자동 죔 너트를 수용하고 유도 구조체가 배치할 수 있도록 집적 회로 패키지 오버레이 영역(IC package footprint) 주위에 일반 수준 보다 큰 여분을 갖는다. 공정 중에는 표준적인 구리 용접 패드가 집적 회로를 위해 배치된다. 또한, 별도의 층인 금이 구리 용접 패드의 상방으로 배치된다. 자동 죔 너트는 집적 회로 패키지 오버레이 영역의 네 모서리에 배치된다. 유도 구조체는 인쇄 회로 기판 겹층 절연체로 제조된다.
실시예들에 있어서, 유도 구조체의 두께는 타겟 집적 회로의 두께의 약 60%이다. 볼트 구멍은 인쇄 회로 기판 자체의 자동 죔 너트와 정렬되도록 유도 구조체의 네 모서리에 형성될 수 있다. 마지막으로, 유도 구조체는 타겟 집적 회로의 패키지 윤곽 치수(package outline dimensions)와 매칭되는 1개의 절취구를 구비한다. 미가공된(blank) 프로토타입 보드(바람직하게는 타공)가 일정한 크기로 분할되고, 상기 내용의 너트와 정렬되도록 모서리에 복수의 구멍이 관통된다.
실시예들에 있어서, 인쇄 회로 기판의 제조가 완성되고, 수작업 용접 또는 적외선 리플로우를 통해 지지 부재를 배치하면, 하기의 단계에 따라 반도체 집적 회로를 인쇄 회로 기판 상에 배치할 수 있다.
1. 피시험 장치를 집적 회로 패키지 오버레이 영역의 금 용접 패드 상에 배치하는 단계;
2. FR4(4등급 난연제) 재료의 유도판을 사용하여 피시험 장치를 정렬하는 단계;
3. 유도판을 2개의 대칭각으로 대응하는 볼트 구멍에 끼움 고정하는 단계;
4. 프로토타입 보드의 상판을 피시험 장치 상에 배치하는 단계; 및
5. 프로토타입 보드를 2개의 대칭각으로 대응하는 볼트 구멍에 끼움 결합하는 단계.
본 명세서에서, 볼트 및 너트는 고정 장치에서의 한 쌍의 부재이다. 볼트는 통상적으로 하나의 헤드부 및 이로부터 길게 나사산을 갖는 원주를 구비한다. 너트는 상기 볼트에 대응되는 암컷 부재로서, 볼트와 정합되는 내측 나사산을 갖는다.
이하, 도 1 내지 도 10을 참조하여 실시예 및 예시를 부가하여 설명한다.
도 1은 본 발명의 실시예들에 따른 시험 시스템의 개략적인 블록도이다. 도 1에 도시된 바와 같이, 반도체 시험 시스템(100)은 테스트 보드(110), 시험 신호 생성기(120), 및 신호 분석기(130)을 포함한다. 시험 신호 생성기(120)는 시험 설비이거나 독립적인 신호 생성기의 일부일 수 있다. 마찬가지로, 신호 분석기(130)는 시험 설비이거나 독립적인 신호 생성기의 일부일 수 있다.
테스트 보드(110)는 기판(111), 및 전원(VDD) 및 접지단(GND)에 각각 연결하기 위한 2개의 전원단(101-1 및 101-2)을 포함한다. 테스트 보드(110)는 시험 신호 생성기(120)에 연결하기 위한 입력단(101-1, 102-2 등)을 더 구비하여, 피시험 장치를 시험하기 위한 시험 신호를 수신한다. 테스트 보드(110)는 신호 분석기(130)에 연결하기 위한 출력단(103-1, 103-2 등)을 더 구비하여, 시험 결과를 신호 분석기에 전송하여 분석을 수행한다.
테스트 보드(110)는 피시험 장치에 연결하기 위한 커넥터(108)를 구비한다. 테스트 보드(11)는 입력 인터페이스 부재(114) 및 출력 인터페이스 부재(116)와 같은 다수의 회로 소자를 더 포함한다. 아날로그 시험의 경우, 입력 인터페이스 부재(114) 및 출력 인터페이스 부재(116)는 필터와 같은 신호 조절 회로를 포함할 수 있고, 커패시터, 인덕터, 저항기, 다이오드, 및 액티브 소자(증폭기 또는 비교기 조작 등)를 포함할 수 있다. 디지털 및 기타의 더욱 복잡한 시험의 경우, 테스트 보드(110)는 시험을 처리하는 역할을 위한 신호 처리 회로를 포함할 수 있다.
이하, 도 2 내지 도 10을 참조하여 피시험 장치의 커넥터(108)를 포함하는 테스트 보드(110)의 일부를 상세히 설명한다. 간단히, 피시험 장치의 커넥터(108)는 기판 상에 설치되어 피시험 장치에 연결되는 다수의 접촉 패드, 및 피시험 장치를 테스트 보드(110) 상의 기타 부재에 연결하고 최종적으로 시험 설비에 연결되는 도전성의 상호연결선을 포함한다. 실시예들에 있어서, 유도 구조체는 기판 상에 설치된다. 유도 구조체의 중심 개구는 다수의 접촉 패드를 노출시켜 피시험 장치에 접촉된다.
도 2는 본 발명의 실시예들에 따른 테스트 보드의 일부 장치를 도시하는 단면도이다. 도 2에 도시된 바와 같이, 장치(200)는 반도체 집적 회로(209)를 설치하기 위한 예시적인 장치로서, 반도체 집적 회로는 도 1에서의 테스트 보드(110)의 일부일 수 있다. 장치(200)는 기판(211), 기판(211) 상에 설치되는 1개 이상의 너트(206), 및 반도체 집적 회로(209)에 연결되도록 기판(211) 상에 설치되는 금속 상호연결선(203) 상의 다수의 접촉 패드(202)를 포함한다. 장치(200)는 다수의 접촉 패드(202) 중의 각각에 설치되는 전도층(204) 및 기판(211) 상에 설치되는 유도 구조체(201)를 더 포함한다.
QFN 패키지 방식과 같은 패키지에서, 노출된 용접 패드는 일반적으로 접지/다이 기판 연결부로 작용한다. 그러나, 모든 집적 회로 패키지가 접지/다이 기판 연결부를 구비하는 것은 아니므로, 전도층(204)은 불필요할 수 있다. 유도 구조체(201)의 중심 개구(212)는 다수의 접촉 패드(202)를 노출한다. 중심 개구(212)의 평면도의 예시는 도 4에서 개구(312)로 표시된다. 유도 구조체의 중심 개구(212)의 크기는 반도체 집적 회로(209)를 배치하고 이를 접촉 패드(202)와 접촉시키도록 하는 크기를 갖는다. 1개 이상의 제1 볼트 구멍(205)은 유도 구조체(201) 내에 형성된다. 1개 이상의 제1 볼트 구멍(205)은 기판(211)에서의 1개 이상의 너트(206)와 서로 대응되도록 각각 정렬된다. 상판(208)은 상판(208)에 형성되는 1개 이상의 제2 볼트 구멍(210)을 구비할 수 있다. 상판(208)에서의 1개 이상의 제2 볼트 구멍(210)은 유도 구조체(201)에서의 1개 이상의 제1 볼트 구멍(205)에 매칭되어, 1개 이상의 볼트(207) 및 기판(211)에서의 1개 이상의 너트(206)를 사용하여 반도체 집적 회로(209)를 기판(211) 상에 고정시킨다. 이하, 도 3 내지 도 10을 참조하여 더 상세히 설명한다.
도 3은 본 발명의 실시예들에 따른 도 2의 장치(200)의 일부로 작용 가능한 장치 일부를 도시하는 단면도이다. 도 3에 도시된 바와 같이, 장치(300)는 기판(311)을 포함하고, 다수의 접촉 패드(302) 및 중심 패드(304)는 기판(311) 상의 금속 상호연결선(303) 상에 배치되어, 반도체 집적 회로일 수 있는 피시험 장치(309)에 연결된다. 장치(300)는 다수의 접촉 패드(302) 및 중심 패드(304) 각각에 배치되는 전도층을 더 포함한다(302-1 및 304-1로 도시). 실시예들에 있어서, 기판(311)은 인쇄 회로 기판을 포함한다. 접촉 패드(302)는 표준적인 1 온스의 구리 용접 패드와 같은 용접 패드일 수 있다. 금속 상호연결선(303)은 인쇄 회로 기판 상의 금속 전도성 트레이스에 형성되어, 도 1과 조합하여 설명된 부품들과 같은 인쇄 회로 기판 상의 기타 부품에 연결될 수 있다. 전도층(304)은 접촉 패드(302) 상에 형성되어 접촉 저항을 감소시킬 수 있다. 따라서, 전도층(304)은 접촉 패드(302)보다 높은 전도율을 갖는다. 예컨대, 전도층(304)은 피시험 장치의 핀에 접촉하기 위한 10 μm의 금막일 수 있다. 예컨대, 금속 상호연결선은 표준적인 1온스의 구리로 제조될 수 있다.
도 3에서, 장치(300)는 기판(311) 상에 설치되어 피시험 장치의 배치를 유도하기 위한 유도 구조체(301)를 더 포함한다. 유도 구조체(301)의 중심 개구(312; 도 3에 미도시, 도 4에 도시)는 다수의 접촉 패드(302)를 노출한다. 실시예들에 있어서, 유도 구조체(301)는 바람직하게 절연 물질로 이루어진다. 예컨대, FR4(4등급 난연제) 물질이라고 불리는 인쇄 회로 기판 층간 절연체를 사용하여 유도 구조체(301)를 형성할 수 있다. 실시예들에 있어서, 유도 구조체(301)의 두께는 적어도 피시험 장치 패키지 두께의 절반이다.
도 4는 본 발명의 실시예들에 따른 도 3의 장치(300)의 일부를 도시하는 평면도이다. 예컨대, 도 4에서의 장치(400)에는 기판(311)이 도시되어 있으며, 다수의 접촉 패드(302)는 기판(311) 상의 금속 상호연결선(303) 상에 설치된다. 장치(400)는 다수의 접촉 패드(302)의 각각에 설치되는 전도층(304)을 더 포함한다. 또한, 유도 구조체(301)는 기판(311) 상에 설치되어 피시험 장치의 배치를 유도한다. 유도 구조체(301)의 중심 개구(312)는 다수의 접촉 패드(302)를 노출한다. 본 실시예에서, 유도 구조체(301)는 상호 연결된 구조를 가지며, 중심 개구(312)는 유도 구조체(301)에 둘러싸여 있는 것으로 나타나 있지만, 기타의 구성도 사용 가능하다. 예컨대, 유도 구조체(301)는 피시험 장치의 배치를 유도하기 위해 적절한 위치에 배치된 다수의 구역을 포함할 수 있다.
도 5는 본 발명의 실시예들에 따른 도 3의 장치(300)의 일부를 도시하는 단면도이다. 도 5에는 기판(311), 유도 구조체(301), 접촉 패드(302), 중심 패드(304), 및 금속 상호연결선(303)을 포함하는 장치(500)가 도시되어 있으며, 상기와 같은 도 3을 조합하여 설명한다. 한편, 장치(500)는 기판(311)에 설치된 1개 이상의 너트(306), 및 기판(311)의 너트(306)와 정렬되거나 매칭되고 유도 구조체(301)에 배치된 1개 이상의 볼트 구멍(314)을 더 포함한다. 실시예들에 있어서, 너트(306)는 자동 죔 너트일 수 있고, 1개 이상의 볼트 구멍(314)이 유도 구조체(301)에 형성될 수 있다. 예컨대, 1개 이상의 볼트 구멍(314)은 드릴 또는 기타 적절한 방식으로 형성된다.
도 6은 본 발명의 실시예들에 따른 도 5의 장치(300)의 일부를 도시하는 평면도이다. 예컨대, 도 6에서의 장치(600)에는 도 4 및 5를 조합하여 설명된 유사한 부품들이 도시되어 있다. 또한, 도 6은 1개 이상의 제1 볼트 구멍(314)을 도시한다. 상기 평면도에는 1개 이상의 너트(306)가 세트로 정합되는 것은 나타나 있지 않다. 기타 실시예에서, 상이한 수량의 너트 및 볼트 구멍을 사용할 수도 있다.
도 7은 본 발명의 실시예들에 따른 도 5의 장치(500)의 일부를 도시하는 평면도이다. 예컨대, 도 7의 평면도에서 장치(700)는 유도 구조체(301), 유도 구조체(301)에 형성된 1개 이상의 제1 볼트 구멍(314), 및 유도 구조체(301)로 둘러싸인 중심 개구(312)를 도시한다. 실시예들에 있어서, 중심 개구(312)는 피시험 장치의 패키지 윤곽 치수에 적합하도록 유도 구조체(301)의 절연 물질에서 제거된 절취구일 수 있다.
도 8은 본 발명의 실시예들에 따른 도 5의 장치(500)의 일부를 도시하는 평면도이다. 도 8의 장치(800)는 도 5에서의 장치를 도시한 평면도로서, 유도 구조체(301)가 제거되어 있다. 상기 부품들(301 내지 304 및 311) 이외에도, 도 8은 1개 이상의 너트(306)을 도시한다. 본 실시예에서, 자동 죔 너트일 수 있는 1개 이상의 너트(306)가 도시되어 있다.
도 9는 본 발명의 실시예들에 따른 도 2의 장치(200)의 일부로 작용 가능한 장치의 부분을 도시하는 평면도이다. 도 9에 도시된 바와 같이, 장치(900)는 상판(308)을 포함한다. 본 실시예에서, 상판(308)은 유도 구조체(301)에서의 1개 이상의 제1 볼트 구멍(314)와 정렬되는 1개 이상의 제2 볼트 구멍(310), 및 기판(311)에서의 너트(306)를 구비하며, 이는 도 3 내지 8을 조합한 설명과 같다. 1개 이상의 제1 볼트 구멍(314)은 피시험 장치를 기판에 고정시키기 위해 1개 이상의 볼트 및 기판(311)의 1개 이상의 너트(306)를 사용한다. 실시예들에 있어서, 상판(308)은 피시험 장치를 기판(311)에 고정 연결하도록 기계적 강도를 갖는 절연 물질과 같은 적절한 재료로 이루어질 수 있다. 예시적으로, 미가공 인쇄 회로 기판의 프로토타입 보드를 사용하여 상판(308)을 형성할 수 있다.
도 10은 본 발명의 실시예들에 따른 반도체 집적 회로를 기판에 설치하는 방법을 나타내는 개략적은 흐름도이다. 도 10에 도시된 바와 같이, 방법(1000)은, 우선, 단계(1010)에서 기판을 제공한다. 이하 도 2 내지 9에 도시된 장치를 참조하여 방법(1000)을 설명한다. 기판은 인쇄 회로 기판(311)일 수 있고, 1개 이상의 너트(306)가 인쇄 회로 기판에 설치된다. 기판은 인쇄 회로 기판 상에 설치된 다수의 접촉 패드(302) 및 리드선(303)을 구비함으로써 반도체 집적 회로 등의 피신호 장치에 연결될 수 있다. 금막은 다수의 용접 패드의 각각에 배치되어 접촉 저항을 감소시킬 수 있다.
실시예들에 있어서, 상기 방법은 유도 구조체를 기판 상에 설치하기 전에 테스트 보드의 지지 부재를 기판에 연결하는 단계를 더 포함한다. 지지 부재는 시험 설비를 연결하기 위한 1개 이상의 커넥터, 상기 커넥터를 접촉 패드에 연결하는 리드선, 및 왕복하는 시험 설비 신호를 조절하기 위한 회로 소자를 포함할 수 있다. 예컨대, 지지 부재는 수작업 용접 또는 적외선 리플로우를 통해 기판에 연결될 수 있다.
단계(1020)에서, 유도 구조체는 기판 상에 설치된다. 예컨대, 절연 물질로 이루어진 유도 구조체(301)는 인쇄 회로 기판인 기판(311)에 설치된다. 유도 구조체(301)의 중심 개구(312)는 다수의 접촉 패드(303)를 노출한다. 유도 구조체(301)의 중심 개구(312)는 반도체 집적 회로를 용접 패드에 접촉하도록 배치시킬 수 있는 적당한 크기를 갖는다. 1개 이상의 제1 볼트 구멍(314)이 유도 구조체(301)에 형성된다. 1개 이상의 제1 볼트 구멍(314)은 인쇄 회로 기판인 기판(311)에서의 1개 이상의 너트(306)에 서로 대응하도록 각각 정렬된다.
단계(1030)에서, 상기 방법은 반도체 집적 회로가 접촉 패드와 접촉하도록 반도체 집적 회로를 유도 구조체 내에 배치하는 단계를 포함한다.
단계(1040)에서, 상판이 반도체 집적 회로 상에 배치된다. 도 2 및 도 9에 도시된 바와 같이, 상판(208 및 308)은 절연 물질로 이루어질 수 있고, 유도 구조체에서의 볼트 구멍 및 너트(206 또는 306)와 매치되는 볼트 구멍을 포함할 수도 있다.
단계(1050)에서, 상기 방법은 상판 및 반도체 집적 회로를 기판 상에 고정하는 단계를 포함한다. 도 2에 도시된 바와 같이, 볼트(207)는 상판(208)에서의 볼트 구멍(210) 및 유도 구조체(201)에서의 1개 이상의 제1 볼트 구멍(205)에 삽입되어, 기판(211)에서의 너트(206)에 고정된다.
실시예들에 있어서, 유도 구조체는 1개 이상의 볼트를 통해 기판 상에 설치되어 기판에서의 제1 너트에 고정된다. 실시예들에 있어서, 상판 및 반도체 집적 회로는 1개 이상의 볼트를 통해 기판 상에 고정되고, 이에 상판이 기판에서의 제2 너트 세트에 고정된다. 예컨대, 유도 구조체는 1개 이상의 볼트를 통해 기판 상에 설치됨으로써 유도 구조체가 기판에서의 2개의 대칭각으로 대응하는 너트에 고정되고, 상판 및 반도체 집적 회로는 1개 이상의 볼트를 사용하여 기판 상에 고정되며, 이에 상판이 기판에서의 또 다른 2개의 대칭각으로 대응되는 너트에 고정된다. 이 때, 반도체 집적 회로 등의 시험 장치는 시험을 수행할 준비를 완료한다.
상기 방법에서, 개선된 테스트 보드를 사용하여 반도체 집적 회로를 시험 설비에 연결한다. 본 방법은 연구 개발 환경에서의 특성 시험을 원활하도록 하는 것으로서, 연구 개발 환경에서 피시험 장치의 삽입 및 제거가 빈번할 필요가 있을 수 있다. 본 방법은 장치 연결을 제공한다. 본 방법은 고객 훈련에 도움이 된다. 즉, 결함이 있는 반도체 집적 회로를 매끄럽게 교체할 수 있고, 다수의 반도체 집적 회로를 나열할 수도 있다.
이상으로 테스트 보드의 소정의 부재들을 사용하여 실시예를 설명하였지만, 본 명세서에서 설명한 실시예 및 예시들은 예시적으로 설명한 것일 뿐이며, 해당 분야에 속하는 통상의 지식을 가진 자는 본 발명의 사상을 벗어나지 않는 범위에서 다양한 변경 및 변형을 제시할 수 있음을 유의하여야 한다.
100: 반도체 시험 시스템 1000: 방법
1010,1020,1030,1040,1050: 단계 101-1,101-2: 전원단
102-1,102-2: 입력단 103-1,103-2: 출력단
108: 커넥터 110: 테스트 보드
111,211,311: 기판 114: 입력 인터페이스 부재
116: 출력 인터페이스 부재 120: 시험 신호 생성기
130: 신호 분석기 200,300,400,500,600,700,800,900: 장치
201,301: 유도 구조체 202,302: 접촉 패드
203,303: 금속 상호연결선 204,302-1,304-1,304: 전도층
205,314: 제1 볼트 구멍 210,310: 제2 볼트 구멍
206,306: 너트 207: 볼트
209: 반도체 집적 회로 308: 상판
309: 피시험 장치 312: 중심 개구
GND: 접지단 VDD: 전원

Claims (20)

  1. 인쇄 회로 기판;
    상기 인쇄 회로 기판에 배치되는 1개 이상의 너트;
    상기 인쇄 회로 기판에 배치되어 반도체 집적 회로에 연결되는 다수의 용접 패드;
    상기 다수의 용접 패드의 각각에 배치되는 금막;
    상기 인쇄 회로 기판 상에 배치되는 유도 구조체로서, 상기 유도 구조체의 중심 개구는 상기 다수의 용접 패드를 노출하고, 상기 유도 구조체의 상기 중심 개구는 상기 반도체 집적 회로가 상기 다수의 용접 패드와 접촉하도록 배치되는 유도 구조체;
    상기 유도 구조체 내에 위치하고, 상기 인쇄 회로 기판에서의 상기 1개 이상의 너트와 각각 서로 대응하도록 정렬되는 1개 이상의 제1 볼트 구멍; 및
    1개 이상의 제2 볼트 구멍이 형성되는 상판으로서, 상기 상판의 상기 1개 이상의 제2 볼트 구멍은 상기 유도 구조체에서의 상기 1개 이상의 제1 볼트 구멍과 매칭되어, 1개 이상의 볼트 및 상기 1개 이상의 너트를 사용하여 상기 반도체 집적 회로를 상기 인쇄 회로 기판 상에 고정시키는 상판을 포함하는 것을 특징으로 하는 반도체 집적회로 설치용 테스트 보드.
  2. 제1항에 있어서,
    상기 반도체 집적 회로는 리드선 없는 패키지인 것을 특징으로 하는 반도체 집적회로 설치용 테스트 보드.
  3. 제1항에 있어서,
    상기 상판은 미가공(blank) 프로토타입 보드를 포함하는 것을 특징으로 하는 반도체 집적회로 설치용 테스트 보드.
  4. 제1항에 있어서,
    상기 유도 구조체는 상기 중심 개구를 둘러싼 상호 연결된 구조인 것을 특징으로 하는 반도체 집적회로 설치용 테스트 보드.
  5. 제1항에 있어서,
    상기 유도 구조체는 유리 섬유 강화 에폭시 적층판을 포함하는 것을 특징으로 하는 반도체 집적회로 설치용 테스트 보드.
  6. 제1항에 있어서,
    시험 설비를 연결하도록 배치되는 다수의 커넥터;
    상기 다수의 커넥터를 상기 다수의 용접 패드에 연결하도록 배치되는 다수의 리드선; 및
    상기 시험 설비를 왕복하는 신호를 조절하도록 배치되고, 커패시터, 인덕터, 저항기, 다이오드, 및 액티브 소자 중의 하나 이상을 포함하는 다수의 회로 소자 중 하나 이상을 더 포함하는 것을 특징으로 하는 반도체 집적회로 설치용 테스트 보드.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020210050540A 2020-05-18 2021-04-19 반도체 집적 회로 설치용 테스트 보드 및 설치 방법 KR102572419B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/877,405 2020-05-18
US16/877,405 US11350525B2 (en) 2020-05-18 2020-05-18 Method and apparatus for mounting a DUT on a test board without use of socket or solder

Publications (2)

Publication Number Publication Date
KR20210142538A KR20210142538A (ko) 2021-11-25
KR102572419B1 true KR102572419B1 (ko) 2023-08-30

Family

ID=78512303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210050540A KR102572419B1 (ko) 2020-05-18 2021-04-19 반도체 집적 회로 설치용 테스트 보드 및 설치 방법

Country Status (4)

Country Link
US (1) US11350525B2 (ko)
KR (1) KR102572419B1 (ko)
CN (1) CN113687207B (ko)
TW (1) TWI774101B (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528462A (en) 1994-06-29 1996-06-18 Pendse; Rajendra D. Direct chip connection using demountable flip chip package
JP2891539B2 (ja) 1989-06-09 1999-05-17 ラビナル コンポーネンツ アンド システムズ，インコーポレイティド 改良型電気コネクタおよび該コネクタを一体化したｉｃチップ・テスタ
US20050085034A1 (en) 2002-07-26 2005-04-21 Masayuki Akiba Encapsulated stack of dice and support therefor
JP2007010477A (ja) 2005-06-30 2007-01-18 Fujitsu Ltd 集積回路及び回路ボード
US20100171508A1 (en) 2008-10-03 2010-07-08 Nexus Technology, Inc. In-Circuit Test Assembly
US20100297857A1 (en) * 2009-05-22 2010-11-25 Toshiyasu Ito Substrate connecting connector and semiconductor device socket, cable connector, and board-to-board connector having substrate connecting connector
JP5232593B2 (ja) 2008-10-20 2013-07-10 株式会社日本マイクロニクス 電気的接続装置
KR101683018B1 (ko) 2015-07-03 2016-12-07 주식회사 오킨스전자 러버 콘택의 테스트 보드, 및 이를 포함하는 번인 테스트 소켓

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5232593B2 (ko) * 1973-09-06 1977-08-23
JP2003519358A (ja) * 1998-06-16 2003-06-17 インフィネオン テクノロジース アクチエンゲゼルシャフト 集積回路コンポーネントにおける電気信号の測定および分析装置
US6887723B1 (en) * 1998-12-04 2005-05-03 Formfactor, Inc. Method for processing an integrated circuit including placing dice into a carrier and testing
US6586684B2 (en) 2001-06-29 2003-07-01 Intel Corporation Circuit housing clamp and method of manufacture therefor
US20040000428A1 (en) 2002-06-26 2004-01-01 Mirng-Ji Lii Socketless package to circuit board assemblies and methods of using same
US7108535B1 (en) * 2005-07-12 2006-09-19 Spansion, Llc Integrated circuit test socket
KR101391794B1 (ko) * 2007-12-31 2014-05-07 (주) 미코에스앤피 프로브 유닛 및 프로브 카드
JP2010129505A (ja) * 2008-12-01 2010-06-10 Elpida Memory Inc Ｉｃソケットおよびｉｃソケット用ガイドプレート
TWM366073U (en) * 2009-06-05 2009-10-01 Chunghwa Prec Test Tech Co Ltd Improved non-soldering assembly structure of IC substrate
KR101088588B1 (ko) * 2010-12-03 2011-12-06 삼성전자주식회사 멀티 칩 패키지 테스트 장치 및 테스트 방법
KR101182361B1 (ko) * 2011-02-10 2012-09-20 주식회사 대성엔지니어링 반도체소자 캐리어유닛
JP2014199220A (ja) * 2013-03-29 2014-10-23 富士通セミコンダクター株式会社 テストボード及び試験装置
TWM474140U (zh) * 2013-04-16 2014-03-11 Mpi Corp 使用在探針卡上的具高度調整之檢測裝置
CN104950250A (zh) * 2015-07-29 2015-09-30 江苏杰进微电子科技有限公司 集成电路ic测试头及其装置
KR101819569B1 (ko) * 2016-04-01 2018-01-18 주식회사 에스디에이 프로브 카드
US10393802B2 (en) * 2017-06-14 2019-08-27 Nuvoton Technology Corporation System and method for adaptive testing of semiconductor product
TWI714332B (zh) * 2019-11-01 2020-12-21 美商第一檢測有限公司 環境控制設備及晶片測試系統
TWI745775B (zh) * 2019-11-01 2021-11-11 美商第一檢測有限公司 晶片測試裝置及晶片測試系統

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2891539B2 (ja) 1989-06-09 1999-05-17 ラビナル コンポーネンツ アンド システムズ，インコーポレイティド 改良型電気コネクタおよび該コネクタを一体化したｉｃチップ・テスタ
US5528462A (en) 1994-06-29 1996-06-18 Pendse; Rajendra D. Direct chip connection using demountable flip chip package
US20050085034A1 (en) 2002-07-26 2005-04-21 Masayuki Akiba Encapsulated stack of dice and support therefor
JP2007010477A (ja) 2005-06-30 2007-01-18 Fujitsu Ltd 集積回路及び回路ボード
US20100171508A1 (en) 2008-10-03 2010-07-08 Nexus Technology, Inc. In-Circuit Test Assembly
JP5232593B2 (ja) 2008-10-20 2013-07-10 株式会社日本マイクロニクス 電気的接続装置
US20100297857A1 (en) * 2009-05-22 2010-11-25 Toshiyasu Ito Substrate connecting connector and semiconductor device socket, cable connector, and board-to-board connector having substrate connecting connector
KR101683018B1 (ko) 2015-07-03 2016-12-07 주식회사 오킨스전자 러버 콘택의 테스트 보드, 및 이를 포함하는 번인 테스트 소켓

Also Published As

Publication number Publication date
TWI774101B (zh) 2022-08-11
US11350525B2 (en) 2022-05-31
CN113687207A (zh) 2021-11-23
US20210360787A1 (en) 2021-11-18
CN113687207B (zh) 2023-09-12
TW202144781A (zh) 2021-12-01
KR20210142538A (ko) 2021-11-25

Similar Documents

Publication Publication Date Title
US6812048B1 (en) Method for manufacturing a wafer-interposer assembly
US6392428B1 (en) Wafer level interposer
US8125792B2 (en) Substrate for wiring, semiconductor device for stacking using the same, and stacked semiconductor module
TWI416121B (zh) 探針卡
JP2016026298A (ja) 微細回路用フレキシブル・スペース・トランスフォーマ・アセンブリ
US20030235044A1 (en) Electronic circuit board manufacturing process and associated apparatus
US6249114B1 (en) Electronic component continuity inspection method and apparatus
TWI404938B (zh) 探針卡
JP2004347591A (ja) 集積回路用プローブ・カード
KR102572419B1 (ko) 반도체 집적 회로 설치용 테스트 보드 및 설치 방법
US20120187972A1 (en) Wafer level testing structure
JP2001357914A (ja) 電気回路基板に対する同軸ケーブルの接続構造
US8094460B2 (en) Orientation-tolerant land pattern and method of manufacturing the same
US7269029B2 (en) Rapid fire test board
KR20050030553A (ko) 웨이퍼의 인쇄 배선 기판상의 실장방법
US20080232074A1 (en) Circuit Card Assembly Including Individually Testable Layers
JP2008060162A (ja) ランドパターンの設計の適否を試験する実装試験装置及びその実装試験方法
JP3128442B2 (ja) バーンイン試験用ボード
KR20010093811A (ko) 집적회로 칩 캐리어
KR101438715B1 (ko) 미세피치를 갖는 컨택조립체, 컨택반조립체 및 컨택조립체의 제조방법
JPS6340391A (ja) 表面実装プリント配線板
JPH03229169A (ja) プリント配線板の電気的検査方法
Krug 4961053 Circuit arrangement for testing integrated circuit components
Tada et al. 4961052 Probing plate for wafer testing
Harwood et al. 4961050 Test fixture for microstrip assemblies

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right