KR102567556B1 - Method for manufacturing a semiconductor device, semiconductor device manufacturing device used therein and parts for the semiconductor device manufacturing device used therein - Google Patents

Method for manufacturing a semiconductor device, semiconductor device manufacturing device used therein and parts for the semiconductor device manufacturing device used therein Download PDF

Info

Publication number
KR102567556B1
KR102567556B1 KR1020230018720A KR20230018720A KR102567556B1 KR 102567556 B1 KR102567556 B1 KR 102567556B1 KR 1020230018720 A KR1020230018720 A KR 1020230018720A KR 20230018720 A KR20230018720 A KR 20230018720A KR 102567556 B1 KR102567556 B1 KR 102567556B1
Authority
KR
South Korea
Prior art keywords
quartz
ring
semiconductor device
peak
semiconductor substrate
Prior art date
Application number
KR1020230018720A
Other languages
Korean (ko)
Inventor
용일구
Original Assignee
에스케이엔펄스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이엔펄스 주식회사 filed Critical 에스케이엔펄스 주식회사
Priority to KR1020230018720A priority Critical patent/KR102567556B1/en
Application granted granted Critical
Publication of KR102567556B1 publication Critical patent/KR102567556B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32467—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Glass Compositions (AREA)

Abstract

실시예는 석영을 포함하고, 적외선 분광법에 의해서 측정되는 3500 ㎝-1 내지 3770㎝-1에서 제 1 피크의 최대 흡광도가 20% 내지 45%인 반도체 소자 제조 장치용 부품을 제공한다.An embodiment provides a component for a semiconductor device manufacturing apparatus comprising quartz and having a maximum absorbance of a first peak of 20% to 45% at 3500 cm -1 to 3770 cm -1 measured by infrared spectroscopy.

Description

반도체 소자의 제조 방법, 이에 사용되는 반도체 소자 제조 장치 및 이에 사용되는 반도체 소자 제조 장치용 부품{Method for manufacturing a semiconductor device, semiconductor device manufacturing device used therein and parts for the semiconductor device manufacturing device used therein}Method for manufacturing a semiconductor device, semiconductor device manufacturing device used therein and parts for the semiconductor device manufacturing device used therein}

실시예는 반도체 소자의 제조 방법, 이에 사용되는 반도체 소자 제조 장치 및 이에 사용되는 반도체 소자 제조 장치용 부품에 관한 것이다.Embodiments relate to a method for manufacturing a semiconductor element, a semiconductor element manufacturing apparatus used therein, and a component for the semiconductor element manufacturing apparatus used therein.

일반적으로 IC, LSI, 액정표시소자 등의 반도체 소자의 제조 공정에서 플라즈마 에칭이나 CVD장치의 클리닝 용도로 불소계, 염소계 등의 부식성 가스가 다양하게 이용되고 있다. 불소계 가스에는 CF4, C2F6, C3F8, CF3/CF4, SF5 등이 있고, 염소계 가스에는 Cl2, BCl3, CCl4 등이 있다. 더 나아가 HF, F2, NF3 등을 이용하는 것도 제안되고 있다.In general, various corrosive gases such as fluorine and chlorine are used for plasma etching or cleaning of CVD devices in the manufacturing process of semiconductor devices such as ICs, LSIs, and liquid crystal displays. Fluorine-based gases include CF 4 , C 2 F 6 , C 3 F 8 , CF 3 /CF 4 , and SF 5 , and chlorine-based gases include Cl 2 , BCl 3 , and CCl 4 . Furthermore, it is proposed to use HF, F 2 , NF 3 and the like.

이와 같은 부식성 가스를 이용하는 장치의 용기, 내벽, 부품 등에서 상기 가 스 또는 상기 가스를 포함하는 플라즈마에 접촉하는 챔버 내벽 부재로는 석영, 알루미나, 질화알루미늄, 이트리아 등의 세라믹스 또는 알루미늄, 알루미늄 합금, 스테인리스 등의 금속재료가 사용되고 있다. 그러나 이러한 부재들은 입계가 존재하기 때문에 입계가 먼저 부식이 되고, 장치 내의 파티클 발생의 원인이 되어 불량품을 만들게 되며, 챔버 자체의 수명이 줄어드는 등의 문제가 있다.In containers, inner walls, parts, etc. of devices using such corrosive gases, as chamber inner wall members that come into contact with the gas or plasma containing the gas, ceramics such as quartz, alumina, aluminum nitride, yttria, or aluminum, aluminum alloy, Metal materials such as stainless steel are used. However, since these members have grain boundaries, the grain boundaries are corroded first, causing particles to be generated in the device, resulting in defective products, and reducing the lifespan of the chamber itself.

한국공개특허 제2006-0044497호에는, 질화규소, 실리카 및 2a 또는 3a족 산화물 분말과 산화지르코늄 분말의 혼합물을 만들고, 이를 석영기재에 용사하여 비정질의 질소함유된 용사막을 제조하는 방법이 기재되어 있다. 그리고, 한국공개특허 제2002-121047호에는 내식성이 있는 Al2O3, CaO, MgO, ZrO, BaO 등을 함유하는 비정질 유리재료를 이용하는 것이 제안되었다.Korean Patent Publication No. 2006-0044497 discloses a method of preparing a mixture of silicon nitride, silica, 2a or 3a group oxide powder, and zirconium oxide powder, and spraying it on a quartz substrate to prepare an amorphous nitrogen-containing thermal sprayed coating. In addition, Korean Patent Publication No. 2002-121047 proposes to use an amorphous glass material containing Al 2 O 3 , CaO, MgO, ZrO, BaO, etc. having corrosion resistance.

실시예는 반도체 기판 상에 디펙이 발생하는 것을 효율적으로 억제하는 반도체 소자의 제조 방법, 이에 사용되는 반도체 소자 제조 장치 및 이에 사용되는 반도체 소자 제조 장치용 부품을 제공하고자 한다.Embodiments are intended to provide a method for manufacturing a semiconductor device that efficiently suppresses the occurrence of defects on a semiconductor substrate, a semiconductor device manufacturing device used therein, and a component for the semiconductor device manufacturing device used therein.

실시예에 따른 반도체 소자의 제조 방법은 반도체 소자 제조 장치에 반도체 기판을 배치하는 단계; 및 상기 반도체 기판을 처리하는 단계;를 포함하고, 상기 반도체 소자 제조 장치는 반도체 기판을 지지하고, 상기 반도체 기판 아래에 배치되는 정전 척; 상기 반도체 기판 상에 배치되는 상부 전극; 상기 반도체 기판의 주위를 둘러싸고, 상기 정전 척에 배치되는 포커스 링; 및 상기 포커스 링에 인접하여 배치되는 쿼츠 부품을 포함하고, 상기 쿼츠 부품은 석영을 포함하고, 상기 쿼츠 부품에서, 적외선 분광법에 의해서 측정되는 3500 ㎝-1 내지 3770㎝-1에서 제 1 피크의 최대 흡광도가 20% 내지 45%이다.A method of manufacturing a semiconductor device according to an embodiment includes disposing a semiconductor substrate in a semiconductor device manufacturing apparatus; and processing the semiconductor substrate; wherein the semiconductor device manufacturing apparatus includes an electrostatic chuck supporting the semiconductor substrate and disposed below the semiconductor substrate; an upper electrode disposed on the semiconductor substrate; a focus ring surrounding the semiconductor substrate and disposed on the electrostatic chuck; and a quartz component disposed adjacent to the focus ring, wherein the quartz component includes quartz, and in the quartz component, a maximum of a first peak at 3500 cm −1 to 3770 cm −1 measured by infrared spectroscopy The absorbance is between 20% and 45%.

일 실시예에 따른 반도체 소자의 제조 방법에 있어서, 상기 쿼츠 부품에서, 자외선 분광 광도계에 의해서 측정되는 235㎚ 내지 245㎚에서, 제 2 피크의 최대 흡광도가 5% 내지 20%일 수 있다.In the method of manufacturing a semiconductor device according to an embodiment, in the quartz part, the maximum absorbance of the second peak at 235 nm to 245 nm measured by an ultraviolet spectrophotometer may be 5% to 20%.

일 실시예에 따른 반도체 소자의 제조 방법에 있어서, 상기 쿼츠 부품에서, KS L ISO14704에 의해서 측정되는 3곡점 강도가 110 MPa 초과일 수 있다.In the manufacturing method of a semiconductor device according to an embodiment, in the quartz part, the strength of the three bending points measured by KS L ISO14704 may be greater than 110 MPa.

일 실시예에 따른 반도체 소자의 제조 방법에 있어서, 상기 쿼츠 부품에서, 압축 강도가 400 MPa 초과일 수 있다.In the method of manufacturing a semiconductor device according to an embodiment, the quartz component may have a compressive strength of greater than 400 MPa.

일 실시예에 따른 반도체 소자의 제조 방법에 있어서, 상기 쿼츠 부품에서, 탄성율이 70GPa 내지 76GPa이고, 포아송비가 0.16 내지 0.17일 수 있다.In the method of manufacturing a semiconductor device according to an embodiment, the quartz part may have an elastic modulus of 70 GPa to 76 GPa and a Poisson's ratio of 0.16 to 0.17.

실시예에 따른 반도체 소자 제조 장치는 반도체 기판을 지지하고, 상기 반도체 기판 아래에 배치되는 정전 척; 상기 반도체 기판 상에 배치되는 상부 전극; 상기 반도체 기판의 주위를 둘러싸고, 상기 정전 척에 배치되는 포커스 링; 및 상기 포커스 링에 인접하여 배치되는 쿼츠 부품을 포함하고, 석영을 포함하고, 적외선 분광법에 의해서 측정되는 3500 ㎝-1 내지 3770㎝-1에서 제 1 피크의 최대 흡광도가 20% 내지 45%이다.An apparatus for manufacturing a semiconductor device according to an embodiment includes an electrostatic chuck supporting a semiconductor substrate and disposed below the semiconductor substrate; an upper electrode disposed on the semiconductor substrate; a focus ring surrounding the semiconductor substrate and disposed on the electrostatic chuck; and a quartz component disposed adjacent to the focus ring, including quartz, and having a maximum absorbance of a first peak between 3500 cm -1 and 3770 cm -1 measured by infrared spectroscopy of 20% to 45%.

일 실시예에 따른 반도체 소자 제조 장치에 있어서, 상부 전극 및 상기 반도체 기판 사이에 불소계 기체로부터 유래되는 플라즈마를 포함하는 플라즈마 한정 영역이 형성되고, 상기 쿼츠 부품은 상기 플라즈마 한정 영역에 인접할 수 있다.In the semiconductor device manufacturing apparatus according to an embodiment, a plasma confinement region containing plasma derived from a fluorine-based gas is formed between an upper electrode and the semiconductor substrate, and the quartz component may be adjacent to the plasma confinement region.

일 실시예에 따른 반도체 소자 제조 장치에 있어서, 상기 쿼츠 부품은 상기 포커스 링의 주위를 따라서 배치되는 제 1 쿼츠 링; 및 상기 제 1 쿼츠 링의 주위를 따라 배치되는 제 2 쿼츠 링을 포함하고, 상기 제 1 쿼츠 링 및 상기 제 2 쿼츠 링에서, 자외선 분광 광도계에 의해서 측정되는 235㎚ 내지 245㎚에서, 제 2 피크의 최대 흡광도가 5% 내지 20%일 수 있다.In the semiconductor device manufacturing apparatus according to an embodiment, the quartz part includes a first quartz ring disposed along the periphery of the focus ring; And a second quartz ring disposed along the periphery of the first quartz ring, wherein in the first quartz ring and the second quartz ring, at 235 nm to 245 nm measured by an ultraviolet spectrophotometer, a second peak The maximum absorbance of may be 5% to 20%.

실시예에 따른 반도체 소자 제조 장치용 부품은 석영을 포함하고, 적외선 분광법에 의해서 측정되는 3500 ㎝-1 내지 3770㎝-1에서 제 1 피크의 최대 흡광도가 20% 내지 45%이다.A component for a semiconductor device manufacturing apparatus according to an embodiment includes quartz, and has a maximum absorbance of a first peak of 20% to 45% at 3500 cm -1 to 3770 cm -1 measured by infrared spectroscopy.

실시예에 따른 반도체 소자 제조 장치는 상기 쿼츠 부품이 장착될 수 있도록 구성될 수 있다.A semiconductor device manufacturing apparatus according to an embodiment may be configured to mount the quartz part.

실시예에 따른 반도체 소자의 제조 방법은 적절한 함량으로 히드록시기를 포함하는 쿼츠 부품을 사용한다. 또한, 실시예에 따른 반도체 소자의 제조 방법은 적절한 함량으로 염소를 포함하는 쿼츠 부품을 사용한다.The manufacturing method of the semiconductor device according to the embodiment uses a quartz component including a hydroxyl group in an appropriate amount. In addition, the manufacturing method of the semiconductor device according to the embodiment uses a quartz component containing chlorine in an appropriate amount.

이에 따라서, 상기 쿼츠 부품은 향상된 기계적 강도를 가지면서, 향상된 내마모성을 가질 수 있다. 이에 따라서, 실시예에 따른 반도체 소자의 제조 방법은 깨진 미분말에서 발생되는 디펙을 방지할 수 있다. 또한, 상기 쿼츠 부품은 장기간 사용될 수 있으므로, 실시예에 따른 반도체 소자의 제조 방법은 용이하게 반도체 소자를 제조할 수 있다.Accordingly, the quartz part may have improved wear resistance while having improved mechanical strength. Accordingly, the manufacturing method of the semiconductor device according to the embodiment can prevent defects generated in the broken fine powder. In addition, since the quartz part can be used for a long period of time, the method of manufacturing a semiconductor device according to the embodiment can easily manufacture a semiconductor device.

실시예에 따른 반도체 소자 제조 장치용 부품은 석영을 포함하고, 적절한 최대 흡광도를 가지는 제 1 피크를 가질 수 있다. 즉, 실시예에 따른 반도체 소자 제조 장치용 부품은 적절한 함량으로 히드록시기를 가질 수 있다. 즉, 실시예에 따른 반도체 소자 제조 장치용 부품은 적절한 함량으로 Si-OH 구조를 가질 수 있다.A component for a semiconductor device manufacturing apparatus according to an embodiment may include quartz and have a first peak having an appropriate maximum absorbance. That is, the component for the semiconductor device manufacturing apparatus according to the embodiment may have a hydroxyl group in an appropriate amount. That is, the component for the semiconductor device manufacturing apparatus according to the embodiment may have a Si-OH structure with an appropriate content.

또한, 실시예에 따른 반도체 소자 제조 장치용 부품은 적절한 최대 흡광도를 가지는 제 2 피크를 가질 수 있다. 즉, 실시예에 따른 반도체 소자 제조 장치용 부품은 적절한 함량으로 염소기를 가질 수 있다. In addition, the component for a semiconductor device manufacturing apparatus according to the embodiment may have a second peak having an appropriate maximum absorbance. That is, the component for the semiconductor device manufacturing apparatus according to the embodiment may have a chlorine group in an appropriate amount.

이에 따라서, 실시예에 따른 반도체 소자 제조 장치용 부품은 적절한 기계적 물성을 가질 수 있다.Accordingly, the component for the semiconductor device manufacturing apparatus according to the embodiment may have appropriate mechanical properties.

특히, 실시예에 따른 반도체 소자 제조 장치용 부품은 적절한 3곡점 강도, 적절한 모드 경도, 적절한 압축 강도, 적절한 탄성율 및/또는 적절한 포아송비를 가질 수 있다. 즉, 실시예에 따른 반도체 소자 제조 장치는 적절한 기계적 강도를 가지면서, 적절한 탄성율을 가질 수 있다. 이에 따라서, 실시예에 따른 반도체 소자 제조 장치는 부러짐 및 깨짐을 억제할 수 있다.Particularly, a component for a semiconductor device manufacturing apparatus according to an embodiment may have an appropriate tri-flex point strength, an appropriate mode hardness, an appropriate compressive strength, an appropriate modulus of elasticity, and/or an appropriate Poisson's ratio. That is, the semiconductor device manufacturing apparatus according to the exemplary embodiment may have appropriate mechanical strength and appropriate elastic modulus. Accordingly, the semiconductor device manufacturing apparatus according to the embodiment can suppress breakage and cracking.

실시예에 따른 반도체 소자 제조 장치용 부품은 제조 공정에서 부러짐 또는 깨짐에 의한 불량을 억제할 수 있다.The component for a semiconductor device manufacturing apparatus according to the embodiment can suppress defects due to breakage or cracking in a manufacturing process.

특히, 석영은 비평형상의 그물 구조를 가지는 비정질일 수 있다. 이러한 석영의 구조는 깨짐에 취약할 수 있다. 이때, 실시예에 따른 반도체 소자 제조 장치용 부품은 적절한 함량으로 히드록시기를 가지기 때문에, 강도를 적절하게 조절하고, 향상된 내 취성을 구현할 수 있다. 즉, 실시예에 따른 반도체 소자 제조 장치용 부품은 적절한 함량으로 히드록시기를 가지기 때문에, 상기 3곡점 강도를 적절히 낮추면서, 상기 압축 강도를 적절히 향상시킬 수 있다.In particular, quartz may be amorphous having a non-equilibrium network structure. This structure of quartz can be vulnerable to fracture. At this time, since the component for semiconductor device manufacturing apparatus according to the embodiment has a hydroxyl group in an appropriate amount, strength can be appropriately adjusted and improved resistance to brittleness can be implemented. That is, since the component for a semiconductor device manufacturing apparatus according to the embodiment has a hydroxyl group in an appropriate amount, the compressive strength can be appropriately improved while the strength of the three-fold point is appropriately lowered.

또한, 실시예에 따른 반도체 소자 제조 장치용 부품은 상기와 같이 적절한 함량으로 염소기를 포함하기 때문에, 향상된 내마모성을 가지면서도, 염소에 의한 반도체 기판의 오염을 최소화할 수 있다.In addition, since the component for a semiconductor device manufacturing apparatus according to the embodiment includes chlorine groups in an appropriate amount as described above, it is possible to minimize contamination of a semiconductor substrate by chlorine while having improved wear resistance.

이에 따라서, 실시예에 따른 반도체 소자의 제조 장치는 상기 쿼츠 부품을 포함하기 때문에, 깨진 미분말에서 발생되는 디펙을 방지할 수 있다. 이에 따라서, 실시예에 따른 반도체 소자의 제조 방법은 불량율이 낮은 반도체 소자를 제공할 수 있다.Accordingly, since the apparatus for manufacturing a semiconductor device according to the embodiment includes the quartz component, defects generated in the broken fine powder can be prevented. Accordingly, the method of manufacturing a semiconductor device according to the exemplary embodiment may provide a semiconductor device having a low defect rate.

또한, 실시예에 따른 반도체 소자 제조 장치용 부품은 상기와 같은 히드록시기 및 염소를 적절하게 포함하기 때문에, 상기 공정 부산물의 흡착을 억제할 수 있다. 또한, 실시예에 따른 반도체 소자 제조 장치용 부품은 상기 플라즈마에 의한 마모를 용이하게 억제할 수 있다.In addition, since the component for a semiconductor device manufacturing apparatus according to the embodiment appropriately includes the hydroxyl group and chlorine, adsorption of the process by-products may be suppressed. In addition, the parts for the semiconductor device manufacturing apparatus according to the embodiment can easily suppress wear caused by the plasma.

도 1은 일 실시예에 따른 제 1 쿼츠 링을 도시한 사시도이다.
도 2는 도 1에서 A-A'를 따라서 절단한 단면을 도시한 단면도이다.
도 3은 일 실시예에 따른 제 2 쿼츠 링을 도시한 사시도이다.
도 4는 도 3에서 B-B'를 따라서 절단한 단면을 도시한 단면도이다.
도 5는 일 실시예에 따른 커버 링을 도시한 사시도이다.
도 6은 도 5에서 C-C'를 따라서 절단한 단면을 도시한 단면도이다.
도 7은 일 실시예에 따른 반도체 소자 제조 장치를 도시한 도면이다.
도 8은 일 실시예에 따른 플라즈마 영역 한정 조립체를 도시한 단면도이다.
도 9는 일 실시예에 따른 상부 전극을 도시한 사시도이다.
도 10은 도 9에서 D-D'를 따라서 절단한 단면을 도시한 단면도이다.
도 11은 일 실시예에 따른 포커스 링을 도시한 사시도이다.
도 12는 도 11에서 E-E`를 따라서 절단한 단면을 도시한 단면도이다.1 is a perspective view showing a first quartz ring according to an embodiment.
FIG. 2 is a cross-sectional view showing a cross section taken along line A-A' in FIG. 1;
Figure 3 is a perspective view showing a second quartz ring according to an embodiment.
FIG. 4 is a cross-sectional view showing a cross section taken along line BB′ in FIG. 3 .
5 is a perspective view illustrating a cover ring according to an exemplary embodiment.
6 is a cross-sectional view showing a cross section taken along line C-C' in FIG. 5;
7 is a diagram illustrating a semiconductor device manufacturing apparatus according to an exemplary embodiment.
8 is a cross-sectional view illustrating a plasma region confinement assembly according to an exemplary embodiment.
9 is a perspective view illustrating an upper electrode according to an exemplary embodiment.
FIG. 10 is a cross-sectional view showing a cross section taken along line DD′ in FIG. 9 .
11 is a perspective view illustrating a focus ring according to an exemplary embodiment.
FIG. 12 is a cross-sectional view showing a cross section taken along line EE′ in FIG. 11 .

실시 예의 설명에 있어서, 각 부, 면, 층 또는 기판 등이 각 부, 면, 층 또는 기판 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.In the description of the embodiment, in the case where each part, surface, layer, or substrate is described as being formed "on" or "under" each part, surface, layer, or substrate, "On" and "under" include both "directly" and "indirectly" formation. In addition, the criterion for the top or bottom of each component will be described based on the drawings. The size of each component in the drawings may be exaggerated for description, and does not mean a size actually applied.

실시예에 따른 제 1 쿼츠 링은 반도체 소자를 제조하기 위한 제조 장치에 사용되는 부품일 수 있다. 즉, 상기 제 1 쿼츠 링은 상기 반도체 소자 제조 장치의 일부를 구성하는 부품일 수 있다.The first quartz ring according to the embodiment may be a component used in a manufacturing apparatus for manufacturing a semiconductor device. That is, the first quartz ring may be a component constituting a part of the semiconductor device manufacturing apparatus.

실시예에 따른 제 2 쿼츠 링은 반도체 소자를 제조하기 위한 제조 장치에 사용되는 부품일 수 있다. 즉, 상기 제 2 쿼츠 링은 상기 반도체 소자 제조 장치의 일부를 구성하는 부품일 수 있다.The second quartz ring according to the embodiment may be a component used in a manufacturing apparatus for manufacturing a semiconductor device. That is, the second quartz ring may be a component constituting a part of the semiconductor device manufacturing apparatus.

실시예에 따른 커버 링은 반도체 소자를 제조하기 위한 제조 장치에 사용되는 부품일 수 있다. 즉, 상기 커버 링은 상기 반도체 소자 제조 장치의 일부를 구성하는 부품일 수 있다.The cover ring according to the embodiment may be a component used in a manufacturing apparatus for manufacturing a semiconductor device. That is, the cover ring may be a component constituting a part of the semiconductor device manufacturing apparatus.

상기 제 1 쿼츠 링, 상기 제 2 쿼츠 링 및 상기 커버 링은 반도체 소자를 제조하기 위한 플라즈마 처리 장치에 사용되는 부품일 수 있다. 상기 제 1 쿼츠 링, 상기 제 2 쿼츠 링 및 상기 커버 링은 반도체 기판을 선택적으로 에칭하기 위한 플라즈마 에칭 장치에 사용되는 부품일 수 있다.The first quartz ring, the second quartz ring, and the cover ring may be components used in a plasma processing apparatus for manufacturing a semiconductor device. The first quartz ring, the second quartz ring, and the cover ring may be components used in a plasma etching apparatus for selectively etching a semiconductor substrate.

상기 제 1 쿼츠 링, 상기 제 2 쿼츠 링 및 상기 커버 링은 상기 반도체 소자 제조 장치에 사용되는 절연 링일 수 있다. 상기 제 1 쿼츠 링, 상기 제 2 쿼츠 링 및 상기 커버 링은 상기 반도체 소자 제조 장치에 사용되는 절연 부품일 수 있다.The first quartz ring, the second quartz ring, and the cover ring may be insulating rings used in the semiconductor device manufacturing apparatus. The first quartz ring, the second quartz ring, and the cover ring may be insulating parts used in the semiconductor device manufacturing apparatus.

또한, 상기 제 1 쿼츠 링 및 상기 제 2 쿼츠 링은 웨이퍼를 수용하고, 플라즈마 영역을 한정하는 어셈블리의 일부를 구성하는 부품일 수 있다.In addition, the first quartz ring and the second quartz ring may be components constituting a part of an assembly accommodating a wafer and defining a plasma region.

도 1은 일 실시예에 따른 제 1 쿼츠 링을 도시한 사시도이다. 도 2는 도 1에서 A-A'를 따라서 절단한 단면을 도시한 단면도이다. 도 3은 일 실시예에 따른 제 2 쿼츠 링을 도시한 사시도이다. 도 4는 도 3에서 B-B'를 따라서 절단한 단면을 도시한 단면도이다. 도 5는 일 실시예에 따른 커버 링을 도시한 사시도이다. 도 6은 도 5에서 C-C'를 따라서 절단한 단면을 도시한 단면도이다. 도 7은 일 실시예에 따른 반도체 소자 제조 장치를 도시한 도면이다. 도 8은 일 실시예에 따른 플라즈마 영역 한정 조립체를 도시한 단면도이다. 도 9는 일 실시예에 따른 상부 전극을 도시한 사시도이다. 도 10 도 9에서 D-D'를 따라서 절단한 단면을 도시한 단면도이다. 도 11은 일 실시예에 따른 포커스 링을 도시한 사시도이다. 도 12는 도 11에서 E-E`를 따라서 절단한 단면을 도시한 단면도이다.1 is a perspective view showing a first quartz ring according to an embodiment. FIG. 2 is a cross-sectional view showing a cross section taken along line A-A' in FIG. 1; Figure 3 is a perspective view showing a second quartz ring according to an embodiment. FIG. 4 is a cross-sectional view showing a cross section taken along line BB′ in FIG. 3 . 5 is a perspective view illustrating a cover ring according to an exemplary embodiment. 6 is a cross-sectional view showing a cross section taken along line C-C' in FIG. 5; 7 is a diagram illustrating a semiconductor device manufacturing apparatus according to an exemplary embodiment. 8 is a cross-sectional view illustrating a plasma region confinement assembly according to an exemplary embodiment. 9 is a perspective view illustrating an upper electrode according to an exemplary embodiment. 10 is a cross-sectional view showing a cross section taken along line D-D' in FIG. 9; 11 is a perspective view illustrating a focus ring according to an exemplary embodiment. 12 is a cross-sectional view showing a cross section taken along line E-E′ in FIG. 11;

도 1 및 도 2를 참조하면, 상기 제 1 쿼츠 링(240)은 링 형상을 가질 수 있다. 상기 제 1 쿼츠 링(240)은 반도체 기판 및 포커스 링을 수용하기 위한 공간(245)을 포함할 수 있다. 즉, 상기 제 1 쿼츠 링(240)은 링 내측(245)에 상기 반도체 기판 및 상기 포커스 링을 수용할 수 있다. 또한, 상기 제 1 쿼츠 링(240)은 링 내측(245)에 제 2 쿼츠 링(250)을 수용할 수 있다.Referring to FIGS. 1 and 2 , the first quartz ring 240 may have a ring shape. The first quartz ring 240 may include a space 245 for accommodating a semiconductor substrate and a focus ring. That is, the first quartz ring 240 may accommodate the semiconductor substrate and the focus ring inside the ring 245 . In addition, the first quartz ring 240 may accommodate the second quartz ring 250 inside the ring 245 .

상기 제 1 쿼츠 링(240)은 제 1 상면(241), 제 1 하면(242), 제 1 내주면(244) 및 제 1 외주면(243)을 포함할 수 있다.The first quartz ring 240 may include a first upper surface 241 , a first lower surface 242 , a first inner circumferential surface 244 and a first outer circumferential surface 243 .

상기 제 1 내주면(244)은 상기 제 1 상면(241)으로부터 상기 제 1 하면(242)으로 연장될 수 있다. 상기 제 1 내주면(244)은 상기 링 내측(245)에 배치된다.The first inner circumferential surface 244 may extend from the first upper surface 241 to the first lower surface 242 . The first inner circumferential surface 244 is disposed on the inner side 245 of the ring.

상기 제 1 외주면(243)은 상기 제 1 상면(241)으로부터 상기 제 1 하면(242)으로 연장될 수 있다. 상기 제 1 외주면(243)은 상기 링 외측에 배치된다.The first outer circumferential surface 243 may extend from the first upper surface 241 to the first lower surface 242 . The first outer circumferential surface 243 is disposed outside the ring.

상기 제 1 쿼츠 링(240)의 폭은 약 10㎜ 내지 약 100㎜일 수 있다. 상기 제 1 쿼츠 링(240)의 높이는 약 30㎜ 내지 약 300㎜일 수 있다.The first quartz ring 240 may have a width of about 10 mm to about 100 mm. The height of the first quartz ring 240 may be about 30 mm to about 300 mm.

도 3 및 도 4를 참조하면, 상기 제 2 쿼츠 링(250)은 링 형상을 가질 수 있다. 상기 제 2 쿼츠 링(250)은 상기 반도체 기판 및 상기 포커스 링을 수용하기 위한 공간(255)을 포함할 수 있다. 즉, 상기 제 2 쿼츠 링(250)은 상기 링 내측(255)에 상기 반도체 기판 및 상기 포커스 링을 수용할 수 있다.Referring to FIGS. 3 and 4 , the second quartz ring 250 may have a ring shape. The second quartz ring 250 may include a space 255 for accommodating the semiconductor substrate and the focus ring. That is, the second quartz ring 250 may accommodate the semiconductor substrate and the focus ring inside the ring 255 .

또한, 상기 제 2 쿼츠 링(250)은 상기 링 내측(255)에 정전 척을 수용할 수 있다. 상기 제 2 쿼츠 링(250)은 상기 정전 척의 주위를 둘러쌀 수 있다.In addition, the second quartz ring 250 may accommodate an electrostatic chuck inside the ring inner side 255 . The second quartz ring 250 may surround the electrostatic chuck.

상기 제 2 쿼츠 링(250)은 제 2 상면(251), 제 2 하면(252), 제 2 내주면(254) 및 제 2 외주면(253)을 포함할 수 있다.The second quartz ring 250 may include a second upper surface 251 , a second lower surface 252 , a second inner circumferential surface 254 , and a second outer circumferential surface 253 .

상기 제 2 내주면(254)은 상기 제 2 상면(251)으로부터 상기 제 2 하면(252)으로 연장될 수 있다. 상기 제 2 내주면(254)은 상기 링 내측(255)에 배치된다.The second inner circumferential surface 254 may extend from the second upper surface 251 to the second lower surface 252 . The second inner circumferential surface 254 is disposed on the inner side 255 of the ring.

상기 제 2 외주면(253)은 상기 제 2 상면(251)으로부터 상기 제 2 하면(252)으로 연장될 수 있다. 상기 제 2 외주면(253)은 상기 링 외측에 배치된다.The second outer circumferential surface 253 may extend from the second upper surface 251 to the second lower surface 252 . The second outer circumferential surface 253 is disposed outside the ring.

상기 제 2 쿼츠 링(250)의 폭은 약 10㎜ 내지 약 100㎜일 수 있다. 상기 제 1 쿼츠 링(240)의 높이는 약 10㎜ 내지 약 300㎜일 수 있다.The second quartz ring 250 may have a width of about 10 mm to about 100 mm. The height of the first quartz ring 240 may be about 10 mm to about 300 mm.

도 5 및 도 6을 참조하면, 상기 커버 링(260)은 링 형상을 가질 수 있다. 또한, 상기 커버 링(260)은 플레이트 형상을 가질 수 있다.Referring to FIGS. 5 and 6 , the cover ring 260 may have a ring shape. Also, the cover ring 260 may have a plate shape.

상기 커버 링(260)은 상기 정전 척을 수용하기 위한 공간(265)을 포함할 수 있다. 상기 커버 링(260)의 내측(265)에 상기 정전 척 및 상기 제 2 쿼츠 링(250)이 배치될 수 있다.The cover ring 260 may include a space 265 for accommodating the electrostatic chuck. The electrostatic chuck and the second quartz ring 250 may be disposed on an inner side 265 of the cover ring 260 .

또한, 상기 커버 링(260)은 공정 부산물이 배출되기 위한 오픈 영역(266)을 더 포함한다. 상기 오픈 영역(266)은 상기 공정 부산물을 배출하기 위한 배출부에 대응하여 형성될 수 있다.In addition, the cover ring 260 further includes an open area 266 through which process by-products are discharged. The open area 266 may be formed to correspond to a discharge portion for discharging the process by-products.

상기 커버 링(260)은 제 3 상면(261), 제 3 하면(262), 제 3 내주면(264), 제 3 외주면(263) 및 내부면(267)을 포함할 수 있다.The cover ring 260 may include a third upper surface 261 , a third lower surface 262 , a third inner circumferential surface 264 , a third outer circumferential surface 263 , and an inner surface 267 .

상기 제 3 내주면(264)은 상기 제 3 상면(261)으로부터 상기 제 3 하면(262)으로 연장될 수 있다. 상기 제 3 외주면(263)은 상기 제 3 상면(261)으로부터 상기 제 3 하면(262)으로 연장될 수 있다. 상기 내부면은 상기 제 3 상면(261)으로부터 상기 제 3 하면(262)으로 연장될 수 있다. 상기 내부면(267)은 상기 오픈 영역(266)의 내측에 배치될 수 있다. The third inner circumferential surface 264 may extend from the third upper surface 261 to the third lower surface 262 . The third outer circumferential surface 263 may extend from the third upper surface 261 to the third lower surface 262 . The inner surface may extend from the third upper surface 261 to the third lower surface 262 . The inner surface 267 may be disposed inside the open area 266 .

상기 커버 링(260)의 폭은 약 100㎜ 내지 약 300㎜일 수 있다. 상기 커버 링(260)의 폭은 약 150㎜ 내지 약 300㎜일 수 있다. 상기 커버 링(260)의 두께는 약 10㎜ 내지 약 100㎜일 수 있다.The width of the cover ring 260 may be about 100 mm to about 300 mm. The width of the cover ring 260 may be about 150 mm to about 300 mm. The cover ring 260 may have a thickness of about 10 mm to about 100 mm.

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 석영을 포함한다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 상기 석영을 주성분으로 포함할 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 상기 석영을 99wt% 이상의 함량으로 포함할 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 상기 석영을 99.99wt% 이상의 함량으로 포함할 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 실질적으로 상기 석영으로 이루어질 수 있다.The first quartz ring 240, the second quartz ring 250 and/or the cover ring 260 include quartz. The first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may include the quartz as a main component. The first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may include the quartz in an amount of 99wt% or more. The first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may include the quartz in an amount of 99.99wt% or more. The first quartz ring 240, the second quartz ring 250 and/or the cover ring 260 may be substantially made of the quartz.

상기 석영은 육방정계 절정형을 가질 수 있다. 상기 석영은 망상형 이산화 규소로 이루어질 수 있다. 즉, 상기 석영은 실리콘과 산소가 1:2로 구성된 결정 구조를 가질 수 있다. 상기 석영의 화학식은 SiO2 일 수 있다.The quartz may have a hexagonal crystal shape. The quartz may be made of reticulated silicon dioxide. That is, the quartz may have a crystal structure composed of silicon and oxygen in a ratio of 1:2. The chemical formula of the quartz may be SiO 2 .

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 수소를 포함할 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 히드록시기를 포함할 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 Si-OH 구조를 포함할 수 있다.The first quartz ring 240, the second quartz ring 250 and/or the cover ring 260 may contain hydrogen. The first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may include a hydroxyl group. The first quartz ring 240, the second quartz ring 250 and/or the cover ring 260 may include a Si—OH structure.

상기 제 1 쿼츠 링, 상기 제 2 쿼츠 링 및/또는 상기 커버 링은 적외선 분광법(Infrared Spectroscopy)에 의해서 측정되는 제 1 피크를 가질 수 있다. 상기 제 1 쿼츠 링, 상기 제 2 쿼츠 링 및/또는 상기 커버 링은 퓨리에 변환 적외선 분광법(fourier transform Infrared Spectroscopy)에 의해서 측정되는 적외선 투과 스펙트럼을 가질 수 있다. 이때, 상기 제 1 피크는 상기 적외선 투과 스펙트럼에서 도출될 수 있다.The first quartz ring, the second quartz ring, and/or the cover ring may have a first peak measured by infrared spectroscopy. The first quartz ring, the second quartz ring, and/or the cover ring may have an infrared transmission spectrum measured by Fourier transform infrared spectroscopy. In this case, the first peak may be derived from the infrared transmission spectrum.

상기 제 1 피크는 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)에 포함되는 상기 수소로부터 유래될 수 있다. 상기 제 1 피크는 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)에 포함되는 상기 히드록시기로부터 유래될 수 있다. 상기 제 1 피크는 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)에 포함되는 상기 Si-OH 구조로부터 유래될 수 있다.The first peak may be derived from the hydrogen included in the first quartz ring 240 , the second quartz ring 250 and/or the cover ring 260 . The first peak may be derived from the hydroxy group included in the first quartz ring 240 , the second quartz ring 250 and/or the cover ring 260 . The first peak may be derived from the Si-OH structure included in the first quartz ring 240 , the second quartz ring 250 and/or the cover ring 260 .

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)에 포함되는 상기 수소, 상기 히드록시기 및/또는 상기 Si-OH 구조의 함량은 상기 제 1 피크에 의해서 도출될 수 있다. 예를 들어, 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)에 포함되는 상기 수소, 상기 히드록시기 및/또는 상기 Si-OH 구조의 함량은 상기 제 1 피크의 최대 흡광도에 의해서 도출될 수 있다. The hydrogen contained in the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260, the hydroxyl group, and/or the Si-OH structure content are in the first peak can be derived by For example, the content of the hydrogen, the hydroxy group, and/or the Si-OH structure included in the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may be It can be derived by the maximum absorbance of the first peak.

상기 제 1 피크는 적외선 흡광 피크일 수 있다. 상기 제 1 피크는 적외선 투과 스펙트럼에서 특정 위치의 흡수 피크일 수 있다.The first peak may be an infrared absorption peak. The first peak may be an absorption peak at a specific position in the infrared transmission spectrum.

상기 제 1 피크는 약 3500 ㎝-1 내지 약 3770㎝-1에 위치할 수 있다. 상기 제 1 피크는 약 3550 ㎝-1 내지 약 3720㎝-1에 위치할 수 있다. 상기 제 1 피크는 약 3600 ㎝-1 내지 약 3700㎝-1에 위치할 수 있다. 상기 제 1 피크는 약 3620 ㎝-1 내지 약 3680㎝-1에 위치할 수 있다. 상기 제 1 피크의 위치는 최대 흡광도의 파수(wavenumber)로 정의될 수 있다.The first peak may be located between about 3500 cm -1 and about 3770 cm -1 . The first peak may be located between about 3550 cm -1 and about 3720 cm -1 . The first peak may be located between about 3600 cm -1 and about 3700 cm -1 . The first peak may be located between about 3620 cm -1 and about 3680 cm -1 . The position of the first peak may be defined as a wavenumber of maximum absorbance.

상기 제 1 피크의 최대 흡광도는 약 10% 내지 약 60%일 수 있다. 상기 제 1 피크의 최대 흡광도는 약 15% 내지 약 60%일 수 있다. 상기 제 1 피크의 최대 흡광도는 약 20% 내지 약 55%일 수 있다. 상기 제 1 피크의 최대 흡광도는 약 15% 내지 약 55%일 수 있다. 상기 제 1 피크의 최대 흡광도는 약 20% 내지 약 50%일 수 있다. 상기 제 1 피크의 최대 흡광도는 약 20% 내지 약 45%일 수 있다. 상기 제 1 피크의 최대 흡광도는 약 20% 내지 약 42%일 수 있다. 상기 제 1 피크의 최대 흡광도는 약 20% 내지 약 35%일 수 있다.The maximum absorbance of the first peak may be about 10% to about 60%. The maximum absorbance of the first peak may be about 15% to about 60%. The maximum absorbance of the first peak may be about 20% to about 55%. The maximum absorbance of the first peak may be about 15% to about 55%. The maximum absorbance of the first peak may be about 20% to about 50%. The maximum absorbance of the first peak may be about 20% to about 45%. The maximum absorbance of the first peak may be about 20% to about 42%. The maximum absorbance of the first peak may be about 20% to about 35%.

상기 제 1 피크의 최대 흡광도는 하기와 같이 도출될 수 있다.The maximum absorbance of the first peak can be derived as follows.

상기 적외선 투과 스펙트럼에서, 약 2500㎝-1 내지 약 4000㎝-1의 파수에서의 제 1 최대 투과율이 도출된다. 이후, 상기 적외선 투과 스펙트럼에서, 상기 제 1 피크의 제 1 최소 투과율이 도출된다. 상기 제 1 피크의 최대 흡광도는 상기 제 1 최대 투과율에서, 상기 제 1 최소 투과율을 뺀 값을 상기 제 1 최대 투과율로 나눈 값이다.In the infrared transmission spectrum, a first maximum transmittance at a wavenumber of about 2500 cm −1 to about 4000 cm −1 is derived. Then, in the infrared transmission spectrum, a first minimum transmittance of the first peak is derived. The maximum absorbance of the first peak is a value obtained by dividing a value obtained by subtracting the first minimum transmittance from the first maximum transmittance by the first maximum transmittance.

상기 제 1 피크의 최대 흡광도는 하기의 수식 1에 의해서 계산될 수 있다.The maximum absorbance of the first peak may be calculated by Equation 1 below.

[수식 1][Equation 1]

XA1 = (XT1 - NT1) / XT1XA1 = (XT1 - NT1) / XT1

여기서, 상기 XA1는 상기 적외선 투과 스펙트럼에서, 상기 제 1 피크의 제 1 최대 흡광도이고, 상기 XT1는 상기 적외선 투과 스펙트럼에서, 약 2500㎝-1 내지 약 3300㎝-1의 파수에서의 제 1 최대 투과율이고, 상기 NT1는 상기 적외선 투과 스펙트럼에서, 상기 제 1 피크의 제 1 최소 투과율이다.Here, XA1 is the first maximum absorbance of the first peak in the infrared transmission spectrum, and XT1 is the first maximum transmittance at a wavenumber of about 2500 cm -1 to about 3300 cm -1 in the infrared transmission spectrum. , and NT1 is a first minimum transmittance of the first peak in the infrared transmittance spectrum.

상기 적외선 투과 스펙트럼은 다음과 같은 방법에 의해서 측정될 수 있다.The infrared transmission spectrum can be measured by the following method.

먼저, 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 가공되어, 제 1 샘플 블럭이 제조될 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 절단되고, 폴리싱되어, 상기 제 1 샘플 블럭이 제조될 수 있다.First, the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may be processed to manufacture a first sample block. The first quartz ring 240, the second quartz ring 250 and/or the cover ring 260 may be cut and polished to produce the first sample block.

상기 제 1 샘플 블럭은 약 0.1㎝ 내지 약 0.3㎝ 중, 어느 하나의 두께를 가질 수 있다. 상기 제 1 샘플 블럭은 약 0.17㎝의 두께를 가질 수 있다.The first sample block may have a thickness of about 0.1 cm to about 0.3 cm. The first sample block may have a thickness of about 0.17 cm.

또한, 상기 제 1 샘플 블럭의 상하면은 연마될 수 있다. 상기 제 1 샘플 블럭에서, 상하면의 Ra 조도가 0.1㎛ 미만이 되도록, 상기 제 1 샘플 블럭은 연마될 수 있다.In addition, the upper and lower surfaces of the first sample block may be polished. In the first sample block, the first sample block may be polished so that Ra roughness of the upper and lower surfaces is less than 0.1 μm.

상기 제 1 샘플 블럭은 상부에서 보았을 때, 약 2㎝의 가로 길이 및 약 2㎝의 세로 길이를 가질 수 있다.When viewed from the top, the first sample block may have a horizontal length of about 2 cm and a vertical length of about 2 cm.

상기 제 1 샘플 블럭의 적외선 투과 스펙트럼은 IR 분광 광도계(Fourier Transform Infrared spectrometer)에 의해서 측정될 수 있다.An infrared transmission spectrum of the first sample block may be measured using an IR spectrophotometer (Fourier Transform Infrared spectrometer).

상기 IR 분광 광도계는 Jasco사의 FT/IR 6600 또는 Perkinelmer사의 FT-IR spectrometer Frontier일 수 있다.The IR spectrophotometer may be Jasco's FT/IR 6600 or Perkinelmer's FT-IR spectrometer Frontier.

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 상기와 같은 범위로, 상기 제 1 피크의 최대 흡광도를 가지기 때문에, 적절한 기계적 강도를 가질 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 상기와 같은 범위로, 상기와 같은 제 1 피크의 최대 흡광도를 가지기 때문에, 적절한 강도 및 적절한 탄성을 가질 수 있다. 이에 따라서, 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 부러짐 및 깨짐에 대하여 향상된 억제 능력을 가질 수 있다.Since the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 have the maximum absorbance of the first peak within the above range, they may have appropriate mechanical strength. there is. Since the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 have the maximum absorbance of the first peak in the above range, appropriate intensity and appropriate can have elasticity. Accordingly, the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may have improved resistance against breakage and breakage.

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 염소를 포함할 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 Si-Cl 구조를 포함할 수 있다.The first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may contain chlorine. The first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may include a Si—Cl structure.

상기 제 1 쿼츠 링, 상기 제 2 쿼츠 링 및/또는 상기 커버 링은 자외선 분광법(Ultraviolet-Visible Spectroscopy)에 의해서 측정되는 제 2 피크를 가질 수 있다. 상기 제 1 쿼츠 링, 상기 제 2 쿼츠 링 및/또는 상기 커버 링은 상기 자외선 분광법에 의해서 측정되는 자외선 투과 스펙트럼을 가질 수 있다. 이때, 상기 제 2 피크는 상기 자외선 투과 스펙트럼에서 도출될 수 있다.The first quartz ring, the second quartz ring, and/or the cover ring may have a second peak measured by ultraviolet-visible spectroscopy. The first quartz ring, the second quartz ring, and/or the cover ring may have an ultraviolet transmittance spectrum measured by the ultraviolet spectroscopy method. In this case, the second peak may be derived from the UV transmittance spectrum.

상기 제 2 피크는 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)에 포함되는 상기 염소로부터 유래될 수 있다. 상기 제 2 피크는 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)에 포함되는 상기 Si-Cl 구조로부터 유래될 수 있다.The second peak may be derived from the chlorine included in the first quartz ring 240 , the second quartz ring 250 and/or the cover ring 260 . The second peak may be derived from the Si—Cl structure included in the first quartz ring 240 , the second quartz ring 250 and/or the cover ring 260 .

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)에 포함되는 상기 염소 및/또는 상기 Si-Cl 구조의 함량은 상기 제 2 피크에 의해서 도출될 수 있다. 예를 들어, 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)에 포함되는 상기 염소 및/또는 상기 Si-Cl 구조의 함량은 상기 제 2 피크의 최대 흡광도에 의해서 도출될 수 있다. The content of the chlorine and / or the Si-Cl structure included in the first quartz ring 240, the second quartz ring 250 and / or the cover ring 260 is derived by the second peak can For example, the content of the chlorine and/or the Si-Cl structure included in the first quartz ring 240, the second quartz ring 250 and/or the cover ring 260 is the second peak It can be derived by the maximum absorbance of

상기 제 2 피크는 자외선 흡광 피크일 수 있다. 상기 제 2 피크는 자외선 투과 스펙트럼에서 특정 위치의 흡수 피크일 수 있다.The second peak may be an ultraviolet absorption peak. The second peak may be an absorption peak at a specific position in the UV transmittance spectrum.

상기 제 2 피크는 약 235㎚ 내지 245㎚에 위치할 수 있다. 상기 제 2 피크는 약 237㎚ 내지 243㎚에 위치할 수 있다. 상기 제 2 피크는 약 239㎚ 내지 242㎚에 위치할 수 있다. 상기 제 2 피크의 위치는 최대 흡광도의 파장으로 정의될 수 있다.The second peak may be located at about 235 nm to 245 nm. The second peak may be located at about 237 nm to 243 nm. The second peak may be located at about 239 nm to 242 nm. The location of the second peak may be defined as a wavelength of maximum absorbance.

상기 제 2 피크의 최대 흡광도는 약 5% 내지 약 30%일 수 있다. 상기 제 2 피크의 최대 흡광도는 약 5% 내지 약 25%일 수 있다. 상기 제 2 피크의 최대 흡광도는 약 5% 내지 약 20%일 수 있다. 상기 제 2 피크의 최대 흡광도는 약 8% 내지 약 18%일 수 있다. 상기 제 2 피크의 최대 흡광도는 약 10% 내지 약 17%일 수 있다. 상기 제 2 피크의 최대 흡광도는 약 11% 내지 약 16%일 수 있다. 상기 제 2 피크의 최대 흡광도는 약 12% 내지 약 16%일 수 있다. 상기 제 2 피크의 최대 흡광도는 약 10% 내지 약 17%일 수 있다.The maximum absorbance of the second peak may be about 5% to about 30%. The maximum absorbance of the second peak may be about 5% to about 25%. The maximum absorbance of the second peak may be about 5% to about 20%. The maximum absorbance of the second peak may be about 8% to about 18%. The maximum absorbance of the second peak may be about 10% to about 17%. The maximum absorbance of the second peak may be about 11% to about 16%. The maximum absorbance of the second peak may be about 12% to about 16%. The maximum absorbance of the second peak may be about 10% to about 17%.

상기 제 2 피크의 최대 흡광도는 하기와 같이 도출될 수 있다.The maximum absorbance of the second peak can be derived as follows.

상기 자외선 투과 스펙트럼에서, 약 210㎚ 내지 약 400㎚의 파장에서의 제 2 최대 투과율이 도출된다. 이후, 상기 자외선 투과 스펙트럼에서, 상기 제 2 피크의 제 2 최소 투과율이 도출된다. 상기 제 2 피크의 최대 흡광도는 상기 제 2 최대 투과율에서, 상기 제 2 최소 투과율을 뺀 값을 상기 제 2 최대 투과율로 나눈 값이다.In the UV transmission spectrum, a second maximum transmittance at a wavelength of about 210 nm to about 400 nm is derived. Thereafter, in the UV transmittance spectrum, a second minimum transmittance of the second peak is derived. The maximum absorbance of the second peak is a value obtained by dividing a value obtained by subtracting the second minimum transmittance from the second maximum transmittance by the second maximum transmittance.

상기 제 2 피크의 최대 흡광도는 하기의 수식 2에 의해서 계산될 수 있다.The maximum absorbance of the second peak may be calculated by Equation 2 below.

[수식 2][Equation 2]

XA2 = (XT2 - NT2) / XT2XA2 = (XT2 - NT2) / XT2

여기서, 상기 XA2는 상기 자외선 투과 스펙트럼에서, 상기 제 2 피크의 제 2 최대 흡광도이고, 상기 XT2는 상기 자외선 투과 스펙트럼에서, 약 210㎚ 내지 약 400㎚의 파장에서의 제 2 최대 투과율이고, 상기 NT2는 상기 자외선 투과 스펙트럼에서, 상기 제 2 피크의 제 2 최소 투과율이다.Here, XA2 is the second maximum absorbance of the second peak in the UV transmission spectrum, XT2 is the second maximum transmittance at a wavelength of about 210 nm to about 400 nm in the UV transmission spectrum, and the NT2 Is the second minimum transmittance of the second peak in the UV transmittance spectrum.

상기 자외선 투과 스펙트럼은 하기와 같은 방법에 의해서 측정될 수 있다.The UV transmittance spectrum may be measured by the following method.

상기 제 1 샘플 블럭이 준비된다.The first sample block is prepared.

상기 제 1 샘플 블럭의 자외선 투과 스펙트럼은 UV-Vis 분광 광도계(Ultaviolet Visible Spectrophotometer)에 의해서 측정될 수 있다.An ultraviolet transmittance spectrum of the first sample block may be measured using a UV-Vis spectrophotometer (Ultaviolet Visible Spectrophotometer).

상기 UV-Vis 분광 광도계는 Jasco사의 Model V-730 UV/VIS Spectrophotometer, PhotoLab® UV-VIS Spectrophotometers (7600 UV/VIS) 또는 spectra v-670 또는 Scinco사의 Mega-U600일 수 있다.The UV-Vis spectrophotometer may be Jasco's Model V-730 UV/VIS Spectrophotometer, PhotoLab® UV-VIS Spectrophotometers (7600 UV/VIS) or spectra v-670, or Scinco's Mega-U600.

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 상기와 같은 범위로, 상기 제 2 피크의 최대 흡광도를 가지기 때문에, 적절한 기계적 강도를 가질 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 상기와 같은 범위로, 상기와 같은 제 2 피크의 최대 흡광도를 가지기 때문에, 적절한 강도 및 적절한 탄성을 가질 수 있다. 이에 따라서, 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 부러짐 및 깨짐에 대하여 향상된 억제 능력을 가질 수 있다.Since the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 have the maximum absorbance of the second peak within the above range, appropriate mechanical strength may be obtained. there is. Since the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 have the maximum absorbance of the second peak in the above range, appropriate intensity and appropriate can have elasticity. Accordingly, the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may have improved resistance against breakage and breakage.

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 3곡점 강도를 가질 수 있다.The first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may have a trigonometric strength.

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)의 3곡점 강도는 약 100MPa를 초과할 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)의 3곡점 강도는 약 105MPa를 초과할 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)의 3곡점 강도는 약 110MPa를 초과할 수 있다.The strength of the three curve points of the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may exceed about 100 MPa. The first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may have a strength of about 105 MPa or more. The strength of the three curve points of the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may exceed about 110 MPa.

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)의 3곡점 강도는 약 100MPa 내지 약 150MPa일 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)의 3곡점 강도는 약 105MPa 내지 약 130MPa일 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)의 3곡점 강도는 약 110MPa 내지 약 125MPa일 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)의 3곡점 강도는 약 110MPa 내지 약 120MPa일 수 있다. The first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may have a strength of about 100 MPa to about 150 MPa. The first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may have a strength of about 105 MPa to about 130 MPa. The first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may have strengths of about 110 MPa to about 125 MPa. The first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may have a strength of about 110 MPa to about 120 MPa.

상기 3곡점 강도가 측정되기 위해서, 제 2 샘플 블럭이 제조될 수 있다. 상기 제 2 샘플 블럭은 약 0.3㎝의 두께, 약 0.4㎝의 폭 및 약 3.6㎝의 길이를 가질 수 있다.In order to measure the strength of the three curve points, a second sample block may be prepared. The second sample block may have a thickness of about 0.3 cm, a width of about 0.4 cm, and a length of about 3.6 cm.

이후, 상기 제 2 샘플 블럭에서, KS L ISO14704에 의해서, 상기 3곡점 강도가 측정될 수 있다. 상기 제 2 샘플 블럭의 하부에 2개의 지점들이 지지되고, 상기 제 2 샘플 블럭의 상부의 중앙 부분에서 1개의 지점에서 압력이 가해질 수 있다. 이에 따라서, 상기 3곡점 강도가 측정될 수 있다. 상기 제 2 샘플 블럭의 하부의 2개의 지점들 사이의 간격은 약 3㎝일 수 있다.Then, in the second sample block, the intensity of the three curve points may be measured according to KS L ISO14704. Two points may be supported at the bottom of the second sample block, and pressure may be applied at one point at the central portion of the top of the second sample block. Accordingly, the intensity of the three curve points can be measured. A distance between two points at the bottom of the second sample block may be about 3 cm.

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 모스 경도를 가질 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 약 6 내지 약 7의 모스 경도를 가질 수 있다.The first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may have Mohs hardness. The first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may have a Mohs hardness of about 6 to about 7.

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 압축 강도를 가질 수 있다.The first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may have compressive strength.

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)의 압축 강도는 약 350MPa를 초과할 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)의 압축 강도는 약 380MPa를 초과할 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)의 압축 강도는 약 400MPa를 초과할 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)의 압축 강도는 약 410MPa를 초과할 수 있다. The compressive strength of the first quartz ring 240, the second quartz ring 250 and/or the cover ring 260 may exceed about 350 MPa. The compressive strength of the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may exceed about 380 MPa. The compressive strength of the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may exceed about 400 MPa. The compressive strength of the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may exceed about 410 MPa.

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)의 압축 강도는 약 350MPa 내지 약 600MPa일 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)의 압축 강도는 약 380MPa 내지 약 550MPa일 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)의 압축 강도는 약 400MPa 내지 약 500MPa일 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)의 압축 강도는 약 410MPa 내지 약 470MPa일 수 있다.The compressive strength of the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may be about 350 MPa to about 600 MPa. The compressive strength of the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may be about 380 MPa to about 550 MPa. The compressive strength of the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may be about 400 MPa to about 500 MPa. The compressive strength of the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may be about 410 MPa to about 470 MPa.

상기 압축 강도가 측정되기 위해서, 제 3 샘플 블럭이 제조될 수 있다.In order to measure the compressive strength, a third sample block may be prepared.

상기 제 3 샘플 블럭은 지름 약 5㎜ 및 높이 약 10㎜의 크기를 가지는 원통형 블럭일 수 있다.The third sample block may be a cylindrical block having a diameter of about 5 mm and a height of about 10 mm.

상기 압축 강도는 KS L 1601:2006에 의해서 측정될 수 있다. 상기 압축 강도는 상온에서 측정될 수 있다.The compressive strength may be measured according to KS L 1601:2006. The compressive strength may be measured at room temperature.

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 압축 탄성률을 가질 수 있다.The first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may have a compressive modulus of elasticity.

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)의 압축 탄성률은 약 65MPa 내지 약 80MPa일 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)의 압축 탄성률은 약 70MPa 내지 약 76MPa일 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)의 압축 탄성률은 약 70MPa 내지 약 74MPa일 수 있다. A compressive modulus of elasticity of the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may be about 65 MPa to about 80 MPa. A compressive modulus of elasticity of the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may be about 70 MPa to about 76 MPa. A compressive modulus of elasticity of the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may be about 70 MPa to about 74 MPa.

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 포아송비를 가질 수 있다.The first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may have a Poisson's ratio.

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)의 포아송비는 약 0.16 내지 약 0.17일 수 있다.Poisson's ratios of the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may range from about 0.16 to about 0.17.

상기 압축 탄성률 및 상기 포아송비가 측정되기 위해서, 제 4 샘플 블럭이 제조될 수 있다.In order to measure the compressive modulus and Poisson's ratio, a fourth sample block may be prepared.

상기 제 4 샘플 블럭은 약 20㎜, 세로 약 20㎜ 및 두께 약 5㎜의 크기를 가질 수 있다.The fourth sample block may have a size of about 20 mm, about 20 mm in length, and about 5 mm in thickness.

상기 압축 탄성률 및 상기 포아송비는 ASTM E 494에 의해서 측정될 수 있다.The compressive modulus and the Poisson's ratio may be measured according to ASTM E 494.

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 상기와 같은 범위로, 상기 3곡점 강도, 상기 모스 경도, 상기 압축강도, 상기 압축 탄성률 및 상기 포아송비를 가지기 때문에, 부러짐 및 깨짐에 대하여, 적절한 억제 능력을 가질 수 있다. 특히, 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 상기와 같은 범위로, 상기 3곡점 강도, 상기 모스 경도, 상기 압축강도, 상기 압축 탄성률 및 상기 포아송비를 가지기 때문에, 형상 가공 과정에서, 깨짐에 의한 불량을 억제시킬 수 있다.The first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 have the same ranges as above, the three-point strength, the Mohs hardness, the compressive strength, the compressive modulus and Since it has the above Poisson's ratio, it can have appropriate suppression ability against breaking and cracking. In particular, the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 have the same range as above, the three-point strength, the Mohs hardness, the compressive strength, and the compression Since it has a modulus of elasticity and Poisson's ratio, it is possible to suppress defects due to cracking in the process of shape processing.

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)의 전기 비저항은 약 350℃의 온도에서 약 1×107 Ω·㎝ 내지 약 1×106 Ω·㎝일 수 있다.The electrical resistivity of the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 is about 1×10 7 Ω cm to about 1×10 6 at a temperature of about 350°C. It may be Ω·cm.

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)은 다음과 같은 공정에 의해서 제조될 수 있다.The first quartz ring 240, the second quartz ring 250 and/or the cover ring 260 may be manufactured by the following process.

먼저, 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)이 제조되기 위한 원료가 준비된다. First, a raw material for manufacturing the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 is prepared.

상기 원료는 실리콘 및 산소를 포함할 수 있다. 상기 원료는 적절한 순도를 가지는 실리카를 포함할 수 있다. 상기 원료는 적절한 금속 함량을 실리카를 포함할 수 있다. 상기 실리카 원료는 적절한 함량으로, 알칼리 금속, 알칼리 토금속, 전이 금속, 13족 금속 및/또는 14족 금속을 포함할 수 있다.The raw material may include silicon and oxygen. The raw material may include silica having an appropriate purity. The raw material may include silica in an appropriate metal content. The silica raw material may include an alkali metal, an alkaline earth metal, a transition metal, a Group 13 metal, and/or a Group 14 metal in an appropriate amount.

이후, 상기 원료는 크리스토발라이트화될 수 있다. 상기 실리카 원료는 불활성 분위기에서, 약 1000℃ 초과의 온도에서 소성되어, 크리스토발라이트화될 수 있다.Then, the raw material may be cristobalite. The silica raw material may be calcined at a temperature higher than about 1000° C. in an inert atmosphere to be cristobalite.

상기 소성 온도는 약 1200℃ 내지 약 1700℃일 수 있다. 상기 소성 시간은 약 1 내지 약 100시간일 수 있다. 상기 소성 공정은 진공, 질소, 아르곤, 헬륨 또는 산소 분위기에서 진행될 수 있다.The firing temperature may be about 1200 °C to about 1700 °C. The firing time may be about 1 to about 100 hours. The firing process may be performed in a vacuum, nitrogen, argon, helium or oxygen atmosphere.

이후, 상기 크리스토발라이트화된 실리카 원료는 비환원성 분위기에서 용융된 후, 냉각될 수 있다. 이에 따라서, 석영 유리가 제조될 수 있다. 상기 석영 유리는 잉곳 또는 덩어리 형태일 수 있다.Thereafter, the cristobalitized silica raw material may be melted in a non-reducing atmosphere and then cooled. Accordingly, quartz glass can be produced. The quartz glass may be in the form of an ingot or lump.

또한, 상기 용융된 실리카 원료에 결정화 촉진제가 첨가되고, 용융될 수 있다. 상기 결정화 촉진제는 불순물에 의한 오염을 억제할 수 있다. 상기 결정화 촉진제는 알루미나 미분말을 포함할 수 있다.In addition, a crystallization accelerator may be added to the fused silica raw material and melted. The crystallization accelerator can suppress contamination by impurities. The crystallization accelerator may include fine alumina powder.

상기 냉각 조건 및/또는 상기 결정화 촉진제에 따라서, 상기 석영 유리는 적절한 크기의 결정 그래인 크기를 가질 수 있다. 이에 따라서, 상기 석영 유리는 적절한 기계적 물성 및 전기적 물성을 동시에 가질 수 있다.Depending on the cooling conditions and/or the crystallization accelerator, the quartz glass may have an appropriate crystal grain size. Accordingly, the quartz glass may simultaneously have appropriate mechanical and electrical properties.

상기 비환원성 분위기는, 예를 들어, 헬륨, 질소 기체, 아르곤 또는 산소 기체 분위기일 수 있다.The non-reducing atmosphere may be, for example, a helium, nitrogen gas, argon or oxygen gas atmosphere.

상기 클리스토 발라이트화된 실리카 원료는 전기 용융법 또는 플라즈마 아크 용융법 등에 의해서 용융될 수 있다.The clistovalitized silica raw material may be melted by an electric melting method or a plasma arc melting method.

상기 석영 유리는 수소 분위기에서 열 처리될 수 있다. 이에 따라서, 상기 석영 유리에 포함된 염소의 함량이 조절될 수 있다. 즉, 상기 석영 유리에 포함된 염소는 상기 수소와 반응되어 제거될 수 있다.The quartz glass may be heat treated in a hydrogen atmosphere. Accordingly, the content of chlorine included in the quartz glass may be controlled. That is, chlorine included in the quartz glass may be removed by reacting with the hydrogen.

상기 염소 함량 조절을 위한 열 처리 온도는 약 800℃ 내지 약 1100℃일 수 있다. 상기 염소 함량 조절을 위한 열 처리 시간은 약 1시간 내지 약 40시간일 수 있다.The heat treatment temperature for controlling the chlorine content may be about 800 °C to about 1100 °C. The heat treatment time for adjusting the chlorine content may be about 1 hour to about 40 hours.

상기 석영 유리가 상기 수소 분위기에서, 열 처리되어, 상기 석영 유리의 염소 함량 및 Si-Cl 구조의 함량이 조절될 수 있다. 즉, 상기 수소 분위기에서, 상기 석영 유리의 열처리 시간 및 열처리 온도에 따라서, 상기 제 2 피크의 최대 흡광도가 조절될 수 있다.The quartz glass may be heat treated in the hydrogen atmosphere to adjust the chlorine content and the Si-Cl structure content of the quartz glass. That is, the maximum absorbance of the second peak may be adjusted according to the heat treatment time and heat treatment temperature of the quartz glass in the hydrogen atmosphere.

상기 석영 유리는 헬륨 분위기에서 열 처리될 수 있다. 이에 따라서, 상기 석영 유리에 포함된 수소의 함량이 조절될 수 있다.The quartz glass may be heat treated in a helium atmosphere. Accordingly, the content of hydrogen included in the quartz glass may be adjusted.

상기 석영 유리에 포함된 수소의 함량을 조절하기 위한 열 처리 온도는 약 900℃ 내지 약 1300℃일 수 있다. 또한, 상기 석영 유리에 포함된 수소의 함량을 조절하기 위한 열 처리 시간은 약 1시간 내지 약 30시간일 수 있다.A heat treatment temperature for adjusting the hydrogen content in the quartz glass may be about 900°C to about 1300°C. In addition, a heat treatment time for adjusting the hydrogen content included in the quartz glass may be about 1 hour to about 30 hours.

상기 석영 유리가 상기 헬륨 분위기에서, 열 처리되어, 상기 석영 유리의 수소 함량, 히드록시기 함량 및 Si-OH 구조의 함량이 조절될 수 있다. 즉, 상기 헬륨 분위기에서, 상기 석영 유리의 열처리 시간 및 열처리 온도에 따라서, 상기 제 1 피크의 최대 흡광도가 조절될 수 있다.The quartz glass may be heat treated in the helium atmosphere to adjust the hydrogen content, the hydroxy group content, and the Si—OH structure content of the quartz glass. That is, in the helium atmosphere, the maximum absorbance of the first peak may be adjusted according to the heat treatment time and temperature of the quartz glass.

이와 같이 제조된 석영 유리에 포함된 기포는 열간 등방 가압(HIP: Hot Isostatic Pressing) 처리에 의해서, 제거될 수 있다.Air bubbles contained in the quartz glass prepared as described above may be removed by hot isostatic pressing (HIP) treatment.

상기 석영 유리는 상업적으로 입수될 수 있다. 상기 석영 유리는 Feilhua사의 FLH320, Heraeus사의 TSC-3 또는 TOSHO사의 N으로 구성되는 그룹으로부터 선택될 수 있다.The quartz glass is commercially available. The quartz glass may be selected from the group consisting of FLH320 from Feilhua, TSC-3 from Heraeus, or N from TOSHO.

상기 석영 유리는 약 30mm 내지 약 300mm 두께로 슬라이싱될 수 있다. 상기 슬라이싱 공정은 와이어 소에 의해서 진행될 수 있다. 상기 와이어 소는 와이어 및 상기 와이어 주변에 접합된 다이아몬드 입자를 포함할 수 있다.The quartz glass may be sliced to a thickness of about 30 mm to about 300 mm. The slicing process may be performed by a wire saw. The wire saw may include a wire and diamond particles bonded around the wire.

이에 따라서, 상기 슬라이싱 공정에 의해서, 석영 플레이트가 제조된다.Accordingly, a quartz plate is manufactured by the slicing process.

이후, 상기 석영 플레이트는 모따기 공정을 거칠 수 있다. 즉, 상기 석영 플레이트의 모서리가 연삭된다. 이에 따라서, 상기 석영 플레이트의 상면으로부터 연장되고, 상기 상면에 대하여 경사지는 제 1 모따기면 및 상기 석영 플레이트의 하면으로부터 연장되고, 상기 하면에 대하여 경사지는 제 2 모따기 면이 형성될 수 있다. Thereafter, the quartz plate may be subjected to a chamfering process. That is, the edge of the quartz plate is ground. Accordingly, a first chamfered surface extending from the upper surface of the quartz plate and inclined with respect to the upper surface and a second chamfered surface extending from the lower surface of the quartz plate and inclined with respect to the lower surface may be formed.

상기 모따기 공정은 핸드 그라인더로 진행될 수 있다.The chamfering process may be performed with a hand grinder.

상기 석영 플레이트는 연삭 공정을 거칠 수 있다.The quartz plate may be subjected to a grinding process.

상기 석영 플레이트는 상정반 및 하정반 사이에 배치되고, 상기 석영 플레이트가 상기 상정반 및 상기 하정반과 상대 운동을 하여, 상기 석영 플레이트는 연삭 될 수 있다.The quartz plate may be disposed between the upper and lower surface plates, and relative movement of the quartz plate with the upper surface plate and the lower surface plate may cause the quartz plate to be ground.

상기 석영 플레이트의 외주면이 가공될 수 있다. 상기 외주면 가공은 제 2 그라인더에 의해서 진행될 수 있다.An outer circumferential surface of the quartz plate may be machined. The outer peripheral surface machining may be performed by a second grinder.

상기 외주면 가공 공정을 거친 석영 플레이트는 형상 가공될 수 있다. 상기 석영 플레이트는 제 3 그라인더에 의해서, 형상 가공될 수 있다. The quartz plate subjected to the outer circumference machining process may be shaped. The quartz plate may be shaped by a third grinder.

상기 제 3 그라인더에 의해서, 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및 상기 커버 링(260)의 대략적인 외형이 형성될 수 있다. 상기 제 3 그라인더에 의해서, 절삭되어, 중앙 부분에 링 내측 공간이 형성될 수 있다. 또한, 상기 제 3 그라인더에 의해서, 상기 오픈 영역이 형성될 수 있다.Rough outer shapes of the first quartz ring 240 , the second quartz ring 250 , and the cover ring 260 may be formed by the third grinder. It is cut by the third grinder, so that an inner space of the ring may be formed in the central portion. Also, the open area may be formed by the third grinder.

상기 제 3 그라인더 헤드의 회전 수는 약 1500 rpm 내지 약 8000 rpm일 수 있다. 상기 제 3 그라인더 헤드의 회전 수는 약 1700 rpm 내지 약 7500rpm일 수 있다. 상기 제 3 그라인더 헤드의 회전 수는 약 1000 rpm 내지 약 6500rpm일 수 있다. The rotation speed of the third grinder head may be about 1500 rpm to about 8000 rpm. The number of revolutions of the third grinder head may be about 1700 rpm to about 7500 rpm. The number of revolutions of the third grinder head may be about 1000 rpm to about 6500 rpm.

상기 제 3 그라인더 헤드는 약 100 메쉬 내지 약 2000 메쉬를 가질 수 있다. 상기 제 3 그라인더 헤드는 약 500 메쉬 내지 약 2000 메쉬를 가질 수 있다. 상기 제 3 그라인더 헤드는 약 1000 메쉬 내지 약 2000 메쉬를 가질 수 있다.The third grinder head may have about 100 mesh to about 2000 mesh. The third grinder head may have about 500 mesh to about 2000 mesh. The third grinder head may have about 1000 mesh to about 2000 mesh.

상기 형상 가공 공정에서, 피드는 약 0.005㎜/분 내지 약 1㎜/분일 수 있다. 상기 형상 가공 공정에서, 피드는 약 0.007㎜/분 내지 약 1㎜/분일 수 있다. 상기 형상 가공 공정에서, 피드는 약 0.008㎜/분 내지 약 0.1㎜/분일 수 있다. In the shape machining process, the feed may be about 0.005 mm/min to about 1 mm/min. In the shape machining process, the feed may be about 0.007 mm/min to about 1 mm/min. In the shape machining process, the feed may be about 0.008 mm/min to about 0.1 mm/min.

상기 형상 가공에 의해서, 다른 부품에 거치되기 위한 단차부가 형성될 수 있다. 또한, 상기 형상 가공에 의해서, 다른 부품과 체결되기 위한 체결 홈이 형성될 수 있다.By the shape processing, a stepped portion to be mounted on another part may be formed. In addition, by the shape processing, fastening grooves for fastening with other parts may be formed.

상기 형상 가공 공정에 의해서, 미가공 쿼츠 링 및 커버 링(260)이 형성될 수 있다.Through the shape processing process, an unprocessed quartz ring and cover ring 260 may be formed.

상기 미가공 쿼츠 링 및/또는 상기 미가공 커버 링(260)은 랩핑 공정을 거칠 수 있다. The unprocessed quartz ring and/or the unprocessed cover ring 260 may undergo a lapping process.

상기 미가공 쿼츠 링 및/또는 상기 미가공 커버 링(260)은 상정반 및 하정반 사이에 배치되고, 상기 미가공 쿼츠 링 및/또는 상기 미가공 커버 링(260)이 상기 상정반 및 상기 하정반과 상대 운동을 하여, 상기 미가공 쿼츠 링 및/또는 상기 미가공 커버 링(260)은 랩핑 될 수 있다.The unprocessed quartz ring and/or the unprocessed cover ring 260 is disposed between the upper surface plate and the lower surface plate, and the raw quartz ring and/or the raw cover ring 260 performs relative motion with the upper surface plate and the lower surface plate. Thus, the raw quartz ring and/or the raw cover ring 260 may be wrapped.

상기 미가공 쿼츠 링 및/또는 상기 미가공 커버 링(260)은 상기 상정반 및/또는 상기 하정반에 대하여, 약 5rpm 내지 약 25rpm의 속도로 상대 회전할 수 있다.The unprocessed quartz ring and/or the unprocessed cover ring 260 may relatively rotate with respect to the upper surface plate and/or the lower surface plate at a speed of about 5 rpm to about 25 rpm.

상기 랩핑 공정에서, 상기 상정반 및 상기 하정반은 약 800 메쉬 내지 약 1800 메쉬를 가질 수 있다.In the lapping process, the upper surface plate and the lower surface plate may have about 800 mesh to about 1800 mesh.

상기 랩핑 공정에서, 상기 상정반 및 상기 하정반의 압력은 약 60 psi 내지 약 200 psi 일 수 있다.In the lapping process, the pressure of the upper surface plate and the lower surface plate may be about 60 psi to about 200 psi.

상기 랩핑 공정을 거친 쿼츠 링 및 커버 링(260)에서, 랩핑된 상면 및 하면의 Ra 조도는 약 0.1㎛ 내지 약 0.2㎛일 수 있다.In the quartz ring and the cover ring 260 that have undergone the lapping process, Ra roughness of the top and bottom surfaces of the lapped may be about 0.1 μm to about 0.2 μm.

상기 미가공 쿼츠 링은 및 상기 미가공 커버 링(260)은 습식 에칭 공정에 의해서 표면 가공될 수 있다.The unprocessed quartz ring and the unprocessed cover ring 260 may be surface processed by a wet etching process.

상기 습식 에칭 공정을 위한 에칭액은 상기 미가공 쿼츠 링 및 상기 미가공 커버 링(260)의 표면을 에칭할 수 있다.The etchant for the wet etching process may etch surfaces of the unprocessed quartz ring and the unprocessed cover ring 260 .

상기 에칭액은 탈 이온수 및 산을 포함할 수 있다. 상기 에칭액은 불산 또는 인산 등과 같은 산을 포함할 수 있다.The etchant may include deionized water and an acid. The etchant may include an acid such as hydrofluoric acid or phosphoric acid.

상기 에칭액은 불화수소 암모늄, 황산 암모늄 및 설파믹산 암모늄으로 구성되는 염들 중 적어도 하나 이상을 포함할 수 있다.The etching solution may include at least one or more of salts composed of ammonium hydrogen fluoride, ammonium sulfate, and ammonium sulfamic acid.

상기 에칭액은 전체 중량을 기준으로, 약 20wt% 내지 약 95wt%의 함량으로 탈 이온수를 포함할 수 있다.The etchant may include deionized water in an amount of about 20wt% to about 95wt% based on the total weight.

상기 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 5 중량부 내지 약 20 중량부의 함량으로 상기 산을 포함할 수 있다. 상기 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 상기 산을 약 7 중량부 내지 약 15 중량부의 함량으로 포함할 수 있다.The etchant may include the acid in an amount of about 5 parts by weight to about 20 parts by weight based on 100 parts by weight of the deionized water. The etchant may include the acid in an amount of about 7 parts by weight to about 15 parts by weight based on 100 parts by weight of the deionized water.

상기 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 1 중량부 내지 약 10 중량부의 함량으로 상기 불화수소 암모늄을 포함할 수 있다. 상기 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 2 중량부 내지 약 7 중량부의 함량으로 상기 불화수소 암모늄을 포함할 수 있다.The etchant may include the ammonium hydrogen fluoride in an amount of about 1 part by weight to about 10 parts by weight based on 100 parts by weight of the deionized water. The etchant may include the ammonium bifluoride in an amount of about 2 parts by weight to about 7 parts by weight based on 100 parts by weight of the deionized water.

상기 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 1 중량부 내지 약 10 중량부의 함량으로 상기 황산 암모늄을 포함할 수 있다. 상기 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 2 중량부 내지 약 7 중량부의 함량으로 상기 황산 암모늄을 포함할 수 있다.The etchant may include the ammonium sulfate in an amount of about 1 part by weight to about 10 parts by weight based on 100 parts by weight of the deionized water. The etchant may include the ammonium sulfate in an amount of about 2 parts by weight to about 7 parts by weight based on 100 parts by weight of the deionized water.

상기 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 1 중량부 내지 약 10 중량부의 함량으로 상기 설파닉산 암모늄을 포함할 수 있다. 상기 에칭액은 상기 탈 이온수 100 중량부를 기준으로, 약 2 중량부 내지 약 7 중량부의 함량으로, 상기 설파닉산 암모늄을 포함할 수 있다.The etchant may include the ammonium sulfanate in an amount of about 1 part by weight to about 10 parts by weight based on 100 parts by weight of the deionized water. The etchant may include the ammonium sulfanate in an amount of about 2 parts by weight to about 7 parts by weight based on 100 parts by weight of the deionized water.

상기 미가공 쿼츠 링 및/또는 상기 미가공 커버 링(260)이 상기 에칭액에 침지되어, 상기 에칭 공정이 진행될 수 있다. 상기 침지 시간은 약 10 분 내지 약 200분 일 수 있다. 상기 침지 시간은 약 20분 내지 약 180분 일 수 있다. 상기 침지 시간은 약 20 분 내지 약 150분 일 수 있다.The unprocessed quartz ring and/or the unprocessed cover ring 260 may be immersed in the etchant, and the etching process may be performed. The immersion time may be about 10 minutes to about 200 minutes. The immersion time may be about 20 minutes to about 180 minutes. The immersion time may be about 20 minutes to about 150 minutes.

상기 에칭 공정은 상기 조성의 에칭액 및 상기 범위의 침지 시간을 가지기 때문에, 상기 미가공 쿼츠 링 및 상기 미가공 커버 링(260)의 표면은 적절하게 에칭될 수 있다. 이에 따라서, 실시예에 따른 제 1 쿼츠 링(240), 제 2 쿼츠 링(250) 및 커버 링(260)은 적절한 표면 특성을 가질 수 있다.Since the etching process has the etchant of the composition and the immersion time in the above range, the surface of the unprocessed quartz ring and the unprocessed cover ring 260 can be appropriately etched. Accordingly, the first quartz ring 240, the second quartz ring 250, and the cover ring 260 according to the embodiment may have appropriate surface characteristics.

상기 미가공 쿼츠 링 및/또는 상기 미가공 커버 링(260)은 연마 공정에 의해서 표면처리될 수 있다.The unprocessed quartz ring and/or the unprocessed cover ring 260 may be surface treated by a polishing process.

상기 연마 공정에 연마 패드가 사용될 수 있다. 상기 연마 패드의 쇼어 C 경도는 약 50 내지 약 90일 수 있다. 상기 연마 패드는 스웨이드 타입 또는 부직포 타입의 패드일 수 있다.A polishing pad may be used in the polishing process. The polishing pad may have a Shore C hardness of about 50 to about 90. The polishing pad may be a suede type or nonwoven type pad.

상기 연마 공정에서, 연마 슬러리가 사용될 수 있다. 상기 연마 슬러리는 탈 이온수 및 콜로이달 실리카를 포함할 수 있다.In the polishing process, a polishing slurry may be used. The polishing slurry may include deionized water and colloidal silica.

상기 연마 슬러리는 전체 중량을 기준으로, 약 20 wt% 내지 약 50wt%의 함량으로, 상기 콜로이달 실리카를 포함할 수 있다. 상기 연마 슬러리는 전체 중량을 기준으로, 약 30 wt% 내지 약 45wt%의 함량으로, 상기 콜로이달 실리카를 포함할 수 있다.The polishing slurry may include the colloidal silica in an amount of about 20 wt % to about 50 wt % based on the total weight. The polishing slurry may include the colloidal silica in an amount of about 30 wt% to about 45 wt% based on the total weight.

상기 콜로이달 실리카의 평균 입경은 약 20㎚ 내지 약 100㎚일 수 있다. 상기 콜로이달 실리카의 평균 입경은 약 50㎚ 내지 약 100㎚일 수 있다. 상기 콜로이달 실리카의 평균 입경은 약 60㎚ 내지 약 85㎚일 수 있다.The colloidal silica may have an average particle diameter of about 20 nm to about 100 nm. The colloidal silica may have an average particle diameter of about 50 nm to about 100 nm. The colloidal silica may have an average particle diameter of about 60 nm to about 85 nm.

상기 연마 슬러리의 pH는 약 8.5 내지 약 11일 수 있다. 상기 연마 슬러리의 pH는 약 9.0 내지 약 10.5일 수 있다.The polishing slurry may have a pH of about 8.5 to about 11. The polishing slurry may have a pH of about 9.0 to about 10.5.

상기 연마 공정에서, 연마 압력은 약 200psi 내지 약 350psi일 수 있다.In the polishing process, the polishing pressure may be about 200 psi to about 350 psi.

또한, 상기 연마 공정에서, 정반 회전 수는 약 6rpm 내지 약 15rpm일 수 있다.Also, in the polishing process, the wheel rotation speed may be about 6 rpm to about 15 rpm.

또한, 상기 연마 공정 시간은 약 60 분 내지 약 75분일 수 있다.In addition, the polishing process time may be about 60 minutes to about 75 minutes.

상기 연마 공정을 거친 제 1 쿼츠 링(240), 제 2 쿼츠 링(250) 및 커버 링(260)은 세정액에 의해서 세정된다.The first quartz ring 240, the second quartz ring 250, and the cover ring 260 that have undergone the polishing process are cleaned with a cleaning solution.

상기 세정액은 탈 이온수, 과산화 수소 및 암모니아를 포함할 수 있다.The cleaning solution may include deionized water, hydrogen peroxide and ammonia.

상기 세정액은 전체 중량을 기준으로, 약 90wt% 내지 약 97wt%의 함량으로, 상기 탈 이온수를 포함할 수 있다.The washing liquid may include the deionized water in an amount of about 90 wt % to about 97 wt % based on the total weight.

상기 세정액은 상기 탈 이온수 100 중량부를 기준으로, 약 1 중량부 내지 약 10 중량부의 함량으로, 상기 과산화 수소를 포함할 수 있다. 상기 세정액은 상기 탈 이온수 100 중량부를 기준으로, 약 1 중량부 내지 약 7 중량부의 함량으로, 상기 과산화 수소를 포함할 수 있다.The cleaning liquid may include the hydrogen peroxide in an amount of about 1 part by weight to about 10 parts by weight based on 100 parts by weight of the deionized water. The cleaning liquid may include the hydrogen peroxide in an amount of about 1 part by weight to about 7 parts by weight based on 100 parts by weight of the deionized water.

상기 세정액은 상기 탈 이온수 100 중량부를 기준으로, 약 1 중량부 내지 약 8 중량부의 함량으로 암모니아를 포함할 수 있다. 상기 세정액은 상기 탈 이온수 100 중량부를 기준으로, 약 1 중량부 내지 약 5 중량부의 함량으로 암모니아를 포함할 수 있다. The washing liquid may include ammonia in an amount of about 1 part by weight to about 8 parts by weight based on 100 parts by weight of the deionized water. The washing liquid may include ammonia in an amount of about 1 part by weight to about 5 parts by weight based on 100 parts by weight of the deionized water.

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및 상기 커버 링(260)은 상기 세정액에 약 20분 내지 약 30분 동안 침지될 수 있다.The first quartz ring 240, the second quartz ring 250, and the cover ring 260 may be immersed in the cleaning liquid for about 20 minutes to about 30 minutes.

또한, 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및 상기 커버 링(260)에 상기 세정액이 분사되어 세정 공정이 진행될 수 있다.In addition, the cleaning solution may be sprayed on the first quartz ring 240 , the second quartz ring 250 , and the cover ring 260 to perform a cleaning process.

이후, 상기 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및 상기 커버 링(260)은 탈 이온수에 의해서, 마무리 세정될 수 있다.Thereafter, the first quartz ring 240, the second quartz ring 250, and the cover ring 260 may be cleaned with deionized water.

이후, 상기 세정된 제 1 쿼츠 링(240), 제 2 쿼츠 링(250) 및 커버 링(260)은 표면처리될 수 있다. Thereafter, the cleaned first quartz ring 240, the second quartz ring 250, and the cover ring 260 may be subjected to surface treatment.

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및 상기 커버 링(260)은 산소 분위기에서 표면처리될 수 있다. 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및 상기 커버 링(260)은 대기 분위기에서 표면처리될 수 있다.The first quartz ring 240, the second quartz ring 250, and the cover ring 260 may be surface treated in an oxygen atmosphere. The first quartz ring 240, the second quartz ring 250, and the cover ring 260 may be surface treated in an air atmosphere.

상기 표면처리 공정에서, 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)의 표면에 열 에너지 및/또는 광 에너지가 가해질 수 있다.In the surface treatment process, heat energy and/or light energy may be applied to surfaces of the first quartz ring 240 , the second quartz ring 250 , and/or the cover ring 260 .

도 7은 일 실시예에 따른 반도체 소자 제조 장치를 도시한 도면이다. 도 8은 일 실시예에 따른 플라즈마 영역 한정 조립체를 도시한 단면도이다. 도 9는 일 실시예에 따른 상부 전극을 도시한 사시도이다. 도 10은 도 9에서 D-D'를 따라서 절단한 단면을 도시한 단면도이다. 도 11은 일 실시예에 따른 포커스 링을 도시한 사시도이다. 도 12는 도 11에서 E-E`를 따라서 절단한 단면을 도시한 단면도이다.7 is a diagram illustrating a semiconductor device manufacturing apparatus according to an exemplary embodiment. 8 is a cross-sectional view illustrating a plasma region confinement assembly according to an exemplary embodiment. 9 is a perspective view illustrating an upper electrode according to an exemplary embodiment. FIG. 10 is a cross-sectional view showing a cross section taken along line DD′ in FIG. 9 . 11 is a perspective view illustrating a focus ring according to an exemplary embodiment. 12 is a cross-sectional view showing a cross section taken along line E-E′ in FIG. 11;

도 7 내지 도 12를 참조하면, 실시예에 따른 반도체 소자 제조 장치(10)는 내부에 플라즈마 프로세싱 챔버(104) 를 가진 플라즈마 반응기(102)를 포함할 수 있다. 또한, 실시예에 따른 반도체 소자 제조 장치는 상기 플라즈마 프로세싱 챔버(104) 내에 배치되는 플라즈마 영역 한정 조립체(20)를 더 포함할 수 있다. 상기 플라즈마 프로세싱 챔버(104)는 상기 플라즈마 영역 한정 조립체(20)와 실질적으로 동일할 수 있다.Referring to FIGS. 7 to 12 , a semiconductor device manufacturing apparatus 10 according to an embodiment may include a plasma reactor 102 having a plasma processing chamber 104 therein. In addition, the semiconductor device manufacturing apparatus according to the embodiment may further include a plasma region confinement assembly 20 disposed within the plasma processing chamber 104 . The plasma processing chamber 104 may be substantially the same as the plasma region confinement assembly 20 .

또한, 실시예에 따른 반도체 소자 제조 장치는 매칭 네트워크(108)를 포함할 수 있다. 실시예에 따른 반도체 소자 제조 장치는 상기 매칭 네트워크(108)에 의해 튜닝된 플라즈마 전력 공급부(106)를 포함할 수 있다. 상기 플라즈마 전력 공급부(106)는 상기 플라즈마 반응기(102)에 유도 결합된 전력을 제공할 수 있다. 이에 따라서, 상기 플라즈마 영역 한정 조립체(20) 내에 플라즈마가 생성될 수 있다. 더 자세하게, 상기 플라즈마 전력 공급부(106)는 상기 플라즈마가 생성되도록, 전력 윈도우 (112) 근방에 위치된 TCP 코일(110)에 전력을 공급할 수 있다. 상기 TCP 코일(110)은 플라즈마 영역 한정 조립체(20) 내에 상기 플라즈마가 균일한 확산 프로파일로 생성될 수 있도록 구성될 수도 있다. 예를 들어, 상기 TCP 코일(110)은 상기 플라즈마 한정 조립체 내에 토로이달 (toroidal) 전력 분포가 생성되도록 구성될 수 있다.In addition, the semiconductor device manufacturing apparatus according to the embodiment may include a matching network 108 . The semiconductor device manufacturing apparatus according to the embodiment may include a plasma power supply unit 106 tuned by the matching network 108 . The plasma power supply 106 may provide inductively coupled power to the plasma reactor 102 . Accordingly, plasma may be generated in the plasma region confinement assembly 20 . In more detail, the plasma power supply 106 may supply power to the TCP coil 110 located near the power window 112 so that the plasma is generated. The TCP coil 110 may be configured to generate the plasma with a uniform diffusion profile within the plasma region confinement assembly 20 . For example, the TCP coil 110 can be configured to create a toroidal power distribution within the plasma confinement assembly.

상기 전력 윈도우(112)는 상기 TCP 코일을 상기 플라즈마 프로세싱 챔버(104)와 일정 간격으로 이격시킬 수 있다. 또한, 상기 TCP 코일(110)은 상기 플라즈마 프로세싱 챔버(104)와 이격된 상태에서, 상기 에너지를 상기 플라즈마 프로세싱 챔버(104)에 공급할 수 있다.The power window 112 may separate the TCP coil from the plasma processing chamber 104 at a predetermined interval. In addition, the TCP coil 110 may supply the energy to the plasma processing chamber 104 while being spaced apart from the plasma processing chamber 104 .

실시예에 따른 반도체 소자 제조장치는 상기 매칭 네트워크(118)에 의해 튜닝된 바이어스 전압 전력 공급부(116)를 더 포함할 수 있다.The semiconductor device manufacturing apparatus according to the embodiment may further include a bias voltage power supply unit 116 tuned by the matching network 118 .

상기 바이어스 전압 전력 공급부(116)는 정전 척(270)을 통하여, 상기 반도체 기판(30)에 바이어스 전압을 설정할 수 있다. 즉, 상기 바이어스 전압 전력 공급부(116)는 상기 반도체 기판(30)에 바이어스 전압을 설정하기 위한 전력을 공급할 수 있다.The bias voltage power supply unit 116 may set a bias voltage to the semiconductor substrate 30 through the electrostatic chuck 270 . That is, the bias voltage power supply unit 116 may supply power for setting a bias voltage to the semiconductor substrate 30 .

실시예에 따른 반도체 소자 제조장치는 제어부(124)를 더 포함할 수 있다. 상기 제어부(124)는 상기 플라즈마 전력 공급부(106), 가스 소스 공급부(130) 및 상기 바이어스 전압 전력 공급부(116)를 구동 제어할 수 있다.The semiconductor device manufacturing apparatus according to the embodiment may further include a controller 124 . The controller 124 may drive and control the plasma power supply 106 , the gas source supply 130 , and the bias voltage power supply 116 .

상기 플라즈마 전력 공급부(106) 및 상기 바이어스 전압 전력 공급부(116) 는 예를 들어, 약 13.56 MHz, 약 27 MHz, 약 2 MHz, 약 60 MHz, 약 400 kHz, 약 2.54 GHz 또는 이들의 조합들과 같은 특정한 무선 주파수들로 동작하도록 구성될 수도 있다.The plasma power supply 106 and the bias voltage power supply 116 may be, for example, about 13.56 MHz, about 27 MHz, about 2 MHz, about 60 MHz, about 400 kHz, about 2.54 GHz or combinations thereof and may be configured to operate on specific radio frequencies, such as

상기 플라즈마 전력 공급부(106) 및 상기 바이어스 전압 전력 공급부(116) 는 목표된 프로세스 성능을 달성하도록, 공급되는 전력의 세기를 조절할 수 있다. 예를 들어, 상기 플라즈마 전력 공급부 (106)는 약 50W 내지 약 15000 W 범위 내의 전력을 공급할 수도 있다. 상기 바이어스 전압 전력 공급부(116)는 약 20V 내지 약 2000V 범위 내의 바이어스 전압을 공급할 수도 있다.The plasma power supply 106 and the bias voltage power supply 116 may adjust the intensity of power supplied to achieve a target process performance. For example, the plasma power supply 106 may supply power within a range of about 50 W to about 15000 W. The bias voltage power supply 116 may supply a bias voltage within a range of about 20V to about 2000V.

또한, 실시예에 따른 반도체 소자 제조 장치는 상기 가스 소스 공급부(130)를 더 포함할 수 있다. 상기 가스 소스 공급부(130)는 가스 주입기 (140)와 같은 가스 유입부를 통하여, 상기 플라즈마 영역 한정 조립체(20)와 유체로 연결될 수 있다.In addition, the semiconductor device manufacturing apparatus according to the embodiment may further include the gas source supply unit 130 . The gas source supply unit 130 may be fluidly connected to the plasma region confinement assembly 20 through a gas inlet such as the gas injector 140 .

또한, 실시예에 따른 반도체 소자 제조장치는 상기 플라즈마 프로세싱 챔버 (104)내의 특정한 압력을 유지하는 역할을 하는, 압력 제어 밸브(142) 및 펌프(144)를 포함할 수 있다. 상기 압력 제어 밸브(142) 및 상기 펌프에 의해서, 상기 플라즈마 프로세스 한정 챔버(104)로부터 부산물 등이 제거된다. 상기 압력 제어 밸브(142)는 프로세싱 동안 1 Torr 미만의 공정 압력을 유지시킬 수 있다. In addition, the semiconductor device manufacturing apparatus according to the embodiment may include a pressure control valve 142 and a pump 144 that serve to maintain a specific pressure in the plasma processing chamber 104 . By means of the pressure control valve 142 and the pump, by-products and the like are removed from the plasma process confinement chamber 104 . The pressure control valve 142 can maintain a process pressure of less than 1 Torr during processing.

도 8에 도시된 바와 같이, 상기 플라즈마 영역 한정 조립체(20)는 커버부(210), 상기 상부 전극(220), 상기 포커스 링(230), 제 1 쿼츠 링(240), 제 2 쿼츠 링(250), 커버 링(260) 및 상기 정전 척(270)을 포함할 수 있다.As shown in FIG. 8 , the plasma region confinement assembly 20 includes a cover part 210, the upper electrode 220, the focus ring 230, a first quartz ring 240, and a second quartz ring ( 250), a cover ring 260, and the electrostatic chuck 270.

상기 커버부(210)는 상기 플라즈마 영역(114)의 외측부에 배치된다. 상기 커버부(210)는 상기 플라즈마 영역(114)의 외측부를 따라서 연장될 수 있다. 상기 커버부(210)는 상기 플라즈마 영역(114)의 주위를 따라서 배치될 수 있다.The cover part 210 is disposed outside the plasma region 114 . The cover part 210 may extend along an outer portion of the plasma region 114 . The cover part 210 may be disposed along the periphery of the plasma region 114 .

상기 커버부(210)는 상기 상부 전극(220)을 지지할 수 있다. 상기 커버부(210)는 상기 상부 전극(220)과 체결될 수 있다. 또한, 상기 커버부(210)는 상기 제 2 쿼츠 링(250)에 체결될 수 있다. 또한, 상기 커버부(210)는 상기 커버 링(260)에 체결될 수 있다. 상기 커버부(210)는 상기 커버 링(260)을 지지할 수 있다.The cover part 210 may support the upper electrode 220 . The cover part 210 may be fastened to the upper electrode 220 . Also, the cover part 210 may be fastened to the second quartz ring 250 . Also, the cover part 210 may be fastened to the cover ring 260 . The cover part 210 may support the cover ring 260 .

상기 커버부(210)는 실리콘을 포함할 수 있다. 상기 커버부(210)는 실리콘으로 이루어질 수 있다. 상기 커버부(210)는 폴리실리콘 또는 단결정 실리콘을 포함할 수 있다. 상기 커버부(210)는 상기 폴리실리콘으로 이루어질 수 있다.The cover part 210 may include silicon. The cover part 210 may be made of silicon. The cover part 210 may include polysilicon or single crystal silicon. The cover part 210 may be made of the polysilicon.

상기 커버부(210)는 상기 플라즈마 영역(114)에서 발생되는 공정 부산물이 배출되기 위한 배출부(280)를 포함할 수 있다. 상기 배출부(280)는 상기 플라즈마 영역(114)에 연결될 수 있다.The cover part 210 may include a discharge part 280 through which process by-products generated in the plasma region 114 are discharged. The discharge part 280 may be connected to the plasma region 114 .

상기 상부 전극(220)은 상기 커버부(210)에 안착될 수 있다. 상기 상부 전극(220)은 상기 커버부(210)에 안착될 수 있다. 상기 상부 전극(220)은 상기 커버부(210)에 체결될 수 있다. 상기 상부 전극(220)은 상기 커버부(210)에 결합될 수 있다.The upper electrode 220 may be seated on the cover part 210 . The upper electrode 220 may be seated on the cover part 210 . The upper electrode 220 may be fastened to the cover part 210 . The upper electrode 220 may be coupled to the cover part 210 .

상기 상부 전극(220)은 상기 플라즈마 영역(114) 상에 배치된다. 상기 상부 전극(220)은 상기 플라즈마 영역(114)의 상부를 전체적으로 덮을 수 있다. 상기 상부 전극(220)은 상기 플라즈마 영역(114)을 사이에 두고, 상기 반도체 기판(30)과 서로 마주볼 수 있다.The upper electrode 220 is disposed on the plasma region 114 . The upper electrode 220 may entirely cover the upper portion of the plasma region 114 . The upper electrode 220 may face the semiconductor substrate 30 with the plasma region 114 therebetween.

도 9 및 도 10을 참조하면, 상기 상부 전극(220)은 전체적으로 평판 형상을 가질 수 있다.Referring to FIGS. 9 and 10 , the upper electrode 220 may have a flat plate shape as a whole.

상기 상부 전극(220)은 제 4 상면(221), 제 4 하면(222) 및 제 4 측면(223)을 포함할 수 있다.The upper electrode 220 may include a fourth upper surface 221 , a fourth lower surface 222 and a fourth side surface 223 .

상기 제 4 상면(221) 및 상기 제 4 하면(222)은 서로 대향된다.The fourth upper surface 221 and the fourth lower surface 222 face each other.

상기 제 4 상면(221)은 플라즈마를 형성하기 위한 기체가 유입되는 영역에 위치될 수 있다. 상기 제 4 상면(221)은 전체적으로 평평할 수 있다.The fourth upper surface 221 may be located in a region into which gas for forming plasma is introduced. The fourth upper surface 221 may be flat as a whole.

상기 제 4 하면(222)은 상기 플라즈마 영역(114)에 위치될 수 있다. 상기 제 4 하면(222)은 전체적으로 평평할 수 있다. 상기 제 4 하면(222)의 일부는 경사질 수 있다. 상기 제 4 하면(222)의 일부는 단차를 형성할 수 있다. 상기 제 4 하면(222)의 일부는 굴곡질 수 있다.The fourth lower surface 222 may be located in the plasma region 114 . The fourth lower surface 222 may be flat as a whole. A portion of the fourth lower surface 222 may be inclined. A part of the fourth lower surface 222 may form a step. A portion of the fourth lower surface 222 may be curved.

상기 제 4 측면(223)은 상기 제 4 상면(221)으로부터 상기 제 4 하면(222)으로 연장된다. 상기 제 4 측면(223)은 상기 상부 전극(220)의 외주면일 수 있다.The fourth side surface 223 extends from the fourth upper surface 221 to the fourth lower surface 222 . The fourth side surface 223 may be an outer circumferential surface of the upper electrode 220 .

상기 상부 전극(220)은 다수 개의 관통홀들(226)을 포함할 수 있다. 상기 관통홀(226)은 상기 제 4 상면(221)으로부터 상기 제 4 하면(222)으로 연장된다. 상기 관통홀(226)을 통하여, 상기 제 4 상면(221)으로부터 상기 상부 전극(220)의 아래로 플라즈마 형성을 위한 기체가 분사될 수 있다.The upper electrode 220 may include a plurality of through holes 226 . The through hole 226 extends from the fourth upper surface 221 to the fourth lower surface 222 . Through the through hole 226 , gas for forming plasma may be sprayed from the fourth upper surface 221 to the lower part of the upper electrode 220 .

상기 관통홀(226)의 직경은 약 0.3㎜ 내지 약 1㎜일 수 있다.The through hole 226 may have a diameter of about 0.3 mm to about 1 mm.

상기 제 4 측면(223)에 단차부가 형성될 수 있다. 즉, 상기 제 4 측면(223)의 일부 및 상기 제 4 측면(223)의 다른 일부가 서로 다른 평면에 배치될 수 있다. 이에 따라서, 상기 상부 전극(220)은 상기 제 4 측면(223)에 단차부를 포함할 수 있다.A stepped portion may be formed on the fourth side surface 223 . That is, a part of the fourth side surface 223 and another part of the fourth side surface 223 may be disposed on different planes. Accordingly, the upper electrode 220 may include a stepped portion on the fourth side surface 223 .

상기 단차부는 상기 반도체 소자의 제조 장치에 사용되는 다른 부품에 걸리거나, 결합될 수 있다.The stepped portion may be caught or coupled to other components used in the manufacturing apparatus of the semiconductor device.

상기 제 4 측면(223)에는 단차가 형성되지 않고, 전체적으로 평평할 수 있다. 즉, 상기 제 4 측면(223)에서, 상기 단차부가 생략될 수 있다.No step is formed on the fourth side surface 223 and may be flat as a whole. That is, on the fourth side surface 223, the stepped portion may be omitted.

또한, 상기 상부 전극(220)은 제 1 경사면을 포함할 수 있다. 상기 제 1 경사면은 상기 제 4 하면(222)으로부터 측 하방으로 연장될 수 있다. 상기 제 1 경사면은 상기 관통홀(226)로부터 분사되는 플라즈마를 가이드할 수 있다. 즉, 상기 제 1 경사면은 상기 관통홀(226)로부터 분사되는 플라즈마를 처리하고자하는 반도체 기판(30)으로 가이드하여, 반도체 소자 제조 공정의 효율을 향상시킬 수 있다. 또한, 상기 제 1 경사면은 다른 부품으로 플라즈마가 흐르는 것을 억제하므로, 상기 상부 전극(220)은 상기 플라즈마에 의해서 다른 부품이 침식되는 것을 방지할 수 있다.Also, the upper electrode 220 may include a first inclined surface. The first inclined surface may extend downward from the fourth lower surface 222 . The first inclined surface may guide plasma ejected from the through hole 226 . That is, the first inclined surface guides the plasma sprayed from the through hole 226 to the semiconductor substrate 30 to be processed, thereby improving the efficiency of the semiconductor device manufacturing process. In addition, since the first inclined surface suppresses the flow of plasma to other parts, the upper electrode 220 can prevent other parts from being eroded by the plasma.

상기 제 1 경사면은 생략될 수 있다. 즉, 상기 제 4 하면(222)은 상기 제 4 측면(223)까지 전체적으로 평평할 수 있다.The first inclined surface may be omitted. That is, the fourth lower surface 222 may be entirely flat up to the fourth side surface 223 .

또한, 상기 상부 전극(220)은 다른 부품과 체결되기 위한 체결 홈(미도시)을 더 포함할 수 있다.In addition, the upper electrode 220 may further include a fastening groove (not shown) for fastening with other components.

상기 상부 전극(220)은 단결정 실리콘을 포함할 수 있다. 상기 상부 전극(220)은 상기 단결정 실리콘을 주성분으로 포함할 수 있다. 상기 상부 전극(220)은 약 90wt% 이상의 함량으로 상기 단결정 실리콘을 포함할 수 있다. 상기 상부 전극(220)은 약 95wt% 이상의 함량으로 상기 단결정 실리콘을 포함할 수 있다. 상기 상부 전극(220)은 약 99wt% 이상의 함량으로 상기 단결정 실리콘을 포함할 수 있다. 상기 상부 전극(220)은 실질적으로 상기 단결정 실리콘으로 이루어질 수 있다.The upper electrode 220 may include single crystal silicon. The upper electrode 220 may include the single crystal silicon as a main component. The upper electrode 220 may include the single crystal silicon in an amount of about 90wt% or more. The upper electrode 220 may include the single crystal silicon in an amount of about 95wt% or more. The upper electrode 220 may include the single crystal silicon in an amount of about 99wt% or more. The upper electrode 220 may be substantially made of the single crystal silicon.

상기 포커스 링(230)은 상기 반도체 기판(30)의 주위를 따라서 연장될 수 있다. 상기 포커스 링(230)은 상기 정전 척(270) 상에 배치될 수 있다. 상기 포커스 링(230)은 상기 플라즈마 영역(114)의 외곽을 따라서 연장될 수 있다. 상기 포커스 링(230)은 상기 제 1 쿼츠 링(240) 내측에 배치될 수 있다.The focus ring 230 may extend along the periphery of the semiconductor substrate 30 . The focus ring 230 may be disposed on the electrostatic chuck 270 . The focus ring 230 may extend along the periphery of the plasma region 114 . The focus ring 230 may be disposed inside the first quartz ring 240 .

상기 포커스 링(230)은 상기 반도체 기판(30)이 배치되는 부분을 둘러쌀 수 있다. 상기 포커스 링(230)은 상기 반도체 기판(30)이 배치되는 공간(236)을 형성할 수 있다. 상기 포커스 링(230)은 상기 반도체 기판(30)의 에지 부분에 배치될 수 있다.The focus ring 230 may surround a portion where the semiconductor substrate 30 is disposed. The focus ring 230 may form a space 236 in which the semiconductor substrate 30 is disposed. The focus ring 230 may be disposed on an edge portion of the semiconductor substrate 30 .

실시예에 따른 포커스 링(230)은 반도체 소자를 제조하기 위한 제조 장치에 사용되는 부품일 수 있다. 즉, 상기 포커스 링(230)은 상기 반도체 소자 제조 장치의 일부를 구성하는 부품일 수 있다.The focus ring 230 according to the embodiment may be a component used in a manufacturing apparatus for manufacturing a semiconductor device. That is, the focus ring 230 may be a component constituting a part of the semiconductor device manufacturing apparatus.

상기 포커스 링(230)은 반도체 소자를 제조하기 위한 플라즈마 처리 장치에 사용되는 부품일 수 있다. 상기 포커스 링(230)은 반도체 기판(30)을 선택적으로 에칭하기 위한 플라즈마 에칭 장치에 사용되는 부품일 수 있다. 상기 반도체 기판(30)은 플라즈마 처리되어, 반도체 소자를 제조하기 위한 반도체 웨이퍼를 포함할 수 있다.The focus ring 230 may be a part used in a plasma processing apparatus for manufacturing a semiconductor device. The focus ring 230 may be a component used in a plasma etching apparatus for selectively etching the semiconductor substrate 30 . The semiconductor substrate 30 may include a semiconductor wafer for manufacturing a semiconductor device by plasma processing.

상기 포커스 링(230)은 플라즈마를 가이드하고, 상기 반도체 기판(30)을 지지하기 위한 하부 전극 어셈블리의 일부를 구성하는 부품일 수 있다. 상기 포커스 링(230)은 상기 하부 전극 어셈블리의 에지에 배치되는 에지 링일 수 있다.The focus ring 230 may be a component constituting a part of a lower electrode assembly for guiding plasma and supporting the semiconductor substrate 30 . The focus ring 230 may be an edge ring disposed at an edge of the lower electrode assembly.

또한, 상기 포커스 링(230)은 상기 반도체 기판(30)을 수용하고, 플라즈마 영역(114)을 한정하는 어셈블리의 일부를 구성하는 부품일 수 있다.Also, the focus ring 230 may be a component constituting a part of an assembly that accommodates the semiconductor substrate 30 and defines the plasma region 114 .

도 11 및 도 12를 참조하면, 실시예에 따른 포커스 링(230)은 전체적으로 링 형상을 가질 수 있다.Referring to FIGS. 11 and 12 , the focus ring 230 according to the exemplary embodiment may have a ring shape as a whole.

상기 포커스 링(230)은 몸체부(237), 경사부(238) 및 가이드부(239)를 포함할 수 있다. 상기 몸체부(237)는 상기 반도체 기판(30)의 주위를 따라서 연장될 수 있다. 상기 몸체부(237)는 상기 반도체 기판(30)의 주위를 따라서 배치될 수 있다. 상기 몸체부(237)는 링 형상을 가질 수 있다.The focus ring 230 may include a body part 237 , an inclined part 238 and a guide part 239 . The body portion 237 may extend along the periphery of the semiconductor substrate 30 . The body portion 237 may be disposed along the periphery of the semiconductor substrate 30 . The body part 237 may have a ring shape.

상기 경사부(238)는 상기 몸체부(237)로부터 연장된다. 상기 경사부(238)는 상기 몸체부(237)로부터 내측으로 연장될 수 있다. 상기 경사부(238)는 상기 몸체부(237)로부터 상기 반도체 기판(30)의 중심을 향하여 연장될 수 있다. 상기 경사부(238)는 링 형상을 가질 수 있다. 즉, 상기 경사부(238)는 상기 몸체부(237)의 내주면에 배치될 수 있다.The inclined portion 238 extends from the body portion 237 . The inclined portion 238 may extend inwardly from the body portion 237 . The inclined portion 238 may extend from the body portion 237 toward the center of the semiconductor substrate 30 . The inclined portion 238 may have a ring shape. That is, the inclined portion 238 may be disposed on an inner circumferential surface of the body portion 237 .

상기 가이드부(239)는 상기 경사부(238)로부터 연장된다. 상기 가이드부(239)는 상기 경사부(238)로부터 내측으로 연장될 수 있다. 상기 가이드부(239)는 상기 경사부(238)로부터 상기 반도체 기판(30)의 중심을 향하여 연장될 수 있다. 상기 가이드부(239)는 링 형상을 가질 수 있다. 상기 가이드부(239)의 적어도 일부는 상기 반도체 기판(30)의 아래에 배치될 수 있다.The guide part 239 extends from the inclined part 238 . The guide part 239 may extend inwardly from the inclined part 238 . The guide part 239 may extend from the inclined part 238 toward the center of the semiconductor substrate 30 . The guide part 239 may have a ring shape. At least a portion of the guide part 239 may be disposed under the semiconductor substrate 30 .

상기 몸체부(237), 상기 경사부(238) 및 상기 가이드부(239)는 일체로 형성될 수 있다. 즉, 상기 몸체부(237), 상기 경사부(238) 및 상기 가이드부(239)는 결합된 구조가 아니고, 일체화된 구조를 가질 수 있다. 상기 몸체부(237), 상기 경사부(238) 및 상기 가이드부(239)는 일체로, 단결정 실리콘으로, 형성될 수 있다. The body portion 237, the inclined portion 238, and the guide portion 239 may be integrally formed. That is, the body portion 237, the inclined portion 238, and the guide portion 239 may not have a combined structure, but may have an integrated structure. The body portion 237, the inclined portion 238, and the guide portion 239 may be integrally formed of single crystal silicon.

상기 포커스 링(230)은 제 5 상면(231), 제 5 하면(232) 및 제 5 측면(233)을 포함할 수 있다.The focus ring 230 may include a fifth upper surface 231 , a fifth lower surface 232 , and a fifth side surface 233 .

상기 제 5 상면(231) 및 상기 제 5 하면(232)은 서로 대향된다.The fifth upper surface 231 and the fifth lower surface 232 face each other.

상기 제 5 상면(231)은 상기 몸체부(237)에 포함될 수 있다.The fifth upper surface 231 may be included in the body portion 237 .

상기 제 5 하면(232)은 전체적으로 평평할 수 있다.The fifth lower surface 232 may be flat as a whole.

상기 제 5 측면(233)은 상기 제 5 상면(231)으로부터 상기 제 5 하면(232)으로 연장된다. 상기 제 5 측면(233)은 상기 포커스 링(230)의 외주면일 수 있다.The fifth side surface 233 extends from the fifth upper surface 231 to the fifth lower surface 232 . The fifth side surface 233 may be an outer circumferential surface of the focus ring 230 .

또한, 상기 포커스 링(230)은 제 2 경사면(234)을 포함할 수 있다. 상기 제 2 경사면(234)은 상기 제 5 상면(231)으로부터 측 하방으로 연장될 수 있다. 상기 제 2 경사면(234)은 상기 반도체 기판(30)으로부터 발생되는 플라즈마 공정 후, 생성물을 측방으로 가이드할 수 있다. 즉, 상기 제 2 경사면(234)은 상기 반도체 기판(30)에 분사되는 플라즈마에 의해서 발생되는 공정 부산물을 외부로 가이드하여, 반도체 소자 제조 공정의 효율을 향상시킬 수 있다. 또한, 상기 제 2 경사면(234)은 부산물을 적절하게 가이드할 수 있기 때문에, 상기 포커스 링(230)은 상기 플라즈마 공정의 부산물에 의해서 다른 부품이 오염되는 것을 방지할 수 있다.Also, the focus ring 230 may include a second inclined surface 234 . The second inclined surface 234 may extend downward from the fifth upper surface 231 . The second inclined surface 234 may laterally guide a product after a plasma process generated from the semiconductor substrate 30 . That is, the second inclined surface 234 may improve the efficiency of the semiconductor device manufacturing process by guiding process by-products generated by the plasma sprayed onto the semiconductor substrate 30 to the outside. In addition, since the second inclined surface 234 can properly guide by-products, the focus ring 230 can prevent other parts from being contaminated by by-products of the plasma process.

또한, 상기 포커스 링(230)은 가이드면(235)을 더 포함할 수 있다. 상기 가이드면(235)은 상기 제 2 경사면(234)으로부터 연장된다. 상기 가이드면(235)은 상기 제 2 경사면(234)으로부터 내측으로 연장될 수 있다. 상기 가이드면(235)은 상기 반도체 기판(30) 아래로 연장될 수 있다. 상기 가이드면(235)은 상기 제 2 경사면(234)으로부터 상기 반도체 기판(30)의 중심으로 연장될 수 있다. 상기 가이드면(235)의 적어도 일부는 상기 반도체 기판(30) 아래에 배치될 수 있다.In addition, the focus ring 230 may further include a guide surface 235 . The guide surface 235 extends from the second inclined surface 234 . The guide surface 235 may extend inwardly from the second inclined surface 234 . The guide surface 235 may extend below the semiconductor substrate 30 . The guide surface 235 may extend from the second inclined surface 234 toward the center of the semiconductor substrate 30 . At least a portion of the guide surface 235 may be disposed below the semiconductor substrate 30 .

또한, 상기 포커스 링(230)은 제 3 측면(2301)을 더 포함할 수 있다. 상기 제 3 측면(2301)은 상기 가이드면(235)으로부터 상기 제 5 하면(232)으로 연장될 수 있다. 상기 제 3 측면(2301)은 상기 포커스 링(230)의 내주면일 수 있다.In addition, the focus ring 230 may further include a third side surface 2301 . The third side surface 2301 may extend from the guide surface 235 to the fifth lower surface 232 . The third side surface 2301 may be an inner circumferential surface of the focus ring 230 .

또한, 상기 포커스 링(230)은 다른 부품과 체결되기 위한 체결 홈(미도시)을 더 포함할 수 있다.In addition, the focus ring 230 may further include a fastening groove (not shown) for fastening with other components.

상기 포커스 링(230)은 단결정 실리콘을 포함할 수 있다. 상기 포커스 링(230)은 상기 단결정 실리콘을 주성분으로 포함할 수 있다. 상기 포커스 링(230)은 약 90wt% 이상의 함량으로 상기 단결정 실리콘을 포함할 수 있다. 상기 포커스 링(230)은 약 95wt% 이상의 함량으로 상기 단결정 실리콘을 포함할 수 있다. 상기 포커스 링(230)은 약 99wt% 이상의 함량으로 상기 단결정 실리콘을 포함할 수 있다. 상기 포커스 링(230)은 실질적으로 상기 단결정 실리콘으로 이루어질 수 있다.The focus ring 230 may include single crystal silicon. The focus ring 230 may include single crystal silicon as a main component. The focus ring 230 may include the single crystal silicon in an amount of about 90wt% or more. The focus ring 230 may include the single crystal silicon in an amount of about 95wt% or more. The focus ring 230 may include the single crystal silicon in an amount of about 99wt% or more. The focus ring 230 may be substantially made of the single crystal silicon.

상기 제 1 쿼츠 링(240)은 상기 포커스 링(230)의 주위를 둘러싼다. 상기 제 1 쿼츠 링(240)은 상기 정전 척(270)의 주위를 둘러쌀 수 있다. 상기 제 1 쿼츠 링(240)은 상기 정전 척(270)의 외주면을 따라서 연장될 수 있다. 상기 제 1 쿼츠 링(240)은 상기 포커스 링(230)의 외주면을 따라서 연장될 수 있다. 상기 제 1 쿼츠 링(240)은 상기 포커스 링(230)의 외주면 및 상기 정전 척(270)의 외주면을 덮을 수 있다.The first quartz ring 240 surrounds the focus ring 230 . The first quartz ring 240 may surround the electrostatic chuck 270 . The first quartz ring 240 may extend along an outer circumferential surface of the electrostatic chuck 270 . The first quartz ring 240 may extend along an outer circumferential surface of the focus ring 230 . The first quartz ring 240 may cover the outer circumferential surface of the focus ring 230 and the outer circumferential surface of the electrostatic chuck 270 .

상기 제 1 쿼츠 링(240)은 상기 커버부(210) 및 상기 포커스 링(230) 사이에 배치된다. 또한, 상기 제 1 쿼츠 링(240)은 상기 커버부(210) 및 상기 정전 척(270) 사이에 배치될 수 있다.The first quartz ring 240 is disposed between the cover part 210 and the focus ring 230 . Also, the first quartz ring 240 may be disposed between the cover part 210 and the electrostatic chuck 270 .

또한, 상기 제 1 쿼츠 링(240)은 높은 전기 저항을 가질 수 있다. 즉, 상기 제 1 쿼츠 링(240)은 높은 절연성을 가질 수 있다. 이에 따라서, 상기 제 1 쿼츠 링(240)은 상기 포커스 링(230) 및 상기 커버부(210) 사이를 절연시킬 수 있다. 또한, 상기 제 1 쿼츠 링(240)은 상기 정전 척(270) 및 상기 커버부(210) 사이를 절연시킬 수 있다.In addition, the first quartz ring 240 may have high electrical resistance. That is, the first quartz ring 240 may have high insulation. Accordingly, the first quartz ring 240 may insulate between the focus ring 230 and the cover part 210 . Also, the first quartz ring 240 may insulate between the electrostatic chuck 270 and the cover part 210 .

상기 제 1 쿼츠 링(240)은 앞서 설명된 바와 같은 특징을 가질 수 있다.The first quartz ring 240 may have the same characteristics as described above.

상기 제 2 쿼츠 링(250)은 상기 제 1 쿼츠 링(240) 외측에 배치된다. 상기 제 2 쿼츠 링(250)은 상기 제 1 쿼츠 링(240)의 외주면을 둘러쌀 수 있다. 상기 제 2 쿼츠 링(250)은 상기 제 1 쿼츠 링(240)의 주위를 따라서 연장될 수 있다.The second quartz ring 250 is disposed outside the first quartz ring 240 . The second quartz ring 250 may surround an outer circumferential surface of the first quartz ring 240 . The second quartz ring 250 may extend along the circumference of the first quartz ring 240 .

상기 제 2 쿼츠 링(250)은 상기 제 1 쿼츠 링(240)의 절연 특성을 보강할 수 있다. 상기 제 2 쿼츠 링(250)은 상기 포커스 링(230) 및 상기 커버부(210) 사이를 절연시킬 수 있다. 또한, 상기 제 2 쿼츠 링(250)은 상기 정전 척(270) 및 상기 커버부(210) 사이를 절연시킬 수 있다.The second quartz ring 250 may reinforce insulating properties of the first quartz ring 240 . The second quartz ring 250 may insulate between the focus ring 230 and the cover part 210 . Also, the second quartz ring 250 may insulate between the electrostatic chuck 270 and the cover part 210 .

상기 제 2 쿼츠 링(250)은 앞서 설명된 바와 같은 특징을 가질 수 있다.The second quartz ring 250 may have the same characteristics as described above.

상기 커버 링(260)은 상기 커버부(210) 아래에 배치될 수 있다. 상기 커버 링(260)은 상기 커버부(210) 아래에 배치될 수 있다. 상기 커버 링(260)은 상기 제 1 쿼츠 링(240)의 외측에 배치될 수 있다. 상기 커버 링(260)은 상기 제 1 쿼츠 링(240)의 외주면을 따라서 연장될 수 있다. 상기 커버 링(260)은 상기 정전 척(270) 외측에 배치될 수 있다. The cover ring 260 may be disposed under the cover part 210 . The cover ring 260 may be disposed under the cover part 210 . The cover ring 260 may be disposed outside the first quartz ring 240 . The cover ring 260 may extend along an outer circumferential surface of the first quartz ring 240 . The cover ring 260 may be disposed outside the electrostatic chuck 270 .

상기 커버 링(260)은 상기 배출부(280)의 주위에 배치될 수 있다. 상기 배출부(280)는 상기 플라즈마 영역(114)에서 발생되는 공정 부산물을 배출하기 위한 배기구일 수 있다.The cover ring 260 may be disposed around the discharge part 280 . The discharge unit 280 may be an exhaust port for discharging process by-products generated in the plasma region 114 .

또한, 상기 커버 링(260)의 오픈 영역은 상기 배출부(280)에 대응될 수 있다. 상기 커버 링(260)은 상기 배출부(280)의 주위를 보호할 수 있다.Also, the open area of the cover ring 260 may correspond to the discharge part 280 . The cover ring 260 may protect the periphery of the discharge part 280 .

상기 커버 링(260)은 앞서 설명된 바와 같은 특징을 가질 수 있다.The cover ring 260 may have features as described above.

실시예에 따른 반도체 소자의 제조 장치는 상기 반도체 기판(30)을 플라즈마 처리할 수 있다. 실시예에 따른 반도체 소자의 제조 장치는 상기 반도체 기판(30)을 플라즈마 처리하여, 반도체 소자를 제조할 수 있다.An apparatus for manufacturing a semiconductor device according to an exemplary embodiment may perform a plasma treatment of the semiconductor substrate 30 . The apparatus for manufacturing a semiconductor device according to an embodiment may fabricate a semiconductor device by plasma-processing the semiconductor substrate 30 .

상기 반도체 기판(30)은 웨이퍼, 상기 웨이퍼 상에 배치되는 식각 대상층 및 상기 식각 대상층 상에 배치되는 마스크 패턴을 포함할 수 있다.The semiconductor substrate 30 may include a wafer, an etch target layer disposed on the wafer, and a mask pattern disposed on the etch target layer.

상기 식각 대상층은 금속층을 포함하는 도전층일 수 있다. 상기 식각 대상층은 산화막을 포함하는 유전체층일 수 있다. 상기 식각 대상층은 실리콘 나이트라이드, 실리콘, 알루미늄, 티타늄 나이트라이드, 티타늄 실리사이드, 텅스텐 또는 텅스텐 실리사이드를 포함할 수 있다.The etch target layer may be a conductive layer including a metal layer. The etch target layer may be a dielectric layer including an oxide layer. The etch target layer may include silicon nitride, silicon, aluminum, titanium nitride, titanium silicide, tungsten, or tungsten silicide.

상기 마스크 패턴은 상기 식각 대상층을 선택적으로 노출시킬 수 있다. 상기 마스크 패턴은 포토레지스트층을 포함할 수 있다. 상기 포토레지스트층은 광에 의해서 패터닝될 수 있다.The mask pattern may selectively expose the etch target layer. The mask pattern may include a photoresist layer. The photoresist layer may be patterned by light.

상기 반도체 기판(30)이 플라즈마 처리되기 위해서, 상기 반도체 기판(30)은 상기 정전 척(270) 상에 배치된다. 또한, 상기 반도체 기판(30)은 상기 포커스 링(230) 내에 배치될 수 있다. 상기 반도체 기판(30)은 상기 가이드부(239) 상에 배치될 수 있다.In order for the semiconductor substrate 30 to be plasma treated, the semiconductor substrate 30 is placed on the electrostatic chuck 270 . Also, the semiconductor substrate 30 may be disposed within the focus ring 230 . The semiconductor substrate 30 may be disposed on the guide part 239 .

이후, 상기 반도체 기판(30)에 플라즈마가 분사될 수 있다. 상기 플라즈마는 상기 상부 전극(220)을 통하여, 분사되는 기체에 의해서 형성되고, 상기 반도체 기판(30)에 분사될 수 있다.Thereafter, plasma may be sprayed onto the semiconductor substrate 30 . The plasma may be formed by gas sprayed through the upper electrode 220 and sprayed onto the semiconductor substrate 30 .

상기 가스 소스는 수소 기체(H2), 질소 기체(N2) 및 불소계 기체를 포함할 수 있다. 상기 불소계 기체는 불화수소 또는 플루오르화 카본(CxHyFz, x는 1 내지 4의 정수이고, y는 1 내지 8의 정수이고, z는 1 내지 8의 정수)을 포함할 수 있다. 또한, 상기 불소계 기체는 C3F8 또는 C2F6를 포함할 수 있다.The gas source may include hydrogen gas (H 2 ), nitrogen gas (N 2 ), and fluorine-based gas. The fluorine-based gas may include hydrogen fluoride or fluorocarbon (C x H y F z , x is an integer from 1 to 4, y is an integer from 1 to 8, and z is an integer from 1 to 8). In addition, the fluorine-based gas may include C 3 F 8 or C 2 F 6 .

상기 수소 기체 및 상기 질소 기체의 플로우 비는 약 3:1 내지 약 7:1일 수 있다. 또한, 상기 수소 및 상기 불소계 기체의 플로우 비는 약 10:1 내지 약 100:1일 수 있다.A flow ratio of the hydrogen gas and the nitrogen gas may be about 3:1 to about 7:1. In addition, the flow ratio of the hydrogen and the fluorine-based gas may be about 10:1 to about 100:1.

상기 가스 소스의 공급 속도는 약 300 sccm 내지 1500 sccm일 수 있다. 상기 가스 소스의 공급 속도는 약 500 sccm 내지 1200 sccm일 수 있다.A supply rate of the gas source may be about 300 sccm to about 1500 sccm. A supply rate of the gas source may be about 500 sccm to about 1200 sccm.

상기 웨이퍼의 온도는 약 80℃ 내지 약 150℃일 수 있다.The temperature of the wafer may be about 80 °C to about 150 °C.

상기 플라즈마 한정 영역의 부피는 약 10ℓ 내지 약 100ℓ일 수 있다.The volume of the plasma confinement region may be about 10 L to about 100 L.

또한, 상기 플라즈마 한정 영역의 내부 압력은 약 10 mTorr 내지 약 200 mTorr일 수 있다.Also, the internal pressure of the plasma confinement region may be about 10 mTorr to about 200 mTorr.

상기 플라즈마가 형성되기 위해서 사용되는 RF 파워는 약 500 W 내지 약 15000 W일 수 있다. 상기 플라즈마가 형성되기 위해서 사용되는 RF 파워는 약 1000 W 내지 약 10000 W일 수 있다.RF power used to form the plasma may be about 500 W to about 15000 W. RF power used to form the plasma may be about 1000 W to about 10000 W.

상기 플라즈마에 의해서, 상기 식각 대상층은 선택적으로 식각될 수 있다. 이에 따라서, 상기 웨이퍼 상에 도전 패턴 또는 절연 패턴이 형성될 수 있다.The etch target layer may be selectively etched by the plasma. Accordingly, a conductive pattern or an insulating pattern may be formed on the wafer.

상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및 상기 커버 링(260)과 같은 반도체 소자 제조 장치에 사용되는 부품은 석영을 포함하고, 적절한 제 1 피크 및/또는 적절한 제 2 피크를 가질 수 있다.Parts used in the semiconductor device manufacturing apparatus, such as the first quartz ring 240, the second quartz ring 250, and the cover ring 260, include quartz, and have an appropriate first peak and/or an appropriate second peak. can have peaks.

상기 반도체 소자 제조 장치용 부품은 석영을 포함하고, 적절한 최대 흡광도를 가지는 제 1 피크를 가질 수 있다. 즉, 상기 반도체 소자 제조 장치용 부품은 적절한 함량으로 히드록시기를 가질 수 있다. 즉, 상기 반도체 소자 제조 장치용 부품은 적절한 함량으로 Si-OH 구조를 가질 수 있다.The component for the semiconductor device manufacturing apparatus may include quartz and have a first peak having an appropriate maximum absorbance. That is, the component for the semiconductor device manufacturing apparatus may have a hydroxyl group in an appropriate amount. That is, the component for the semiconductor device manufacturing apparatus may have a Si-OH structure in an appropriate amount.

또한, 상기 반도체 소자 제조 장치용 부품은 적절한 최대 흡광도를 가지는 제 2 피크를 가질 수 있다. 즉, 상기 반도체 소자 제조 장치용 부품은 적절한 함량으로 염소기를 가질 수 있다. In addition, the component for the semiconductor device manufacturing apparatus may have a second peak having an appropriate maximum absorbance. That is, the component for the semiconductor device manufacturing apparatus may have a chlorine group in an appropriate amount.

이에 따라서, 상기 반도체 소자 제조 장치용 부품은 적절한 기계적 물성을 가질 수 있다.Accordingly, the component for the semiconductor device manufacturing apparatus may have appropriate mechanical properties.

특히, 상기 반도체 소자 제조 장치용 부품은 적절한 3곡점 강도, 적절한 모드 경도, 적절한 압축 강도, 적절한 탄성율 및/또는 적절한 포아송비를 가질 수 있다. 즉, 상기 반도체 소자 제조 장치는 적절한 기계적 강도를 가지면서, 적절한 탄성율을 가질 수 있다. 이에 따라서, 상기 반도체 소자 제조 장치는 부러짐 및 깨짐을 억제할 수 있다.Particularly, the component for the semiconductor device manufacturing apparatus may have an appropriate triad strength, an appropriate mode hardness, an appropriate compressive strength, an appropriate modulus of elasticity, and/or an appropriate Poisson's ratio. That is, the semiconductor device manufacturing apparatus may have appropriate mechanical strength and appropriate elastic modulus. Accordingly, the semiconductor device manufacturing apparatus can suppress breakage and breakage.

상기 반도체 소자 제조 장치용 부품은 제조 공정에서 부러짐 또는 깨짐에 의한 불량을 억제할 수 있다.The parts for the semiconductor device manufacturing apparatus can suppress defects due to breakage or cracking in the manufacturing process.

특히, 석영은 비평형상의 그물 구조를 가지는 비정질일 수 있다. 이러한 석영의 구조는 깨짐에 취약할 수 있다. 이때, 실시예에 따른 반도체 소자 제조 장치용 부품은 적절한 함량으로 히드록시기를 가지기 때문에, 강도를 적절하게 조절하고, 향상된 내 취성을 구현할 수 있다. 즉, 실시예에 따른 반도체 소자 제조 장치용 부품은 적절한 함량으로 히드록시기를 가지기 때문에, 상기 3곡점 강도를 적절히 낮추면서, 상기 압축 강도를 적절히 향상시킬 수 있다.In particular, quartz may be amorphous having a non-equilibrium network structure. This structure of quartz can be vulnerable to fracture. At this time, since the component for semiconductor device manufacturing apparatus according to the embodiment has a hydroxyl group in an appropriate amount, strength can be appropriately adjusted and improved resistance to brittleness can be implemented. That is, since the component for a semiconductor device manufacturing apparatus according to the embodiment has a hydroxyl group in an appropriate amount, the compressive strength can be appropriately improved while the strength of the three-fold point is appropriately lowered.

또한, 실시예에 따른 반도체 소자 제조 장치용 부품은 상기와 같이 적절한 함량으로 염소기를 포함하기 때문에, 향상된 내마모성을 가지면서도, 염소에 의한 반도체 기판의 오염을 최소화할 수 있다.In addition, since the component for a semiconductor device manufacturing apparatus according to the embodiment includes chlorine groups in an appropriate amount as described above, it is possible to minimize contamination of a semiconductor substrate by chlorine while having improved wear resistance.

이에 따라서, 실시예에 따른 반도체 소자의 제조 장치는 상기 쿼츠 부품을 포함하기 때문에, 깨져서 비산되는 미분말에 의해서 유발되는 디펙을 방지할 수 있다. 이에 따라서, 실시예에 따른 반도체 소자의 제조 방법은 불량율이 낮은 반도체 소자를 제공할 수 있다.Accordingly, since the apparatus for manufacturing a semiconductor device according to the embodiment includes the quartz component, it is possible to prevent defects caused by fine powder that is broken and scattered. Accordingly, the method of manufacturing a semiconductor device according to the exemplary embodiment may provide a semiconductor device having a low defect rate.

또한, 상기 반도체 소자 제조 장치용 부품은 상기와 같은 히드록시기 및 염소를 적절하게 포함하기 때문에, 상기 공정 부산물의 흡착을 억제할 수 있다. 또한, 상기 반도체 소자 제조 장치용 부품은 상기 플라즈마에 의한 마모를 용이하게 억제할 수 있다.In addition, since the component for the semiconductor device manufacturing apparatus appropriately contains the hydroxyl group and chlorine as described above, adsorption of the process by-products may be suppressed. In addition, the parts for the semiconductor device manufacturing apparatus can easily suppress wear caused by the plasma.

또한, 상기 반도체 소자 제조 장치는 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)이 생략될 수 있다. 즉, 상기 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)이 생략된 반도체 소자 제조 장치는 추후에, 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)을 따로 장착할 수 있다. 실시예에 따른 반도체 소자 제조 장치에는 상기 제 1 쿼츠 링(240), 상기 제 2 쿼츠 링(250) 및/또는 상기 커버 링(260)이 생략되고, 추후에 장착될 수 있다.Also, in the semiconductor device manufacturing apparatus, the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may be omitted. That is, in the semiconductor device manufacturing apparatus in which the first quartz ring 240, the second quartz ring 250 and/or the cover ring 260 are omitted, the first quartz ring 240, the The second quartz ring 250 and/or the cover ring 260 may be separately mounted. In the semiconductor device manufacturing apparatus according to the embodiment, the first quartz ring 240, the second quartz ring 250, and/or the cover ring 260 may be omitted and mounted later.

또한, 이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, the features, structures, effects, etc. described in the embodiments above are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, and effects illustrated in each embodiment can be combined or modified with respect to other embodiments by those skilled in the art in the field to which the embodiments belong. Therefore, contents related to these combinations and variations should be construed as being included in the scope of the present invention.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the above has been described with reference to the embodiments, this is only an example and does not limit the present invention, and those skilled in the art to which the present invention belongs will not deviate from the essential characteristics of the present embodiment. It will be appreciated that various variations and applications are possible. For example, each component specifically shown in the embodiment can be modified and implemented. And differences related to these modifications and applications should be construed as being included in the scope of the present invention as defined in the appended claims.

제조예 1Preparation Example 1

석영 유리가 준비된다.A quartz glass is prepared.

석영 유리#1 : Feilhua사, FLH320Quartz glass #1: Feilhua, FLH320

석영 유리#2 : Heraeus사, TSC-3Quartz glass #2: Heraeus, TSC-3

석영 유리#3 : TOSHO사, NQuartz glass #3: TOSHO, N

석영 유리#4 : Momentive사, GE-124Quartz glass #4: Momentive, GE-124

상기 석영 유리가 다이아몬드 와이어 소에 의해서, 약 1㎜의 두께로 절단되고, 쿼츠 플레이트가 제조되었다.The quartz glass was cut with a diamond wire saw to a thickness of about 1 mm, and a quartz plate was manufactured.

상기 쿼츠 플레이트는 상기 상정반 및 상기 하정반에 의해서 랩핑된다. 이후, 상기 랩핑된 쿼츠 플레이트는 그라인더에 의해서 형상 가공된다. 이에 따라서, 표면 미가공 쿼츠 링이 형성된다.The quartz plate is wrapped by the upper surface plate and the lower surface plate. Then, the lapped quartz plate is shaped by a grinder. Accordingly, a surface unprocessed quartz ring is formed.

상기 형상 가공 공정은 다음과 같은 조건으로 진행되었다.The shape processing process was performed under the following conditions.

1) 그라인더 헤드 : 200 메쉬1) Grinder head: 200 mesh

2) 공구 회전수: 5000 rpm2) Tool speed: 5000 rpm

3) 공작물 회전수 : 100rpm3) Workpiece rotation speed: 100 rpm

4) 피드 : 0.01 ㎜/분4) Feed: 0.01 mm/min

이후, 상기 미가공 쿼츠 링은 상온에서 에칭액에 약 45분 동안 침지되어, 상기 미가공 링의 외부 표면이 처리되어, 제 1 쿼츠 링 및 제 2 쿼츠 링이 제조되었다.Thereafter, the unprocessed quartz ring was immersed in an etchant at room temperature for about 45 minutes, and the outer surface of the unprocessed ring was treated to produce a first quartz ring and a second quartz ring.

상기 에칭액의 성분은 다음과 같다.Components of the etchant are as follows.

1) 탈이온수 : 90 중량부1) Deionized water: 90 parts by weight

2) 불산 : 10 중량부2) hydrofluoric acid: 10 parts by weight

3) 불화수소 암모늄 : 5 중량부3) Ammonium hydrogen fluoride: 5 parts by weight

4) 설파믹산 암모늄 : 5 중량부4) Ammonium sulfamic acid: 5 parts by weight

이후, 상기 쿼츠 링은 탈 이온수에 의해서 세정되었다.Then, the quartz ring was washed with deionized water.

제조예 2 내지 4Preparation Examples 2 to 4

하기의 표 1에서와 같이, 석영 유리가 사용되었고, 쿼츠 링의 제조 공정은 제조예 1이 참조되었다.As shown in Table 1 below, quartz glass was used, and Manufacturing Example 1 was referred to for the manufacturing process of the quartz ring.

구분division 석영 유리quartz glass 제조예 1Preparation Example 1 석영 유리 #1Quartz Glass #1 제조예 2Preparation Example 2 석영 유리 #2Quartz Glass #2 제조예 3Preparation Example 3 석영 유리 #3Quartz Glass #3 제조예 4Production Example 4 석영 유리 #4Quartz Glass #4

실시예 1 내지 3 및 비교예Examples 1 to 3 and Comparative Example

하기의 표 2에서와 같이, 웨이퍼 에칭 장치에 제 1 쿼츠 링 및 제 2 쿼츠 링이 장착되고, 실리콘 웨이퍼가 상기 에칭 장치에 안착된다. 이후, 수소 기체, 질소 기체 및 CH3F가 약 5:1:0.5의 플로우 비로 상부 전극에 분사되고, 플라즈마화 되어, 약 10분 동안 상기 실리콘 웨이퍼에 분사되어, 에칭 공정이 진행되었다.As shown in Table 2 below, a first quartz ring and a second quartz ring are mounted on a wafer etching device, and a silicon wafer is placed on the etching device. Thereafter, hydrogen gas, nitrogen gas, and CH 3 F were sprayed onto the upper electrode at a flow ratio of about 5:1:0.5, turned into plasma, and sprayed on the silicon wafer for about 10 minutes to proceed with an etching process.

구분division 제 1 쿼츠 링No. 1 quartz ring 제 2 쿼츠 링2nd quartz ring 실시예 1Example 1 제조예 1Preparation Example 1 제조예 1Preparation Example 1 실시예 2Example 2 제조예 2Preparation Example 2 제조예 2Preparation Example 2 실시예 3Example 3 제조예 3Preparation Example 3 제조예 3Preparation Example 3 비교예comparative example 제조예 4Production Example 4 제조예 4Production Example 4

평가예evaluation example

1. 적외선 투과 스펙트럼1. Infrared transmission spectrum

실시예들 및 비교예에서 제조된 제 1 쿼츠 링은 2㎝×2㎝×0.17㎝의 크기로 절단되고, 실시예 1과 동일한 공정으로 양면 폴리싱이 진행되어, 샘플이 제조되었다. 이후, FT-IR 장비(perkinelmer사, FT-IR spectrometer Frontier)에 의해서, 다음과 같은 조건으로 IR 흡광도가 측정되었다.The first quartz ring prepared in Examples and Comparative Examples was cut to a size of 2 cm × 2 cm × 0.17 cm, and double-sided polishing was performed in the same process as in Example 1 to prepare samples. Thereafter, IR absorbance was measured by FT-IR equipment (perkinelmer, FT-IR spectrometer Frontier) under the following conditions.

detector(MIR TGS)detector (MIR TGS)

resolution/scan = 8/32resolution/scan = 8/32

2. 자외선 투과 스펙트럼2. UV transmission spectrum

상기 샘플은 UV-Vis 장비에 의해서, 다음과 같은 조건으로 UV 흡광도가 측정되었다.The UV absorbance of the sample was measured by UV-Vis equipment under the following conditions.

장비: spectra v-670Equipment: spectra v-670

Uv/vis beam: 2.0nmUV/vis beam: 2.0nm

Measurement wavelength: 200nm~800nmMeasurement wavelength: 200nm~800nm

Scan speed: 400nm/minScan speed: 400nm/min

Cl 흡광영역: 200~300nmCl absorption range: 200~300nm

3. 3곡점 강도3. Strength of three curves

실시예들 및 비교예에서 제조된 제 1 쿼츠 링은 0.3㎝×0.4㎝×3.6㎝의 크기로 절단되고, 3곡점 측정 장비(Hegweald사, Inspekt table blue 10KN)에 의해서, KS L ISO14704, 파인 세라믹스 단일체 세라믹스의 실온 꺾임 강도 시험방법에 의해서, 3곡점 강도가 측정되었다.The first quartz ring manufactured in Examples and Comparative Examples was cut to a size of 0.3 cm × 0.4 cm × 3.6 cm, and KS L ISO14704, fine ceramics The three-bent strength was measured by the room temperature bending strength test method of monolithic ceramics.

4. 모스 경도4. Mohs scale

실시예들 및 비교예에서 제조된 제 1 쿼츠 링에서, 유리 조각 점 및 강철 파일 끝에 의해서, 작업자의 수작업 및 육안 확인을 통하여, 모스 경도가 측정되었다. In the first quartz rings manufactured in Examples and Comparative Examples, the Mohs hardness was measured by the point of the glass fragment and the end of the steel file, through manual work and visual inspection by an operator.

5. 압축 강도, 압축 탄성률 및 포아송비5. Compressive strength, compressive modulus and Poisson's ratio

실시예들 및 비교예에서 제조된 제 1 쿼츠 링에서, 다음과 같은 방법에 의해서 압축강도가 측정되었다. 상기 압축 강도를 측정하기 위한 시편규격은 직경 5㎜ 및 높이 10㎜이었다. 상기 압축 강도는 KS L 1601:2006 단일체 세라믹스의 상온 압축 강도 시험 방법에 의하여 측정되었다.In the first quartz rings manufactured in Examples and Comparative Examples, compressive strength was measured by the following method. The specimen size for measuring the compressive strength was 5 mm in diameter and 10 mm in height. The compressive strength was measured according to the KS L 1601:2006 test method for compressive strength at room temperature of monolithic ceramics.

실시예들 및 비교예에서 제조된 제 1 쿼츠 링에서, 다음과 같은 방법에 의해서 압축 탄성률 및 포아송비가 측정되었다. 상기 압축 탄성률 및 포아송비를 측정하기 위한 시편규격은 가로 약 20㎜, 세로 약 20㎜ 및 두께 약 5㎜이었다. 상기 압축 탄성률은 ASTM E 494 시험방법에 의하여 측정되었다.In the first quartz rings manufactured in Examples and Comparative Examples, the compressive modulus and Poisson's ratio were measured by the following methods. The specimen size for measuring the compressive modulus and Poisson's ratio was about 20 mm wide, about 20 mm long, and about 5 mm thick. The compressive modulus was measured according to the ASTM E 494 test method.

6. 결함 평가6. Defect Assessment

웨이퍼 표면 분석기(WM-3000, 제우스사) 장비에 의해서, 상기 에칭된 실리콘 웨이퍼의 결함 개수가 측정되었다.The number of defects of the etched silicon wafer was measured using a wafer surface analyzer (WM-3000, Zeus).

결함 개수 10 개 미만 : 양호, OLess than 10 defects: Good, O

결함 개수 11 개 이상 : 불량, XDefect count 11 or more: Bad, X

7. 형상 가공성7. Formability

제조예들에서의 쿼츠 플레이트가 약 100회 동안 형상 가공될 때, 깨짐 및/또는 부러짐 등과 같은 파손 발생 비율이 측정되었다.When the quartz plates in the manufacturing examples were shaped for about 100 times, the rate of occurrence of breakage such as cracking and/or breaking was measured.

파손율 10% 미만 : 양호, OBreakage rate less than 10%: Good, O

파손율 10% 이상 : 불량, XBreakage rate of 10% or more: defective, X

하기의 표 3과 같이, IR 흡광도 및 UV 흡광도가 측정되었다.As shown in Table 3 below, IR absorbance and UV absorbance were measured.

구분division IR 흡광도
(3720㎝-1, %)IR absorbance
(3720 cm-1, %) UV 흡광도
(244㎚, %)UV absorbance
(244nm, %) 제조예 1Preparation Example 1 4040 1414 제조예 2Preparation Example 2 3232 1414 제조예 3Preparation Example 3 2828 1414 제조예 4Production Example 4 1One 1919

하기의 표 4에서와 같이, 3곡점 강도, 모스 경도, 압축 강도, 탄성율 및 포아송비가 측정되었다.As shown in Table 4 below, the triad strength, Mohs hardness, compressive strength, modulus of elasticity and Poisson's ratio were measured.

구분division 3곡점 강도
(MPa)Strength of 3 curves
(MPa) 모스 경도Mohs hardness 압축 강도
(Mpa)compressive strength
(Mpa) 탄성율
(GPa)modulus of elasticity
(GPa) 포아송비poisson's ratio 실시예 1Example 1 117117 6.56.5 417417 7272 0.1630.163 실시예 2Example 2 112112 6.56.5 441441 7272 0.1630.163 실시예 3Example 3 115115 6.56.5 438438 7272 0.1630.163 비교예comparative example 124124 6.56.5 384384 7272 0.1630.163

하기의 표 5와 같이, 결함 평가 및 형상 가공성 평가가 진행되었다.As shown in Table 5 below, defect evaluation and shape workability evaluation were conducted.

구분division 결함 평가Defect evaluation 형상 가공성shape machinability 실시예 1Example 1 OO OO 실시예 2Example 2 OO OO 실시예 3Example 3 OO OO 비교예comparative example XX XX

상기 표 2 내지 표 5에서와 같이 실시예들에 따른 쿼츠 링은 적절한 히드록실기 함량 및 염소 함량을 가지기 때문에, 실시예들에 따른 반도체 소자의 제조 방법은 결함을 감소시키고, 형상 가공성을 향상시킬 수 있다.As shown in Tables 2 to 5, since the quartz rings according to the embodiments have an appropriate hydroxyl group content and chlorine content, the method for manufacturing a semiconductor device according to the embodiments reduces defects and improves shape workability can

커버부(210)
상부 전극(220)
포커스 링(230)
제 1 쿼츠 링(250)
제 2 쿼츠 링(240)
커버 링(260)
정전 척(270)cover part 210
Upper electrode 220
Focus Ring(230)
1st quartz ring (250)
2nd quartz ring (240)
cover ring(260)
Electrostatic Chuck(270)

Claims (10)

반도체 소자 제조 장치에 반도체 기판을 배치하는 단계; 및
상기 반도체 기판을 처리하는 단계;를 포함하고,
상기 반도체 소자 제조 장치는
상기 반도체 기판을 지지하고, 상기 반도체 기판 아래에 배치되는 정전 척;
상기 반도체 기판 상에 배치되는 상부 전극;
상기 반도체 기판의 주위를 둘러싸고, 상기 정전 척에 배치되는 포커스 링; 및
상기 포커스 링에 인접하여 배치되는 쿼츠 부품을 포함하고,
상기 쿼츠 부품은 석영을 포함하고,
상기 쿼츠 부품에서, 적외선 분광법에 의해서 측정되는 3500 ㎝-1 내지 3770㎝-1에서 제 1 피크의 최대 흡광도가 20% 내지 45%인 반도체 소자의 제조 방법.arranging a semiconductor substrate in a semiconductor device manufacturing apparatus; and
Including; processing the semiconductor substrate;
The semiconductor device manufacturing device
an electrostatic chuck supporting the semiconductor substrate and disposed under the semiconductor substrate;
an upper electrode disposed on the semiconductor substrate;
a focus ring surrounding the semiconductor substrate and disposed on the electrostatic chuck; and
A quartz component disposed adjacent to the focus ring;
The quartz part includes quartz,
In the quartz part, the maximum absorbance of the first peak at 3500 cm -1 to 3770 cm -1 measured by infrared spectroscopy is 20% to 45%. 제 1 항에 있어서, 상기 쿼츠 부품에서, 자외선 분광 광도계에 의해서 측정되는 235㎚ 내지 245㎚에서, 제 2 피크의 최대 흡광도가 5% 내지 20%인 반도체 소자의 제조 방법.The method of claim 1 , wherein the quartz part has a maximum absorbance of the second peak of 5% to 20% at 235 nm to 245 nm measured by an ultraviolet spectrophotometer. 제 1 항에 있어서, 상기 쿼츠 부품에서, KS L ISO14704에 의해서 측정되는 3곡점 강도가 110 MPa 초과인 반도체 소자의 제조 방법.The method of claim 1 , wherein the quartz component has a three-point strength of more than 110 MPa as measured by KS L ISO14704. 제 3 항에 있어서, 상기 쿼츠 부품에서, 압축 강도가 400 MPa 초과인 반도체 소자 제조의 제조 방법.4. The manufacturing method of manufacturing a semiconductor device according to claim 3, wherein in the quartz part, the compressive strength is greater than 400 MPa. 제 4 항에 있어서, 상기 쿼츠 부품에서, 탄성율이 70GPa 내지 76GPa이고, 포아송비가 0.16 내지 0.17인 반도체 소자의 제조 방법.The method of claim 4 , wherein the quartz part has a modulus of elasticity of 70 GPa to 76 GPa and a Poisson's ratio of 0.16 to 0.17. 반도체 기판을 지지하고, 상기 반도체 기판 아래에 배치되는 정전 척;
상기 반도체 기판 상에 배치되는 상부 전극;
상기 반도체 기판의 주위를 둘러싸고, 상기 정전 척에 배치되는 포커스 링; 및
상기 포커스 링에 인접하여 배치되는 쿼츠 부품을 포함하고,
상기 쿼츠 부품은 석영을 포함하고,
상기 쿼츠 부품에서, 적외선 분광법에 의해서 측정되는 3500 ㎝-1 내지 3770㎝-1에서 제 1 피크의 최대 흡광도가 20% 내지 45%인 반도체 소자 제조 장치.an electrostatic chuck supporting a semiconductor substrate and disposed under the semiconductor substrate;
an upper electrode disposed on the semiconductor substrate;
a focus ring surrounding the semiconductor substrate and disposed on the electrostatic chuck; and
A quartz component disposed adjacent to the focus ring;
The quartz part includes quartz,
In the quartz part, the maximum absorbance of the first peak at 3500 cm -1 to 3770 cm -1 measured by infrared spectroscopy is 20% to 45%. 제 6 항에 있어서, 상부 전극 및 상기 반도체 기판 사이에 불소계 기체로부터 유래되는 플라즈마를 포함하는 플라즈마 한정 영역이 형성되고,
상기 쿼츠 부품은 상기 플라즈마 한정 영역에 인접하는 반도체 소자 제조 장치.The method of claim 6, wherein a plasma confinement region containing plasma derived from a fluorine-based gas is formed between the upper electrode and the semiconductor substrate,
The quartz component is a semiconductor device manufacturing apparatus adjacent to the plasma confinement region. 제 7 항에 있어서, 상기 쿼츠 부품은 상기 포커스 링의 주위를 따라서 배치되는 제 1 쿼츠 링; 및
상기 제 1 쿼츠 링의 주위를 따라 배치되는 제 2 쿼츠 링을 포함하고,
상기 제 1 쿼츠 링 및 상기 제 2 쿼츠 링에서, 자외선 분광 광도계에 의해서 측정되는 235㎚ 내지 245㎚에서, 제 2 피크의 최대 흡광도가 5% 내지 20%인 반도체 소자 제조 장치.According to claim 7, wherein the quartz part is a first quartz ring disposed along the periphery of the focus ring; and
Including a second quartz ring disposed along the circumference of the first quartz ring,
In the first quartz ring and the second quartz ring, the maximum absorbance of the second peak at 235 nm to 245 nm measured by an ultraviolet spectrophotometer is 5% to 20%. 석영을 포함하고,
적외선 분광법에 의해서 측정되는 3500 ㎝-1 내지 3770㎝-1에서 제 1 피크의 최대 흡광도가 20% 내지 45%인 반도체 소자 제조 장치용 부품.contains quartz,
A component for a semiconductor device manufacturing apparatus having a maximum absorbance of a first peak of 20% to 45% at 3500 cm -1 to 3770 cm -1 measured by infrared spectroscopy. 제 9 항에 따른 부품이 장착될 수 있는 반도체 소자 제조 장치.A semiconductor element manufacturing apparatus to which the component according to claim 9 can be mounted.
KR1020230018720A 2023-02-13 2023-02-13 Method for manufacturing a semiconductor device, semiconductor device manufacturing device used therein and parts for the semiconductor device manufacturing device used therein KR102567556B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230018720A KR102567556B1 (en) 2023-02-13 2023-02-13 Method for manufacturing a semiconductor device, semiconductor device manufacturing device used therein and parts for the semiconductor device manufacturing device used therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230018720A KR102567556B1 (en) 2023-02-13 2023-02-13 Method for manufacturing a semiconductor device, semiconductor device manufacturing device used therein and parts for the semiconductor device manufacturing device used therein

Publications (1)

Publication Number Publication Date
KR102567556B1 true KR102567556B1 (en) 2023-08-14

Family

ID=87565660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230018720A KR102567556B1 (en) 2023-02-13 2023-02-13 Method for manufacturing a semiconductor device, semiconductor device manufacturing device used therein and parts for the semiconductor device manufacturing device used therein

Country Status (1)

Country Link
KR (1) KR102567556B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007511089A (en) * 2003-11-12 2007-04-26 東京エレクトロン株式会社 Method and apparatus for improved focus ring.
KR20190036462A (en) * 2018-08-17 2019-04-04 비씨엔씨 주식회사 Cover ring assembly of plasma processing chamber
JP2021001115A (en) * 2011-12-16 2021-01-07 エレメント シックス テクノロジーズ リミテッド Large area optical quality synthetic polycrystalline diamond window
KR20220075007A (en) * 2020-11-26 2022-06-07 삼성전자주식회사 Plasma processing apparatus and semiconductor device manufacturing method using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007511089A (en) * 2003-11-12 2007-04-26 東京エレクトロン株式会社 Method and apparatus for improved focus ring.
JP2021001115A (en) * 2011-12-16 2021-01-07 エレメント シックス テクノロジーズ リミテッド Large area optical quality synthetic polycrystalline diamond window
KR20190036462A (en) * 2018-08-17 2019-04-04 비씨엔씨 주식회사 Cover ring assembly of plasma processing chamber
KR20220075007A (en) * 2020-11-26 2022-06-07 삼성전자주식회사 Plasma processing apparatus and semiconductor device manufacturing method using the same

Similar Documents

Publication Publication Date Title
US7211156B2 (en) Method for cleaning a ceramic member for use in a system for producing semiconductors, a cleaning agent and a combination of cleaning agents
KR101440864B1 (en) Erosion resistance enhanced quartz used in plasma etch chamber
TWI545647B (en) Control of bevel etch film profile using plasma exclusion zone rings larger than the wafer diameter
KR100632643B1 (en) Plasma resistant member and plasma processing apparatus using the same
KR20020040825A (en) Quartz glass jig for plasma-using process device
US20090261065A1 (en) Components for use in a plasma chamber having reduced particle generation and method of making
US7569111B2 (en) Method of cleaning deposition chamber
US6680455B2 (en) Plasma resistant quartz glass jig
WO2020206389A1 (en) Controlled porosity yttrium oxide for etch applications
KR102567556B1 (en) Method for manufacturing a semiconductor device, semiconductor device manufacturing device used therein and parts for the semiconductor device manufacturing device used therein
KR100951005B1 (en) Quartz Glass Tool For Heat Treatment Of Silicon Wafer And Process For Producing The Same
US10236436B2 (en) Element manufacturing method
TWI777799B (en) Sintered yttrium oxide body of large dimension
KR101485830B1 (en) Single Crystal Silicon Componet with Improved Durability for Plasma Appratus and Preparation Method Thereof
US20180040457A1 (en) Surface treatment for improvement of particle performance
KR102566972B1 (en) Part for semiconductor device manufacturing apparatus, manufacturing method of the same, semiconductor device manufacturing apparatus including the same, and manufacturing method for semiconductor device
KR102567529B1 (en) focus ring, manufacturing method of the same, semiconductor device manufacturing apparatus including the same, and manufacturing method for semiconductor device
KR102611375B1 (en) upper elelctrode, semiconductor device manufacturing apparatus including the same and manufacturing method for semiconductor device
KR102577497B1 (en) Part for semiconductor device manufacturing apparatus, semiconductor device manufacturing apparatus including same, and manufacturing method for semiconductor device
KR102615786B1 (en) upper elelctrode, semiconductor device manufacturing apparatus including the same and manufacturing method for semiconductor device
KR102615787B1 (en) upper elelctrode, semiconductor device manufacturing apparatus including the same and manufacturing method for semiconductor device
KR20240073741A (en) focus ring, manufacturing method of the same, semiconductor device manufacturing apparatus including the same, and manufacturing method for semiconductor device
JPH09202630A (en) Treatment of surface of quartz glass-made jig and surface-treated jig
KR102663316B1 (en) upper elelctrode, semiconductor device manufacturing apparatus including the same and manufacturing method for semiconductor device
JP2024074281A (en) Parts for semiconductor device manufacturing equipment, semiconductor device manufacturing equipment including the same, and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant