KR102557684B1 - Multi-stage amplifier using time-varying milelr compensation and operation method thereof - Google Patents

Multi-stage amplifier using time-varying milelr compensation and operation method thereof Download PDF

Info

Publication number
KR102557684B1
KR102557684B1 KR1020210065244A KR20210065244A KR102557684B1 KR 102557684 B1 KR102557684 B1 KR 102557684B1 KR 1020210065244 A KR1020210065244 A KR 1020210065244A KR 20210065244 A KR20210065244 A KR 20210065244A KR 102557684 B1 KR102557684 B1 KR 102557684B1
Authority
KR
South Korea
Prior art keywords
stage circuit
stage
capacitor
capacitance
circuit
Prior art date
Application number
KR1020210065244A
Other languages
Korean (ko)
Other versions
KR20220157569A (en
Inventor
김철우
최요한
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020210065244A priority Critical patent/KR102557684B1/en
Publication of KR20220157569A publication Critical patent/KR20220157569A/en
Application granted granted Critical
Publication of KR102557684B1 publication Critical patent/KR102557684B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/213—A variable capacitor being added in the input circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 개시의 일 양상으로, 다단계 증폭기에 있어서, 제1 스테이지 회로; 상기 제1 스테이지 회로의 출력단과 종속 접속되는 제2 스테이지 회로; 및 상기 제2 스테이지 회로의 입력단 및 상기 제2 스테이지 회로의 출력단 사이에 연결되는 로컬 피드백 회로를 포함하고, 상기 제1 스테이지 회로는: 상기 제1 스테이지 회로의 입력단 및 상기 제1 스테이지 회로의 출력단에 연결되는 제1 인버터; 상기 제1 인버터에 연결되어 상기 제1 인버터를 충전하는 제1 충전 커패시터; 및 상기 제1 스테이지 회로의 출력단에 연결되는 제1 부하 커패시터를 포함하고, 상기 제2 스테이지 회로는: 상기 제2 스테이지 회로의 입력단 및 상기 제2 스테이지 회로의 출력단에 연결되는 제2 인버터; 상기 제2 인버터에 연결되어 상기 제2 인버터를 충전하는 제2 충전 커패시터; 및 상기 제2 스테이지 회로의 출력단에 연결되는 제2 부하 커패시터를 포함하는, 다단계 증폭기이다.In one aspect of the present disclosure, in a multi-stage amplifier, a first stage circuit; a second stage circuit cascaded to an output terminal of the first stage circuit; and a local feedback circuit coupled between an input of the second stage circuit and an output of the second stage circuit, wherein the first stage circuit is connected to: an input of the first stage circuit and an output of the first stage circuit. A first inverter connected; a first charging capacitor connected to the first inverter to charge the first inverter; and a first load capacitor connected to an output terminal of the first stage circuit, wherein the second stage circuit comprises: a second inverter connected to an input terminal of the second stage circuit and an output terminal of the second stage circuit; a second charging capacitor connected to the second inverter to charge the second inverter; and a second load capacitor coupled to the output of the second stage circuit.

Figure 112021058424145-pat00016
Figure 112021058424145-pat00016

Description

시변 밀러 보상을 사용하는 다단계 증폭기 및 그의 동작 방법{MULTI-STAGE AMPLIFIER USING TIME-VARYING MILELR COMPENSATION AND OPERATION METHOD THEREOF}Multi-stage amplifier using time-varying Miller compensation and its operating method

본 개시 (present disclosure)는 시변 밀러 보상을 사용하는 다단계 증폭기 및 그의 동작 방법에 관한 것이다.The present disclosure relates to a multi-stage amplifier using time-varying Miller compensation and a method of operating the same.

최근 미세 반도체 공정에서는 낮은 공급전압으로 인해 종속 접속(cascading)을 이용한 증폭기(amplifier) 설계가 어려운 실정이다. 충분한 이득(gain)을 얻기 위해서는 다단계 증폭기(multi-stage amplifier)를 사용해야 하는데, 이때 많은 정적 전력(static power)이 소모된다. 따라서, 종속 접속 없이 충분한 이득을 얻을 수 있고, 동작이 필요할 때만 전력을 소모하는 증폭기가 필요하다.In recent micro semiconductor processes, it is difficult to design an amplifier using cascading due to a low supply voltage. In order to obtain sufficient gain, a multi-stage amplifier must be used, which consumes a lot of static power. Therefore, there is a need for an amplifier capable of obtaining sufficient gain without cascading and consuming power only when operation is required.

일 예로서, 도 1 과 같은 동적 증폭기(DA, dynamic amplifier)는 개루프(open-loop)로 사용되기 때문에, 프로세스, 전압 및 온도 변화를 극복하기 위한 별도의 방법이 요구된다. 또한, 폐루프(closed-loop)로 사용하기엔 개루프 이득이 작고, 공통모드(common-mode) 전압의 변화 때문에 신호를 처리하기가 까다롭다는 문제가 있다.As an example, since a dynamic amplifier (DA) as shown in FIG. 1 is used as an open-loop, a separate method for overcoming process, voltage, and temperature changes is required. In addition, there is a problem that the open-loop gain is too small to be used as a closed-loop, and it is difficult to process a signal due to a change in common-mode voltage.

다른 예로서, 도 2a 와 같은 FIA(floating amplifier)는 Cres에 의해 전원을 공급받으며, 이때 Cres는 동시에 공통모드 캐패시티브 소스 열화(common-mode capacitive source degeneration) 제공한다. 도 2b에서, FIA는 저항적 소스 열화(resistive source degeneration)와 달리 정적 상태(steady-state)가 턴오프(turn-off)이다. 따라서, FIA는 과도 응답(transient response)으로 동작시켜야 하는 회로이며, 공통모드 소스 열화로 인해 차동 모드(differential mode)에서는 트랜스컨덕턴스(transconductance)가 시간에 따라 변하는 증폭기가 된다.As another example, a floating amplifier (FIA) as shown in FIG. 2A is powered by C res , where C res simultaneously provides common-mode capacitive source degeneration. In FIG. 2B, the FIA is a steady-state turn-off unlike resistive source degeneration. Therefore, the FIA is a circuit that must be operated with a transient response, and becomes an amplifier whose transconductance changes with time in a differential mode due to common mode source degradation.

다른 예로서, 2-스테이지 폐루프 FIA(2-stage closed-loop floating inverter amplifier)는 안정성(stability) 확보를 위해 항상 출력 극점(output pole)을 지배적인 극점(dominant pole)이 되도록 설계해야 하는 문제가 있다. 이에 따라, 기존의 2-스테이지 폐루프 FIA는 Cres1 > Cres2를 반드시 만족해야하고, 그에 따라 동적 전력(dynamic power) 및 대역폭(bandwidth)의 부하(load) 의존도가 매우 높다는 문제가 있다.As another example, the problem of a 2-stage closed-loop floating inverter amplifier (FIA) is that the output pole must always be designed to be the dominant pole to ensure stability. there is Accordingly, the conventional 2-stage closed-loop FIA must satisfy C res1 > C res2 , and accordingly, there is a problem in that the load dependence of dynamic power and bandwidth is very high.

RAZAVI, Behzad. Design of analog CMOS integrated circuits. Tata McGraw-Hill Education, 2002. RAZAVI, Behzad. Design of analog CMOS integrated circuits. Tata McGraw-Hill Education, 2002. TANG, Xiyuan, et al. A 13.5-ENOB, 107-μW Noise-Shaping SAR ADC With PVT-Robust Closed-Loop Dynamic Amplifier. IEEE Journal of Solid-State Circuits, 2020, 55.12: 3248-3259. TANG, Xiyuan, et al. A 13.5-ENOB, 107-μW Noise-Shaping SAR ADC with PVT-Robust Closed-Loop Dynamic Amplifier. IEEE Journal of Solid-State Circuits, 2020, 55.12: 3248-3259.

본 개시의 다양한 예들은 회로 설계 중심적인 시변 밀러 보상을 사용하는 다단계 증폭기 및 그의 동작 방법을 제공하기 위함이다.Various examples of the present disclosure are to provide a multi-stage amplifier using circuit design-oriented time-varying Miller compensation and an operation method thereof.

본 개시의 다양한 예들에서 이루고자 하는 기술적 과제들은 이상에서 언급한 사항들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 이하 설명할 본 개시의 다양한 예들로부터 당해 기술분야에서 통상의 지식을 가진 자에 의해 고려될 수 있다.The technical problems to be achieved in various examples of the present disclosure are not limited to those mentioned above, and other technical problems not mentioned above can be solved by those skilled in the art from various examples of the present disclosure to be described below. can be considered by

본 개시의 일 양상으로, 다단계 증폭기에 있어서, 제1 스테이지 회로; 상기 제1 스테이지 회로의 출력단과 종속 접속되는 제2 스테이지 회로; 및 상기 제2 스테이지 회로의 입력단 및 상기 제2 스테이지 회로의 출력단 사이에 연결되는 로컬 피드백 회로를 포함하고, 상기 제1 스테이지 회로는: 상기 제1 스테이지 회로의 입력단 및 상기 제1 스테이지 회로의 출력단에 연결되는 제1 인버터; 상기 제1 인버터에 연결되어 상기 제1 인버터를 충전하는 제1 충전 커패시터; 및 상기 제1 스테이지 회로의 출력단에 연결되는 제1 부하 커패시터를 포함하고, 상기 제2 스테이지 회로는: 상기 제2 스테이지 회로의 입력단 및 상기 제2 스테이지 회로의 출력단에 연결되는 제2 인버터; 상기 제2 인버터에 연결되어 상기 제2 인버터를 충전하는 제2 충전 커패시터; 및 상기 제2 스테이지 회로의 출력단에 연결되는 제2 부하 커패시터를 포함하는, 다단계 증폭기이다.In one aspect of the present disclosure, in a multi-stage amplifier, a first stage circuit; a second stage circuit cascaded to an output terminal of the first stage circuit; and a local feedback circuit coupled between an input of the second stage circuit and an output of the second stage circuit, wherein the first stage circuit is connected to: an input of the first stage circuit and an output of the first stage circuit. A first inverter connected; a first charging capacitor connected to the first inverter to charge the first inverter; and a first load capacitor connected to an output terminal of the first stage circuit, wherein the second stage circuit comprises: a second inverter connected to an input terminal of the second stage circuit and an output terminal of the second stage circuit; a second charging capacitor connected to the second inverter to charge the second inverter; and a second load capacitor coupled to the output of the second stage circuit.

상기 로컬 피드백 회로는 로컬 피드백 저항 및 상기 로컬 피드백 저항에 연결되는 로컬 피드백 커패시터를 포함할 수 있다.The local feedback circuit may include a local feedback resistor and a local feedback capacitor connected to the local feedback resistor.

상기 제1 충전 커패시터의 커패시턴스, 상기 제2 충전 커패시터의 커패시턴스, 상기 로컬 피드백 저항 및 상기 로컬 피드백 커패시터의 커패시턴스 중 적어도 하나는 상기 제2 스테이지 회로의 극점 각주파수가 상기 다단계 증폭기의 단위 이득 각주파수 보다 클 것을 만족하도록 설정될 수 있다.At least one of the capacitance of the first charging capacitor, the capacitance of the second charging capacitor, the local feedback resistance, and the capacitance of the local feedback capacitor is such that the pole angular frequency of the second stage circuit is greater than the unity gain angular frequency of the multi-stage amplifier. It can be set to satisfy large.

상기 제2 충전 커패시터의 커패시턴스는 상기 제1 충전 커패시터의 커패시턴스 보다 큰 값을 가질 수 있다.The capacitance of the second charging capacitor may have a larger value than the capacitance of the first charging capacitor.

상기 제1 스테이지 회로의 입력단에 연결되는 입력 커패시터; 및 상기 제1 스테이지 회로의 입력단 및 상기 제2 스테이지 회로의 출력단 사이에 연결되는 다단계 피드백 커패시터를 더 포함할 수 있다.an input capacitor connected to an input terminal of the first stage circuit; and a multi-level feedback capacitor connected between an input terminal of the first stage circuit and an output terminal of the second stage circuit.

상기 제2 스테이지 회로의 극점 각주파수는 로 정의되고, 상기 다단계 증폭기의 단위 이득 각주파수는 로 정의되고, 여기서 gm1(t)는 상기 제1 스테이지 회로의 트랜스컨덕턴스(transconductance)이고, Cm은 상기 로컬 피드백 커패시터의 커패시턴스이고, gm2(t)는 상기 제2 스테이지 회로의 트랜스컨덕턴스이고, CS는 상기 입력 커패시터의 커패시턴스이고, CF는 상기 다단계 피드백 커패시터의 커패시턴스이고, CL은 상기 제2 부하 커패시터의 커패시턴스일 수 있다.The pole angular frequency of the second stage circuit is is defined as, and the unity gain angular frequency of the multi-stage amplifier is where g m1 (t) is the transconductance of the first stage circuit, C m is the capacitance of the local feedback capacitor, g m2 (t) is the transconductance of the second stage circuit, and , C S is the capacitance of the input capacitor, C F is the capacitance of the multi-level feedback capacitor, and C L is the capacitance of the second load capacitor.

본 개시의 다른 일 양상으로, 다단계 증폭기의 동작 방법으로서, 제1 충전 커패시터 및 제2 충전 커패시터를 충전하는 단계; 상기 제1 충전 커패시터의 충전 전압 및 상기 제2 충전 커패시터의 충전 전압에 기초하여, 제1 스테이지 회로 및 제2 스테이지 회로를 동작시키는 단계; 및 상기 제2 스테이지 회로의 출력단으로부터 출력 신호를 생성하는 단계를 포함하고, 상기 제2 스테이지 회로의 극점 각주파수는 상기 다단계 증폭기의 단위 이득 각주파수 보다 클 것을 만족하도록 설정되는, 동작 방법이다.In another aspect of the present disclosure, a method of operating a multi-stage amplifier includes charging a first charging capacitor and a second charging capacitor; operating a first stage circuit and a second stage circuit based on the charged voltage of the first charged capacitor and the charged voltage of the second charged capacitor; and generating an output signal from an output terminal of the second stage circuit, wherein a pole angular frequency of the second stage circuit is set to satisfy a condition that is greater than a unity gain angular frequency of the multi-stage amplifier.

상술한 본 개시의 다양한 예들은 본 개시의 바람직한 예들 중 일부에 불과하며, 본 개시의 다양한 예들의 기술적 특징들이 반영된 여러 가지 예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 상세한 설명을 기반으로 도출되고 이해될 수 있다.The various examples of the present disclosure described above are only some of the preferred examples of the present disclosure, and various examples in which the technical features of the various examples of the present disclosure are reflected are detailed descriptions to be detailed below by those of ordinary skill in the art. It can be derived and understood based on.

본 개시의 다양한 예들에 따르면 다음과 같은 효과가 있다.According to various examples of the present disclosure, the following effects are obtained.

본 개시의 다양한 예들에 따르면, 회로 설계 중심적인 시변 밀러 보상을 사용하는 다단계 증폭기 및 그의 동작 방법이 제공된다.According to various examples of the present disclosure, a multi-stage amplifier using circuit design-oriented time-varying Miller compensation and an operating method thereof are provided.

또한, 본 발명에 따르면, 중간 극점(intermediate pole)이 지배적인 극점(dominant pole)이 돼서 기존의 2-스테이지 폐루프 FIA의 부하 의존도가 해결될 수 있다.In addition, according to the present invention, the load dependence of the existing two-stage closed loop FIA can be solved because the intermediate pole becomes the dominant pole.

또한, 본 발명은 미세 반도체 공정으로 설계하는 집적 회로에서 OPA(operational amplifier)의 역할을 대체할 수 있고, 이벤트 기반(event-driven) 동작이 필요한 분야에서 가동(power-up) 시간이 긴 OPA를 대체할 수 있다.In addition, the present invention can replace the role of an operational amplifier (OPA) in an integrated circuit designed with a micro-semiconductor process, and provides an OPA with a long power-up time in a field requiring event-driven operation. can be replaced

본 개시의 다양한 예들로부터 얻을 수 있는 효과들은 이상에서 언급된 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 이하의 상세한 설명을 기반으로 당해 기술분야에서 통상의 지식을 가진 자에게 명확하게 도출되고 이해될 수 있다.Effects obtainable from various examples of the present disclosure are not limited to the effects mentioned above, and other effects not mentioned are clearly derived to those skilled in the art based on the detailed description below and can be understood.

이하에 첨부되는 도면들은 본 개시의 다양한 예들에 관한 이해를 돕기 위한 것으로, 상세한 설명과 함께 본 개시의 다양한 예들을 제공한다. 다만, 본 개시의 다양한 예들의 기술적 특징이 특정 도면에 한정되는 것은 아니며, 각 도면에서 개시하는 특징들은 서로 조합되어 새로운 실시예로 구성될 수 있다. 각 도면에서의 참조 번호 (reference numerals) 들은 구조적 구성요소 (structural elements) 를 의미한다.
도 1은 동적 증폭기의 회로도의 일 예를 도시한 것이다.
도 2a 및 도 2b는 FIA(floating amplifier)의 회로도의 일 예를 도시한 것이다.
도 3은 본 개시의 일 예에 따른 다단계 증폭기의 회로도이다.
도 4는 본 개시의 다른 일 예에 따른 다단계 증폭기의 회로도이다.
도 5는 본 개시의 일 예에 따른 다단계 증폭기의 증폭 동작을 설명하기 위한 것이다.
도 6a 및 도 6b는 본 개시의 일 예에 따른 다단계 증폭기의 루프 이득에 대한 보드선도를 설명하기 위한 것이다.
도 7은 본 개시의 일 예에 따른 다단계 증폭기의 단위계단 응답을 도시한 것이다.
도 8은 본 개시의 일 예에 따른 다단계 증폭기의 동작 방법이다.The accompanying drawings are provided to aid understanding of various examples of the present disclosure, and provide various examples of the present disclosure together with detailed descriptions. However, technical features of various examples of the present disclosure are not limited to specific drawings, and features disclosed in each drawing may be combined with each other to form a new embodiment. Reference numerals in each figure mean structural elements.
1 shows an example of a circuit diagram of a dynamic amplifier.
2A and 2B show an example of a circuit diagram of a floating amplifier (FIA).
3 is a circuit diagram of a multi-stage amplifier according to an example of the present disclosure.
4 is a circuit diagram of a multi-stage amplifier according to another example of the present disclosure.
5 is for explaining an amplification operation of a multi-stage amplifier according to an example of the present disclosure.
6A and 6B are Bode diagrams for loop gains of a multi-stage amplifier according to an example of the present disclosure.
7 illustrates a unit step response of a multi-stage amplifier according to an example of the present disclosure.
8 is a method of operating a multi-stage amplifier according to an example of the present disclosure.

이하, 본 발명에 따른 구현들을 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 발명의 예시적인 구현을 설명하고자 하는 것이며, 본 발명이 실시될 수 있는 유일한 구현 형태를 나타내고자 하는 것이 아니다. 이하의 상세한 설명은 본 발명의 완전한 이해를 제공하기 위해서 구체적 세부사항을 포함한다. 그러나 당업자는 본 개시가 이러한 구체적 세부사항 없이도 실시될 수 있음을 안다.Hereinafter, implementations according to the present invention will be described in detail with reference to the accompanying drawings. The detailed description set forth below in conjunction with the accompanying drawings is intended to describe exemplary implementations of the invention, and is not intended to represent the only implementations in which the invention may be practiced. The following detailed description includes specific details for the purpose of providing a thorough understanding of the present invention. However, one skilled in the art recognizes that the present disclosure may be practiced without these specific details.

몇몇 경우, 본 개시의 개념이 모호해지는 것을 피하기 위하여 공지의 구조 및 장치는 생략되거나, 각 구조 및 장치의 핵심기능을 중심으로 한 블록도 형식으로 도시될 수 있다. 또한, 본 개시 전체에서 동일한 구성요소에 대해서는 동일한 도면 부호를 사용하여 설명한다.In some cases, in order to avoid obscuring the concept of the present disclosure, well-known structures and devices may be omitted or may be shown in block diagram form centering on core functions of each structure and device. In addition, the same reference numerals are used to describe like elements throughout the present disclosure.

본 발명의 개념에 따른 다양한 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 다양한 예들을 도면에 예시하고 본 개시에 상세하게 설명하고자 한다. 그러나 이는 본 발명의 개념에 따른 다양한 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물, 또는 대체물을 포함한다.Since various examples according to the concept of the present invention can be made with various changes and have various forms, various examples will be illustrated in the drawings and described in detail in the present disclosure. However, this is not intended to limit the various examples according to the concept of the present invention to specific disclosed forms, and includes modifications, equivalents, or substitutes included in the spirit and scope of the present invention.

제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.Terms such as first or second may be used to describe various components, but the components should not be limited by the terms. The above terms are used only for the purpose of distinguishing one component from another component, for example, without departing from the scope of rights according to the concept of the present invention, a first component may be named a second component, Similarly, the second component may also be referred to as the first component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 표현들, 예를 들어 "~사이에"와 "바로~사이에" 또는 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.It is understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, but other elements may exist in the middle. It should be. On the other hand, when an element is referred to as “directly connected” or “directly connected” to another element, it should be understood that no other element exists in the middle. Expressions describing the relationship between components, such as "between" and "directly between" or "directly adjacent to" should be interpreted similarly.

본 개시의 다양한 예에서, “/” 및 “,”는 “및/또는”을 나타내는 것으로 해석되어야 한다. 예를 들어, “A/B”는 “A 및/또는 B”를 의미할 수 있다. 나아가, “A, B”는 “A 및/또는 B”를 의미할 수 있다. 나아가, “A/B/C”는 “A, B 및/또는 C 중 적어도 어느 하나”를 의미할 수 있다. 나아가, “A, B, C”는 “A, B 및/또는 C 중 적어도 어느 하나”를 의미할 수 있다.In various examples of this disclosure, “/” and “,” should be interpreted as indicating “and/or”. For example, “A/B” may mean “A and/or B”. Furthermore, “A, B” may mean “A and/or B”. Furthermore, “A/B/C” may mean “at least one of A, B and/or C”. Furthermore, “A, B, C” may mean “at least one of A, B and/or C”.

본 개시의 다양한 예에서, “또는”은 “및/또는”을 나타내는 것으로 해석되어야 한다. 예를 들어, “A 또는 B”는 “오직 A”, “오직 B”, 및/또는 “A 및 B 모두”를 포함할 수 있다. 다시 말해, “또는”은 “부가적으로 또는 대안적으로”를 나타내는 것으로 해석되어야 한다.In various examples of this disclosure, “or” should be interpreted as indicating “and/or”. For example, “A or B” may include “only A”, “only B”, and/or “both A and B”. In other words, "or" should be interpreted as indicating "in addition or alternatively."

본 개시에서 사용한 용어는 단지 특정한 다양한 예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 개시에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in this disclosure are only used to describe specific various examples, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this disclosure, the terms "comprise" or "having" are intended to designate that the described feature, number, step, operation, component, part, or combination thereof exists, but one or more other features or numbers, It should be understood that the presence or addition of steps, operations, components, parts, or combinations thereof is not precluded.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 개시에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 이하, 본 개시의 다양한 예들을 첨부된 도면을 참조하여 상세하게 설명한다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which the present invention belongs. Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and unless explicitly defined in the present disclosure, it should not be interpreted in an ideal or excessively formal meaning. don't Hereinafter, various examples of the present disclosure will be described in detail with reference to the accompanying drawings.

다단계 증폭기multistage amplifier

도 3은 본 개시의 일 예에 따른 다단계 증폭기의 회로도이다. 본 개시에서는, 편의상 2-스테이지를 기준으로 설명하나, 본 개시의 일 예에 따른 다단계 증폭기(10)는 2-스테이지뿐만 아니라, n-스테이지 증폭기에도 적용될 수 있다. 또한, 도 3은 싱글엔드(single-ended) 회로도일 수 있다.3 is a circuit diagram of a multi-stage amplifier according to an example of the present disclosure. In the present disclosure, for convenience, the description is based on a 2-stage, but the multi-stage amplifier 10 according to an example of the present disclosure may be applied to not only a 2-stage, but also an n-stage amplifier. Also, FIG. 3 may be a single-ended circuit diagram.

도 3을 참조하면, 본 개시의 일 예에 따른 다단계 증폭기(10)는 제1 스테이지 회로(100), 제2 스테이지 회로(200) 및 로컬 피드백 회로(300)를 포함한다.Referring to FIG. 3 , a multi-stage amplifier 10 according to an example of the present disclosure includes a first stage circuit 100 , a second stage circuit 200 and a local feedback circuit 300 .

제1 스테이지 회로(100)는 제1 인버터(110, 120), 제1 충전 커패시터(130) 및 제1 부하 커패시터(150)를 포함한다. 편의상, 도 3에서는 제1 부하 커패시터(150)가 제1 스테이지 회로(100)에 포함된 것으로 도시되나, 제1 부하 커패시터(150)는 제1 스테이지 회로(100)와 별도로 구분되는 구성일 수도 있다. 제1 인버터(110, 120)는 상보적(complementary) 인버터로서, 예를 들어 제1 PMOS(p-channel metal-oxide-semiconductor field-effect transistor)(110) 및 제1 NMOS(n-channel metal-oxide-semiconductor field-effect transistor)(120)를 포함한다. 제1 PMOS(110)의 소스에는 제1 충전 커패시터(130)의 일 단이 연결되고, 제1 NMOS(120)의 소스에는 제1 충전 커패시터(130)의 타 단이 연결된다.The first stage circuit 100 includes first inverters 110 and 120 , a first charging capacitor 130 and a first load capacitor 150 . For convenience, although the first load capacitor 150 is shown as being included in the first stage circuit 100 in FIG. 3 , the first load capacitor 150 may be a separate configuration from the first stage circuit 100. . The first inverters 110 and 120 are complementary inverters, for example, a first p-channel metal-oxide-semiconductor field-effect transistor (PMOS) 110 and a first n-channel metal-effect transistor (NMOS). oxide-semiconductor field-effect transistor) (120). One end of the first charging capacitor 130 is connected to the source of the first PMOS 110 , and the other end of the first charging capacitor 130 is connected to the source of the first NMOS 120 .

제1 충전 커패시터(130)는 제1 인버터(110, 120)에 연결되어, 제1 인버터(110, 120)를 충전(pre-charging)한다. 예를 들어, 제1 충전 커패시터(130)는 제1 스위칭 소자(140)에 의해 구동 전압(VDD)와 연결되어, 제1 스위칭 소자(140)의 스위칭 동작에 따라 제1 인버터(110, 120)를 충전할 수 있다. 제1 인버터(110, 120)는 제1 충전 커패시터(130)에 의해 구동 전압이 충전된 이후에, 입력 신호를 증폭하는 증폭 동작을 수행한다. 증폭 동작에 의해 증폭된 출력 신호는 제1 부하 커패시터(150)가 연결된 출력단에 출력된다.The first charging capacitor 130 is connected to the first inverters 110 and 120 to pre-charge the first inverters 110 and 120 . For example, the first charging capacitor 130 is connected to the driving voltage VDD by the first switching element 140, and the first inverters 110 and 120 operate according to the switching operation of the first switching element 140. can be charged. After the driving voltage is charged by the first charging capacitor 130, the first inverters 110 and 120 perform an amplification operation of amplifying the input signal. The output signal amplified by the amplification operation is output to the output terminal to which the first load capacitor 150 is connected.

제2 스테이지 회로(200)는 제2 인버터(210, 220), 제2 충전 커패시터(230) 및 제2 부하 커패시터(250)를 포함한다. 편의상, 도 3에서는 제2 부하 커패시터(250)가 제2 스테이지 회로(200)에 포함된 것으로 도시되나, 제2 부하 커패시터(250)는 제2 스테이지 회로(200)와 별도로 구분되는 구성일 수도 있다. 제2 인버터(210, 220)는 상보적 인버터로서, 예를 들어 제2 PMOS(210) 및 제2 NMOS(220)를 포함한다. 제2 PMOS(210)의 소스에는 제2 충전 커패시터(230)의 일 단이 연결되고, 제2 NMOS(220)의 소스에는 제2 충전 커패시터(230)의 타 단이 연결된다.The second stage circuit 200 includes second inverters 210 and 220 , a second charging capacitor 230 and a second load capacitor 250 . For convenience, although the second load capacitor 250 is shown as being included in the second stage circuit 200 in FIG. 3 , the second load capacitor 250 may be configured separately from the second stage circuit 200. . The second inverters 210 and 220 are complementary inverters, and include, for example, a second PMOS 210 and a second NMOS 220 . One end of the second charging capacitor 230 is connected to the source of the second PMOS 210 and the other end of the second charging capacitor 230 is connected to the source of the second NMOS 220 .

제2 충전 커패시터(230)는 제2 인버터(210, 220)에 연결되어, 제2 인버터(210, 220)를 충전한다. 예를 들어, 제2 충전 커패시터(230)는 제2 스위칭 소자(240)에 의해 구동 전압(VDD)와 연결되어, 제2 스위칭 소자(240)의 스위칭 동작에 따라 제2 인버터(210, 220)를 충전할 수 있다. 제2 인버터(210, 220)는 제2 충전 커패시터(230)에 의해 구동 전압이 충전된 이후에, 입력 신호를 증폭하는 증폭 동작을 수행한다. 증폭 동작에 의해 증폭된 출력 신호는 제2 부하 커패시터(250)가 연결된 출력단에 출력된다.The second charging capacitor 230 is connected to the second inverters 210 and 220 to charge the second inverters 210 and 220 . For example, the second charging capacitor 230 is connected to the driving voltage VDD by the second switching element 240, and according to the switching operation of the second switching element 240, the second inverters 210 and 220 can be charged. The second inverters 210 and 220 perform an amplification operation of amplifying the input signal after the driving voltage is charged by the second charging capacitor 230 . The output signal amplified by the amplification operation is output to the output terminal to which the second load capacitor 250 is connected.

로컬 피드백 회로(300)는 시변 밀러 보상(miller compensation) 회로로도 칭해질 수 있다. 로컬 피드백 회로(300)는 제2 스테이지 회로(200)의 입력단 및 제2 스테이지 회로(200)의 출력단 사이에 연결되며, 로컬 피드백 회로(300)는 로컬 피드백 저항 및 로컬 피드백 커패시터를 포함한다.The local feedback circuit 300 may also be referred to as a time-varying Miller compensation circuit. The local feedback circuit 300 is connected between the input terminal of the second stage circuit 200 and the output terminal of the second stage circuit 200, and the local feedback circuit 300 includes a local feedback resistor and a local feedback capacitor.

도 4는 본 개시의 다른 일 예에 따른 다단계 증폭기의 회로도이다. 도 4는 폐루프(closed-loop) 회로일 수 있다. 이하에서는, 앞서 설명한 부분과 중복되는 부분에 대한 상세한 설명은 생략한다.4 is a circuit diagram of a multi-stage amplifier according to another example of the present disclosure. 4 may be a closed-loop circuit. Hereinafter, detailed descriptions of overlapping parts with those described above will be omitted.

도 4를 참조하면, 본 개시의 다른 일 예에 따른 다단계 증폭기(10)는 도 3의 다단계 증폭기(10)에 입력 커패시터(410) 및 다단계 피드백 커패시터(420)를 추가로 포함한다.Referring to FIG. 4 , the multi-stage amplifier 10 according to another example of the present disclosure further includes an input capacitor 410 and a multi-stage feedback capacitor 420 to the multi-stage amplifier 10 of FIG. 3 .

입력 커패시터(410)는 제1 스테이지 회로(100)의 입력단에 연결된다.The input capacitor 410 is connected to the input terminal of the first stage circuit 100 .

다단계 피드백 커패시터(420)는 제1 스테이지 회로(100)의 입력단 및 제2 스테이지 회로(200)의 출력단 사이에 연결된다. 이때, 다단계 피드백 커패시터(420)는 피드백 스위칭 소자(430)에 의해 제2 스테이지 회로(200)의 출력단과 연결될 수 있다. 피드백 스위칭 소자(430)의 구비 여부에 따라, 다단계 증폭기(10)는 증폭기 또는 적분기로 동작할 수 있다.The multi-level feedback capacitor 420 is connected between the input terminal of the first stage circuit 100 and the output terminal of the second stage circuit 200 . At this time, the multi-level feedback capacitor 420 may be connected to the output terminal of the second stage circuit 200 by the feedback switching element 430 . Depending on whether the feedback switching element 430 is provided, the multi-stage amplifier 10 may operate as an amplifier or an integrator.

다단계 피드백 커패시터(420)는 차동 모드 전압이 입력 전압으로 인가될 때, 차동 모드 출력 전류를 제1 스테이지 회로(100)의 입력단으로 피드백시킴으로써 입력 전압을 감소시키는 폐루프 동작을 수행한다. 이에 따라, 출력 전압이 증폭될 수 있다.The multi-stage feedback capacitor 420 performs a closed-loop operation of reducing the input voltage by feeding back the differential mode output current to the input terminal of the first stage circuit 100 when the differential mode voltage is applied as the input voltage. Accordingly, the output voltage may be amplified.

이하에서는, 도 5 내지 도 8을 참조하여 본 개시의 다양한 예들에 따른 다단계 증폭기(10)의 보다 구체적인 동작에 대하여 설명한다.Hereinafter, a more specific operation of the multi-stage amplifier 10 according to various examples of the present disclosure will be described with reference to FIGS. 5 to 8 .

도 5는 본 개시의 일 예에 따른 다단계 증폭기의 증폭 동작을 설명하기 위한 것이다.5 is for explaining an amplification operation of a multi-stage amplifier according to an example of the present disclosure.

도 5를 참조하면, 다단계 증폭기(10)는 시변성(time-varient)을 가지며, 제1 스테이지 회로(100)의 입력단에 입력 전압 Vi(t)가 인가되면, 제1 스테이지의 출력단에 출력 전압 Vx(t)가 출력된다. 출력 전압 Vx(t)는 제1 인버터(110, 120)에 의해 입력 전압과 논리적으로 구분(NOT)된다.Referring to FIG. 5, the multi-stage amplifier 10 has a time-variant, and when the input voltage Vi(t) is applied to the input terminal of the first stage circuit 100, the output voltage is applied to the output terminal of the first stage. Vx(t) is output. The output voltage Vx(t) is logically separated (NOT) from the input voltage by the first inverters 110 and 120 .

제2 스테이지의 출력단에는 제1 스테이지의 출력단의 출력 전압 Vx(t)가 증폭된 출력 전압 Vo(t)가 출력된다.An output voltage Vo(t) obtained by amplifying the output voltage Vx(t) of the output terminal of the first stage is output to the output terminal of the second stage.

한편, 시간에 따라 전압 헤드룸(voltage headroom)이 감소하므로, 제1 스테이지 회로(100) 및 제2 스테이지 회로(200) 각각의 충전 커패시터의 커패시턴스는 트랜스컨덕턴스 및 노이즈뿐만 아니라, 출력 스윙 범위(output swing range)도 고려되어 설정될 수 있다.On the other hand, since the voltage headroom decreases with time, the capacitance of the charging capacitor of each of the first stage circuit 100 and the second stage circuit 200 has an output swing range (output swing range) may also be considered and set.

도 6a 및 도 6b는 본 개시의 일 예에 따른 다단계 증폭기의 루프 이득에 대한 보드선도를 설명하기 위한 것이다.6A and 6B are Bode diagrams for loop gains of a multi-stage amplifier according to an example of the present disclosure.

도 6a에서와 같이, 다단계 증폭기(10)의 개루프이득 은 으로 근사화될 수 있다. 여기서, gm1(t)는 제1 스테이지 회로(100)의 트랜스컨덕턴스이고, Rz는 로컬 피드백 저항이고, gm2(t)는 제2 스테이지 회로(200)의 트랜스컨덕턴스이고, Cm은 로컬 피드백 커패시터의 커패시턴스다.As in FIG. 6A, the open loop gain of the multi-stage amplifier 10 silver can be approximated as where g m1 (t) is the transconductance of the first stage circuit 100, R z is the local feedback resistance, g m2 (t) is the transconductance of the second stage circuit 200, and C m is the local feedback resistance. is the capacitance of the feedback capacitor.

이때, 도 6b에서와 같이 개루프이득에 대한 다단계 증폭기(10)의 단위 이득 각주파수 는 이고, 영점 각주파수 는 이고, 제2 스테이지 회로(200)의 극점 각주파수 는 일 수 있다. 여기서, CS는 입력 커패시터(410)의 커패시턴스이고, CF는 다단계 피드백 커패시터(420)이고, CL은 제2 부하 커패시터(250)의 커패시턴스이다.At this time, as shown in FIG. 6B, the unity gain angular frequency of the multi-stage amplifier 10 for the open loop gain Is , and the zero angular frequency Is , and the pole angular frequency of the second stage circuit 200 is Is can be Here, C S is the capacitance of the input capacitor 410, C F is the multi-level feedback capacitor 420, and C L is the capacitance of the second load capacitor 250.

루프 이득(βA)에 대한 보드선도에서, 다단계 증폭기(10)의 안정성(stability) 확보를 위하여는 제2 스테이지 회로(200)의 극점 각주파수가 단위 이득 각주파수 보다 클 것이 보장되어야 하고, 영점 각주파수가 단위 이득 각주파수 보다 매우 크지(>>) 않은 시점에서는, 영점 각주파수가 LHP(left-half plane)에 위치해야한다.In the Bode diagram for the loop gain βA, in order to secure the stability of the multi-stage amplifier 10, it must be ensured that the pole angular frequency of the second stage circuit 200 is greater than the unit gain angular frequency, and the zero point angle At a time when the frequency is not much greater (>>) than the unity gain angular frequency, the zero angular frequency must be located in the left-half plane (LHP).

따라서, 본 개시에서 다단계 증폭기(10)의 안정성 및 계단응답의 정착(settling)을 제어하기 위하여, 제1 충전 커패시터(130)의 커패시턴스, 제2 충전 커패시터(230)의 커패시턴스, 인버터의 PMOS 및/또는 NMOS의 W/L(여기서, W는 각 소자의 채널의 폭이고, L은 각 소자의 채널의 길이)로컬 피드백 저항 및 로컬 피드백 커패시터의 커패시턴스 중 적어도 하나가 설계될 수 있다. 다시 말해서, 본 개시에서 제1 충전 커패시터(130)의 커패시턴스, 제2 충전 커패시터(230)의 커패시턴스, 제1 인버터(110, 120) 및/또는 제2 인버터(210, 220)의 PMOS 및/또는 NMOS의 W/L(여기서, W는 각 소자의 채널의 폭이고, L은 각 소자의 채널의 길이)로컬 피드백 저항 및 로컬 피드백 커패시터의 커패시턴스는 제2 스테이지 회로(200)의 극점 각주파수가 다단계 증폭기(10)의 단위 이득 각주파수 보다 클 것을 만족하도록 설정될 수 있다.Therefore, in order to control the stability and settling of the step response of the multi-stage amplifier 10 in the present disclosure, the capacitance of the first charging capacitor 130, the capacitance of the second charging capacitor 230, the PMOS of the inverter and / Alternatively, W/L of the NMOS (where W is the channel width of each device and L is the channel length of each device) at least one of a local feedback resistor and a capacitance of a local feedback capacitor may be designed. In other words, in the present disclosure, the capacitance of the first charging capacitor 130, the capacitance of the second charging capacitor 230, the PMOS and/or the first inverters 110 and 120 and/or the second inverters 210 and 220 W/L of NMOS (where W is the channel width of each element, and L is the channel length of each element) The capacitance of the local feedback resistor and the local feedback capacitor is It may be set to satisfy that the unity gain of the amplifier 10 is greater than the angular frequency.

예를 들어, 제2 충전 커패시터(230)의 커패시턴스는 제1 충전 커패시터(130)의 커패시턴스 보다 큰 값을 가질 수 있다. 제2 충전 커패시터(230)의 커패시턴스는 제1 충전 커패시터(130)의 커패시턴스 보다 큰 값을 가질 때, 다단계 증폭기(10)는 안정성 조건이 만족될 수 있다. 이때, 본 개시의 다양한 예들에 따른 다단계 증폭기(10)는 기존의 보다 큰 부하로 인하여 제2 충전 커패시터(230)의 커패시턴스가 커져도 제1 충전 커패시터(130)의 커패시턴스를 증가시킬 필요가 없다. 즉, 제1 충전 커패시터(130)의 커패시턴스는 기존의 2-스테이지 FIA와 달리 부하 조건으로부터 자유로워질 수 있다.For example, the capacitance of the second charging capacitor 230 may have a larger value than the capacitance of the first charging capacitor 130 . When the capacitance of the second charged capacitor 230 has a larger value than the capacitance of the first charged capacitor 130, the stability condition of the multi-stage amplifier 10 can be satisfied. At this time, the multi-stage amplifier 10 according to various examples of the present disclosure does not need to increase the capacitance of the first charging capacitor 130 even if the capacitance of the second charging capacitor 230 increases due to a larger existing load. That is, the capacitance of the first charging capacitor 130 can be freed from the load condition unlike the conventional 2-stage FIA.

도 7은 본 개시의 일 예에 따른 다단계 증폭기의 단위계단 응답을 도시한 것이다.7 illustrates a unit step response of a multi-stage amplifier according to an example of the present disclosure.

도 7을 참조하면, t=0+에서는 아직 로컬 피드백 회로(300), 즉 밀러 피드백이 동작하지 않아 안정성이 확보되지 않으며, 오실레이션(oscillation)이 나타난다. t=0+에서는 정착 속도가 가장 빠르다. t1<t<t2에서는 루프 이득이 충분한 위상 마진(phase margin)을 가지게 된다. LHP 영점의 영향으로 실제 단위 전압 이득 각주파수는 이론상의 값보다 크며 제로-폴 더블렛(zero-pole doublet)으로 인해 언더슛(undershoot)이 있는 정착 형태가 된다. t>t2에서는 루프 이득이 높은 위상 마진을 가지면서 가장 정착 속도가 느리다. 이때, 최종적인 등가 노이즈 대역폭(equivalent noise bandwidth)이 결정된다.Referring to FIG. 7 , at t=0+, stability is not secured because the local feedback circuit 300, that is, Miller feedback, does not yet operate, and oscillation occurs. At t=0+, the settling rate is the fastest. At t1<t<t2, the loop gain has a sufficient phase margin. Due to the influence of the LHP zero point, the actual unit voltage gain angular frequency is larger than the theoretical value, and the zero-pole doublet results in a settling pattern with undershoot. At t > t2, the loop gain has the highest phase margin and the slowest settling rate. At this time, a final equivalent noise bandwidth is determined.

다단계 증폭기의 동작 방법How multi-stage amplifiers work

도 8은 본 개시의 일 예에 따른 다단계 증폭기의 동작 방법이다.8 is a method of operating a multi-stage amplifier according to an example of the present disclosure.

도 8을 참조하면, S110에서 다단계 증폭기(10)는 제1 충전 커패시터(130) 및 제2 충전 커패시터(230)를 충전한다. 제1 충전 커패시터(130) 및 제2 충전 커패시터(230)의 충전은 제1 스위칭 소자(140) 및 제2 스위칭 소자(240) 각각에 의해 수행될 수 있으며, 구동 전압까지 충전될 수 있다.Referring to FIG. 8 , the multi-stage amplifier 10 charges the first charging capacitor 130 and the second charging capacitor 230 in S110. The charging of the first charging capacitor 130 and the second charging capacitor 230 may be performed by the first switching element 140 and the second switching element 240, respectively, and may be charged up to the driving voltage.

S120에서, 다단계 증폭기(10)는 제1 충전 커패시터(130)의 충전 전압 및 제2 충전 커패시터(230)의 충전 전압에 기초하여, 제1 스테이지 회로(100) 및 제2 스테이지 회로(200)를 동작시킨다.In S120, the multi-stage amplifier 10 operates the first stage circuit 100 and the second stage circuit 200 based on the charged voltage of the first charged capacitor 130 and the charged voltage of the second charged capacitor 230. make it work

S130에서, 다단계 증폭기(10)는 다단계 증폭기(10)는 제2 스테이지 회로(200)의 출력단으로부터 출력 신호를 생성한다. 여기서, 제2 스테이지 회로(200)의 극점 각주파수는 다단계 증폭기(10)의 단위 이득 각주파수 보다 클 것을 만족하도록 설정될 수 있다.In S130, the multi-stage amplifier 10 generates an output signal from the output terminal of the second stage circuit 200. Here, the pole angular frequency of the second stage circuit 200 may be set to satisfy that it is greater than the unity gain angular frequency of the multi-stage amplifier 10 .

상술한 본 개시의 다양한 예들에 따른 다단계 증폭기 및 동작 방법에 따르면, 기존의 2-스테이지 폐루프 FIA와 달리 중간 극점이 지배적인 극점이 되므로, 기존의 2-스테이지 폐루프 FIA의 부하 의존도가 해결될 수 있다. 또한, 증폭기의 안정성이 보장되고 증폭기에 포함된 소자들의 값에 따라 계단응답의 정착 시간이 제어될 수 있다.According to the multi-stage amplifier and operation method according to various examples of the present disclosure described above, unlike the existing 2-stage closed-loop FIA, the middle pole becomes the dominant pole, so the load dependence of the existing 2-stage closed-loop FIA can be solved. can In addition, the stability of the amplifier is ensured, and the settling time of the step response can be controlled according to the values of elements included in the amplifier.

상술한 설명에서 제안 방식에 대한 일례들 또한 본 개시의 구현 방법들 중 하나로 포함될 수 있으므로, 일종의 제안 방식들로 간주될 수 있음은 명백한 사실이다. 또한, 상기 설명한 제안 방식들은 독립적으로 구현될 수 도 있지만, 일부 제안 방식들의 조합 (혹은 병합) 형태로 구현될 수 도 있다. Since the examples of the proposed schemes in the above description may also be included as one of the implementation methods of the present disclosure, it is obvious that they can be regarded as a kind of proposed schemes. In addition, the above-described proposed schemes may be implemented independently, but may also be implemented in a combination (or merged) form of some proposed schemes.

상술한 바와 같이 개시된 본 개시의 예들은 본 개시와 관련된 기술분야의 통상의 기술자가 본 개시를 구현하고 실시할 수 있도록 제공되었다. 상기에서는 본 개시의 예들을 참조하여 설명하였지만, 해당 기술 분야의 통상의 기술자는 본 개시의 예들을 다양하게 수정 및 변경시킬 수 있다. 따라서, 본 개시는 여기에 기재된 예들에 제한되려는 것이 아니라, 여기서 개시된 원리들 및 신규한 특징들과 일치하는 최광의 범위를 부여하려는 것이다.Examples of the present disclosure disclosed as described above are provided to enable those skilled in the art to implement and practice the present disclosure. Although the above has been described with reference to examples of the present disclosure, a person skilled in the art may variously modify and change the examples of the present disclosure. Thus, the present disclosure is not intended to be limited to the examples set forth herein but is to be accorded the widest scope consistent with the principles and novel features disclosed herein.

10: 다단계 증폭기
100: 제1 스테이지 회로
110: 제1 PMOS 120: 제1 NMOS
130: 제1 충전 커패시터 140: 제1 스위칭 소자
150: 제1 부하 커패시터
200: 제2 스테이지 회로
210: 제2 PMOS 220: 제2 NMOS
230: 제2 충전 커패시터 240: 제2 스위칭 소자
250: 제2 부하 커패시터
300: 로컬 피드백 회로10: multi-level amplifier
100: first stage circuit
110: first PMOS 120: first NMOS
130: first charged capacitor 140: first switching element
150: first load capacitor
200: second stage circuit
210: second PMOS 220: second NMOS
230: second charging capacitor 240: second switching element
250: second load capacitor
300: local feedback circuit

Claims (7)

다단계 증폭기에 있어서,
제1 스테이지 회로;
상기 제1 스테이지 회로의 출력단과 종속 접속되는 제2 스테이지 회로; 및
상기 제2 스테이지 회로의 입력단 및 상기 제2 스테이지 회로의 출력단 사이에 연결되는 로컬 피드백 회로를 포함하고,
상기 제1 스테이지 회로는:
상기 제1 스테이지 회로의 입력단 및 상기 제1 스테이지 회로의 출력단에 연결되는 제1 인버터;
상기 제1 인버터의 양 단에 연결되고, 상기 제1 인버터의 증폭을 위한 구동 전압을 충전하는 제1 충전 커패시터; 및
상기 제1 스테이지 회로의 출력단에 연결되는 제1 부하 커패시터를 포함하고,
상기 제2 스테이지 회로는:
상기 제2 스테이지 회로의 입력단 및 상기 제2 스테이지 회로의 출력단에 연결되는 제2 인버터;
상기 제2 인버터의 양 단에 연결되고, 상기 제2 인버터의 증폭을 위한 구동 전압을 충전하는 제2 충전 커패시터; 및
상기 제2 스테이지 회로의 출력단에 연결되는 제2 부하 커패시터를 포함하고,
상기 로컬 피드백 회로는 로컬 피드백 저항 및 상기 로컬 피드백 저항에 연결되는 로컬 피드백 커패시터를 포함하고,
상기 제1 충전 커패시터의 커패시턴스, 상기 제2 충전 커패시터의 커패시턴스 및 상기 로컬 피드백 커패시터의 커패시턴스 중 적어도 하나는 상기 제2 스테이지 회로의 극점 각주파수가 상기 다단계 증폭기의 단위 이득 각주파수 보다 클 것을 만족하도록 설정되고,
상기 제2 충전 커패시터의 커패시턴스는 상기 제1 충전 커패시터의 커패시턴스 보다 큰 값을 갖는,
다단계 증폭기.
In a multi-stage amplifier,
first stage circuit;
a second stage circuit cascaded to an output terminal of the first stage circuit; and
A local feedback circuit connected between an input terminal of the second stage circuit and an output terminal of the second stage circuit;
The first stage circuit is:
a first inverter connected to an input terminal of the first stage circuit and an output terminal of the first stage circuit;
a first charging capacitor connected to both ends of the first inverter and charging a driving voltage for amplification of the first inverter; and
A first load capacitor connected to the output terminal of the first stage circuit;
The second stage circuit is:
a second inverter connected to an input terminal of the second stage circuit and an output terminal of the second stage circuit;
a second charging capacitor connected to both ends of the second inverter and charging a driving voltage for amplification of the second inverter; and
And a second load capacitor connected to the output terminal of the second stage circuit,
The local feedback circuit includes a local feedback resistor and a local feedback capacitor connected to the local feedback resistor,
At least one of the capacitance of the first charging capacitor, the capacitance of the second charging capacitor, and the capacitance of the local feedback capacitor is set such that the pole angular frequency of the second stage circuit is greater than the unity gain angular frequency of the multi-stage amplifier. become,
The capacitance of the second charging capacitor has a larger value than the capacitance of the first charging capacitor.
multi-stage amplifier.
 삭제delete 삭제delete 삭제delete 제1항에 있어서,
상기 제1 스테이지 회로의 입력단에 연결되는 입력 커패시터; 및
상기 제1 스테이지 회로의 입력단 및 상기 제2 스테이지 회로의 출력단 사이에 연결되는 다단계 피드백 커패시터를 더 포함하는,
다단계 증폭기.
According to claim 1,
an input capacitor connected to an input terminal of the first stage circuit; and
Further comprising a multi-level feedback capacitor connected between the input terminal of the first stage circuit and the output terminal of the second stage circuit,
multi-stage amplifier.
 제5항에 있어서,
상기 제2 스테이지 회로의 극점 각주파수는 로 정의되고, 상기 다단계 증폭기의 단위 이득 각주파수는 로 정의되고,
여기서 gm1(t)는 상기 제1 스테이지 회로의 트랜스컨덕턴스이고, Cm은 상기 로컬 피드백 커패시터의 커패시턴스이고, gm2(t)는 상기 제2 스테이지 회로의 트랜스컨덕턴스이고, CS는 상기 입력 커패시터의 커패시턴스이고, CF는 상기 다단계 피드백 커패시터의 커패시턴스이고, CL은 상기 제2 부하 커패시터의 커패시턴스인,
다단계 증폭기.
According to claim 5,
The pole angular frequency of the second stage circuit is is defined as, and the unity gain angular frequency of the multi-stage amplifier is is defined as,
where g m1 (t) is the transconductance of the first stage circuit, C m is the capacitance of the local feedback capacitor, g m2 (t) is the transconductance of the second stage circuit, C S is the input capacitor is the capacitance of, C F is the capacitance of the multi-level feedback capacitor, C L is the capacitance of the second load capacitor,
multi-stage amplifier.
 다단계 증폭기의 동작 방법으로서,
제1 충전 커패시터 및 제2 충전 커패시터를 충전하는 단계;
상기 제1 충전 커패시터의 충전 전압 및 상기 제2 충전 커패시터의 충전 전압에 기초하여, 제1 스테이지 회로 및 제2 스테이지 회로가 입력 신호를 증폭하는 단계; 및
상기 제2 스테이지 회로의 출력단으로부터 상기 입력 신호로부터 증폭된 출력 신호를 생성하는 단계를 포함하고,
상기 다단계 증폭기에 포함된 로컬 피드백 회로는 로컬 피드백 저항 및 상기 로컬 피드백 저항에 연결되는 로컬 피드백 커패시터를 포함하고,
상기 제1 충전 커패시터의 커패시턴스, 상기 제2 충전 커패시터의 커패시턴스 및 상기 로컬 피드백 커패시터의 커패시턴스 중 적어도 하나는 상기 제2 스테이지 회로의 극점 각주파수가 상기 다단계 증폭기의 단위 이득 각주파수 보다 클 것을 만족하도록 설정되고,
상기 제2 충전 커패시터의 커패시턴스는 상기 제1 충전 커패시터의 커패시턴스 보다 큰 값을 갖는,
동작 방법.

As a method of operating a multi-stage amplifier,
charging the first charging capacitor and the second charging capacitor;
amplifying an input signal by a first stage circuit and a second stage circuit based on the charged voltage of the first charged capacitor and the charged voltage of the second charged capacitor; and
generating an output signal amplified from the input signal from an output of the second stage circuit;
The local feedback circuit included in the multi-stage amplifier includes a local feedback resistor and a local feedback capacitor connected to the local feedback resistor,
At least one of the capacitance of the first charging capacitor, the capacitance of the second charging capacitor, and the capacitance of the local feedback capacitor is set such that the pole angular frequency of the second stage circuit is greater than the unity gain angular frequency of the multi-stage amplifier. become,
The capacitance of the second charging capacitor has a larger value than the capacitance of the first charging capacitor.
how it works.
KR1020210065244A 2021-05-21 2021-05-21 Multi-stage amplifier using time-varying milelr compensation and operation method thereof KR102557684B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210065244A KR102557684B1 (en) 2021-05-21 2021-05-21 Multi-stage amplifier using time-varying milelr compensation and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210065244A KR102557684B1 (en) 2021-05-21 2021-05-21 Multi-stage amplifier using time-varying milelr compensation and operation method thereof

Publications (2)

Publication Number Publication Date
KR20220157569A KR20220157569A (en) 2022-11-29
KR102557684B1 true KR102557684B1 (en) 2023-07-19

Family

ID=84234974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210065244A KR102557684B1 (en) 2021-05-21 2021-05-21 Multi-stage amplifier using time-varying milelr compensation and operation method thereof

Country Status (1)

Country Link
KR (1) KR102557684B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3126629B2 (en) * 1995-05-30 2001-01-22 シャープ株式会社 Operational amplifier
KR100858652B1 (en) * 2006-11-30 2008-09-16 (주)카이로넷 voltage controlled oscillator using Miller effect
KR102558000B1 (en) * 2018-03-27 2023-07-20 삼성전자주식회사 Amplifying circuit comprising miller compensation circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Tang, Xiyuan et al. "An Energy-Efficient Comparator With Dynamic Floating Inverter Amplifier." IEEE Journal of Solid-State Circuits 55 (2020): 1011-1022.*

Also Published As

Publication number Publication date
KR20220157569A (en) 2022-11-29

Similar Documents

Publication Publication Date Title
JP3158759B2 (en) Differential amplifier with enhanced common-mode stability
US6359510B1 (en) Amplifier circuit
US6437645B1 (en) Slew rate boost circuitry and method
US5789981A (en) High-gain operational transconductance amplifier offering improved bandwidth
CN107896095B (en) Fully differential operational amplifier
TW201821925A (en) Voltage regulator
CN105159382A (en) Linear voltage regulator
CN110377089B (en) Simplified multi-stage differential operational amplifier output common-mode voltage stabilizing circuit
US6414552B1 (en) Operational transconductance amplifier with a non-linear current mirror for improved slew rate
TWI463792B (en) Amplifier circuit with overshoot suppression
US20050001681A1 (en) Low supply voltage and self-biased high speed receiver
CN114389585A (en) High-speed low-offset latch comparator
US6617921B2 (en) High output swing comparator stage
US7924095B2 (en) Operational amplifiers having low-power unconditionally-stable common-mode feedback
US20180287576A1 (en) Transconductance amplifier
Megawer et al. A systematic design methodology for class-AB-style ring amplifiers
US7570113B2 (en) Overload recovery circuit for folded cascode amplifiers
KR102557684B1 (en) Multi-stage amplifier using time-varying milelr compensation and operation method thereof
CN112825476B (en) Operational amplifier
KR100681239B1 (en) Operational Amplifier
KR20180071988A (en) Fully balanced differential rail-to-rail second generation current conveyor
KR100771859B1 (en) Amplifier having easy current controlling structure
US7633343B2 (en) Fully differential amplifier
KR20060136137A (en) Operational Amplifier
CN107256055A (en) One kind is without electric capacity LDO circuit outside piece

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant