KR102536643B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR102536643B1
KR102536643B1 KR1020220161181A KR20220161181A KR102536643B1 KR 102536643 B1 KR102536643 B1 KR 102536643B1 KR 1020220161181 A KR1020220161181 A KR 1020220161181A KR 20220161181 A KR20220161181 A KR 20220161181A KR 102536643 B1 KR102536643 B1 KR 102536643B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor package
terminal
housing
heat dissipation
Prior art date
Application number
KR1020220161181A
Other languages
English (en)
Inventor
최윤화
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020220161181A priority Critical patent/KR102536643B1/ko
Priority to US18/144,236 priority patent/US20240178094A1/en
Application granted granted Critical
Publication of KR102536643B1 publication Critical patent/KR102536643B1/ko
Priority to CN202310680330.9A priority patent/CN118099109A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은, 방열기판(110), 방열기판(110) 상에 위치되는 한 층 이상의 절연층(120), 절연층(120) 상에 위치하는 한 층 이상의 금속패턴층(130), 절연층(120) 상에 위치하는 하우징(140), 금속패턴층(130) 상에 실장되는 한 개 이상의 반도체칩(150), 반도체칩(150)의 전기적 연결을 위한 전기적 연결부재(161, 162), 금속패턴층(130) 상에 직립 형성되는 한 개 이상의 터미널단자(170), 및 반도체칩(150)과 전기적 연결부재(161, 162)와 터미널단자(170)의 적어도 일부를 덮도록 몰딩되는 몰딩 충진재(180)를 포함하며, 하우징(140)의 두께는 금속패턴층(130)의 두께보다 두껍고, 적어도 한 개 이상의 터미널단자(170)는 하우징(140)의 상단면보다 높게 형성되어 한 개 이상의 터미널단자(170)의 상단은 몰딩 충진재(180)의 상부로 노출되어 외부 전기적 연결부재와 전기적으로 접합되도록 하여서, 방열기판(110)과 하우징(140)을 분리 형성하고 상호 접합시켜 생산성을 높이는, 반도체 패키지를 개시한다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는 방열기판과 하우징을 분리 형성하고 절연층 또는 접착부재를 통해 상호 접합시켜 제조공정이 양산에 적합하도록 하는, 반도체 패키지에 관한 것이다.
일반적으로, 반도체 패키지는, 하부기판 및/또는 상부기판상에 실장된 반도체칩, 반도체칩 상에 접착되는 스페이스 역할을 하는 메탈포스트인 전도체, 외부 전기적 신호를 인가하는 리드 프레임, 봉지재로 몰딩된 패키지 하우징 및 하부기판 및/또는 상부기판 상에 노출되어 형성된 열방출 포스트를 포함하여 구성되며, 패키지 하우징의 몰딩시에, 몰드 금형이 하부기판 및/또는 상부기판의 직립 형성된 열방출 포스트를 피해 각 열방출 금속층의 일부분, 예컨대 테두리만을 눌러 패키지 하우징을 형성하게 된다.
이와 같이, 패키지 하우징을 형성하는 경우, 몰드 금형의 가압이 균일하지 못하고 열방출 금속층을 누르는 압력이 약해서, 열방출 금속층으로 몰딩 레진이 넘쳐 흘러 기판이 오염되고 반도체 패키지의 안정성에 영향을 주게 되는 문제점이 있다.
이에, 몰딩금형이 균일하게 압착하여 몰딩 레진으로 인한 기판의 오염을 방지하고 안정적으로 몰딩을 수행하도록 할 수 있고, 다양한 형상 및 구조의 방열핀을 적용하여 접촉면적을 넓혀 냉각제의 직접 냉각방식에 의해 열전도효율 및 방열효율을 보다 개선하면서, 패키지 하우징과 기판의 구조적 결합공정을 개선하여 생산성을 향상시킬 수 있는 필요성이 제기된다.
한국 등록특허공보 제10-1920915호 (방열구조를 갖는 반도체 패키지, 2018.11.21. 공고) 한국 등록특허공보 제10-1899788호 (양면 방열구조를 갖는 반도체 패키지 및 그 제조 방법, 2018.11.05. 공고) 한국 등록특허공보 제10-1694657호 (방열 구조를 갖는 반도체 패키지, 2017.01.09. 공고)
본 발명의 사상이 이루고자 하는 기술적 과제는, 방열기판과 하우징을 분리 형성하고 절연층 또는 접착부재를 통해 상호 접합시켜 제조공정이 양산에 적합하도록 하여 생산성을 높일 수 있는, 반도체 패키지를 제공하는 데 있다.
전술한 목적을 달성하고자, 본 발명의 일 실시예는, 방열기판; 상기 방열기판 상에 위치되는 한 층 이상의 절연층; 상기 절연층 상에 위치하는 한 층 이상의 금속패턴층; 상기 절연층 상에 위치하는 하우징; 상기 금속패턴층 상에 실장되는 한 개 이상의 반도체칩; 상기 반도체칩의 전기적 연결을 위한 전기적 연결부재; 상기 금속패턴층 상에 직립 형성되는 한 개 이상의 터미널단자; 및 상기 반도체칩과 상기 전기적 연결부재와 상기 터미널단자의 적어도 일부를 덮도록 몰딩되는 몰딩 충진재;를 포함하며, 상기 하우징의 두께는 상기 금속패턴층의 두께보다 두껍고, 적어도 한 개 이상의 상기 터미널단자는 상기 하우징의 상단면보다 높게 형성되어 상기 한 개 이상의 터미널단자의 상단은 상기 몰딩 충진재의 상부로 노출되어 외부 전기적 연결부재와 전기적으로 접합되는, 반도체 패키지를 제공한다.
본 발명의 다른 실시예는, 방열기판; 상기 방열기판 상에 위치하는 접착부재; 상기 접착부재 상에 위치하고 한 층 이상의 절연층을 포함하는 절연기판; 상기 접착부재 상에 위치하는 하우징; 상기 절연기판 상에 실장되는 한 개 이상의 반도체칩; 상기 반도체칩의 전기적 연결을 위한 전기적 연결부재; 상기 절연기판 상에 직립 형성되는 한 개 이상의 터미널단자; 및 상기 반도체칩과 상기 전기적 연결부재와 상기 터미널단자의 적어도 일부를 덮도록 몰딩되는 몰딩 충진재;를 포함하며, 상기 하우징의 두께는 상기 절연기판의 두께보다 두껍고, 적어도 한 개 이상의 상기 터미널단자는 상기 하우징의 상단면보다 높게 형성되어 상기 한 개 이상의 터미널단자의 상단은 상기 몰딩 충진재의 상부로 노출되어 외부 전기적 연결부재와 전기적으로 접합되는, 반도체 패키지를 제공한다.
여기서, 상기 방열기판은 금속소재를 포함하고, 상기 방열기판의 저면에 방열핀이 특정패턴으로 배열될 수 있다.
또한, 상기 방열기판 또는 상기 하우징은 Al 또는 Cu의 단일소재로 이루어지거나, Al 및 Cu 중 어느 하나 이상을 50% 이상을 함유한 합금소재로 이루어질 수 있다.
또한, 상기 방열기판의 전체 표면 면적 대비 30% 이상의 표면 면적에 도금처리될 수 있다.
또한, 상기 절연층의 하부면에 한 층 이상의 금속층이 형성될 수 있다.
또한, 상기 절연기판은 한 층 이상의 절연층과, 상기 절연층의 상부면, 하부면, 또는 상부면과 하부면 모두에 형성된 한 층 이상의 금속층으로 이루어질 수 있다.
또한, 상기 접착부재는 Sn을 함유한 솔더링 소재이거나, 혹은 Ag 및 Cu 중 어느 하나 이상을 50% 이상 함유한 전도성 소재일 수 있다.
또한, 상기 하우징의 저면 및 상기 금속패턴층의 저면에 형성된 절연층은 동일 소재로 이루어질 수 있다.
또한, 상기 절연층은 페이스트 또는 필름상태로 상기 방열기판 상에 배치되고 경화공정을 거쳐 상기 방열기판 상에 경화될 수 있다.
또한, 상기 금속패턴층의 두께는 0.1mm 내지 5mm일 수 있다.
또한, 상기 반도체칩은 전력변환기능을 구비할 수 있다.
또한, 상기 전기적 연결부재는 Au, Al 및 Cu 중 어느 하나 이상을 50% 이상 함유한 소재로 이루어질 수 있다.
또한, 상기 몰딩 충진재는 에폭시 성분을 함유한 복합소재이거나, 혹은 Si 성분을 포함하는 절연재일 수 있다.
또한, 상기 몰딩 충진재의 두께는 1mm 이상일 수 있다.
또한, 상기 한 개 이상의 터미널단자의 상단은 암나사 형태로 형성될 수 있다.
이때, 상기 외부 전기적 연결부재는 상기 터미널단자의 상단에 볼트체결되는 수나사 형태로 형성되어 상호 전기적으로 연결될 수 있다.
또한, 상기 한 개 이상의 터미널단자의 종단은 프레스핏 단자 접합형태로 형성되어 상기 외부 전기적 연결부재와 전기적으로 연결될 수 있다.
또한, 상기 방열기판의 하부 표면에는 한 개 이상의 웨이브 형상의 금속판이 구조적으로 접합될 수 있다.
또한, 상기 방열기판의 상부에는 상기 몰딩 충진재의 표면 면적의 50% 이상을 덮는 커버가 형성될 수 있다.
또한, 상기 방열기판에는 쿨링 시스템이 구조적으로 결합되고, 상기 방열기판과 상기 쿨링 시스템 사이의 접합면에는 상기 쿨링 시스템의 냉각제를 수밀시키는 기판접합부재가 형성될 수 있다.
또한, 상기 방열기판에는 쿨링 시스템이 구조적으로 결합되고, 상기 방열기판과 상기 쿨링 시스템은 마찰 교반 용접(friction stir welding)에 의해 접합되어 상기 쿨링 시스템의 냉각제를 수밀시킬 수 있다.
본 발명에 의하면, 방열기판과 하우징을 분리 형성하고 절연층 또는 접착부재를 통해 상호 접합시켜 제조공정이 양산에 적합하도록 하여 생산성을 높이도록 하고, 일정 높이의 하우징에 의해 몰딩 레진이 방열기판 외부로 흘러내리지 않도록 하여 기판 오염을 방지하도록 할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 의한 반도체 패키지의 단면구조를 도시한 것이다.
도 2는 본 발명의 다른 실시예에 의한 반도체 패키지의 단면구조를 도시한 것이다.
도 3은 도 1 및 도 2의 반도체 패키지의 사시도를 예시한 것이다.
도 4는 도 3의 반도체 패키지의 다른 사시도를 예시한 것이다.
도 5는 도 1 및 도 2의 반도체 패키지의 변형예를 예시한 것이다.
도 6은 도 1 및 도 2의 반도체 패키지와 쿨링 시스템과의 결합구조를 각각 예시한 것이다.
이하, 첨부된 도면을 참조로 전술한 특징을 갖는 본 발명의 실시예를 더욱 상세히 설명하고자 한다.
본 발명의 일 실시예에 의한 반도체 패키지는, 방열기판(110), 방열기판(110) 상에 위치되는 한 층 이상의 절연층(120), 절연층(120) 상에 위치하는 한 층 이상의 금속패턴층(130), 절연층(120) 상에 위치하는 하우징(140), 금속패턴층(130) 상에 실장되는 한 개 이상의 반도체칩(150), 반도체칩(150)의 전기적 연결을 위한 전기적 연결부재(161, 162), 금속패턴층(130) 상에 직립 형성되는 한 개 이상의 터미널단자(170), 및 반도체칩(150)과 전기적 연결부재(161, 162)와 터미널단자(170)의 적어도 일부를 덮도록 몰딩되는 몰딩 충진재(180)를 포함하며, 하우징(140)의 두께는 금속패턴층(130)의 두께보다 두껍고, 적어도 한 개 이상의 터미널단자(170)는 하우징(140)의 상단면보다 높게 형성되어 한 개 이상의 터미널단자(170)의 상단은 몰딩 충진재(180)의 상부로 노출되어 외부 전기적 연결부재와 전기적으로 접합되도록 하여서, 방열기판(110)과 하우징(140)을 분리 형성하고 상호 접합시켜 생산성을 높이는 것을 요지로 한다.
이하, 도 1을 참조하여, 전술한 구성의 반도체 패키지를 구체적으로 상술하면 다음과 같다.
우선, 방열기판(110)은 금속소재로 이루어지고, 도 1을 참고하면, 방열기판(110)의 저면에 포스트 형태의 방열핀(111)이 직립 형성되어 특정패턴으로 배열될 수 있다.
또한, 방열기판(110)은, 전기전도성 또는 열전도성이 양호한, Al 또는 Cu의 단일소재로 이루어지거나, Al 및 Cu 중 어느 하나 이상을 50% 이상 함유한 합금소재로 이루어지질 수 있다.
또한, 방열기판(110)의 전체 표면 면적 대비 30% 이상의 표면 면적에 도금처리되어서 전기전도성 또는 열전도성을 보다 높이도록 할 수도 있다.
또한, 방열핀(111)은 방열기판(110)의 하부에 구조적으로 접합되어서, 방열기판(110)으로 전도된 발열을 외부로 방열하여 반도체칩(150)의 동작 신뢰성을 확보할 수 있다.
여기서, 방열핀(111)은 원형 기둥, 타원형 기둥 또는 다각형 기둥 등 다양한 형상으로 형성될 수 있고, 스크린 마스크 또는 스텐실(stencil) 마스크로 마스킹하여 금속 페이스트 또는 비금속 페이스트를 방열기판(110)에 직접 프린팅하고 열경화시켜서, 별도의 접착층없이, 방열기판(110)과 방열핀(111)이 상호 직접 접합되어 결합된 구조로 형성될 수 있다.
또한, 방열핀(111)은 열전도율이 양호한 금속으로 형성되거나, 열전도율이 양호한 금속성분을 40% 이상 함유할 수 있고, 방열기판(110)과 동일 소재로 이루어질 수도 있다.
또는, 도 5를 참고하면, 방열기판(110)의 하부 표면에는 한 개 이상의 웨이브 형상의 금속판(112)이 초음파용접방식에 의해 구조적으로 접합되어서, 방열기판(110)으로 전도된 발열을 외부로 방열하여 반도체칩(150)의 동작 신뢰성을 확보할 수도 있다.
또한, 도 3을 참고하면, 방열기판(110)의 상부에는 몰딩 충진재(180)의 표면 면적의 50% 이상을 덮는 커버(113)가 형성되어서 몰딩 충진재(180)의 손상을 방지하도록 하고, 터미널단자(170)는 커버(113)를 관통하여 상단으로 노출되어서 외부 전기적 연결부재와 전기적으로 연결될 수 있다.
다음, 절연층(120)은 한 층 이상으로 이루어져 방열기판(110) 상에 위치하고, 절연층(120)의 하부면에 한 층 이상의 금속층(미도시)이 형성될 수 있다.
또한, 절연층(120)은 Al2O3, AlN, Si3N4 또는 SiC의 단일 소재로 이루어지거나, 혹은 Al2O3, AlN, Si3N4 및 SiC 중 어느 하나 이상의 소재를 포함하는 복합 소재로 이루어질 수 있다.
한편, 방열기판(110)과 절연층(120) 사이에는 접착부재(미도시)가 개재되어 상호 접합될 수 있다. 여기서, 접착부재는 Sn을 함유한 솔더링 소재이거나, 혹은 Ag 및 Cu 중 어느 하나 이상을 50% 이상 함유한 전도성 소재일 수 있다.
또한, 절연층(120)은 페이스트 또는 필름상태로 방열기판(110) 상에 배치되고 경화공정을 거쳐서 방열기판(110) 상에 경화되어 일정 두께로 형성될 수 있다.
다음, 금속패턴층(130)은 절연층(120) 상에 한 층 이상으로 배치되어 반도체칩(150)과 전기적으로 연결된다.
여기서, 금속패턴층(130)의 두께는 0.1mm 내지 5mm일 수 있다.
다음, 하우징(140)은 절연층(120) 상에 위치하고, 내측공간에 몰딩 충진재(180)가 충진된다.
여기서, 하우징(140)의 저면 및 금속패턴층(130)의 저면에 형성된 절연층(120)은 동일 소재로 이루어질 수 있고, 하우징(140)의 두께는 금속패턴층(130)의 두께보다 두꺼울 수 있다.
다음, 한 개 이상의 반도체칩(150)은 금속패턴층(130) 상에 접합층(151)을 개재하여 실장되며, 반도체칩(150)은 전력변환기능을 구비하는 전력용 반도체칩인 IGBT(Insulated Gate Bipolar Transistor) 또는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)를 사용하여, 전력을 변환하거나 제어하는 인버터(inverter), 컨버터(converter) 또는 OBC(On Board Charger) 등의 장치에 적용될 수 있다.
다음, 전기적 연결부재(161, 162)는 금속패턴층(130)과 반도체칩(150)을 전기적으로 연결하는데, 금속패턴층(130)과 반도체칩(150)을, 및/또는 반도체칩(150) 간을 전기적으로 연결할 수 있고, 와이어(161)이거나, 면접합 방식의 전도성 클립(162)일 수 있다.
또한, 전기적 연결부재(161, 162)는 전기전도성이 양호한 Au, Al 및 Cu 중 어느 하나 이상을 50% 이상을 함유한 소재(금속소재)로 이루어질 수 있다.
다음, 한 개 이상의 터미널단자(170)는 금속패턴층(130) 상에 접합층(171)을 개재하여 포스트형태로 직립 형성되어 금속패턴층(130)으로부터 외부로 노출되도록 연장되어 외부 전기적 신호를 인가받도록 형성된다.
여기서, 적어도 한 개 이상의 터미널단자(170)는 하우징(140)의 상단면보다 높게 형성되어 한 개 이상의 터미널단자(170)의 상단은 몰딩 충진재(180)의 상부로 노출되어 외부 전기적 연결부재와 전기적으로 접합될 수 있다.
한편, 도 3의 (a)를 참고하면, 한 개 이상의 터미널단자(170)의 상단은 암나사 형태(A)로 형성될 수 있고, 외부 전기적 연결부재(10)는 터미널단자(170)의 상단에 볼트체결되는 수나사 형태(B)로 형성되어, 상호 체결되어서 전기적으로 연결될 수 있다.
또는, 도시되지는 않았으나, 한 개 이상의 터미널단자(170)의 종단은 프레스핏 핀(press fit pin) 단자 접합형태로 형성되어 프레스에 의해 가압되어 외부 전기적 연결부재와 전기적으로 연결될 수도 있다.
다음, 몰딩 충진재(180)는 반도체칩(150)과 전기적 연결부재(161, 162)와 터미널단자(170)의 적어도 일부를 덮도록 몰딩된다.
여기서, 몰딩 충진재(180)는 EMC, PBT 또는 PPS 소재로 형성되어 하우징(140)의 내부공간을 채우고, 반도체칩(150)과 전기적 연결부재(161, 162)와 터미널단자(170)의 일부를 덮어 절연시키고 내부회로의 일부를 감싸서 보호하도록 몰딩된다.
바람직하게는, 몰딩 충진재(180)는 에폭시 성분을 함유한 복합소재이거나, 혹은 Si 성분을 포함하는 절연재일 수 있고, 몰딩 충진재(180)의 두께는 1mm 이상일 수 있다.
또한, 도 6의 (a)를 참고하면, 방열기판(110)에는 쿨링 시스템(190)이 구조적으로 결합되고, 방열기판(110)의 하부와 쿨링 시스템(190)의 상부 사이의 접합면에는 쿨링 시스템(190)의 냉각제를 수밀시키는 오일링 또는 접착제의 기판접합부재(191)가 형성되어서, 냉각제에 의해 방열핀(111)을 냉각하여 방열효율을 보다 높이도록 할 수 있다.
또는, 도 6의 (b)를 참고하면, 방열기판(110)에는 쿨링 시스템(190)이 구조적으로 결합되고, 방열기판(110)의 하부와 쿨링 시스템(190)의 상부홈은 방열기판(110)의 하단 스커트(114)에 마찰 교반 용접(friction stir welding; FSW)에 의해 상호 접합되어 쿨링 시스템(190)의 냉각제를 수밀시키도록 형성되어서, 냉각제에 의해 방열핀(111)을 냉각하여 방열효율을 보다 높이도록 할 수 있다.
여기서, 냉각제가 방열핀(111)과 직접 접촉하도록 하여 냉각제와의 접촉 면적을 높여 방열효율을 향상시킬 수 있으며, 냉각제는 냉각수, 냉매유체, 냉매가스 또는 공기를 포함할 수 있으며, 이에 한정되는 것은 아니고, 냉기를 포함하는 모든 종류의 냉매를 포함할 수 있고, 냉각 방식은 수냉 방식 또는 공냉 방식일 수 있다.
한편, 본 발명의 다른 실시예에 의한 반도체 패키지를 도 2를 참조하여 구체적으로 상술하면 다음과 같다.
우선, 방열기판(110)은 금속소재로 이루어지고, 도 2를 참고하면, 방열기판(110)의 저면에 포스트 형태의 방열핀(111)이 직립 형성되어 특정패턴으로 배열될 수 있다.
또한, 방열기판(110)은, 전기전도성 또는 열전도성이 양호한, Al 또는 Cu의 단일소재로 이루어지거나, Al 및 Cu 중 어느 하나 이상을 50% 이상 함유한 합금소재로 이루어지질 수 있다.
또한, 방열기판(110)의 전체 표면 면적 대비 30% 이상의 표면 면적에 도금처리되어서 전기전도성 또는 열전도성을 보다 높이도록 할 수도 있다.
또한, 방열핀(111)은 방열기판(110)의 하부에 구조적으로 접합되어서, 방열기판(110)으로 전도된 발열을 외부로 방열하여 반도체칩(150)의 동작 신뢰성을 확보할 수 있다.
여기서, 방열핀(111)은 원형 기둥, 타원형 기둥 또는 다각형 기둥 등 다양한 형상으로 형성될 수 있고, 스크린 마스크 또는 스텐실(stencil) 마스크로 마스킹하여 금속 페이스트 또는 비금속 페이스트를 방열기판(110)에 직접 프린팅하고 열경화시켜서, 별도의 접착층없이, 방열기판(110)과 방열핀(111)이 상호 직접 접합되어 결합된 구조로 형성될 수 있다.
또한, 방열핀(111)은 열전도율이 양호한 금속으로 형성되거나, 열전도율이 양호한 금속성분을 40% 이상 함유할 수 있고, 방열기판(110)과 동일 소재로 이루어질 수도 있다.
또는, 도 5의 일 실시예와 동일하게, 방열기판(110)의 하부 표면에는 한 개 이상의 웨이브 형상의 금속판(112)이 초음파용접방식에 의해 구조적으로 접합되어서, 방열기판(110)으로 전도된 발열을 외부로 방열하여 반도체칩(150)의 동작 신뢰성을 확보할 수도 있다.
또한, 도 3을 참고하면, 방열기판(110)의 상부에는 몰딩 충진재(180)의 표면 면적의 50% 이상을 덮는 커버(113)가 형성되어서 몰딩 충진재(180)의 손상을 방지하도록 하고, 터미널단자(170)는 커버(113)를 관통하여 상단으로 노출되어서 외부 전기적 연결부재와 전기적으로 연결될 수 있다.
다음, 접착부재(115)는 방열기판(110) 상에 배치되어, 방열기판(110)과 절연기판(120) 및 하우징(140)이 상호 접합되도록 한다.
여기서, 접착부재(115)는 Sn을 함유한 솔더링 소재이거나, 혹은 Ag 및 Cu 중 어느 하나 이상을 50% 이상 함유한 전도성 소재일 수 있다.
다음, 절연기판(120)은 한 층 이상의 절연층(121)을 포함하여 접착부재(115) 상에 위치하고, 한 층 이상의 절연층(121)과, 절연층(121)의 상부면 및/또는 하부면에 형성된 한 층 이상의 금속층(122)으로 이루어질 수 있다.
또한, 절연층(121)은 Al2O3, AlN, Si3N4 또는 SiC의 단일 소재로 이루어지거나, 혹은 Al2O3, AlN, Si3N4 및 SiC 중 어느 하나 이상의 소재를 포함하는 복합 소재로 이루어질 수 있다.
다음, 하우징(140)은 접착부재(115) 상에 위치하고, 내측공간에 몰딩 충진재(180)가 충진된다.
여기서, 하우징(140)의 두께는 절연기판(120)의 두께보다 두꺼울 수 있다.
다음, 한 개 이상의 반도체칩(150)은 절연기판(120) 상에 접합층(151)을 개재하여 실장되며, 반도체칩(150)은 전력변환기능을 구비하는 전력용 반도체칩인 IGBT 또는 MOSFET를 사용하여, 전력을 변환하거나 제어하는 인버터, 컨버터 또는 OBC 등의 장치에 적용될 수 있다.
다음, 전기적 연결부재(161, 162)는 반도체칩(150)을 전기적으로 연결하는데, 절연기판(120)의 상부 금속층(122)과 반도체칩(150)을, 및/또는 반도체칩(150) 간을 전기적으로 연결할 수 있고, 와이어(161)이거나, 면접합 방식의 전도성 클립(162)일 수 있다.
또한, 전기적 연결부재(161, 162)는 전기전도성이 양호한 Au, Al 및 Cu 중 어느 하나 이상을 50% 이상을 함유한 소재(금속소재)로 이루어질 수 있다.
다음, 한 개 이상의 터미널단자(170)는 절연기판(120) 상에 접합층(171)을 개재하여 포스트 형태로 직립 형성되어 몰딩 충진재(180)로부터 외부로 노출되도록 연장되어 외부 전기적 신호를 인가받도록 형성된다.
여기서, 적어도 한 개 이상의 터미널단자(170)는 하우징(140)의 상단면보다 높게 형성되어 한 개 이상의 터미널단자(170)의 상단은 몰딩 충진재(180)의 상부로 노출되어 외부 전기적 연결부재와 전기적으로 접합될 수 있다.
한편, 도 3의 (a)를 참고하면, 한 개 이상의 터미널단자(170)의 상단은 암나사 형태(A)로 형성될 수 있고, 외부 전기적 연결부재(10)는 터미널단자(170)의 상단에 볼트체결되는 수나사 형태(B)로 형성되어, 상호 체결되어서 전기적으로 연결될 수 있다.
또는, 도시되지는 않았으나, 한 개 이상의 터미널단자(170)의 종단은 프레스핏 핀 단자 접합형태로 형성되어 프레스에 의해 가압되어 외부 전기적 연결부재와 전기적으로 연결될 수도 있다.
다음, 몰딩 충진재(180)는 반도체칩(150)과 전기적 연결부재(161, 162)와 터미널단자(170)의 적어도 일부를 덮도록 몰딩된다.
여기서, 몰딩 충진재(180)는 EMC, PBT 또는 PPS 소재로 형성되어 하우징(140)의 내부공간을 채우고, 반도체칩(150)과 전기적 연결부재(161, 162)와 터미널단자(170)의 일부를 덮어 절연시키고 내부회로의 일부를 감싸서 보호하도록 몰딩된다.
바람직하게는, 몰딩 충진재(180)는 에폭시 성분을 함유한 복합소재이거나, 혹은 Si 성분을 포함하는 절연재일 수 있고, 몰딩 충진재(180)의 두께는 1mm 이상일 수 있다.
또한, 전술한 도 6의 (a)의 일 실시예와 동일하게, 방열기판(110)에는 쿨링 시스템(190)이 구조적으로 결합되고, 방열기판(110)의 하부와 쿨링 시스템(190)의 상부 사이의 접합면에는 쿨링 시스템(190)의 냉각제를 수밀시키는 오일링 또는 접착제의 기판접합부재(191)가 형성되어서, 냉각제에 의해 방열핀(111)을 냉각하여 방열효율을 보다 높이도록 할 수 있다.
또는, 전술한 도 6의 (b)의 일 실시예와 동일하게, 방열기판(110)에는 쿨링 시스템(190)이 구조적으로 결합되고, 방열기판(110)의 하부와 쿨링 시스템(190)의 상부홈은 방열기판(110)의 하단 스커트(114)에 마찰 교반 용접에 의해 상호 접합되어 쿨링 시스템(190)의 냉각제를 수밀시키도록 형성되어서, 냉각제에 의해 방열핀(111)을 냉각하여 방열효율을 보다 높이도록 할 수 있다.
여기서, 냉각제가 방열핀(111)과 직접 접촉하도록 하여 냉각제와의 접촉 면적을 높여 방열효율을 향상시킬 수 있으며, 냉각제는 냉각수, 냉매유체, 냉매가스 또는 공기를 포함할 수 있으며, 이에 한정되는 것은 아니고, 냉기를 포함하는 모든 종류의 냉매를 포함할 수 있고, 냉각 방식은 수냉 방식 또는 공냉 방식일 수 있다.
따라서, 전술한 바와 같은 반도체 패키지 및 이의 제조방법의 구성에 의해서, 방열기판과 하우징을 분리 형성하고 절연층 또는 접착부재를 통해 상호 접합시켜 제조공정이 양산에 적합하도록 하여 생산성을 높이도록 하고, 일정 높이의 하우징에 의해 몰딩 레진이 방열기판 외부로 흘러내리지 않도록 하여 기판 오염을 방지하도록 할 수 있다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원 시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
110 : 방열기판 111 : 방열핀
112 : 금속판 113 : 커버
114 : 하단 스커트 115 : 접착부재
120 : 절연층, 절연기판 121 : 절연층
122 : 금속층 130 : 금속패턴층
140 : 하우징 150 : 반도체칩
161 : 와이어 162 : 전도성 클립
170 : 터미널단자 180 : 몰딩 충진재
190 : 쿨링 시스템 190 : 쿨링 시스템
191 : 기판접합부재

Claims (22)

  1. 금속소재의 방열기판;
    상기 방열기판 상에 위치되는 한 층 이상의 절연층;
    상기 절연층 상에 위치하는 한 층 이상의 금속패턴층;
    상기 절연층 상에 위치하는 금속소재의 하우징;
    상기 금속패턴층 상에 실장되는 한 개 이상의 반도체칩;
    상기 금속패턴층과 상기 반도체칩 간, 또는 상기 반도체칩이 복수 개인 경우 복수 개의 상기 반도체칩 간의 전기적 연결을 위한 전기적 연결부재;
    상기 금속패턴층 상에 직립 형성되는 한 개 이상의 터미널단자; 및
    상기 반도체칩과 상기 전기적 연결부재와 상기 터미널단자의 적어도 일부를 덮도록 몰딩되는 몰딩 충진재;를 포함하며,
    상기 하우징은 상기 몰딩 충진재의 측면을 감싸도록 형성되되 상부는 개방되도록 형성되고,
    상기 하우징의 두께는 상기 금속패턴층의 두께보다 두껍고, 적어도 한 개 이상의 상기 터미널단자는 상기 하우징의 상단면보다 높게 형성되어 상기 한 개 이상의 터미널단자의 상단은 상기 몰딩 충진재의 상부로 노출되어 외부 전기적 연결부재와 전기적으로 접합되며,
    상기 방열기판의 상부에는 상기 몰딩 충진재를 덮도록 형성되어 상기 하우징의 상부에 접합되고, 상기 터미널단자가 노출되도록 관통홀이 형성되는 커버가 마련되는 것을 특징으로 하는,
    반도체 패키지.
  2. 금속소재의 방열기판;
    상기 방열기판의 제1 영역에 위치하는 제1 접착부재;
    상기 방열기판의 제2 영역에 위치하는 제2 접착부재;
    상기 제1 접착부재 상에 위치하고 한 층 이상의 절연층을 포함하는 절연기판;
    상기 제2 접착부재 상에 위치하는 금속소재의 하우징;
    상기 절연기판 상에 실장되는 한 개 이상의 반도체칩;
    상기 절연기판과 상기 반도체칩 간, 또는 상기 반도체칩이 복수 개인 경우 복수 개의 상기 반도체칩 간의 전기적 연결을 위한 전기적 연결부재;
    상기 절연기판 상에 직립 형성되는 한 개 이상의 터미널단자; 및
    상기 반도체칩과 상기 전기적 연결부재와 상기 터미널단자의 적어도 일부를 덮도록 몰딩되는 몰딩 충진재;를 포함하며,
    상기 제2 영역은 상기 방열기판의 외측 테두리이고,
    상기 제1 영역은 상기 제2 영역으로 둘러싸인 내측 영역이며,
    상기 제1 접착부재 및 상기 제2 접착부재는 금속성분을 포함하는 솔더링 또는 신터링 소재이고,
    상기 하우징은 상기 몰딩 충진재의 측면을 감싸도록 형성되되 상부는 개방되도록 형성되며,
    상기 하우징의 두께는 상기 절연기판의 두께보다 두껍고, 적어도 한 개 이상의 상기 터미널단자는 상기 하우징의 상단면보다 높게 형성되어 상기 한 개 이상의 터미널단자의 상단은 상기 몰딩 충진재의 상부로 노출되어 외부 전기적 연결부재와 전기적으로 접합되며,
    상기 방열기판의 상부에는 상기 몰딩 충진재를 덮도록 형성되어 상기 하우징의 상부에 접합되고, 상기 터미널단자가 노출되도록 관통홀이 형성되는 커버가 마련되는 것을 특징으로 하는,
    반도체 패키지.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 방열기판의 저면에 방열핀이 특정패턴으로 배열되는 것을 특징으로 하는,
    반도체 패키지.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 방열기판 또는 상기 하우징은 Al 또는 Cu의 단일소재로 이루어지거나, Al 및 Cu 중 어느 하나 이상을 50% 이상을 함유한 합금소재로 이루어지는 것을 특징으로 하는,
    반도체 패키지.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 방열기판의 전체 표면 면적 대비 30% 이상의 표면 면적에 도금처리되는 것을 특징으로 하는,
    반도체 패키지.
  6. 제 1 항에 있어서,
    상기 절연층의 하부면에 한 층 이상의 금속층이 형성되는 것을 특징으로 하는,
    반도체 패키지.
  7. 제 2 항에 있어서,
    상기 절연기판은 한 층 이상의 절연층과, 상기 절연층의 상부면, 하부면, 또는 상부면과 하부면 모두에 형성된 한 층 이상의 금속층으로 이루어지는 것을 특징으로 하는,
    반도체 패키지.
  8. 제 2 항에 있어서,
    상기 제1 접착부재 또는 상기 제2 접착부재는 Sn을 함유한 솔더링 소재이거나, 혹은 Ag 및 Cu 중 어느 하나 이상을 50% 이상 함유한 전도성 소재인 것을 특징으로 하는,
    반도체 패키지.
  9. 제 1 항에 있어서,
    상기 하우징의 저면 및 상기 금속패턴층의 저면에 형성된 절연층은 동일 소재로 이루어지는 것을 특징으로 하는,
    반도체 패키지.
  10. 제 1 항에 있어서,
    상기 절연층은 페이스트 또는 필름상태로 상기 방열기판 상에 배치되고 경화공정을 거쳐 상기 방열기판 상에 경화되는 것을 특징으로 하는,
    반도체 패키지.
  11. 제 1 항에 있어서,
    상기 금속패턴층의 두께는 0.1mm 내지 5mm인 것을 특징으로 하는,
    반도체 패키지.
  12. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체칩은 전력변환기능을 구비하는 것을 특징으로 하는,
    반도체 패키지.
  13. 제 1 항 또는 제 2 항에 있어서,
    상기 전기적 연결부재는 Au, Al 및 Cu 중 어느 하나 이상을 50% 이상 함유한 소재로 이루어지는 것을 특징으로 하는,
    반도체 패키지.
  14. 제 1 항 또는 제 2 항에 있어서,
    상기 몰딩 충진재는 에폭시 성분을 함유한 복합소재이거나, 혹은 Si 성분을 포함하는 절연재인 것을 특징으로 하는,
    반도체 패키지.
  15. 제 1 항 또는 제 2 항에 있어서,
    상기 몰딩 충진재의 두께는 1mm 이상인 것을 특징으로 하는,
    반도체 패키지.
  16. 제 1 항 또는 제 2 항에 있어서,
    상기 한 개 이상의 터미널단자의 상단은 암나사 형태로 형성되는 것을 특징으로 하는,
    반도체 패키지.
  17. 제 16 항에 있어서,
    상기 외부 전기적 연결부재는 상기 터미널단자의 상단에 볼트체결되는 수나사 형태로 형성되어 상호 전기적으로 연결되는 것을 특징으로 하는,
    반도체 패키지.
  18. 제 1 항 또는 제 2 항에 있어서,
    상기 한 개 이상의 터미널단자의 종단은 프레스핏 단자 접합형태로 형성되어 상기 외부 전기적 연결부재와 전기적으로 연결되는 것을 특징으로 하는,
    반도체 패키지.
  19. 제 1 항 또는 제 2 항에 있어서,
    상기 방열기판의 하부 표면에는 한 개 이상의 웨이브 형상의 금속판이 구조적으로 접합되는 것을 특징으로 하는,
    반도체 패키지.
  20. 삭제
  21. 제 1 항 또는 제 2 항에 있어서,
    상기 방열기판에는 쿨링 시스템이 구조적으로 결합되고, 상기 방열기판과 상기 쿨링 시스템 사이의 접합면에는 상기 쿨링 시스템의 냉각제를 수밀시키는 기판접합부재가 형성되는 것을 특징으로 하는,
    반도체 패키지.
  22. 제 1 항 또는 제 2 항에 있어서,
    상기 방열기판에는 쿨링 시스템이 구조적으로 결합되고, 상기 방열기판과 상기 쿨링 시스템은 마찰 교반 용접(friction stir welding)에 의해 접합되어 상기 쿨링 시스템의 냉각제를 수밀시키는 것을 특징으로 하는,
    반도체 패키지.
KR1020220161181A 2022-11-28 2022-11-28 반도체 패키지 KR102536643B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220161181A KR102536643B1 (ko) 2022-11-28 2022-11-28 반도체 패키지
US18/144,236 US20240178094A1 (en) 2022-11-28 2023-05-07 Semiconductor package
CN202310680330.9A CN118099109A (zh) 2022-11-28 2023-06-09 半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220161181A KR102536643B1 (ko) 2022-11-28 2022-11-28 반도체 패키지

Publications (1)

Publication Number Publication Date
KR102536643B1 true KR102536643B1 (ko) 2023-05-30

Family

ID=86529519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220161181A KR102536643B1 (ko) 2022-11-28 2022-11-28 반도체 패키지

Country Status (3)

Country Link
US (1) US20240178094A1 (ko)
KR (1) KR102536643B1 (ko)
CN (1) CN118099109A (ko)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140077561A (ko) * 2012-12-14 2014-06-24 삼성전기주식회사 전력 모듈 패키지 및 전력 모듈 패키지 제조 방법
KR20150031029A (ko) * 2013-09-13 2015-03-23 삼성전기주식회사 반도체 패키지 및 그 제조 방법
KR20150046962A (ko) * 2013-10-23 2015-05-04 삼성전기주식회사 전력 모듈 패키지
JP2016072281A (ja) * 2014-09-26 2016-05-09 三菱電機株式会社 半導体装置
JP2016181536A (ja) * 2015-03-23 2016-10-13 住友ベークライト株式会社 パワー半導体装置
KR101694657B1 (ko) 2016-08-04 2017-01-09 제엠제코(주) 방열 구조를 갖는 반도체 패키지
KR101899788B1 (ko) 2017-02-22 2018-11-05 제엠제코(주) 양면 방열구조를 갖는 반도체 패키지 및 그 제조 방법
KR101920915B1 (ko) 2017-04-26 2018-11-21 제엠제코(주) 방열구조를 갖는 반도체 패키지
JP2019040971A (ja) * 2017-08-24 2019-03-14 富士電機株式会社 半導体装置
KR102411122B1 (ko) * 2022-02-21 2022-06-22 제엠제코(주) 방열구조를 구비한 반도체 패키지, 반도체 패키지가 접합된 쿨링시스템, 방열구조를 구비한 기판 및 방열구조를 구비한 기판 제조방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140077561A (ko) * 2012-12-14 2014-06-24 삼성전기주식회사 전력 모듈 패키지 및 전력 모듈 패키지 제조 방법
KR20150031029A (ko) * 2013-09-13 2015-03-23 삼성전기주식회사 반도체 패키지 및 그 제조 방법
KR20150046962A (ko) * 2013-10-23 2015-05-04 삼성전기주식회사 전력 모듈 패키지
JP2016072281A (ja) * 2014-09-26 2016-05-09 三菱電機株式会社 半導体装置
JP2016181536A (ja) * 2015-03-23 2016-10-13 住友ベークライト株式会社 パワー半導体装置
KR101694657B1 (ko) 2016-08-04 2017-01-09 제엠제코(주) 방열 구조를 갖는 반도체 패키지
KR101899788B1 (ko) 2017-02-22 2018-11-05 제엠제코(주) 양면 방열구조를 갖는 반도체 패키지 및 그 제조 방법
KR101920915B1 (ko) 2017-04-26 2018-11-21 제엠제코(주) 방열구조를 갖는 반도체 패키지
JP2019040971A (ja) * 2017-08-24 2019-03-14 富士電機株式会社 半導体装置
KR102411122B1 (ko) * 2022-02-21 2022-06-22 제엠제코(주) 방열구조를 구비한 반도체 패키지, 반도체 패키지가 접합된 쿨링시스템, 방열구조를 구비한 기판 및 방열구조를 구비한 기판 제조방법

Also Published As

Publication number Publication date
US20240178094A1 (en) 2024-05-30
CN118099109A (zh) 2024-05-28

Similar Documents

Publication Publication Date Title
US7759778B2 (en) Leaded semiconductor power module with direct bonding and double sided cooling
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
US7772709B2 (en) Resin sealed semiconductor device and manufacturing method therefor
US8183094B2 (en) Method of manufacturing a semiconductor device having a semiconductor chip and resin sealing portion
US8884426B2 (en) Semiconductor device including cooler
TWI404177B (zh) 功率半導體電路裝置及其製造方法
US11776867B2 (en) Chip package
US11201121B2 (en) Semiconductor device
EP3157053B1 (en) Power module
JP5328645B2 (ja) 電力用半導体モジュール
JP2000164800A (ja) 半導体モジュール
CN111276447B (zh) 双侧冷却功率模块及其制造方法
JP2002314038A (ja) パワー半導体モジュール
US20230187311A1 (en) Semiconductor device and manufacturing method thereof
US20150130042A1 (en) Semiconductor module with radiation fins
JP7367309B2 (ja) 半導体モジュール、半導体装置及び半導体装置の製造方法
KR102536643B1 (ko) 반도체 패키지
JP6818636B2 (ja) パワー半導体モジュール
KR102405276B1 (ko) 반도체 패키지 및 이의 제조방법
CN216145615U (zh) 半导体电路
KR102603439B1 (ko) 음각기판을 구비한 반도체 패키지 및 이의 제조방법
JP4861200B2 (ja) パワーモジュール
US20230282541A1 (en) Semiconductor device
JP6887476B2 (ja) 半導体パワーモジュール
JP2017135310A (ja) 半導体装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant