KR102532359B1 - 실장 구조체의 제조 방법 및 이것에 이용되는 시트 - Google Patents

실장 구조체의 제조 방법 및 이것에 이용되는 시트 Download PDF

Info

Publication number
KR102532359B1
KR102532359B1 KR1020207011117A KR20207011117A KR102532359B1 KR 102532359 B1 KR102532359 B1 KR 102532359B1 KR 1020207011117 A KR1020207011117 A KR 1020207011117A KR 20207011117 A KR20207011117 A KR 20207011117A KR 102532359 B1 KR102532359 B1 KR 102532359B1
Authority
KR
South Korea
Prior art keywords
circuit member
sheet
layer
space
curing
Prior art date
Application number
KR1020207011117A
Other languages
English (en)
Other versions
KR20200081366A (ko
Inventor
타카유키 하시모토
타쿠야 이시바시
카즈키 니시무라
Original Assignee
나가세케무텍쿠스가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나가세케무텍쿠스가부시키가이샤 filed Critical 나가세케무텍쿠스가부시키가이샤
Publication of KR20200081366A publication Critical patent/KR20200081366A/ko
Application granted granted Critical
Publication of KR102532359B1 publication Critical patent/KR102532359B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Replacement Of Web Rolls (AREA)
  • Vehicle Interior And Exterior Ornaments, Soundproofing, And Insulation (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

제1 회로 부재와, 상기 제1 회로 부재에 범프를 거쳐 탑재되는 복수의 제2 회로 부재를 구비함과 동시에, 상기 제1 회로 부재와 상기 제2 회로 부재 사이에 공간이 형성된 실장 부재를 준비하는 공정과, 공간 유지층을 구비하는 시트를 준비하는 공정과, 상기 공간 유지층이 상기 제2 회로 부재와 대향하도록, 상기 시트를 상기 실장 부재에 배치하는 배치 공정과, 상기 시트를 상기 제1 회로 부재에 대해서 압압함과 동시에, 상기 시트를 가열해서, 상기 공간을 유지하면서 상기 제2 회로 부재를 봉지하고, 상기 시트를 경화시키는 봉지 공정을 구비하고, 상기 범프가 땜납 범프이고, 경화 후의 상기 공간 유지층의 유리 전이 온도가 125℃보다 크고, 또한, 125℃ 이하에 있어서의 선 팽창 계수가 20ppm/K 이하인, 실장 구조체의 제조 방법.

Description

실장 구조체의 제조 방법 및 이것에 이용되는 시트
본 발명은, 내부에 공간을 구비하는 실장 구조체의 제조 방법으로서, 상세하게는, 시트를 이용하여 봉지(封止)된 실장 구조체의 제조 방법, 및, 이것에 이용되는 시트에 관한 것이다.
회로 기판에 탑재되는 전자 부품(회로 부재)는, 회로 기판과의 사이에 공간(내부 공간)을 필요로 하는 경우가 있다. 예를 들면, 휴대전화 등의 노이즈 제거에 이용되는 SAW 칩은, 압전 기판(압전체) 상을 전반(傳搬)하는 표면파를 이용하여 원하는 주파수를 필터링하기 위해, 압전체 상의 전극과, SAW 칩이 탑재되는 회로 기판 사이에 내부 공간이 필요하다. 내부 공간은, 예를 들면, SAW 칩 등의 회로 부재를, 범프를 거쳐 회로 기판에 탑재하는 것에 의해, 회로 부재의 기능면을 수용하도록 형성된다. 이와 같은 내부 공간을 필요로 하는 회로 부재의 봉지에는, 수지 시트가 이용되는 경우가 있다(예를 들면, 특허문헌 1).
일본공개특허공보 특개2015－65368호
실장 구조체를 제조할 때, 봉지재(경화한 수지 시트)는 열에 의해서 팽창할 수 있다. 그러면, 봉지재에 밀착되어 있는 회로 부재는, 봉지재가 팽창하는 방향으로 인장된다(끌어당겨진다). 한편, 봉지재가 냉각되면, 회로 부재는, 봉지재가 수축하는 방향으로 인장된다. 회로 부재 자신은 변형하기 어렵기 때문에, 회로 부재에 가해지는 인장력은, 내부 공간에 배치되어 있는 범프에 작용하여, 범프를 회로 기판으로부터 박리시키려고 한다. 범프가 땜납으로 형성되어 있는 경우, 이 응력에 의해서, 범프가 회로 기판으로부터 박리하는 경우가 있다. 또, 실장 구조체의 실제 사용시에, 외부 환경이나 자기(自己) 발열 등에 의한 온도 변화에 수반하여, 봉지재의 열팽창 및 수축이 반복되는 경우가 있다. 이 경우도, 땜납 범프는, 봉지재가 팽창 및/또는 수축하는 방향으로 반복해서 인장되기 때문에, 손상을 받기 쉽다.
상기를 감안해서, 본 발명의 한 국면은, 제1 회로 부재와, 상기 제1 회로 부재에 범프를 거쳐 탑재되는 복수의 제2 회로 부재를 구비함과 동시에, 상기 제1 회로 부재와 상기 제2 회로 부재 사이에 공간이 형성된 실장 부재를 준비하는 공정과, 공간 유지층을 구비하는 시트를 준비하는 공정과, 상기 공간 유지층이 상기 제2 회로 부재와 대향하도록, 상기 시트를 상기 실장 부재에 배치하는 배치 공정과, 상기 시트를 상기 제1 회로 부재에 대해서 압압(押壓)함과 동시에, 상기 시트를 가열해서, 상기 공간을 유지하면서 상기 제2 회로 부재를 봉지하고, 상기 시트를 경화시키는 봉지 공정을 구비하고, 상기 범프가 땜납 범프이고, 경화 후의 상기 공간 유지층의 유리 전이 온도가 125℃보다 크고, 또한, 125℃ 이하에 있어서의 선 팽창 계수가 20ppm/K 이하인, 실장 구조체의 제조 방법에 관한 것이다.
본 발명의 다른 국면은, 제1 회로 부재와, 상기 제1 회로 부재에 땜납 범프를 거쳐 탑재되는 복수의 제2 회로 부재를 구비함과 동시에, 상기 제1 회로 부재와 상기 제2 회로 부재 사이에 공간이 형성된 실장 부재를 봉지하기 위해서 이용되는 시트로서, 공간 유지층을 구비하고, 경화 후의 상기 공간 유지층의 유리 전이 온도가 125℃보다 크고, 또한, 125℃ 이하에 있어서의 선 팽창 계수가 20ppm/K 이하인, 시트에 관한 것이다.
본 발명에 의하면, 제1 회로 부재와 제2 회로 부재를 구비하고, 제1 회로 부재와 제2 회로 부재 사이에 공간을 가지는 실장 구조체에 있어서, 제1 회로 부재와 이것에 탑재되는 제2 회로 부재와의 접속 신뢰성을 향상시킬 수 있다.
도 1은, 본 발명의 1실시형태에 관계된 실장 구조체를 모식적으로 도시하는 단면도이다.
도 2는, 본 발명의 1실시형태에 관계된 시트를 모식적으로 도시하는 단면도이다.
도 3은, 본 발명의 1실시형태에 관계된 제조 방법을, 실장 부재 혹은 실장 구조체의 단면에 의해 모식적으로 도시하는 설명도이다.
본 실시형태에 관계된 방법에 의해 제조되는 실장 구조체의 1예를, 도 1에 도시한다. 도 1은, 실장 구조체(10)를 모식적으로 도시하는 단면도이다.
실장 구조체(10)는, 제1 회로 부재(1)와, 제1 회로 부재(1)에 땜납 범프(3)를 거쳐 탑재되는 복수의 제2 회로 부재(2)와, 제2 회로 부재(2)를 봉지하는 봉지재(4)를 구비한다. 제1 회로 부재(1)와 제2 회로 부재(2) 사이에는, 공간(내부 공간(S))이 형성되어 있다. 봉지재(4)는, 시트(4P)(도 2 참조)의 경화물이다. 본 발명은, 이 시트(4P)를 포함한다.
[시트]
시트(4P)는, 내부 공간(S)을 유지하면서, 제2 회로 부재(2)를 봉지하는 부재이다. 시트(4P)는, 도 2에 도시하는 바와 같이, 적어도 공간 유지층(41P)을 구비한다. 도 2는, 시트(4P)를 모식적으로 도시하는 단면도이다.
(공간 유지층)
공간 유지층(41P)은, 배치 공정에 있어서 제2 회로 부재(2)와 대향하도록 배치되고, 제2 회로 부재(2)에 밀착됨과 동시에, 봉지 공정에 있어서 내부 공간(S)을 유지하는 층이다.
경화 후의 공간 유지층(이하, 경화 공간 유지층(41))의 유리 전이 온도는, 125℃보다 크다. 또, 경화 공간 유지층(41)의 125℃ 이하에 있어서의 선 팽창 계수는, 20ppm/K 이하이다.
선 팽창 계수는, JIS K 7197에 준거하여, 열 기계적 분석 장치에 의해 측정할 수 있다. 선 팽창 계수는, 예를 들면, 2㎜×5㎜×20㎜의 시험편에 대해서, 열 기계적 분석 장치(예를 들면, 주식회사 히타치(日立) 하이테크사이언스제, TMA7100)를 이용하여, 압축 모드, 승온 속도 2. 5℃／분, 하중 49mN의 조건에서 측정된다.
실장 구조체(10)에는, 실제 사용을 상정해서, 히트사이클 시험에 있어서 -55℃∼125℃ 등의 넓은 온도 범위에서의 내구성이 요구되는 경우가 있다. 이 경우에도, 경화 공간 유지층(41)의 유리 전이 온도 및 선 팽창 계수가 상기 범위를 만족시키는 것에 의해, 경화 공간 유지층(41)의 변형이나 팽창은 억제된다. 따라서, 경화 공간 유지층(41)에 의해 내부 공간(S)의 팽창은 억제되어, 내부 공간(S)의 팽창에 수반하는 땜납 범프(3)의 제1 회로 부재(1)로부터의 박리가 억제된다.
또, 경화 공간 유지층(41)의 125℃ 이하에 있어서의 선 팽창 계수가 20ppm/K 이하이기 때문에, 히트사이클 시험에 있어서의 경화 공간 유지층(41)의 팽창은, 땜납 범프(3)의 팽창과 동일 정도나 그것보다 작다. 그 때문에, 땜납 범프(3)의 변형이 억제되어, 땜납 범프(3)의 손상이 억제된다. 특히, －55℃∼125℃에 있어서, 경화 공간 유지층(41)의 선 팽창 계수는 20ppm/K 이하인 것이 바람직하다. 상기 경화 공간 유지층(41)의 선 팽창 계수는, －55℃∼125℃에 있어서의 평균의 선 팽창 계수이다.
또, 내부 공간에 수분이 존재하는 경우, 열에 의해서 물이 수증기로 되어, 내부 공간이 팽창한다. 내부 공간의 팽창에 범프가 견딜 수 없게 되면, 범프에 크랙이 생긴다(이른바 팝콘 현상). 상기 크랙은, 특히 땜납 범프를 이용하는 경우에 생기기 쉽다. 그러나, 본 실시형태에 의하면, 내부 공간(S)의 팽창이 억제되기 때문에, 땜납 범프(3)의 상기 크랙의 발생도 억제된다.
제2 회로 부재(2)가 봉지될 때의 온도 t에 있어서의 공간 유지층(41P)의 손실 탄젠트(正接) tanδ1t는, 1 이하인 것이 바람직하고, 0.9 이하인 것이 보다 바람직하고, 0.7 이하인 것이 특히 바람직하다. 손실 탄젠트 tanδ1t의 하한은 특별히 한정되지 않지만, 예를 들면, 0.1이다. 이와 같은 손실 탄젠트 tanδ1t을 가지는 공간 유지층(41P)은, 단독으로, 내부 공간(S)을 유지하면서, 제2 회로 부재(2)를 봉지할 수 있다. 따라서, 시트(4P)가 손실 탄젠트 tanδt가 큰(점성이 높은) 다른 층을 구비하고 있어도, 내부 공간(S)은 유지된다.
제2 회로 부재(2)가 봉지될 때의 온도 t란, 내부 공간(S)이 유지된 상태에서, 제2 회로 부재(2)의 표면이 시트(4P)에 의해서 덮였을 때의 시트(4P)의 온도이다. 시트(4P)의 온도는, 봉지 공정에 있어서의 시트(4P)에 대한 가열 수단의 설정 온도로 대체할 수 있다. 시트(4P)의 가열 수단이 프레스기인 경우, 가열 수단의 온도란, 프레스기의 설정 온도이다. 시트(4P)의 가열 수단이 제1 회로 부재(1)를 가열하는 가열기인 경우, 가열 수단의 온도란, 제1 회로 부재(1)의 가열기의 설정 온도이다. 온도 t는, 시트(4P)의 재질 등에 따라 변경할 수 있지만, 예를 들면, 실온+15℃(40℃)부터, 200℃까지의 사이이다. 구체적으로는, 온도 t는, 예를 들면 50∼180℃이다. 제2 회로 부재(2)가 봉지될 때, 시트(4P)는 미(未)경화 상태이더라도 좋고, 반(半)경화 상태이더라도 좋다.
손실 탄젠트 tanδ1t는, 온도 t에 있어서의 공간 유지층(41P)의 저장 전단 탄성률 G1＇에 대한 손실 전단 탄성률(G1”)의 비： G1”/G1＇이다. 저장 전단 탄성률 G1＇ 및 손실 전단 탄성률 G1”는, 예를 들면 저장 전단 탄성률 G1＇ 및 손실 전단 탄성률 G1”는, 직경 8㎜×1㎜의 시험편에 대해서, 점탄성 측정 장치(예를 들면, TA Instruments사제, ARES－LS2)를 이용하여, 주파수 1㎐, 승온 속도 10℃／분의 조건에서 측정된다. 후술하는 저장 전단 탄성률 G2＇ 및 손실 탄젠트 tanδ2도, 마찬가지로 해서 구해진다. 점탄성 측정 장치에는, JIS K 7244에 준거한 장치를 이용할 수 있다.
온도 t에 있어서의 저장 전단 탄성률 G1＇는, 1.0×107Pa 이하인 것이 바람직하고, 1.0×106Pa 이하인 것이 보다 바람직하다. 저장 전단 탄성률 G1＇의 하한은 특별히 한정되지 않지만, 예를 들면, 1.0×104Pa이다. 온도 t에 있어서의 저장 전단 탄성률 G1＇가 이 범위이면, 공간 유지층(41P)의 봉지 공정에 있어서의 내부 공간(S)으로의 침입이 억제됨과 동시에, 제2 회로 부재(2)의 표면 및 제2 회로 부재(2)끼리의 사이의 제1 회로 부재(1)의 표면에 밀착할 수 있을 정도로 유동하는 것이 용이해진다.
절연성의 관점에서, 공간 유지층(41P)의 체적 저항률은 1×108Ω·㎝ 이상인 것이 바람직하고, 1×1010Ω·㎝ 이상인 것이 보다 바람직하다.
공간 유지층(41P)의 두께 T1은, 특별히 한정되지 않는다. 두께 T1은 120㎛ 이하이더라도 좋고, 100㎛ 이하이더라도 좋고, 80㎛ 이하이더라도 좋다. 이것에 의해, 저배화(低背化, height reduction)가 가능하게 된다. 한편, 내부 공간(S)의 팽창이 억제되기 쉬워지는 점에서, 1㎛ 이상이 바람직하고, 10㎛ 이상인 것이 보다 바람직하다. 공간 유지층(41P)의 두께 T1은, 공간 유지층(41P)의 주면 사이의 거리이다. 주면 사이의 거리는, 임의의 10개소에 있어서의 거리를 평균화해서 구할 수 있다.
공간 유지층(41P)은, 예를 들면, 열 경화성 수지 및 경화제를 포함하는 수지 조성물(이하, 제1 수지 조성물이라고 칭한다.)에 의해 구성된다.
열 경화성 수지로서는, 특별히 한정되지 않지만, 에폭시 수지, (메타)아크릴 수지, 페놀 수지, 멜라민 수지, 실리콘 수지, 유레아(urea) 수지, 우레탄 수지, 비닐에스테르 수지, 불포화 폴리에스테르 수지, 디알릴프탈레이트 수지, 폴리이미드 수지 등을 들 수 있다. 이들은 1종을 단독으로 이용해도 좋고, 2종 이상을 조합해서 이용해도 좋다. 그 중에서도 에폭시 수지가 바람직하다.
봉지 전의 열 경화성 수지는, 미경화 상태라도 좋고, 반경화 상태라도 좋다. 반경화 상태란, 열 경화성 수지가 모노머 및/또는 올리고머를 포함하는 상태이고, 열 경화성 수지의 삼차원 가교 구조의 발달이 불충분한 상태를 말한다. 반경화 상태의 열 경화성 수지는, 실온(25℃)에서는 용제에 용해하지 않거나, 혹은 용해하지 않는 성분을 포함하지만, 경화는 불완전한 상태, 이른바 B스테이지에 있다.
에폭시 수지는, 특별히 한정되지 않지만, 예를 들면, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 AD형 에폭시 수지, 수소첨가(水添) 비스페놀 A형 에폭시 수지, 수소첨가 비스페놀 F형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 지환식 지방족 에폭시 수지, 유기 카르본산류의 글리시딜에테르 등을 이용할 수 있다. 이들은 단독으로 이용해도 좋고, 2종 이상을 조합해서 이용해도 좋다. 에폭시 수지는, 프레폴리머이더라도 좋고, 폴리에테르 변성 에폭시 수지, 실리콘 변성 에폭시 수지와 같은 에폭시 수지와 다른 폴리머와의 공중합체이더라도 좋다. 그 중에서도, 비스페놀 AD형 에폭시 수지, 나프탈렌형 에폭시 수지, 비스페놀 A형 에폭시 수지 및/또는 비스페놀 F형 에폭시 수지가 바람직하다. 특히, 내열성 및 내수성이 우수하고, 또한 저렴한 점에서, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지가 바람직하다.
에폭시 수지는, 수지 조성물의 점도 조절을 위해서, 에폭시기를 분자중에 1개가지는 1관능 에폭시 수지를, 에폭시 수지 전체에 대해서 0.1∼30질량% 정도 포함할 수 있다. 이와 같은 1관능 에폭시 수지로서는, 페닐글리시딜에테르, 2－에틸헥실글리시딜에테르, 에틸디에틸렌글리콜글리시딜에테르, 디시클로펜타디엔글리시딜에테르, 2－히드록시에틸글리시딜에테르 등을 이용할 수 있다. 이들은 단독으로 이용해도 좋고, 2종 이상을 조합해서 이용해도 좋다.
수지 조성물은, 열 경화성 수지의 경화제를 포함한다. 경화제는, 특별히 한정되지 않지만, 예를 들면, 페놀계 경화제(페놀 수지 등), 디시안디아미드계 경화제(디시안디아미드 등), 요소계 경화제, 유기산 히드라지드계 경화제, 폴리아민염계 경화제, 아민 어덕트계 경화제, 산 무수물계 경화제, 이미다졸계 경화제 등을 이용할 수 있다. 이들은 단독으로 이용해도 좋고, 2종 이상을 조합해서 이용해도 좋다. 경화제의 종류는, 열 경화성 수지에 따라 적당히 선택된다. 그 중에서도, 경화시의 저(低)아웃가스성, 내습성, 내(耐)히트사이클성 등의 점에서, 페놀계 경화제를 이용하는 것이 바람직하다.
경화제의 양은, 경화제의 종류에 따라서 다르다. 에폭시 수지를 이용하는 경우, 예를 들면, 에폭시기 1당량당, 경화제의 관능기의 당량수가 0.001∼2당량, 나아가서는 0.005∼1.5당량으로 되는 양의 경화제를 이용하는 것이 바람직하다.
또한, 디시안디아미드계 경화제, 요소계 경화제, 유기산 히드라지드계 경화제, 폴리아민염계 경화제, 아민 어덕트계 경화제는, 잠재성 경화제이다. 잠재성 경화제의 활성 온도는, 60℃ 이상, 나아가서는 80℃ 이상인 것이 바람직하다. 또, 활성 온도는, 250℃ 이하, 나아가서는 180℃ 이하인 것이 바람직하다. 이것에 의해, 활성 온도 이상에서 신속하게 경화하는 수지 조성물을 얻을 수 있다.
수지 조성물은, 상기 이외의 제3 성분을 포함해도 좋다. 제3 성분으로서는, 열가소성 수지, 무기 충전제, 경화 촉진제, 중합 개시제, 이온 캐처(ion catcher), 난연제, 안료, 실란 커플링제, 요변성(thixotropy) 부여제 등을 들 수 있다.
열가소성 수지는, 시트화제로서 배합될 수 있다. 수지 조성물이 시트화되는 것에 의해, 봉지 공정에 있어서의 취급성이 향상됨과 동시에, 수지 조성물의 흘러내림(sagging) 등이 억제되어, 내부 공간(S)이 유지되기 쉬워진다.
열가소성 수지의 종류로서는, 예를 들면, 아크릴 수지, 페녹시 수지, 폴리올레핀, 폴리우레탄, 블록 이소시아네이트, 폴리에테르, 폴리에스테르, 폴리이미드, 폴리비닐 알콜, 부티랄 수지, 폴리아미드, 염화 비닐, 셀룰로오스, 열가소성 에폭시 수지, 열가소성 페놀 수지 등을 들 수 있다. 그 중에서도, 시트화제로서의 기능이 우수한 점에서, 아크릴 수지가 바람직하다. 열가소성 수지의 양은, 열 경화성 수지 100질량부당, 5∼200질량부가 바람직하고, 10∼100질량부가 특히 바람직하다.
수지 조성물에 첨가할 때의 열가소성 수지의 형태는, 특별히 한정되지 않는다. 열가소성 수지는, 예를 들면, 중량 평균 입자지름(粒子徑) 0.01∼200㎛, 바람직하게는 0.01∼100㎛의 입자이더라도 좋다. 상기 입자는, 코어쉘 구조를 가지고 있어도 좋다. 이 경우, 코어는, 예를 들면, n－, i－ 및 t－부틸(메타)아크릴레이트로 이루어지는 군에서 선택되는 적어도 1개의 모노머 유래(由來)의 유닛을 포함하는 중합체이더라도 좋고, 그 밖의 (메타)아크릴레이트 유래의 유닛을 포함하는 중합체이더라도 좋다. 쉘층은, 예를 들면, 메틸(메타)아크릴레이트, n－, i－ 또는 t－부틸(메타)아크릴레이트, (메타)아크릴산 등의 단관능 모노머와 1, 6－헥산디올디아크릴레이트 등의 다관능 모노머와의 공중합체이더라도 좋다. 또, 용제에 분산 혹은 용해시킨 고순도 열가소성 수지를, 수지 조성물에 첨가해도 좋다.
수지 조성물에 포함될 수 있는 무기 충전제로서는, 예를 들면, 용융 실리카 등의 실리카, 탈크, 탄산 칼슘, 티탄 화이트(타이타늄백), 벵갈라, 탄화 규소, 질화 붕소(BN) 등을 들 수 있다. 그 중에서도, 저렴한 점에서, 용융 실리카가 바람직하다. 무기 충전제의 평균 입경(粒徑)은, 예를 들면 0.01∼100㎛이다. 무기 충전제의 양은, 열 경화성 수지 100질량부당, 1∼5000질량부가 바람직하고, 10∼3000질량부가 보다 바람직하다. 평균 입경은, 체적 입도(粒度) 분포의 누적 체적 50%에 있어서의 입경(D50. 이하 동일.)이다.
경화 촉진제는, 특별히 한정되지 않지만, 변성 이미다졸계 경화 촉진제, 변성 지방족 폴리아민계 촉진제, 변성 폴리아민계 촉진제 등을 들 수 있다. 경화 촉진제는, 에폭시 수지 등의 수지와의 반응 생성물(어덕트)로서 사용하는 것이 바람직하다. 이들은 단독으로 이용해도 좋고, 2종 이상을 조합해서 이용해도 좋다. 경화 촉진제의 활성 온도는, 보존 안정성의 점에서, 60℃ 이상, 나아가서는 80℃ 이상이 바람직하다. 또, 활성 온도는, 250℃ 이하, 나아가서는 180℃ 이하인 것이 바람직하다. 여기서, 활성 온도란, 잠재성 경화제 및/또는 경화 촉진제의 작용에 의해, 열 경화성 수지의 경화를 급속히 앞당길 수 있는 온도이다.
경화 촉진제의 양은, 경화 촉진제의 종류에 따라서 다르다. 통상, 에폭시 수지 100질량부당, 0.1∼20질량부가 바람직하고, 1∼10질량부가 보다 바람직하다. 또한, 경화 촉진제를 어덕트로서 사용하는 경우, 경화 촉진제의 양은, 경화 촉진제 이외의 성분(에폭시 수지 등)을 제외한 경화 촉진제의 정미(正味)의 양을 의미한다.
중합 개시제는, 광 조사 및/또는 가열에 의해, 경화성을 발현한다. 중합 개시제로서는, 라디칼 발생제, 산 발생제, 염기 발생제 등을 이용할 수 있다. 구체적으로는, 벤조페논계 화합물, 히드록시케톤계 화합물, 아조 화합물, 유기 과산화물, 방향족 술포늄염, 지방족 술포늄염 등의 술포늄염 등을 이용할 수 있다. 중합 개시제의 양은, 에폭시 수지 100질량부당, 0.1∼20질량부가 바람직하고, 1∼10질량부가 보다 바람직하다.
(응력 완화층)
시트(4P)는, 또, 응력 완화층(42P)을 구비하는 것이 바람직하다. 경화된 응력 완화층(이하, 경화 응력 완화층(42)이라 칭한다.)에 의해서, 제조 공정 등에 있어서 실장 구조체(10)에 가해진 응력(내부 응력)이 완화되어, 실장 구조체(10)의 휨 등이 억제된다. 특히, 실장 구조체(10)는, 경화 공간 유지층(41)을 구비하는 봉지재(4)에 의해 봉지되기 때문에, 휨이 생기기 쉽다. 또, 제1 회로 부재(1)가 세라믹스 기판을 포함하는 경우, 휨을 교정하는 것은 곤란하다. 따라서, 경화 응력 완화층(42)을 마련해서, 경화 공간 유지층(41)이나 세라믹스 기판의 내부 응력을 완화시키는 것이 바람직하다.
경화 응력 완화층(42)의 손실 탄젠트 tanδ2는, 유리 전이 온도 이하의 온도 범위에 있어서, 40℃ 이상에서 0.02 이상인 것이 바람직하고, 35℃ 이상에서도 0.02 이상인 것이 바람직하고, 25℃ 이상에서도 0.02 이상인 것이 바람직하다. 이것에 의해, 제조 후에 실장 구조체가 상온(20∼30℃)으로까지 냉각될 때에 상기 응력이 완화되어, 휨이 해소되기 쉬워진다. 경화 응력 완화층(42)의 손실 탄젠트 tanδ2는, 유리 전이 온도 이하의 온도 범위에 있어서, 40℃ 이상에서 0.05 이상이더라도 좋고, 35℃ 이상에서 0.05 이상이더라도 좋고, 25℃ 이상에서 0.05 이상이더라도 좋다.
경화 응력 완화층(42)의 40℃ 이상으로서 유리 전이 온도 이하의 온도 범위에 있어서의 손실 탄젠트 tanδ2는, 예를 들면, 3 이하이고, 1.5 이하이고, 0.5 이하이다.
또, 예를 들면, 25℃ 이상으로서 유리 전이 온도 이하의 온도 범위에 있어서, 경화 응력 완화층(42)의 손실 탄젠트 tanδ2는, 경화 공간 유지층(41)의 손실 탄젠트 tanδ1보다 커도 좋다.
한편, 경화 응력 완화층(42)의 유리 전이 온도는, 특별히 한정되지 않는다. 그 중에서도, 경화 응력 완화층(42)의 유리 전이 온도는 125℃ 이하인 것이 바람직하다. 이 경우, 125℃ 이하의 온도에서의 손실 탄젠트 tanδ2가 커지기 쉽다.
응력 완화층(42P)의 온도 t에 있어서의 손실 탄젠트 tanδ2t는, 0.3보다도 큰 것이 바람직하고, 0.4보다도 큰 것이 바람직하다. 손실 탄젠트 tanδ2t의 상한은 특별히 한정되지 않지만, 예를 들면, 8이다. 또, 응력 완화층(42P)의 손실 탄젠트 tanδ2t는, 공간 유지층(41P)의 손실 탄젠트 tanδ1t보다 커도 좋다.
온도 t에 있어서의 응력 완화층(42P)의 저장 전단 탄성률 G2＇는, 1×103Pa 이상인 것이 바람직하고, 1×104Pa 이상인 것이 보다 바람직하다. 이것에 의해, 제2 회로 부재(2)가 봉지된 후, 제1 회로 부재(1)나 제2 회로 부재(2), 나아가서는 경화 공간 유지층(41)에 내재하는 응력(내부 응력)이 완화되기 쉬워진다. 저장 전단 탄성률 G2＇의 상한은 특별히 한정되지 않지만, 예를 들면, 1×107Pa이고, 바람직하게는 1×106Pa이다.
응력 완화층(42P)은, 열 경화성 수지 및 경화제를 포함하는 수지 조성물(이하, 제2 수지 조성물이라 칭한다.)에 의해 구성된다. 제2 수지 조성물의 구성은, 특별히 한정되지 않지만, 제1 수지 조성물과 마찬가지 구성이더라도 좋다. 그 중에서도, 크리프 변형이 커지는 점에서, 고무 성분 등을 함유하는 에폭시 수지(예를 들면, 고무 변성 에폭시 수지) 등을 포함하는 것이 바람직하다.
점탄성(다시 말해, 손실 탄젠트 tanδ)은, 예를 들면, 공간 유지층(41P) 및/또는 응력 완화층(42P)의 원료에 의해서 조정할 수 있다. 예를 들면, 시트화제인 열가소성 수지의 양이나 종류를 변경하는 것에 의해, 손실 탄젠트 tanδ를 변화시킬 수 있다. 그 중에서도, 페녹시 수지를 이용하면, 용이하게 저장 전단 탄성률 G2＇를 작게 해서, tanδ2를 크게 할 수 있다. 제2 수지 조성물에 포함되는 열가소성 수지의 양은, 열 경화성 수지 100질량부당, 5∼200질량부가 바람직하고, 10∼100질량부가 보다 바람직하다.
응력 완화층(42P)의 두께 T2는, 응력 완화의 관점에서, 10㎛ 이상인 것이 바람직하고, 50㎛ 이상인 것이 보다 바람직하다. 이 경우, 실장 구조체(10)의 봉지면이 플랫하게 되기 쉽고, 실장 구조체(10)를 다이싱하기 쉬워진다. 한편, 저배화의 관점에서, 응력 완화층(42P)의 두께 T2는 1400㎛ 이하인 것이 바람직하고, 420㎛ 이하인 것이 보다 바람직하다. 응력 완화층(42P)의 체적 저항률은 특별히 한정되지 않고, 예를 들면, 공간 유지층(41P)과 동일 정도이더라도 좋고, 작아도 좋다.
시트(4P) 전체의 두께 T는 특별히 한정되지 않지만, 제2 회로 부재(2)의 표면에 밀착시키기 쉬운 점에서, 11∼1500㎛인 것이 바람직하고, 20∼1000㎛인 것이 보다 바람직하고, 20∼500㎛인 것이 특히 바람직하다.
시트(4P)는, 또 다른 제3의 층을 구비하고 있어도 좋다. 다만, 한쪽의 가장 외측에 공간 유지층(41P)을 배치한다. 응력 완화층(42P)의 배치는 특별히 한정되지 않지만, 공간 유지층(41P)에 인접해서 배치하는 것이 바람직하다. 다시 말해, 제3의 층을 구비하는 경우, 응력 완화층(42P)은, 내부에 배치되는 것이 바람직하다. 제3의 층은 단층이더라도 좋고, 복수 층의 적층체이더라도 좋다.
[실장 구조체의 제조 방법]
본 실시형태에 관계된 제조 방법을, 도 3을 참조하면서 설명한다. 도 3은, 본 실시형태에 관계된 제조 방법을, 실장 부재 혹은 실장 구조체(10)의 단면에 의해 모식적으로 도시하는 설명도이다.
실장 구조체(10)는, 제1 회로 부재(1)와, 제1 회로 부재(1)에 땜납 범프(3)를 거쳐 탑재되는 복수의 제2 회로 부재(2)를 구비함과 동시에, 제1 회로 부재와 제2 회로 부재 사이에 내부 공간(S)이 형성된 실장 부재를 준비하는 제1 준비 공정과, 시트(4P)를 준비하는 제2 준비 공정과, 시트(4P)의 공간 유지층(4P)이 제2 회로 부재(2)와 대향하도록, 시트(4P)를 실장 부재에 배치하는 배치 공정과, 시트(4P)를 제1 회로 부재(1)에 대해서 압압함과 동시에, 시트(4P)를 가열해서, 내부 공간(S)을 유지하면서, 제2 회로 부재(2)를 봉지하고, 시트(4P)를 경화시키는 봉지 공정을 구비하는 방법에 의해 제조된다. 또, 얻어진 실장 구조체(10)를, 제2 회로 부재(2)마다 다이싱하는 개편화(個片化) 공정를 행해도 좋다.
(제1 준비 공정)
제1 회로 부재(1)와, 제1 회로 부재(1)에 땜납 범프(3)를 거쳐 탑재되는 복수의 제2 회로 부재(2)를 구비함과 동시에, 제1 회로 부재(1)와 제2 회로 부재(2) 사이에 내부 공간(S)이 형성된 실장 부재를 준비한다(도 3a).
제1 회로 부재(1)는, 예를 들면, 반도체 소자, 반도체 패키지, 유리 기판, 수지 기판, 세라믹 기판 및 실리콘 기판으로 이루어지는 군에서 선택되는 적어도 1종이다. 이들 제1 회로 부재는, 그의 표면에, ACF(이방성 도전 필름)나 ACP(이방성 도전 페이스트)와 같은 도전 재료층을 형성한 것이더라도 좋다. 수지 기판은, 리지드(rigid) 수지 기판이라도 플렉시블(flexible) 수지 기판이라도 좋고, 예를 들면, 에폭시 수지 기판(예를 들면, 유리 에폭시 기판), 비스말레이미드 트리아진 기판, 폴리이미드 수지 기판, 불소 수지 기판 등을 들 수 있다. 제1 회로 부재(1)는, 내부에 반도체 칩 등을 구비하는 부품 내장 기판이더라도 좋다.
제2 회로 부재(2)는, 제1 회로 부재(1)에 땜납 범프(3)를 거쳐 탑재되어 있다. 이것에 의해, 제1 회로 부재(1)와 제2 회로 부재(2) 사이에는 내부 공간(S)이 형성된다. 제2 회로 부재(2)는, 이 내부 공간(S)을 유지한 상태에서 봉지(중공 봉지)되는 것을 필요로 하는 전자 부품이다. 제2 회로 부재(2)로서는, 예를 들면, RFIC, SAW, 센서 칩(가속도 센서 등), 압전 진동자 칩, 수정 진동자 칩, MEMS 디바이스 등을 들 수 있다.
즉, 실장 부재는, 각종 제1 회로 부재(1) 상에 제2 회로 부재(2)가 탑재된 칩·온·보드(CoB) 구조(칩·온·웨이퍼(CoW), 칩·온·필름(CoF), 칩·온·글래스(CoG)를 포함한다), 칩·온·칩(CoC) 구조, 칩·온·패키지(CoP) 구조 및 패키지·온·패키지(PoP) 구조를 가질 수 있다. 실장 부재는, 제2 회로 부재(2)가 탑재된 제1 회로 부재(1)에, 또 제1 회로 부재(1) 및/또는 제2 회로 부재(2)를 적층한 바와 같은 다층 실장 부재이더라도 좋다.
땜납 범프(3)는 도전성을 가지고 있고, 제1 회로 부재(1)와 제2 회로 부재(2)는, 땜납 범프(3)를 거쳐 전기적으로 접속되어 있다. 땜납 범프(3)의 높이는 특별히 한정되지 않지만, 예를 들면, 10∼150㎛이더라도 좋고, 40∼70㎛이더라도 좋다. 땜납 범프(3)의 조성도 특별히 한정되지 않는다. 예를 들면, 납을 주성분으로서 포함하는 땜납이더라도 좋고, 주성분으로서 주석을 포함하는 무납(lead-free)의 땜납이더라도 좋다. 땜납 범프(3)는, 납, 주석 이외에, 예를 들면, 아연, 안티몬, 인듐, 은, 비스머스, 구리, 알루미늄 등을 포함할 수 있다. 땜납 범프(3)의 재료는, 구체적으로는, 납-주석, 주석-은-구리, 주석-아연-알루미늄, 주석-비스머스-은 등의 합금을 들 수 있다.
(제2 준비 공정)
공간 유지층(41P)과, 필요에 따라 응력 완화층(42P)을 구비하는 시트(4P)를 준비한다(도 3a).
시트(4P)가 복수 층을 구비하는 경우, 그 제조 방법은 특별히 한정되지 않는다. 시트(4P)는, 각 층을 별도로 작성한 후, 적층하는(래미네이트법) 것에 의해 형성되어도 좋고, 각 층의 재료를 순차(順次), 코팅하는 (코팅법) 것에 의해 형성되어도 좋다.
래미네이트법에 있어서, 각 층은, 예를 들면, 상기 수지 조성물을 포함하는 용제 페이스트 혹은 무(無)용제 페이스트(이하, 단지 페이스트라고 총칭한다.)를 각각 조제하는 공정과, 상기 페이스트로 각 층을 형성하는 공정(형성 공정)을 포함하는 방법에 의해 형성된다. 이 방법에 의해, 공간 유지층(41P) 및 응력 완화층(42P)을 각각 형성한 후, 이 순으로 적층한다. 페이스트가 프리겔화제를 포함하는 경우, 형성 공정시에 겔화가 행해진다. 겔화는, 페이스트를 박막화한 후, 박막을 열 경화성 수지의 경화 온도 미만(예를 들면, 70∼150℃)에서, 1∼10분 가열하는 것에 의해 행해진다.
한편, 코팅법에서는, 상기 방법에 의해, 예를 들면 공간 유지층(41P)을 형성한 후, 이 공간 유지층(41P)의 표면에, 제2 수지 조성물을 포함하는 페이스트를 코팅해서 응력 완화층(42P)을 형성한다. 이 경우도, 형성 공정시에 겔화가 행해질 수 있다. 겔화는, 각 페이스트로 각각의 박막을 형성한 후, 차례차례(逐次) 실시되어도 좋고, 박막의 적층체를 형성한 후에 실시되어도 좋다.
각 층(박막)은, 예를 들면, 다이, 롤코터, 닥터 블레이드 등에 의해 형성된다. 이 경우, 페이스트의 점도를, 10∼10000mPa·s로 되도록 조정하는 것이 바람직하다. 용제 페이스트를 이용한 경우, 그 후, 70∼150℃, 1∼10분간 건조해서, 용제를 제거해도 좋다. 상기 겔화와 용제의 제거는, 동시에 실시될 수 있다.
(배치 공정)
공간 유지층(41P)이 제2 회로 부재(2)와 대향하도록, 시트(4P)를 실장 부재에 배치한다(도 3a).
이때, 복수의 제2 회로 부재(2)를, 1매의 시트(4P)로 덮어도 좋다. 이것에 의해, 시트(4P)를 일괄해서, 복수의 제2 회로 부재(2)의 표면 및 제2 회로 부재(2)끼리의 사이의 제1 회로 부재(1)의 표면과 대향하도록 배치할 수 있다.
(봉지 공정)
시트(4P)를 제1 회로 부재(1)에 대해서 압압함과 동시에(도 3b), 시트(4P)를 가열해서 경화시킨다(도 3c). 이것에 의해, 내부 공간(S)을 유지하면서, 제2 회로 부재(2)가 봉지된다.
시트(4P)의 제1 회로 부재(1)에 대한 압압은, 예를 들면, 시트(4P)를, 시트(4P)에 포함되는 열 경화성 수지의 경화 온도 미만에서 가열하면서 행해진다(열 프레스). 이것에 의해, 시트(4P)는, 제2 회로 부재(2)의 표면에 밀착됨과 동시에, 제2 회로 부재(2)끼리의 사이의 제1 회로 부재(1)의 표면에 도달할 때까지 신전(伸展)하는 것이 용이해지고, 제2 회로 부재(2)의 봉지의 신뢰성을 높일 수 있다. 열 프레스는, 대기압 하에서 행해도 좋고, 감압 분위기(예를 들면 50Pa 이상, 50,000Pa 이하, 바람직하게는 50Pa 이상, 3,000Pa 이하)에서 행해도 좋다. 압압시의 가열 조건은, 특별히 한정되지 않고, 압압 방법이나 열 경화성 수지의 종류에 따라 적당히 설정하면 좋다. 상기 가열은, 예를 들면, 40∼200℃(바람직하게는 50∼180℃)에서, 1초∼300분간(바람직하게는 3초∼300분간) 행해진다.
시트(4P)를 상기 경화 온도로 가열해서 열 경화성 수지를 경화시키면, 봉지재(4)가 형성된다. 이것에 의해, 제2 회로 부재(2)가 봉지된다. 시트(4P)의 가열(열 경화성 수지의 경화) 조건은, 열 경화성 수지의 종류에 따라 적당히 설정하면 좋다. 열 경화성 수지의 경화는, 예를 들면, 50∼200℃(바람직하게는 120∼180℃)에서, 1초∼300분간(바람직하게는 60분∼300분간) 행해진다.
열 프레스와 열 경화성 수지의 경화는, 따로따로 실시해도 좋고, 동시에 실시해도 좋다. 예를 들면, 감압 분위기 하, 시트(4P)에 포함되는 열 경화성 수지의 경화 온도 미만에서 열 프레스한 후, 감압을 해제하여, 대기압 하에서 더욱더 고온으로 가열해서, 열 경화성 수지를 경화시켜도 좋다. 혹은, 대기압 하에서, 시트(4P)에 포함되는 열 경화성 수지의 경화 온도 미만에서 열 프레스한 후, 더욱더 고온으로 가열해서, 열 경화성 수지를 경화시켜도 좋다. 또, 감압 분위기 하, 경화 온도에서 열 프레스하는 것에 의해, 감압중에 열 경화성 수지를 경화시켜도 좋다.
(개편화 공정)
얻어진 실장 구조체(10)를, 제2 회로 부재(2)마다 다이싱하는 개편화 공정을 행해도 좋다(도 3d). 이것에 의해, 칩 레벨의 실장 구조체(실장 칩(20))가 얻어진다.
[실시예]
다음에, 실시예에 근거하여, 본 발명을 보다 구체적으로 설명한다. 다만, 이하의 실시예는, 본 발명을 한정하는 것은 아니다.
[실시예 1]
[1] 수지 조성물의 조제
하기 재료를 이용하여, 표 1에 기재된 조성을 가지는 수지 조성물 A∼H를 조제했다. 표 중의 조성을 나타내는 수치는 질량부이다.
＜열 경화성 수지＞
Ep： 에폭시 수지(에폭시 당량 183g/eq)
＜경화제＞
Hd－A： 페놀 노볼락 수지 A(수산기 당량 173g/eq)
Hd－B： 페놀 노볼락 수지 B(에폭시 당량 105g/eq)
Hd－C： 페놀 노볼락 수지 C(에폭시 당량 143g/eq)
＜열가소성 수지＞
AcR： 아크릴 수지
PhR： 페녹시 수지
＜경화 촉진제＞
IMZ： 이미다졸
＜무기 충전제＞
s－SiL： 용융 구모양(球狀) 실리카
Figure 112020039489784-pct00001
[평가 1]
＜저장 전단 탄성률과 tanδt＞
수지 조성물 A∼H를 각각 PET 필름에 도공(塗工)하고, 100℃에서 5분간 가열해서, 두께 1㎜의 미경화의 시트를 제작했다. 얻어진 미경화의 시트로부터 직경 8㎜×1㎜의 시험편을 작성하고, JIS K 7244에 준거하여, 제2 회로 부재(2)가 봉지될 때의 온도 t(80℃ 또는 100℃)에 있어서의 저장 전단 탄성률 G＇ 및 손실 전단 탄성률 G”를 구하고, 온도 t에 있어서의 손실 탄젠트 tanδt(G”/G＇)를 구했다. 또한, 점탄성 측정 장치에는, ARES－LS2(TA　Instruments사제)를 이용하고, 주파수 1㎐, 승온 속도 10℃／분의 조건에서 측정했다. 결과를 표 2에 나타낸다.
＜유리 전이 온도(Tg)＞
수지 조성물 A∼H를 각각 PET 필름에 도공하고, 150℃에서 180분간 가열해서, 열 경화성 수지를 경화시켜, 두께 1㎜의 경화 시트를 얻었다. 얻어진 경화 시트로부터 직경 8㎜×1㎜의 시험편을 작성하고, 상기 평가 1과 마찬가지 조건에서, －55℃∼125℃에 있어서의 저장 전단 탄성률 G＇ 및 손실 전단 탄성률 G”를 구하고, 손실 탄젠트 tanδ(G”/G＇)가 최대치를 나타내는 온도를 유리 전이 온도로서 구했다. 결과를 표 2에 나타낸다.
＜tanδ2＞
응력 완화층으로서 이용한 수지 조성물의 경화 시트에 대해서는, 40℃ 이상, 또한 Tg 이하의 온도 범위에 있어서의 손실 탄젠트 tanδ2의 최소치를 구했다. 결과를 표 2에 나타낸다.
＜선 팽창 계수＞
수지 조성물 A∼H를 150℃에서 180분간 가열하고, 덩어리모양(塊狀)의 열 경화성 수지의 경화물을 얻었다. 덩어리모양 경화물로부터 2㎜×5㎜×20㎜의 시험편을 작성하고, JIS K 7197에 준거하여, －55℃∼125℃에 있어서의 선 팽창 계수의 평균치를 구했다. 열 기계적 분석 장치에는, TMA7100(주식회사 히타치 하이테크사이언스제)를 이용하고, 압축 모드, 승온 속도 2.5℃／분, 하중 49mN의 조건에서 측정했다. 결과를 표 2에 나타낸다.
[2] 시트(4P)의 제작
수지 조성물 A∼H를 이용하여, 표 2에 기재된 공간 유지층(41P)과 응력 완화층(42P)의 조합으로, 실시예에 관계된 시트(4P－X1, 4P－X2, 4P－X3 및 4P－X4)와, 비교예에 관계된 4P－R1 및 4P－R2를 각각 코팅법에 의해 형성했다. 공간 유지층(41 P)의 두께는 100㎛, 응력 완화층(42P)의 두께는 200㎛로 했다.
Figure 112020039489784-pct00002
[3] 실장 구조체의 제작
유리 기판(제1 회로 부재, 50㎜스퀘어(㎜角), 두께 0.2㎜)에 같은 형태(同型)의 SAW 칩(제2 회로 부재, 1.1㎜×1.1㎜, 높이 0.2㎜)을, 금 범프(직경 100㎛, 높이 20㎛)를 거쳐 3개 늘어놓아 탑재하는 것에 의해 실장 부재를 얻었다. SAW 칩 사이의 이간 거리는 0.4㎜로 했다.
얻어진 실장 부재를 시트(4P)로 봉지해서 실장 구조체를 얻었다. 구체적으로는, 공간 유지층(41P)이 SAW 칩과 대향하도록 시트(4P)를 실장 부재에 배치한 후, 감압 분위기 하(400Pa)에서, 시트(4P)를 유리 기판에 대해서 압압함과 동시에 시트(4P)를 소정의 봉지 온도(t)에서 1분간 가열하고, 그 후, 150℃, 약 10,000Pa(1atm)에서 180분간 가열했다. 봉지 온도를 표 2에 나타낸다.
[평가 2]
＜봉지성＞
얻어진 실장 구조체를 유리 기판측으로부터 레이저 현미경으로 관찰하고, 이하의 평가법에 따라서 평가했다. 이하의 표시를 표 2에 나타낸다.
전체 SAW 칩과 유리 기판 사이에 충분한 내부 공간이 형성되고, SAW 칩 사이에는 봉지재가 틈(隙間)없이 충전되어 있다： 가장 양호(最良)
전체 SAW 칩과 유리 기판 사이에 충분한 내부 공간이 형성되고, SAW 칩 사이에는 봉지재가 틈없이 충전되어 있지만, 일부 내부 공간에 비교적 큰 수지 침입을 확인할 수 있다： 양호(良)
전체 SAW 칩과 유리 기판 사이에 충분한 내부 공간이 형성되고, SAW 칩 사이에는 봉지재가 틈없이 충전되어 있지만, 특이적으로 큰 수지 침입이 있는 등, 각 내부 공간의 크기(중공부에의 수지 침입량)에 편차가 인정된다： 가능(可)
＜히트사이클 시험＞
실장 구조체를 -55℃와 +125℃의 환경에 번갈아 15분간씩 방치하는 사이클을 250회 반복할 때마다, 유리 기판측으로부터 광학 현미경 및 SAT(초음파 영상 장치)에 의해, 불량(크랙 및 박리)의 유무를 관찰하고, 불량이 발생할 때까지의 사이클수를 구했다. 이하의 표시를 표 2에 나타낸다.
800사이클까지 불량이 확인되지 않는다： 가장 양호
800사이클 미만∼500사이클 이상에서 불량이 발생： 양호
500 미만에서 불량이 발생： 불량
[산업상 이용가능성]
본 발명의 실장 구조체의 제조 방법은, 제1 회로 부재와 제2 회로 부재 사이의 공간을 유지하고, 또한 내부 공간의 팽창을 억제할 수 있는 시트를 이용하기 때문에, 땜납 범프를 이용하는 실장 구조체의 제조 방법으로서 유용하다. 또, 이 방법에 이용되는 본 발명에 관계된 시트도, 땜납 범프를 이용하는 여러 실장 구조체의 제조에 적합하다.
10： 실장 구조체
1： 제1 회로 부재
2： 제2 회로 부재
3： 땜납 범프
4P： 시트
41P： 공간 유지층
42P： 응력 완화층
4： 봉지재(시트의 경화물)
41： 경화 공간 유지층
42： 경화 응력 완화층
20： 실장 칩

Claims (10)

  1. 제1 회로 부재와, 상기 제1 회로 부재에 범프를 거쳐 탑재되는 복수의 제2 회로 부재를 구비함과 동시에, 상기 제1 회로 부재와 상기 제2 회로 부재 사이에 공간이 형성된 실장 부재를 준비하는 공정과,
    공간 유지층과 응력 완화층을 구비하는 시트를 준비하는 공정과,
    상기 공간 유지층이 상기 제2 회로 부재와 대향하도록, 상기 시트를 상기 실장 부재에 배치하는 배치 공정과,
    상기 시트를 상기 제1 회로 부재에 대해서 압압(押壓)함과 동시에, 상기 시트를 가열해서, 상기 공간을 유지하면서 상기 제2 회로 부재를 봉지(封止)하고, 상기 시트를 경화시키는 봉지 공정을 구비하고,
    상기 범프가 땜납 범프이고,
    경화 후의 상기 공간 유지층의 유리 전이 온도가 125℃보다 크고, 또한, 125℃ 이하에 있어서의 선 팽창 계수가 20ppm/K 이하이며,
    상기 제2 회로 부재가 봉지될 때의 온도 t에 있어서, 상기 공간 유지층의 손실 탄젠트(正接) tanδ1t가 1 이하이며,
    상기 제2 회로 부재가 봉지될 때의 온도 t에 있어서, 상기 응력 완화층의 손실 탄젠트 tanδ2t가 0.3보다 크고, 또한, 저장 전단 탄성률이 1×103Pa 이상인, 실장 구조체의 제조 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    경화 후의 상기 응력 완화층의 40℃ 이상으로서 유리 전이 온도 이하의 온도 범위에 있어서의 손실 탄젠트 tanδ2가, 0.02 이상인, 실장 구조체의 제조 방법.
  4. 삭제
  5. 제 1 항 또는 제 3 항에 있어서,
    상기 제1 회로 부재가 세라믹 기판인, 실장 구조체의 제조 방법.
  6. 제 1 항에 기재된 제조 방법에 의해 얻어진 실장 구조체를, 상기 제2 회로 부재마다 다이싱해서 개편화(個片化)하는 공정을 구비하는, 개편화 실장 구조체의 제조 방법.
  7. 제1 회로 부재와, 상기 제1 회로 부재에 땜납 범프를 거쳐 탑재되는 복수의 제2 회로 부재를 구비함과 동시에, 상기 제1 회로 부재와 상기 제2 회로 부재 사이에 공간이 형성된 실장 부재를 봉지하기 위해서 이용되는 시트로서,
    공간 유지층과 응력 완화층을 구비하고,
    경화 후의 상기 공간 유지층의 유리 전이 온도가 125℃보다 크고, 또한, 125℃ 이하에 있어서의 선 팽창 계수가 20ppm/K 이하이며,
    상기 제2 회로 부재가 봉지될 때의 온도 t에 있어서, 상기 공간 유지층의 손실 탄젠트 tanδ1t가 1 이하이며,
    상기 제2 회로 부재가 봉지될 때의 온도 t에 있어서, 상기 응력 완화층의 손실 탄젠트 tanδ2t가 0.3보다 크고, 또한, 저장 전단 탄성률이 1×103Pa 이상인, 시트.
  8. 삭제
  9. 제 7 항에 있어서,
    상기 공간 유지층이, 적어도 한쪽의 가장 외측에 배치되어 있고,
    경화 후의 상기 응력 완화층의 40℃ 이상으로서 유리 전이 온도 이하의 온도 범위에 있어서의 손실 탄젠트 tanδ2가, 0.02 이상인, 시트.
  10. 삭제
KR1020207011117A 2017-10-31 2018-10-30 실장 구조체의 제조 방법 및 이것에 이용되는 시트 KR102532359B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-211050 2017-10-31
JP2017211050 2017-10-31
PCT/JP2018/040399 WO2019088128A1 (ja) 2017-10-31 2018-10-30 実装構造体の製造方法およびこれに用いられるシート

Publications (2)

Publication Number Publication Date
KR20200081366A KR20200081366A (ko) 2020-07-07
KR102532359B1 true KR102532359B1 (ko) 2023-05-15

Family

ID=66333131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207011117A KR102532359B1 (ko) 2017-10-31 2018-10-30 실장 구조체의 제조 방법 및 이것에 이용되는 시트

Country Status (8)

Country Link
US (1) US11410898B2 (ko)
EP (1) EP3706164A4 (ko)
JP (1) JP7224296B2 (ko)
KR (1) KR102532359B1 (ko)
CN (1) CN111279472B (ko)
SG (1) SG11202003540PA (ko)
TW (1) TWI785138B (ko)
WO (1) WO2019088128A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3690932A4 (en) * 2017-09-29 2021-02-17 Nagase ChemteX Corporation METHOD FOR PRODUCING AN ASSEMBLY STRUCTURE AND FILM USED FOR IT
JP7456860B2 (ja) 2020-06-17 2024-03-27 日東電工株式会社 封止用樹脂シート
CN113992174A (zh) * 2021-11-03 2022-01-28 北京超材信息科技有限公司 声学装置封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076444A (ja) 2013-10-07 2015-04-20 日東電工株式会社 樹脂シート及び電子デバイスパッケージの製造方法
JP2015179814A (ja) * 2013-11-28 2015-10-08 日東電工株式会社 封止用熱硬化性樹脂シート及び中空パッケージの製造方法
JP2017092103A (ja) * 2015-11-04 2017-05-25 日東電工株式会社 中空型電子デバイス封止用シート、及び、中空型電子デバイスパッケージの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7435625B2 (en) * 2005-10-24 2008-10-14 Freescale Semiconductor, Inc. Semiconductor device with reduced package cross-talk and loss
JP4846406B2 (ja) * 2006-03-28 2011-12-28 リンテック株式会社 チップ用保護膜形成用シート
US9218989B2 (en) * 2011-09-23 2015-12-22 Raytheon Company Aerogel dielectric layer
WO2013121689A1 (ja) * 2012-02-15 2013-08-22 株式会社村田製作所 電子部品及びその製造方法
JP6643791B2 (ja) * 2013-03-28 2020-02-12 日東電工株式会社 中空封止用樹脂シート及び中空パッケージの製造方法
JP2015056511A (ja) * 2013-09-12 2015-03-23 日東電工株式会社 半導体装置の製造方法
JP6320239B2 (ja) * 2013-09-24 2018-05-09 日東電工株式会社 半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法
JP2015065368A (ja) 2013-09-26 2015-04-09 日東電工株式会社 樹脂シート及び電子デバイスパッケージの製造方法
KR20160140744A (ko) * 2014-03-31 2016-12-07 나가세케무텍쿠스가부시키가이샤 중공부를 가지는 회로부재 및 실장 구조체와, 실장 구조체의 제조방법
JP2015220241A (ja) 2014-05-14 2015-12-07 株式会社村田製作所 電子部品モジュール
JP2016001685A (ja) * 2014-06-12 2016-01-07 日東電工株式会社 電子デバイス装置の製造方法
JP6375756B2 (ja) * 2014-07-28 2018-08-22 大日本印刷株式会社 太陽電池モジュール用の封止材シート及びその製造方法
JP6356581B2 (ja) * 2014-11-19 2018-07-11 信越化学工業株式会社 半導体装置の製造方法
JP6603479B2 (ja) * 2015-05-18 2019-11-06 日東電工株式会社 接着フィルム、ダイシングテープ一体型接着フィルム、複層フィルム、半導体装置の製造方法および半導体装置
JP2017149875A (ja) * 2016-02-25 2017-08-31 住友ベークライト株式会社 半導体装置製造用樹脂シートの製造方法
JP6467689B2 (ja) 2017-03-13 2019-02-13 ナガセケムテックス株式会社 中空構造電子部品
US11799442B2 (en) * 2017-09-29 2023-10-24 Nagase Chemtex Corporation Manufacturing method of mounting structure, and laminate sheet therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076444A (ja) 2013-10-07 2015-04-20 日東電工株式会社 樹脂シート及び電子デバイスパッケージの製造方法
JP2015179814A (ja) * 2013-11-28 2015-10-08 日東電工株式会社 封止用熱硬化性樹脂シート及び中空パッケージの製造方法
JP2017092103A (ja) * 2015-11-04 2017-05-25 日東電工株式会社 中空型電子デバイス封止用シート、及び、中空型電子デバイスパッケージの製造方法

Also Published As

Publication number Publication date
US20200357713A1 (en) 2020-11-12
TW201923916A (zh) 2019-06-16
CN111279472B (zh) 2023-06-30
JP7224296B2 (ja) 2023-02-17
EP3706164A4 (en) 2021-08-11
TWI785138B (zh) 2022-12-01
EP3706164A1 (en) 2020-09-09
KR20200081366A (ko) 2020-07-07
SG11202003540PA (en) 2020-05-28
WO2019088128A1 (ja) 2019-05-09
CN111279472A (zh) 2020-06-12
US11410898B2 (en) 2022-08-09
JPWO2019088128A1 (ja) 2020-12-03

Similar Documents

Publication Publication Date Title
KR101289924B1 (ko) 반도체 장치
KR102513134B1 (ko) 실장 구조체의 제조 방법 및 이것에 이용되는 시트
KR102532359B1 (ko) 실장 구조체의 제조 방법 및 이것에 이용되는 시트
KR102525372B1 (ko) 실장 구조체의 제조방법 및 이것에 이용되는 시트
EP2161739A1 (en) Adhesive film and semiconductor device obtained with the same
KR102522785B1 (ko) 실장 구조체의 제조 방법 및 이것에 이용되는 적층 시트
JP6894076B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート
JP6975547B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート
JP6865340B2 (ja) 実装構造体の製造方法およびこれに用いられる積層シート

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant