KR102523967B1 - 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템 Download PDF

Info

Publication number
KR102523967B1
KR102523967B1 KR1020160036149A KR20160036149A KR102523967B1 KR 102523967 B1 KR102523967 B1 KR 102523967B1 KR 1020160036149 A KR1020160036149 A KR 1020160036149A KR 20160036149 A KR20160036149 A KR 20160036149A KR 102523967 B1 KR102523967 B1 KR 102523967B1
Authority
KR
South Korea
Prior art keywords
patterns
pattern
abandoned
paid
memory area
Prior art date
Application number
KR1020160036149A
Other languages
English (en)
Other versions
KR20170111196A (ko
Inventor
김도현
김대홍
신숭선
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160036149A priority Critical patent/KR102523967B1/ko
Priority to US15/233,760 priority patent/US10037151B2/en
Publication of KR20170111196A publication Critical patent/KR20170111196A/ko
Application granted granted Critical
Publication of KR102523967B1 publication Critical patent/KR102523967B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/546—Message passing systems or structures, e.g. queues

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

데이터 저장 장치는 제1 및 제2 메모리 영역들을 포함하는 비휘발성 메모리 장치 및 하나 이상의 패턴들에 대한 패턴 정보에 근거하여 라이트 요청들에 대해 패턴 식별 동작을 수행하고, 상기 패턴 식별 동작의 결과에 따라 상기 라이트 요청들에 대응하는 데이터를 상기 제1 및 제2 메모리 영역들 중 어느 하나에 저장하도록 구성된 컨트롤러를 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF AND DATA PROCESS SYSTEM CONTAINING THE SAME THEREIN}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 데이터 저장 장치에 관한 것이다.
데이터 저장 장치는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 동작 성능이 향상된 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 제1 및 제2 메모리 영역들을 포함하는 비휘발성 메모리 장치 및 하나 이상의 패턴들에 대한 패턴 정보에 근거하여 라이트 요청들에 대해 패턴 식별 동작을 수행하고, 상기 패턴 식별 동작의 결과에 따라 상기 라이트 요청들에 대응하는 데이터를 상기 제1 및 제2 메모리 영역들 중 어느 하나에 저장하도록 구성된 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 호스트로부터 라이트 요청들을 수신하는 단계, 하나 이상의 패턴들에 대한 패턴 정보에 근거하여, 상기 라이트 요청들에 대해 패턴 식별 동작을 수행하는 단계 및 상기 패턴 식별 동작의 결과에 따라, 상기 라이트 요청들에 대응하는 데이터를 저장하기 위해 제1 및 제2 메모리 영역들 중 어느 하나를 결정하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 처리 시스템은 샘플 라이트 요청들에 존재하는 하나 이상의 패턴들을 분석함으로써 상기 패턴들에 대한 패턴 정보를 생성하도록 구성된 호스트 장치 및 제1 및 제2 메모리 영역들을 포함하는 비휘발성 메모리 장치 및 컨트롤러를 포함하는 데이터 저장 장치를 포함하되, 상기 컨트롤러는, 상기 패턴 정보에 근거하여 상기 호스트 장치로부터 전송된 라이트 요청들에 대해 패턴 식별 동작을 수행하고, 상기 패턴 식별 동작의 결과에 따라 상기 라이트 요청들에 대응하는 데이터를 상기 제1 및 제2 메모리 영역들 중 어느 하나에 저장할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템은 향상된 동작 성능을 제공할 수 있다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도,
도2는 도1의 비휘발성 메모리 장치의 세부적인 구성을 예시적으로 도시한 블록도,
도3은 도1의 패턴 테이블을 예시적으로 도시하는 도면,
도4는 도1의 패턴 식별부가 패턴 식별 동작을 수행하는 방법을 예시적으로 도시하는 도면,
도5a 및 도5b는 패턴 식별 동작의 결과에 따라 제1 메모리 영역 및 제2 메모리 영역에 저장된 데이터를 도시하는 도면들,
도6a 내지 도6c는 도1의 컨트롤러의 메모리 관리 동작을 수행하는 예시적인 방법들을 도시하는 도면들,
도7은 도1의 데이터 저장 장치가 패턴 식별 동작을 수행하는 방법을 예시적으로 도시하는 순서도,
도8은 도1의 데이터 저장 장치가 패턴 식별 동작을 수행하는 방법을 예시적으로 도시하는 순서도,
도9는 도1의 데이터 저장 장치가 메모리 관리 동작을 수행하는 방법을 예시적으로 도시하는 순서도,
도10은 본 발명의 실시 예에 따른 SSD를 도시하는 블록도,
도11은 본 발명의 실시 예에 따른 데이터 저장 장치가 적용된 데이터 처리 시스템을 도시하는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치(200)를 포함하는 데이터 처리 시스템(10)을 도시한 블록도이다.
데이터 처리 시스템(10)은 컴퓨터, 랩탑, 넷북, 스마트폰, 디지털 TV, 디지털 카메라 및 네비게이션 등을 포함할 수 있다. 데이터 처리 시스템(10)은 호스트 장치(100) 및 데이터 저장 장치(200)를 포함할 수 있다.
호스트 장치(100)는 데이터를 처리하고 처리된 데이터를 데이터 저장 장치(200)에 저장할 수 있다. 호스트 장치(100)는 운영 체제(110), 애플리케이션(120), 파일 시스템(130) 및 패턴 정보 생성부(140)를 포함할 수 있다.
운영 체제(110)는 호스트 장치(100)의 전반적인 동작을 제어하고, 호스트 장치(100)의 내부 유닛들을 관리할 수 있다.
애플리케이션(120)은 사용자의 조작에 따라 특정 업무를 수행하도록 구성될 수 있다. 애플리케이션(APP)은 특정 업무를 수행하도록 구성된 프로그램 집합일 수 있다.
파일 시스템(130)은 호스트 장치(100)에서 사용되는 데이터 및 데이터 저장 장치(200)에 저장되는 데이터를 구조화하고 관리할 수 있다.
한편, 운영 체제(110), 애플리케이션(120) 및 파일 시스템(130)은 데이터 저장 장치(200)에 데이터를 저장하기 위한 라이트 요청들을 생성할 수 있다. 그리고, 상기 라이트 요청들에는 하나 이상의 패턴들이 존재할 수 있다. 예를 들어, 특정 데이터 및 상기 특정 데이터의 로그 데이터에 대한 라이트 요청들이 빈번하게 함께 발생할 때, 상기 라이트 요청들은 서로 관련되어지고 하나의 패턴을 구성할 수 있다. 즉, 패턴을 형성하는 라이트 요청들은 연속적으로 발생하거나 또는 어느 정도 가까운 시간 내에서 함께 발생될 수 있다.
이때, 패턴을 형성하는 라이트 요청들은 매우 빈번하게 발생되는 요청들일 것이다. 왜냐하면, 빈번하지 않은 라이트 요청들은 패턴으로서 분석되기 어려울 것이기 때문이다. 결과적으로, 패턴을 형성하는 라이트 요청들에 대응하는 데이터는 매우 높은 확률로 핫데이터일 수 있다.
패턴 정보 생성부(140)는 데이터 저장 장치(200)에 대한 라이트 요청들에 존재하는 하나 이상의 패턴들을 분석하고 분석된 패턴들에 대한 패턴 정보(PTI)를 생성할 수 있다. 패턴 정보 생성부(140)에 의해 생성된 패턴 정보(PTI)는 데이터 저장 장치(200)로 전송될 수 있다. 후술될 바와 같이, 데이터 저장 장치(200)는 패턴 정보(PTI)에 근거하여
데이터 저장 장치(200)는 호스트 장치(100)의 라이트 요청에 응답하여, 호스트 장치(100)로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치(200)는 호스트 장치(100)의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치(100)로 제공하도록 구성될 수 있다.
데이터 저장 장치(200)는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
데이터 저장 장치(200)는 컨트롤러(210) 및 비휘발성 메모리 장치(300)를 포함할 수 있다.
컨트롤러(210)는 프로세서(211) 및 메모리(215)를 포함할 수 있다.
프로세서(211)는 데이터 저장 장치(200)의 제반 동작을 제어할 수 있다. 프로세서(211)는 호스트 장치(100)로부터 전송된 라이트 요청에 응답하여 비휘발성 메모리 장치(300)에 데이터를 저장하고, 호스트 장치(100)로부터 전송된 리드 요청에 응답하여 비휘발성 메모리 장치(300)에 저장된 데이터를 리드하여 호스트 장치(100)로 출력할 수 있다.
프로세서(211)는 패턴 식별부(212) 및 패턴 관리부(213)를 포함할 수 있다.
패턴 식별부(212)는 패턴 테이블(216)의 패턴 정보(PTI)에 근거하여 요청 큐(217)에 저장된 라이트 요청들에 대해 패턴 식별 동작을 수행할 수 있다. 패턴 식별부(212)는 요청 큐(217)에서 소정 윈도우 내에 위치한 타겟 라이트 요청들에 대해 패턴 식별 동작을 수행할 수 있다. 패턴 식별부(212)는, 패턴 테이블(216)의 패턴 정보(PTI)에 근거하여, 소정의 패턴들 각각이 타겟 라이트 요청들에 존재하는지 여부를 판단함으로써 패턴 식별 동작을 수행할 수 있다.
패턴 관리부(213)는 패턴 식별부(212)에 의한 패턴 식별 동작의 결과에 따라, 비휘발성 메모리 장치(300)에서 라이트 요청에 대응하는 데이터를 저장할 메모리 영역을 결정할 수 있다. 구체적으로, 패턴 관리부(213)는 라이트 요청들이 패턴으로 식별되었는지 여부 및/또는 패턴이 높은 우선 순위를 가지는지 여부에 근거하여, 제1 메모리 영역(301) 및 제2 메모리 영역(302) 중에서 데이터를 저장할 영역으로 어느 하나를 결정할 수 있다.
한편, 프로세서(211)는 소정 시점에 또는 소정 조건이 만족할 때, 제1 메모리 영역(301)으로부터 제2 메모리 영역(302)으로 데이터를 이동시키기 위한 메모리 관리 동작을 수행할 수 있다.
메모리(215)는 프로세서(211)의 동작 메모리, 버퍼 메모리 또는 캐시 메모리 등의 기능을 수행할 수 있다. 메모리(215)는 동작 메모리로서 프로세서(211)에 의해 구동되는 소프트웨어 프로그램 및 각종 프로그램 데이터를 저장할 수 있다. 메모리(215)는 버퍼 메모리로서 호스트 장치(100) 및 저장 매체 간에 전송되는 데이터를 버퍼링할 수 있다. 메모리(215)는 캐시 메모리로서 캐시 데이터를 임시 저장할 수 있다.
메모리(215)는 패턴 테이블(216) 및 요청 큐(217)를 저장할 수 있다.
패턴 테이블(216)은 라이트 요청들에 존재할 수 있는 패턴들 각각의 패턴 정보(PTI)를 포함할 수 있다. 패턴 테이블(216)은, 예를 들어, 컨트롤러(210)가 호스트 장치(100)와 연결될 때, 부팅할 때 및/또는 업데이트가 필요할 때에 호스트 장치(100)로부터 전송될 수 있다. 또는, 패턴 테이블(216)은 호스트 장치(100)로부터 전송되어 비휘발성 메모리 장치(300)에 저장되고, 컨트롤러(210)가 부팅할 때 및/또는 필요할 때에, 비휘발성 메모리 장치(300)로부터 컨트롤러(210)로 리드될 수 있다.
요청 큐(217)는 호스트 장치(100)로부터 수신되어 비휘발성 메모리 장치(300)에 대해 처리될 라이트 요청들을 저장할 수 있다.
비휘발성 메모리 장치(300)는 컨트롤러(210)의 제어에 따라, 컨트롤러(210)로부터 전송된 데이터를 제1 메모리 영역(301) 또는 제2 메모리 영역(302)에 저장하고, 저장된 데이터를 리드하여 컨트롤러(210)로 전송할 수 있다.
비휘발성 메모리 장치(300)는 제1 메모리 영역(301) 및 제2 메모리 영역(302)을 포함할 수 있다. 비휘발성 메모리 장치(300)는 제1 속도로 제1 메모리 영역(301)을 액세스하고, 제1 속도보다 늦은 제2 속도로 제2 메모리 영역(302)을 액세스할 수 있다. 제1 메모리 영역(301)은, 예를 들어, 메모리 셀 당 저장되는 비트 수가 제2 메모리 영역(302)보다 작을 수 있다.
비휘발성 메모리 장치(300)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory), ReRAM(Resistive Random Access Memory) 또는 EEPROM(Electrically Erasable Programmable Read-Only Memory) 등을 포함할 수 있다.
도1은 데이터 저장 장치(200)가 하나의 비휘발성 메모리 장치(300)를 포함하는 것으로 도시되나, 본 발명의 실시 예는 이에 제한되지 않는다.
본 발명의 실시 예에 따르면, 호스트 장치(100)는 데이터 저장 장치(200)에 대한 라이트 요청들에 대해 패턴 정보(PTI)를 생성하여 데이터 저장 장치(200)로 제공하고, 데이터 저장 장치(200)는 패턴 정보(PTI)에 근거하여 라이트 요청들에서 패턴을 식별하고, 패턴으로 식별된 라이트 요청들에 대응하는 데이터, 즉, 패턴으로 식별된 데이터를, 빠르게 액세스할 수 있는 메모리 영역에 저장함으로써, 데이터 처리 시스템(10)의 동작 성능이 항샹될 수 있다.
도2는 도1의 비휘발성 메모리 장치(300)의 세부적인 구성을 예시적으로 도시한 블록도이다.
비휘발성 메모리 장치(300)는 제어 로직(310), 전압 공급부(320), 인터페이스부(330), 어드레스 디코더(340), 데이터 입출력부(350) 및 메모리 영역(360)을 포함할 수 있다.
제어 로직(310)은 컨트롤러(210)의 제어에 따라 비휘발성 메모리 장치(300)의 제반 동작들을 제어할 수 있다. 제어 로직(310)은 컨트롤러(210)로부터 전송된 커맨드를 인터페이스로부터 전송받고, 커맨드에 응답하여 제어 신호들을 비휘발성 메모리 장치(300)의 내부 유닛들로 전송할 수 있다.
전압 공급부(320)는 제어 로직(310)의 제어에 따라, 비휘발성 메모리 장치(300)의 제반 동작에 필요한 다양한 동작 전압들을 생성할 수 있다. 전압 공급부(320)는, 예를 들어, 라이트 또는 리드 동작들에서 사용될 다양한 전압들을 어드레스 디코더(340)로 공급할 수 있다.
인터페이스부(330)는 컨트롤러(210)와 커맨드 및 어드레스를 포함한 각종 제어 신호들 및 데이터를 주고 받을 수 있다. 인터페이스부(330)는 입력된 각종 제어 신호들 및 데이터를 비휘발성 메모리 장치(300)의 내부 유닛들로 전송할 수 있다.
어드레스 디코더(340)는 메모리 영역(360)에서 액세스될 부분을 선택하기 위해 어드레스를 디코딩할 수 있다. 어드레스 디코더(340)는 디코딩 결과에 따라 워드라인들(WL)을 선택적으로 구동하고, 비트라인들(BL)을 선택적으로 구동하도록 데이터 입출력부(350)를 제어할 수 있다.
데이터 입출력부(350)는 인터페이스부(330)로부터 전송된 데이터를 비트라인들(BL)을 통해 메모리 영역(360)으로 전송할 수 있다. 데이터 입출력부(350)는 메모리 영역(360)으로부터 비트라인들(BL)을 통해 리드된 데이터를 인터페이스부(330)로 전송할 수 있다. 데이터 입출력부(350)는 메모리 영역(360)에 포함된 메모리 셀이 리드 전압에 응답하여 온/오프됨에 따라 형성된 커런트를 센싱하고, 센싱 결과에 따라 메모리 셀로부터 리드된 데이터를 획득할 수 있다.
메모리 영역(360)은 워드라인들(WL)을 통해 어드레스 디코더(340)와 연결될 수 있고, 비트라인들(BL)을 통해 데이터 입출력부(350)와 연결될 수 있다. 메모리 영역(360)은 워드라인들(WL)과 비트라인들(BL)이 교차하는 영역에 각각 배치되고 데이터가 저장되는 복수의 메모리 셀들을 포함할 수 있다. 메모리 영역(360)은 2차원 또는 3차원 구조의 메모리 셀 어레이를 포함할 수 있다. 메모리 영역(360)은 제1 메모리 영역(301) 및 제2 메모리 영역(302)을 포함할 수 있다.
도3은 도1의 패턴 테이블(216)을 예시적으로 도시하는 도면한다.
도3을 참조하면, 패턴 테이블(216)은 패턴들(PT1~PTx) 각각의 패턴 정보(PTI)를 포함할 수 있다. 패턴 정보(PTI)는, 라이트 요청들에서 소정의 패턴을 식별하는 데 사용될 수 있는 식별 정보를 포함할 수 있다. 식별 정보는, 예를 들어, 소정의 패턴과 관련지어진 라이트 요청들의 어드레스들 및/또는 데이터 사이즈들을 포함할 수 있다. 예를 들어, 도3에 도시된 바와 같이, 패턴(PT1)에 관한 식별 정보는 패턴(PT1)에 부합하는 라이트 요청들의 어드레스들(ADDR1~ ADDR3)을 포함할 수 있다.
한편, 단일의 라이트 요청에 관련된 복수의 패턴들이 존재할 수 있고, 따라서, 예를 들어, 두 패턴들(PT1, PT2)의 식별 정보는 동일한 어드레스(ADDR1)를 각각 포함할 수 있다.
그리고, 패턴들(PT1~PTx) 각각에 관련되는 라이트 요청들의 개수는 다양할 수 있다.
상술한 바와 같이, 패턴으로 식별된 데이터는 그렇지 않은 데이터와 비교하여 액세스 빈도가 높을 것이다. 이에 더하여, 패턴들(PT1~PTx) 사이에서도 발생 빈도가 보다 높은 패턴들이 그렇지 않은 패턴들과 구분될 수 있고, 높은 우선 순위가 부여될 수 있다.
실시 예에 따라, 패턴 정보(PTI)는 패턴들(PT1~PTx) 각각의 우선 순위에 관한 우선 순위 정보를 포함할 수 있다. 예를 들어, 도3에 도시된 바와 같이, 패턴(PT1)은 높은 우선 순위를 가지고, 패턴(PT2)은 낮은 우선 순위를 가질 수 있다. 실시 예에 따라, 우선 순위는 하이 및 로우의 이분화된 등급보다 더 세분화된 등급으로 부여될 수 있다. 후술될 바와 같이, 우선 순위 정보는 패턴으로 식별된 데이터를 저장하기 위한 메모리 영역을 결정하는 데 사용될 수 있고, 제1 메모리 영역(301)의 메모리 관리 동작에서 제2 메모리 영역(302)으로 이동시킬 데이터를 선택하는 데 사용될 수 있다.
도4는 도1의 패턴 식별부(212)가 패턴 식별 동작을 수행하는 방법을 예시적으로 도시하는 도면이다.
요청 큐(217)에서 소정 윈도우(WDW) 내에 위치한 타겟 라이트 요청들에 대해 패턴 식별 동작이 수행될 수 있다. 패턴 식별 동작은 패턴 테이블(216)에 근거하여, 윈도우(WDW) 내에 위치한 타겟 라이트 요청들의 일부가 패턴으로 식별되는지 여부를 판단함으로써 수행될 수 있다. 다른 말로 하면, 패턴 식별 동작은 패턴 테이블(216)에 근거하여, 패턴들 각각이 타겟 라이트 요청들에 존재하는지 여부를 판단함으로써 수행될 수 있다.
윈도우(WDW)는 요청 큐(217)에서 패턴을 식별하기 위한 라이트 요청들은 타겟 라이트 요청들로 제한하기 위해 사용될 수 있다. 호스트로부터 수신된 라이트 요청들은 비순차적으로(OUT-OF-ORDER) 요청 큐(217)에 삽입될 수 있고, 따라서, 요청 큐(217)에서 윈도우(WDW)에 의해 한정된 타겟 라이트 요청들에 대해 패턴이 식별될 수 있다. 윈도우(WDW)가 너무 좁게 설정된다면, 비순차적인 라이트 요청들에 존재하는 실제 패턴이 식별되지 못할 수 있고, 윈도우(WDW)가 너무 넓게 설정된다면, 실제 패턴을 구성하지 않는 비순차적인 라이트 요청들이 패턴으로 잘못 식별될 수도 있다. 따라서, 윈도우(WDW)는 호스트 장치 및 데이터 저장 장치(200)의 성능에 따라 적절한 크기로 설정될 수 있다.
도4는 하나의 윈도우(WDW)만을 개시하지만, 실시 예에 따라, 서로 다른 범위의 복수의 윈도우들이 설정될 수 있다.
패턴 식별 동작이 현재 윈도우(WDW) 내에서 완료될 때, 윈도우(WDW)는 요청 큐(217)에서 이동될 수 있다. 다른 말로 하면, 윈도우(WDW)는 패턴 테이블(216)에 근거한 모든 패턴들 각각이 윈도우(WDW) 내에 위치한 라이트 요청들에 존재하는지 여부가 판단된 뒤, 요청 큐(217)에서 이동될 수 있다. 다른 말로 하면, 윈도우(WDW)는 현재 타겟 라이트 요청들에 존재하는 모든 패턴들이 식별된 뒤, 요청 큐(217)에서 이동될 수 있다.
구체적으로, 도4를 참조하면, 패턴 식별 동작이 완료될 때마다 이동함으로써 타이밍들(T1~T4) 각각에 설정된 윈도우(WDW)가 도시된다.
도4를 참조하면, 타이밍(T1)에서, 라이트 요청들(A, D, E)이 패턴(PT1)으로 식별될 수 있다. 윈도우(WDW)(WDW) 내에 존재하는 모든 패턴들이 식별되었다고 판단될 때, 윈도우(WDW)는 최초 라이트 요청을 제외시키고 후속 라이트 요청을 포함하기 위해서 이동할 수 있다.
타이밍(T2)에서, 라이트 요청들(O, P, Q)이 패턴(PT2)으로 식별될 수 있다. 즉, 라이트 요청들(O, P, Q)은 윈도우(WDW)에 동시에 위치하게 될 때, 패턴(PT2)으로 비로소 식별될 수 있다.
타이밍(T3)에서, 라이트 요청(B)은 윈도우(WDW)로부터 제외될 수 있다. 라이트 요청(B)은, 예를 들어, 어떠한 패턴과도 무관할 수 있고, 따라서, 윈도우(WDW)를 벗어날 때까지 어떠한 패턴으로도 식별되지 않을 수 있다.
타이밍(T4)에서, 라이트 요청(C)은 윈도우(WDW)로부터 제외될 수 있다. 라이트 요청(C)은, 예를 들어, 라이트 요청(V)과 함께 패턴(PT3)에 관련되더라도, 라이트 요청(V)과 윈도우(WDW) 내에서 함께 존재하지 않았기 때문에, 패턴(PT3)으로 식별되지 않을 수 있다.
도5a 및 도5b는 패턴 식별 동작의 결과에 따라 제1 메모리 영역(301) 및 제2 메모리 영역(302)에 저장된 데이터를 도시하는 도면들이다.
패턴 관리부(213)는 패턴 식별 동작의 결과에 따라, 라이트 요청에 대응하는 데이터를 어떤 메모리 영역에 저장할 것인지를 결정할 수 있다.
도5a를 참조하면, 패턴 관리부(213)는 라이트 요청들이 패턴으로 식별되었는지 여부에 근거하여, 데이터를 저장할 메모리 영역을 결정할 수 있다. 따라서, 패턴으로 식별된 라이트 요청에 대응하는 데이터, 즉, 패턴으로 식별된 데이터는 제1 메모리 영역(301)에 저장될 수 있다. 그리고, 패턴으로 식별되지 않은 라이트 요청에 대응하는 데이터, 즉, 패턴으로 식별되지 않은 데이터는 제2 메모리 영역(302)에 저장될 수 있다.
도5b를 참조하면, 패턴 관리부(213)는 라이트 요청들이 패턴으로 식별되었는지 여부 및 패턴이 높은 우선 순위를 가지는지 여부에 근거하여, 데이터를 저장할 메모리 영역을 결정할 수 있다. 따라서, 높은 우선 순위를 가진 패턴으로 식별된 데이터는 제1 메모리 영역(301)에 저장될 수 있다. 그리고, 낮은 우선 순위를 가진 패턴으로 식별된 데이터 및 패턴으로 식별되지 않은 데이터는 제2 메모리 영역(302)에 저장될 수 있다.
도6a 내지 도6c는 도1의 컨트롤러(210)의 메모리 관리 동작을 수행하는 예시적인 방법들을 도시하는 도면들이다.
컨트롤러(210)는 제1 메모리 영역(301)에서 빈 영역을 확보하기 위해, 메모리 관리 동작을 수행할 수 있다. 메모리 관리 동작은, 예를 들어, 제1 메모리 영역(301)에서 빈 영역이 더 이상 존재하지 않을 때, 라이트된 영역에 대한 빈 영역의 비율이 임계 값 미만이 될 때, 또는 소정의 시점에 수행될 수 있다. 컨트롤러(210)는 메모리 관리 동작을 통해, 후술될 바와 같이 소정 기준에 따라 선택된 데이터를 제1 메모리 영역(301)으로부터 제2 메모리 영역(302)으로 이동시킬 수 있다.
도6a를 참조하면, 메모리 관리 동작이 수행될 때, 제1 메모리 영역(301)에 저장된 데이터 중 낮은 우선 순위를 가진 데이터가 제2 메모리 영역(302)으로 이동될 수 있다.
도6b를 참조하면, 메모리 관리 동작이 수행될 때, 제1 메모리 영역(301)에 저장된 데이터 중 라이트 시퀀스가 빠른, 즉, 저장된 지 오래된 데이터가 제2 메모리 영역(302)으로 이동될 수 있다.
도6c를 참조하면, 메모리 관리 동작이 수행될 때, 제1 메모리 영역(301)에 저장된 데이터 중 낮은 우선 순위를 가지고, 라이트 시퀀스가 빠른 데이터가 제2 메모리 영역(302)으로 이동될 수 있다.
실시 예에 따라, 컨트롤러(210)는, 상술된 메모리 관리 동작을 위해, 패턴의 우선 순위 및 라이트 시퀀스에 근거하여 제1 메모리 영역(301)에서 선택될 데이터에 대한 리스트를 관리할 수 있다.
도7은 도1의 데이터 저장 장치(200)가 패턴 식별 동작을 수행하는 방법을 예시적으로 도시하는 순서도이다.
단계(S110)에서, 컨트롤러(210)는 호스트 장치(100)로부터 라이트 요청들을 수신할 수 있다. 수신된 라이트 요청들은 요청 큐(217)에 저장될 수 있다.
단계(S120)에서, 컨트롤러(210)는 패턴 정보(PTI)에 근거하여 요청 큐(217)에 저장된 라이트 요청들에 대해 패턴 식별 동작을 수행할 수 있다. 컨트롤러(210)는 요청 큐(217)에서 소정 윈도우 내에 위치한 타겟 라이트 요청들에 대해 패턴 식별 동작을 수행할 수 있다.
단계(S130)에서, 컨트롤러(210)는 패턴 식별 동작을 통해 라이트 요청들이 패턴으로 식별되는지 여부를 판단할 수 있다. 패턴으로 식별되는 경우, 절차는 단계(S140)로 이동할 수 있다. 패턴으로 식별되지 않는 경우, 절차는 단계(S150)로 이동할 수 있다.
단계(S140)에서, 컨트롤러(210)는 패턴으로 식별된 라이트 요청들에 대응하는 데이터를 비휘발성 메모리 장치(300)의 제1 메모리 영역(301)에 저장할 수 있다.
단계(S150)에서, 컨트롤러(210)는 컨트롤러(210)는 패턴으로 식별되지 않은 라이트 요청들에 대응하는 데이터를 비휘발성 메모리 장치(300)의 제2 메모리 영역(302)에 저장할 수 있다.
정리하면, 패턴으로 식별된 데이터를 보다 빠르게 액세스할 수 있는 제1 메모리 영역(301)에 저장함으로써 효율적인 데이터 관리가 가능할 수 있다.
도8은 도1의 데이터 저장 장치(200)가 패턴 식별 동작을 수행하는 방법을 예시적으로 도시하는 순서도이다. 도8에 도시된 방법은 단계(S240)를 더 포함하는 것을 제외하고, 도7에 도시된 방법과 실질적으로 동일할 수 있다.
단계(S240)에서, 컨트롤러(210)는 우선 순위 정보에 근거하여, 라이트 요청들에 존재하는 패턴이 높은 우선 순위를 가지는지 여부를 판단할 수 있다. 패턴이 높은 우선 순위를 가지는 경우, 절차는 단계(S250)로 이동할 수 있다. 패턴이 낮은 우선 순위를 가지는 경우, 절차는 단계(S260)로 이동할 수 있다.
정리하면, 높은 우선 순위를 가지는 패턴으로 식별된 데이터만을 제1 메모리 영역(301)에 저장함으로써 효율적인 메모리 사용이 가능할 수 있다.
도9는 도1의 데이터 저장 장치(200)가 메모리 관리 동작을 수행하는 방법을 예시적으로 도시하는 순서도이다.
단계(S310)에서, 컨트롤러(210)는 제1 메모리 영역(301)에 저장된 데이터가 낮은 우선 순위를 가진 패턴으로 식별되었는지 여부를 판단할 수 있다. 패턴이 낮은 우선 순위를 가지는 경우, 절차는 단계(S320)로 이동할 수 있다. 패턴이 높은 우선 순위를 가지는 경우, 절차는 단계(S340)로 이동할 수 있다.
단계(S320)에서, 컨트롤러(210)는 해당 데이터의 라이트 시퀀스가 빠른지 여부를 판단할 수 있다. 라이트 시퀀스가 빠른 경우 절차는 단계(S330)로 이동할 수 있다. 라이트 시퀀스가 빠르지 않은 경우 절차는 단계(S340)로 이동할 수 있다.
단계(S330)에서, 컨트롤러(210)는 해당 데이터를 제1 메모리 영역(301)으로부터 제2 메모리 영역(302)으로 이동시킬 수 있다.
단계(S340)에서, 컨트롤러(210)는 해당 데이터를 제1 메모리 영역(301)에 유지할 수 있다.
도10은 본 발명의 실시 예에 따른 SSD(1000)를 도시하는 블록도이다.
SSD(1000)는 컨트롤러(1100)와 저장 매체(1200)를 포함할 수 있다.
컨트롤러(1100)는 호스트 장치(1500)와 저장 매체(1200) 사이의 데이터 교환을 제어할 수 있다. 컨트롤러(1100)는 프로세서(1110), 램(1120), 롬(1130), ECC부(1140), 호스트 인터페이스(1150) 및 저장 매체 인터페이스(1160)를 포함할 수 있다.
컨트롤러(1100)는 도1에 도시된 컨트롤러(210)와 실질적으로 유사하게 동작할 수 있다.
프로세서(1110)는 컨트롤러(1100)의 제반 동작을 제어할 수 있다. 프로세서(1110)는 호스트 장치(1500)의 데이터 처리 요청에 따라 저장 매체(1200)에 데이터를 저장하고, 저장 매체(1200)로부터 저장된 데이터를 리드할 수 있다. 프로세서(1110)는 저장 매체(1200)를 효율적으로 관리하기 위해서, 머지 동작 및 웨어 레벨링 동작 등과 같은 SSD(1000)의 내부 동작을 제어할 수 있다.
또한, 프로세서(1110)는 도1에 도시된 프로세서(211)와 실질적으로 유사하게 동작할 수 있다. 프로세서(1110)는 라이트 요청들에 대해 패턴 식별 동작을 수행할 수 있다. 프로세서(1110)는 호스트 장치(1500)로부터 전송된 패턴 정보에 근거하여 라이트 요청들에 대해 패턴 식별 동작을 수행할 수 있다. 프로세서(1110)는 요청 큐에서 소정 윈도우 내에 위치한 타겟 라이트 요청들에 대해 패턴 식별 동작을 수행할 수 있다. 프로세서(1110)는 패턴 식별 동작의 결과에 따라, 비휘발성 메모리 장치에서 라이트 요청에 대응하는 데이터를 저장할 메모리 영역을 결정할 수 있다. 프로세서(1110)는 라이트 요청들이 패턴으로 식별되었는지 여부 및/또는 패턴이 높은 우선 순위를 가지는지 여부에 근거하여, 데이터를 저장할 메모리 영역을 결정할 수 있다. 결과적으로, 프로세서(1110)는 패턴으로 식별된 데이터를 보다 빠르게 액세스할 수 있는 메모리 영역에 저장할 수 있다.
램(1120)은 프로세서(1110)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 램(1120)은 호스트 인터페이스(1150)로부터 전송된 데이터를 저장 매체(1200)에 전달하기 전에 임시 저장할 수 있고. 저장 매체(1200)로부터 전송된 데이터를 호스트 장치(1500)로 전달하기 전에 임시 저장할 수 있다.
롬(1130)은 프로세서(1110)에 의해 리드되는 프로그램 코드를 저장할 수 있다. 프로그램 코드는 프로세서(1110)가 컨트롤러(1100)의 내부 유닛들을 제어하기 위해서 프로세서(1110)에 의해 처리되는 명령들을 포함할 수 있다.
ECC부(1140)는 저장 매체(1200)에 저장될 데이터를 인코딩하고, 저장 매체(1200)로부터 리드된 데이터를 디코딩할 수 있다. ECC부(1140)는 ECC 알고리즘에 따라 데이터에 발생된 에러를 검출하고 정정할 수 있다.
호스트 인터페이스(1150)는 호스트 장치(1500)와 데이터 처리 요청 및 데이터 등을 교환할 수 있다.
저장 매체 인터페이스(1160)는 저장 매체(1200)로 제어 신호 및 데이터를 전송할 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)로부터 데이터를 전송받을 수 있다. 저장 매체 인터페이스(1160)는 저장 매체(1200)와 복수의 채널들(CH0~CHn)을 통해 연결될 수 있다.
저장 매체(1200)는 복수의 비휘발성 메모리 장치들(NVM0~NVMn)을 포함할 수 있다. 복수의 비휘발성 메모리 장치들(NVM0~NVMn) 각각은 컨트롤러(1100)의 제어에 따라 라이트 동작 및 리드 동작을 수행할 수 있다.
도11은 본 발명의 실시 예에 따른 데이터 처리 시스템(2000)을 도시하는 블록도이다.
데이터 처리 시스템(2000)은 메인 프로세서(2100), 메인 메모리 장치(2200), 데이터 저장 장치(2300) 및 입출력 장치(2400)를 포함할 수 있다. 데이터 처리 시스템(2000)의 내부 유닛들은 시스템 버스(2500)를 통해서 데이터 및 제어 신호 등을 주고받을 수 있다.
메인 프로세서(2100)는 데이터 처리 시스템(2000)의 제반 동작을 제어할 수 있다. 메인 프로세서(2100)는, 예를 들어, 마이크로프로세서와 같은 중앙 처리 장치일 수 있다. 메인 프로세서(2100)는 운영 체제, 애플리케이션 및 장치 드라이버 등의 소프트웨어들을 메인 메모리 장치(2200) 상에서 수행할 수 있다.
메인 프로세서(2100)는 도1의 패턴 정보 생성부(140)를 포함할 수 있다. 즉, 메인 프로세서(2100)는 데이터 저장 장치(2300)에 대한 라이트 요청들에 존재하는 하나 이상의 패턴들을 분석하고, 분석된 패턴들에 대한 패턴 정보를 생성하여 데이터 저장 장치(2300)로 전송할 수 있다.
메인 메모리 장치(2200)는 메인 프로세서(2100)에 의해 사용되는 프로그램 및 프로그램 데이터를 저장할 수 있다. 메인 메모리 장치(2200)는 데이터 저장 장치(2300) 및 입출력 장치(2400)로 전송될 데이터를 임시 저장할 수 있다.
데이터 저장 장치(2300)는 컨트롤러(2310) 및 저장 매체(2320)를 포함할 수 있다. 데이터 저장 장치(2300)는 도1의 데이터 저장 장치(200)와 실질적으로 유사하게 구성되고 동작할 수 있다.
입출력 장치(2400)는 사용자로부터 데이터 처리 시스템(2000)을 제어하기 위한 명령을 입력받거나 처리된 결과를 사용자에게 제공하는 등 사용자와 정보를 교환할 수 있는 키보드, 스캐너, 터치스크린, 스크린 모니터, 프린터 및 마우스 등을 포함할 수 있다.
실시 예에 따라, 데이터 처리 시스템(2000)은 LAN(Local Area Network), WAN(Wide Area Network) 및 무선 네트워크 등의 네트워크(2600)를 통해 적어도 하나의 서버(2700)와 통신할 수 있다. 데이터 처리 시스템(2000)은 네트워크(2600)에 접속하기 위해서 네트워크 인터페이스(미도시)를 포함할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 처리 시스템 100: 호스트 장치
110: 운영 체제 120: 애플리케이션
130: 파일 시스템 140: 패턴 정보 생성부
200: 데이터 저장 장치 210: 컨트롤러
211: 프로세서 212: 패턴 식별부
213: 패턴 관리부 215: 메모리
216: 패턴 테이블 217: 요청 큐
300: 비휘발성 메모리 장치 301: 제1 메모리 영역
302: 제2 메모리 영역

Claims (33)

  1. 제1 및 제2 메모리 영역들을 포함하는 비휘발성 메모리 장치; 및
    라이트 요청들을 요청 큐에 저장하고, 하나 이상의 패턴들에 대한 패턴 정보에 근거하여, 상기 요청 큐의 소정 윈도우 내에서만 상기 패턴들을 식별하는 패턴 식별 동작을 수행하고, 상기 패턴 식별 동작의 결과에 따라 상기 라이트 요청들에 대응하는 데이터를 상기 제1 및 제2 메모리 영역들 중 어느 하나에 저장하도록 구성된 컨트롤러를 포함하되,
    상기 패턴들 각각은, 발생 패턴에 근거하여 관련지어진 둘 이상의 라이트 요청들로 구성되는 데이터 저장 장치.
  2. 삭제
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는, 상기 패턴들 각각이 상기 윈도우에 존재하는지 여부를 판단함으로써 상기 패턴 식별 동작을 수행하는 데이터 저장 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는, 상기 요청 큐에서 상기 윈도우를 이동시켜 상기 패턴 식별 동작을 반복하고,
    상기 윈도우와 이동된 윈도우는 부분적으로 오버랩되는, 데이터 저장 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는, 상기 패턴들 중 어느 하나로 식별된 라이트 요청들에 대응하는 데이터를 상기 제1 메모리 영역에 저장하는 데이터 저장 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는, 상기 패턴들 중 어느 하나로도 식별되지 않은 라이트 요청에 대응하는 데이터를 상기 제2 메모리 영역에 저장하는 데이터 저장 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는, 상기 패턴들 중 어느 하나로 식별된 라이트 요청들에 대응하는 데이터를 상기 제2 메모리 영역에 저장하되, 상기 패턴들 중 상기 어느 하나는 우선 순위 정보에 근거하여 낮은 우선 순위를 가지는 데이터 저장 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 컨트롤러는, 우선 순위 정보 및 라이트 시퀀스에 근거하여, 상기 제1 메모리 영역에 저장된 데이터를 상기 제2 메모리 영역으로 이동시키는 데이터 저장 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 패턴들 각각의 상기 패턴 정보는, 상기 발생 패턴에 근거하여 관련지어진 상기 둘 이상의 라이트 요청들에 대응하는 어드레스들 및 데이터 사이즈들 중 적어도 하나를 포함하는 데이터 저장 장치.
  10. 삭제
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 비휘발성 메모리 장치는 제1 속도로 상기 제1 메모리 영역을 액세스하고, 상기 제1 속도보다 늦은 제2 속도로 상기 제2 메모리 영역을 액세스하는 데이터 저장 장치.
  12. 라이트 요청들을 요청 큐에 저장하는 단계;
    하나 이상의 패턴들에 대한 패턴 정보에 근거하여, 상기 요청 큐의 소정 윈도우 내에서만 상기 패턴들을 식별하는 패턴 식별 동작을 수행하는 단계; 및
    상기 패턴 식별 동작의 결과에 따라, 상기 라이트 요청들에 대응하는 데이터를 저장하기 위해 제1 및 제2 메모리 영역들 중 어느 하나를 선택하는 단계를 포함하되,
    상기 패턴들 각각은, 발생 패턴에 근거하여 관련지어진 둘 이상의 라이트 요청들로 구성되는 데이터 저장 장치의 동작 방법.
  13. 삭제
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 패턴 식별 동작은, 상기 패턴들 각각이 상기 윈도우에 존재하는지 여부를 판단함으로써 수행되는 데이터 저장 장치의 동작 방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 요청 큐에서 상기 윈도우를 이동시켜 상기 패턴 식별 동작을 반복하는 단계를 더 포함하고,
    상기 윈도우와 이동된 윈도우는 부분적으로 오버랩되는, 데이터 저장 장치의 동작 방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 패턴들 중 어느 하나로 식별된 라이트 요청들에 대응하는 데이터를 상기 제1 메모리 영역에 저장하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 패턴들 중 어느 하나로도 식별되지 않은 라이트 요청에 대응하는 데이터를 상기 제2 메모리 영역에 저장하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 패턴들 중 어느 하나로 식별된 라이트 요청들에 대응하는 데이터를 상기 제2 메모리 영역에 저장하는 단계를 더 포함하되, 상기 패턴들 중 상기 어느 하나는 우선 순위 정보에 근거하여 낮은 우선 순위를 가지는, 데이터 저장 장치의 동작 방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    우선 순위 정보 및 라이트 시퀀스에 근거하여, 상기 제1 메모리 영역에 저장된 데이터를 상기 제2 메모리 영역으로 이동시키는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 패턴들 각각의 상기 패턴 정보는, 상기 발생 패턴에 근거하여 관련지어진 상기 둘 이상의 라이트 요청들에 대응하는 어드레스들 및 데이터 사이즈들 중 적어도 하나를 포함하는 데이터 저장 장치의 동작 방법.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 패턴 정보를 호스트 장치로부터 수신하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 제1 메모리 영역은 제1 속도로 액세스되고, 상기 제2 메모리 영역은 상기 제1 속도보다 늦은 제2 속도로 액세스되는 데이터 저장 장치의 동작 방법.
  23. 샘플 라이트 요청들에 존재하는 하나 이상의 패턴들을 분석함으로써 상기 패턴들에 대한 패턴 정보를 생성하도록 구성된 호스트 장치; 및
    제1 및 제2 메모리 영역들을 포함하는 비휘발성 메모리 장치; 및 컨트롤러를 포함하는 데이터 저장 장치를 포함하되,
    상기 컨트롤러는, 상기 호스트 장치로부터 전송된 라이트 요청들을 요청 큐에 저장하고, 상기 패턴 정보에 근거하여, 상기 요청 큐의 소정 윈도우 내에서만 상기 패턴들을 식별하는 패턴 식별 동작을 수행하고, 상기 패턴 식별 동작의 결과에 따라 상기 라이트 요청들에 대응하는 데이터를 상기 제1 및 제2 메모리 영역들 중 어느 하나에 저장하고,
    상기 패턴들 각각은, 발생 패턴에 근거하여 관련지어진 둘 이상의 라이트 요청들로 구성되는 데이터 처리 시스템.
  24. 삭제
  25. ◈청구항 25은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 컨트롤러는, 상기 패턴들 각각이 상기 윈도우에 존재하는지 여부를 판단함으로써 상기 패턴 식별 동작을 수행하는 데이터 처리 시스템.
  26. ◈청구항 26은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 컨트롤러는, 상기 요청 큐에서 상기 윈도우를 이동시켜 상기 패턴 식별 동작을 반복하고,
    상기 윈도우와 이동된 윈도우는 부분적으로 오버랩되는, 데이터 처리 시스템.
  27. ◈청구항 27은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 컨트롤러는, 상기 패턴들 중 어느 하나로 식별된 라이트 요청들에 대응하는 데이터를 상기 제1 메모리 영역에 저장하는 데이터 처리 시스템.
  28. ◈청구항 28은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 컨트롤러는, 상기 패턴들 중 어느 하나로도 식별되지 않은 라이트 요청에 대응하는 데이터를 상기 제2 메모리 영역에 저장하는 데이터 처리 시스템.
  29. ◈청구항 29은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 컨트롤러는, 상기 패턴들 중 어느 하나로 식별된 라이트 요청들에 대응하는 데이터를 상기 제2 메모리 영역에 저장하되, 상기 패턴들 중 상기 어느 하나는 우선 순위 정보에 근거하여 낮은 우선 순위를 가지는 데이터 처리 시스템.
  30. ◈청구항 30은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 컨트롤러는, 우선 순위 정보 및 라이트 시퀀스에 근거하여, 상기 제1 메모리 영역에 저장된 데이터를 상기 제2 메모리 영역으로 이동시키는 데이터 처리 시스템.
  31. ◈청구항 31은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 패턴들 각각의 상기 패턴 정보는, 상기 발생 패턴에 근거하여 관련지어진 상기 둘 이상의 라이트 요청들에 대응하는 어드레스들 및 데이터 사이즈들 중 적어도 하나를 포함하는 데이터 처리 시스템.
  32. ◈청구항 32은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 컨트롤러는 상기 패턴 정보를 상기 호스트 장치로부터 수신하는 데이터 처리 시스템.
  33. ◈청구항 33은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 비휘발성 메모리 장치는 제1 속도로 상기 제1 메모리 영역을 액세스하고, 상기 제1 속도보다 늦은 제2 속도로 상기 제2 메모리 영역을 액세스하는 데이터 처리 시스템.
KR1020160036149A 2016-03-25 2016-03-25 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템 KR102523967B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160036149A KR102523967B1 (ko) 2016-03-25 2016-03-25 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
US15/233,760 US10037151B2 (en) 2016-03-25 2016-08-10 Data storage device performing pattern identification operation, operating method thereof, and data processing system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160036149A KR102523967B1 (ko) 2016-03-25 2016-03-25 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템

Publications (2)

Publication Number Publication Date
KR20170111196A KR20170111196A (ko) 2017-10-12
KR102523967B1 true KR102523967B1 (ko) 2023-04-21

Family

ID=59898704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160036149A KR102523967B1 (ko) 2016-03-25 2016-03-25 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템

Country Status (2)

Country Link
US (1) US10037151B2 (ko)
KR (1) KR102523967B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170147B2 (en) 2016-11-22 2019-01-01 International Business Machines Corporation Moving cartridges within a shuttle complex
KR102535627B1 (ko) * 2018-03-28 2023-05-24 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7657706B2 (en) 2003-12-18 2010-02-02 Cisco Technology, Inc. High speed memory and input/output processor subsystem for efficiently allocating and using high-speed memory and slower-speed memory
WO2014010763A1 (ko) 2012-07-11 2014-01-16 한양대학교 산학협력단 쓰기 데이터 패턴 인식에 의한 플래시 메모리 관리 장치 및 방법
JP2016500889A (ja) 2012-11-05 2016-01-14 クアルコム，インコーポレイテッド ダイナミックメモリ電力管理のためのシステムおよび方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903454A (en) * 1991-12-23 1999-05-11 Hoffberg; Linda Irene Human-factored interface corporating adaptive pattern recognition based controller apparatus
JP2004013504A (ja) * 2002-06-06 2004-01-15 Univ Hiroshima パターン認識システム、このシステムに用いられる連想メモリ装置及びパターン認識処理方法
JP2005190429A (ja) * 2003-12-26 2005-07-14 Hiroshima Univ 参照データ認識・学習方法及びパターン認識システム
US7240170B2 (en) * 2004-02-25 2007-07-03 Analog Devices, Inc. High/low priority memory
US20080288436A1 (en) * 2007-05-15 2008-11-20 Harsha Priya N V Data pattern matching to reduce number of write operations to improve flash life
JP2009122829A (ja) * 2007-11-13 2009-06-04 Sony Corp 情報処理装置、情報処理方法、およびプログラム
US7849275B2 (en) * 2007-11-19 2010-12-07 Sandforce, Inc. System, method and a computer program product for writing data to different storage devices based on write frequency
US8725927B2 (en) * 2008-10-15 2014-05-13 Micron Technology, Inc. Hot memory block table in a solid state storage device
KR101795629B1 (ko) * 2011-02-15 2017-11-13 삼성전자주식회사 호스트에서 파일 시스템 관리 방법 및 상기 방법을 수행할 수 있는 장치들
US9218133B2 (en) * 2012-08-17 2015-12-22 Spectra Logic, Corp Data deduplication in a removable storage device
US8949483B1 (en) * 2012-12-28 2015-02-03 Emc Corporation Techniques using I/O classifications in connection with determining data movements
KR20150049772A (ko) * 2013-10-31 2015-05-08 에스케이하이닉스 주식회사 데이터 처리 시스템 및 그것의 동작 방법
US10656840B2 (en) * 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
KR102595233B1 (ko) * 2016-03-24 2023-10-30 에스케이하이닉스 주식회사 데이터 처리 시스템 및 그것의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7657706B2 (en) 2003-12-18 2010-02-02 Cisco Technology, Inc. High speed memory and input/output processor subsystem for efficiently allocating and using high-speed memory and slower-speed memory
WO2014010763A1 (ko) 2012-07-11 2014-01-16 한양대학교 산학협력단 쓰기 데이터 패턴 인식에 의한 플래시 메모리 관리 장치 및 방법
JP2016500889A (ja) 2012-11-05 2016-01-14 クアルコム，インコーポレイテッド ダイナミックメモリ電力管理のためのシステムおよび方法

Also Published As

Publication number Publication date
KR20170111196A (ko) 2017-10-12
US20170277445A1 (en) 2017-09-28
US10037151B2 (en) 2018-07-31

Similar Documents

Publication Publication Date Title
CN107025185B (zh) 数据存储装置及其操作方法
TWI711965B (zh) 資料儲存裝置及其操作方法
TWI703436B (zh) 資料儲存裝置及其操作方法
CN110032333B (zh) 存储器***及其操作方法
CN108153680B (zh) 数据存储装置及其操作方法
CN106558332B (zh) 数据处理器件及其操作方法
US9898199B2 (en) Data storage device and operating method thereof
US10346052B2 (en) Memory system with priority processing and operating method thereof
CN108415663B (zh) 数据存储装置的操作方法
US10083114B2 (en) Data storage device and operating method thereof
KR102558947B1 (ko) 데이터 저장 장치
CN107025942B (zh) 非易失性存储器装置及包括其的数据存储装置的操作方法
US20190079830A1 (en) Data storage device and operating method thereof
US20190251035A1 (en) Data storage device and operating method thereof
CN112749101A (zh) 控制器和存储器***
US20170357466A1 (en) Data storage device and operating method thereof
CN107229581B (zh) 数据存储装置及其操作方法
CN107045484B (zh) 数据存储装置
KR102523967B1 (ko) 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
KR20170139730A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170006976A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102507769B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US20170109047A1 (en) Data storage device and operating method thereof
KR102523965B1 (ko) 데이터 저장 장치
KR20180093152A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant