KR102522533B1

KR102522533B1 - 유기전계 발광소자 및 그 제조방법

Info

Publication number: KR102522533B1
Application number: KR1020150191531A
Authority: KR
Inventors: 황예진; 강승희; 권마르딘
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-12-31
Filing date: 2015-12-31
Publication date: 2023-04-17
Also published as: KR20170080224A

Abstract

본 발명은 다수의 화소영역을 포함하는 표시부와 이 표시부 외측으로 베젤부가 정의된 기판과, 상기 기판의 표시부에 구비된 다수의 박막 트랜지스터와, 상기 기판의 베젤부에 구비된 크랙 방지댐과, 상기 다수의 박막 트랜지스터와 크랙 방지댐을 포함한 기판 전면에 구비된 패시베이션막과, 상기 패시베이션막 상에 구비되고 상기 박막 트랜지스터의 드레인 전극을 노출시키는 평탄화막과, 상기 드레인 전극과 접속되는 제1 전극와 이 제1 전극 위에 구비된 유기발광층 및 캐소드 전극을 포함하는 유기전계 발광소자를 제공한다.

Description

유기전계 발광소자 및 그 제조방법{ORGANIC ELECTROLUMINESCENT DEVICE AND METHOD FOR FABRICATING THE SAME}

본 발명은 유기전계 발광소자(Organic Light Emitting Diode Device, 이하 "OLED"라 칭함)에 관한 것으로서, 특히 외부로부터의 충격으로 인해 베젤부에 발생하는 크랙(crack)을 방지할 수 있는 유기전계 발광소자 및 그 제조방법에 관한 것이다.

평판 디스플레이(FPD: Flat Panel Display) 중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한, 스스로 빛을 내는 자체 발광형이기 때문에 명암 대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(μs) 정도로 동화상 구형이 쉽고, 시야각의 제한이 없으며, 저온에서도 안정적이고, 직류 5 내지 15 V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.

또한, 상기 유기전계 발광소자의 제조공정은 증착(Deposition) 및 인캡슐레이션(encapsulation) 장비가 전부라고 할 수 있기 때문에 제조 공정이 매우 단순하다.

이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 매트릭스 타입으로 나뉘어지는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하며, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.

그러나, 액티브 매트릭스 방식에서는, 화소영역을 온(on)/오프(off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor; TFT)가 각 화소영역별로 위치하고, 이러한 스위칭 박막트랜지스터와 연결되며 구동 박막트랜지스터가 전원배선 및 유기전계 발광 다이오드와 연결되며, 각 화소영역별로 형성되고 있다.

이때, 상기 구동 박막트랜지스터와 연결된 제1 전극은 화소영역 단위로 온(on)/오프(off)되고, 상기 제1 전극과 대향하는 제2 전극은 공통전극의 역할을 함으로써 이들 두 전극 사이에 개재된 유기 발광층과 더불어 상기 유기전계 발광 다이오드를 이룬다.

이러한 특징을 갖는 액티브 매트릭스 방식에서는 화소영역에 인가되는 전압이 스토리지 커패시터(Cst)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동한다.

따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다.

도 1은 종래기술에 따른 유기전계 발광소자의 개략적인 평면도이다.

도 2는 종래기술에 따른 유기전계 발광소자의 단면도이다.

도 1 및 2를 참조하면, 종래기술에 따른 유기전계 발광소자(10)는 기판(미도시, 도 2의 11 참조)에 정의되어 있는 표시부(AA: Active Area)과, 이 표시부 (AA) 외곽에 정의되어 있는 베젤부(BA: Bezel Area)로 구성된다.

그리고, 표시부(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(미도시, 도 2의 P 참조)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.

상기 다수의 각 화소영역(P)에는 스위칭 박막 트랜지스터(미도시) 및 구동 박막 트랜지스터(DTr)가 형성되어 있다.

그리고, 종래기술에 따른 유기전계 발광소자(10)는 구동 박막 트랜지스터 (DTr)와 유기전계 발광소자(E)가 형성된 기판(11)이 보호필름(미도시)에 의해 인캡슐레이션(encapsulation)되어 있다.

이와 같은 종래기술에 따른 유기전계 발광소자에 대해 좀 더 구체적으로 설명하면, 도 2에 도시된 바와 같이, 유기막(PI: polyimide)으로 구성된 기판(11) 상에는 무기 절연물질로 구성된 버퍼층(12)이 형성되어 있으며, 상기 버퍼층(12)에는 스위칭 박막 트랜지스터(미도시) 및 구동 박막 트랜지스터(DTr)과 함께, 다수의 구동회로배선(GIP) 및 접지배선(GND) 등이 형성되어 있다. 이때, 상기 구동회로배선 (GIP) 및 접지배선(GND) 등은 상기 베젤부(BA)에 있는 기판(11) 상에 형성된다.

상기 구동 박막 트랜지스터(DTr)는, 도면에는 도시하지 않았지만, 반도체층(미도시)과 무기 절연물질로 구성된 게이트 절연막(미도시) 및, 상기 반도체층 상의 게이트 절연막 상에 형성된 게이트 전극(미도시)과, 이 게이트 전극을 포함한 게이트 절연막 상에 형성되며 무기 절연물질로 구성된 층간 절연막(미도시)과, 이 층간 절연막 상에 형성되고 서로 이격되는 소스전극 및 드레인 전극(미도시)으로 이루어진다.

그리고, 구동 박막 트랜지스터(DTr) 및 스위칭 박막 트랜지스터(미도시) 위로는 상기 구동 박막 트랜지스터(DTr)의 드레인 전극을 노출시키는 드레인 콘택홀(미도시)을 갖는 무기 절연물질로 구성된 패시베이션막(13) 및 유기 절연물질로 구성된 평탄화 막(15)이 적층되어 있다.

상기 유기 평탄화 막(15) 위로는 상기 구동 박막 트랜지스터(DTr)의 드레인 전극(미도시)과 상기 드레인 콘택홀(미도시)을 통해 접촉되며, 각 화소영역(P) 별로 분리된 형태를 가지는 애노드(anode)인 제1 전극(19)이 형성되어 있다.

그리고, 상기 제1 전극(19) 위로 각 화소영역(P)을 분리 형성하는 뱅크막 (21)이 형성되어 있다. 이때, 상기 뱅크막(21)은 인접하는 화소영역(P)들 사이에 배치되어 있다. 이때, 상기 뱅크막(21)은 인접하는 화소영역(P)들 사이뿐만 아니라, 그 일부(21)는 패널 외곽부, 즉 베젤부(BA)에도 형성되어 있다.

상기 뱅크막(21)으로 둘러싸인 각 화소영역(P) 내의 상기 제1 전극(19) 위로는 각각 적, 녹 및 청색을 발광하는 유기 발광층(23)이 형성되어 있다.

그리고, 상기 유기 발광층(23)과 상기 뱅크막(21)의 상부에는 상기 표시부 (AA) 및 베젤부(BA) 전면에 캐소드(cathode)인 제2 전극(25)이 형성되어 있다. 이때, 상기 제1 전극(19)과 제2 전극(25) 및 이들 두 전극(19, 25) 사이에 개재된 유기 발광층(23)은 유기전계 발광 다이오드(E)를 이룬다.

상기 제2 전극(25)을 포함한 기판 전면에는 투습을 방지하기 위한 절연막으로 제1 패시베이션막(27)이 형성되어 있다.

그리고, 상기 제1 패시베이션막(27) 상의 표시부(AA)에는 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(29)이 형성되어 있다.

상기 유기막(29)을 포함한 상기 제1 패시베이션막(27) 상에는 상기 유기막 (29)을 통해 수분이 침투되는 것을 차단하기 위해 제2 패시베이션막(31)이 추가로 형성되어 있다.

도면에는 도시하지 않았지만, 상기 제2 패시베이션막(31)을 포함한 기판 전면에는 상기 유기발광 다이오드(E)의 인캡슐레이션 및 상부 투습을 방지하기 위한 보호 필름(barrier film)(미도시)이 대향하여 위치하게 되는데, 상기 기판(11)과 보호 필름(미도시) 사이에는 점착제(Press Senstive Adhesive; 이하 PSA라 침함) (미도시)가 공기층 없이 상기 기판(11) 및 보호필름(미도시)과 완전 밀착되어 개재되어 있다. 이때, 상기 제2 패시베이션막(31), 점착제(미도시) 및 보호필름(미도시)은 페이스 씰(face seal) 구조를 이룬다.

이렇게 점착제(미도시)에 의해 상기 기판(11)과 보호필름(barrier film) (미도시)이 고정되어 패널 상태를 이룸으로써 종래기술에 따른 유기전계 발광소자(10)가 구성된다.

이와 같이, 종래기술에 따른 유기전계 발광소자는 기존의 디스플레이장치와는 달리 기판 역할을 하였던 글라스(glass)가 제거되기 때문에 유기막(PI: polyimide)이 기판으로 사용되며, 이 기판 위에 무기 절연물질로 구성된 버퍼층과 그 위에 박막 트랜지스터이 적층되고, 박막 트랜지스터 위에는 유기전계 발광다이오드를 보호하기 위한 무기 절연물질로 구성된 패시베이션막 등이 형성된다.

도 3은 종래기술에 따른 유기전계 발광소자의 베젤부에서의 크랙 발생에 대해 개략적으로 나타낸 도면이다.

그러나, 이와 같은 구성으로 된 유기전계 발광소자인 경우, 도 3에서와 같이, 유기전계 발광소자의 패널 가장자리부(PE)가 외부 충격을 받게 되면 무기막에 크랙(crack)이 발생하여 박막 트랜지스터 부분까지 전파되게 된다. 특히, 유기전계 발광소자의 패널 가장자리부(PE)가 외부 충격을 받게 되면 무기막을 통해 플렉서블 디스플레이(Flexible Display)의 배선 및 평탄화막 등에 크랙(crack)이 전파되게 된다.

따라서, 외부 충격에 의한 크랙 발생으로 인해 화면 이상 등의 불량을 초래하여 수율 저하 및 비용 증가의 원인이 된다.

본 발명의 목적은 유기전계 발광소자의 베젤부에 있는 무기막을 분리시켜 외부 충격에 의해 크랙이 무기막을 통해 유기전계 발광소자의 배선 및 평탄화막 등에 전파되는 것을 방지할 수 있는 유기전계 발광소자 및 그 제조방법을 제공하는 것이다.

전술한 과제를 해결하기 위하여, 일 측면에서, 본 발명은 다수의 화소영역을 포함하는 표시부와 이 표시부 외측으로 베젤부가 정의된 기판과, 상기 기판의 표시부에 구비된 다수의 박막 트랜지스터와, 상기 기판의 베젤부에 구비된 크랙 방지댐과, 상기 다수의 박막 트랜지스터와 크랙 방지댐을 포함한 기판 전면에 구비된 패시베이션막과, 상기 패시베이션막 상에 구비되고 상기 박막 트랜지스터들의 드레인 전극을 노출시키는 평탄화막과, 상기 드레인 전극과 접속되는 유기발광 다이오드를 포함하는 유기전계 발광소자를 제공할 수 있다.

이러한 본 발명에 따른 유기전계 발광소자에 있어서, 상기 크랙 방지댐은 기판의 베젤부에 상기 표시부를 감싸도록 일체로 구비될 수 있다.

이러한 본 발명에 따른 유기전계 발광소자에 있어서, 상기 크랙 방지댐은 적어도 하나 이상일 수 있다.

이러한 본 발명에 따른 유기전계 발광소자에 있어서, 상기 크랙 방지댐은 기판의 베젤부에 상기 표시부를 감싸도록 바(bar) 형태로 다수 개가 일정 간격을 두고 구비될 수 있다.

이러한 본 발명에 따른 유기전계 발광소자에 있어서, 상기 바 형태의 다수의 크랙 방지댐은 적어도 1열 이상으로 배열될 수 있다.

이러한 본 발명에 따른 유기전계 발광소자에 있어서, 상기 바 형태의 다수의 크랙 방지댐은 2열 이상으로 배열된 경우에, 지그 재그 형태로 서로 엇갈리게 배열될 수 있다.

이러한 본 발명에 따른 유기전계 발광소자에 있어서, 상기 크랙 방지댐은 무기 절연물질로 이루어진 버퍼층과 게이트 절연막 및 층간 절연막의 적층 구조일 수 있다.

이러한 본 발명에 따른 유기전계 발광소자에 있어서, 상기 크랙 방지댐 상부에는 더미 뱅크막이 구비되거나, 또는 더미 평탄화막과 더미 뱅크막의 적층 구조가 구비될 수 있다.

이러한 본 발명에 따른 유기전계 발광소자에 있어서, 상기 크랙 방지댐 사이의 영역에는 더미 뱅크막이 구비되거나 또는, 더미 평탄화막 및 더미 뱅크막의 적층 구조가 구비될 수 있다.

전술한 과제를 해결하기 위하여, 다른 측면에서, 본 발명은 다수의 화소영역을 포함하는 표시부와 이 표시부 외측으로 베젤부가 정의된 기판을 제공하는 단계와, 상기 기판의 표시부에 다수의 박막 트랜지스터를 형성하는 단계와, 상기 기판의 베젤부에 크랙 방지댐을 형성하는 단계와 상기 다수의 박막 트랜지스터와 크랙 방지댐을 포함한 기판 전면에 패시베이션막을 형성하는 단계와, 상기 패시베이션막 상에 평탄화막을 형성하는 단계와, 상기 평탄화막 및 그 하부의 패시베이션막에 상기 박막 트랜지스터들의 드레인 전극을 노출시키는 드레인 콘택홀을 형성하는 단계와, 상기 드레인 전극을 통해 상기 드레인 전극과 접속되는 유기발광 다이오드를 형성하는 단계를 포함하는 유기전계 발광소자 제조방법을 제공할 수 있다.

이러한 본 발명에 따른 유기전계 발광소자 제조방법에 있어서, 상기 크랙 방지댐은 기판의 베젤부에 상기 표시부를 감싸도록 일체로 구비될 수 있다.

이러한 본 발명에 따른 유기전계 발광소자 제조방법에 있어서, 상기 크랙 방지댐은 적어도 하나 이상일 수 있다.

이러한 본 발명에 따른 유기전계 발광소자 제조방법에 있어서, 상기 크랙 방지댐은 기판의 베젤부에 상기 표시부를 감싸도록 바(bar) 형태로 다수 개가 일정 간격을 두고 구비될 수 있다.

이러한 본 발명에 따른 유기전계 발광소자 제조방법에 있어서, 상기 바 형태의 다수의 크랙 방지댐은 적어도 1열 이상으로 배열될 수 있다.

이러한 본 발명에 따른 유기전계 발광소자 제조방법에 있어서, 상기 바 형태의 다수의 크랙 방지댐은 2열 이상으로 배열된 경우에, 지그 재그 형태로 서로 엇갈리게 배열될 수 있다.

이러한 본 발명에 따른 유기전계 발광소자 제조방법에 있어서, 상기 크랙 방지댐은 무기 절연물질로 이루어진 버퍼층과 게이트 절연막 및 층간 절연막의 적층 구조일 수 있다.

이러한 본 발명에 따른 유기전계 발광소자 제조방법에 있어서, 상기 크랙 방지댐 상부에는 더미 뱅크막이 구비되거나, 또는 더미 평탄화막과 더미 뱅크막의 적층 구조가 구비될 수 있다.

이러한 본 발명에 따른 유기전계 발광소자 제조방법에 있어서, 상기 크랙 방지댐 사이의 영역에는 더미 뱅크막이 구비되거나 또는, 더미 평탄화막 및 더미 뱅크막의 적층 구조가 구비될 수 있다.

본 발명에 따른 유기전계 발광소자는 외부 충격 등에 의해 크랙이 발생할 수 있는 패널의 베젤부 가장자리부에 있는 무기막을 제거함은 물론 베젤부에 있는 무기막 일부를 분리하여 크랙 방지댐을 형성함으로써 이 크랙 방지댐을 통해 외부 충격에 의한 크랙이 발생하는 것을 방지하거나, 또는 크랙이 발생하더라도 베젤부에 있는 다수의 크랙 방지댐이 분리 형성되어 있음으로써 크랙이 표시부쪽으로 전파되는 것을 미연에 차단할 수 있다.

그리고, 본 발명은 기판의 베젤부에 무기질로 구성된 크랙 방지댐을 형성하여 외부 충격에 의한 크랙 발생을 미연에 방지하고 차단함으로써 크랙 발생으로 인한 불량을 저감시킬 수 있다.

도 1은 종래기술에 따른 유기전계 발광소자의 개략적인 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 종래기술에 따른 유기전계 발광소자의 단면도이다.
도 3은 종래기술에 따른 유기전계 발광소자의 베젤부에서의 크랙 발생에 대해 개략적으로 나타낸 도면이다.
도 4a는 본 발명에 따른 유기전계 발광소자의 크랙 방지댐의 일 실시 예를 개략적으로 나타낸 평면도이다.
도 4b는 본 발명에 따른 유기전계 발광소자의 크랙 방지댐의 다른 실시 예를 개략적으로 나타낸 평면도이다.
도 5는 도 4a의 Ⅴ-Ⅴ선에 따른 단면도로서, 본 발명의 일 실시 예에 따른 유기전계 발광소자의 단면도이다.
도 6은 도 6의 A부의 확대 단면도로서, 본 발명의 일 실시 예에 따른 유기전계 발광소자의 베젤부의 단면을 개략적으로 나타낸 도면이다.
도 7a 내지 7h는 본 발명의 일 실시 예에 따른 유기전계 발광소자의 제조 공정 단면도들이다.
도 8은 본 발명의 다른 실시 예에 따른 유기전계 발광소자의 단면도로서, 크랙 방지댐 상부에 더미 뱅크막이 구비된 구조를 나타낸 도면이다.
도 9는 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자의 단면도로서, 크랙 방지댐 상부에 더미 평탄화막 및 더미 뱅크막이 적층된 구조를 나타낸 도면이다.
도 10은 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자의 단면도로 서, 크랙 방지막 사이에 더미 뱅크막이 구비된 구조를 나타낸 도면이다.
도 11은 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자의 단면도로 서, 크랙 방지막 사이에 더미 평탄화막 및 더미 뱅크막이 적층된 구조를 나타낸 도면이다.

이하, 본 발명의 바람직한 실시 예에 따른 유기전계 발광소자에 대해 첨부된 도면을 참조하여 상세히 설명한다.

본 발명에 따른 유기전계 발광소자는 발광된 빛의 투과 방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉘게 되는데, 이하 본 발명에서는 상부 발광방식을 일례로 설명하도록 한다.

도 4a는 본 발명에 따른 유기전계 발광소자의 크랙 방지댐의 일 실시 예를 개략적으로 나타낸 평면도이다.

도 4b는 본 발명에 따른 유기전계 발광소자의 크랙 방지댐의 다른 실시 예를 개략적으로 나타낸 평면도이다.

도 4a 및 4b에 도시된 바와 같이, 본 발명에 따른 유기전계 발광소자(100)는 기판(미도시, 도 5의 101 참조)에 정의되어 있는 표시부(AA: Active Area)과, 이 표시부(AA) 외곽에 정의되어 있는 베젤부(BA: Bezel Area)로 구성된다.

도 4a에 도시된 바와 같이, 상기 베젤부(BA)에는 다수의 크랙 방지댐(120)이 표시부(AA)의 둘레에 이 표시부(AA)를 감싸도록 일체로 배열되어 있다. 이때, 상기 크랙 방지댐(120)은 적어도 하나 이상일 수 있다.

그리고, 도 4b에 도시된 바와 같이, 크랙 방지댐(120a)은 기판의 베젤부(BA)에 표시부(AA)를 감싸도록 바(bar) 형태로 다수 개가 일정 간격을 두고 구비될 수 있다.

상기 바 형태의 다수의 크랙 방지댐(120a)은 적어도 1열 이상으로 배열될 수 있다.

그리고, 상기 바 형태의 다수의 크랙 방지댐(120a)은 2열 이상으로 배열된 경우에, 지그 재그 형태로 서로 엇갈리게 배열될 수 있다.

도면에는 도시하지 않았지만, 상기 크랙 방지댐(120, 120a)은 무기 절연물질로 이루어진 버퍼층과 게이트 절연막 및 층간 절연막의 적층 구조일 수 있다.

그리고, 표시부(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(미도시, 도 5의 P 참조)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.

그리고, 본 발명에 따른 유기전계 발광소자(100)는 구동 박막 트랜지스터 (DTr)와 유기전계 발광소자(미도시, 도 5의 E 참조)가 형성된 기판(101)이 보호필름(미도시)에 의해 인캡슐레이션(encapsulation)되어 있다.

도 5 및 6을 참조하여 본 발명의 일 실시 예에 따른 유기전계 발광소자에 대해 구체적으로 설명하면 다음과 같다.

도 5는 도 4a의 Ⅴ-Ⅴ선에 따른 단면도로서, 본 발명의 일 실시 예에 따른 유기전계 발광소자의 단면도이다.

도 6은 도 6의 A부의 확대 단면도로서, 본 발명의 일 실시 예에 따른 유기전계 발광소자의 베젤부의 단면을 개략적으로 나타낸 도면이다.

도 5 및 6을 참조하면, 본 발명에 따른 유기전계 발광소자(100)는 기판(101)에는 표시부(AA)가 정의되어 있으며, 상기 표시부(AA) 외측으로 베젤부(BA)이 정의되어 있으며, 상기 표시부(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(P)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.

상기 기판(101)은, 도면에는 도시하지 않았지만, 유리기판과 이 유리기판상에 형성된 희생층 및 폴리이미드(PI: polyimide)와 같은 유기 절연물질로 구성된 유기막으로 구성되는데, 이 유기막 하부의 유리기판과 희생층은 유기전계 발광소자를 제조한 이후에 레이저 조사에 의해 분리된다.

그리고, 본 발명에서의 기판(101)은 유기 절연물질인 폴리이미드로 구성된 유기막을 의미한다.

상기 기판(101) 전면에는 절연물질 예를 들면 무기절연물질인 산화실리콘 (SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(102)이 형성되어 있다. 이때, 상기 버퍼층(102)을 후속 공정에서 형성되는 반도체층(103) 하부에 형성하는 이유는 상기 반도체층(103)의 결정화시에 상기 기판(101)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(103)의 특성 저하를 방지하기 위함이다.

그리고, 상기 버퍼층(102) 상부의 표시부(AA) 내의 각 화소영역(P)에는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리 실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 제1 영역(103a) 그리고 상기 제1 영역 (103a) 양 측면으로 고농도의 불순물이 도핑된 제2 영역(103b, 103c)으로 구성된 반도체층(103)이 형성되어 있다.

상기 반도체층(103)을 포함한 버퍼층 상에는 무기 절연물질인 산화실리콘 (SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 게이트 절연막(105)이 형성되어 있으며, 상기 게이트 절연막(105) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 반도체층(103)의 제1 영역(103a)에 대응하여 게이트 전극 (107)이 형성되어 있다.

그리고, 상기 게이트 절연막(105) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(107)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다.

이때, 상기 게이트 전극(107)과 게이트 배선(미도시)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일 층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중 층 또는 삼중 층 구조를 가질 수도 있다.

도면에 있어서는 상기 게이트 전극(107)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다. 그리고, 상기 기판(101)의 베젤부(BA)에는 게이트 구동회로배선(GIP)(107a) 및 접지배선(GND; 107b)이 형성된다.

한편, 상기 게이트 전극(107)과 게이트 배선(미도시)을 포함한 기판(101)의 표시부(AA) 전면에는 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(109)이 형성되어 있다. 이때, 상기 층간 절연막(109)과 그 하부의 게이트 절연막(105)에는 상기 각 반도체층(103)의 제1 영역(103a) 양 측면에 위치한 상기 제2 영역(103b, 103c) 각각을 노출시키는 소스영역 콘택홀(미도시, 도 7b의 110a 참조) 및 드레인영역 콘택홀(미도시, 도 7b의 110b 참조)이 형성되어 있다.

그리고, 상기 기판(101)의 베젤부(BA)에는 상기 층간 절연막(109)과 그 하부의 게이트 절연막(105) 및 버퍼층(102)으로 구성된 다수의 크랙 방지댐(120)이 일정 간격만큼 이격되어 형성되어 있다. 특히, 상기 크랙 방지댐(120)들 사이에는 일정한 공간부, 즉 이들 층간 절연막(109)과 그 하부의 게이트 절연막(105) 및 버퍼층(102)으로 구성된 적층 구조가 제거된 지역이 존재한다.

그리고, 상기 베젤부(BA)의 최외곽에 위치하는 패널 가장자리부(PE: panel edge)에는 이들 층간 절연막(109)과 그 하부의 게이트 절연막(105) 및 버퍼층 (102)으로 구성된 적층 구조가 제거된 상태의 기판(101) 만이 존재할 수 있다.

상기 베젤부(BA)에 있는 다수의 크랙 방지댐(120)은 표시부(AA)의 둘레에 이 표시부(AA)를 감싸도록 일체로 배열되어 있으며, 적어도 하나 이상 형성될 수 있다.

그리고, 다른 실시 예로서, 상기 크랙 방지댐(120)은 기판의 베젤부(BA)에 표시부(AA)를 감싸도록 바(bar) 형태로 다수 개가 일정 간격을 두고 구비될 수도 있다. 이때, 상기 바 형태의 다수의 크랙 방지댐(120)은 적어도 1열 이상으로 배열될 수 있다. 그리고, 상기 바 형태의 다수의 크랙 방지댐(120)은 2열 이상으로 배열된 경우에, 지그 재그 형태로 서로 엇갈리게 배열될 수 있다.

한편, 상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(109) 상부에는 상기 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하며 제2 금속 물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막(105) 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.

그리고, 상기 층간 절연막(109) 상의 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 제2 영역(103b, 103c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(111a) 및 드레인 전극(111b)이 형성되어 있다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 반도체층(103)과 게이트 절연막(105) 및 게이트 전극(107)과 층간 절연막(109)과 서로 이격하며 형성된 상기 소스전극 (111a) 및 드레인 전극(111b)은 구동 박막 트랜지스터(미도시)를 이룬다.

도면에 있어서는 상기 데이터배선(미도시)과 소스전극(111a) 및 드레인전극 (111b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.

이때, 도면에는 도시하지 않았지만, 상기 구동 박막 트랜지스터와 동일한 적층 구조를 갖는 스위칭 박막트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되어 있다. 이때, 상기 스위칭 박막 트랜지스터(미도시)는 상기 구동 박막트랜지스터(DTr)와 상기 게이트 배선(미도시) 및 데이터 배선(113)과 전기적으로 연결되어 있다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 스위칭 박막 트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되어 있으며, 상기 스위칭 박막 트랜지스터(미도시)의 드레인 전극(미도시)은 상기 구동 박막 트랜지스터의 게이트 전극(107)과 전기적으로 연결되어 있다.

한편, 상기 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터는 폴리실리콘의 반도체층(103)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 구동 스위칭 박막트랜지스터 및 스위칭 박막트랜지스터(미도시)는 비정질 실리콘의 반도체층을 갖는 바텀 게이트 타입 (Bottom gate type)으로 구성될 수 있음은 자명하다.

상기 구동 박막 트랜지스터 및 스위칭 박막트랜지스터가 바텀 게이트 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트 절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 반도체층과, 서로 이격하는 소스전극 및 드레인 전극으로 이루어지게 된다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 스위칭 박막 트랜지스터의 게이트 전극과 연결되도록 형성되며, 상기 데이터 배선은 상기 스위칭 박막 트랜지스터의 소스전극이 형성된 층에 상기 소스 전극과 연결되도록 형성된다.

이와 같이, 상기 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터는 동일한 구조로 이루어진 박막 트랜지스터를 의미하므로, 박막 트랜지스터로 통칭하여 기재하기로 한다.

한편, 상기 박막 트랜지스터(T)을 포함한 기판(101) 전면에는 예를 들어 무기 절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 구성된 패시베이션막 (112)이 형성되어 있다. 이때, 상기 패시베이션막(112)은 기판(101)의 표시부(AA)는 물론 베젤부(BA)에도 형성되어 있다. 특히, 상기 패시베이션막(112)는 상기 베젤부(BA)에 있는 크랙 방지댐(120)은 물론 이들 사이의 공간부에도 형성되어 있다.

그리고, 상기 패시베이션막(112) 상부에는 평탄화 막(113)이 형성되어 있다. 이때, 상기 평탄화 막(113)으로는 절연물질, 예를 들어 포토 아크릴(Photo-Acyl)을 포함하는 유기기 절연물질 중에서 어느 하나를 선택하여 사용한다.

상기 기판(101)의 표시부에 대응하는 평탄화 막(113) 및 그 아래의 패시베이션막(112)에는 후속 공정에서 형성되는 애노드 전극인 제1 전극(117)이 상기 드레인 전극(111b)과 전기적으로 접촉시키기 위한 드레인 콘택홀(115a)과 상기 접지배선(107b)을 노출시키는 접지배선 콘택홀(115b)이 형성되어 있다.

그리고, 상기 평탄화 막(113) 위로는 상기 드레인 콘택홀(115a)을 통해 상기 박막트랜지스터(T)의 드레인 전극(111b)과 접촉되며, 각 화소영역(P) 별로 분리된 형태를 가지는 제1 전극(117)이 형성되어 있다. 이때, 상기 베젤부(BA)의 평탄화 막(113) 위로는 후속 공정에서 형성되는 캐소드 전극인 제2 전극(127)의 저항값을 낮추기 위해 보조 전극패턴(119)이 형성되어 있다.

이는 상기 제2 전극(127)이 투명 도전물질로 형성되어 있어 저항값이 크기 때문에 일정한 전류를 균일하게 인가함에 있어 문제가 될 수 있기 때문에, 이러한 제2 전극(127)의 저항값을 낮추기 위해 보조 전극패턴(119)을 형성하여 상기 제2 전극(127)과 전기적으로 연결시켜 줌으로써 제2 전극(127)의 저항값을 낮출 수 있게 된다.

이때, 상기 보조 전극패턴(119)은 상기 제2 전극(127) 및 상기 접지배선 (107b)과 전기적으로 연결되어 있다. 이때, 상기 보조전극패턴(119)은 접지배선 콘택홀(미도시, 도 7d의 115b 참조)을 통해 상기 접지배선(107b)과 전기적으로 연결된다.

그리고, 상기 제1 전극(117) 위로는 표시부(AA)의 각 화소영역(P)의 경계부 및 베젤부(BA)에는 절연물질 특히 예를 들어 벤소사이클로부텐(BCB), 폴리 이미드 (Poly -Imide) 또는 포토아크릴(photo acryl)로 이루어진 뱅크 막(123)이 형성되어 있다. 이때, 상기 뱅크 막(123)은 각 화소영역(P)을 둘러싸는 형태로 상기 제1 전극(117)의 테두리와 중첩되도록 형성되어 있으며, 표시부(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. 또한, 상기 뱅크 막(123)은 패널 외곽부인 베젤부(BA)에도 형성되어 있다.

상기 뱅크 막(123)으로 둘러싸인 각 화소영역(P) 내의 상기 제1 전극(117) 위로는 각각 적, 녹 및 청색을 발광하는 유기발광 패턴(미도시)으로 구성된 유기 발광층(125)이 형성되어 있다.

이때, 상기 유기 발광층(125)은 유기 발광물질로 이루어진 단일 층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층 (emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.

그리고, 상기 유기 발광층(125)과 상기 뱅크(123)를 포함한 기판 전면에는 제2 전극(127)이 형성되어 있다. 이때, 상기 제1 전극(117)과 제2 전극(127) 및 이들 두 전극(117, 127) 사이에 개재된 유기 발광층(125)은 유기전계 발광 다이오드 (E)를 이룬다. 이때, 상기 제2 전극(127)은 상기 보조 전극패턴(119)과 전기적으로 연결된다.

따라서, 상기 유기전계 발광 다이오드(E)는 선택된 색 신호에 따라 제1 전극 (117)과 제2 전극(127)으로 소정의 전압이 인가되면, 제1 전극(117)으로부터 주입된 정공과 제2 전극(127)으로부터 제공된 전자가 유기발광층(125)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다.

이때, 발광된 빛은 투명한 제2 전극 (127)을 통과하여 외부로 나가게 되므로, 유기전계 발광소자(100)는 임의의 화상을 구현하게 된다.

한편, 상기 제2 전극(127)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)으로 이루어진 제1 보호층(129)이 형성되어 있다. 이때, 상기 제2 전극(127) 만으로는 상기 유기발광층(125)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(127) 위로 상기 제1 보호층(129)이 형성됨으로서 상기 유기발광층(125)으로의 수분 침투를 완전히 억제할 수 있게 된다.

그리고, 상기 제1 보호층(129) 상에는 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(131)이 형성되어 있다. 이때, 상기 유기막(131)을 구성하는 고분자 박막으로는 올레핀계 고분자(polyethylene, polypropylene), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지(epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산(polysiloxane) 등이 사용될 수 있다.

상기 유기막(131) 및 제1 패시베이션막(129)을 포함한 기판 전면에는 상기 유기막(131)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)으로 이루어진 제2 보호층 (133)이 추가로 형성되어 있다.

도면에는 도시하지 않았지만, 상기 제2 보호층(133)을 포함한 기판 전면에는 상기 유기발광 다이오드(E)의 인캡슐레이션을 위해 보호 필름(미도시)이 대향하여 위치하게 되는데, 상기 기판(101)과 보호 필름(미도시) 사이에는 투명하며 접착 특성을 갖는 프릿(frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(미도시)가 공기층 없이 상기 기판(101) 및 보호 필름(Barrier film)과 완전 밀착되어 개재되어 있다.

이렇게 점착제(미도시)에 의해 상기 기판(101)과 보호필름(Barrier film) (미도시)이 고정되어 패널 상태를 이룸으로써 본 발명의 일 실시 예에 따른 유기전계 발광소자(100)가 구성된다.

이와 같이, 본 발명의 일 실시 예에 따른 유기전계 발광소자는 외부 충격 등에 의해 크랙이 발생할 수 있는 패널의 베젤부 가장자리부에 있는 무기막을 제거함은 물론 베젤부에 있는 무기막 일부를 분리하여 크랙 방지댐을 형성함으로써 이 크랙 방지댐을 통해 외부 충격에 의한 크랙이 발생하는 것을 방지하거나, 또는 크랙이 발생하더라도 베젤부에 있는 다수의 크랙 방지댐이 분리 형성되어 있음으로써 크랙이 표시부쪽으로 전파되는 것을 미연에 차단할 수 있다.

한편, 본 발명의 일 실시 예에 따른 유기전계 발광소자 제조방법에 대해 도 7a 내지 7h를 참조하여 설명하면 다음과 같다.

도 7a 내지 7h는 본 발명의 일 실시 예에 따른 유기전계 발광소자 제조방법을 개략적으로 도시한 공정 단면도들이다.

도 7a에 도시된 바와 같이, 표시부(AA)와, 이 표시부(AA) 외측으로 베젤부 (BA)가 정의된 기판(101)을 준비한다.

이때, 상기 기판(101)은, 도면에는 도시하지 않았지만, 유리기판과 이 유리기판상에 형성된 희생층 및 폴리이미드(PI: polyimide)와 같은 유기 절연물질로 구성된 유기막으로 구성되는데, 이 유기막 하부의 유리기판 및 희생층은 유기전계 발광소자를 제조한 이후에 레이저 조사에 의해 분리된다.

따라서, 본 발명에서의 기판(101)은 유기 절연물질인 폴리이미드로 구성된 유기막으로 통칭하여 설명하기로 한다.

그런 다음, 상기 기판(101) 상에 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(102)을 형성한다. 이때, 상기 버퍼층(102)을 후속 공정에서 형성되는 반도체층(103) 하부에 형성하는 이유는 상기 반도체층(103)의 결정화시에 상기 기판(101)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(103)의 특성 저하를 방지하기 위함이다.

이어, 상기 버퍼층(102) 상부의 표시부(AA) 내의 각 화소영역(P)에 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리 실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 제1 영역(103a) 그리고 상기 제1 영역 (103a) 양 측면으로 고농도의 불순물이 도핑된 제2 영역(103b, 103c)으로 구성된 반도체층(103)을 형성한다.

그런 다음, 상기 반도체층(103)을 포함한 버퍼층(102) 상에 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 게이트 절연막(105)을 형성한다.

이어, 상기 반도체층(103) 위의 게이트 절연막(105) 위에 게이트 전극(107)과, 이 게이트 전극(107)과 연결되며 일 방향으로 연장된 게이트 배선(미도시)을 형성한다.

이때, 상기 게이트 전극(107)과 게이트 배선(미도시)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중 층 또는 삼중 층 구조를 가질 수도 있다. 도면에 있어서는 상기 게이트 전극(107)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다.

그리고, 상기 게이트 전극(107) 형성시에, 상기 기판(101)의 베젤부(BA)에는 게이트 구동회로배선(GIP)(107a) 및 접지배선(GND; 107b)이 동시에 형성된다.

그런 다음, 상기 게이트 전극(107)과 게이트 배선(미도시)을 포함한 기판 전면에 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘 (SiNx)으로 이루어진 층간 절연막(109)을 형성한다.

이어, 도 7b에 도시된 바와 같이, 기판(101)의 표시부(AA)에 있는 상기 층간 절연막(109)과 그 하부의 게이트 절연막(105)을 선택적으로 패터닝하여, 상기 각 반도체층의 제1 영역(103a) 양 측면에 위치한 상기 제2 영역(103b, 103c) 각각을 노출시키는 소스영역 콘택홀(110a) 및 드레인영역 콘택홀(110b)을 형성한다.

그리고, 상기 기판(101)의 표시부(AA)에 있는 층간 절연막(109)과 그 하부의 게이트 절연막(105)을 패터닝함과 동시에, 기판(101)의 베젤부(BA)에 위치하는 상기 층간 절연막(109)과 그 하부의 게이트 절연막(105) 및 버퍼층(102)을 선택적으로 식각하여, 상기 기판(101)의 베젤부(BA)에 상기 층간 절연막(109)과 그 하부의 게이트 절연막(105) 및 버퍼층(102)으로 구성된 다수의 크랙 방지댐(120)을 일정 간격만큼 이격되게 형성한다.

특히, 상기 크랙 방지댐(120)들 사이에는 일정한 공간부, 즉 이들 층간 절연막(109)과 그 하부의 게이트 절연막(105) 및 버퍼층(102)으로 구성된 적층 구조가 제거된 지역이 존재한다.

그리고, 본 발명의 다른 실시 예로서, 상기 크랙 방지댐(120)은 기판의 베젤부(BA)에 표시부(AA)를 감싸도록 바(bar) 형태로 다수 개가 일정 간격을 두고 구비될 수도 있다. 이때, 상기 바 형태의 다수의 크랙 방지댐(120)은 적어도 1열 이상으로 배열될 수 있다. 그리고, 상기 바 형태의 다수의 크랙 방지댐(120)은 2열 이상으로 배열된 경우에, 지그 재그 형태로 서로 엇갈리게 배열될 수 있다.

그런 다음, 도면에는 도시하지 않았지만, 상기 층간 절연막(109) 상부에 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하는 금속물질층(미도시)을 형성한다. 이때, 상기 금속물질층(미도시)은 알루미늄(Al), 알루미늄 합금 (AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄 (Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진다.

이어, 상기 금속물질층(미도시)을 선택적으로 패터닝하여, 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하는 데이터배선(미도시)과 데이터 구동회로배선(미도시)과, 이와 이격하여 전원배선(미도시)을 형성한다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.

그리고, 도 7c에 도시된 바와 같이, 상기 데이터 배선(미도시) 형성시에, 상기 층간 절연막(109) 위로 상기 각 구동영역(미도시) 및 스위칭 영역(미도시)에 서로 이격하며 상기 소스영역 콘택홀(110a) 및 드레인영역 콘택홀(110b)을 통해 노출된 상기 제2 영역(103b, 103c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 금속물질로 이루어진 소스전극(111a) 및 드레인전극(111b)을 동시에 형성한다.

이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 반도체층(103)과 게이트 절연막(105) 및 게이트 전극(107)과 층간 절연막(109)과 서로 이격하며 형성된 상기 소스전극(111a) 및 드레인 전극(111b)은 박막 트랜지스터(T)를 이룬다.

한편, 도면에 있어서는 상기 데이터배선(미도시)과 소스전극(111a) 및 드레인 전극(111b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.

이때, 도면에는 도시하지 않았지만, 상기 박막 트랜지스터(T)와 동일한 적층 구조를 갖는 박막 트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되어 있다. 이때, 상기 박막 트랜지스터(미도시)는 상기 박막 트랜지스터(T)와 상기 게이트 배선(미도시) 및 데이터 배선(113)과 전기적으로 연결되어 있다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 박막 트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되어 있으며, 상기 박막 트랜지스터(미도시)의 드레인 전극(미도시)은 상기 박막 트랜지스터(T)의 게이트 전극 (107)과 전기적으로 연결되어 있다.

한편, 상기 박막 트랜지스터(T)는 폴리 실리콘의 반도체층(103)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 박막 트랜지스터(T) 및 박막 트랜지스터(미도시)는 비정질 실리콘의 반도체층을 갖는 바텀 게이트 타입(Bottom gate type)으로 구성될 수 있음은 자명하다.

상기 박막 트랜지스터(T)가 바텀 게이트 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 반도체층과 서로 이격하는 소스전극 및 드레인 전극으로 이루어지게 된다.

이어, 상기 박막 트랜지스터(T)을 포함한 기판(101) 전면에는 예를 들어 무기 절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 구성된 패시베이션막 (112)을 형성한다. 이때, 상기 패시베이션막(112)은 기판(101)의 표시부(AA)는 물론 베젤부(BA)에도 형성된다. 특히, 상기 패시베이션막(112)는 상기 베젤부(BA)에 있는 크랙 방지댐(120)은 물론 이들 사이의 공간부에도 형성된다.

그런 다음, 상기 패시베이션막(112) 상부에 평탄화 막(113)을 형성한다. 이때, 상기 평탄화 막(113)으로는, 예를 들어 포토 아크릴(Photo-Acyl)을 포함하는 유기기 절연물질 중에서 어느 하나를 선택하여 사용한다.

이어, 도 7d에 도시된 바와 같이, 상기 기판(101)의 표시부에 대응하는 평탄화 막(113) 및 그 아래의 패시베이션막(112)을 선택적으로 패터닝하여, 후속 공정에서 형성되는 애노드 전극인 제1 전극(117)을 상기 드레인 전극(111b)과 전기적으로 접촉시키기 위한 드레인 콘택홀(115a)과, 상기 접지배선(107b)을 노출시키는 접지배선 콘택홀(115b)을 형성한다.

그런 다음, 도 7e에 도시된 바와 같이, 상기 평탄화 막(113)을 포함한 기판 전면에 금속 물질층(미도시)을 증착한 후 이 금속 물질층을 선택적으로 패터닝하여, 상기 평탄화 막(113) 위에 상기 드레인 콘택홀(115a)을 통해 상기 박막 트랜지스터(T)의 드레인 전극(111b)과 접촉되며, 각 화소영역(P) 별로 분리된 형태를 가지는 제1 전극(117)을 형성한다.

상기 금속물질층(미도시)은 알루미늄 (Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄 (MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진다.

이때, 상기 베젤부(BA)의 평탄화 막 (113) 위로는 후속 공정에서 형성되는 캐소드 전극인 제2 전극(127)의 저항값을 낮추기 위해 보조 전극패턴(119)도 동시에 형성한다. 이는 상기 제2 전극(127)이 투명 도전물질로 형성되어 있어 저항값이 크기 때문에 일정한 전류를 균일하게 인가함에 있어 문제가 될 수 있기 때문에, 이러한 제2 전극(127)의 저항값을 낮추기 위해 보조 전극패턴(119)을 형성하여 상기 제2 전극(127)과 전기적으로 연결시켜 줌으로써 제2 전극(127)의 저항값을 낮출 수 있게 된다.

그리고, 상기 보조 전극패턴(119)은 상기 제2 전극(127) 및 상기 접지배선 (107b)과 전기적으로 연결되어 있다. 이때, 상기 보조전극패턴(119)은 상기 접지배선 콘택홀(115b)을 통해 상기 접지배선(107b)과 전기적으로 연결된다.

이어, 도 7f에 도시된 바와 같이, 상기 평탄화 막(113) 중 각 화소영역(P)의 경계부 및 베젤부(BA)에는 절연물질 특히 예를 들어 벤소사이클로부텐 (BCB), 폴리 이미드 (Poly -Imide) 또는 포토아크릴 (photo acryl)로 이루어진 뱅크막(123)을 형성한다.

이때, 상기 뱅크 막(123)은 각 화소영역(P)을 둘러싸는 형태로 상기 제1 전극(121a)의 테두리와 중첩되도록 형성되며, 표시부(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. 그리고, 상기 뱅크 막(123)은 패널 외곽부인 베젤부(BA)에도 형성될 수 있다.

그런 다음, 도 7g에 도시된 바와 같이, 상기 뱅크 막(123)으로 둘러싸인 각 화소영역(P) 내의 상기 제1 전극(117) 위로는 각각 적, 녹 및 청색을 발광하는 유기발광 패턴(미도시)으로 구성된 유기 발광층(125)을 형성한다. 상기 유기 발광층 (125)은 유기 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층(emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.

이어, 상기 유기 발광층(125)과 상기 뱅크 막(123)을 포함한 기판 전면에, 예를 들어 ITO, IZO를 포함한 투명 도전 물질 중에서 어느 하나로 이루어진 투명 도전물질층(미도시)을 증착한 후, 이를 선택적으로 패터닝하여 상기 유기 발광층 (125)과 상기 뱅크 막(123)을 포함한 기판의 표시부(AA)에 제2 전극(127)을 형성한다.

이때, 상기 제1 전극(117)과 제2 전극(127) 및 이들 두 전극(117, 127) 사이에 개재된 유기 발광층(125)은 유기전계 발광 다이오드(E)를 이룬다. 그리고, 상기 제2 전극(127)은 상기 보조 전극패턴(119)과 전기적으로 연결된다.

따라서, 상기 유기전계 발광 다이오드(E)는 선택된 색 신호에 따라 제1 전극 (117)과 제2 전극(127)으로 소정의 전압이 인가되면, 제1 전극(117)으로부터 주입된 정공과 제2 전극(127)으로부터 제공된 전자가 유기발광층(125)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. 이때, 발광된 빛은 투명한 제2 전극 (127)을 통과하여 외부로 나가게 되므로, 유기전계 발광소자(100)는 임의의 화상을 구현하게 된다.

그런 다음, 도 7h에 도시된 바와 같이, 상기 제2 전극(127)을 포함한 기판 전면에 절연물질, 특히 무기절연물질인 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)으로 이루어진 제1 보호층(129)을 형성한다. 이때, 상기 제2 전극(127) 만으로는 상기 유기발광층(125)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(127) 위로 상기 제1 보호층(129)을 형성함으로써 상기 유기발광층(125)으로의 수분 침투를 완전히 억제할 수 있게 된다.

이어, 상기 제1 보호층(129) 상의 표시부(AA)에 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(131)을 형성한다. 이때, 상기 유기막(131)을 구성하는 고분자 박막으로는 올레핀계 고분자 (polyethylene, polypropylene), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지 (epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산(polysiloxane) 등이 사용될 수 있다.

그런 다음, 상기 유기막(131) 및 제1 보호층(129)을 포함한 기판 전면에 상기 유기막(131)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)으로 이루어진 제2 보호층(133)을 추가로 형성한다.

이어, 상기 제2 보호층(133)을 포함한 기판 전면에 상기 유기발광 다이오드 (E)의 인캡슐레이션을 위해 보호 필름(미도시)을 대향하여 위치시키게 되는데, 상기 기판(101)과 보호 필름(미도시) 사이에 투명하며 접착 특성을 갖는 프릿 (frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(미도시)를 개재하여, 공기층 없이 상기 기판(101) 및 보호 필름(미도시)이 완전 밀착되도록 한다.

이렇게 점착제(미도시)에 의해 상기 기판(101)과 보호필름(미도시; barrier film)이 고정되어 패널 상태를 이루도록 함으로써 본 발명의 일 실시 예에 따른 유기전계 발광소자(100) 제조공정을 완료한다.

이와 같이, 본 발명에 따른 유기전계 발광소자 제조방법은 외부 충격 등에 의해 크랙이 발생할 수 있는 패널의 베젤부 가장자리부에 있는 무기막을 제거함은 물론 베젤부에 있는 무기막 일부를 분리하여 크랙 방지댐을 형성함으로써 이 크랙 방지댐을 통해 외부 충격에 의한 크랙이 발생하는 것을 방지하거나, 또는 크랙이 발생하더라도 베젤부에 있는 다수의 크랙 방지댐이 분리 형성되어 있음으로써 크랙이 표시부쪽으로 전파되는 것을 미연에 차단할 수 있다.

한편, 본 발명의 다른 실시 예에 따른 유기전계 발광소자에 대해 도 8을 참조하여 설명하면 다음과 같다.

여기서, 본 발명의 다른 실시 예에 따른 유기전계 발광소자 제조방법은 본 발명의 일 실시 예에 따른 유기전계 발광소자 제조방법과 동일하므로, 이에 대한 설명은 생략하기로 한다.

도 8은 본 발명의 다른 실시 예에 따른 유기전계 발광소자의 단면도이다.

도 8을 참조하면, 본 발명에 따른 유기전계 발광소자(200)는 기판(201)에는 표시부(AA)가 정의되어 있으며, 상기 표시부(AA) 외측으로 베젤부(BA)이 정의되어 있으며, 상기 표시부(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(P)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.

상기 기판(201)은, 도면에는 도시하지 않았지만, 유리기판과 이 유리기판상에 형성된 희생층 및 폴리이미드(PI: polyimide)와 같은 유기 절연물질로 구성된 유기막으로 구성되는데, 이 유기막 하부의 유리기판과 희생층은 유기전계 발광소자를 제조한 이후에 레이저 조사에 의해 분리된다.

그리고, 본 발명에서의 기판(201)은 유기 절연물질인 폴리이미드로 구성된 유기막을 의미한다.

상기 기판(201) 전면에는 절연물질 예를 들면 무기절연물질인 산화실리콘 (SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(202)이 형성되어 있다. 이때, 상기 버퍼층(202)을 후속 공정에서 형성되는 반도체층(203) 하부에 형성하는 이유는 상기 반도체층(203)의 결정화시에 상기 기판(201)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(203)의 특성 저하를 방지하기 위함이다.

그리고, 상기 버퍼층(202) 상부의 표시부(AA) 내의 각 화소영역(P)에는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리 실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 제1 영역(203a) 그리고 상기 제1 영역 (203a) 양 측면으로 고농도의 불순물이 도핑된 제2 영역(203b, 203c)으로 구성된 반도체층(203)이 형성되어 있다.

상기 반도체층(203)을 포함한 버퍼층 상에는 무기 절연물질인 산화실리콘 (SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 게이트 절연막(205)이 형성되어 있으며, 상기 게이트 절연막(205) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 반도체층(203)의 제1 영역(203a)에 대응하여 게이트 전극 (207)이 형성되어 있다.

그리고, 상기 게이트 절연막(205) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(207)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다.

이때, 상기 게이트 전극(207)과 게이트 배선(미도시)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일 층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중 층 또는 삼중 층 구조를 가질 수도 있다.

도면에 있어서는 상기 게이트 전극(207)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다. 그리고, 상기 기판(201)의 베젤부(BA)에는 게이트 구동회로배선(GIP)(207a) 및 접지배선(GND; 207b)이 형성된다.

한편, 상기 게이트 전극(207)과 게이트 배선(미도시)을 포함한 기판(201)의 표시부(AA) 전면에는 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(209)이 형성되어 있다. 이때, 상기 층간 절연막(209)과 그 하부의 게이트 절연막(205)에는 상기 각 반도체층(203)의 제1 영역(203a) 양 측면에 위치한 상기 제2 영역(203b, 203c) 각각을 노출시키는 소스영역 콘택홀(미도시, 도 7b의 110a 참조) 및 드레인영역 콘택홀(미도시, 도 7b의 110b 참조)이 형성되어 있다.

그리고, 상기 기판(201)의 베젤부(BA)에는 상기 층간 절연막(209)과 그 하부의 게이트 절연막(205) 및 버퍼층(202)으로 구성된 다수의 크랙 방지댐(220)이 일정 간격만큼 이격되어 형성되어 있다. 특히, 상기 크랙 방지댐(220)들 사이에는 일정한 공간부, 즉 이들 층간 절연막(209)과 그 하부의 게이트 절연막(205) 및 버퍼층(202)으로 구성된 적층 구조가 제거된 지역이 존재한다.

그리고, 상기 베젤부(BA)의 최외곽에 위치하는 패널 가장자리부(PE: panel edge)에는 이들 층간 절연막(209)과 그 하부의 게이트 절연막(205) 및 버퍼층 (202)으로 구성된 적층 구조가 제거된 상태의 기판(201) 만이 존재할 수 있다.

상기 베젤부(BA)에 있는 다수의 크랙 방지댐(220)은 표시부(AA)의 둘레에 이 표시부(AA)를 감싸도록 일체로 배열되어 있으며, 적어도 하나 이상 형성될 수 있다.

그리고, 다른 실시 예로서, 상기 크랙 방지댐(220)은 기판의 베젤부(BA)에 표시부(AA)를 감싸도록 바(bar) 형태로 다수 개가 일정 간격을 두고 구비될 수도 있다. 이때, 상기 바 형태의 다수의 크랙 방지댐(220)은 적어도 1열 이상으로 배열될 수 있다. 그리고, 상기 바 형태의 다수의 크랙 방지댐(220)은 2열 이상으로 배열된 경우에, 지그 재그 형태로 서로 엇갈리게 배열될 수 있다.

한편, 상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(209) 상부에는 상기 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하며 제2 금속 물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막(205) 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.

그리고, 상기 층간 절연막(209) 상의 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 제2 영역(203b, 203c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(211a) 및 드레인 전극(211b)이 형성되어 있다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 반도체층(203)과 게이트 절연막(205) 및 게이트 전극(207)과 층간 절연막(209)과 서로 이격하며 형성된 상기 소스전극 (211a) 및 드레인 전극(211b)은 구동 박막 트랜지스터(미도시)를 이룬다.

도면에 있어서는 상기 데이터배선(미도시)과 소스전극(211a) 및 드레인 전극 (211b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.

이때, 도면에는 도시하지 않았지만, 상기 박막 트랜지스터와 동일한 적층 구조를 갖는 스위칭 박막트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되어 있다. 이때, 상기 스위칭 박막 트랜지스터(미도시)는 상기 박막 트랜지스터 (T)와 상기 게이트 배선(미도시) 및 데이터 배선(미도시)과 전기적으로 연결되어 있다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 스위칭 박막 트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되어 있으며, 상기 스위칭 박막 트랜지스터(미도시)의 드레인 전극(미도시)은 상기 구동 박막 트랜지스터의 게이트 전극(207)과 전기적으로 연결되어 있다.

한편, 상기 박막 트랜지스터 및 스위칭 박막 트랜지스터는 폴리실리콘의 반도체층(203)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 박막 트랜지스터 및 스위칭 박막 트랜지스터(미도시)는 비정질 실리콘의 반도체층을 갖는 바텀 게이트 타입 (Bottom gate type)으로 구성될 수 있음은 자명하다.

상기 박막 트랜지스터 및 스위칭 박막트랜지스터가 바텀 게이트 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트 절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 반도체층과/ 서로 이격하는 소스전극 및 드레인 전극으로 이루어지게 된다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 스위칭 박막 트랜지스터의 게이트 전극과 연결되도록 형성되며, 상기 데이터 배선은 상기 스위칭 박막 트랜지스터의 소스전극이 형성된 층에 상기 소스 전극과 연결되도록 형성된다.

이와 같이, 상기 구동 박막 트랜지스터와 스위칭 박막 트랜지스터는 동일한 구조로 이루어진 박막 트랜지스터를 의미하므로, 박막 트랜지스터(T)로 통칭하여 기재하기로 한다.

한편, 상기 박막 트랜지스터(T)을 포함한 기판(201) 전면에는 예를 들어 무기 절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 구성된 패시베이션막 (212)이 형성되어 있다. 이때, 상기 패시베이션막(212)은 기판(201)의 표시부(AA)는 물론 베젤부(BA)에도 형성되어 있다. 특히, 상기 패시베이션막(212)는 상기 베젤부(BA)에 있는 크랙 방지댐(220)은 물론 이들 사이의 공간부에도 형성되어 있다.

그리고, 상기 패시베이션막(212) 상부에는 평탄화 막(213)이 형성되어 있다. 이때, 상기 평탄화 막(213)으로는 절연물질, 예를 들어 포토 아크릴(Photo-Acyl)을 포함하는 유기기 절연물질 중에서 어느 하나를 선택하여 사용한다.

상기 기판(201)의 표시부에 대응하는 평탄화 막(213) 및 그 아래의 패시베이션막(212)에는 후속 공정에서 형성되는 애노드 전극인 제1 전극(217)이 상기 드레인 전극(211b)과 전기적으로 접촉시키기 위한 드레인 콘택홀(215a)과 상기 접지배선(207b)을 노출시키는 접지배선 콘택홀(215b)이 형성되어 있다.

그리고, 상기 평탄화 막(213) 위로는 상기 드레인 콘택홀(215a)을 통해 상기 박막트랜지스터(T)의 드레인 전극(211b)과 접촉되며, 각 화소영역(P) 별로 분리된 형태를 가지는 제1 전극(217)이 형성되어 있다. 이때, 상기 베젤부(BA)의 평탄화 막(213) 위로는 후속 공정에서 형성되는 캐소드 전극인 제2 전극(227)의 저항값을 낮추기 위해 보조 전극패턴(219)이 형성되어 있다.

이는 상기 제2 전극(227)이 투명 도전물질로 형성되어 있어 저항값이 크기 때문에 일정한 전류를 균일하게 인가함에 있어 문제가 될 수 있기 때문에, 이러한 제2 전극(227)의 저항값을 낮추기 위해 보조 전극패턴(219)을 형성하여 상기 제2 전극(227)과 전기적으로 연결시켜 줌으로써 제2 전극(227)의 저항값을 낮출 수 있게 된다.

이때, 상기 보조 전극패턴(219)은 상기 제2 전극(227) 및 상기 접지배선 (207b)과 전기적으로 연결되어 있다. 이때, 상기 보조전극패턴(219)은 접지배선 콘택홀(미도시, 도 7d의 115b 참조)을 통해 상기 접지배선(207b)과 전기적으로 연결된다.

그리고, 상기 제1 전극(217) 위로는 표시부(AA)의 각 화소영역(P)의 경계부 및 베젤부(BA)에는 절연물질 특히 예를 들어 벤소사이클로부텐(BCB), 폴리 이미드 (Poly -Imide) 또는 포토아크릴(photo acryl)로 이루어진 뱅크 막(223)이 형성되어 있다. 이때, 상기 뱅크 막(223)은 각 화소영역(P)을 둘러싸는 형태로 상기 제1 전극(217)의 테두리와 중첩되도록 형성되어 있으며, 표시부(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. 그리고, 상기 뱅크 막(223)은 패널 외곽부인 베젤부(BA)에도 형성되어 있다. 특히, 상기 패널 외곽부인 베젤부(BA)에 형성된 크랙 방지막(220) 상부에는 더미 뱅크 막(223a)이 형성되어 있다.

그리고, 상기 뱅크 막(223)으로 둘러싸인 각 화소영역(P) 내의 상기 제1 전극(217) 위로는 각각 적, 녹 및 청색을 발광하는 유기발광 패턴(미도시)으로 구성된 유기 발광층(225)이 형성되어 있다.

이때, 상기 유기 발광층(225)은 유기 발광물질로 이루어진 단일 층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층 (emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.

그리고, 상기 유기 발광층(225)과 상기 뱅크(223)를 포함한 기판 전면에는 제2 전극(227)이 형성되어 있다. 이때, 상기 제1 전극(217)과 제2 전극(227) 및 이들 두 전극(217, 227) 사이에 개재된 유기 발광층(225)은 유기전계 발광 다이오드 (E)를 이룬다. 이때, 상기 제2 전극(227)은 상기 보조 전극패턴(219)과 전기적으로 연결된다.

따라서, 상기 유기전계 발광 다이오드(E)는 선택된 색 신호에 따라 제1 전극 (217)과 제2 전극(227)으로 소정의 전압이 인가되면, 제1 전극(217)으로부터 주입된 정공과 제2 전극(227)으로부터 제공된 전자가 유기발광층(225)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다.

이때, 발광된 빛은 투명한 제2 전극(227)을 통과하여 외부로 나가게 되므로, 유기전계 발광소자(200)는 임의의 화상을 구현하게 된다.

한편, 상기 제2 전극(227)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)으로 이루어진 제1 보호층(229)이 형성되어 있다. 이때, 상기 제2 전극(227) 만으로는 상기 유기발광층(225)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(227) 위로 상기 제1 보호층(229)이 형성됨으로서 상기 유기발광층(225)으로의 수분 침투를 완전히 억제할 수 있게 된다.

그리고, 상기 제1 보호층(229) 상에는 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(231)이 형성되어 있다. 이때, 상기 유기막(231)을 구성하는 고분자 박막으로는 올레핀계 고분자(polyethylene, polypropylene), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지(epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산(polysiloxane) 등이 사용될 수 있다.

상기 유기막(231) 및 제1 패시베이션막(229)을 포함한 기판 전면에는 상기 유기막(231)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)으로 이루어진 제2 보호층 (233)이 추가로 형성되어 있다.

도면에는 도시하지 않았지만, 상기 제2 보호층(233)을 포함한 기판 전면에는 상기 유기발광 다이오드(E)의 인캡슐레이션을 위해 보호 필름(미도시)이 대향하여 위치하게 되는데, 상기 기판(201)과 보호 필름(미도시) 사이에는 투명하며 접착 특성을 갖는 프릿(frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(미도시)가 공기층 없이 상기 기판(201) 및 보호 필름(Barrier film)과 완전 밀착되어 개재되어 있다.

이렇게 점착제(미도시)에 의해 상기 기판(201)과 보호필름(Barrier film) (미도시)이 고정되어 패널 상태를 이룸으로써 본 발명의 다른 실시 예에 따른 유기전계 발광소자(100)가 구성된다.

이와 같이, 본 발명의 다른 실시 예에 따른 유기전계 발광소자는 외부 충격 등에 의해 크랙이 발생할 수 있는 패널의 베젤부 가장자리부에 있는 무기막을 제거함은 물론 베젤부에 있는 무기막 일부를 분리하여 크랙 방지댐을 형성하고 그 위에 다시 더미 뱅크 막을 적층 함으로써 이 크랙 방지댐을 통해 외부 충격에 의한 크랙이 발생하는 것을 방지하거나, 또는 크랙이 발생하더라도 베젤부에 있는 다수의 크랙 방지댐이 분리 형성되어 있음으로써 크랙이 표시부쪽으로 전파되는 것을 미연에 차단할 수 있다.

그리고, 본 발명은 기판의 베젤부에 무기질로 구성된 크랙 방지댐과 더미 뱅크 막을 형성하여 외부 충격에 의한 크랙 발생을 미연에 방지하고 차단함으로써 크랙 발생으로 인한 불량을 저감시킬 수 있다.

또 한편, 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자에 대해 도 9를 참조하여 설명하면 다음과 같다.

여기서, 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자 제조방법은 본 발명의 일 실시 예에 따른 유기전계 발광소자 제조방법과 동일하므로, 이에 대한 설명은 생략하기로 한다.

도 9는 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자의 단면도이다.

도 9를 참조하면, 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자 (300)는 기판(301)에는 표시부(AA)가 정의되어 있으며, 상기 표시부(AA) 외측으로 베젤부(BA)이 정의되어 있으며, 상기 표시부(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(P)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.

상기 기판(301)은, 도면에는 도시하지 않았지만, 유리기판과 이 유리기판상에 형성된 희생층 및 폴리이미드(PI: polyimide)와 같은 유기 절연물질로 구성된 유기막으로 구성되는데, 이 유기막 하부의 유리기판과 희생층은 유기전계 발광소자를 제조한 이후에 레이저 조사에 의해 분리된다.

그리고, 본 발명에서의 기판(301)은 유기 절연물질인 폴리이미드로 구성된 유기막을 의미한다.

상기 기판(301) 전면에는 절연물질 예를 들면 무기절연물질인 산화실리콘 (SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(202)이 형성되어 있다. 이때, 상기 버퍼층(302)을 후속 공정에서 형성되는 반도체층(303) 하부에 형성하는 이유는 상기 반도체층(303)의 결정화시에 상기 기판(201)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(303)의 특성 저하를 방지하기 위함이다.

그리고, 상기 버퍼층(302) 상부의 표시부(AA) 내의 각 화소영역(P)에는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리 실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 제1 영역(303a) 그리고 상기 제1 영역 (303a) 양 측면으로 고농도의 불순물이 도핑된 제2 영역(303b, 303c)으로 구성된 반도체층(303)이 형성되어 있다.

상기 반도체층(303)을 포함한 버퍼층 상에는 무기 절연물질인 산화실리콘 (SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 게이트 절연막(305)이 형성되어 있으며, 상기 게이트 절연막(305) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 반도체층(303)의 제1 영역(303a)에 대응하여 게이트 전극 (307)이 형성되어 있다.

그리고, 상기 게이트 절연막(305) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(207)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다.

도면에 있어서는 상기 게이트 전극(207)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다. 그리고, 상기 기판(301)의 베젤부(BA)에는 게이트 구동회로배선(GIP)(307a) 및 접지배선(GND; 307b)이 형성된다.

한편, 상기 게이트 전극(307)과 게이트 배선(미도시)을 포함한 기판(301)의 표시부(AA) 전면에는 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(309)이 형성되어 있다. 이때, 상기 층간 절연막(309)과 그 하부의 게이트 절연막(305)에는 상기 각 반도체층(303)의 제1 영역(303a) 양 측면에 위치한 상기 제2 영역(303b,303c) 각각을 노출시키는 소스영역 콘택홀(미도시, 도 7b의 110a 참조) 및 드레인영역 콘택홀(미도시, 도 7b의 110b 참조)이 형성되어 있다.

그리고, 상기 기판(301)의 베젤부(BA)에는 상기 층간 절연막(309)과 그 하부의 게이트 절연막(305) 및 버퍼층(302)으로 구성된 다수의 크랙 방지댐(320)이 일정 간격만큼 이격되어 형성되어 있다. 특히, 상기 크랙 방지댐(320)들 사이에는 일정한 공간부, 즉 이들 층간 절연막(309)과 그 하부의 게이트 절연막(305) 및 버퍼층(302)으로 구성된 적층 구조가 제거된 지역이 존재한다.

그리고, 상기 베젤부(BA)의 최외곽에 위치하는 패널 가장자리부(PE: panel edge)에는 이들 층간 절연막(309)과 그 하부의 게이트 절연막(305) 및 버퍼층 (302)으로 구성된 적층 구조가 제거된 상태의 기판(301) 만이 존재할 수 있다.

상기 베젤부(BA)에 있는 다수의 크랙 방지댐(320)은 표시부(AA)의 둘레에 이 표시부(AA)를 감싸도록 일체로 배열되어 있으며, 적어도 하나 이상 형성될 수 있다.

그리고, 또 다른 실시 예로서, 상기 크랙 방지댐(320)은 기판의 베젤부(BA)에 표시부(AA)를 감싸도록 바(bar) 형태로 다수 개가 일정 간격을 두고 구비될 수도 있다. 이때, 상기 바 형태의 다수의 크랙 방지댐(320)은 적어도 1열 이상으로 배열될 수 있다. 그리고, 상기 바 형태의 다수의 크랙 방지댐(320)은 2열 이상으로 배열된 경우에, 지그 재그 형태로 서로 엇갈리게 배열될 수 있다.

한편, 상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(309) 상부에는 상기 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하며 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막 (305) 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.

그리고, 상기 층간 절연막(309) 상의 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 제2 영역(303b, 303c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(311a) 및 드레인 전극(311b)이 형성되어 있다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 반도체층(303)과 게이트 절연막(305) 및 게이트 전극(307)과 층간 절연막(309)과 서로 이격하며 형성된 상기 소스전극 (311a) 및 드레인 전극(311b)은 구동 박막 트랜지스터(미도시)를 이룬다.

한편, 상기 박막 트랜지스터(T)을 포함한 기판(301) 전면에는 예를 들어 무기 절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 구성된 패시베이션막 (312)이 형성되어 있다. 이때, 상기 패시베이션막(312)은 기판(301)의 표시부(AA)는 물론 베젤부(BA)에도 형성되어 있다. 특히, 상기 패시베이션막(312)는 상기 베젤부(BA)에 있는 크랙 방지댐(320)은 물론 이들 사이의 공간부에도 형성되어 있다. 이때, 상기 평탄화 막(313)으로는 절연물질, 예를 들어 포토 아크릴(Photo-Acyl)을 포함하는 유기기 절연물질 중에서 어느 하나를 선택하여 사용한다.

그리고, 상기 패시베이션막(312) 상부에는 평탄화 막(313)이 형성되어 있다. 이때, 상기 패널 외곽부인 베젤부(BA)에 형성된 크랙 방지막(320) 상부의 패시베이션막(312) 위에 더미 평탄화 막(313a)이 형성되어 있다.

상기 기판(301)의 표시부에 대응하는 평탄화 막(313) 및 그 아래의 패시베이션막(312)에는 후속 공정에서 형성되는 애노드 전극인 제1 전극(317)이 상기 드레인 전극(311b)과 전기적으로 접촉시키기 위한 드레인 콘택홀(315a)과 상기 접지배선(307b)을 노출시키는 접지배선 콘택홀(315b)이 형성되어 있다.

그리고, 상기 평탄화 막(313) 위로는 상기 드레인 콘택홀(315a)을 통해 상기 박막트랜지스터(T)의 드레인 전극(311b)과 접촉되며, 각 화소영역(P) 별로 분리된 형태를 가지는 제1 전극(317)이 형성되어 있다. 이때, 상기 베젤부(BA)의 평탄화 막(313) 위로는 후속 공정에서 형성되는 캐소드 전극인 제2 전극(327)의 저항값을 낮추기 위해 보조 전극패턴(319)이 형성되어 있다.

이는 상기 제2 전극(327)이 투명 도전물질로 형성되어 있어 저항값이 크기 때문에 일정한 전류를 균일하게 인가함에 있어 문제가 될 수 있기 때문에, 이러한 제2 전극(327)의 저항값을 낮추기 위해 보조 전극패턴(219)을 형성하여 상기 제2 전극(327)과 전기적으로 연결시켜 줌으로써 제2 전극(227)의 저항값을 낮출 수 있게 된다.

이때, 상기 보조 전극패턴(319)은 상기 제2 전극(327) 및 상기 접지배선 (307b)과 전기적으로 연결되어 있다. 이때, 상기 보조전극패턴(319)은 접지배선 콘택홀(미도시, 도 7d의 115b 참조)을 통해 상기 접지배선(307b)과 전기적으로 연결된다.

그리고, 상기 제1 전극(317) 위로는 표시부(AA)의 각 화소영역(P)의 경계부 및 베젤부(BA)에는 절연물질 특히 예를 들어 벤소사이클로부텐(BCB), 폴리 이미드 (Poly -Imide) 또는 포토아크릴(photo acryl)로 이루어진 뱅크 막(323)이 형성되어 있다. 이때, 상기 뱅크 막(323)은 각 화소영역(P)을 둘러싸는 형태로 상기 제1 전극(317)의 테두리와 중첩되도록 형성되어 있으며, 표시부(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. 그리고, 상기 뱅크 막(323)은 패널 외곽부인 베젤부(BA)에도 형성되어 있다. 특히, 상기 패널 외곽부인 베젤부(BA)에 형성된 크랙 방지막(220) 상부에 형성된 더미 평탄화 막(313a) 상부에 더미 뱅크 막 (323a)이 적층되어 있다.

그리고, 상기 뱅크 막(323)으로 둘러싸인 각 화소영역(P) 내의 상기 제1 전극(317) 위로는 각각 적, 녹 및 청색을 발광하는 유기발광 패턴(미도시)으로 구성된 유기 발광층(325)이 형성되어 있다.

이때, 상기 유기 발광층(325)은 유기 발광물질로 이루어진 단일 층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층 (emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.

그리고, 상기 유기 발광층(325)과 상기 뱅크(323)를 포함한 기판 전면에는 제2 전극(327)이 형성되어 있다. 이때, 상기 제1 전극(317)과 제2 전극(327) 및 이들 두 전극(317, 327) 사이에 개재된 유기 발광층(325)은 유기전계 발광 다이오드 (E)를 이룬다. 이때, 상기 제2 전극(327)은 상기 보조 전극패턴(319)과 전기적으로 연결된다.

따라서, 상기 유기전계 발광 다이오드(E)는 선택된 색 신호에 따라 제1 전극 (317)과 제2 전극(327)으로 소정의 전압이 인가되면, 제1 전극(317)으로부터 주입된 정공과 제2 전극(327)으로부터 제공된 전자가 유기발광층(325)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다.

이때, 발광된 빛은 투명한 제2 전극(327)을 통과하여 외부로 나가게 되므로, 유기전계 발광소자(300)는 임의의 화상을 구현하게 된다.

한편, 상기 제2 전극(327)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)으로 이루어진 제1 보호층(329)이 형성되어 있다. 이때, 상기 제2 전극(327) 만으로는 상기 유기발광층(325)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(327) 위로 상기 제1 보호층(329)이 형성됨으로써 상기 유기발광층(325)으로의 수분 침투를 완전히 억제할 수 있게 된다.

그리고, 상기 제1 보호층(329) 상에는 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(331)이 형성되어 있다. 이때, 상기 유기막(331)을 구성하는 고분자 박막으로는 올레핀계 고분자(polyethylene, polypropylene), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지(epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산(polysiloxane) 등이 사용될 수 있다.

상기 유기막(331) 및 제1 패시베이션막(329)을 포함한 기판 전면에는 상기 유기막(331)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)으로 이루어진 제2 보호층 (333)이 추가로 형성되어 있다.

도면에는 도시하지 않았지만, 상기 제2 보호층(333)을 포함한 기판 전면에는 상기 유기발광 다이오드(E)의 인캡슐레이션을 위해 보호 필름(미도시)이 대향하여 위치하게 되는데, 상기 기판(301)과 보호 필름(미도시) 사이에는 투명하며 접착 특성을 갖는 프릿(frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(미도시)가 공기층 없이 상기 기판(301) 및 보호 필름(Barrier film)과 완전 밀착되어 개재되어 있다.

이렇게 점착제(미도시)에 의해 상기 기판(301)과 보호필름(Barrier film) (미도시)이 고정되어 패널 상태를 이룸으로써 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자(300)가 구성된다.

이와 같이, 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자는 외부 충격 등에 의해 크랙이 발생할 수 있는 패널의 베젤부 가장자리부에 있는 무기막을 제거함은 물론 베젤부에 있는 무기막 일부를 분리하여 크랙 방지댐을 형성하고 그 위에 더미 평탄화막과 더미 뱅크 막의 적층 구조를 추가로 형성함으로써 이 크랙 방지댐을 통해 외부 충격에 의한 크랙이 발생하는 것을 방지하거나, 또는 크랙이 발생하더라도 베젤부에 있는 다수의 크랙 방지댐이 분리 형성되어 있음으로써 크랙이 표시부쪽으로 전파되는 것을 미연에 차단할 수 있다.

그리고, 본 발명은 기판의 베젤부에 무기질로 구성된 크랙 방지댐과 더미 평탄화막과 더미 뱅크 막의 적층 구조를 추가로 형성하여 외부 충격에 의한 크랙 발생을 미연에 방지하고 차단함으로써 크랙 발생으로 인한 불량을 저감시킬 수 있다.

또 한편, 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자에 대해 도 10을 참조하여 설명하면 다음과 같다.

도 10은 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자의 단면도이다.

도 10을 참조하면, 본 발명에 따른 유기전계 발광소자(400)는 기판(401)에는 표시부(AA)가 정의되어 있으며, 상기 표시부(AA) 외측으로 베젤부(BA)이 정의되어 있으며, 상기 표시부(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(P)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.

상기 기판(401)은, 도면에는 도시하지 않았지만, 유리기판과 이 유리기판상에 형성된 희생층 및 폴리이미드(PI: polyimide)와 같은 유기 절연물질로 구성된 유기막으로 구성되는데, 이 유기막 하부의 유리기판과 희생층은 유기전계 발광소자를 제조한 이후에 레이저 조사에 의해 분리된다.

그리고, 본 발명에서의 기판(401)은 유기 절연물질인 폴리이미드로 구성된 유기막을 의미한다.

상기 기판(401) 전면에는 절연물질 예를 들면 무기절연물질인 산화실리콘 (SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(402)이 형성되어 있다. 이때, 상기 버퍼층(402)을 후속 공정에서 형성되는 반도체층(403) 하부에 형성하는 이유는 상기 반도체층(203)의 결정화시에 상기 기판(401)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(203)의 특성 저하를 방지하기 위함이다.

그리고, 상기 버퍼층(402) 상부의 표시부(AA) 내의 각 화소영역(P)에는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리 실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 제1 영역(403a) 그리고 상기 제1 영역 (403a) 양 측면으로 고농도의 불순물이 도핑된 제2 영역(403b, 403c)으로 구성된 반도체층(403)이 형성되어 있다.

상기 반도체층(403)을 포함한 버퍼층 상에는 무기 절연물질인 산화실리콘 (SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 게이트 절연막(405)이 형성되어 있으며, 상기 게이트 절연막(405) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 반도체층(403)의 제1 영역(403a)에 대응하여 게이트 전극 (407)이 형성되어 있다.

그리고, 상기 게이트 절연막(405) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(407)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다.

도면에 있어서는 상기 게이트 전극(407)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다. 그리고, 상기 기판(401)의 베젤부(BA)에는 게이트 구동회로배선(GIP)(407a) 및 접지배선(GND; 407b)이 형성된다.

한편, 상기 게이트 전극(407)과 게이트 배선(미도시)을 포함한 기판(401)의 표시부(AA) 전면에는 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(409)이 형성되어 있다. 이때, 상기 층간 절연막(409)과 그 하부의 게이트 절연막(405)에는 상기 각 반도체층(403)의 제1 영역(403a) 양 측면에 위치한 상기 제2 영역(403b, 403c) 각각을 노출시키는 소스영역 콘택홀(미도시, 도 7b의 110a 참조) 및 드레인영역 콘택홀(미도시, 도 7b의 110b 참조)이 형성되어 있다.

그리고, 상기 기판(401)의 베젤부(BA)에는 상기 층간 절연막(409)과 그 하부의 게이트 절연막(405) 및 버퍼층(402)으로 구성된 다수의 크랙 방지댐(420)이 일정 간격만큼 이격되어 형성되어 있다. 특히, 상기 크랙 방지댐(420)들 사이에는 일정한 공간부, 즉 이들 층간 절연막(409)과 그 하부의 게이트 절연막(405) 및 버퍼층(402)으로 구성된 적층 구조가 제거된 지역이 존재한다.

그리고, 상기 베젤부(BA)의 최외곽에 위치하는 패널 가장자리부(PE: panel edge)에는 이들 층간 절연막(409)과 그 하부의 게이트 절연막(405) 및 버퍼층 (402)으로 구성된 적층 구조가 제거된 상태의 기판(401) 만이 존재할 수 있다.

상기 베젤부(BA)에 있는 다수의 크랙 방지댐(420)은 표시부(AA)의 둘레에 이 표시부(AA)를 감싸도록 일체로 배열되어 있으며, 적어도 하나 이상 형성될 수 있다.

그리고, 또 다른 실시 예로서, 상기 크랙 방지댐(420)은 기판의 베젤부(BA)에 표시부(AA)를 감싸도록 바(bar) 형태로 다수 개가 일정 간격을 두고 구비될 수도 있다. 이때, 상기 바 형태의 다수의 크랙 방지댐(420)은 적어도 1열 이상으로 배열될 수 있다. 그리고, 상기 바 형태의 다수의 크랙 방지댐(420)은 2열 이상으로 배열된 경우에, 지그 재그 형태로 서로 엇갈리게 배열될 수 있다.

한편, 상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(409) 상부에는 상기 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하는 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막 (405) 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.

그리고, 상기 층간 절연막(409) 상의 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 제2 영역(403b, 403c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(411a) 및 드레인 전극(411b)이 형성되어 있다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 반도체층(403)과 게이트 절연막(405) 및 게이트 전극(407)과 층간 절연막(409)과 서로 이격하며 형성된 상기 소스전극 (411a) 및 드레인 전극(411b)은 구동 박막 트랜지스터(미도시)를 이룬다.

도면에 있어서는 상기 데이터배선(미도시)과 소스전극(411a) 및 드레인 전극 (411b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.

한편, 상기 박막 트랜지스터(T)을 포함한 기판(401) 전면에는 예를 들어 무기 절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 구성된 패시베이션막 (412)이 형성되어 있다. 이때, 상기 패시베이션막(412)은 기판(401)의 표시부(AA)는 물론 베젤부(BA)에도 형성되어 있다. 특히, 상기 패시베이션막(412)는 상기 베젤부(BA)에 있는 크랙 방지댐(420)은 물론 이들 사이의 공간부에도 형성되어 있다.

그리고, 상기 패시베이션막(412) 상부에는 평탄화 막(413)이 형성되어 있다. 이때, 상기 평탄화 막(413)으로는 절연물질, 예를 들어 포토 아크릴(Photo-Acyl)을 포함하는 유기기 절연물질 중에서 어느 하나를 선택하여 사용한다.

상기 기판(401)의 표시부에 대응하는 평탄화 막(413) 및 그 아래의 패시베이션막(412)에는 후속 공정에서 형성되는 애노드 전극인 제1 전극(417)이 상기 드레인 전극(411b)과 전기적으로 접촉시키기 위한 드레인 콘택홀(415a)과 상기 접지배선(407b)을 노출시키는 접지배선 콘택홀(415b)이 형성되어 있다.

그리고, 상기 평탄화 막(413) 위로는 상기 드레인 콘택홀(415a)을 통해 상기 박막트랜지스터(T)의 드레인 전극(411b)과 접촉되며, 각 화소영역(P) 별로 분리된 형태를 가지는 제1 전극(417)이 형성되어 있다. 이때, 상기 베젤부(BA)의 평탄화 막(413) 위로는 후속 공정에서 형성되는 캐소드 전극인 제2 전극(427)의 저항값을 낮추기 위해 보조 전극패턴(419)이 형성되어 있다.

이는 상기 제2 전극(427)이 투명 도전물질로 형성되어 있어 저항값이 크기 때문에 일정한 전류를 균일하게 인가함에 있어 문제가 될 수 있기 때문에, 이러한 제2 전극(427)의 저항값을 낮추기 위해 보조 전극패턴(419)을 형성하여 상기 제2 전극(427)과 전기적으로 연결시켜 줌으로써 제2 전극(427)의 저항값을 낮출 수 있게 된다.

이때, 상기 보조 전극패턴(419)은 상기 제2 전극(427) 및 상기 접지배선 (407b)과 전기적으로 연결되어 있다. 이때, 상기 보조전극패턴(419)은 접지배선 콘택홀(미도시, 도 7d의 115b 참조)을 통해 상기 접지배선(407b)과 전기적으로 연결된다.

그리고, 상기 제1 전극(417) 위로는 표시부(AA)의 각 화소영역(P)의 경계부 및 베젤부(BA)에는 절연물질 특히 예를 들어 벤소사이클로부텐(BCB), 폴리 이미드 (Poly -Imide) 또는 포토아크릴(photo acryl)로 이루어진 뱅크 막(423)이 형성되어 있다. 이때, 상기 뱅크 막(423)은 각 화소영역(P)을 둘러싸는 형태로 상기 제1 전극(417)의 테두리와 중첩되도록 형성되어 있으며, 표시부(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. 그리고, 상기 뱅크 막(423)은 패널 외곽부인 베젤부(BA)에도 형성되어 있다. 특히, 상기 패널 외곽부인 베젤부(BA)에 형성된 크랙 방지막(220) 사이의 영역에 더미 뱅크 막(423a)이 형성되어 있다.

그리고, 상기 뱅크 막(423)으로 둘러싸인 각 화소영역(P) 내의 상기 제1 전극(417) 위로는 각각 적, 녹 및 청색을 발광하는 유기발광 패턴(미도시)으로 구성된 유기 발광층(425)이 형성되어 있다.

이때, 상기 유기 발광층(425)은 유기 발광물질로 이루어진 단일 층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층 (emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.

그리고, 상기 유기 발광층(425)과 상기 뱅크(423)를 포함한 기판 전면에는 제2 전극(427)이 형성되어 있다. 이때, 상기 제1 전극(417)과 제2 전극(427) 및 이들 두 전극(417, 427) 사이에 개재된 유기 발광층(425)은 유기전계 발광 다이오드 (E)를 이룬다. 이때, 상기 제2 전극(427)은 상기 보조 전극패턴(419)과 전기적으로 연결된다.

따라서, 상기 유기전계 발광 다이오드(E)는 선택된 색 신호에 따라 제1 전극 (417)과 제2 전극(427)으로 소정의 전압이 인가되면, 제1 전극(417)으로부터 주입된 정공과 제2 전극(427)으로부터 제공된 전자가 유기발광층(425)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다.

이때, 발광된 빛은 투명한 제2 전극(427)을 통과하여 외부로 나가게 되므로, 유기전계 발광소자(400)는 임의의 화상을 구현하게 된다.

한편, 상기 제2 전극(427)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)으로 이루어진 제1 보호층(429)이 형성되어 있다. 이때, 상기 제2 전극(427) 만으로는 상기 유기발광층(425)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(427) 위로 상기 제1 보호층(429)이 형성됨으로서 상기 유기발광층(425)으로의 수분 침투를 완전히 억제할 수 있게 된다.

그리고, 상기 제1 보호층(429) 상에는 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(431)이 형성되어 있다. 이때, 상기 유기막(431)을 구성하는 고분자 박막으로는 올레핀계 고분자(polyethylene, polypropylene), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지(epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산(polysiloxane) 등이 사용될 수 있다.

상기 유기막(431) 및 제1 패시베이션막(429)을 포함한 기판 전면에는 상기 유기막(431)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)으로 이루어진 제2 보호층 (433)이 추가로 형성되어 있다.

도면에는 도시하지 않았지만, 상기 제2 보호층(433)을 포함한 기판 전면에는 상기 유기발광 다이오드(E)의 인캡슐레이션을 위해 보호 필름(미도시)이 대향하여 위치하게 되는데, 상기 기판(401)과 보호 필름(미도시) 사이에는 투명하며 접착 특성을 갖는 프릿(frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(미도시)가 공기층 없이 상기 기판(401) 및 보호 필름(Barrier film)과 완전 밀착되어 개재되어 있다.

이렇게 점착제(미도시)에 의해 상기 기판(401)과 보호필름(Barrier film) (미도시)이 고정되어 패널 상태를 이룸으로써 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자(100)가 구성된다.

이와 같이, 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자는 외부 충격 등에 의해 크랙이 발생할 수 있는 패널의 베젤부 가장자리부에 있는 무기막을 제거함은 물론 베젤부에 있는 무기막 일부를 분리하여 크랙 방지댐을 형성하고 이 크랙 방지댐 사이에 더미 뱅크 막을 추가로 형성함으로써 이 크랙 방지댐 및 더미 뱅크 막을 통해 외부 충격에 의한 크랙이 발생하는 것을 방지하거나, 또는 크랙이 발생하더라도 베젤부에 있는 다수의 크랙 방지댐이 분리 형성되어 있음으로써 크랙이 표시부쪽으로 전파되는 것을 미연에 차단할 수 있다.

또 한편, 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자에 대해 도 11을 참조하여 설명하면 다음과 같다.

도 11은 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자의 단면도이다.

도 11을 참조하면, 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자 (500)는 기판(301)에는 표시부(AA)가 정의되어 있으며, 상기 표시부(AA) 외측으로 베젤부(BA)이 정의되어 있으며, 상기 표시부(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(P)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.

상기 기판(501)은, 도면에는 도시하지 않았지만, 유리기판과 이 유리기판상에 형성된 희생층 및 폴리이미드(PI: polyimide)와 같은 유기 절연물질로 구성된 유기막으로 구성되는데, 이 유기막 하부의 유리기판과 희생층은 유기전계 발광소자를 제조한 이후에 레이저 조사에 의해 분리된다.

그리고, 본 발명에서의 기판(501)은 유기 절연물질인 폴리이미드로 구성된 유기막을 의미한다.

상기 기판(501) 전면에는 절연물질 예를 들면 무기절연물질인 산화실리콘 (SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(502)이 형성되어 있다. 이때, 상기 버퍼층(502)을 후속 공정에서 형성되는 반도체층(503) 하부에 형성하는 이유는 상기 반도체층(303)의 결정화시에 상기 기판(201)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(503)의 특성 저하를 방지하기 위함이다.

그리고, 상기 버퍼층(502) 상부의 표시부(AA) 내의 각 화소영역(P)에는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리 실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 제1 영역(503a) 그리고 상기 제1 영역 (503a) 양 측면으로 고농도의 불순물이 도핑된 제2 영역(503b, 503c)으로 구성된 반도체층(503)이 형성되어 있다.

상기 반도체층(503)을 포함한 버퍼층 상에는 무기 절연물질인 산화실리콘 (SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 게이트 절연막(505)이 형성되어 있으며, 상기 게이트 절연막(505) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 반도체층(503)의 제1 영역(503a)에 대응하여 게이트 전극 (507)이 형성되어 있다.

그리고, 상기 게이트 절연막(505) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(507)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다.

도면에 있어서는 상기 게이트 전극(507)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다. 그리고, 상기 기판(501)의 베젤부(BA)에는 게이트 구동회로배선(GIP)(507a) 및 접지배선(GND; 507b)이 형성된다.

한편, 상기 게이트 전극(507)과 게이트 배선(미도시)을 포함한 기판(501)의 표시부(AA) 전면에는 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(509)이 형성되어 있다. 이때, 상기 층간 절연막(509)과 그 하부의 게이트 절연막(505)에는 상기 각 반도체층(503)의 제1 영역(503a) 양 측면에 위치한 상기 제2 영역(503b,503c) 각각을 노출시키는 소스영역 콘택홀(미도시, 도 7b의 110a 참조) 및 드레인영역 콘택홀(미도시, 도 7b의 110b 참조)이 형성되어 있다.

그리고, 상기 기판(501)의 베젤부(BA)에는 상기 층간 절연막(509)과 그 하부의 게이트 절연막(505) 및 버퍼층(502)으로 구성된 다수의 크랙 방지댐(520)이 일정 간격만큼 이격되어 형성되어 있다. 특히, 상기 크랙 방지댐(520)들 사이에는 일정한 공간부, 즉 이들 층간 절연막(509)과 그 하부의 게이트 절연막(505) 및 버퍼층(502)으로 구성된 적층 구조가 제거된 지역이 존재한다.

그리고, 상기 베젤부(BA)의 최외곽에 위치하는 패널 가장자리부(PE: panel edge)에는 이들 층간 절연막(509)과 그 하부의 게이트 절연막(505) 및 버퍼층 (502)으로 구성된 적층 구조가 제거된 상태의 기판(501) 만이 존재할 수 있다.

상기 베젤부(BA)에 있는 다수의 크랙 방지댐(520)은 표시부(AA)의 둘레에 이 표시부(AA)를 감싸도록 일체로 배열되어 있으며, 적어도 하나 이상 형성될 수 있다.

그리고, 또 다른 실시 예로서, 상기 크랙 방지댐(520)은 기판의 베젤부(BA)에 표시부(AA)를 감싸도록 바(bar) 형태로 다수 개가 일정 간격을 두고 구비될 수도 있다. 이때, 상기 바 형태의 다수의 크랙 방지댐(520)은 적어도 1열 이상으로 배열될 수 있다. 그리고, 상기 바 형태의 다수의 크랙 방지댐(520)은 2열 이상으로 배열된 경우에, 지그 재그 형태로 서로 엇갈리게 배열될 수 있다.

한편, 상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(509) 상부에는 상기 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하며 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막 (305) 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.

그리고, 상기 층간 절연막(509) 상의 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 제2 영역(503b, 503c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(511a) 및 드레인 전극(511b)이 형성되어 있다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 반도체층(503)과 게이트 절연막(505) 및 게이트 전극(507)과 층간 절연막(309)과 서로 이격하며 형성된 상기 소스전극 (511a) 및 드레인 전극(511b)은 구동 박막 트랜지스터(미도시)를 이룬다.

한편, 상기 박막 트랜지스터(T)을 포함한 기판(501) 전면에는 예를 들어 무기 절연물질인 산화실리콘(SiO₂) 또는 질화 실리콘(SiNx)으로 구성된 패시베이션막 (512)이 형성되어 있다. 이때, 상기 패시베이션막(512)은 기판(501)의 표시부(AA)는 물론 베젤부(BA)에도 형성되어 있다. 특히, 상기 패시베이션막(512)는 상기 베젤부(BA)에 있는 크랙 방지댐(520)은 물론 이들 사이의 공간부에도 형성되어 있다. 이때, 상기 평탄화 막(513)으로는 절연물질, 예를 들어 포토 아크릴(Photo-Acyl)을 포함하는 유기기 절연물질 중에서 어느 하나를 선택하여 사용한다.

그리고, 상기 패시베이션막(512) 상부에는 평탄화 막(513)이 형성되어 있다. 이때, 상기 패널 외곽부인 베젤부(BA)에 형성된 크랙 방지막(520) 사이의 패시베이션막(512) 위에 더미 평탄화 막(513a)이 형성되어 있다.

상기 기판(501)의 표시부에 대응하는 평탄화 막(513) 및 그 아래의 패시베이션막(512)에는 후속 공정에서 형성되는 애노드 전극인 제1 전극(517)이 상기 드레인 전극(511b)과 전기적으로 접촉시키기 위한 드레인 콘택홀(미도시)과 상기 접지배선(507b)을 노출시키는 접지배선 콘택홀(미도시)이 형성되어 있다.

그리고, 상기 평탄화 막(513) 위로는 상기 드레인 콘택홀을 통해 상기 박막트랜지스터(T)의 드레인 전극(511b)과 접촉되며, 각 화소영역(P) 별로 분리된 형태를 가지는 제1 전극(517)이 형성되어 있다. 이때, 상기 베젤부(BA)의 평탄화 막(513) 위로는 후속 공정에서 형성되는 캐소드 전극인 제2 전극(527)의 저항값을 낮추기 위해 보조 전극패턴(519)이 형성되어 있다.

이는 상기 제2 전극(527)이 투명 도전물질로 형성되어 있어 저항값이 크기 때문에 일정한 전류를 균일하게 인가함에 있어 문제가 될 수 있기 때문에, 이러한 제2 전극(527)의 저항값을 낮추기 위해 보조 전극패턴(519)을 형성하여 상기 제2 전극(527)과 전기적으로 연결시켜 줌으로써 제2 전극(527)의 저항값을 낮출 수 있게 된다.

이때, 상기 보조 전극패턴(519)은 상기 제2 전극(527) 및 상기 접지배선 (507b)과 전기적으로 연결되어 있다. 이때, 상기 보조전극패턴(519)은 접지배선 콘택홀(미도시, 도 7d의 115b 참조)을 통해 상기 접지배선(507b)과 전기적으로 연결된다.

그리고, 상기 제1 전극(517) 위로는 표시부(AA)의 각 화소영역(P)의 경계부 및 베젤부(BA)에는 절연물질 특히 예를 들어 벤소사이클로부텐(BCB), 폴리 이미드 (Poly -Imide) 또는 포토아크릴(photo acryl)로 이루어진 뱅크 막(523)이 형성되어 있다. 이때, 상기 뱅크 막(523)은 각 화소영역(P)을 둘러싸는 형태로 상기 제1 전극(517)의 테두리와 중첩되도록 형성되어 있으며, 표시부(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. 그리고, 상기 뱅크 막(523)은 패널 외곽부인 베젤부(BA)에도 형성되어 있다. 특히, 상기 패널 외곽부인 베젤부(BA)에 형성된 크랙 방지막(520) 사이에 형성된 더미 평탄화 막(513a) 상부에 더미 뱅크 막 (523a)이 적층되어 있다.

그리고, 상기 뱅크 막(523)으로 둘러싸인 각 화소영역(P) 내의 상기 제1 전극(517) 위로는 각각 적, 녹 및 청색을 발광하는 유기발광 패턴(미도시)으로 구성된 유기 발광층(525)이 형성되어 있다.

이때, 상기 유기 발광층(525)은 유기 발광물질로 이루어진 단일 층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층 (emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.

그리고, 상기 유기 발광층(525)과 상기 뱅크 막(523)을 포함한 기판 전면에는 제2 전극(527)이 형성되어 있다. 이때, 상기 제1 전극(517)과 제2 전극(527) 및 이들 두 전극(517, 527) 사이에 개재된 유기 발광층(525)은 유기전계 발광 다이오드(E)를 이룬다. 이때, 상기 제2 전극(527)은 상기 보조 전극패턴(519)과 전기적으로 연결된다.

따라서, 상기 유기전계 발광 다이오드(E)는 선택된 색 신호에 따라 제1 전극 (517)과 제2 전극(527)으로 소정의 전압이 인가되면, 제1 전극(517)으로부터 주입된 정공과 제2 전극(527)으로부터 제공된 전자가 유기발광층(525)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다.

이때, 발광된 빛은 투명한 제2 전극(527)을 통과하여 외부로 나가게 되므로, 유기전계 발광소자(500)는 임의의 화상을 구현하게 된다.

한편, 상기 제2 전극(527)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)으로 이루어진 제1 보호층(529)이 형성되어 있다. 이때, 상기 제2 전극(527) 만으로는 상기 유기발광층(525)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(327) 위로 상기 제1 보호층(529)이 형성됨으로써 상기 유기발광층(525)으로의 수분 침투를 완전히 억제할 수 있게 된다.

그리고, 상기 제1 보호층(529) 상에는 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(531)이 형성되어 있다. 이때, 상기 유기막(531)을 구성하는 고분자 박막으로는 올레핀계 고분자(polyethylene, polypropylene), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지(epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산(polysiloxane) 등이 사용될 수 있다.

상기 유기막(531) 및 제1 패시베이션막(529)을 포함한 기판 전면에는 상기 유기막(531)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)으로 이루어진 제2 보호층 (333)이 추가로 형성되어 있다.

도면에는 도시하지 않았지만, 상기 제2 보호층(533)을 포함한 기판 전면에는 상기 유기발광 다이오드(E)의 인캡슐레이션을 위해 보호 필름(미도시)이 대향하여 위치하게 되는데, 상기 기판(501)과 보호 필름(미도시) 사이에는 투명하며 접착 특성을 갖는 프릿(frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(미도시)가 공기층 없이 상기 기판(501) 및 보호 필름(Barrier film)과 완전 밀착되어 개재되어 있다.

이렇게 점착제(미도시)에 의해 상기 기판(501)과 보호필름(Barrier film) (미도시)이 고정되어 패널 상태를 이룸으로써 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자(300)가 구성된다.

이와 같이, 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자는 외부 충격 등에 의해 크랙이 발생할 수 있는 패널의 베젤부 가장자리부에 있는 무기막을 제거함은 물론 베젤부에 있는 무기막 일부를 분리하여 크랙 방지댐을 형성하고 이 크랙 방지댐 사이에 더미 평탄화막과 더미 뱅크 막의 적층 구조를 추가로 형성함으로써 이 크랙 방지댐을 통해 외부 충격에 의한 크랙이 발생하는 것을 방지하거나, 또는 크랙이 발생하더라도 베젤부에 있는 다수의 크랙 방지댐이 분리 형성되어 있음으로써 크랙이 표시부쪽으로 전파되는 것을 미연에 차단할 수 있다.

한편, 본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

101: 기판 102: 버퍼층
105: 게이트 절연막 109: 층간 절연막
112: 패시베이션막 113: 평탄화막
120, 120a: 크랙 방지댐 AA: 표시부
BA: 베젤부 PE: 패널 가장자리부

Claims

다수의 화소영역을 포함하는 표시부와 이 표시부 외측으로 베젤부가 정의된 기판;
상기 기판의 표시부에 구비된 다수의 박막 트랜지스터;
상기 기판의 베젤부에 구비되고, 하부면이 상기 기판과 접촉하는 크랙 방지댐;
상기 다수의 박막 트랜지스터와 크랙 방지댐을 포함한 기판 전면에 구비된 패시베이션막;
상기 패시베이션막 상에 구비되고 상기 박막 트랜지스터의 드레인 전극을 노출시키는 평탄화막;
상기 드레인 전극과 접속되는 제1 전극;
상기 평탄화막 및 제1 전극의 일부 상에 구비되고 각 화소영역을 분할하는 뱅크막;
상기 뱅크막 사이의 제1 전극 상에 구비된 유기발광층;
상기 유기발광층 상에 구비된 제2 전극;
상기 제2 전극 상에 위치하고, 상기 기판의 상기 베젤부 상으로 연장하는 제1 보호층;
상기 제1 보호층 상에 위치하는 유기막; 및
상기 유기막 상에 위치하고, 상기 베젤부 상에서 상기 제1 보호층과 접촉하는 제2 보호층을 포함하되,
상기 크랙 방지댐은 상기 제1 보호층 및 상기 제2 보호층과 이격되는 유기전계 발광소자.
제1 항에 있어서, 상기 크랙 방지댐은 기판의 베젤부에 상기 표시부를 감싸도록 일체로 구비된 유기전계 발광소자.
제2 항에 있어서, 상기 크랙 방지댐은 적어도 하나 이상인 유기전계 발광소자.
제1 항에 있어서, 상기 크랙 방지댐은 기판의 베젤부에 상기 표시부를 감싸도록 바(bar) 형태로 다수 개가 일정 간격을 두고 구비된 유기전계 발광소자.
제4 항에 있어서, 상기 바 형태의 다수의 크랙 방지댐은 적어도 1열 이상으로 배열된 유기전계 발광소자.
제5 항에 있어서, 상기 바 형태의 다수의 크랙 방지댐은 2열 이상으로 배열된 경우에, 지그 재그 형태로 서로 엇갈리게 배열된 유기전계 발광소자.
제1 항에 있어서, 상기 크랙 방지댐은 무기 절연물질로 이루어진 버퍼층과 게이트 절연막 및 층간 절연막의 적층 구조인 유기전계 발광소자.
제1 항에 있어서, 상기 크랙 방지댐 상부에 더미 뱅크막이 구비되거나, 또는 더미 평탄화막과 더미 뱅크막의 적층 구조가 구비된 유기전계 발광소자.
제1 항에 있어서, 상기 크랙 방지댐 사이의 영역에 더미 뱅크막이 구비되거나 또는, 더미 평탄화막 및 더미 뱅크막의 적층 구조가 구비된 유기전계 발광소자.
다수의 화소영역을 포함하는 표시부와 이 표시부 외측으로 베젤부가 정의된 기판을 제공하는 단계;
상기 기판의 표시부에 다수의 박막 트랜지스터를 형성하는 단계;
상기 기판의 베젤부에 상기 기판과 접촉하는 크랙 방지댐을 형성하는 단계;
상기 다수의 박막 트랜지스터와 크랙 방지댐을 포함한 기판 전면에 패시베이션막을 형성하는 단계;
상기 패시베이션막 상에 평탄화막을 형성하는 단계;
상기 평탄화막 및 그 하부의 패시베이션막에 상기 박막 트랜지스터들의 드레인 전극을 노출시키는 드레인 콘택홀을 형성하는 단계;
상기 드레인 전극을 통해 상기 드레인 전극과 접속되는 제1 전극을 형성하는 단계;
상기 평탄화막 및 제1 전극의 일부 상에 각 화소영역을 분할하는 뱅크막을 형성하는 단계;
상기 뱅크막 사이의 제1 전극 상에 유기발광층을 형성하는 단계;
상기 유기발광층은 물론 뱅크막 전면에 제2 전극을 형성하는 단계;
상기 제2 전극 상에 제1 보호층을 형성하는 단계;
상기 제1 보호층 상에 유기막을 형성하는 단계;
상기 유기막 상에 제2 보호층을 형성하는 단계를 포함하되,
상기 제2 보호층은 상기 기판의 상기 베젤부 상에서 상기 제1 보호층과 접촉하고,
상기 크랙 방지댐은 상기 제1 보호층 및 상기 제2 보호층의 외측에 형성되는 유기전계 발광소자 제조방법.
제10 항에 있어서,
상기 크랙 방지댐은 기판의 베젤부에 상기 표시부를 감싸도록 일체로 형성하는 유기전계 발광소자 제조방법.
제10 항에 있어서, 상기 크랙 방지댐은 적어도 하나 이상 형성하는 유기전계 발광소자 제조방법.
제10 항에 있어서, 상기 크랙 방지댐은 기판의 베젤부에 상기 표시부를 감싸도록 바(bar) 형태로 다수 개가 일정 간격을 두고 배열되는 유기전계 발광소자 제조방법.
제13 항에 있어서, 상기 바 형태의 다수의 크랙 방지댐은 적어도 1열 이상으로 배열되는 유기전계 발광소자 제조방법.
제14 항에 있어서, 상기 바 형태의 다수의 크랙 방지댐은 2열 이상으로 배열된 경우에 지그재그 형태로 서로 엇갈리게 배열되는 유기전계 발광소자 제조방법.
제10 항에 있어서, 상기 크랙 방지댐은 무기 절연물질로 이루어진 버퍼층과 게이트 절연막 및 층간 절연막의 적층 구조인 유기전계 발광소자 제조방법.
제10 항에 있어서, 상기 크랙 방지댐 상부에 더미 뱅크막을 형성하거나, 또는 더미 평탄화막과 더미 뱅크막의 적층 구조를 더 형성하는 유기전계 발광소자 제조방법.
제10 항에 있어서, 상기 크랙 방지댐 사이의 영역에 더미 뱅크막이 형성하거나 또는, 더미 평탄화막 및 더미 뱅크막의 적층 구조를 형성하는 유기전계 발광소자 제조방법.