KR102516288B1 - 반도체 패키지 제조 방법, 이에 의해 제조된 반도체 패키지 및 반도체 패키지 제조 장치 - Google Patents

반도체 패키지 제조 방법, 이에 의해 제조된 반도체 패키지 및 반도체 패키지 제조 장치 Download PDF

Info

Publication number
KR102516288B1
KR102516288B1 KR1020210099956A KR20210099956A KR102516288B1 KR 102516288 B1 KR102516288 B1 KR 102516288B1 KR 1020210099956 A KR1020210099956 A KR 1020210099956A KR 20210099956 A KR20210099956 A KR 20210099956A KR 102516288 B1 KR102516288 B1 KR 102516288B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
adhesive
bumps
connection
bump
Prior art date
Application number
KR1020210099956A
Other languages
English (en)
Other versions
KR20220015979A (ko
Inventor
조은별
정민수
김정학
남승희
김영삼
김기범
변아영
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Publication of KR20220015979A publication Critical patent/KR20220015979A/ko
Application granted granted Critical
Publication of KR102516288B1 publication Critical patent/KR102516288B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/64—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/65—Structure, shape, material or disposition of the connectors prior to the connecting process
    • H01L24/67—Structure, shape, material or disposition of the connectors prior to the connecting process of a plurality of connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 제조 공정 속도를 효과적으로 향상시킬 수 있는 반도체 패키지 제조 방법, 이에 의해 제조된 반도체 패키지 및 반도체 패키지 제조 장치에 관한 것이다.

Description

반도체 패키지 제조 방법, 이에 의해 제조된 반도체 패키지 및 반도체 패키지 제조 장치{MANUFACTURING METHOD FOR SEMICONDUCTOR PACKAGE, SEMICONDUCTOR PACKAGE MANUFACTURED BY THE SAME AND MANUFACTURING APPARATUS FOR SEMICONDUCTOR PACKAGE}
본 명세서는 2020년 7월 31일에 한국특허청에 제출된 한국 특허 출원 제10-2020-0096205호의 출원일의 이익을 주장하며, 그 내용 전부는 본 발명에 포함된다.
본 발명은 반도체 패키지 제조 방법, 이에 의해 제조된 반도체 패키지 및 반도체 패키지 제조 장치에 관한 것이다.
일반적으로 반도체 칩의 제조 공정은 웨이퍼에 미세한 패턴을 형성하는 공정 및 최종 장치의 규격에 맞도록 웨이퍼를 연마하여 패키징(packaging)하는 공정을 포함한다.
종래의 패키징 공정은 반도체 칩의 불량을 검사하는 웨이퍼 검사 공정; 웨이퍼를 절단하여 낱개의 칩으로 분리하는 다이싱 공정; 분리된 칩을 회로 필름(circuit film) 또는 리드 프레임의 탑재판에 부착시키는 다이본딩 공정; 반도체 칩 상에 구비된 칩 패드와 회로 필름 또는 리드 프레임의 회로 패턴을 와이어와 같은 전기적 접속 수단으로 연결시키는 와이어 본딩 공정; 반도체 칩의 내부 회로와 그 외의 부품을 보호하기 위해 봉지재로 외부를 감싸는 몰딩 공정; 리드와 리드를 연결하고 있는 댐바를 절단하는 트림 공정; 리드를 원하는 형태로 구부리는 포밍 공정; 및 완성된 패키지의 불량을 검사하는 완성품 검사공정 등을 포함한다.
최근 전자기기의 소형화, 고기능화, 대용량화 추세가 확대되고 이에 따른 반도체 패키지의 고밀도화, 고집적화에 대한 필요성이 급격히 커짐에 따라 반도체 칩 크기가 점점 커지고 있으며 집적도 측면에서도 개선하기 위하여 칩을 다단으로 적층하는 스택패키지 방법 등이 점차로 증가하고 있다.
반도체 칩을 다단으로 적층하기 위하여, 반도체 칩 사이에 접착제를 개재하고 열압착(Thermal Compression Bonding)하는 과정을 반복하고 있으나, 반도체 패키지의 제조에 많은 시간이 소요되는 문제가 있었다.
이에, 반도체 패키지의 제조 공정 속도를 향상시킬 수 있는 기술이 필요한 실정이다.
본 발명은 반도체 패키지의 제조 공정 속도를 효과적으로 향상시킬 수 있는 반도체 패키지 제조 방법, 이에 의해 제조된 반도체 패키지 및 반도체 패키지 제조 장치를 제공하는 것이다.
다만, 본 발명이 해결하고자 하는 과제는 상기 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 하기의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시상태는, 접속부가 일면 상에 구비되고, 접속 범프가 형성된 접속부가 타면 상에 구비된 범프 구비 반도체 칩들을 준비하는 단계; 상기 범프 구비 반도체 칩들 중 하나의 범프 구비 반도체 칩의 일면과 다른 하나의 범프 구비 반도체 칩의 타면 사이에 접착제를 개재하고, 상기 접속 범프의 융점 이상의 온도에서 상기 접착제를 가경화하며, 상기 다른 하나의 범프 구비 반도체 칩의 타면 상에 구비된 접속 범프를 상기 하나의 범프 구비 반도체 칩의 일면 상에 구비된 접속부에 접속시켜 반도체 칩 적층체를 제조하는 단계; 및 상기 접속 범프의 융점 이상의 온도에서 상기 반도체 칩 적층체의 접착제를 완전 경화하여, 반도체 패키지를 제조하는 단계;를 포함하는 반도체 패키지 제조 방법을 제공한다.
또한, 본 발명의 일 실시상태는, 상기 반도체 패키지 제조 방법에 의해 제조된 반도체 패키지를 제공한다.
또한, 본 발명의 일 실시상태는, 하나의 범프 구비 반도체 칩과 다른 하나의 범프 구비 반도체 칩 사이에 상기 접착제가 개재되도록, 상기 하나의 범프 구비 반도체 칩과 상기 다른 하나의 범프 구비 반도체 칩을 정렬하는 반도체 칩 정렬 유닛; 및 정렬된 상기 하나의 범프 구비 반도체 칩 및 상기 다른 하나의 범프 구비 반도체 칩 중 적어도 하나를 가압하여 반도체 칩 적층체를 제조하는 가압 부재, 및 상기 접착제를 가열하는 가열 부재를 포함하는 반도체 칩 접속 유닛;를 포함하고, 상기 하나의 범프 구비 반도체 칩 및 상기 다른 하나의 범프 구비 반도체 칩 각각은, 접속부가 일면 상에 구비되고, 접속 범프가 형성된 접속부가 타면 상에 구비되고, 상기 반도체 칩 접속 유닛은 상기 접속 범프의 융점 이상의 온도에서 상기 접착제를 가경화하며, 상기 다른 하나의 범프 구비 반도체 칩의 접속 범프를 상기 하나의 범프 구비 반도체 칩의 접속부에 접속시키는 반도체 패키지 제조 장치를 제공한다.
본 발명의 일 실시상태에 따른 반도체 패키지 제조 방법은 반도체 패키지의 제조 공정 속도를 효과적으로 향상시킬 수 있다.
또한, 본 발명의 일 실시상태에 따른 반도체 패키지 제조 방법은 반도체 칩들을 빠른 시간 내에 안정적으로 접속시킬 수 있다.
또한, 본 발명의 일 실시상태에 따른 반도체 패키지 제조 장치는 반도체 칩들을 빠른 시간 내에 안정적으로 접속시킬 수 있다.
본 발명의 효과는 상술한 효과로 한정되는 것은 아니며, 언급되지 아니한 효과들은 본원 명세서 및 첨부된 도면으로부터 당업자에게 명확히 이해될 수 있을 것이다.
도 1a 내지 도 1f는 본 발명의 일 실시상태에 따른 반도체 패키지 제조 방법을 개략적으로 나타낸 도면이다.
도 2a 내지 도 2f는 본 발명의 일 실시상태에 따른 반도체 패키지 제조 방법을 개략적으로 나타낸 도면이다.
도 3a 내지 도 3f는 본 발명의 일 실시상태에 따른 반도체 패키지 제조 방법을 개략적으로 나타낸 도면이다.
도 4a 내지 도 4f는 본 발명의 일 실시상태에 따른 반도체 패키지 제조 방법을 개략적으로 나타낸 도면이다.
도 5는 본 발명의 실시예 1, 비교예 1 내지 비교예 4에서 제조된 반도체 패키지 샘플 단면의 SEM 이미지이다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 단위 "중량부"는 각 성분간의 중량의 비율을 의미할 수 있다.
본원 명세서 전체에서, "(메트)아크릴레이트"는 아크릴레이트 및 메타크릴레이트를 통칭하는 의미로 사용된다.
본원 명세서 전체에서, "제1" 및 "제2"와 같이 서수를 포함하는 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용되며, 상기 서수에 의해 한정되지 않는다. 예를 들어, 발명의 권리 범위 내에서 제1 구성요소는 제2 구성요소로도 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수 있다.
이하, 첨부된 도면을 참조하여 본 명세서에 대하여 더욱 상세하게 설명한다.
도 1a 내지 도 1f는 본 발명의 일 실시상태에 따른 반도체 패키지 제조 방법을 개략적으로 나타낸 도면이다.
본 발명의 일 실시상태는, 접속부가 일면 상에 구비되고, 접속 범프가 형성된 접속부가 타면 상에 구비된 범프 구비 반도체 칩들을 준비하는 단계; 상기 범프 구비 반도체 칩들 중 하나의 범프 구비 반도체 칩의 일면과 다른 하나의 범프 구비 반도체 칩의 타면 사이에 접착제를 개재하고, 상기 접속 범프의 융점 이상의 온도에서 상기 접착제를 가경화하며, 상기 다른 하나의 범프 구비 반도체 칩의 타면 상에 구비된 접속 범프를 상기 하나의 범프 구비 반도체 칩의 일면 상에 구비된 접속부에 접속시켜 반도체 칩 적층체를 제조하는 단계; 및 상기 접속 범프의 융점 이상의 온도에서 상기 반도체 칩 적층체의 접착제를 완전 경화하여, 반도체 패키지를 제조하는 단계;를 포함하는 반도체 패키지 제조 방법을 제공한다.
본 발명의 일 실시상태에 따른 반도체 패키지 제조 방법은 반도체 패키지의 제조 공정 속도를 효과적으로 향상시킬 수 있다. 또한, 본 발명의 일 실시상태에 따른 반도체 패키지 제조 방법은 반도체 칩들을 빠른 시간 내에 안정적으로 접속시킬 수 있다.
본 발명의 일 실시상태에 따르면, 반도체 패키지를 제조하기 위하여, 범프 구비 반도체 칩들을 준비한다. 도 1a를 참고하면, 상기 범프 구비 반도체 칩(210)은 반도체 칩 본체(211)의 일면과 타면 상에 접속부(212)가 구비되며, 타면의 접속부(212) 상에 접속 범프(213)가 구비될 수 있다. 상기 반도체 칩 본체(211)로서 당업계에서 사용되는 반도체를 제한 없이 사용할 수 있다. 예를 들어, 상기 반도체 칩 본체(211)로서 실리콘, 게르마늄 등의 동일 종류의 원소로 구성되는 원소 반도체, 갈륨비소, 인듐인 등의 화합물 반도체를 이용할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 범프 구비 반도체 칩에 구비되는 접속부는, 반도체 칩 본체의 배선, 패드, 또는 전극일 수 있다. 상기 접속부는 금, 은, 구리, 구리 필러, 땜납(예를 들어, 주성분은 주석-은, 주석-납, 주석-비스무트, 주석-구리, 또는 주석-은-구리), 주석, 니켈 중 적어도 하나로 형성될 수 있으며, 단일 성분으로 형성되거나 복수의 성분으로 형성될 수도 있다. 또한, 상기 접속부는 전술한 성분으로 이루어진 층이 다층으로 적층된 구조를 가질 수 있다.
본 발명의 일 실시상태에 따르면, 상기 범프 구비 반도체 칩에 구비된 접속 범프는 상기 접속부와 전기적으로 접속된 것일 수 있다. 구체적으로, 상기 접속 범프는 땜납(solder)일 수 있다. 예를 들어, 상기 땜납의 주성분은 주석-은, 주석-납, 주석-비스무트, 주석-구리, 또는 주석-은-구리일 수 있다. 반도체 칩 본체의 일면 및 타면 중 하나의 면 상에 구비된 접속부 상에 땜납을 형성하여, 상기 범프 구비 반도체 칩을 준비할 수 있다.
본 발명의 일 실시상태에 따르면, 기판 상에 반도체 칩 적층체를 제조할 수 있다.
도 1a를 참고하면, 상기 기판(100)의 일면 상에는 접속부(110)가 구비될 수 있다. 상기 접속부(110)는 배선, 패드, 또는 전극일 수 있다. 상기 기판(100)으로서 당업계에서 사용되는 배선 회로 기판을 제한 없이 사용할 수 있다. 예를 들어, 상기 기판(100)으로, 유리, 에폭시, 폴리이미드, 폴리에스테르, 세라믹, 에폭시, 비스말레이미드트리아진 등을 주요 성분으로 하는 절연 기판의 표면에 형성된 금속층을 에칭하여 배선(배선 패턴)이 형성된 회로 기판, 상기 절연 기판의 표면에 금속 도금 등에 의해 배선(배선 패턴)이 형성된 회로 기판, 상기 절연 기판의 표면에 도전성 물질을 인쇄하여 배선(배선 패턴)이 형성된 회로 기판 등을 이용할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 반도체 칩 적층체를 제조하는 단계는, 일면 상에 접속부가 구비된 기판의 일면과 상기 하나의 범프 구비 반도체 칩의 타면 사이에 접착제를 개재하고, 상기 접속 범프의 융점 이상의 온도에서 상기 접착제를 가경화하며, 상기 하나의 범프 구비 반도체 칩의 타면 상에 구비된 접속 범프를 상기 기판의 일면 상에 구비된 접속부에 접속시키는 단계를 포함할 수 있다. 즉, 상기 반도체 칩 적층체는 기판과 범프 구비 반도체 칩을 포함할 수 있다.
도 1a를 참고하면, 접속부(212) 상에 접속 범프(213)가 구비된 범프 구비 반도체 칩(210)의 타면 상에 접착제(A)를 도포하여, 기판(100)의 일면과 하나의 범프 구비 반도체 칩(210)의 타면 사이에 접착제(A)를 위치시킬 수 있다. 이후, 기판(100)의 일면 상에 구비된 접속부(110)들과 하나의 범프 구비 반도체 칩(210)의 타면 상에 구비된 접속부(212)들이 서로 대향하도록, 기판(100)과 하나의 범프 구비 반도체 칩(210)의 위치를 조정할 수 있다. 이를 통해, 기판(100)의 일면 상에 구비된 접속부(110)들과 하나의 범프 구비 반도체 칩(210)의 타면 상에 구비된 접속 범프(213)들이 서로 대향될 수 있다.
본 발명의 일 실시상태에 따르면, 상기 접속 범프의 융점 이상의 온도에서, 상기 하나의 범프 구비 반도체 칩의 타면 상에 구비된 접속 범프를 기판의 일면 상에 구비된 접속부에 접속시킬 수 있다. 구체적으로, 상기 하나의 범프 구비 반도체 칩과 기판을 상기 접속 범프 융점 이상의 온도로 가열 및 가압하여, 상기 하나의 범프 구비 반도체 칩에 구비된 접속 범프를 기판에 구비된 접속부에 접속시킬 수 있다.
상기 기판과 상기 하나의 범프 구비 반도체 칩은 다양한 방법으로 가압될 수 있다. 예를 들어, 상기 기판의 위치를 고정하고 상기 하나의 범프 구비 반도체 칩을 상기 기판을 향하여 가압하거나, 상기 하나의 범프 구비 반도체 칩의 위치를 고정하고 상기 기판을 상기 하나의 범프 구비 반도체 칩을 향하여 가압하거나, 또는 서로를 향하여 상기 기판과 상기 하나의 범프 구비 반도체 칩을 가압할 수 있다. 상기 가압 공정을 수행하기 위하여, 당업계에서 사용되는 가압 부재를 제한 없이 사용할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 접속 범프의 융점 이상의 온도에서 상기 기판 및/또는 상기 하나의 범프 구비 반도체 칩을 가압하여 압착시킬 수 있다. 도 1a 및 도 1b를 참고하면, 상기 기판(100)과 상기 하나의 범프 구비 반도체 칩(210) 사이에 개재된 접착제(A)는 가경화 접착제(A')가 되고, 상기 하나의 범프 구비 반도체 칩(210)의 접속 범프(213)가 상기 기판(100)의 접속부(110)에 금속 접합되어 전기적으로 접속될 수 있다.
본 발명의 일 실시상태에 따르면, 상기 접착제를 가경화하는 온도는 상기 접속 범프의 융점 이상일 수 있다. 구체적으로, 상기 접착제를 가경화하는 온도는 200 ℃ 이상 300 ℃ 이하일 수 있다. 보다, 구체적으로, 상기 접착제를 가경화하는 온도는 215 ℃ 이상 285 ℃ 이하, 230 ℃ 이상 270 ℃ 이하, 250 ℃ 이상 260 ℃ 이하, 또는 250 ℃ 이상 300 ℃ 이하일 수 있다. 상기 접착제의 가경화 온도가 전술한 범위 내인 경우, 상기 접착제의 가경화 시에 보이드가 형성되는 것을 억제할 수 있고, 땜납의 비산을 효과적으로 억제할 수 있다.
상기 접착제를 가경화하는 온도는 상기 접속 범프의 종류에 따라 설정될 수 있다. 이때, 전술한 접착제의 가경화 온도는 상기 접속 범프가 땜납을 포함하는 경우에 해당할 수 있다.
한편, 상기 접착제의 경화 반응을 발생시킬 수 있는 온도는 상기 접속 범프의 융점 이하일 수 있다.
본 발명의 일 실시상태에 따르면, 상기 하나의 범프 구비 반도체 칩의 타면 상에 구비된 접속 범프를 상기 기판의 일면 상에 구비된 접속부에 접속시키는 단계는 10 초 이하의 시간 동안 수행될 수 있다. 구체적으로, 상기 하나의 범프 구비 반도체 칩의 타면 상에 구비된 접속 범프를 상기 기판의 일면 상에 구비된 접속부에 접속시키는 단계는 10 초 이하, 9 초 이하, 8 초 이하, 7 초 이하, 5 초 이하, 또는 3 초 이하의 시간 동안 수행될 수 있다. 또한, 상기 하나의 범프 구비 반도체 칩의 타면 상에 구비된 접속 범프를 상기 기판의 일면 상에 구비된 접속부에 접속시키는 단계는 1 초 이상, 2 초 이상, 3 초 이상, 또는 5 초 이상의 시간 동안 수행될 수 있다. 상기 접착제의 가경화를 수행하는 시간이 전술한 범위 내인 경우, 상기 접착제의 가경화를 적절히 진행할 수 있고, 반도체 패키지 제조 공정 시간을 효과적으로 감축시킬 수 있다. 또한, 상기 접착제의 가경화를 수행하는 시간을 전술한 범위로 조절함으로써, 접착제에 보이드가 발생되는 것을 효과적으로 억제할 수 있다.
상기 하나의 범프 구비 반도체 칩에 구비된 접속 범프의 융점 이상의 온도에서 상기 접착제의 경화 반응이 진행될 수 있다. 다만, 10 초 이하의 시간 동안 상기 접착제의 경화 반응이 진행됨에 따라, 상기 접착제는 완전 경화되지 않고 가경화될 수 있다.
본 발명의 일 실시상태에 따르면, 상기 접착제를 가경화하며 상기 하나의 범프 구비 반도체 칩의 접속 범프를 상기 기판의 접속부에 금속 접합함으로써, 상기 반도체 패키지 제조 공정 시간을 효과적으로 단축시킬 수 있고, 상기 반도체 패키지의 접속 품질을 보다 향상시킬 수 있다. 구체적으로, 상기 접착제의 완전 경화 전에 상기 접착제를 가경화하여, 완전 경화 시에 상기 접착제에 보이드가 발생되는 것을 억제할 수 있다. 또한, 상기 접착제의 가경화를 10 초 이하의 시간 동안 수행함으로써, 반도체 패키지 제조 공정의 전체 시간을 효과적으로 감축할 수 있다. 또한, 상기 접착제가 가경화됨에 따라, 상기 접착제의 완전 경화 시에 상기 접속 범프 및 상기 접속부의 금속의 유동 및 비산을 효과적으로 억제할 수 있다. 또한, 상기 접착제의 가경화 시에 상기 하나의 범프 구비 반도체 칩의 접속 범프가 상기 기판의 접속부에 금속 접합됨에 따라, 상기 반도체 칩 적층체의 적층 구조는 안정적으로 고정될 수 있고, 반도체 패키지의 접속 품질이 향상될 수 있다.
본 발명의 일 실시상태에 따르면, 상기 기판과 상기 하나의 범프 구비 반도체 칩은 다양한 방법을 통해 가열될 수 있다. 예를 들어, 상기 기판은 핫플레이트 상에 고정되고 상기 하나의 범프 구비 반도체 칩은 가열 가능한 가압 부재로 가열 및 가압되거나, 상기 기판은 핫플레이트 상에 고정되고 상기 하나의 범프 구비 반도체 칩은 히터를 통해 가열되며 가압 부재로 가압되거나, 또는 상기 기판과 상기 하나의 범프 구비 반도체 칩은 히터를 통해 가열되며 가압 부재로 가압될 수 있다. 다만, 상기 가열 수단을 제한하는 것은 아니다. 이때, 전술한 핫플레이트 및 히터의 온도는 실제로 접착제, 접속 범프 및 접속부에 전달되는 온도를 고려하여 설정될 수 있다. 예를 들어, 설정된 핫플레이트 및 히터의 온도보다 낮은 온도로 접착제, 접속 범프 및 접속부가 가열될 수 있으므로, 이를 고려하여 핫플레이트 및 히터의 온도를 설정할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 반도체 칩 적층체를 제조하는 단계는, 상기 범프 구비 반도체 칩들 중 하나의 범프 구비 반도체 칩에 다른 하나의 범프 구비 반도체 칩을 접속시킨다.
도 1b를 참고하면, 상기 하나의 범프 구비 반도체 칩(210)의 일면과 다른 하나의 범프 구비 반도체 칩(220)의 타면 사이에 접착제(A)를 개재하고, 상기 접속 범프(223)의 융점 이상의 온도에서 상기 접착제(A)를 가경화하며, 상기 다른 하나의 범프 구비 반도체 칩(220)의 타면 상에 구비된 접속 범프(223)를 상기 하나의 범프 구비 반도체 칩(210)의 일면 상에 구비된 접속부(212)에 접속시킬 수 있다. 이때, 상기 하나의 범프 구비 반도체 칩(210)은 상기 기판(100)에 접속된 것일 수 있다.
본 발명의 일 실시상태에 따르면, 상기 다른 하나의 범프 구비 반도체 칩에 구비된 접속 범프의 융점 이상의 온도에서, 상기 다른 하나의 범프 구비 반도체 칩의 타면 상에 구비된 접속 범프를 상기 하나의 범프 구비 반도체 칩의 일면 상에 구비된 접속부에 접속시킬 수 있다. 도 1b 및 도 1c를 참고하면, 상기 하나의 범프 구비 반도체 칩(210)과 상기 다른 하나의 범프 구비 반도체 칩(220)을 상기 접속 범프 융점(223) 이상의 온도로 가열 및 가압하여, 상기 다른 하나의 범프 구비 반도체 칩(220)에 구비된 접속 범프(223)를 상기 하나의 범프 구비 반도체 칩(210)에 구비된 접속부(212)에 접속시킬 수 있다.
상기 하나의 범프 구비 반도체 칩과 상기 다른 하나의 범프 구비 반도체 칩은 다양한 방법으로 가압될 수 있다. 예를 들어, 상기 하나의 범프 구비 반도체 칩의 위치를 고정하고 상기 다른 하나의 범프 구비 반도체 칩을 가압하거나, 상기 다른 하나의 범프 구비 반도체 칩의 위치를 고정하고 상기 하나의 범프 구비 반도체 칩을 가압하거나, 또는 서로를 향하여 상기 하나의 범프 구비 반도체 칩과 상기 다른 하나의 범프 구비 반도체 칩을 가압할 수 있다. 상기 가압 공정을 수행하기 위하여, 당업계에서 사용되는 가압 부재를 제한 없이 사용할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 접속 범프의 융점 이상의 온도에서 상기 하나의 범프 구비 반도체 칩 및/또는 상기 다른 하나의 범프 구비 반도체 칩을 가압하여 압착시킬 수 있다. 도 1b 및 도 1c를 참고하면, 상기 하나의 범프 구비 반도체 칩(210)과 상기 다른 하나의 범프 구비 반도체 칩(220) 사이에 개재된 접착제(A)는 가경화 접착제(A')가 되고, 상기 다른 하나의 범프 구비 반도체 칩(220)의 접속 범프(223)가 상기 하나의 범프 구비 반도체 칩(210)의 접속부(212)에 금속 접합되어 전기적으로 접속될 수 있다.
본 발명의 일 실시상태에 따르면, 상기 반도체 칩 적층체를 제조하는 단계에서 상기 접착제를 가경화하는 온도는 상기 접속 범프의 융점 이상일 수 있다. 구체적으로, 상기 접착제를 가경화하는 온도는 200 ℃ 이상 300 ℃ 이하일 수 있다. 보다, 구체적으로, 상기 접착제를 가경화하는 온도는 215 ℃ 이상 285 ℃ 이하, 230 ℃ 이상 270 ℃ 이하, 250 ℃ 이상 260 ℃ 이하, 또는 250 ℃ 이상 300 ℃ 이하일 수 있다. 상기 접착제의 가경화 온도가 전술한 범위 내인 경우, 상기 접착제의 가경화 시에 보이드가 형성되는 것을 억제할 수 있고, 땜납의 비산을 효과적으로 억제할 수 있다. 상기 접착제를 가경화하는 온도는 상기 접속 범프의 종류에 따라 설정될 수 있다. 이때, 전술한 접착제의 가경화 온도는 상기 접속 범프가 땜납을 포함하는 경우에 해당할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 반도체 칩 적층체를 제조하는 단계에서 상기 접착제의 가경화가 수행되는 시간은 10 초 이하일 수 있다. 구체적으로, 상기 접착제의 가경화가 수행되는 시간은 10 초 이하, 9 초 이하, 8 초 이하, 7 초 이하, 5 초 이하, 또는 3 초 이하의 시간 동안 수행될 수 있다. 또한, 상기 접착제의 가경화가 수행되는 시간은 1 초 이상, 2 초 이상, 3 초 이상, 또는 5 초 이상의 시간 동안 수행될 수 있다.
전술한 바와 동일하게, 상기 다른 하나의 범프 구비 반도체 칩에 구비된 접속 범프의 융점 이상의 온도에서 상기 접착제의 경화 반응이 진행될 수 있다. 다만, 10 초 이하의 시간 동안 상기 접착제의 경화 반응이 진행됨에 따라, 상기 접착제는 완전 경화되지 않고 가경화될 수 있다.
본 발명의 일 실시상태에 따르면, 상기 접착제의 가경화를 수행하는 시간을 전술한 범위로 조절함으로써, 상기 접착제의 가경화를 적절하게 진행할 수 있고, 반도체 패키지 제조 공정 시간을 효과적으로 감축시킬 수 있으며, 접착제에 보이드가 발생되는 것을 효과적으로 억제할 수 있다. 또한, 상기 접착제의 가경화를 수행하는 시간이 전술한 범위 내인 경우, 상기 다른 하나의 범프 구비 반도체 칩에 구비된 접속 범프와 상기 하나의 범프 구비 반도체 칩의 접속부 간에 금속 접합이 적절하게 형성될 수 있다.
본 발명의 일 실시상태에 따르면, 상기 접착제를 가경화하며 상기 다른 하나의 범프 구비 반도체 칩의 접속 범프를 상기 하나의 범프 구비 반도체 칩의 접속부에 금속 접합함으로써, 상기 반도체 패키지 제조 공정 시간을 효과적으로 단축시킬 수 있고, 상기 반도체 패키지의 접속 품질을 보다 향상시킬 수 있다. 구체적으로, 상기 접착제의 완전 경화 전에 상기 접착제를 가경화하여, 완전 경화 시에 상기 접착제에 보이드가 발생되는 것을 억제할 수 있다. 또한, 상기 접착제의 가경화를 10 초 이하의 시간 동안 수행함으로써, 반도체 패키지 제조 공정의 전체 시간을 효과적으로 감축할 수 있다. 또한, 상기 접착제가 가경화됨에 따라, 상기 접착제의 완전 경화 시에 상기 접속 범프 및 상기 접속부의 금속의 유동 및 비산을 효과적으로 억제할 수 있다. 또한, 상기 접착제의 가경화 시에 상기 다른 하나의 범프 구비 반도체 칩의 접속 범프가 상기 하나의 범프 구비 반도체 칩의 접속부에 금속 접합됨에 따라, 상기 반도체 칩 적층체의 적층 구조는 안정적으로 고정될 수 있고, 반도체 패키지의 접속 품질이 향상될 수 있다.
본 발명의 일 실시상태에 따르면, 상기 하나의 범프 구비 반도체 칩과 상기 다른 하나의 범프 구비 반도체 칩은 다양한 방법을 통해 가열될 수 있다. 예를 들어, 상기 하나의 범프 구비 반도체 칩은 핫플레이트 상에 고정되고 상기 다른 하나의 범프 구비 반도체 칩은 가열 가능한 가압 부재로 가열 및 가압되거나, 상기 하나의 범프 구비 반도체 칩은 핫플레이트 상에 고정되고 상기 다른 하나의 범프 구비 반도체 칩은 히터를 통해 가열되며 가압 부재로 가압되거나, 또는 상기 하나의 범프 구비 반도체 칩과 상기 다른 하나의 범프 구비 반도체 칩은 히터를 통해 가열되며 가압 부재로 가압될 수 있다. 다만, 상기 가열 수단을 제한하는 것은 아니다. 이때, 전술한 핫플레이트 및 히터의 온도는 실제로 접착제, 접속 범프 및 접속부에 전달되는 온도를 고려하여 설정될 수 있다. 예를 들어, 설정된 핫플레이트 및 히터의 온도보다 낮은 온도로 접착제, 접속 범프 및 접속부가 가열될 수 있으므로, 이를 고려하여 핫플레이트 및 히터의 온도를 설정할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 반도체 칩 적층체를 제조하는 단계는, 상기 반도체 칩 적층체에 추가의 상기 범프 구비 반도체 칩을 접속시키는 단계를 1회 이상 수행하는 것을 포함할 수 있다. 구체적으로, 상기 접속 단계는, 외부로 노출되는 접속부가 구비된 상기 반도체 칩 적층체의 일면과 추가의 상기 범프 구비 반도체 칩의 타면 사이에 접착제를 개재하고, 상기 접속 범프의 융점 이상의 온도에서 상기 접착제를 가경화하며, 상기 추가의 범프 구비 반도체 칩의 상기 접속 범프를 상기 반도체 칩 적층체의 노출된 접속부에 접속할 수 있다.
도 1a 내지 도 1f에는 상기 반도체 칩 적층체 제조 단계에서 추가의 범프 구비 반도체 칩(230)을 1개 더 접속시키는 실시상태를 나타내고 있으나, 이는 설명의 편의를 위한 것이고 본 발명의 실시상태가 이에 한정되는 것은 아니다. 예를 들어, 도 1a 내지 도 1f에는 도시되어 있지 않으나, 상기 반도체 칩 적층체 제조 단계는 상기 접속 단계를 100 회 이상, 300 회 이상, 500 회 이상, 600 회 이상, 800 회 이상 또는 1,000 회 이상 수행할 수 있다. 즉, 상기 반도체 칩 적층체 제조 단계는 추가의 범프 구비 반도체 칩을 100 개 이상, 300 개 이상, 500 개 이상, 600 개 이상, 800 개 이상 또는 1,000 개 이상 더 접속시킬 수 있다.
본 발명의 일 실시상태에 따른 반도체 패키지 제조 방법은, 상기 반도체 칩 적층체 제조 단계에서 접속되는 추가의 범프 구비 반도체 칩의 개수가 증가될수록, 기존 공정 대비 보다 제조 공정 시간을 감축시킬 수 있는 이점이 있다.
이하에서는 설명의 편의를 위하여 도 1a 내지 도 1f를 참조하여, 상기 반도체 칩 적층체 제조 단계에서 추가의 범프 구비 반도체 칩을 1개 더 접속시키는 실시상태를 중점을 설명하도록 한다. 또한, 설명의 편의를 위하여, 전술한 상기 하나의 범프 구비 반도체 칩을 제1 범프 구비 반도체 칩으로 지칭하고, 상기 다른 하나의 범프 구비 반도체 칩을 제2 범프 구비 반도체 칩으로 지칭하고, 상기 추가의 범프 구비 반도체 칩을 제3 범프 구비 반도체 칩으로 지칭한다.
도 1a 내지 도 1c를 참고하면, 기판(100)에 제1 범프 구비 반도체 칩(210)이 접속되고, 제1 범프 구비 반도체 칩(210)에 제2 범프 구비 반도체 칩(220)이 접속된 반도체 칩 적층체를 제조할 수 있다. 도 1c를 참고하면, 상기 반도체 칩 적층체에서 외부로 노출되는 접속부(222)가 구비된 제2 범프 구비 반도체 칩(220)의 일면과 접속 범프(233)가 구비된 제3 범프 구비 반도체 칩(230)의 타면 사이에 접착제를 개재할 수 있다.
이후, 상기 제3 범프 구비 반도체 칩의 접속 범프의 융점 이상의 온도에서, 상기 반도체 칩 적층체 및/또는 상기 제3 범프 구비 반도체 칩을 가압하여 압착시킬 수 있다. 도 1c 및 도 1d를 참고하면, 상기 제2 범프 구비 반도체 칩(220)과 상기 제3 범프 구비 반도체 칩(230) 사이에 개재된 접착제(A)는 가경화 접착제(A')가 되고, 상기 제3 범프 구비 반도체 칩(230)의 접속 범프(233)가 상기 제2 범프 구비 반도체 칩(220)의 접속부(222)에 금속 접합되어 전기적으로 접속될 수 있다.
본 발명의 일 실시상태에 따르면, 상기 접속 단계 각각은 10 초 이하의 시간 동안 수행될 수 있다. 구체적으로, 상기 접속 단계 각각은, 10 초 이하, 9 초 이하, 8 초 이하, 7 초 이하, 5 초 이하, 또는 3 초 이하의 시간 동안 수행될 수 있다. 또한, 상기 접속 단계 각각은 1 초 이상, 2 초 이상, 3 초 이상, 또는 5 초 이상의 시간 동안 수행될 수 있다. 상기 접속 단계 각각이 수행되는 시간을 전술한 범위로 조절함으로써, 상기 접착제의 가경화를 적절하게 진행할 수 있고, 반도체 패키지 제조 공정 시간을 효과적으로 감축시킬 수 있다.
본 발명의 일 실시상태에 따르면, 상기 반도체 칩 적층체 제조 단계는 n회(n은 2 이상의 정수)의 상기 접속 단계를 진행할 수 있다. n회 접속 단계를 수행하는 경우, n-1회, n-2회, n-3회, ··, 1회의 접속 단계 수행 시에 사용된 접착제는 누적적으로 가경화될 수 있고, 접속 범프는 접속부에 보다 강하게 금속 접합될 수 있다.
도 1a 내지 도 1d를 참고하면, 제3 범프 구비 반도체 칩(230)이 제2 범프 구비 반도체 칩(220)에 접속된 경우, 기판(100)과 제1 범프 구비 반도체 칩(210) 사이에 개재된 접착제(A)는 3회 가경화되고 접속 범프(213)와 접속부(110)는 3회 금속 접합이 가능한 온도에 노출될 수 있다. 또한, 제1 범프 구비 반도체 칩(210)과 제2 범프 구비 반도체 칩(220) 사이에 개재된 접착제(A)는 2회 가경화되고 접속 범프(223)와 접속부(212)는 2회 금속 접합이 가능한 온도에 노출될 수 있다.
본 발명의 일 실시상태에 따르면, 상기 반도체 칩 적층체를 제조하는 단계에서, 짧은 시간 내에 접착제를 가경화하고 접속 범프를 융점 이상의 온도에 노출하는 공정을 반복적으로 수행함으로써, 최종적으로 제조되는 반도체 패키지에서 접착제의 보이드를 효과적으로 억제할 수 있고, 반도체 칩들 간의 접속 품질을 효과적으로 향상시킬 수 있다. 나아가, 반도체 칩 제조 공정 시간을 보다 감축시킬 수 있다.
본 발명의 일 실시상태에 따르면, 상기 접속 단계를 n회 수행하고, n회 접속 단계가 수행되는 시간은 n-1회 접속 단계가 수행되는 시간 이하이며, n은 2 이상의 정수일 수 있다. 즉, n회 접속 단계가 수행되는 시간은 n-1회 접속 단계가 수행되는 시간과 동일하거나 또는 작을 수 있다.
예를 들어, 기판에 제1 범프 구비 반도체 칩을 접속하는 단계는 10 초에 수행될 수 있고, 제2 범프 구비 반도체 칩을 제1 범프 구비 반도체 칩에 접속하는 단계는 9 초에 수행될 수 있고, 제3 범프 구비 반도체 칩을 제2 범프 구비 반도체 칩에 접속하는 단계는 8 초에 수행될 수 있고, 제4 범프 구비 반도체 칩을 제3 범프 구비 반도체 칩에 접속하는 단계는 7.5 초에 수행될 수 있다. 또한, 기판에 제1 범프 구비 반도체 칩을 접속하는 단계는 10 초에 수행될 수 있고, 제2 범프 구비 반도체 칩을 제1 범프 구비 반도체 칩에 접속하는 단계는 10 초에 수행될 수 있고, 제3 범프 구비 반도체 칩을 제2 범프 구비 반도체 칩에 접속하는 단계는 9 초에 수행될 수 있고, 제4 범프 구비 반도체 칩을 제3 범프 구비 반도체 칩에 접속하는 단계는 9 초에 수행될 수 있다.
전술한 바와 같이, 복수회의 접속 단계가 진행됨에 따라 이전의 접속 단계에서 사용되는 접착제는 누적적으로 가경화될 수 있고, 접속 범프는 접속부에 보다 접합될 수 있으므로, n회 접속 단계가 수행되는 시간을 n-1회 접속 단계가 수행되는 시간 이하로 조절함으로써, 반도체 패키지 제조 시간을 감축시키고 제조 효율을 보다 향상시킬 수 있다.
본 발명의 일 실시상태에 따르면, 상기 접속 단계를 n회 수행하고, n회 접속 단계가 수행되는 온도는 n-1회 접속 단계가 수행되는 온도 이하이며, n은 2 이상의 정수일 수 있다. 즉, n회 접속 단계가 수행되는 온도는 n-1회 접속 단계가 수행되는 온도와 동일하거나 또는 작을 수 있다.
예를 들어, 기판에 제1 범프 구비 반도체 칩을 접속하는 단계는 300 ℃에서 수행될 수 있고, 제2 범프 구비 반도체 칩을 제1 범프 구비 반도체 칩에 접속하는 단계는 290 ℃에서 수행될 수 있고, 제3 범프 구비 반도체 칩을 제2 범프 구비 반도체 칩에 접속하는 단계는 280 ℃에서 수행될 수 있고, 제4 범프 구비 반도체 칩을 제3 범프 구비 반도체 칩에 접속하는 단계는 275 ℃에서 수행될 수 있다. 또한, 기판에 제1 범프 구비 반도체 칩을 접속하는 단계는 320 ℃에서 수행될 수 있고, 제2 범프 구비 반도체 칩을 제1 범프 구비 반도체 칩에 접속하는 단계는 320 ℃에서 수행될 수 있고, 제3 범프 구비 반도체 칩을 제2 범프 구비 반도체 칩에 접속하는 단계는 315 ℃에서 수행될 수 있고, 제4 범프 구비 반도체 칩을 제3 범프 구비 반도체 칩에 접속하는 단계는 310 ℃에서 수행될 수 있다.
전술한 바와 같이, 접속 단계가 진행됨에 따라 이전의 접속 단계에서 사용되는 접착제는 누적적으로 가경화될 수 있고, 접속 범프는 접속부에 보다 접합될 수 있으므로, n회 접속 단계가 수행되는 온도를 n-1회 접속 단계가 수행되는 온도 이하로 조절함으로써, 반도체 패키지 제조 효율을 향상시킬 수 있다.
본 발명의 일 실시상태에 따르면, 상기 반도체 칩 적층체를 제조하는 단계는, 접속 범프가 형성된 접속부가 일면 상에 구비된 반도체 칩의 일면과 외부로 노출되는 접속부가 구비된 상기 반도체 칩 적층체의 일면 사이에 접착제를 개재하고, 상기 접속 범프의 융점 이상의 온도에서 상기 접착제를 가경화하며, 상기 반도체 칩의 접속 범프를 상기 반도체 칩 적층체의 노출된 접속부에 접속시키는 단계를 포함할 수 있다.
도 1a 내지 도 1d를 참고하면, 기판(100)에 제1 범프 구비 반도체 칩(210)이 접속되고, 제1 범프 구비 반도체 칩(210)에 제2 범프 구비 반도체 칩(220)이 접속되고, 제2 범프 구비 반도체 칩(220)에 제3 범프 구비 반도체 칩(230)이 접속된 반도체 칩 적층체를 제조할 수 있다. 도 1d를 참고하면, 상기 반도체 칩 적층체에서 외부로 노출되는 접속부(232)가 구비된 제3 범프 구비 반도체 칩(230)의 일면과 접속 범프(330)가 구비된 반도체 칩(300)의 일면 사이에 접착제를 개재할 수 있다. 이때, 상기 반도체 칩(300)의 타면 상에는 접속부가 구비되지 않을 수 있다.
이후, 상기 제3 범프 구비 반도체 칩의 접속 범프의 융점 이상의 온도에서, 상기 반도체 칩 적층체 및/또는 상기 반도체 칩을 가압하여 압착시킬 수 있다. 도 1d 및 도 1e를 참고하면, 상기 반도체 칩(300)과 상기 제3 범프 구비 반도체 칩(230) 사이에 개재된 접착제(A)는 가경화 접착제(A')가 되고, 상기 반도체 칩(300)의 접속 범프(330)가 상기 제3 범프 구비 반도체 칩(230)의 접속부(232)에 금속 접합되어 전기적으로 접속될 수 있다. 또한, 전술한 바와 동일하게, 상기 반도체 칩을 상기 제3 범프 구비 반도체 칩에 접속하는 시간은 10 초 이하일 수 있다.
본 발명의 일 실시상태에 따르면, 상기 반도체 칩 적층체에 포함된 접속 범프의 융점 이상의 온도에서 상기 반도체 칩 적층체의 접착제를 완전 경화하여 반도체 패키지를 제조할 수 있다. 상기 반도체 패키지를 제조하는 단계는, 상기 반도체 칩 적층체 내의 접착제층들 전부를 완전 경화시키며, 접속 범프와 접속부 간의 금속 접합을 최종적으로 형성할 수 있다.
도 1e 및 도 1f를 참고하면, 기판(100)에 제1 범프 구비 반도체 칩(210)이 접속되고, 제1 범프 구비 반도체 칩(210)에 제2 범프 구비 반도체 칩(220)이 접속되고, 제2 범프 구비 반도체 칩(220)에 제3 범프 구비 반도체 칩(230)이 접속되고, 제3 범프 구비 반도체 칩(230)에 반도체 칩(300)이 접속된 반도체 칩 적층체를 제조할 수 있다. 이후, 반도체 칩 적층체의 가경화된 접착제(A')를 완전 경화된 접착제(A'')로 형성할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 접착제의 완전 경화가 수행되는 시간은 30 분 이상이다. 구체적으로, 상기 접착제의 완전 경화가 수행되는 시간은 35 분 이상, 40 분 이상, 45 분 이상, 50 분 이상 또는 60 분 이상일 수 있다. 또한, 상기 접착제의 완전 경화가 수행되는 시간은 120 분 이하, 110 분 이하, 100 분 이하, 90 분 이하, 80 분 이하, 70 분 이하 또는 60 분 이하일 수 있다. 상기 접착제의 완전 경화를 수행하는 시간을 전술한 범위로 조절함으로써, 상기 반도체 칩 적층체 내에 포함된 접착제층들을 안정적으로 완전 경화시킬 수 있고, 상기 접속 범프와 상기 접속부 간에 우수한 결합력을 가지는 금속 접합을 형성할 수 있다. 또한, 상기 접착제의 완전 경화를 수행하는 시간이 전술한 범위 내인 경우, 상기 반도체 패키지 제조 시간을 효과적으로 감축시킬 수 있다.
본 발명의 일 실시상태에 따르면, 상기 접착제를 완전 경화하는 온도는 상기 접속 범프의 융점 이상일 수 있다. 구체적으로, 상기 접속 범프가 땜납을 포함하는 경우, 상기 접착제를 완전 경화하는 온도는 100 ℃ 이상 350 ℃ 이하, 150 ℃ 이상 250 ℃ 이하, 또는 150 ℃ 이상 200 ℃ 이하일 수 있다. 상기 접착제의 완전 경화 온도가 전술한 범위 내인 경우, 상기 접착제의 완전 경화 시에 보이드가 형성되는 것을 억제할 수 있고, 땜납의 비산을 효과적으로 억제할 수 있다.
상기 접착제를 완전 경화하는 온도는 상기 접속 범프의 종류에 따라 설정될 수 있다. 이때, 전술한 접착제의 완전 경화 온도는 상기 접속 범프가 땜납을 포함하는 경우에 해당할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 접착제의 가경화가 수행되는 온도는 상기 접착제의 완전 경화가 수행되는 온도 이상일 수 있다. 상기 접착제의 가경화가 수행되는 온도는 상기 접착제의 완전 경화가 수행되는 온도보다 높을 수 있다. 구체적으로, 상기 접착제의 가경화가 수행되는 온도 및 상기 접착제의 완전 경화가 수행되는 온도는 상기 접속 범프의 융점 이상의 온도에 해당되고, 상기 접착제의 완전 경화가 수행되는 온도가 상기 접착제의 가경화가 수행되는 온도보다 낮을 수 있다. 상기 접착제의 가경화가 수행되는 온도를 상기 접착제의 완전 경화가 수행되는 온도보다 높게 설정함으로써, 제조되는 반도체 패키지에 포함된 접착제에 보이드가 발생되는 것을 효과적으로 방지할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 반도체 패키지를 제조하는 단계는, 접속 범프의 융점 이상의 온도에서 상기 반도체 칩 적층체를 가압할 수 있다. 당업계에서 이용되는 다양한 방법을 통해 상기 반도체 칩 적층체를 가열 및 가압할 수 있다. 예를 들어, 상기 반도체 칩 적층체의 하측을 핫플레이트 상에 고정하고, 상기 반도체 칩 적층체의 상측을 가열 가능한 가압 부재로 가열 및 가압하거나, 가열 가능한 가압 부재로 상기 반도체 칩 적층체의 상측과 하측을 가열 및 가압하거나, 또는 압력 챔버 내에서 상기 반도체 칩 적층체를 가열하며 가압할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 반도체 패키지를 제조하는 단계는, 압력 챔버 내에서 상기 반도체 칩 적층체를 비접촉 방법으로 접속 범프의 융점 이상의 온도로 가열 및 가압할 수 있다. 전술한 바와 같이, 상기 반도체 칩 적층체를 제조하는 단계에서, 상기 접착제는 가경화되어 있고 접속 범프가 접속부에 금속 접합되어 상기 반도체 칩 적층체의 적층 구조가 안정적으로 고정될 수 있다. 이에, 상기 반도체 칩 적층체를 압력 챔버 내에 위치시키고 가열 및 가압할 수 있다. 이를 통해, 상기 반도체 패키지 제조 효율을 향상시키고, 제조 시간을 보다 감축시킬 수 있다.
본 발명의 일 실시상태에 따르면, 상기 접착제의 가경화가 수행되는 온도와 상기 접착제의 완전 경화가 수행되는 온도는 동일할 수 있다. 구체적으로, 상기 반도체 칩 적층체를 제조하는 단계에서 접착제를 가경화하는 온도와 상기 반도체 패키지를 제조하는 단계에서 접착제를 완전 경화하는 온도는 동일할 수 있다. 상기 접착제를 가경화하는 온도와 완전 경화하는 온도가 동일한 경우, 상기 접착제에 가해지는 열충격이 감소되어, 상기 접착제 내에 보이드가 형성되는 것을 억제할 수 있다. 또한, 상기 접착제의 가경화 온도와 완전 경화 온도를 다르게 제어해야 되는 공정이 생략이 가능하여, 상기 반도체 패키지 제조 시간을 효과적으로 감축시킬 수 있다.
본 발명의 일 실시상태에 따르면, 상기 반도체 칩 적층체를 제조하는 단계에서 복수의 접속 공정을 수행하고 복수의 접속 공정을 수행하는 온도가 서로 다른 경우, 마지막에 수행되는 접속 공정에서의 접착제 가경화 온도와 상기 접착제의 완전 경화 온도를 동일하게 설정할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 접착제를 완전 경화하는 단계는, 추가의 상기 범프 구비 반도체 칩이 접속된 상기 반도체 칩 적층체의 일측에 가해지는 온도가, 상기 반도체 칩 적층체 일측의 반대측에 위치하는 상기 반도체 칩 적층체의 타측에 가해지는 온도 이상일 수 있다.
도 1f를 참고하면, 제조된 반도체 칩 적층체에서 반도체 칩(300)이 위치하는 일측에 가해지는 온도가 기판(100)이 위치하는 타측에 가해지는 온도와 동일하거나 높을 수 있다. 전술한 바와 같이, 복수회의 접속 단계가 진행됨에 따라 이전의 접속 단계에서 사용되는 접착제는 누적적으로 가경화될 수 있고, 접속 범프는 접속부에 보다 접합될 수 있다. 이에, 가장 마지막에 접속된 반도체 칩(300)이 위치하는 반도체 칩 적층체의 일측에 보다 높은 온도를 가하여, 반도체 패키지 제조 효율을 향상시킬 수 있다.
본 발명의 일 실시상태에 따르면, 상기 접착제는 열경화성 수지; 열가소성 수지; 경화제; 및 무기필러;를 포함할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 열경화성 수지는 고상 에폭시계 수지, 액상 에폭시계 수지 및 이들의 조합으로 이루어진 군에서 선택된 하나를 포함하는 것일 수 있다. 상기 열경화성 수지는 경화제와 반응하여 내열 특성이나 기계적 강도를 발현할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 에폭시계 수지는 크레졸 노볼락 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 F형 노볼락 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 A형 노볼락 에폭시 수지, 페놀 노볼락 에폭시 수지, 4관능성 에폭시 수지, 비페닐형 에폭시 수지, 비페닐형 노볼락 에폭시 수지, 트리 페놀 메탄형 에폭시 수지, 알킬 변성 트리 페놀 메탄 에폭시 수지, 나프탈렌형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 디시클로펜타디엔 변성 페놀형 에폭시 수지, 글리시딜아민형 에폭시 수지, 시클로 알리파틱 에폭시 수지 또는 이들의 조합으로 이루어진 군으로부터 선택된 하나인 것일 수 있다. 상술한 에폭시계 수지를 사용함으로써, 상기 접착제의 제조 비용을 최소화할 수 있으며, 반도체 칩의 다단 적층 구조의 패키지에 적합한 물리적 특성, 내열성 및 내충격성 등의 기계적 물성을 확보할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 에폭시계 수지는 100 내지 1,000의 평균 에폭시 당량을 가질 수 있다. 상기 평균 에폭시 당량은 상기 에폭시계 수지에 포함되는 각각의 에폭시 수지의 중량 비율 및 에폭시 당량을 바탕으로 구할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 열가소성 수지는 폴리이미드계 수지, 폴리에테르 이미드계 수지, 폴리에스테르 이미드계 수지, 폴리아미드계 수지, 폴리에테르 술폰계 수지, 폴리에테르 케톤계 수지, 폴리올레핀계 수지, 폴리염화비닐계 수지, 페녹시계 수지, 부타디엔계 고무, 스티렌-부타디엔계 고무, 변성 부타디엔계 고무, 반응성 부타디엔 아크릴로 니트릴 공중합 고무 및 (메트)아크릴레이트계 수지로 이루어진 군으로부터 선택된 하나 이상의 고분자 수지를 포함하는 것일 수 있다. 상술한 것으로부터 상기 열가소성 수지를 선택함으로써, 에폭시 수지와의 상용성을 증가시키고 반도체 패키지에서 생기는 스트레스를 감소시킬 수 있다.
본 발명의 일 실시상태에 따르면, 상기 열가소성 수지는 -10 내지 30 ℃의 유리전이온도 및 50,000 g/mol 내지 1,000,000 g/mol의 중량평균분자량을 갖는 (메트)아크릴레이트계 수지를 포함할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 (메트)아크릴레이트계 수지는 에폭시기 함유 아크릴계 공중합체로서, 전체 중량 중 글리시딜아크릴레이트 또는 글리시딜메타크릴레이트를 1 중량% 내지 30 중량%, 2 중량% 내지 28 중량%, 또는 2.5 중량% 내지 25 중량%로 포함할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 (메트)아크릴레이트계 수지 내 에폭시기 함량은 1 중량% 내지 30 중량%일 수 있다. 상기 (메타)아크릴레이트계 수지 내 에폭시기 함량이 전술한 범위 내인 경우, 에폭시 수지와의 상용성과 접착력이 충분하고, 경화에 의한 점도 상승 속도가 적절하여 반도체 소자의 열압착 공정에서 솔더 범프의 접합 및 매립이 충분히 이루어질 수 있다.
본 발명의 일 실시상태에 따르면, 상기 열가소성 수지의 함량은 상기 열경화성 수지 100 중량부 대비 5 중량부 이상 300 중량부 이하일 수 있다. 구체적으로 상기 열가소성 수지의 함량은 상기 열경화성 수지 100 중량부 대비 5 중량부 이상 200 중량부 이하, 5 중량부 이상 100 중량부 이하, 5 중량부 이상 90 중량부 이하, 10 중량부 이상 80 중량부 이하, 13 중량부 이상 75 중량부 이하, 15 중량부 이상 70 중량부 이하, 또는 20 중량부 이상 60 중량부 이하일 수 있다. 상술한 범위 내에서 상기 열가소성 수지의 함량을 조절함으로써, 열경화성 수지와의 상용성을 높이고 반도체 패키지에서 생기는 스트레스를 효과적으로 감소시킬 수 있다.
본 발명의 일 실시상태에 따르면, 상기 경화제는 아민계 화합물, 산무수물계 화합물, 아미드계 화합물 및 페놀계 화합물 중 적어도 하나를 포함할 수 있다. 구체적으로 상기 아민계 화합물은 디아미노디페닐메탄, 디에틸렌트리아민, 트리에틸렌트트라아민, 디아미노디페닐술폰, 이소포론디아민, 또는 이들의 조합으로 이루어진 군으로부터 선택된 하나인 것일 수 있다. 상기 산무수물계 화합물은 무수 프탈산, 무수 트리멜리트산, 무수피로멜리트산, 무수말레인산, 테트라히드로 무수 프탈산, 메틸테트라히드로무수프탈산, 무수메틸나딕산, 헥사히드로무수프탈산, 메틸헥사히드로무수프탈산 또는 이들의 조합으로 이루어진 군으로부터 선택된 하나인 것일 수 있다. 상기 아미드계 화합물로는 디시안디아미드, 리놀렌산의 2량체와 에틸렌디아민으로부터 합성되는 폴리아미드 수지일 수 있다. 상기 페놀계 화합물은 비스페놀 A, 비스페놀 F, 비스페놀 S, 플루오렌비스페놀, 테르펜디페놀 등의 다가 페놀류; 페놀류와 알데히드류, 케톤류 또는 디엔류 등의 축합에 의해 수득되는 페놀 수지; 페놀류 및/또는 페놀 수지의 변성물; 테트라브로모비스페놀 A, 브롬화 페놀 수지 등의 할로겐화 페놀류; 기타 이미다졸류, BF3-아민 착체, 구아니딘 유도체일 수 있다. 상술한 것으로부터 상기 경화제를 선택함으로써, 에폭시 수지의 경화도를 조절하는 동시에 접착제의 기계적 물성을 향상시킬 수 있다.
본 발명의 일 실시상태에 따르면, 상기 경화제는 60 ℃ 이상의 연화점을 갖는 페놀계 수지를 포함할 수 있다. 구체적으로, 상기 페놀계 수지의 연화점은 60 ℃ 이상 150 ℃ 이하, 65 ℃ 이상 145 ℃ 이하, 또는 70 ℃ 이상 140 ℃ 이하일 수 있다. 상술한 범위 내에서 연화점을 갖는 페놀계 수지를 포함함으로써, 접착제의 경화 후 내열성, 강도 및 접착성이 향상될 수 있고, 반도체 제조 공정에서 접착제 내부에 빈 공간(void)가 생성되는 것을 방지할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 경화제는 노볼락계 페놀 수지를 포함할 수 있다. 상기 노볼락계 페놀 수지는 반응성 작용기 사이에 고리가 위치하는 화학 구조를 갖는다. 이러한 구조적 특성으로 인하여, 상기 노볼락계 페놀 수지는 상기 접착제의 흡습성을 보다 낮출 수 있으며, 고온의 압착 공정에서 안정성을 보다 높일 수 있어서, 접착제의 박리 현상 등을 방지하는 역할을 할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 노볼락계 페놀 수지는 80 g/eq 이상 300 g/eq 이하의 수산기 당량 및 60 ℃ 내지 150 ℃의 연화점을 가질 수 있다. 전술한 범위의 수산기 당량 및 연화점을 갖는 노볼락계 페놀 수지를 사용함으로써, 접착제의 경화 후 내열성, 강도 및 접착성을 향상시키며, 반도체 패키지 제조 공정에서 접착제 내부에 빈 공간(void)가 생성되는 것을 방지할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 경화제의 함량은 상기 열경화성 수지 100 중량부 대비 10 중량부 이상 150 중량부 이하일 수 있다. 구체적으로 상기 경화제의 함량은 상기 열경화성 수지 100 중량부 대비 15 중량부 이상 145 중량부 이하, 20 중량부 이상 140 중량부 이하, 25 중량부 이상 135 중량부 이하, 30 중량부 이상 130 중량부 이하, 35 중량부 이상 125 중량부 이하, 40 중량부 이상 120 중량부 이하, 45 중량부 이상 115 중량부 이하, 50 중량부 이상 110 중량부 이하, 또는 60 중량부 이상 100 중량부 이하일 수 있다. 상기 경화제의 함량을 전술한 범위로 조절함으로써, 상기 접착제의 경화 후 내열성, 강도 및 접착성을 향상시킬 수 있다.
본 발명의 일 실시상태에 따르면, 상기 무기필러는 실리카, 이산화티탄, 수산화알루미늄, 탄산칼슘, 수산화마그네슘, 산화알루미늄, 활석 및 질화알루미늄 중 적어도 하나를 포함할 수 있다. 전술한 종류의 무기필러를 사용함으로써, 접착제의 접착력을 향상시키고, 반도체 패키지의 크랙을 방지할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 무기필러의 평균입경은 0.03 ㎛ 이상 3㎛ 이하일 수 있다. 구체적으로 상기 무기필러의 평균입경은 0.04㎛ 이상 2.5㎛ 이하, 또는 0.05㎛ 이상 2㎛ 이하일 수 있다. 상기 무기필러의 평균입경이 전술한 범위 내인 경우, 상기 접착제 내의 무기필러의 분산도를 향상시킬 수 있다.
본 발명의 일 실시상태에 따르면, 상기 무기필러의 함량은 상기 열경화성 수지 100 중량부 대비 20 중량부 이상 400 중량부 이하인 것일 수 있다. 구체적으로 상기 무기필러의 함량은 상기 열경화성 수지 100 중량부 대비 25 중량부 이상 380 중량부 이하, 30 중량부 이상 350 중량부 이하, 또는 40 중량부 이상 320 중량부 이하일 수 있다. 상기 무기필러의 함량을 전술한 범위로 조절함으로써, 접착제의 기계적 물성을 향상시킬 수 있고, 반도체 칩과의 열팽창 계수의 미스매치(mismatch)를 줄여 신뢰성을 향상시킬 수 있다.
본 발명의 일 실시상태에 따르면, 상기 접착제는 경화 촉매를 더 포함할 수 있다. 구체적으로 상기 경화 촉매는 인계 화합물, 붕소계 화합물, 인-붕소계 화합물, 이미다졸계 화합물 및 이들의 조합으로 이루어진 군으로부터 선택된 하나일 수 있으나, 이에 제한되지 않는다. 상기 경화 촉매를 사용함으로써, 상기 경화제의 작용이나 상기 접착제의 경화를 촉진시킬 수 있다. 또한, 상기 경화 촉매의 사용량은 최종 제조되는 접착제의 물성 등을 고려하여 적절히 선택할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 접착제는 필요에 따라 레벨링제, 분산제 또는 용매를 더 포함할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 용매는 상기 접착제를 도포하기에 적절한 정도의 점도를 부여하는 목적으로 사용될 수 있다. 상기 용매의 구체적인 예로는, 메틸에틸케톤, 시클로헥사논 등의 케톤류; 톨루엔, 크실렌, 테트라메틸벤젠 등의 방향족 탄화수소류; 에틸렌글리콜모노에틸에테르, 에틸렌글리콜모노메틸에테르, 에틸렌글리콜모노부틸에테르, 디에틸렌글리콜모노에틸에테르, 디에틸렌글리콜모노메틸에테르, 디에틸렌글리콜모노부틸에테르, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 디프로필렌글리콜디에틸에테르, 트리에틸렌글리콜모노에틸에테르 등의 글리콜에테르류(셀로솔브); 아세트산에틸, 아세트산부틸, 에틸렌글리콜모노에틸에테르아세테이트, 에틸렌글리콜모노부틸에테르아세테이트, 디에틸렌글리콜모노에틸에테르아세테이트, 디프로필렌글리콜모노메틸에테르아세테이트 등의 아세트산에스테르류; 에탄올, 프로판올, 에틸렌글리콜, 프로필렌글리콜, 카르비톨 등의 알코올류; 옥탄, 데칸 등의 지방족 탄화수소; 석유에테르, 석유나프타, 수소 첨가 석유나프타, 용매나프타 등의 석유계 용제; 디메틸아세트아미드, 디메틸프름아미드(DMF) 등의 아미드류 등을 들 수 있다. 이들 용매는 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다.
상기 용매는 상기 접착제의 분산성, 용해도 또는 점도 등을 고려하여 적절한 양으로 사용될 수 있으며, 예를 들어 상기 접착제는 상기 용매 0.1 중량% 내지 70중량%, 또는 1 중량% 내지 65중량%를 포함할 수 있다.
한편, 상기 접착제를 제조하는 방법의 예는 크게 한정되지 않고, 상술한 성분들을 다양한 방법, 예를 들어 믹서 등을 이용하여 혼합하는 방법을 사용할 수 있다.
도 2a 내지 도 2f는 본 발명의 일 실시상태에 따른 반도체 패키지 제조 방법을 개략적으로 나타낸 도면이다.
본 실시상태에서 특별히 설명하지 않는 부분은 상술한 일 실시상태에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성요소를 나타낸다. 이하에서는 본 실시상태가 앞선 실시상태 대비 달라지는 점 위주로 설명하도록 하며, 설명을 생략한 부분은 앞선 내용으로 갈음한다. 이는 이하 후술하는 실시상태에 대해서도 마찬가지임을 알려둔다.
본 발명의 일 실시상태에 따르면, 상기 범프 구비 반도체 칩들 중 하나의 범프 구비 반도체 칩의 일면과 다른 하나의 범프 구비 반도체 칩의 타면 사이에 접착제를 개재하는 단계는, 지면을 기준으로 하측에 위치하는 범프 구비 반도체 칩에 접착제를 개재할 수 있다.
도 1a를 참고하면, 전술한 본 발명의 일 실시상태에서는 접속부(212) 상에 접속 범프(213)가 구비된 범프 구비 반도체 칩(210)의 타면 상에 접착제(A)를 도포하고 있다. 즉, 지면을 기준으로 상측에 위치하는 범프 구비 반도체 칩에 접착제를 도포하고 있다. 반면, 도 2a를 참고하면, 본 발명의 일 실시상태는 접속부(110)가 구비된 기판(100)의 일면 상에 접착제(A)를 도포하고 있다.
또한, 도 1b를 참고하면, 전술한 본 발명의 일 실시상태에서는 접속 범프(223)가 형성된 접속부(222)가 구비된 다른 하나의 범프 구비 반도체 칩(220)의 타면 상에 접착제(A)를 도포하고 있다. 반면, 도 2b를 참고하면, 본 발명의 일 실시상태는 접속부(212)가 구비된 하나의 범프 구비 반도체 칩(210)의 일면 상에 접착제(A)를 도포하고 있다. 즉, 지면을 기준으로 하측에 위치하는 범프 구비 반도체 칩에 접착제를 도포하고 있다.
전술한 차이점을 제외하면, 도 2a 내지 도 2f에 도시된 반도체 패키지 제조 방법은 전술한 도 1a 내지 도 1f에 도시된 반도체 패키지 제조 방법과 동일하게 수행될 수 있다.
도 3a 내지 도 3f는 본 발명의 일 실시상태에 따른 반도체 패키지 제조 방법을 개략적으로 나타낸 도면이다.
본 발명의 일 실시상태에 따르면, 상기 범프 구비 반도체 칩들 각각은, 반도체 칩 본체를 관통하여, 일면에 구비된 접속부와 타면에 구비된 접속부를 서로 접속시키는 관통 전극을 포함할 수 있다. 상기 관통 전극은 당업계에서 사용되는 것을 제한 없이 사용할 수 있다. 예를 들어, 상기 관통 전극은 실리콘 관통 전극일 수 있다.
도 3a를 참고하면, 상기 범프 구비 반도체 칩(210)은 반도체 칩 본체(211)를 관통하며, 반도체 칩 본체(211)의 일면과 타면에 구비된 접속부(212)를 전기적으로 접속시키는 관통 전극(215)을 포함할 수 있다.
전술한 차이점을 제외하면, 도 3a 내지 도 3f에 도시된 반도체 패키지 제조 방법은 전술한 도 1a 내지 도 1f에 도시된 반도체 패키지 제조 방법과 동일하게 수행될 수 있다.
도 4a 내지 도 4f는 본 발명의 일 실시상태에 따른 반도체 패키지 제조 방법을 개략적으로 나타낸 도면이다.
본 발명의 일 실시상태에 따르면, 상기 범프 구비 반도체 칩들 각각은, 반도체 칩 본체를 관통하여, 일면에 구비된 접속부와 타면에 구비된 접속부를 서로 접속시키는 관통 전극을 포함할 수 있다. 상기 관통 전극은 당업계에서 사용되는 것을 제한 없이 사용할 수 있다. 예를 들어, 상기 관통 전극은 실리콘 관통 전극일 수 있다.
도 4a를 참고하면, 상기 범프 구비 반도체 칩(210)은 반도체 칩 본체(211)를 관통하며, 반도체 칩 본체(211)의 일면과 타면에 구비된 접속부(212)를 전기적으로 접속시키는 관통 전극(215)을 포함할 수 있다.
전술한 차이점을 제외하면, 도 4a 내지 도 4f에 도시된 반도체 패키지 제조 방법은 전술한 도 2a 내지 도 2f에 도시된 반도체 패키지 제조 방법과 동일하게 수행될 수 있다.
본 발명의 일 실시상태는, 상기 반도체 패키지 제조 방법에 의해 제조된 반도체 패키지를 제공한다.
본 발명의 일 실시상태에 따른 반도체 패키지는 전술한 반도체 패키지 제조 방법에 의해 제조됨으로써, 접착제 내의 보이드가 억제되고 반도체 칩들 간의 접속 품질이 우수할 수 있다.
본 발명의 일 실시상태는, 하나의 범프 구비 반도체 칩과 다른 하나의 범프 구비 반도체 칩 사이에 상기 접착제가 개재되도록, 상기 하나의 범프 구비 반도체 칩과 상기 다른 하나의 범프 구비 반도체 칩을 정렬하는 반도체 칩 정렬 유닛; 및 정렬된 상기 하나의 범프 구비 반도체 칩 및 상기 다른 하나의 범프 구비 반도체 칩 중 적어도 하나를 가압하여 반도체 칩 적층체를 제조하는 가압 부재, 및 상기 접착제를 가열하는 가열 부재를 포함하는 반도체 칩 접속 유닛;를 포함하고, 상기 하나의 범프 구비 반도체 칩 및 상기 다른 하나의 범프 구비 반도체 칩 각각은, 접속부가 일면 상에 구비되고, 접속 범프가 형성된 접속부가 타면 상에 구비되고, 상기 반도체 칩 접속 유닛은 상기 접속 범프의 융점 이상의 온도에서 상기 접착제를 가경화하며, 상기 다른 하나의 범프 구비 반도체 칩의 접속 범프를 상기 하나의 범프 구비 반도체 칩의 접속부에 접속시키는 반도체 패키지 제조 장치를 제공한다.
본 발명의 일 실시상태에 따른 반도체 패키지 제조 장치는 반도체 칩들을 빠른 시간 내에 안정적으로 접속시킬 수 있다.
본 발명의 일 실시상태에 따르면, 상기 하나의 범프 구비 반도체 칩과 다른 하나의 범프 구비 반도체 칩은, 전술한 접속부가 일면 상에 구비되고, 접속 범프가 형성된 접속부가 타면 상에 구비된 범프 구비 반도체 칩과 동일할 수 있다. 또한, 상기 하나의 범프 구비 반도체 칩은 일면 상에 접착제가 구비될 수 있다. 예를 들어, 접착제를 포함하는 접착 필름을 상기 하나의 범프 구비 반도체 칩의 일면 상에 부착할 수 있다. 또한, 상기 다른 하나의 범프 구비 반도체 칩은 외면에 접착제가 미구비된 것일 수 있다.
본 발명의 일 실시상태에 따르면, 상기 반도체 칩 정렬 유닛은 기 하나의 범프 구비 반도체 칩과 다른 하나의 범프 구비 반도체 칩의 위치를 정렬할 수 있다. 구체적으로, 상기 반도체 칩 정렬 유닛은 접착제가 구비된 하나의 범프 구비 반도체 칩과 외면에 접착제가 미구비된 다른 하나의 범프 구비 반도체 칩의 위치를 정렬할 수 있다. 예를 들어, 상기 반도체 칩 정렬 유닛은, 외면에 접착제가 미구비된 다른 하나의 범프 구비 반도체 칩의 위치를 고정하는 고정 부재, 접착제가 구비된 하나의 범프 구비 반도체 칩의 위치를 이동시키는 이동 부재를 포함할 수 있다. 상기와 반대로, 상기 고정 부재는 접착제가 구비된 하나의 범프 구비 반도체 칩의 위치를 고정하고, 이동 부재가 외면에 접착제가 미구비된 다른 하나의 범프 구비 반도체 칩의 위치를 이동시킬 수도 있다.
도 1a를 참고하면, 상기 반도체 칩 정렬 유닛은, 접착제(A)가 구비된 범프 구비 반도체 칩(210)과 기판(100)의 위치를 정렬하여, 범프 구비 반도체 칩(210)과 기판(100) 사이에 점착제(A)가 개재되도록 할 수 있다. 이때, 상기 반도체 칩 정렬 유닛은, 범프 구비 반도체 칩(210)과 기판(100)의 위치가 점착제(A)를 사이에 두고, 서로 대응되도록 정렬할 수 있다.
전술한 바와 동일하게, 상기 반도체 칩 정렬 유닛은 접착제가 구비된 하나의 범프 구비 반도체 칩과 외면에 접착제가 미구비된 다른 하나의 범프 구비 반도체 칩의 위치를 정렬할 수 있다. 도 1b를 참고하면, 외면에 접착제(A)가 미구비된 다른 하나의 범프 구비 반도체 칩(210)은, 접착제(A)를 통하여 기판(100) 상에 접합된 범프 구비 반도체 칩(210)일 수 있다. 이때, 접착제(A)가 구비된 범프 구비 반도체 칩(220)에 대향하는 범프 구비 반도체 칩(210)의 외면에는 접착제(A)가 구비되어 있지 않다. 상기 반도체 칩 정렬 유닛은, 접착제(A)가 구비된 범프 구비 반도체 칩(220)과 외면에 접착제(A)가 구비되지 않은 범프 구비 반도체 칩(210)의 위치를 정렬하여, 접착제(A)가 구비된 범프 구비 반도체 칩(220)과 외면에 접착제(A)가 구비되지 않은 범프 구비 반도체 칩(210) 사이에 점착제(A)가 개재되도록 할 수 있다. 이때, 상기 반도체 칩 정렬 유닛은, 접착제(A)가 구비된 범프 구비 반도체 칩(220)과 외면에 접착제(A)가 구비되지 않은 범프 구비 반도체 칩(210)의 위치가 점착제(A)를 사이에 두고, 서로 대응되도록 정렬할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 반도체 칩 접속 유닛은 가압 부재 및 가열 부재를 포함한다. 상기 반도체 칩 접속 유닛은 가압 부재와 가열 부재를 이용하여, 반도체 칩 적층체를 제조하고, 접속 범프의 융점 이상의 온도에서 상기 접착제를 가경화하며, 상기 다른 하나의 범프 구비 반도체 칩의 접속 범프를 상기 하나의 범프 구비 반도체 칩의 접속부에 접속시킬 수 있다. 이때, 상기 가압 부재 및 가열 부재는 당업계에서 이용되는 것을 제한 없이 사용할 수 있다. 또한, 상기 가압 부재와 상기 가열 부재는 일체로 구비되거나, 또는 별도로 구비될 수 있다.
도 1a를 참고하면, 상기 기판(100)의 위치를 고정하고 접착제(A)가 구비된 하나의 범프 구비 반도체 칩(210)을 상기 기판(100)을 향하여 가압하거나, 상기 하나의 범프 구비 반도체 칩(210)의 위치를 고정하고 상기 기판(100)을 상기 하나의 범프 구비 반도체 칩(210)을 향하여 가압하거나, 또는 서로를 향하여 상기 기판(100)과 상기 하나의 범프 구비 반도체 칩(210)을 가압할 수 있다. 또한, 도 1b를 참고하면, 외면에 접착제(A)가 미구비된 하나의 범프 구비 반도체 칩(210)의 위치를 고정하고 접착제(A)가 구비된 다른 하나의 범프 구비 반도체 칩(220)을 하나의 범프 구비 반도체 칩(210)을 향하여 가압하거나, 다른 하나의 범프 구비 반도체 칩(220)의 위치를 고정하고 하나의 범프 구비 반도체 칩(210)을 다른 하나의 범프 구비 반도체 칩(220)을 향하여 가압하거나, 또는 서로를 향하여 상기 다른 하나의 범프 구비 반도체 칩(220)과 하나의 범프 구비 반도체 칩(210)을 가압할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 반도체 칩 접속 유닛을 이용하여, 복수의 범프 구비 반도체 칩들이 서로 접속된 반도체 칩 적층체를 제조할 수 있다. 도 1e 및 도 1f를 참고하면, 기판(100)에 제1 범프 구비 반도체 칩(210)이 접속되고, 제1 범프 구비 반도체 칩(210)에 제2 범프 구비 반도체 칩(220)이 접속되고, 제2 범프 구비 반도체 칩(220)에 제3 범프 구비 반도체 칩(230)이 접속되고, 제3 범프 구비 반도체 칩(230)에 반도체 칩(300)이 접속된 반도체 칩 적층체를 제조할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 반도체 칩 접속 유닛은 가경화가 완료된 상기 접착제를 상기 접속 범프의 융점 이상의 온도로 가열하여 완전 경화할 수 있다. 전술한 바와 같이, 상기 반도체 칩 접속 유닛은 복수의 범프 구비 반도체 칩들이 서로 접속된 반도체 칩 적층체를 제조하고, 반도체 칩 적층체를 상기 접속 범프의 융점 이상의 온도로 가열하여 상기 반도체 칩 적층체에 포함된 접착제들을 완전 경화할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 반도체 패키지 제조 장치는 상기 반도체 칩 접속 유닛을 2 이상 포함할 수 있다. 상기 반도체 패키지 제조 장치가 2 이상의 상기 반도체 칩 접속 유닛을 포함함으로써, 반도체 패키지의 제조 공정 속도 및 제조 공정 효율을 보다 향상시킬 수 있다. 예를 들어, 상기 반도체 패키지 제조 장치는 제1 반도체 칩 접속 유닛과 제2 반도체 칩 접속 유닛을 포함할 수 있다. 이때, 제1 반도체 칩 접속 유닛은 상기 접착제를 가경화하며 상기 반도체 칩 적층체를 제조하고, 제2 반도체 칩 접속 유닛은 상기 접착제를 완전 경화하는 공정을 수행할 수 있다. 또한, 제1 반도체 칩 접속 유닛이 기판에 제1 범프 구비 반도체 칩을 접속하고, 제2 반도체 칩 접속 유닛이 제1 범프 구비 반도체 칩에 제2 범프 구비 반도체 칩을 접속하고, 제1 반도체 칩 접속 유닛이 제2 범프 구비 반도체 칩에 제3 범프 구비 반도체 칩을 접속하고, 제2 반도체 칩 접속 유닛이 제3 범프 구비 반도체 칩에 반도체 칩이 접속된 반도체 칩 적층체를 제조할 수 있다. 이후, 1 반도체 칩 접속 유닛이 상기 접착제를 완전 경화할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 반도체 칩 접속 유닛은 상기 접착제의 가경화를 10 초 이하의 시간 동안 수행하고, 상기 접착제의 완전경화를 30 분 이상의 시간 동안 수행할 수 있다. 구체적으로, 상기 반도체 칩 접속 유닛은 상기 접착제의 가경화를 10 초 이하, 9 초 이하, 8 초 이하, 7 초 이하, 5 초 이하, 또는 3 초 이하의 시간 동안 수행할 수 있다. 또한, 상기 접착제의 가경화가 수행되는 시간은 1 초 이상, 2 초 이상, 3 초 이상, 또는 5 초 이상의 시간 동안 수행될 수 있다. 10 초 이하의 시간 동안 상기 접착제의 경화 반응이 진행됨에 따라, 상기 접착제는 완전 경화되지 않고 가경화될 수 있다.
본 발명의 일 실시상태에 따르면, 상기 접착제의 가경화를 수행하는 시간을 전술한 범위로 조절함으로써, 상기 접착제의 가경화를 적절하게 진행할 수 있고, 반도체 패키지 제조 공정 시간을 효과적으로 감축시킬 수 있으며, 접착제에 보이드가 발생되는 것을 효과적으로 억제할 수 있다. 또한, 상기 접착제의 가경화를 수행하는 시간이 전술한 범위 내인 경우, 상기 다른 하나의 범프 구비 반도체 칩에 구비된 접속 범프와 상기 하나의 범프 구비 반도체 칩의 접속부 간에 금속 접합이 적절하게 형성될 수 있다.
본 발명의 일 실시상태에 따르면, 상기 반도체 칩 접속 유닛은 상기 접착제의 완전 경화를 30 분 이상, 35 분 이상, 40 분 이상, 45 분 이상, 50 분 이상 또는 60 분 이상의 시간 동안 수행할 수 있다. 또한, 상기 접착제의 완전 경화가 수행되는 시간은 120 분 이하, 110 분 이하, 100 분 이하, 90 분 이하, 80 분 이하, 70 분 이하 또는 60 분 이하일 수 있다. 상기 접착제의 완전 경화를 수행하는 시간을 전술한 범위로 조절함으로써, 상기 반도체 칩 적층체 내에 포함된 접착제층들을 안정적으로 완전 경화시킬 수 있고, 상기 접속 범프와 상기 접속부 간에 우수한 결합력을 가지는 금속 접합을 형성할 수 있다. 또한, 상기 접착제의 완전 경화를 수행하는 시간이 전술한 범위 내인 경우, 상기 반도체 패키지 제조 시간을 효과적으로 감축시킬 수 있다.
본 발명의 일 실시상태에 따르면, 상기 가열 부재는 상기 접착제의 가경화가 수행되는 온도를 상기 접착제의 완전 경화가 수행되는 온도 이상으로 조절할 수 있다. 구체적으로, 상기 가열 부재는 상기 접착제의 가경화가 수행되는 온도를 상기 접착제의 완전 경화가 수행되는 온도보다 높게 조절할 수 있다. 상기 접착제의 가경화가 수행되는 온도 및 상기 접착제의 완전 경화가 수행되는 온도는 상기 접속 범프의 융점 이상의 온도에 해당되고, 상기 접착제의 완전 경화가 수행되는 온도가 상기 접착제의 가경화가 수행되는 온도보다 낮을 수 있다. 상기 접착제의 가경화가 수행되는 온도를 상기 접착제의 완전 경화가 수행되는 온도보다 높게 설정함으로써, 제조되는 반도체 패키지에 포함된 접착제에 보이드가 발생되는 것을 효과적으로 방지할 수 있다.
본 발명의 일 실시상태에 따르면, 상기 가열 부재는 상기 접착제의 가경화가 수행되는 온도를 상기 접착제의 완전 경화가 수행되는 온도와 동일하게 조절할 수 있다. 상기 접착제를 가경화하는 온도와 완전 경화하는 온도가 동일한 경우, 상기 접착제에 가해지는 열충격이 감소되어, 상기 접착제 내에 보이드가 형성되는 것을 억제할 수 있다. 또한, 상기 접착제의 가경화 온도와 완전 경화 온도를 다르게 제어해야 되는 공정이 생략이 가능하여, 상기 반도체 패키지 제조 시간을 효과적으로 감축시킬 수 있다.
이하, 본 발명을 구체적으로 설명하기 위해 실시예를 들어 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 기술하는 실시예들에 한정되는 것으로 해석되지 않는다. 본 명세서의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되는 것이다.
이하, 본 발명을 구체적으로 설명하기 위해 실시예를 들어 상세하게 설명하기로 한다.
접착 필름의 제조
열가소성 수지인 아크릴레이트 수지 KG-3015(Mw: 90만, 유리전이온도: 10℃, 고형분 15% 메틸에틸케톤 용해품) 66 g, 열경화성 수지로서 크레졸노볼락계 에폭시 18 g과 비스페놀 A계 액상 에폭시 6 g, 경화제로서 페놀노볼락 16 g, 촉매로서 2-페닐-4,5-디히디록시 메틸 이미다졸(2-phenyl-4,5-dihydroxy methyl imidazole) 1g, 무기필러로서 평균입경 0.7㎛인 실리카 40g과 용매로서 메틸에틸케톤(MEK)을 54g를 혼합하여 접착 조성물(고형분 함량 45 중량%)을 제조하였다.
이후, 접착 조성물을 이형처리된 PET 필름 위에 콤마코터를 이용하여 약 80 ㎛의 두께로 코팅한 뒤, 2MPM의 속도로 오븐 존을 통과시켜 건조하여, 20 ㎛ 두께의 반도체용 접착 필름을 제조하였다.
반도체 패키지 제조
실시예 1
일면 상에 접속부가 구비된 회로 기판(사이즈: 10 mm Х 10 mm Х 0.4 mm, 접속부의 금속: Au), 접속 범프가 형성된 접속부가 일면 상에 구비된 반도체 칩(칩 사이즈: 7.3 mm Х 7.3 mm Х 0.2 mm, 접속부의 금속: 구리 필러, 접속 범프: 땜납), 접속부가 일면 상에 구비되고 접속 범프가 형성된 접속부가 타면 상에 구비된 범프 구비 반도체 칩(칩 사이즈: 7.3 mm Х 7.3 mm Х 0.2 mm, 접속부의 금속: 구리 필러, 접속 범프: 땜납)을 준비하였다.
이후, 접속부가 구비된 회로 기판 상에 상기에서 제조된 접착 필름(제1 접착 필름)을 라미네이션하였다. 회로 기판의 접속부와 범프 구비 반도체 칩의 접속 범프가 서로 대향하도록 위치를 조정하여, 적층체를 준비하였다. 압착 부재인 TCB(Toray 社)의 스테이지(온도: 70 ℃) 상에, 회로 기판이 위치하도록 적층체를 올려 놓고, 압착 헤드(온도: 260 ℃, 하중: 80 N)로 범프 구비 반도체 칩이 위치한 적층체의 상측을 10 초 동안 압착하였다. 이를 통해, 회로 기판의 접속부와 범프 구비 반도체 칩의 접속 범프가 접속되고, 접착 필름(제1 접착 필름)이 가경화된 적층체를 제조하였다.
이후, 범프 구비 반도체 칩의 접속부가 노출된 적층체의 일면 상에 상기에서 제조된 접착 필름(제2 접착 필름)을 라미네이션하였다. 범프 구비 반도체 칩의 접속부와 추가의 범프 구비 반도체 칩의 접속 범프가 서로 대향하도록 위치를 조정하여, 적층체를 준비하였다. 압착 부재인 TCB(Toray 社)의 스테이지(온도: 70 ℃) 상에, 회로 기판이 위치하도록 적층체를 올려 놓고, 압착 헤드(온도: 260 ℃, 하중: 80 N)로 범프 구비 반도체 칩이 위치한 적층체의 상측을 10 초 동안 압착하였다. 이를 통해, 범프 구비 반도체 칩의 접속부와 추가의 범프 구비 반도체 칩의 접속 범프가 접속되고, 접착 필름(제2 접착 필름)이 가경화된 반도체 칩 적층체를 제조하였다.
이후, 추가의 범프 구비 반도체 칩의 접속부가 노출된 반도체 칩 적층체의 일면 상에 상기에서 제조된 접착 필름(제3 접착 필름)을 라미네이션하였다. 추가의 범프 구비 반도체 칩의 접속부와 상기에서 준비된 반도체 칩의 접속 범프가 서로 대향하도록 위치를 조정하여, 적층체를 준비하였다. 압착 부재인 TCB(Toray 社)의 스테이지(온도: 70 ℃) 상에, 회로 기판이 위치하도록 적층체를 올려 놓고, 압착 헤드(온도: 260 ℃, 하중: 80 N)로 추가의 범프 구비 반도체 칩이 위치한 적층체의 상측을 10 초 동안 압착하였다. 이를 통해, 추가의 범프 구비 반도체 칩의 접속부와 반도체 칩의 접속 범프가 접속되고, 접착 필름(제3 접착 필름)이 가경화된 반도체 칩 적층체를 제조하였다. 제조된 반도체 칩 적층체는 회로 기판, 제1 접착 필름, 범프 구비 반도체 칩, 제2 접착 필름, 추가의 범프 구비 반도체 칩, 제3 접착 필름, 반도체 칩이 적층된 구조를 가진다.
이후, 제조된 반도체 칩 적층체를 압력 챔버인 Pressure Cure Oven의 내부에 위치시켰다. 이때, 반도체 칩 적층체의 회로 기판이 압력 챔버의 스테이지에 위치하도록 하였다.
이후, 마지막으로 접속된 반도체 칩이 위치하는 반도체 칩 적층체의 일측(상측)에 열을 가하는 히터의 온도를 200 ℃로 설정하고, 회로 기판이 위치하는 반도체 칩 적층체의 타측(하측)에 열을 가하는 히터의 온도를 200 ℃로 설정하고, 압력 챔버 내부 압력을 7 mTorr로 조절하였고, 120 분 동안 접착 필름을 완전 경화 시켜 반도체 패키지를 제조하였다.
비교예 1 내지 비교예 4
하기 표 1과 같이 가경화 공정의 시간과 온도, 완전 경화 공정의 시간과 온도를 조절한 것을 제외하고, 상기 실시예 1과 동일한 방법으로 반도체 패키지를 제조하였다.
반도체 패키지의 품질 평가
보이드 평가
상기 실시예 및 비교예에서 제조된 반도체 패키지에 대하여 하기와 같은 방법으로 보이드 평가를 진행하였고, 그 결과를 하기 표 1에 나타내었다.
구체적으로, 이온 밀링(Ar Blade 5000, Hitachi 社)으로, 제조된 반도체 패키지의 단면을 재단한 후, 광학현미경(SEM)으로 단면 분석을 진행하였다.
이때, 1 ㎛ 미만 크기의 보이드가 확인된 경우를 "O"로 평가하고, 1 ㎛ 이상 5 ㎛ 미만 크기의 보이드가 확인된 경우를 "△"로 평가하고, 5 ㎛ 이상 크기의 보이드가 확인된 경우를 "X"로 평가하였다.
접속 범프 조이닝 평가
상기 실시예 및 비교예에서 제조된 반도체 패키지에 대하여 하기와 같은 방법으로 접속범프(솔더) 조이닝 평가를 진행하였고, 그 결과를 하기 표 1에 나타내었다.
구체적으로, 제조된 반도체 패키지의 칩 단면을 관찰하기 위하여, 그라인딩을 수행하여 샘플을 제조하였다. 이후, 샘플의 단면을 SEM으로 관찰하여, 접속 범프 부분에 접착제가 끼어 있는지 여부를 확인하였다.
이때, 접속 범프가 인접한 2 개의 접속부 모두에 붙어 있으며 접속 범프 내에 접착제가 없는 경우에는 "O"로 평가하고, 접속 범프가 인접한 2 개의 접속부 모두에 붙어 있으나 접속 범프 내에 접착제가 끼어 있는 경우에는 "△"로 평가하고, 접속 범프 내에 접착제가 끼어 있고 접속 범프가 인접한 2 개의 접속부 중 한쪽에만 붙어 있거나 2 개의 접속부 모두에 붙어 있지 않는 경우에는 "X"로 평가하였다.
도 5는 본 발명의 실시예 1, 비교예 1 내지 비교예 4에서 제조된 반도체 패키지 샘플 단면의 SEM 이미지이다. 구체적으로, 도 5의 (a)는 실시예 1에서 제조된 반도체 패키지 샘플 단면의 SEM 이미지이고, 도 5의 (b)는 비교예 1에서 제조된 반도체 패키지 샘플 단면의 SEM 이미지이고, 도 5의 (c)는 비교예 2에서 제조된 반도체 패키지 샘플 단면의 SEM 이미지이고, 도 5의 (d)는 비교예 3에서 제조된 반도체 패키지 샘플 단면의 SEM 이미지이고, 도 5의 (e)는 비교예 4에서 제조된 반도체 패키지 샘플 단면의 SEM 이미지이다.
가경화 공정 완전 경화 공정 보이드 평가 조이닝 평가
시간 (s) 온도 (℃) 시간 (min) 온도 (℃)
실시예 1 10 260 120 200 O O
비교예 1 10 320 120 200 X X
비교예 2 30 250 120 200 △ △
비교예 3 10 150 120 200 X X
비교예 4 50 250 120 200 X X
상기 표 1을 참고하면, 본 발명의 실시예 1에 따라 제조된 반도체 패키지는 보이드 평가 결과가 우수한 것을 확인하였다. 반면, 비교예 1 내지 비교예 4에 따라 제조된 반도체 패키지는 보이드 평가 결과가 열등한 것을 확인하였다. 구체적으로, 가경화 공정의 온도가 높은 비교예 1과 가경화 공정의 온도가 낮은 비교예 3은 보이드 평가가 열등하였고, 특히 가경화 공정의 온도가 완전 경화 공정의 온도보다 낮은 비교예 3의 보이드 평가 결과는 열등한 것을 확인하였다. 또한, 가경화 공정이 수행되는 시간이 10 초를 초과하는 비교예 2와 비교예 4 또한 보이드 평가 결과가 열등한 것을 확인하였다.
또한, 도 5 및 상기 표 1을 참고하면, 본 발명의 실시예 1에 따라 제조된 반도체 패키지는 조이닝 평가 결과는 우수하였으나, 비교예 1 내지 비교예 4에 따라 제조된 반도체 패키지는 조이닝 평가 결과가 열등한 것을 확인하였다.
따라서, 본 발명의 일 실시상태에 따른 반도체 패키지 제조 방법은 반도체 패키지의 제조 공정 속도를 효과적으로 향상시킬 수 있고, 반도체 칩들을 빠른 시간 내에 안정적으로 접속시키고, 보이드 발생을 억제할 수 있음을 알 수 있다.
100: 기판
110: 접속부
210, 220, 230: 범프 구비 반도체 칩
211, 221, 231: 반도체 칩 본체
212, 222, 232: 접속부
213, 223, 233: 접속 범프
215, 225, 235: 관통 전극
300: 반도체 칩
310: 반도체 칩 본체
320: 접속부
330: 접속 범프
A: 접착제

Claims (17)

  1. 접속부가 일면 상에 구비되고, 접속 범프가 형성된 접속부가 타면 상에 구비된 범프 구비 반도체 칩들을 준비하는 단계;
    상기 범프 구비 반도체 칩들 중 하나의 범프 구비 반도체 칩의 일면과 다른 하나의 범프 구비 반도체 칩의 타면 사이에 접착제를 개재하고, 상기 접속 범프의 융점 이상의 온도에서 상기 접착제를 가경화하며, 상기 다른 하나의 범프 구비 반도체 칩의 타면 상에 구비된 접속 범프를 상기 하나의 범프 구비 반도체 칩의 일면 상에 구비된 접속부에 접속시켜 반도체 칩 적층체를 제조하는 단계; 및
    상기 접속 범프의 융점 이상의 온도에서 상기 반도체 칩 적층체의 접착제를 완전 경화하여, 반도체 패키지를 제조하는 단계;를 포함하고,
    상기 반도체 칩 적층체를 제조하는 단계는,
    상기 반도체 칩 적층체에 추가의 상기 범프 구비 반도체 칩을 접속시키는 단계를 1회 이상 수행하는 것을 포함하고,
    상기 접속 단계는,
    외부로 노출되는 접속부가 구비된 상기 반도체 칩 적층체의 일면과 추가의 상기 범프 구비 반도체 칩의 타면 사이에 접착제를 개재하고, 상기 접속 범프의 융점 이상의 온도에서 상기 접착제를 가경화하며, 상기 추가의 범프 구비 반도체 칩의 상기 접속 범프를 상기 반도체 칩 적층체의 노출된 접속부에 접속하는 것인 반도체 패키지 제조 방법.
  2. 청구항 1에 있어서,
    상기 접착제의 가경화가 수행되는 시간은 10 초 이하이고, 상기 접착제의 완전 경화가 수행되는 시간은 30 분 이상인 것인 반도체 패키지 제조 방법.
  3. 청구항 1에 있어서,
    상기 접착제의 가경화가 수행되는 온도는 상기 접착제의 완전 경화가 수행되는 온도 이상인 것인 반도체 패키지 제조 방법.
  4. 삭제
  5. 청구항 1에 있어서,
    상기 접속 단계 각각은 10 초 이하의 시간 동안 수행되는 것인 반도체 패키지 제조 방법.
  6. 청구항 1에 있어서,
    상기 접속 단계를 n회 수행하고,
    n회 접속 단계가 수행되는 시간은 n-1회 접속 단계가 수행되는 시간 이하이며,
    n은 2 이상의 정수인 것인 반도체 패키지 제조 방법.
  7. 청구항 1에 있어서,
    상기 접속 단계를 n회 수행하고,
    n회 접속 단계가 수행되는 온도는 n-1회 접속 단계가 수행되는 온도 이하이며,
    n은 2 이상의 정수인 것인 반도체 패키지 제조 방법.
  8. 청구항 1에 있어서,
    상기 반도체 칩 적층체를 제조하는 단계는,
    일면 상에 접속부가 구비된 기판의 일면과 상기 하나의 범프 구비 반도체 칩의 타면 사이에 접착제를 개재하고, 상기 접속 범프의 융점 이상의 온도에서 상기 접착제를 가경화하며, 상기 하나의 범프 구비 반도체 칩의 타면 상에 구비된 접속 범프를 상기 기판의 일면 상에 구비된 접속부에 접속시키는 단계를 더 포함하는 것인 반도체 패키지 제조 방법.
  9. 청구항 1에 있어서,
    상기 반도체 칩 적층체를 제조하는 단계는,
    접속 범프가 형성된 접속부가 일면 상에 구비된 반도체 칩의 일면과 외부로 노출되는 접속부가 구비된 상기 반도체 칩 적층체의 일면 사이에 접착제를 개재하고, 상기 접속 범프의 융점 이상의 온도에서 상기 접착제를 가경화하며, 상기 반도체 칩의 접속 범프를 상기 반도체 칩 적층체의 노출된 접속부에 접속시키는 단계를 더 포함하는 것인 반도체 패키지 제조 방법.
  10. 청구항 1에 있어서,
    상기 범프 구비 반도체 칩들 각각은,
    반도체 칩 본체를 관통하여, 일면에 구비된 접속부와 타면에 구비된 접속부를 서로 접속시키는 관통 전극을 포함하는 것인 반도체 패키지 제조 방법.
  11. 청구항 1에 있어서,
    상기 접착제를 완전 경화하는 단계는,
    추가의 상기 범프 구비 반도체 칩이 접속된 상기 반도체 칩 적층체의 일측에 가해지는 온도가,
    상기 반도체 칩 적층체 일측의 반대측에 위치하는 상기 반도체 칩 적층체의 타측에 가해지는 온도 이상인 것인 반도체 패키지 제조 방법.
  12. 청구항 1에 따른 방법으로 제조된 반도체 패키지.
  13. 하나의 범프 구비 반도체 칩과 다른 하나의 범프 구비 반도체 칩 사이에 접착제가 개재되도록, 상기 하나의 범프 구비 반도체 칩과 상기 다른 하나의 범프 구비 반도체 칩을 정렬하는 반도체 칩 정렬 유닛; 및
    정렬된 상기 하나의 범프 구비 반도체 칩 및 상기 다른 하나의 범프 구비 반도체 칩 중 적어도 하나를 가압하여 반도체 칩 적층체를 제조하는 가압 부재, 및 상기 접착제를 가열하는 가열 부재를 포함하는 반도체 칩 접속 유닛;를 포함하고,
    상기 하나의 범프 구비 반도체 칩 및 상기 다른 하나의 범프 구비 반도체 칩 각각은, 접속부가 일면 상에 구비되고, 접속 범프가 형성된 접속부가 타면 상에 구비되고,
    상기 반도체 칩 접속 유닛은 상기 접속 범프의 융점 이상의 온도에서 상기 접착제를 가경화하며, 상기 다른 하나의 범프 구비 반도체 칩의 접속 범프를 상기 하나의 범프 구비 반도체 칩의 접속부에 접속시키고,
    상기 가열 부재는 상기 접착제의 가경화가 수행되는 온도를 상기 접착제의 완전 경화가 수행되는 온도 이상으로 조절하는 것인 반도체 패키지 제조 장치.
  14. 청구항 13에 있어서,
    상기 반도체 칩 접속 유닛은 가경화가 완료된 상기 접착제를 상기 접속 범프의 융점 이상의 온도로 가열하여 완전 경화하는 것인 반도체 패키지 제조 장치.
  15. 청구항 13에 있어서,
    상기 반도체 칩 접속 유닛을 2 이상 포함하는 것인 반도체 패키지 제조 장치.
  16. 청구항 13에 있어서,
    상기 반도체 칩 접속 유닛은 상기 접착제의 가경화를 10 초 이하의 시간 동안 수행하고, 상기 접착제의 완전경화를 30 분 이상의 시간 동안 수행하는 것인 반도체 패키지 제조 장치.
  17. 삭제
KR1020210099956A 2020-07-31 2021-07-29 반도체 패키지 제조 방법, 이에 의해 제조된 반도체 패키지 및 반도체 패키지 제조 장치 KR102516288B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200096205 2020-07-31
KR20200096205 2020-07-31

Publications (2)

Publication Number Publication Date
KR20220015979A KR20220015979A (ko) 2022-02-08
KR102516288B1 true KR102516288B1 (ko) 2023-03-31

Family

ID=80252325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210099956A KR102516288B1 (ko) 2020-07-31 2021-07-29 반도체 패키지 제조 방법, 이에 의해 제조된 반도체 패키지 및 반도체 패키지 제조 장치

Country Status (1)

Country Link
KR (1) KR102516288B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019123518A1 (ja) * 2017-12-18 2019-06-27 日立化成株式会社 半導体装置、半導体装置の製造方法及び接着剤

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019123518A1 (ja) * 2017-12-18 2019-06-27 日立化成株式会社 半導体装置、半導体装置の製造方法及び接着剤

Also Published As

Publication number Publication date
KR20220015979A (ko) 2022-02-08

Similar Documents

Publication Publication Date Title
CN108352333B (zh) 半导体用粘接剂、半导体装置以及制造该半导体装置的方法
WO2006101199A1 (ja) エリア実装型半導体装置並びにそれに用いるダイボンド用樹脂組成物、及び封止用樹脂組成物
TWI606925B (zh) Thermosetting sealing resin sheet and manufacturing method of electronic part package
JP6438340B2 (ja) 半導体接合用接着フィルム及び半導体装置の製造方法
JP2024023787A (ja) 半導体装置の製造方法
KR102516288B1 (ko) 반도체 패키지 제조 방법, 이에 의해 제조된 반도체 패키지 및 반도체 패키지 제조 장치
JP5564782B2 (ja) 接着剤組成物、フィルム状接着剤、接着シート及び半導体装置
JP2001298146A (ja) 多層配線基体の製造方法および多層配線基体
WO2009107346A1 (ja) 回路板および回路板の製造方法
KR102455212B1 (ko) 반도체 장치, 반도체 장치의 제조 방법 및 접착제
JP7220260B2 (ja) 半導体パッケージ用アンダーフィルフィルム及びこれを用いた半導体パッケージの製造方法
JP7406336B2 (ja) 半導体装置の製造方法
TWI820200B (zh) 半導體裝置及其製造方法
KR20210091470A (ko) 반도체 접착용 수지 조성물, 반도체 접착용 필름 및 이를 이용한 반도체 패키지
WO2016158960A1 (ja) 半導体装置の製造方法
JP7149099B2 (ja) 半導体装置の製造方法
JP2023505277A (ja) 半導体パッケージ用アンダーフィルフィルム及びこれを用いた半導体パッケージの製造方法
KR20210143720A (ko) 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치
JP2021129079A (ja) 半導体装置及びその製造方法、フィルム状接着剤、並びにダイシング・ダイボンディング一体型フィルム
KR102528264B1 (ko) 경화제, 이를 포함하는 반도체 접착용 조성물, 반도체 접착용 필름 및 이를 이용한 반도체 패키지
KR20240007806A (ko) 반도체 접착용 필름
CN112771659A (zh) 半导体用黏合剂、半导体装置的制造方法及半导体装置
JP2021024963A (ja) 半導体用接着剤、それを用いた半導体用接着剤フィルムの製造方法及び半導体装置の製造方法
WO2022024648A1 (ja) 半導体装置を製造する方法、及びフィルム状接着剤
WO2023203764A1 (ja) 半導体装置、及び、半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant