KR102505962B1 - Sensor Mounted Wafer And Manufacturing Method Thereof - Google Patents
Sensor Mounted Wafer And Manufacturing Method Thereof Download PDFInfo
- Publication number
- KR102505962B1 KR102505962B1 KR1020200143579A KR20200143579A KR102505962B1 KR 102505962 B1 KR102505962 B1 KR 102505962B1 KR 1020200143579 A KR1020200143579 A KR 1020200143579A KR 20200143579 A KR20200143579 A KR 20200143579A KR 102505962 B1 KR102505962 B1 KR 102505962B1
- Authority
- KR
- South Korea
- Prior art keywords
- electronic components
- seating groove
- height
- sensor device
- semiconductor process
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
Abstract
본 발명은 안착홈이 형성되는 하부 케이스와, 높이가 다른 복수의 전자 부품을 실장하며 안착홈에 배치되는 회로 기판과, 깊이가 다른 복수의 삽입홈이 형성되며 복수의 삽입홈에 복수의 전자 부품이 삽입되도록 하부 케이스와 합착되는 상부 케이스와, 안착홈 및 복수의 삽입홈 사이에 배치되는 접착층을 포함하고, 삽입홈은 복수의 전자 부품의 높이에 따라 그 깊이가 다르게 형성되는 반도체 공정 진단 센서 장치를 제공한다.In the present invention, a lower case in which a seating groove is formed, a circuit board for mounting a plurality of electronic components having different heights and disposed in the seating groove, and a plurality of insertion grooves having different depths are formed, and a plurality of electronic components are formed in the plurality of insertion grooves. A semiconductor process diagnostic sensor device including an upper case bonded to the lower case so as to be inserted, an adhesive layer disposed between the seating groove and the plurality of insertion grooves, and the insertion groove having a different depth depending on the height of the plurality of electronic components. provides
Description
본 발명은 반도체 공정 진단 센서 장치 및 이의 제조 방법에 관한 것으로, 특히 센서 장치의 휨 현상을 방지할 수 있는 반도체 공정 진단 센서 장치 및 이의 제조 방법에 관한 것이다.The present invention relates to a semiconductor process diagnosis sensor device and a method for manufacturing the same, and more particularly, to a semiconductor process diagnosis sensor device capable of preventing warping of the sensor device and a method for manufacturing the same.
반도체 제조에는 일반적으로 광학, 증착과 성장 및 식각 공정 등 다수의 공정을 거친다.Semiconductor manufacturing typically involves multiple processes, including optical, deposition and growth, and etching processes.
반도체 제조 공정에는 각 공정에서 공정 조건과 장비의 작동 상태를 주의 깊게 모니터링해야 한다. 예를 들면, 챔버나 웨이퍼의 온도, 가스 주입 상태, 압력 상태 또는 플라스마 밀도나 노출 거리 등을 제어하면서 최적의 반도체 수율을 위해 정밀한 모니터링이 필수적이다.The semiconductor manufacturing process requires careful monitoring of process conditions and equipment operating conditions in each process. For example, precise monitoring is essential for optimal semiconductor yield while controlling the temperature, gas injection state, pressure state, or plasma density or exposure distance of a chamber or wafer.
온도, 플라즈마, 압력, 유량 및 가스 등과 관련된 공정 조건에 오차가 발생하거나 장비가 오동작 하는 경우에는 불량이 다수 발생하여 전체 수율에 치명적이다.When errors occur in process conditions related to temperature, plasma, pressure, flow rate, and gas, or when equipment malfunctions, a number of defects occur, which is fatal to the overall yield.
한편, 종래 기술에서는 반도체 제조에서 챔버 내의 공정 조건을 간접적으로 측정하였으나 반도체 수율 향상을 위해 챔버의 내부 조건이나 그 챔버에 로딩된 웨이퍼의 상태 등을 직접 측정하기 위한 연구가 개발되고 있다. 그 중 하나가 웨이퍼의 온도 센싱 기술로서 SOW(Sensor On Wafer)가 개발 되었다.On the other hand, in the prior art, process conditions in a chamber are indirectly measured in semiconductor manufacturing, but research is being developed for directly measuring the internal conditions of a chamber or the state of a wafer loaded into the chamber to improve semiconductor yield. One of them is SOW (Sensor On Wafer) as a wafer temperature sensing technology.
일반적으로 SOW는 테스트용 웨이퍼 2 장 사이에 복수의 센서 및 전자 부품을 장착하고, 장착된 센서를 이용하여 반도체 제조 공정 조건을 챔버 내에서 직접 센싱한다.In general, SOW mounts a plurality of sensors and electronic components between two test wafers, and directly senses semiconductor manufacturing process conditions in a chamber using the mounted sensors.
그러나, 종래의 SOW는 복수의 센서 및 전자 부품의 높이가 각기 다름에도 불구하고, 모두 동일한 깊이로 웨이퍼에 캐비티를 형성하고, 이 캐비티에 복수의 센서 및 전자 부품을 실장하였다.However, in the conventional SOW, although the heights of the plurality of sensors and electronic components are different, cavities are formed in the wafer with the same depth, and the plurality of sensors and electronic components are mounted in the cavities.
이와 종래의 SOW에 따르면, 복수의 센서 및 전자 부품이 웨이퍼 내에서 밀착 접촉되지 않아 내구성이 떨어질 뿐 만 아니라 온도 상승 시 센서 장치의 휨 현상이 발생하는 문제점이 있다.According to this conventional SOW, a plurality of sensors and electronic components do not come into close contact within the wafer, resulting in poor durability and a problem in that the sensor device warps when the temperature rises.
본 발명은, 센서 장치의 내구성을 향상시켜 온도 상승 시 센서 장치의 휨 현상을 방지할 수 있는 반도체 공정 진단 센서 장치를 제공하는 것을 목적으로 한다.An object of the present invention is to provide a semiconductor process diagnosis sensor device capable of preventing warping of the sensor device when the temperature rises by improving durability of the sensor device.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The technical problems to be achieved in the present invention are not limited to the above-mentioned technical problems, and other technical problems not mentioned can be clearly understood by those skilled in the art from the description below. There will be.
본 발명은 전술한 목적을 달성하기 위하여, 본 발명은 안착홈이 형성되는 하부 케이스와, 높이가 다른 복수의 전자 부품을 실장하며 안착홈에 배치되는 회로 기판과, 깊이가 다른 복수의 삽입홈이 형성되며 복수의 삽입홈에 복수의 전자 부품이 삽입되도록 하부 케이스와 합착되는 상부 케이스와, 안착홈 및 복수의 삽입홈 사이에 배치되는 접착층을 포함하고, 삽입홈은 복수의 전자 부품의 높이에 따라 그 깊이가 다르게 형성되는 반도체 공정 진단 센서 장치를 제공한다.In order to achieve the above object, the present invention provides a lower case in which a seating groove is formed, a circuit board for mounting a plurality of electronic components having different heights and disposed in the seating groove, and a plurality of insertion grooves having different depths. It is formed and includes an upper case bonded to the lower case so that a plurality of electronic components are inserted into the plurality of insertion grooves, and an adhesive layer disposed between the seating groove and the plurality of insertion grooves, and the insertion groove is formed according to the height of the plurality of electronic components. A semiconductor process diagnosis sensor device having different depths is provided.
여기서, 복수의 삽입홈은, 복수의 전자 부품의 높이에 대응하는 깊이로 형성된다.Here, the plurality of insertion grooves are formed to a depth corresponding to the height of the plurality of electronic components.
또한, 복수의 전자 부품은, 기준 높이 보다 높은 높이를 갖는 복수의 제1 전자 부품과, 기준 높이 보다 낮은 높이를 갖는 복수의 제2 전자 부품을 포함한다.Also, the plurality of electronic components include a plurality of first electronic components having a height higher than the standard height and a plurality of second electronic components having a height lower than the standard height.
또한, 복수의 삽입홈은, 복수의 제1 전자 부품 중 가장 높은 높이를 갖는 전자 부품의 높이에 대응하는 깊이로 형성되는 제1 삽입홈과, 복수의 제2 전자 부품 중 가장 높은 높이를 갖는 전자 부품의 높이에 대응하는 깊이로 형성되는 제2 삽입홈을 포함한다.In addition, the plurality of insertion grooves include a first insertion groove formed to a depth corresponding to the height of the electronic component having the highest height among the plurality of first electronic components, and an electronic component having the highest height among the plurality of second electronic components. It includes a second insertion groove formed to a depth corresponding to the height of the component.
또한, 복수의 전자 부품의 하부는 안착홈 내부에 위치하고, 복수의 전자 부품의 상부는 복수의 삽입홈 내부에 위치한다.In addition, lower portions of the plurality of electronic components are located inside the seating grooves, and upper portions of the plurality of electronic components are located inside the plurality of insertion grooves.
또한, 안착홈은 복수의 전자 부품의 하부가 안착되는 부분이 그 이외의 부분 보다 깊이가 더 깊다.Further, in the seating groove, a portion where lower portions of the plurality of electronic components are seated is deeper than other portions.
또한, 안착홈은 복수의 전자 부품의 하부 가장자리에 대응하여 경사면이 형성된다.In addition, the seating groove has inclined surfaces corresponding to lower edges of the plurality of electronic components.
또한, 복수의 전자 부품은 센서, IC(Integrated Circuit) 칩 및 배터리 중 적어도 하나를 포함한다.Also, the plurality of electronic components include at least one of a sensor, an integrated circuit (IC) chip, and a battery.
또한, 안착홈은 회로 기판과 대응하는 형상으로 형성되고, 복수의 삽입홈은 복수의 전자 부품과 대응하는 형상으로 형성된다.In addition, the seating groove is formed in a shape corresponding to a circuit board, and the plurality of insertion grooves are formed in a shape corresponding to a plurality of electronic components.
또한, 본 발명은, 회로 기판에 높이가 다른 복수의 전자 부품을 실장하는 단계와, 상부 케이스에 복수의 전자 부품과 대응하는 형상으로 깊이가 다른 복수의 삽입홈을 형성하는 단계와, 복수의 삽입홈에 접착제를 도포하는 단계와, 복수의 삽입홈에 복수의 전자 부품을 삽입하고 접착제를 경화하는 단계와, 허부 케이스에 회로 기판과 대응하는 형상으로 안착홈을 형성하는 단계와, 안착홈에 접착제를 도포하고, 안착홈에 회로 기판이 안착되도록 하부 케이스 및 상부 케이스를 합착하는 단계를 포함하고, 복수의 삽입홈을 형성하는 단계는 복수의 전자 부품의 높이에 따라 그 깊이를 다르게 형성하는 단계인 반도체 공정 진단 센서 장치 제조 방법을 제공한다.In addition, the present invention includes the steps of mounting a plurality of electronic components having different heights on a circuit board, forming a plurality of insertion grooves having different depths in a shape corresponding to the plurality of electronic components in an upper case, and Applying adhesive to the grooves, inserting a plurality of electronic components into the plurality of insertion grooves and curing the adhesive, forming seating grooves in the hollow case in a shape corresponding to the circuit board, and attaching the adhesive to the mounting grooves. and attaching the lower case and the upper case so that the circuit board is seated in the seating groove, and forming a plurality of insertion grooves is a step of forming different depths according to the heights of the plurality of electronic components. A method for manufacturing a semiconductor process diagnostic sensor device is provided.
또한, 안착홈을 형성하는 단계는, 복수의 전자 부품의 하부가 안착되는 부분이 그 이외의 부분 보다 깊이가 더 깊도록 안착홈을 형성하는 단계이다.Also, the forming of the seating groove is a step of forming the seating groove so that a portion where the lower portions of the plurality of electronic components are seated is deeper than other portions.
또한, 안착홈을 형성하는 단계는, 복수의 전자 부품의 하부 가장자리에 대응하여 경사면이 형성되도록 안착홈을 형성하는 단계이다.In addition, the forming of the seating groove is a step of forming the seating groove so that inclined surfaces are formed corresponding to lower edges of the plurality of electronic components.
또한, 하부 케이스 및 상부 케이스를 합착하는 단계는, 안착홈은 위를 향하도록 하고, 복수의 삽입홈은 아래를 향하도록 하여 하부 케이스 및 상부 케이스를 합착하는 단계이다.In addition, the attaching the lower case and the upper case is a step of attaching the lower case and the upper case with the seating groove facing upward and the plurality of insertion grooves facing downward.
또한, 본 발명의 반도체 공정 진단 센서 장치 제조 방법은, 하부 케이스 및 상부 케이스를 합착하는 단계는 합착 과정에서 회로 기판으로 인해 안착홈에 도포된 접착제가 하부 케이스 및 상부 케이스의 합착면으로 퍼지는 단계와, 합착면으로 퍼진 접착제를 경화하는 단계를 포함한다.In addition, in the semiconductor process diagnostic sensor device manufacturing method of the present invention, the bonding of the lower case and the upper case includes the steps of spreading the adhesive applied to the seating groove due to the circuit board to the bonding surfaces of the lower case and the upper case during the bonding process. , curing the adhesive spread to the bonding surface.
본 발명에 따르면, 복수의 전자 부품이 삽입되는 복수의 삽입홈의 깊이를 복수의 전자 부품의 높이에 따라 다르게 형성하여, 복수의 전자 부품이 각각의 삽입홈에 밀착 접촉할 수 있어 센서 장치의 내구성이 향상되어 온도 상승 시 센서 장치의 휨 현상을 방지할 수 있다.According to the present invention, the depth of the plurality of insertion grooves into which the plurality of electronic components are inserted is formed differently according to the height of the plurality of electronic components, so that the plurality of electronic components can come into close contact with the respective insertion grooves, thereby increasing the durability of the sensor device. This improvement can prevent the bending of the sensor device when the temperature rises.
또한, 본 발명에 따르면, 회로 기판이 안착되는 안착홈에 복수의 전자 부품의 하부 가장자리에 대응하여 경사면을 형성하여, 이 경사면을 따라 복수의 전자 부품의 하부 가장자리에 대응한 회로 기판도 완만히 구부러져 저항을 감소시킬 수 있다.In addition, according to the present invention, an inclined surface corresponding to the lower edge of the plurality of electronic components is formed in the seating groove in which the circuit board is seated, and the circuit board corresponding to the lower edge of the plurality of electronic components is gently bent along the inclined surface to resist resistance. can reduce
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The effects obtainable in the present invention are not limited to the effects mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the description below. will be.
도 1은 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치의 사시도이다.
도 2는 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치에 구비된 회로 기판의 평면도이다.
도 3은 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치의 하부 케이스의 평면도이다.
도 4는 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치의 상부 케이스의 평면도이다.
도 5는 도 3의 하부 케이스에 안착된 회로 기판을 도시한 도면이다.
도 6은 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치의 단면도로서, 도 5의 Ⅵ-Ⅵ을 따라 절단한 단면도이다.
도 7a 내지 도 7e는 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치 제조 방법의 순서도이다.1 is a perspective view of a semiconductor process diagnosis sensor device according to an embodiment of the present invention.
2 is a plan view of a circuit board included in a semiconductor process diagnosis sensor device according to an embodiment of the present invention.
3 is a plan view of a lower case of a semiconductor process diagnosis sensor device according to an embodiment of the present invention.
4 is a plan view of an upper case of a semiconductor process diagnosis sensor device according to an embodiment of the present invention.
FIG. 5 is a view showing a circuit board seated in the lower case of FIG. 3 .
FIG. 6 is a cross-sectional view of a semiconductor process diagnostic sensor device according to an embodiment of the present invention, taken along line VI-VI of FIG. 5 .
7A to 7E are flowcharts of a method of manufacturing a semiconductor process diagnosis sensor device according to an embodiment of the present invention.
이하, 본 발명에 따른 바람직한 실시 형태를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 발명의 예시적인 실시형태를 설명하고자 하는 것이며, 본 발명이 실시될 수 있는 유일한 실시형태를 나타내고자 하는 것이 아니다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략할 수 있고, 명세서 전체를 통하여 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 부호를 사용할 수 있다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings. The detailed description set forth below in conjunction with the accompanying drawings is intended to describe exemplary embodiments of the present invention and is not intended to represent the only embodiments in which the present invention may be practiced. In order to clearly describe the present invention in the drawings, parts irrelevant to the description may be omitted, and the same reference numerals may be used for the same or similar components throughout the specification.
본 발명의 일 실시 예에서, “또는”, “적어도 하나” 등의 표현은 함께 나열된 단어들 중 하나를 나타내거나, 또는 둘 이상의 조합을 나타낼 수 있다. 예를 들어, “A 또는 B”, “A 및 B 중 적어도 하나”는 A 또는 B 중 하나만을 포함할 수 있고, A와 B를 모두 포함할 수도 있다.In one embodiment of the present invention, expressions such as “or” and “at least one” may represent one of the words listed together, or a combination of two or more. For example, "A or B" and "at least one of A and B" may include only one of A or B, or may include both A and B.
도 1은 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치의 사시도이고, 도 2는 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치에 구비된 회로 기판의 평면도이다.1 is a perspective view of a semiconductor process diagnosis sensor device according to an embodiment of the present invention, and FIG. 2 is a plan view of a circuit board included in the semiconductor process diagnosis sensor device according to an embodiment of the present invention.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치는 하부 케이스(100), 회로 기판(200) 및 상부 케이스(300)을 포함하여 구성할 수 있다.Referring to FIGS. 1 and 2 , a semiconductor process diagnosis sensor device according to an embodiment of the present invention may include a
하부 케이스(100) 및 상부 케이스(300)는 동일한 재질로 이루어질 수 있으며, 전기적 특성이 우수한 재질로서 실리콘(Si) 및 갈륨 아세나이드(GaAs) 등을 포함할 수 있다.The
회로 기판(200)은, 높이가 다른 복수의 전자 부품(240)을 실장하며, 하부 케이스(100) 및 상부 케이스(300) 사이에 배치된다. 또한, 회로 기판(200)은, 안테나 기판(210), 센서 기판(220) 및 제어 기판(250)을 포함하여 구성될 수 있다. 여기서, 전자 부품(240)은 전자 회로의 구성품으로서, 센서(241), IC(Integrated Circuit) 칩(242, 243, 244) 및 배터리(도 5의 245) 중 적어도 하나를 포함할 수 있다.The
또한, 도면에는 도시하지 않았지만, 회로 기판(200)은, PCB(Printed Circuit Board)로서, 센서(241), IC칩(242, 243, 244) 및 배터리(도 5의 245)가 전기적으로 연결되도록 배선이 인쇄되어 있다.In addition, although not shown in the drawings, the
안테나 기판(210)은 회로 기판(200) 중앙에 동심원 형태로 구비될 수 있다. 이와 같은, 안테나 기판(210)의 내측원(212)에는 충전 안테나(231)가 구비되고, 외측원(211)에는 통신 안테나(232)가 구비될 수 있다. 또한, 충전 안테나(231) 및 통신 안테나(232)는 안테나 기판(210)에 인쇄된 형태로 형성될 수 있다.The
센서 기판(220)은, 복수 개로 구비되어, 안테나 기판(210)의 외측원(211)에서 외측으로 연장되며 방사형으로 배열될 수 있다. 그리고, 센서 기판(220)에는 복수의 센서(241)가 구비될 수 있다.The
여기서, 복수의 센서(241)는 반도체 공정 진단 센서 장치의 정해진 센싱 위치에 내장되어 해당 위치에서 반도체 공정 모니터링을 위한 센싱을 수행한다. 구체적으로, 센서(241)는 센서 기판(220)의 일단(안테나 기판(210)과 연결되는 지점)에서 타단까지 일정 간격으로 배치될 수 있다. Here, the plurality of
이와 달리, 도 2에 도시한 바와 같이, 센서 기판(220)을 일단부, 타단부 및 중앙부로 구분하였을 때, 일단부, 중앙부 및 타단부에 센서(241)가 구비된 제1 센서 기판과, 일단부를 제외한 중앙부 및 타단부에 센서(241)가 구비된 제2 센서 기판이 교대로 배열될 수 있다. 이와 같이 제1 센서 기판 및 제2 센서 기판이 교대로 배열되기 위해 센서 기판(220)은 짝수 개로 구비될 수 있다.Unlike this, as shown in FIG. 2, when the
또한, 센서(241)는 반도체 공정 진단 센서 장치 중심에서의 온도를 센싱하기 위해 회로 기판(200) 중심에 추가로 구비될 수 있다.In addition, the
또한, 센서(241)는 온도 센서 및 압력 센서 등을 포함할 수 있으며 다양한 반도체 공정 환경을 센싱할 수 있다. 예를 들어, 센서(241)는 반도체 공정 진단 센서 장치가 로딩된 챔버 내부 상태(온도, 압력 및 기체 등)나 챔버에 로딩된 반도체 공정 진단 센서 장치의 자체 상태(온도 등)를 센싱할 수 있다.In addition, the
제어 기판(250)은, 안테나 기판(210)이 배치된 반도체 공정 진단 센서 장치 중앙에 배치될 경우 통신 교란 또는 충전 방해를 일으킬 수 있기 때문에, 반도체 공정 진단 센서 장치 중앙 보다는 센서 기판(220)이 안테나 기판(210)에서 연장되는 영역에 배치되는 것이 바람직하다.If the
이와 같은, 제어 기판(250)에는 제어 IC(Integrated Circuit)칩(242), 통신 IC칩(243), 충전 IC칩(미도시) 및 메모리(244) 중 적어도 하나를 구비할 수 있다.The
통신 IC칩(243)은 외부와의 무선 통신을 위한 구성으로 센서(241)에 의해 센싱된 센싱 정보를 무선으로 송신하고, 센서(241)의 동작을 제어하기 위한 제어 정보를 무선으로 수신한다. The
여기서, 제어 정보는 반도체 공정 진단 센서 장치가 사용될 공정과 그 공정에 요구되는 조건을 포함할 수 있다. 예를 들어, 제어 정보는 반도체 공정 진단 센서 장치가 어느 공정에 사용되는지를 정의하고, 그 정의된 공정에서의 센싱 온도, 센싱 시간 및 센싱 방식 등에 대한 설정 값을 포함할 수 있다.Here, the control information may include a process in which the semiconductor process diagnosis sensor device is to be used and conditions required for the process. For example, the control information may define a process in which the semiconductor process diagnosis sensor device is used, and may include set values for sensing temperature, sensing time, and sensing method in the defined process.
제어 IC(242)는 제어 정보를 이용하여 센서(241)의 동작을 제어할 수 있다. 즉, 제어 IC(242)는 제어 정보에 포함된 설정 값에 기반하여 센서(241)가 동작하도록 제어할 수 있다.The
통신 IC칩(243)은 외부와 무선 통신을 수행하기 위해 통신 안테나(232)에 연결된다. 여기서, 통신 안테나(232)는 나선 루프의 코일 형태로 이루어지며 회로 기판(200)의 중앙에 고리 형상으로 형성될 수 있으나 이에 한정되는 것은 아니다.The
센서 기판(220)은 배터리(도 5의 245)가 장착되는 배터리 단자(245a)를 구비할 수 있다. 여기서, 배터리(도 5의 245)는, 센서(241), 통신 IC칩(243) 및 제어 IC칩(242)을 포함하여 반도체 공정 진단 센서 장치에 구비되는 구성 요소들의 구동을 위한 전원을 공급한다.The
충전 IC칩(미도시)은 배터리(도 5의 245)에 대한 무선 충전을 수행하며, 무선 충전을 위해 충전 안테나(231)와 연결된다. 여기서, 충전 안테나(231)는 나선 루프의 코일 형태로 이루어지며, 회로 기판(200)의 중앙에 원형으로 형성될 수 있으나 이에 한정되는 것은 아니다.The charging IC chip (not shown) performs wireless charging of the battery (245 in FIG. 5) and is connected to the charging
메모리(244)는 센서(241)의 동작을 제어하기 위한 제어 정보를 저장하고, 센서(241)에 의해 센싱된 센싱 정보를 저장할 수 있다. 또한, 메모리(244)는 반도체 공정 진단 센서 장치가 사용된 공정을 기록한 로그 데이터를 저장할 수 있다.The
여기서, 로그 데이터는 반도체 공정 진단 센서 장치가 어떤 공정에서 어떤 조건으로 사용되었는지에 대한 정보를 포함할 수 있다.Here, the log data may include information on which process and under which conditions the semiconductor process diagnosis sensor device was used.
도 3은 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치의 하부 케이스의 평면도이고, 도 4는 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치의 상부 케이스의 평면도이고, 도 5는 도 3의 하부 케이스에 안착된 회로 기판을 도시한 도면이다.3 is a plan view of a lower case of a semiconductor process diagnosis sensor device according to an embodiment of the present invention, FIG. 4 is a plan view of an upper case of a semiconductor process diagnosis sensor device according to an embodiment of the present invention, and FIG. 5 is a plan view of FIG. It is a drawing showing the circuit board seated in the lower case.
도 3 및 도 5를 참조하면, 하부 케이스(100)는, 회로 기판(200)이 안착되는 안착홈(110)이 회로 기판(200)과 대응하는 형상으로 형성된다. 구체적으로, 안착홈(110)은, 동심원 형태의 안테나 기판(210)의 하부면과 대응하는 형상과, 방사형의 센서 기판(220)의 하부면과 대응하는 형상과, 제어 기판(250)의 하부면과 대응하는 형상으로 각각 형성될 수 있다.Referring to FIGS. 3 and 5 , in the
도 4 및 도 5를 참조하면, 상부 케이스(300)는, 전자 부품(240)이 삽입되는 복수의 삽입홈(310)이 복수의 전자 부품(240)과 대응하는 형상으로 형성된다. 구체적으로, 삽입홈(310)은 회로 기판(200)에 전자 부품(240)이 실장된 위치에 전자 부품(240) 상부면과 대응하는 형상으로 형성될 수 있다.Referring to FIGS. 4 and 5 , in the
전술한 안착홈(110) 및 삽입홈(310)은 에칭(Wet etching) 기법으로 형성되는 것이 바람직하지만, 이에 한정되는 것은 아니다.The above-described
도 6은 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치의 단면도로서, 도 5의 Ⅵ-Ⅵ을 따라 절단한 단면도이다.FIG. 6 is a cross-sectional view of a semiconductor process diagnostic sensor device according to an embodiment of the present invention, taken along line VI-VI of FIG. 5 .
도 6을 참조하면, 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치는, 하부 케이스(100), 회로 기판(200), 상부 케이스(300) 및 제1 접착층(121)을 포함하여 구성될 수 있다.Referring to FIG. 6 , the semiconductor process diagnosis sensor device according to an embodiment of the present invention may include a
하부 케이스(100)는 안착홈(110)이 형성되며, 이 안착홈(110)에 전자 부품(240)을 실장한 회로 기판(200)이 배치된다. 여기서, 전자 부품(240)은 회로 기판(200)의 배선에 솔더링(Soldering)되고, 회로 기판(200)은 접착제에 의해 하부 케이스(100)의 안착홈(110)에 부착될 수 있다.In the
상부 케이스(300)는, 깊이가 다른 복수의 삽입홈(310)이 형성되며, 이 복수의 삽입홈(310)에 전자 부품(240)이 삽입되도록 하부 케이스(100)와 합착된다. 그리고, 제1 접착층(121)은 안착홈(110) 및 복수의 삽입홈(310) 내부에 배치된다. 여기서, 제1 접착층(121)은 경도가 shore A40 이하이고, 연신률이 30% 이상인 Si 계열 물질로 이루어질 수 있다.The
복수의 삽입홈(310)은 복수의 전자 부품(240)의 높이에 따라 그 깊이가 다르게 형성된다. 이에 따라, 복수의 전자 부품(240)이 각각의 삽입홈(310)에 밀착 접촉할 수 있어 센서 장치의 내구성이 향상되어 온도 상승 시 센서 장치의 휨 현상을 방지할 수 있다.The plurality of
하부 케이스(100) 및 상부 케이스(300)가 합착되면, 제1 접착층(121)은 안착홈(110) 및 삽입홈(310)에 완전히 채워져 전자 부품(240)을 감싸는 형태로 배치됨으로써, 하부 케이스(100)와 상부 케이스(300)가 합착된 상태에서, 안착홈(110) 및 삽입홈(310) 내부에 기공이 포함되지 않도록 하는 것을 특징으로 한다.When the
이와 같이, 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치는 안착홈(110) 및 삽입홈(310) 내부에 기공이 포함되지 않도록 제1 접착층(121)을 배치함으로써, 온도 상승에 따른 기공 팽창으로 인해 발생하는 센서 장치 휨(Warpage) 현상을 방지할 수 있다.As such, the semiconductor process diagnostic sensor device according to the embodiment of the present invention arranges the first
또한, 제1 접착층(121)은 열팽창계수가 하부 케이스(100) 및 상부 케이스(300) 보다 작거나 하부 케이스(100) 및 상부 케이스(300)와 동일한 것을 특징으로 한다.In addition, the first
이와 같이, 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치는 열팽창계수가 비교적 작은 제1 접착층(121)을 안착홈(110) 및 삽입홈(310) 사이에 배치함으로써, 온도 상승에 따른 제1 접착층(121) 팽창으로 인해 발생하는 센서 장치 휨(Warpage) 현상을 방지할 수 있다.As described above, the semiconductor process diagnosis sensor device according to the embodiment of the present invention disposes the first
본 발명의 실시예에 따른 반도체 공정 진단 센서 장치는, 전자 부품(240)이 실장된 영역 즉, 솔더링 영역에 배치되는 제2 접착층(122)을 더 포함하여 구성될 수 있다. 여기서, 솔더링 영역은 회로 기판(200)과 전자 부품(240) 사이의 빈 공간을 포함하게 되는데, 제2 접착층(122)은 이 빈 공간에 접착제를 언더필(Underfill) 공정으로 채워 넣어 형성된 것으로, 회로 기판(200)에 전자 부품(240)을 견고하게 고정하는 역할을 수행함으로써, 센서 장치 휨 현상으로 인해 발생되는 전자 부품(240)의 박리를 방지할 수 있다.The semiconductor process diagnosis sensor device according to an embodiment of the present invention may further include a second
제2 접착층(122)은 경도 shore D50 이상이고, 연신률이 5% 이하인 접촉 에폭시 물질로 이루어질 수 있다.The second
본 발명의 실시예에 따른 반도체 공정 진단 센서 장치는 제1 접착층(121)의 열전도도가 제2 접착층(122) 보다 더 높은 것을 특징으로 한다. 예를 들어, 제1 접착층(121)의 열전도도는 0.8W/m*K 이상일 수 있다. 이를 위해, 제1 접착층(121)은 별도의 열전도성 물질을 포함할 수 있다, 그리고, 이 열전도성 물질은 전자 부품(240)의 쇼트(Shrot)를 방지하기 위해 도전성이 없는 물질인 것이 바람직하다.In the semiconductor process diagnosis sensor device according to an embodiment of the present invention, the thermal conductivity of the first
구체적으로, 제1 접착층(121)은 안착홈(110) 및 삽입홈(310)에 완전히 채워진 형태로 배치되어 센서(241)를 감싸게 되는데, 열전도도가 비교적 높은 제1 접착층(121)을 이와 같은 형태로 배치함으로써, 반도체 공정 진단 센서 장치가 로딩된 챔버 내부 온도나 챔버에 로딩된 반도체 공정 진단 센서 장치의 자체 온도를 정밀하게 센싱할 수 있게 된다. 반면, 제2 접착층(122)은 센서(241)의 온도 센싱을 정밀하게 하는 구성이 아니라 전자 부품(240)을 회로 기판(200)에 견고히 고정시키는 역할을 수행하는 구성으로 열전도도가 비교적 낮더라도 무방하다.Specifically, the first
복수의 삽입홈(310)은 복수의 전자 부품(240)의 높이에 대응하는 깊이로 형성될 수 있다. 예를 들어, 통신 IC칩(243)이 삽입되는 삽입홈(310)의 깊이(h1)는 통신 IC칩(243)의 높이에 대응하여 비교적 깊게 형성할 수 있고, 센서(241)가 삽입되는 삽입홈(310)의 깊이(h2)는 센서(241)의 높이에 대응하여 비교적 얕게 형성할 수 있다. The plurality of
복수의 전자 부품(240)은, 기준 높이 보다 높은 높이를 갖는 복수의 제1 전자 부품과, 기준 높이 보다 낮은 높이를 갖는 복수의 제2 전자 부품을 포함할 수 있다.The plurality of electronic components 240 may include a plurality of first electronic components having a height higher than the standard height and a plurality of second electronic components having a height lower than the standard height.
여기서, 복수의 삽입홈(310)은 복수의 제1 전자 부품 중 가장 높은 높이를 갖는 전자 부품(240)의 높이에 대응하는 깊이로 형성되는 제1 삽입홈과, 복수의 제2 전자 부품 중 가장 높은 높이를 갖는 전자 부품(240)의 높이에 대응하는 깊이로 형성되는 제2 삽입홈을 포함할 수 있다.Here, the plurality of
이와 같이, 기준 높이를 기준으로 높이가 다른 2개의 삽입홈(310)을 형성함에 따라 전자 부품(240)의 깊이 마다 삽입홈(310)을 다르게 형성하는 것 대비 제조 공정을 줄여 제조 비용을 절감할 수 있다.In this way, as the two
도 6을 참조하면, 하부 케이스(100)와 상부 케이스(200)가 합착되고 나면, 전자 부품(240)의 하부는 하부 케이스(100)의 안착홈(110) 내부에 위치하게 되고, 전자 부품(240)의 상부는 상부 케이스(300)의 삽입홈(310) 내부에 위치할 수 있다.Referring to FIG. 6 , after the
안착홈(110)은 복수의 전자 부품(240)의 하부가 안착되는 부분이 그 이외의 부분 보다 깊이가 더 깊게 형성될 수 있다. 여기서, 안착홈(110)의 깊이 차이로 인해 단차가 발생하면 상부 케이스(300) 및 하부 케이스(100) 합착 시 복수의 전자 부품(240)의 하부 가장자리에 대응한 회로 기판(200)도 단차(급격한 구부러짐)가 발생하여 저항이 증가하는 문제점이 발생한다.In the
이와 같은 문제점을 해소하기 위해, 안착홈(110)은 복수의 전자 부품(240)의 하부 가장자리에 대응하여 경사면이 형성되는 것이 바람직하다. In order to solve this problem, it is preferable that the
이에 따라, 안착홈(110)에 형성된 경사면을 따라 복수의 전자 부품(240)의 하부 가장자리에 대응한 회로 기판(200)도 완만히 구부러져 저항을 감소시키게 된다.Accordingly, the
도 7a 내지 도 7e는 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치 제조 방법의 순서도이다.7A to 7E are flowcharts of a method of manufacturing a semiconductor process diagnosis sensor device according to an embodiment of the present invention.
이하, 도 1 내지 도 7e를 참조하여, 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치 제조 방법을 설명하되, 전술한 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치와 동일한 내용에 대해서는 생략하겠다.Hereinafter, a method of manufacturing a semiconductor process diagnosis sensor device according to an embodiment of the present invention will be described with reference to FIGS. .
먼저, 도 2를 참조하면, 동심원 형태를 갖는 안테나 기판(210)과, 안테나 기판(210)의 외측원에서 외측으로 연장되며 방사형으로 배열되는 복수의 센서 기판(220)과, 센서 기판(220)이 안테나 기판(210)에서 연장되는 영역에 제어 기판(250)을 포함하는 회로 기판(200)을 생성한다.First, referring to FIG. 2, an
다음, 회로 기판(200) 상부에 센서(241), IC(Integrated Circuit) 칩(242, 234, 244) 및 배터리(245) 중 적어도 하나를 포함하며 높이가 다른 복수의 전자 부품(240)을 실장한다. 즉, 전자 부품(240)을 회로 기판(200)의 배선에 솔더링(Soldering)한다.Next, a plurality of electronic components 240 having different heights including at least one of a
구체적으로, 안테나 기판(210)의 내측원(212)에 코일 형태의 충전 안테나(231)를 형성하고, 안테나 기판(210)의 외측원(211)에 코일 형태의 통신 안테나(232)를 형성하고, 복수의 센서 기판(220)에 복수의 센서(241)를 실장하고, 제어 기판(250)에 제어 IC(Integrated Circuit)칩(242), 통신 IC칩(243) 및 메모리(244) 중 적어도 하나를 실장한다.Specifically, a coil-shaped
다음, 도 7a에 도시한 바와 같이, 상부 케이스(300)에 복수의 전자 부품(240)과 대응하는 형상으로 깊이가 다른 복수의 삽입홈(310)을 형성한다. 이 때, 삽입홈(310)은 에칭(Wet etching) 기법으로 형성될 수 있다.Next, as shown in FIG. 7A , a plurality of
여기서, 복수의 삽입홈(310)은 복수의 전자 부품(240)의 높이에 따라 그 깊이가 다르게 형성된다. 이에 따라, 복수의 전자 부품(240)이 각각의 삽입홈(310)에 밀착 접촉할 수 있어 센서 장치의 내구성이 향상되어 온도 상승 시 센서 장치의 휨 현상을 방지할 수 있다.Here, the plurality of
또한, 복수의 삽입홈(310)은 복수의 전자 부품(240)의 높이에 대응하는 깊이로 형성될 수 있다.In addition, the plurality of
또한, 복수의 전자 부품(240)은, 기준 높이 보다 높은 높이를 갖는 복수의 제1 전자 부품과, 기준 높이 보다 낮은 높이를 갖는 복수의 제2 전자 부품을 포함할 수 있다.Also, the plurality of electronic components 240 may include a plurality of first electronic components having a height higher than the standard height and a plurality of second electronic components having a height lower than the standard height.
여기서, 복수의 삽입홈(310)은 복수의 제1 전자 부품 중 가장 높은 높이를 갖는 전자 부품(240)의 높이에 대응하는 깊이로 형성되는 제1 삽입홈과, 복수의 제2 전자 부품 중 가장 높은 높이를 갖는 전자 부품(240)의 높이에 대응하는 깊이로 형성되는 제2 삽입홈을 포함할 수 있다.Here, the plurality of
이와 같이, 기준 높이를 기준으로 높이가 다른 2개의 삽입홈(310)을 형성함에 따라 전자 부품(240)의 깊이 마다 삽입홈(310)을 다르게 형성하는 것 대비 제조 공정을 줄여 제조 비용을 절감할 수 있다.In this way, as the two
다음, 도 7b에 도시한 바와 같이, 상부 케이스(300)에 형성된 복수의 삽입홈(310)에 제1 접착제(121a)를 도포하고, 복수의 삽입홈(310)에 복수의 전자 부품(240)을 삽입하고 제1 접착제(121a)를 경화한다.Next, as shown in FIG. 7B, the first adhesive 121a is applied to the plurality of
다음, 도 7c에 도시한 바와 같이, 하부 케이스(100)에 회로 기판(200)과 대응하는 형상으로 안착홈(110)을 형성한다. 이 때, 안착홈(110)은 에칭(Wet etching) 기법으로 형성될 수 있다.Next, as shown in FIG. 7C , a
여기서, 안착홈(110)은 복수의 전자 부품(240)의 하부가 안착되는 부분이 그 이외의 부분 보다 깊이가 더 깊게 형성될 수 있다. Here, the
다음, 도 7d에 도시한 바와 같이, 안착홈(110)에 제1 접착제(121a)를 도포하고, 안착홈(110)에 회로 기판(200)이 안착되도록 하부 케이스(100) 및 상부 케이스(300)를 합착한다.Next, as shown in FIG. 7D, the first adhesive 121a is applied to the
여기서, 하부 케이스(100)의 안착홈(110)은 위를 향하도록 하고, 상부 케이스(300)의 삽입홈(310)은 아래를 향하도록 하여 하부 케이스(100) 및 상부 케이스(300)를 합착한다. 이는, 하부 케이스(100)의 안착홈(110)을 아래로 향하도록 하여 합착하게 되면, 합착 과정에서 아직 경화되지 않은 제1 접착제(121a)가 중력에 의해 아래로 흘러 내리기 때문에 이를 방지하기 위함이다.Here, the
전술한 바와 같이, 안착홈(110)의 깊이 차이로 인해 단차가 발생하면 상부 케이스(300) 및 하부 케이스(100) 합착 시 복수의 전자 부품(240)의 하부 가장자리에 대응한 회로 기판(200)도 단차(급격한 구부러짐)가 발생하여 저항이 증가하는 문제점이 발생한다.As described above, when a step difference occurs due to a difference in depth of the
이와 같은 문제점을 해소하기 위해, 안착홈(110)은 복수의 전자 부품(240)의 하부 가장자리에 대응하여 경사면이 형성되는 것이 바람직하다. In order to solve this problem, it is preferable that the
이에 따라, 안착홈(110)에 형성된 경사면을 따라 복수의 전자 부품(240)의 하부 가장자리에 대응한 회로 기판(200)도 완만히 구부러져 저항을 감소시키게 된다.Accordingly, the
다음, 도 7e에 도시한 바와 같이, 전술한 합착 과정에서 회로 기판(200)으로 인해 안착홈(110)에 도포된 제1 접착제(121a)가 하부 케이스(100) 및 상부 케이스(300)의 합착면으로 퍼지게 되고, 합착면으로 퍼진 제1 접착제(121a)를 경화하면 하부 케이스(100) 및 상부 케이스(300)는 합착되고, 제1 접착층(121)이 전자 부품(240)을 감싸는 형태로 형성된다.Next, as shown in FIG. 7E, the first adhesive 121a applied to the
지금까지 본 발명의 바람직한 실시 예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다.Although the preferred embodiments of the present invention have been described so far, those skilled in the art will be able to implement them in a modified form without departing from the essential characteristics of the present invention.
본 명세서와 도면에 개시된 본 발명의 실시 예들은 본 발명의 기술 내용을 쉽게 설명하고 본 발명의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 따라서 본 발명의 범위는 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Embodiments of the present invention disclosed in the present specification and drawings are only presented as specific examples to easily explain the technical content of the present invention and help understanding of the present invention, and are not intended to limit the scope of the present invention. Therefore, the scope of the present invention should be construed as including all changes or modifications derived based on the technical idea of the present invention in addition to the embodiments disclosed herein.
100: 하부 케이스
110: 안착홈
121: 제1 접착층
122: 제2 접착층
200: 회로 기판
240: 전자 부품
300: 상부 기판
310: 삽입홈100: lower case
110: seating groove
121: first adhesive layer
122: second adhesive layer
200: circuit board
240: electronic component
300: upper board
310: insertion groove
Claims (14)
높이가 다른 복수의 전자 부품을 실장하며 상기 안착홈에 배치되는 회로 기판;
깊이가 다른 복수의 삽입홈이 형성되며 상기 복수의 삽입홈에 상기 복수의 전자 부품이 삽입되도록 상기 하부 케이스와 합착되는 상부 케이스; 및
상기 안착홈 및 상기 복수의 삽입홈 사이에 배치되는 접착층을 포함하고,
상기 삽입홈은
상기 복수의 전자 부품의 높이에 따라 그 깊이가 다르게 형성되고,
상기 복수의 전자 부품은
기준 높이 보다 높은 높이를 갖는 복수의 제1 전자 부품; 및
상기 기준 높이 보다 낮은 높이를 갖는 복수의 제2 전자 부품을 포함하고,
상기 복수의 삽입홈은
상기 복수의 제1 전자 부품 중 가장 높은 높이를 갖는 전자 부품의 높이에 대응하는 깊이로 형성되는 제1 삽입홈; 및
상기 복수의 제2 전자 부품 중 가장 높은 높이를 갖는 전자 부품의 높이에 대응하는 깊이로 형성되는 제2 삽입홈을 포함하는
반도체 공정 진단 센서 장치.
a lower case in which a seating groove is formed;
a circuit board on which a plurality of electronic components having different heights are mounted and disposed in the seating groove;
an upper case formed with a plurality of insertion grooves having different depths and bonded to the lower case so that the plurality of electronic components are inserted into the plurality of insertion grooves; and
An adhesive layer disposed between the seating groove and the plurality of insertion grooves,
The insertion groove is
The depth is formed differently according to the height of the plurality of electronic components,
The plurality of electronic components
a plurality of first electronic components having a height higher than a reference height; and
a plurality of second electronic components having a height lower than the reference height;
The plurality of insertion grooves
a first insertion groove formed to a depth corresponding to the height of the electronic component having the highest height among the plurality of first electronic components; and
And a second insertion groove formed to a depth corresponding to the height of the electronic component having the highest height among the plurality of second electronic components.
Semiconductor process diagnostic sensor device.
상기 복수의 삽입홈은
상기 복수의 전자 부품의 높이에 대응하는 깊이로 형성되는
반도체 공정 진단 센서 장치.
According to claim 1,
The plurality of insertion grooves
Formed to a depth corresponding to the height of the plurality of electronic components
Semiconductor process diagnostic sensor device.
상기 복수의 전자 부품의 하부는 상기 안착홈 내부에 위치하고,
상기 복수의 전자 부품의 상부는 상기 복수의 삽입홈 내부에 위치하는
반도체 공정 진단 센서 장치.
According to claim 1,
Lower portions of the plurality of electronic components are located inside the seating groove,
Upper portions of the plurality of electronic components are located inside the plurality of insertion grooves.
Semiconductor process diagnostic sensor device.
상기 안착홈은
상기 복수의 전자 부품의 하부가 안착되는 부분이 그 이외의 부분 보다 깊이가 더 깊은
반도체 공정 진단 센서 장치.
According to claim 5,
The seating groove is
The part where the lower portions of the plurality of electronic components are seated is deeper than other parts.
Semiconductor process diagnostic sensor device.
상기 안착홈은
상기 복수의 전자 부품의 하부 가장자리에 대응하여 경사면이 형성되는
반도체 공정 진단 센서 장치.
According to claim 6,
The seating groove is
Inclined surfaces are formed corresponding to the lower edges of the plurality of electronic components.
Semiconductor process diagnostic sensor device.
상기 복수의 전자 부품은
센서, IC(Integrated Circuit) 칩 및 배터리 중 적어도 하나를 포함하는
반도체 공정 진단 센서 장치.
According to claim 1,
The plurality of electronic components
At least one of a sensor, an integrated circuit (IC) chip, and a battery
Semiconductor process diagnostic sensor device.
상기 안착홈은
상기 회로 기판과 대응하는 형상으로 형성되고,
상기 복수의 삽입홈은
상기 복수의 전자 부품과 대응하는 형상으로 형성되는
반도체 공정 진단 센서 장치.
According to claim 1,
The seating groove is
It is formed in a shape corresponding to the circuit board,
The plurality of insertion grooves
Formed in a shape corresponding to the plurality of electronic components
Semiconductor process diagnostic sensor device.
상부 케이스에 상기 복수의 전자 부품과 대응하는 형상으로 깊이가 다른 복수의 삽입홈을 형성하는 단계;
상기 복수의 삽입홈에 접착제를 도포하는 단계;
상기 복수의 삽입홈에 상기 복수의 전자 부품을 삽입하고 상기 접착제를 경화하는 단계;
하부 케이스에 상기 회로 기판과 대응하는 형상으로 안착홈을 형성하는 단계; 및
상기 안착홈에 상기 접착제를 도포하고, 상기 안착홈에 상기 회로 기판이 안착되도록 상기 하부 케이스 및 상부 케이스를 합착하는 단계를 포함하고,
상기 복수의 삽입홈을 형성하는 단계는
상기 복수의 전자 부품의 높이에 따라 그 깊이를 다르게 형성하는 단계이고,
상기 복수의 전자 부품은
기준 높이 보다 높은 높이를 갖는 복수의 제1 전자 부품; 및
상기 기준 높이 보다 낮은 높이를 갖는 복수의 제2 전자 부품을 포함하고,
상기 복수의 삽입홈을 형성하는 단계는
상기 복수의 제1 전자 부품 중 가장 높은 높이를 갖는 전자 부품의 높이에 대응하는 깊이로 형성되는 제1 삽입홈; 및
상기 복수의 제2 전자 부품 중 가장 높은 높이를 갖는 전자 부품의 높이에 대응하는 깊이로 형성되는 제2 삽입홈을 형성하는 단계인
반도체 공정 진단 센서 장치 제조 방법.
mounting a plurality of electronic components having different heights on a circuit board;
forming a plurality of insertion grooves having different depths in a shape corresponding to the plurality of electronic components in the upper case;
applying an adhesive to the plurality of insertion grooves;
inserting the plurality of electronic components into the plurality of insertion grooves and curing the adhesive;
Forming a seating groove in a lower case in a shape corresponding to the circuit board; and
Applying the adhesive to the seating groove and bonding the lower case and the upper case together so that the circuit board is seated in the seating groove;
Forming the plurality of insertion grooves
Forming the depth differently according to the height of the plurality of electronic components,
The plurality of electronic components
a plurality of first electronic components having a height higher than a reference height; and
a plurality of second electronic components having a height lower than the reference height;
Forming the plurality of insertion grooves
a first insertion groove formed to a depth corresponding to the height of the electronic component having the highest height among the plurality of first electronic components; and
Forming a second insertion groove formed to a depth corresponding to the height of the electronic component having the highest height among the plurality of second electronic components
A method for manufacturing a semiconductor process diagnostic sensor device.
상기 안착홈을 형성하는 단계는
상기 복수의 전자 부품의 하부가 안착되는 부분이 그 이외의 부분 보다 깊이가 더 깊도록 상기 안착홈을 형성하는 단계인
반도체 공정 진단 센서 제조 방법.
According to claim 10,
The step of forming the seating groove is
Forming the seating groove so that a portion where the lower portions of the plurality of electronic components are seated is deeper than other portions,
Manufacturing method of semiconductor process diagnostic sensor.
상기 안착홈을 형성하는 단계는
상기 복수의 전자 부품의 하부 가장자리에 대응하여 경사면이 형성되도록 상기 안착홈을 형성하는 단계인
반도체 공정 진단 센서 제조 방법.
According to claim 11,
The step of forming the seating groove is
Forming the seating groove so that inclined surfaces are formed corresponding to the lower edges of the plurality of electronic components
Manufacturing method of semiconductor process diagnostic sensor.
상기 하부 케이스 및 상부 케이스를 합착하는 단계는
상기 안착홈은 위를 향하도록 하고, 상기 복수의 삽입홈은 아래를 향하도록 하여 상기 하부 케이스 및 상부 케이스를 합착하는 단계인
반도체 공정 진단 센서 장치 제조 방법.
According to claim 10,
The step of bonding the lower case and the upper case
The seating groove is directed upward and the plurality of insertion grooves are directed downward to attach the lower case and the upper case.
A method for manufacturing a semiconductor process diagnostic sensor device.
상기 하부 케이스 및 상부 케이스를 합착하는 단계는
상기 합착 과정에서 상기 회로 기판으로 인해 상기 안착홈에 도포된 상기 접착제가 상기 하부 케이스 및 상부 케이스의 합착면으로 퍼지는 단계; 및
상기 합착면으로 퍼진 상기 접착제를 경화하는 단계를 포함하는
반도체 공정 진단 센서 장치 제조 방법.
According to claim 10,
The step of bonding the lower case and the upper case
Spreading the adhesive applied to the seating groove to bonding surfaces of the lower case and the upper case due to the circuit board during the bonding process; and
Curing the adhesive spread to the bonding surface
A method for manufacturing a semiconductor process diagnostic sensor device.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200143579A KR102505962B1 (en) | 2020-10-30 | 2020-10-30 | Sensor Mounted Wafer And Manufacturing Method Thereof |
PCT/KR2020/015689 WO2022092386A1 (en) | 2020-10-30 | 2020-11-10 | Sensor device for diagnosing semiconductor process |
US17/255,436 US20230046603A1 (en) | 2020-10-30 | 2020-11-10 | Sensor mounted wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200143579A KR102505962B1 (en) | 2020-10-30 | 2020-10-30 | Sensor Mounted Wafer And Manufacturing Method Thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20220058151A KR20220058151A (en) | 2022-05-09 |
KR102505962B1 true KR102505962B1 (en) | 2023-03-03 |
Family
ID=81582752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200143579A KR102505962B1 (en) | 2020-10-30 | 2020-10-30 | Sensor Mounted Wafer And Manufacturing Method Thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102505962B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101917832B1 (en) * | 2017-07-05 | 2018-11-12 | (주)이노페이스 | wafer for measuring plasma density |
US20200083072A1 (en) * | 2018-09-06 | 2020-03-12 | Kla Corporation | Process Temperature Measurement Device Fabrication Techniques and Methods of Calibration and Data Interpolation of the Same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200038440A (en) * | 2020-03-30 | 2020-04-13 | 주식회사 에스엔텍비엠 | wafer for measuring plasma condition |
-
2020
- 2020-10-30 KR KR1020200143579A patent/KR102505962B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101917832B1 (en) * | 2017-07-05 | 2018-11-12 | (주)이노페이스 | wafer for measuring plasma density |
US20200083072A1 (en) * | 2018-09-06 | 2020-03-12 | Kla Corporation | Process Temperature Measurement Device Fabrication Techniques and Methods of Calibration and Data Interpolation of the Same |
Also Published As
Publication number | Publication date |
---|---|
KR20220058151A (en) | 2022-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7186585B2 (en) | Method of manufacturing an integrated heat spreader lid | |
US5886877A (en) | Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board | |
TWI559444B (en) | Integrated circuit packaging system with stacked lead and method of manufacture thereof | |
EP0602298B1 (en) | Support for a semiconductor package | |
KR102276278B1 (en) | Plasma Sensor Mounted Wafer And Manufacturing Method Thereof | |
US20140138823A1 (en) | Variable-size solder bump structures for integrated circuit packaging | |
US8253034B2 (en) | Printed circuit board and semiconductor package with the same | |
US6094354A (en) | Chip component mounting board, chip component mounting structure, and method of manufacturing chip component mounting board | |
US7495346B2 (en) | Semiconductor package | |
KR101047485B1 (en) | Electronic printed circuit board | |
KR102505962B1 (en) | Sensor Mounted Wafer And Manufacturing Method Thereof | |
KR101547207B1 (en) | Electrical connecting structure and method of semiconductor chip | |
CN104600038B (en) | Semiconductor device | |
US20050077080A1 (en) | Ball grid array (BGA) package having corner or edge tab supports | |
US7714417B2 (en) | Substrate for mounting semiconductor element and method of manufacturing the same | |
KR102246964B1 (en) | Plasma Sensor Mounted Wafer And Manufacturing Method Thereof | |
KR102290523B1 (en) | Sensor Mounted Wafer And Manufacturing Method Thereof | |
US20230046603A1 (en) | Sensor mounted wafer | |
KR102229055B1 (en) | Sensor Mounted Wafer And Manufacturing Method Thereof | |
KR102505963B1 (en) | Plasma Sensor Mounted Wafer And Manufacturing Method Thereof | |
KR102290524B1 (en) | Sensor Mounted Wafer And Manufacturing Method Thereof | |
CN108682631A (en) | A kind of LED luminescent panels and its manufacturing method | |
US20150014836A1 (en) | Electronic Module Assembly With Patterned Adhesive Array | |
KR20210001631A (en) | Sensor Mounted Wafer And Manufacturing Method Thereof | |
KR102382971B1 (en) | Temperature Sensor Mounted Wafer And Manufacturing Method Thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |