KR101917832B1 - wafer for measuring plasma density - Google Patents

wafer for measuring plasma density Download PDF

Info

Publication number
KR101917832B1
KR101917832B1 KR1020170085516A KR20170085516A KR101917832B1 KR 101917832 B1 KR101917832 B1 KR 101917832B1 KR 1020170085516 A KR1020170085516 A KR 1020170085516A KR 20170085516 A KR20170085516 A KR 20170085516A KR 101917832 B1 KR101917832 B1 KR 101917832B1
Authority
KR
South Korea
Prior art keywords
wafer
recess
plasma density
probe electrode
probe
Prior art date
Application number
KR1020170085516A
Other languages
Korean (ko)
Inventor
배정운
Original Assignee
(주)이노페이스
(주)에스엔텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)이노페이스, (주)에스엔텍 filed Critical (주)이노페이스
Priority to KR1020170085516A priority Critical patent/KR101917832B1/en
Application granted granted Critical
Publication of KR101917832B1 publication Critical patent/KR101917832B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/0006—Investigating plasma, e.g. measuring the degree of ionisation or the electron temperature
    • H05H1/0081—Investigating plasma, e.g. measuring the degree of ionisation or the electron temperature by electric means

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Plasma Technology (AREA)

Abstract

The present invention relates to a wafer for test to monitor a semiconductor process and, more specifically, a wafer for measuring plasma density. The wafer for measuring plasma density comprises: a wafer body; a conductive probe electrode formed to be exposed on an upper surface of the wafer body; a conductive shield pattern formed to be exposed on the upper surface of the wafer body in such a manner of surrounding the probe electrode; a plasma density measuring circuit unit electrically connected to the probe electrode and disposed inside the wafer body; and a conductive ground electrode electrically connected to the shield pattern and exposed to a lower surface of the wafer body.

Description

플라즈마 밀도 측정용 웨이퍼{wafer for measuring plasma density}[0001] The present invention relates to a wafer for measuring plasma density,

본 발명은 반도체공정 모니터링을 위한 테스트용 웨이퍼에 관한 것으로, 특히 플라즈마 밀도를 측정하는 플라즈마 밀도 측정용 웨이퍼에 관한 것이다.The present invention relates to a test wafer for semiconductor process monitoring, and more particularly to a plasma density measurement wafer for measuring plasma density.

반도체 제조공정에서는 플라즈마가 널리 활용되고 있다. Plasma is widely used in semiconductor manufacturing processes.

반도체 소자를 제조하는 공정으로는 이온주입공정, 성장 및 증착공정, 노광공정, 그리고 식각공정 등이 있는데, 이들 공정 중에서 진공 상태의 챔버 내에 플라즈마를 형성하고 반응가스를 주입하여 물질막을 증착하거나 식각하는 공정에 플라즈마 장비가 널리 사용되고 있다.Examples of the process for manufacturing a semiconductor device include an ion implantation process, a growth and deposition process, an exposure process, and an etching process. Among these processes, a plasma is formed in a vacuum chamber and a reactive gas is injected to deposit or etch the material film Plasma equipment is widely used in the process.

이온주입공정 이후에 플라즈마를 이용하여 물질막을 증착하는 공정을 진행하면 웨이퍼에 주입된 불순물의 확산이 더이상 일어나지 않기 때문에 저온에서 공정을 진행할 수 있으며, 증착되는 물질막의 두께 균일도가 우수해 진다. 또한, 플라즈마를 이용하여 식각공정을 진행할 시에는 웨이퍼 전면에 걸쳐 식각 균일도도 우수해 진다.If the process of depositing the material film using the plasma after the ion implantation process is performed, the process can be performed at a low temperature because the impurity implanted into the wafer no longer diffuses, and the thickness uniformity of the deposited material film is excellent. In addition, when the etching process is performed using the plasma, the etching uniformity over the entire surface of the wafer is also excellent.

한편, 반도체 제조공정에서 이용되는 플라즈마의 전자밀도나 이온밀도 측정은 필수적이라 할 수 있는데, 가장 일반적인 것이 랑뮈어 프로브(Langmuir probe)다. On the other hand, it is essential to measure the electron density and ion density of the plasma used in the semiconductor manufacturing process. The most common one is the Langmuir probe.

랑뮈어 프로브는 외부에서 챔버 내에 탐침을 삽입시키고 그 탐침에 인가되는 전원(전압)을 가변하여 플라즈마 특성을 측정하는 것으로, 탐침에 음전위가 인가되면 플라즈마의 양이온이 탐침으로 포집되어 이온에 의한 전류가 발생하며, 반대로 탐침에 양전위가 인가되면 플라즈마의 전자들이 탐침으로 포집되어 전자에 의한 전류가 발생한다. 이때, 이온 또는 전자에 의해 발생된 전류를 측정한 후에 탐침에 인가된 전압과의 상관관계를 분석하여 플라즈마 밀도를 측정할 수 있다.The Langmuir probe measures plasma characteristics by inserting a probe in the chamber from outside and varying the power (voltage) applied to the probe. When a negative potential is applied to the probe, the positive ions of the plasma are collected by the probe, On the contrary, when positive potential is applied to the probe, electrons of the plasma are collected by the probe and current is generated by the electron. At this time, the plasma density can be measured by analyzing the correlation between the current generated by ions or electrons and the voltage applied to the probe.

이와 같은 종래의 랑뮈어 프로브는 챔버 내에 탐침을 삽입하여 플라즈마의 밀도를 측정하기 때문에, 공정이 진행되는 동안 실시간으로 플라즈마의 밀도를 측정할 수 있다. 그러나, 플라즈마 밀도를 측정하기 위해서는 탐침을 챔버 내에 삽입해야 하기 때문에 증착공정 시에는 증착물질에 의해 탐침이 오염되는 문제가 있으며, 식각공정 시에는 탐침이 식각되어 마모되는 문제가 발생한다. 그에 따라 실제 양산공정에 적용하기에는 어려움이 따른다.In the conventional Langmuir probe, the density of the plasma is measured by inserting a probe in the chamber. Therefore, the plasma density can be measured in real time during the process. However, in order to measure the plasma density, the probe must be inserted into the chamber. Therefore, there is a problem that the probe is contaminated by the deposition material during the deposition process, and the probe is etched and worn during the etching process. Therefore, it is difficult to apply to the actual mass production process.

그외에도 플라즈마 특성을 측정하기 위한 도구들로서, 플라즈마 오실레이션 탐침이나 플라즈마 흡수 탐침 등이 개발되었지만 플라즈마 오실레이션 탐침은 높은 압력에서 열선이 견디는 동작조건에서만 측정이 가능하다는 한계가 있으며 플라즈마 흡수 탐침은 측정 전에 교정과정을 거쳐야 하는 번거로움과 복잡한 계산과정이 수반되는 단점이 있었다. 결국, 이러한 개량된 기술도 실효성이 떨어지는 문제점이 있었다.In addition, plasma oscillation probes and plasma absorption probes have been developed as tools for measuring plasma characteristics. However, plasma oscillation probes have limitations in that they can only be measured under operating conditions in which heat rays can withstand high pressure. There is a disadvantage in that it is accompanied by the complicated calculation process and the cumbersome process of going through the calibration process. As a result, there is a problem in that such an improved technique is not effective.

또한, 종래 기술에서는 탐침에 전원(전압)을 인가하고 측정 값을 전달하기 위해 챔버 외부와 물리적으로 회로적으로 연결되어야 하기 때문에 복잡한 구조가 요구된다.Also, in the prior art, a complicated structure is required because the probe must be physically connected to the outside of the chamber in order to apply power (voltage) to the probe and transmit the measured value.

본 발명의 목적은 상기한 점들을 감안하여 안출한 것으로, 특히 웨이퍼에 도전성의 탐침전극과 그를 둘러싸는 형태의 쉴드패턴을 마련하여 플라즈마 밀도를 챔버 내에서 측정하는 플라즈마 밀도 측정용 웨이퍼를 제공하는 데 있다.An object of the present invention is to provide a plasma density measuring wafer in which a conductive probe electrode and a shielding pattern surrounding the conductive electrode are provided on the wafer and the plasma density is measured in the chamber have.

상기한 목적을 달성하기 위한 본 발명에 따른 플라즈마 밀도 측정용 웨이퍼의 특징은, 웨이퍼 본체와, 상기 웨이퍼 본체의 상면에 노출되게 형성되는 도전성의 탐침전극과, 상기 탐침전극을 둘러싸는 형태로 상기 웨이퍼 본체의 상면에 노출되게 형성되는 도전성의 쉴드패턴과, 상기 탐침전극과 전기적으로 연결되면서 상기 웨이퍼 본체의 내부에 구비되는 플라즈마 밀도 측정 회로부와, 상기 쉴드패턴과 전기적으로 연결되면서 상기 웨이퍼 본체의 하면에 노출되게 형성되는 도전성의 그라운드전극을 포함하여 구성되는 것이다.According to another aspect of the present invention, there is provided a wafer for measuring plasma density, including: a wafer body; a conductive probe electrode formed to be exposed on an upper surface of the wafer body; A plasma density measuring circuit part electrically connected to the probe electrode and provided inside the wafer body; and a plasma density measuring circuit part electrically connected to the shield pattern and disposed on the lower surface of the wafer body, And a conductive ground electrode formed to be exposed.

바람직하게, 상기 웨이퍼 본체는 제1리세스와 제2리세스를 구비하는 하부의 제1웨이퍼와 제3리세스와 제4리세스를 구비하는 상부의 제2웨이퍼가 본딩되어 형성될 수 있다.Preferably, the wafer body may be formed by bonding a first wafer having a lower portion having a first recess and a second recess, and an upper second wafer having a third recess and a fourth recess.

보다 바람직하게, 상기 플라즈마 밀도 측정 회로부는 상기 제1웨이퍼와 상기 제2웨이퍼가 본딩 시에 상기 제1리세스와 상기 제3리세스가 대향하여 형성되는 내부 공간에 구비될 수 있으며, 특히 상기 플라즈마 밀도 측정 회로부는 상기 제3리세스가 커버하는 상기 제1리세스의 바닥면에서 전기적으로 접촉되게 형성되거나, 상기 제1리세스가 커버하는 상기 제3리세스의 바닥면에서 전기적으로 접촉되게 형성될 수 있다.More preferably, the plasma density measuring circuit portion may be provided in an inner space formed by opposing the first recess and the third recess when the first wafer and the second wafer are bonded, and more particularly, The measurement circuit portion may be formed to be electrically contacted with the bottom surface of the first recess covered by the third recess or may be formed to be electrically contacted with the bottom surface of the third recess that is covered by the first recess .

보다 바람직하게, 상기 탐침전극은 상기 제4리세스의 기저부에 형성되는 제1비어에 해당하며, 상기 플라즈마 밀도 측정 회로부와 상기 제1비어를 전기적으로 연결하는 적어도 하나의 금속배선을 상기 웨이퍼 본체의 내부에 더 구비할 수 있다.More preferably, the probe electrode corresponds to a first via formed in the base of the fourth recess, and at least one metal interconnection electrically connecting the plasma density measurement circuit portion and the first via is formed on the wafer body It can be further provided inside.

보다 바람직하게, 상기 그라운드전극은 상기 제2리세스의 기저부에 형성되는 제2비어에 해당할 수 있다.More preferably, the ground electrode may correspond to a second via formed in the base of the second recess.

바람직하게, 상기 쉴드패턴과 전기적으로 연결되게 상기 제2웨이퍼에 구비되는 제1금속배선과, 상기 그라운드전극과 전기적으로 연결되게 상기 제1웨이퍼에 구비되는 제2금속배선을 더 구비하되, 상기 제1웨이퍼와 상기 제2웨이퍼가 본딩 시에 상기 제1금속배선과 상기 제2금속배선이 전기적으로 연결될 수 있다.Preferably, the semiconductor device further includes a first metal wiring provided on the second wafer so as to be electrically connected to the shield pattern, and a second metal wiring provided on the first wafer so as to be electrically connected to the ground electrode, The first metal interconnection and the second metal interconnection may be electrically connected when the first wafer and the second wafer are bonded.

본 발명에 따르면, 챔버 외부와 물리적 회로적 연결이 요구되던 종래의 랑뮈어 프로브와 달리 공정을 모니터링하기 위해 챔버에 로딩되는 웨이퍼에 도전성의 탐침전극과 그 탐침전극을 인크로징하는 쉴드패턴은 물론 그 탐침전극에 전원(전압)을 인가하는 회로 및 측정 값을 저장하거나 전달하는 회로를 직접 구비함으로써 간단한 구성으로도 챔버 내에서 플라즈마 밀도를 측정할 수 있다.According to the present invention, unlike the conventional Langmuir probe, which requires physical circuit connection with the outside of the chamber, a conductive probe electrode and a shield pattern for encapsulating the probe electrode on the wafer loaded in the chamber for monitoring the process, The plasma density can be measured in the chamber even with a simple structure by directly providing a circuit for applying a power (voltage) to the probe electrode and a circuit for storing or transmitting the measured value.

도 1은 본 발명에 따른 플라즈마 밀도 측정용 웨이퍼에서 웨이퍼 본체를 구성하는 제1웨이퍼와 제2웨이퍼의 대면 구조를 도시한 단면도이고,
도 2는 본 발명에 따른 플라즈마 밀도 측정용 웨이퍼에서 제1웨이퍼와 제2웨이퍼가 본딩되어 웨이퍼 본체를 구성하는 형상을 도시한 단면도이고,
도 3은 본 발명에 따른 플라즈마 밀도 측정용 웨이퍼에서 탐침전극과 쉴드패턴의 단면 구성 및 평면 구성의 일예를 도시한 다이어그램이고,
도 4는 본 발명에 따른 플라즈마 밀도 측정용 웨이퍼에서 탐침전극과 쉴드패턴의 다른 구성 예를 도시한 사시도이고,
도 5는 본 발명에 따른 플라즈마 밀도 측정용 웨이퍼가 챔버에 로딩되어 사용되는 예를 설명하기 위한 단면도이고,
도 6은 본 발명에 따른 플라즈마 밀도 측정용 웨이퍼의 다른 구성 예를 도시한 단면도이다.1 is a cross-sectional view showing a face-to-face structure of a first wafer and a second wafer constituting a wafer body in a plasma density measuring wafer according to the present invention,
FIG. 2 is a cross-sectional view showing a configuration of a wafer body in which a first wafer and a second wafer are bonded to each other in a wafer for measuring plasma density according to the present invention,
3 is a diagram showing an example of a sectional configuration and a planar configuration of a probe electrode and a shield pattern in a plasma density measurement wafer according to the present invention,
4 is a perspective view showing another configuration example of a probe electrode and a shield pattern in a wafer for measuring plasma density according to the present invention,
FIG. 5 is a cross-sectional view illustrating an example in which a wafer for measuring plasma density according to the present invention is loaded into a chamber,
6 is a cross-sectional view showing another configuration example of a wafer for measuring plasma density according to the present invention.

본 발명의 다른 목적, 특징 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.Other objects, features and advantages of the present invention will become apparent from the detailed description of the embodiments with reference to the accompanying drawings.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a configuration and an operation of an embodiment of the present invention will be described with reference to the accompanying drawings, and the configuration and operation of the present invention shown in and described by the drawings will be described as at least one embodiment, The technical idea of the present invention and its essential structure and action are not limited.

이하, 첨부한 도면을 참조하여 본 발명에 따른 플라즈마 밀도 측정용 웨이퍼의 바람직한 실시 예를 자세히 설명한다.Hereinafter, preferred embodiments of a plasma density measuring wafer according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 플라즈마 밀도 측정용 웨이퍼에서 웨이퍼 본체를 구성하는 제1웨이퍼와 제2웨이퍼의 대면 구조를 도시한 단면도이고, 도 2는 본 발명에 따른 플라즈마 밀도 측정용 웨이퍼에서 제1웨이퍼와 제2웨이퍼가 본딩되어 웨이퍼 본체를 구성하는 형상을 도시한 단면도이고, 도 3은 본 발명에 따른 플라즈마 밀도 측정용 웨이퍼에서 탐침전극과 쉴드패턴의 단면 구성 및 평면 구성의 일예를 도시한 다이어그램이고, 도 4는 본 발명에 따른 플라즈마 밀도 측정용 웨이퍼에서 탐침전극과 쉴드패턴의 다른 구성 예를 도시한 사시도이고, 도 5는 본 발명에 따른 플라즈마 밀도 측정용 웨이퍼가 챔버에 로딩되어 사용되는 예를 설명하기 위한 단면도이고, 도 6은 본 발명에 따른 플라즈마 밀도 측정용 웨이퍼의 다른 구성 예를 도시한 단면도이다.FIG. 1 is a cross-sectional view showing a face-to-face structure of a first wafer and a second wafer constituting a wafer body in a plasma density measuring wafer according to the present invention. FIG. 2 is a cross-sectional view of a wafer for measuring plasma density, And FIG. 3 is a diagram showing an example of a sectional configuration and a planar configuration of a probe electrode and a shield pattern in a plasma density measuring wafer according to the present invention, and FIG. And FIG. 4 is a perspective view showing another configuration example of the probe electrode and the shield pattern in the plasma density measuring wafer according to the present invention. FIG. 5 is an example in which the wafer for measuring plasma density according to the present invention is loaded in the chamber 6 is a cross-sectional view showing another configuration example of the wafer for measuring plasma density according to the present invention.

도 1 내지 6을 참조하면, 본 발명에 따른 플라즈마 밀도 측정용 웨이퍼는 웨이퍼 본체(100), 웨이퍼 본체(100)의 내부에 구비되는 플라즈마 밀도 측정 회로부(13), 플라즈마 밀도 측정을 위해 플라즈마에 노출되는 탐침전극(26) 및 쉴드패턴(27), 그리고 그라운드전극(19)으로 구성된다.1 to 6, a plasma density measuring wafer according to the present invention includes a wafer body 100, a plasma density measuring circuit unit 13 provided inside the wafer body 100, a plasma density measuring circuit unit 13, The probe electrode 26 and the shield pattern 27, and the ground electrode 19, as shown in FIG.

웨이퍼 본체(100)는 제1웨이퍼(10)와 제2웨이퍼(20)가 본딩되어 형성되며, 그에 따라 제1웨이퍼(10)와 제2웨이퍼(20) 사이에 형성되는 공간은 외부로부터 차폐될 수 있다.The wafer main body 100 is formed by bonding the first wafer 10 and the second wafer 20 so that the space formed between the first wafer 10 and the second wafer 20 is shielded from the outside .

제1웨이퍼(10)는 하부 구조를 형성하며, 제2웨이퍼(20)가 제1웨이퍼(10)의 상부에 본딩된다. 제1웨이퍼(10)와 제2웨이퍼(20)는 서로 다른 두께를 가질 수 있다. The first wafer 10 forms an underlying structure and the second wafer 20 is bonded to the top of the first wafer 10. [ The first wafer 10 and the second wafer 20 may have different thicknesses.

제1웨이퍼(10)는 외곽측에 적어도 하나의 본딩패드를 구비할 수 있다. 본딩패드는 후술되는 제1 내지 4 금속배선(15,16,17,18)과 동일한 재질로 형성될 수 있으며, 그에 따라 제1 내지 4 금속배선(15,16,17,18)과 같은 공정으로 형성될 수 있다.The first wafer 10 may have at least one bonding pad on the outer side. The bonding pads may be formed of the same material as the first to fourth metal wirings 15, 16, 17 and 18 to be described later, and the same process as the first to fourth metal wirings 15, 16, .

동일하게, 제2웨이퍼(20)는 외곽측에 적어도 하나의 본딩패드를 구비할 수 있다. 본딩패드는 후술되는 제5금속배선(24,24a,24b) 및 제6금속배선(25)과 동일한 재질로 형성될 수 있으며, 그에 따라 제5금속배선(24,24a,24b) 및 제6금속배선(25)과 같은 공정으로 형성될 수 있다.Likewise, the second wafer 20 may have at least one bonding pad on the outer side. The bonding pad may be formed of the same material as the fifth metal interconnection 24, 24a, 24b and the sixth metal interconnection 25 described later, and the fifth metal interconnection 24, 24a, 24b and the sixth metal interconnection 25, The wiring 25 may be formed by the same process as that described above.

제1웨이퍼(10)와 제2웨이퍼(20)가 본딩될 시에는 제1웨이퍼(10)의 본딩패드와 제2웨이퍼(20)의 본딩패드가 상하로 서로 대향하며, 제1웨이퍼(10)의 본딩패드와 제2웨이퍼(20)의 본딩패드가 물리적으로 결합한다. When the first wafer 10 and the second wafer 20 are bonded to each other, the bonding pads of the first wafer 10 and the second wafer 20 are vertically opposed to each other, And the bonding pads of the second wafer 20 physically engage with each other.

제1웨이퍼(10)는 소정 깊이의 요부를 형성하는 제1리세스(11)와 제2리세스(12)를 구비하며, 제2웨이퍼(20)도 소정 깊이의 요부를 형성하는 제3리세스(21)와 제4리세스(22)를 구비한다.The first wafer 10 has a first recess 11 and a second recess 12 that form recesses of a predetermined depth and the second wafer 20 also has a third recess And includes a seth (21) and a fourth recess (22).

제1웨이퍼(10)와 제2웨이퍼(20)에 구비되는 리세스들(11,12,21,22)은 경사진 내측벽을 가질 수 있다.The recesses (11, 12, 21, 22) provided in the first wafer (10) and the second wafer (20) may have inclined inner walls.

탐침전극(26)은 웨이퍼 본체(100)의 상면에 노출되게 형성되며, 쉴드패턴(27)은 탐침전극(26)을 둘러싸는 형태로 웨이퍼 본체(10)의 상면에 노출되게 형성된다. 특히 탐침전극(26)과 쉴드패턴(27)은 제2웨이퍼(20)에 형성되며 도전성 물질로 형성되는 것이 바람직하다.The probe electrode 26 is formed to be exposed on the upper surface of the wafer main body 100 and the shield pattern 27 is formed on the upper surface of the wafer main body 10 so as to surround the probe electrode 26. In particular, the probe electrode 26 and the shield pattern 27 are preferably formed on the second wafer 20 and formed of a conductive material.

플라즈마 밀도 측정 회로부(13)는 웨이퍼 본체(100)의 내부에 구비된다. 보다 상세하게, 플라즈마 밀도 측정 회로부(13)는 제1웨이퍼(10)와 제2웨이퍼(20)가 본딩 시에 제1리세스(11)와 제3리세스(21)가 대향하여 형성되는 내부 공간에 구비될 수 있다.The plasma density measuring circuit portion 13 is provided inside the wafer main body 100. More specifically, the plasma density measuring circuit unit 13 includes a first wafer 10 and a second wafer 20. The first wafer 10 and the second wafer 20 are bonded to each other with the first recess 11 and the third recess 21 facing each other, Can be provided in the space.

플라즈마 밀도 측정 회로부(13)는 도 1 및 2에 도시된 바와 같이 제1리세스(11)의 내측에 구비되거나 도 6에 도시된 바와 같이 제3리세스(21)의 내측에 구비될 수 있다. 즉, 플라즈마 밀도 측정 회로부(13)는 도 1 및 2에 도시된 바와 같이 제3리세스(21)가 커버하는 제1리세스(11)의 바닥면에서 전기적으로 접촉되게 형성되거나, 도 6에 도시된 바와 같이 제1리세스(11)가 커버하는 제3리세스(21)의 바닥면에서 전기적으로 접촉되게 형성될 수 있다.The plasma density measuring circuit portion 13 may be provided inside the first recess 11 as shown in Figs. 1 and 2 or may be provided inside the third recess 21 as shown in Fig. 6 . That is, the plasma density measuring circuit portion 13 is formed to be in electrical contact with the bottom surface of the first recess 11 covered by the third recess 21 as shown in Figs. 1 and 2, The first recess 11 may be formed to be in electrical contact with the bottom surface of the third recess 21 as shown in FIG.

그라운드전극(19)은 웨이퍼 본체(100)의 하면에 노출되게 형성되며, 웨이퍼 본체(100)의 상면에 노출되게 형성되는 쉴드패턴(27)과 전기적으로 연결된다.The ground electrode 19 is formed on the lower surface of the wafer main body 100 and is electrically connected to the shield pattern 27 formed on the upper surface of the wafer main body 100.

플라즈마 밀도 측정 회로부(13)는 탐침전극(26)과 전기적으로 연결되는데, 도 1 및 2에 도시된 바와 같이 제1리세스(11)의 내측에 구비되는 경우와 도 6에 도시된 바와 같이 제3리세스(21)의 내측에 구비되는 경우에 따라 서로 다른 금속배선이 웨이퍼 본체(100)에 구비된다.The plasma density measuring circuit portion 13 is electrically connected to the probe electrode 26. As shown in FIGS. 1 and 2, the plasma density measuring circuit portion 13 is provided inside the first recess 11, 3 is provided on the inner side of the recesses 21, the metal body 100 is provided with different metal wirings.

도 1 및 2에 도시된 예의 금속배선 구조에 대해 설명하면, 제1리세스(1st recess)(11)와 제2리세스(2nd recess)(12)가 형성된 제1웨이퍼(10)는 전체 상면에 제1절연막(14)을 구비한다. 제1절연막(14)은 제1리세스(11)의 바닥면과 내측벽을 포함하는 내측과 제2리세스(12)의 바닥면과 내측벽을 포함하는 내측과 제1웨이퍼(10)의 상부면에 형성된다. 제1절연막(14)은 실리콘산화막(SiO2)이나 실리콘질화막(SiNx)일 수 있다. 1 and 2, a first wafer 10 having a first recess 11 and a second recess 12 is formed on the entire upper surface And a first insulating film 14 is formed on the first insulating film. The first insulating film 14 is formed on the inner side including the bottom and inner walls of the first recess 11 and on the inner side including the bottom and inner walls of the second recess 12, Is formed on the upper surface. The first insulating film 14 may be a silicon oxide film (SiO 2 ) or a silicon nitride film (SiN x).

제1절연막(14)이 형성된 제1웨이퍼(10)는 제1리세스(11)가 형성된 영역에 제1금속배선(15)과 제2금속배선(16)을 구비하고 제2리세스(12)가 형성된 영역에 제3금속배선(17)을 구비한다. 제1금속배선(15)은 제1웨이퍼(10)의 상부면 일측에서부터 제1리세스(11)의 일측 내벽 및 바닥면의 일측에 걸쳐 형성된다. 제2금속배선(16)은 제1웨이퍼(10)의 상부면 타측에서부터 제1리세스(11)의 타측 내벽 및 바닥면의 타측에 걸쳐 형성된다. 한편, 제1금속배선(15)과 제2금속배선(16)은 제1리세스(11)의 바닥면에서 연결되지 않고 이격되게 형성되는 것이 바람직하다. 제3금속배선(17)은 제1웨이퍼(10)의 상부면 일측에서부터 제2리세스(12)의 일측 내벽 및 바닥면의 일측에 걸쳐 형성된다. The first wafer 10 on which the first insulating film 14 is formed has the first metal interconnection 15 and the second metal interconnection 16 in the region where the first recess 11 is formed and the second recess 12 The third metal wiring 17 is formed in the region where the first metal wiring 17 is formed. The first metal wiring 15 is formed from one side of the upper surface of the first wafer 10 to one side of the inner wall and one side of the first recess 11. The second metal wiring 16 is formed from the other side of the upper surface of the first wafer 10 to the other side of the first recess 11 and the other side of the bottom surface. It is preferable that the first metal interconnection 15 and the second metal interconnection 16 are spaced apart from each other on the bottom surface of the first recess 11. The third metal wiring 17 is formed from one side of the upper surface of the first wafer 10 to one side of the inner wall and the bottom surface of the second recess 12.

플라즈마 밀도 측정 회로부(13)는 제1리세스(11)의 바닥면에서 제1금속배선(15)과 제2금속배선(16)에 전기적으로 접촉된다. 플라즈마 밀도 측정 회로부(13)는 제1리세스(11)의 바닥면에서 제1금속배선(15)과 제2금속배선(16)에 용접될 수 있다. 일예로, 제1웨이퍼(10)는 제1금속배선(15)과 제2금속배선(16)에 플라즈마 밀도 측정 회로부(13)를 전기적으로 접촉시키는 볼그리드어레이(BGA: Ball Grid Array)를 구비할 수 있다.The plasma density measuring circuit portion 13 is electrically contacted with the first metal interconnection 15 and the second metal interconnection 16 on the bottom surface of the first recess 11. [ The plasma density measuring circuit portion 13 can be welded to the first metal interconnection 15 and the second metal interconnection 16 on the bottom surface of the first recess 11. [ For example, the first wafer 10 is provided with a ball grid array (BGA) for electrically contacting the plasma density measurement circuit portion 13 with the first metal wiring 15 and the second metal wiring 16 can do.

제1웨이퍼(10)와 본딩되는 제2웨이퍼(20)는 소정 깊이의 요부를 형성하는 제3리세스(3rd recess)(21)와 제4리세스(4th recess(22)를 구비한다. The second wafer 20 to be bonded to the first wafer 10 has a third recess 21 and a fourth recess 22 forming recesses of a predetermined depth.

제3리세스(21)와 제4리세스(22)가 형성된 제2웨이퍼(20)는 전체 상면에 제2절연막(23)을 구비한다. 제2절연막(23)은 제3리세스(21)의 바닥면과 내측벽을 포함하는 내측과 제4리세스(22)의 바닥면과 내측벽을 포함하는 내측과 제2웨이퍼(20)의 상부면에 형성된다. 제2절연막(23)은 제1절연막(14)과 동일한 산화물 또는 질화물로 형성될 수 있으며, 실리콘산화막(SiO2)이나 실리콘질화막(SiNx)일 수 있다.The second wafer 20 on which the third recess 21 and the fourth recess 22 are formed has the second insulating film 23 on the entire upper surface thereof. The second insulating film 23 is formed on the inner side including the bottom and inner walls of the third recess 21 and on the inner side including the bottom and inner walls of the fourth recess 22, Is formed on the upper surface. The second insulating film 23 may be formed of the same oxide or nitride as the first insulating film 14 and may be a silicon oxide film (SiO 2 ) or a silicon nitride film (SiN x).

제2웨이퍼(20)는 제4리세스(22)가 형성된 영역에 제4금속배선(24)과 제5금속배선(25)을 구비한다.The second wafer 20 has a fourth metal interconnection 24 and a fifth metal interconnection 25 in the region where the fourth recess 22 is formed.

제4금속배선(24)은 제2웨이퍼(20)의 상부면 일측에서부터 제4리세스(22)의 일측 내벽 및 바닥면의 일측에 걸쳐 형성된다. 제5금속배선(25)은 제2웨이퍼(20)의 상부면 타측에서부터 제4리세스(22)의 타측 내벽 및 바닥면의 타측에 걸쳐 형성된다. 한편, 제4금속배선(24)과 제5금속배선(25)은 제2리세스(21)의 바닥면에서 연결되지 않고 이격되게 형성되는 것이 바람직하다.The fourth metal wiring 24 is formed from one side of the upper surface of the second wafer 20 to one side of the inner wall and bottom of the fourth recess 22. The fifth metal interconnection 25 is formed from the other side of the upper surface of the second wafer 20 to the other side inner wall of the fourth recess 22 and the other side of the bottom surface. It is preferable that the fourth metal interconnection 24 and the fifth metal interconnection 25 are spaced apart from each other on the bottom surface of the second recess 21.

제3리세스(21)는 제1웨이퍼(10)와 제2웨이퍼(20)가 본딩된 시에 제1리세스(11)의 내측에 구비되는 플라즈마 밀도 측정 회로부(13)를 상부에서 커버하기 위해 형성되며, 그를 위해 제3리세스(21)는 제1웨이퍼(10)에 형성되는 제1리세스(11)에 대향하게 형성되는 것이 바람직하다.The third recess 21 covers the plasma density measurement circuit portion 13 provided on the inner side of the first recess 11 when the first wafer 10 and the second wafer 20 are bonded, For which the third recess 21 is preferably formed opposite the first recess 11 formed in the first wafer 10. For example,

제1리세스(11)와 제3리세스(21)의 사이즈는 플라즈마 밀도 측정 회로부(13)의 사이즈를 고려하여 형성되는 것이 바람직하며, 일예로, 제1웨이퍼(10)와 제2웨이퍼(20)가 본딩됨으로써 제1리세스(11)와 제3리세스(21)에 의해 형성되는 내부 공간의 폭과 깊이는 플라즈마 밀도 측정 회로부(13)의 사이즈를 고려하여 형성될 수 있다. 한편, 제1리세스(11)는 제3리세스(21)에 비해 상대적으로 큰 깊이를 가지는 것이 바람직하다.The sizes of the first recess 11 and the third recess 21 are preferably formed in consideration of the size of the plasma density measuring circuit unit 13. For example, the sizes of the first wafer 10 and the second wafer 21 The width and depth of the inner space formed by the first recess 11 and the third recess 21 can be formed in consideration of the size of the plasma density measuring circuit unit 13. [ Meanwhile, it is preferable that the first recess 11 has a relatively larger depth than the third recess 21.

제1웨이퍼(10)와 제2웨이퍼(20)가 본딩된 시에는, 탐침전극(26)과 플라즈마 밀도 측정 회로부(13) 간의 전기적 연결을 위해 제2금속배선(16)과 제4금속배선(24)이 물리적으로 접촉되며, 쉴드패턴(27)과 그라운드전극(19) 간의 전기적 연결을 위해 제3금속배선(17)과 제5금속배선(25)이 물리적으로 접촉된다.When the first wafer 10 and the second wafer 20 are bonded to each other, the second metal wiring 16 and the fourth metal wiring (not shown) are electrically connected to each other for electrical connection between the probe electrode 26 and the plasma density measurement circuit portion 13 24 are physically contacted and the third metal wiring 17 and the fifth metal wiring 25 physically contact each other for electrical connection between the shield pattern 27 and the ground electrode 19. [

도 6에 도시된 예의 금속배선 구조에 대해 설명하면, 도 1 및 2에 도시된 금속배선 구조와 비교하여 플라즈마 밀도 측정 회로부(13)가 제2웨이퍼(20)에 형성됨에 따라, 그 플라즈마 밀도 측정 회로부(13)와 탐침전극(26) 간의 전기적 연결이 필요하므로, 도 1 및 2에서 제1리세스(11)의 상부면 양측에서부터 제1리세스(11)의 양측 내멱 및 바닥면에 걸쳐 형성되는 제1금속배선(15)과 제2금속배선(16)이 생략된다. The plasma density measurement circuit portion 13 is formed on the second wafer 20 in comparison with the metal wiring structure shown in Figs. 1 and 2, so that the plasma density measurement Since the electrical connection between the circuit portion 13 and the probe electrode 26 is required, it is possible to form an electrical connection between both sides of the first recess 11 on both sides of the first recess 11, The first metal wiring 15 and the second metal wiring 16 are omitted.

대신에, 제2웨이퍼(20)의 상부면 일측에서부터 제4리세스(22)의 일측 내벽 및 바닥면의 일측에 걸쳐 형성되던 제4금속배선(24)을 제3리세스(21)로 연장하여 플라즈마 밀도 측정 회로부(13)와 탐침전극(26)을 전기적으로 연결한다. 도 6에서 플라즈마 밀도 측정 회로부(13)와 탐침전극(26)을 전기적으로 연결하기 위해 연장된 금속배선을 제6금속배선(24a)로 정의한다..The fourth metal wiring 24 formed from one side of the upper surface of the second wafer 20 to one side of the inner side wall and the bottom side of the fourth recess 22 is extended to the third recess 21 Thereby electrically connecting the plasma density measurement circuit section 13 and the probe electrode 26. [ In FIG. 6, a metal wiring extending to electrically connect the plasma density measuring circuit unit 13 and the probe electrode 26 is defined as a sixth metal wiring 24a.

즉, 제6금속배선(24a)은 제3리세스(21)의 바닥면 일측에서부터 제3리세스(21)의 일측 내벽과 제2웨이퍼(20)의 상부면과 제4리세스(22)의 일측 내벽을 거쳐 제4리세스(22)의 바닥면 일측까지 형성된다.That is, the sixth metal interconnection 24a extends from one side of the bottom surface of the third recess 21 to the inner surface of one side of the third recess 21, the upper surface of the second wafer 20 and the fourth recess 22, To one side of the bottom surface of the fourth recess (22).

또한, 제2웨이퍼(20)의 상부면 타측에서부터 제3리세스(21)의 타측 내벽 및 바닥면의 타측에 걸쳐 형성되는 제7금속배선(24b)을 더 구비한다. 제6금속배선(24a)과 제7금속배선(24b)은 제3리세스(21)의 바닥면에서 연결되지 않고 이격되게 형성되는 것이 바람직하다.The semiconductor device further includes a seventh metal interconnection 24b extending from the other side of the upper surface of the second wafer 20 to the other side inner surface of the third recess 21 and the other side of the bottom surface. The sixth metal interconnection 24a and the seventh metal interconnection 24b may be spaced apart from each other on the bottom surface of the third recess 21.

도 1 및 2의 일예 또는 도 6의 다른 예에서 설명된 금속배선을 통해 플라즈마 밀도 측정 회로부(13)와 탐침전극(26) 간의 전기적 연결이 구현되고, 쉴드패턴(27)과 그라운드전극(19) 간의 전기적 연결이 구현된다.Electrical connection is established between the plasma density measurement circuit portion 13 and the probe electrode 26 through the metal wiring described in the example of Figs. 1 and 2 or the other example of Fig. 6, and the shield pattern 27 and the ground electrode 19 An electrical connection is realized.

탐침전극(26)은 제4리세스(22)의 기저부에 형성되는 제1비어(1st via)에 해당하며, 그 제1비어가 제4금속배선(24) 또는 제6금속배선(24a)을 통해 플라즈마 밀도 측정 회로부(13)와 전기적으로 연결된다.The probe electrode 26 corresponds to a first via formed at the bottom of the fourth recess 22 and the first via corresponds to the fourth metal wiring 24 or the sixth metal wiring 24a And is electrically connected to the plasma density measurement circuit unit 13 through the plasma density measurement circuit unit 13.

탐침전극(26)과 쉴드패턴(27)의 형태는 다양하게 구현될 수 있으며, 도 3에 도시된 바와 같이 내측에 구비된 탐침전극(26)을 쉴드패턴(27)이 둘러싸는 형태로 형성되는 것이 바람직하다.The shape of the probe electrode 26 and the shield pattern 27 may be variously embodied. As shown in FIG. 3, the probe electrode 26 provided on the inner side may be formed in a shape that surrounds the shield pattern 27 .

다른 예로, 도 4에 도시된 바와 같이, 탐침전극(26a)을 원통형으로 형성하고, 그 탐침전극(26a)을 둘러싸는 쉴드패턴(27a)은 탐침전극(26a)로부터 동일한 거리만큼 이격되어 인클로징(enclosing)하도록 원형으로 형성될 수도 있다. 이때, 쉴드패턴(27a)은 전슬된 제5금속배선(25)에 물리적으로 접촉시키기 위한 연결전극(25a)을 더 구비할 수도 있다.4, the probe electrode 26a is formed into a cylindrical shape, and the shield pattern 27a surrounding the probe electrode 26a is spaced the same distance from the probe electrode 26a, (not shown). At this time, the shield pattern 27a may further include a connection electrode 25a for physically contacting the fifth metal wiring 25.

그라운드전극(19)은 제2리세스(12)의 기저부에 형성되는 제2비어(2nd via)에 해당하며, 그 제2비어가 제3금속배선(18) 및 제5금속배선(25)을 통해 쉴드패턴(27)과 전기적으로 연결된다.The ground electrode 19 corresponds to the second via formed at the base of the second recess 12 and the second via corresponds to the third metal wiring 18 and the fifth metal wiring 25 And is electrically connected to the shield pattern 27 through the shield pattern 27.

본 발명에서 플라즈마 밀도 측정 회로부(13)는 탐침전극(26)에 플라즈마 이온이 포집됨에 따라 발생된 전류에 기반하여 플라즈마 밀도를 산출하는 마이크로제어유닛(MCU), 산출된 플라즈마 밀도에 대한 정보를 외부로 송신하는 무선데이터통신회로, 탐침전극(26)에 전원(전압)을 인가하고 기타 회로에 전원을 공급하는 배터리, 배터리의 무선 충전을 위한 무선충전회로, 산출된 플라즈마 밀도에 대한 정보를 저장하는 메모리를 포함할 수 있다.In the present invention, the plasma density measuring circuit unit 13 includes a micro control unit (MCU) for calculating a plasma density based on a current generated due to the collection of plasma ions in the probe electrode 26, and information on the calculated plasma density A battery for supplying power (voltage) to the probe electrode 26 and supplying power to other circuits, a wireless charging circuit for wireless charging of the battery, and a controller for storing information on the calculated plasma density Memory.

본 발명에서 제1웨이퍼(10)나 제2웨이퍼(20)는 절연성과 견고성과 열전도성 좋은 실리콘 계열 웨이퍼 또는 세라믹 계열 웨이퍼일 수 있다.In the present invention, the first wafer 10 or the second wafer 20 may be a silicon-based wafer or a ceramic-based wafer having good insulation, rigidity and thermal conductivity.

본 발명에서 금속배선들이나 본딩패드는 전기전도성이 좋은 금속 또는 자성체가 포함되는 금속이나 합금으로 형성될 수 있다.In the present invention, the metal wires or the bonding pad may be formed of a metal or an alloy containing a metal or a magnetic material having good electrical conductivity.

도 5는 본 발명에 따른 플라즈마 밀도 측정용 웨이퍼가 챔버에 로딩되어 사용되는 예를 설명하기 위한 단면도이다.5 is a cross-sectional view illustrating an example in which a wafer for measuring plasma density according to the present invention is loaded into a chamber and used.

도 5를 참조하면, 본 발명의 플라즈마 밀도 측정용 웨이퍼를 사용하여 플라즈마 밀도를 측정하는 경우에, 제1웨이퍼(10)는 하부에 제2웨이퍼(20)는 상부에 배치된 웨이퍼 본체(100)를 챔버 내에 로딩하는 것이 바람직하다. 그에 따라, 제2웨이퍼(20)는 플라즈마에 노출되며 제1웨이퍼(10)는 챔버에 구비되는 척(chuck)(200)에 대면하게 로딩된다.5, when the plasma density is measured using the plasma density measuring wafer according to the present invention, the first wafer 10 has the second wafer 20 at the bottom and the wafer body 100 disposed at the top, Into the chamber. Thereby, the second wafer 20 is exposed to the plasma, and the first wafer 10 is loaded onto the chuck 200 provided in the chamber.

이때, 제2웨이퍼(20)의 상면에 노출된 탐침전극(26)에 플라즈마 이온이 포집된다. 제2웨이퍼(20)의 하면에 노출된 그라운드전극(19)은 척(200)에 전기적으로 접촉되어 접지된다.At this time, plasma ions are collected on the probe electrode 26 exposed on the upper surface of the second wafer 20. The ground electrode 19 exposed on the lower surface of the second wafer 20 is electrically contacted to the chuck 200 and grounded.

지금까지 본 발명의 바람직한 실시 예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the invention.

그러므로 여기서 설명한 본 발명의 실시 예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.It is therefore to be understood that the embodiments of the invention described herein are to be considered in all respects as illustrative and not restrictive, and the scope of the invention is indicated by the appended claims rather than by the foregoing description, Should be interpreted as being included in.

10: 제1웨이퍼
11: 제1리세스
12: 제2리세스
13: 플라즈마 밀도 측정 회로부
19: 그라운드전극
20: 제2웨이퍼
21: 제3리세스
22: 제4리세스
26,26a: 탐침전극
27,27a: 쉴드패턴10: first wafer
11: First recess
12: Second recess
13: Plasma density measuring circuit
19: Ground electrode
20: second wafer
21: Third recess
22: Fourth recess
26, 26a: probe electrode
27, 27a: shield pattern

Claims (8)

하부의 제1웨이퍼와 상부의 제2웨이퍼가 본딩되어 형성되는 웨이퍼 본체;
상기 웨이퍼 본체의 상면에 노출되게 형성되는 도전성의 탐침전극;
상기 탐침전극을 둘러싸는 형태로 상기 웨이퍼 본체의 상면에 노출되게 형성되는 도전성의 쉴드패턴;
상기 탐침전극과 전기적으로 연결되면서 상기 웨이퍼 본체의 내부에 구비되는 플라즈마 밀도 측정 회로부; 그리고
상기 쉴드패턴과 전기적으로 연결되면서 상기 웨이퍼 본체의 하면에 노출되게 형성되는 도전성의 그라운드전극을 포함하여 구성되는 것을 특징으로 하는 플라즈마 밀도 측정용 웨이퍼.A wafer main body formed by bonding a lower first wafer and an upper second wafer;
A conductive probe electrode formed to be exposed on an upper surface of the wafer body;
A conductive shield pattern formed on the upper surface of the wafer body so as to surround the probe electrode;
A plasma density measuring circuit unit electrically connected to the probe electrode and disposed inside the wafer body; And
And a conductive ground electrode electrically connected to the shield pattern and exposed to the lower surface of the wafer main body. 제 1 항에 있어서,
상기 제1웨이퍼는 제1리세스와 제2리세스를 구비하고,
상기 제2웨이퍼는 제3리세스와 제4리세스를 구비하는 것을 특징으로 하는 플라즈마 밀도 측정용 웨이퍼.The method according to claim 1,
The first wafer having a first recess and a second recess,
Wherein the second wafer has a third recess and a fourth recess. 제 2 항에 있어서,
상기 플라즈마 밀도 측정 회로부는,
상기 제1웨이퍼와 상기 제2웨이퍼가 본딩 시에 상기 제1리세스와 상기 제3리세스가 대향하여 형성되는 내부 공간에 구비되는 것을 특징으로 하는 플라즈마 밀도 측정용 웨이퍼.3. The method of claim 2,
Wherein the plasma density measuring circuit unit comprises:
Wherein the first recess and the third recess are formed in an inner space formed by opposing the first recess and the third recess when the first wafer and the second wafer are bonded. 제 3 항에 있어서,
상기 플라즈마 밀도 측정 회로부는,
상기 제3리세스가 커버하는 상기 제1리세스의 바닥면에서 전기적으로 접촉되게 형성되거나,
상기 제1리세스가 커버하는 상기 제3리세스의 바닥면에서 전기적으로 접촉되게 형성되는 것을 특징으로 하는 플라즈마 밀도 측정용 웨이퍼.The method of claim 3,
Wherein the plasma density measuring circuit unit comprises:
The first recess is formed to be in electrical contact with the bottom surface of the first recess covered by the third recess,
Wherein the first recess is formed to be in electrical contact with the bottom surface of the third recess covered by the first recess. 제 2 항에 있어서,
상기 탐침전극은,
상기 제4리세스의 기저부에 형성되는 제1비어에 해당하는 것을 특징으로 하는 플라즈마 밀도 측정용 웨이퍼.3. The method of claim 2,
Wherein the probe electrode comprises:
And a second via formed at a bottom of the fourth recess. 제 5 항에 있어서,
상기 플라즈마 밀도 측정 회로부와 상기 제1비어를 전기적으로 연결하는 적어도 하나의 금속배선을 상기 웨이퍼 본체의 내부에 더 구비하는 것을 특징으로 하는 플라즈마 밀도 측정용 웨이퍼.6. The method of claim 5,
Further comprising at least one metal interconnection electrically connecting the plasma density measuring circuit unit and the first via to the inside of the wafer body. 제 2 항에 있어서,
상기 그라운드전극은,
상기 제2리세스의 기저부에 형성되는 제2비어에 해당하는 것을 특징으로 하는 플라즈마 밀도 측정용 웨이퍼.3. The method of claim 2,
The ground electrode includes:
And a second via formed in the base of the second recess. 제 1 항에 있어서,
상기 쉴드패턴과 전기적으로 연결되게 상기 제2웨이퍼에 구비되는 제1금속배선과,
상기 그라운드전극과 전기적으로 연결되게 상기 제1웨이퍼에 구비되는 제2금속배선을 더 구비하되,
상기 제1웨이퍼와 상기 제2웨이퍼가 본딩 시에 상기 제1금속배선과 상기 제2금속배선이 전기적으로 연결되는 것을 특징으로 하는 플라즈마 밀도 측정용 웨이퍼.
The method according to claim 1,
A first metal wiring provided on the second wafer so as to be electrically connected to the shield pattern,
And a second metal wiring provided on the first wafer to be electrically connected to the ground electrode,
Wherein the first metal interconnection and the second metal interconnection are electrically connected when the first wafer and the second wafer are bonded to each other.
KR1020170085516A 2017-07-05 2017-07-05 wafer for measuring plasma density KR101917832B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170085516A KR101917832B1 (en) 2017-07-05 2017-07-05 wafer for measuring plasma density

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170085516A KR101917832B1 (en) 2017-07-05 2017-07-05 wafer for measuring plasma density

Publications (1)

Publication Number Publication Date
KR101917832B1 true KR101917832B1 (en) 2018-11-12

Family

ID=64398049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170085516A KR101917832B1 (en) 2017-07-05 2017-07-05 wafer for measuring plasma density

Country Status (1)

Country Link
KR (1) KR101917832B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220058151A (en) * 2020-10-30 2022-05-09 주식회사 이큐셀 Sensor Mounted Wafer And Manufacturing Method Thereof
KR20220058152A (en) * 2020-10-30 2022-05-09 주식회사 이큐셀 Plasma Sensor Mounted Wafer And Manufacturing Method Thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010012639A1 (en) * 1998-02-27 2001-08-09 Salman Akram Methods of semiconductor Processing
JP2013123070A (en) * 2006-05-01 2013-06-20 Kla-Tencor Corp Process condition measuring device with shielding
KR101618629B1 (en) * 2015-02-25 2016-05-10 한국에너지기술연구원 Apparatus for sensing wafer heating temperature, method thereof and system for sensing wafer heating temperature

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010012639A1 (en) * 1998-02-27 2001-08-09 Salman Akram Methods of semiconductor Processing
US6472240B2 (en) * 1998-02-27 2002-10-29 Micron Technology, Inc. Methods of semiconductor processing
JP2013123070A (en) * 2006-05-01 2013-06-20 Kla-Tencor Corp Process condition measuring device with shielding
KR101618629B1 (en) * 2015-02-25 2016-05-10 한국에너지기술연구원 Apparatus for sensing wafer heating temperature, method thereof and system for sensing wafer heating temperature

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220058151A (en) * 2020-10-30 2022-05-09 주식회사 이큐셀 Sensor Mounted Wafer And Manufacturing Method Thereof
KR20220058152A (en) * 2020-10-30 2022-05-09 주식회사 이큐셀 Plasma Sensor Mounted Wafer And Manufacturing Method Thereof
KR102505963B1 (en) * 2020-10-30 2023-03-03 이트론 주식회사 Plasma Sensor Mounted Wafer And Manufacturing Method Thereof
KR102505962B1 (en) * 2020-10-30 2023-03-03 이트론 주식회사 Sensor Mounted Wafer And Manufacturing Method Thereof

Similar Documents

Publication Publication Date Title
JP5837012B2 (en) MONITORING METHOD, PLASMA MONITORING METHOD, MONITORING SYSTEM, AND PLASMA MONITORING SYSTEM
JP5407019B2 (en) Plasma monitoring method
TWI222526B (en) Method for micro probing
KR101917832B1 (en) wafer for measuring plasma density
KR101807495B1 (en) dual-type sensor mounted wafer
KR20200038440A (en) wafer for measuring plasma condition
JP3957705B2 (en) Plasma processing equipment
CN206422042U (en) Discharge the PID test structures of weld pad plasma
KR101807492B1 (en) sensor mounted wafer
JP5276926B2 (en) Contact hole side wall resistance measurement method
US8427168B2 (en) Plasma monitoring method
KR20190130864A (en) wafer for measuring plasma condition
KR20190130858A (en) wafer for measuring plasma condition
KR20210117828A (en) wafer for measuring plasma condition
KR102056085B1 (en) wafer for measuring plasma condition
KR20200013885A (en) apparatus for measuring status in capacitive using sensor mounted wafer
KR20190130856A (en) wafer for measuring plasma condition
KR20200038900A (en) wafer for measuring plasma condition
KR20200038441A (en) wafer for measuring plasma condition
US20090061540A1 (en) Plasma process detecting sensor
KR102103949B1 (en) apparatus for measuring status in capacitive using contactless metal electrode
KR102137414B1 (en) apparatus for measuring status in capacitive
WO2019221413A1 (en) Wafer for plasma measurement
CN103713204B (en) Jig and charge determining method
US20240177965A1 (en) Shielded apparatus for ion energy analysis of plasma processes

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant