KR102501531B1 - 플라스마 처리 장치 및 플라스마 처리 방법 - Google Patents

플라스마 처리 장치 및 플라스마 처리 방법 Download PDF

Info

Publication number
KR102501531B1
KR102501531B1 KR1020217001572A KR20217001572A KR102501531B1 KR 102501531 B1 KR102501531 B1 KR 102501531B1 KR 1020217001572 A KR1020217001572 A KR 1020217001572A KR 20217001572 A KR20217001572 A KR 20217001572A KR 102501531 B1 KR102501531 B1 KR 102501531B1
Authority
KR
South Korea
Prior art keywords
frequency power
high frequency
power supply
electrode
matching device
Prior art date
Application number
KR1020217001572A
Other languages
English (en)
Other versions
KR20210102178A (ko
Inventor
다츠야 스즈키
마코토 가시베
Original Assignee
주식회사 히타치하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 히타치하이테크 filed Critical 주식회사 히타치하이테크
Publication of KR20210102178A publication Critical patent/KR20210102178A/ko
Application granted granted Critical
Publication of KR102501531B1 publication Critical patent/KR102501531B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32201—Generating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/32229—Waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/32238—Windows

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Treatment Of Fiber Materials (AREA)

Abstract

플라스마 처리 장치에 의한 웨이퍼 처리에 있어서, 제1 고주파 전력이 플라스마를 통해 제2 고주파 전원의 출력 라인으로 돌아 들어가는 것을 억제하기 위해, 플라스마 처리 장치는, 시료가 플라스마 처리되는 처리실과, 제1 전극과 제1 전극의 외측에 배치된 제2 전극을 구비하여 시료가 재치(載置)되는 시료대와, 제1 정합기 및 제1 전송로를 통해 제1 전극에 제1 고주파 전력을 공급하는 제1 고주파 전원과, 제2 정합기 및 제2 전송로를 통해 제2 전극에 제2 고주파 전력을 공급하는 제2 고주파 전원을 구비하고, 제2 정합기의 프리셋값이 소정값일 경우, 제1 고주파 전력을 시료대에 공급하도록 제1 고주파 전원을 제어하는 제어 장치를 더 구비하고, 소정값은, 제2 전송로의 임피던스를 고주파 전력이 제2 정합기에 검지되지 않는 임피던스로 하는 값이다.

Description

플라스마 처리 장치 및 플라스마 처리 방법
본 발명은, 진공 용기 내부의 처리실 내에 유지된 반도체 웨이퍼 등의 기판 형상의 시료를 처리하는 플라스마 처리 장치 및 플라스마 처리 방법에 관한 것이다. 특히, 고주파 전력에 의해 바이어스 전위를 형성하여 시료를 처리할 경우에 호적(好適)하다.
반도체 디바이스의 제조 공정 중, 당해 디바이스의 회로나 배선을 형성하기 위해, 반도체 웨이퍼 등의 시료 상면에 미리 형성된 마스크나 처리 대상인 복수의 막층을, 플라스마를 이용하여 에칭하는 것이 일반적으로 행해지고 있다.
최근, 반도체 디바이스의 집적도의 향상에 수반하여, 이러한 플라스마를 이용한 가공 정밀도의 가일층의 향상이 요구되고 있다. 또한, 웨이퍼 1매당 제조할 수 있는 디바이스의 수율을 보다 높게 할 수 있도록, 웨이퍼의 단부(端部)에 있어서의 처리의 불균일이 허용 범위를 초과하는 영역을 저감하는 것이 요구되고 있다.
선행하는 종래의 기술로서, 특허문헌 1에는, 웨이퍼의 단부에 있어서의 처리의 불균일을 저감하기 위한 일례가 개시되어 있다. 시료대의 내부에 제1 전극을 배치하고, 시료대의 외주측(外周側)에 배비(配備)된 유전체제의 링 형상 부재의 내측에 제2 전극을 배치하고, 제1 전극에 제1 고주파 전원으로부터 공급되는 고주파 전력과 제2 전극에 제2 고주파 전원으로부터 공급되는 고주파 전력을 조절하여 웨이퍼를 처리하는 방법이다. 이 방법에서는, 제2 전극에 공급하는 고주파 전력을 조절하여 웨이퍼의 외주측에 배치된 도체제 링에 원하는 전계 분포를 얻음으로써, 웨이퍼의 단부에 있어서의 처리의 불균일을 저감하고 있다.
일본국 특개2016-225376호 공보
상기한 종래 기술에 있어서, 제1 고주파 전원은, 전원 출력 라인의 임피던스의 정합을 행하는 제1 임피던스 정합기를 통해 제1 전극과 접속되고, 제2 고주파 전원은, 전원 출력 라인의 임피던스의 정합을 행하는 제2 임피던스 정합기를 통해 제2 전극과 접속된다. 또한, 제1 전극과 제2 전극은 플라스마를 통해 접속된다.
이러한 구성 중에서, 웨이퍼를 처리할 때, 제1 고주파 전원으로부터 출력되는 고주파 전력은, 제2 고주파 전원으로부터 출력되는 고주파 전력보다 비교적 크다. 그 때문에, 제1 전극에 공급되는 제1 고주파 전력이, 플라스마를 통해 제2 고주파 전원의 출력 라인으로 돌아 들어간다.
제1 고주파 전력이 제2 고주파 전원의 출력 라인으로 돌아 들어가면, 돌아 들어간 전력은 제2 고주파 전원에 있어서 반사된다. 반사된 전력은, 제2 고주파 전원의 모니터값에 있어서 진행 전력으로서 모니터링된다.
이러한 전력의 돌아 들어감은, 제2 고주파 전력의 출력이 작을 때일수록 영향이 커진다. 임피던스 정합기는, 고주파 전원의 출력 라인을 모니터하여 검지한 전력 모니터값이 소정값 이상이 되면, 출력 라인의 임피던스 정합을 행한다.
만일, 제2 고주파 전원에 설정되는 전력 설정값이 상기한 소정값 이하일 때, 제1 고주파 전력의 돌아 들어감이 크면, 고주파 전원의 출력 라인을 모니터한 전력 모니터값이 소정값을 초과하여, 제2 임피던스 정합기는 정합 동작에 들어간다.
또한, 이 돌아 들어가는 전력은 불안정하기 때문에, 제2 임피던스 정합기의 정합 동작도 불안정해진다. 정합 동작이 불안정하기 때문에 정합 위치의 재현성이 없어지면, 플라스마의 재현성도 없어져, 웨이퍼의 처리 결과에도 불균일을 보일 가능성이 있다.
본 발명의 목적은, 제1 고주파 전력이 플라스마를 통해 제2 고주파 전원의 출력 라인으로 돌아 들어가는 현상을 억제하여, 웨이퍼의 처리 결과에 있어서의 불균일을 억제함으로써, 고품질의 플라스마 처리 장치 및 플라스마 처리 방법을 제공하는 것에 있다.
상기 과제를 해결하기 위해, 본 발명은, 그 일 실시태양으로서, 시료가 플라스마 처리되는 처리실과, 제1 전극과 상기 제1 전극의 외측에 배치된 제2 전극을 구비하여 상기 시료가 재치(載置)되는 시료대와, 제1 정합기 및 제1 전송로를 통해 상기 제1 전극에 제1 고주파 전력을 공급하는 제1 고주파 전원과, 제2 정합기 및 제2 전송로를 통해 상기 제2 전극에 제2 고주파 전력을 공급하는 제2 고주파 전원을 구비하는 플라스마 처리 장치에 있어서, 상기 제1 고주파 전원, 상기 제2 고주파 전원, 상기 제1 정합기 및 상기 제2 정합기를 제어하는 제어 장치를 구비하고, 상기 제1 고주파 전력이 상기 제1 전극에 공급되는 경우, 상기 제2 정합기의 프리셋값은, 상기 제2 전송로의 임피던스가 상기 제1 전송로의 임피던스보다 크게 되는 프리셋값인 것을 특징으로 한다.
또한, 본 발명은, 상기 이외의 실시태양으로서, 상기한 플라스마 처리 장치에 있어서, 상기 제2 정합기의 프리셋값은, 상기 제1 고주파 전력의 설정 전력값을 기초로 구해진 프리셋값인 것을 특징으로 한다.
또한 본 발명은, 상기 이외의 실시태양으로서, 시료가 플라스마 처리되는 처리실과, 제1 전극과 상기 제1 전극의 외측에 배치된 제2 전극을 구비하여 상기 시료가 재치되는 시료대와, 제1 정합기 및 제1 전송로를 통해 상기 제1 전극에 제1 고주파 전력을 공급하는 제1 고주파 전원과, 릴레이, 제2 정합기 및 제2 전송로를 통해 상기 제2 전극에 제2 고주파 전력을 공급하는 제2 고주파 전원을 구비하는 플라스마 처리 장치에 있어서, 상기 제1 고주파 전원, 상기 제2 고주파 전원, 상기 제1 정합기, 상기 제2 정합기 및 상기 릴레이를 제어하는 제어 장치를 구비하고, 상기 제어 장치에 의해, 상기 제2 고주파 전원의 설정 전력이 0으로 설정되어 상기 릴레이가 비도통 상태로 되는 것을 특징으로 한다.
본 발명에 따르면, 제1 고주파 전력이 플라스마를 통해 제2 고주파 전원의 출력 라인으로 돌아 들어가는 현상을 억제함으로써, 웨이퍼의 처리 결과에 있어서의 불균일을 억제할 수 있다.
도 1은 본 발명의 실시예 1 및 2에 따른 플라스마 처리 장치의 구성의 개략을 모식적으로 나타내는 종단면도.
도 2는 본 발명의 실시예 3에 따른 플라스마 처리 장치의 구성의 개략을 모식적으로 나타내는 종단면도.
도 3은 실시예 1 및 2에 따른 제어 블록을 나타내는 도면.
도 4는 실시예 3에 따른 제어 블록을 나타내는 도면.
도 5는 종래예에 따른 제어 타이밍을 나타내는 타이밍 차트.
도 6은 실시예 1에 따른 제어 타이밍을 나타내는 타이밍 차트.
도 7은 실시예 2에 따른 제어 타이밍을 나타내는 타이밍 차트.
도 8은 실시예 3에 따른 제어 타이밍을 나타내는 타이밍 차트.
도 9는 실시예 2에 따른 제1 고주파 전원의 설정 전력에 대응하는 제2 정합기의 프리셋 위치의 테이블을 나타내는 도면.
도 10은 종래예에 따른 제어 플로우의 플로우 차트를 나타내는 도면.
도 11은 실시예 1에 따른 제어 플로우의 플로우 차트를 나타내는 도면.
도 12는 실시예 2에 따른 제어 플로우의 플로우 차트를 나타내는 도면.
도 13은 실시예 3에 따른 제어 플로우의 플로우 차트를 나타내는 도면.
이하, 본 발명을 실시하기 위한 형태로서, 본 발명의 실시예 1∼3에 대해서, 도면을 이용하여 설명한다.
도 1은, 본 발명의 실시예 1 및 2에 따른 플라스마 처리 장치(100)의 구성의 개략을 모식적으로 나타내는 종단면도이다.
본 실시예에서는, 마이크로파 ECR 플라스마 에칭 장치를 이용한다. 즉, 처리실 내에 플라스마를 형성하기 위한 전계로서, 마이크로파대의 특정 주파수의 전계를 이용하고, 또한, 처리실 내에 당해 전계의 주파수에 대응한 강도를 갖는 자계를 공급한다. 이들 전계와 자계와의 상호작용에 의해, ECR(Electron Cyclotron Resonance)을 생기(生起)하여, 처리실 내에 공급된 가스의 원자 또는 분자를 여기(勵起)하여 플라스마를 형성하고, 반도체 웨이퍼 상면의 처리 대상의 막을 에칭한다.
본 실시예에 따른 플라스마 처리 장치는, 내부에 원통 형상을 갖는 처리실(104)이 배치된 진공 용기(101), 그 상방 및 그 외주에 배치되고 당해 진공 용기(101) 내의 처리실(104)의 내부에 플라스마를 형성하기 위한 전계 및 자계를 공급하는 플라스마 형성 수단, 및 진공 용기(101)의 하방에 연결되어 처리실(104) 내부를 배기하는 터보 분자 펌프 및 로터리 펌프 등 러핑(roughing)용 진공 펌프를 갖는 진공 배기 수단을 구비하고 있다.
처리실(104)의 상부는, 원판 형상의 예를 들면 석영제의 유전체 창(103)이 배치되어 처리실(104)의 내외를 기밀하게 구획하고, 처리실(104)의 상방을 덮어 그 천장면을 구성하고 있다.
유전체 창(103)의 하방의 처리실(104) 내에는, 에칭용 가스를 도입하기 위한 복수의 관통 구멍을 배치하는 유전체제(예를 들면, 석영제)의 샤워 플레이트(102)가 배치되어 있다.
샤워 플레이트(102)와 유전체 창(103) 사이에는, 공급되는 에칭용 가스가 확산하여 충전되는 높이가 작은 거의 원통형인 공간이 배치되고, 이 공간은 에칭용 가스를 공급하는 가스 공급 장치와 가스 도입 관로(도시 생략)에 의해 연결되어 있다.
또한, 진공 용기(101) 하방에는 처리실(104)의 하부와 연통(連通)된 진공 배기구(110)가 배치되고, 진공 배기구(110)의 하방에는 터보 분자 펌프를 포함하는 진공 배기 수단인 진공 배기 장치(도시 생략)가 접속되어 있다.
플라스마 형성 수단으로서, 유전체 창(103)의 상방에는 처리실(104) 내에 도입되는 전계를 전파하는 도파관(105)이 배치되어 있다. 본 실시예의 도파관(105)은, 2개의 부분으로 크게 나뉘고, 처리실(104)의 상방에서 그 축이 연직 상방으로 연장되고 그 단면(斷面)이 원형인 원통관 부분, 또한 이 상단부에 접속되어 그 축의 방향이 원통 부분으로부터 구부러져 수평 방향으로 연장되고 그 단면이 직사각형인 각기둥관 부분을 갖고 있다.
이 각기둥관 부분의 단부에는, 마이크로파의 전계를 발진하여 형성하는 마그네트론 등의 전계 발생용 전원(106)이 배치되어 있다. 이 전계 발생용 전원(106)에서 발진되어 형성된 전계는, 도파관(105)을 전파하여 원통관 부분의 하단부의 하방에 접속된 공진용 원통 형상의 공간에 진입하여 소정의 전계의 모드로 된 후, 유전체 창(103)을 투과하여 처리실(104) 내에 공급된다. 전자파의 주파수는, 특별히 한정되지 않지만, 본 실시예에서는 2.45㎓의 마이크로파를 사용한다.
또한, 진공 용기(101)의 처리실(104)의 외주측에는, 처리실(104) 내에 공급하는 자장을 형성하기 위한 솔레노이드 코일인 자장 발생 코일(107)이 처리실(104)의 상방 및 측방을 둘러싸는 형태로 배치되어 있다.
처리실(104) 내에 전파하여 도입된 전계는, 자장 발생 코일(107)에 의해 형성되고 처리실(104) 내에 도입된 자장과 상호작용을 생기하고, 동일하게 처리실(104) 내에 공급된 에칭용 가스의 입자를 여기함으로써 처리실(104) 내에 플라스마가 생성된다.
또한, 처리실(104) 내의 하부에는 시료대(108)가 배치되어 있다. 시료대(108)의 상면은, 용사(溶射)에 의해 형성된 유전체를 포함하는 재료의 막인 유전체막에 의해 피복되고, 그 유전체막의 상면에 처리 대상의 기판 형상의 시료인 웨이퍼(109)가 놓여 유지된다.
웨이퍼(109)가 재치되는 재치면은, 유전체 창(103) 또는 샤워 플레이트(102)에 대향하고 있다. 유전체막의 내부에는, 도전체 재료로 구성되는 도전체막(111)이 배치되어 있다. 이 도전체막(111)은, 고주파 필터(125)를 통해 직류 전원(126)에 접속되고, 막 형상의 전극으로서 구성되어 있다.
또한, 시료대(108)는, 처리실(104)과 축을 맞춰 배치되는 거의 원통 형상을 갖고, 그 내부에는, 제1 정합기(129)를 통해 제1 고주파 전원(124)에 전기적으로 접속되는 전극으로서, 원판 형상을 갖는 금속제의 기재(基材)(131)가 배치되어 있다.
기재(131)의 상면에 배치되는 웨이퍼(109)의 형상에 맞춰 실질적으로 원형을 갖는 유전체제의 피막(유전체막)의 외주측에는, 석영 등의 유전체제의 링 형상 부재인 서셉터(113)가 배치된다. 이를 위해, 시료대(108)의 재치면인 유전체막의 외주측의 개소는, 기재(131) 자체의 높이가 오목하게 되어 낮아져, 유전체막 상면과 단차(段差)를 구성한다. 이 단차를 구성하는 링 형상의 오목부에 서셉터(113)가 놓임으로써, 시료대(108)의 상면 및 측면은 덮여 플라스마로부터 보호된다. 즉, 이 유전체제의 서셉터(113)는, 시료대(108)를 플라스마로부터 보호하는 커버로서 기능한다.
상기한 플라스마 처리 장치(100)에서는, 진공 용기(101)는 그 측면에 있어서, 도시하고 있지 않지만, 반송용 진공 용기와 게이트를 통해 연결된다. 미처리된 웨이퍼(109)는, 반송용 진공 용기(진공 반송 용기) 내에 배치된 반송 로보트의 아암 상에 놓여 유지된 상태에서, 게이트를 통과하여 처리실(104) 내에 반입된다.
처리실(104) 내에 반송된 웨이퍼(109)는, 시료대(108)에 아암으로부터 건네 받아져 그 상면을 구성하는 유전체막 상에 놓인다. 이 후, 직류 전원(126)으로부터의 직류 전압이 도전체막(111)에 공급되고, 웨이퍼(109)와의 사이에 형성된 정전기력에 의해, 웨이퍼(109)가 유전체막 상에 흡착되어 유지된다. 또, 처리실(104)은, 처리에 있어서, 게이트를 개폐하는 게이트 밸브(도시 생략)에 의해 진공 반송 용기에 대하여 기밀하게 폐쇄되어, 내부가 밀봉된다.
이 후, 샤워 플레이트(102)로부터 에칭용 가스가 처리실(104) 내에 도입됨과 함께, 진공 배기 장치(108)가 구동되고, 처리실(104)의 내부의 압력이, 가스의 공급량 속도와 배기량 속도와의 밸런스에 의해 소정의 압력으로 유지된다.
이 상태에서 플라스마 형성 수단으로부터 공급되는 전계 및 자계의 상호작용에 의해, 처리실(104) 내에 플라스마(116)가 형성된다. 플라스마(116)가 시료대(108)의 상방의 처리실(104) 내에 형성되면, 시료대(108) 내의 기재(131)에 접속된 제1 고주파 전원(124)으로부터 고주파 전력이 기재(131)에 공급되고, 시료대(108) 상면의 유전체막 상 및 웨이퍼(109) 상에 바이어스 전위가 형성된다.
이 바이어스 전위와 플라스마(116)의 전위 사이의 전위차에 의해, 플라스마(116) 내의 이온 등의 하전 입자가 웨이퍼(109)의 상면을 향하여 유인되고, 웨이퍼(109)의 상면에 미리 형성된 막 구조의 표면과 충돌함으로써, 웨이퍼(109)의 상면에 배치된 반도체 디바이스의 회로를 형성하기 위한 막 구조의 처리 대상인 막층이 에칭 처리된다.
또, 도시하고 있지 않지만, 에칭 처리가 행해지고 있는 동안은, 웨이퍼(109)의 이면(裏面)과 시료대(108)의 유전체막 상면 사이에 헬륨 등의 열전달을 촉진하기 위한 가스가 도입된다. 이 가스와 시료대(108)의 기재(131)의 내부에 배치되고 냉각용 냉매가 통류(通流)하는 냉매 유로 사이의 열교환을 촉진함으로써, 웨이퍼(109)의 온도를 처리에 적합한 범위의 값으로 조절하는 것이 행해진다.
또한, 에칭 가스나 에칭에 의해 발생한 반응 생성물은, 진공 용기(101)의 저부(底部)에 배치되어 처리실(104)의 하부 및 진공 배기 장치의 진공 펌프 입구와 연통된 진공 배기구(110)로부터 배기된다.
소정의 웨이퍼(109)의 상면의 막 구조에 대한 에칭 처리가 종료되면, 제1 고주파 전원(124)으로부터의 고주파 전력의 공급이 정지된다. 그리고, 직류 전원(126)으로부터의 흡착용 전력의 공급이 정지되어 정전기가 제거된 후, 웨이퍼(109)가, 시료대(108)의 상방으로 들어 올려져, 게이트 밸브가 개방한 게이트를 통과하여 처리실(104) 내에 진입한 반송 로보트의 아암에 건네 받아진다. 그리고 다시, 미처리된 웨이퍼(109)가 시료대(108)의 상방까지 반입된다.
이 후, 미처리된 웨이퍼(109)가 시료대(108)의 상방에 놓여 당해 웨이퍼(109)의 처리가 개시된다. 다른 한편, 처리되어야 할 미처리된 웨이퍼(109)가 없을 경우에는, 플라스마 처리 장치(100)에 의한 웨이퍼 처리를 위한 동작이 종료되고, 휴정지 또는 메인터넌스의 동작이 행해진다.
또한, 시료대(108)의 원통 형상을 가진 기재(131) 또는 원판 또는 원형의 유전체막의 내측에는 히터(도시 생략)가 배치되어, 시료대(108) 또는 유전체막 상면의 상방에 놓인 웨이퍼(109)를, 처리에 적합한 온도로 가열하도록 구성되어 있어도 된다.
그리고 또한, 히터에 의하거나 또는 처리 중에 플라스마(116)에 노출됨으로써, 가열되는 웨이퍼(109)의 온도의 증대를 저감 또는 억제하기 위해, 기재(131)의 내부에는, 온도 조절 장치(도시 생략)에 의해 그 온도가 소정값의 범위 내로 조정된 열전달 매체(냉매)가 흐른다. 그를 위해, 기재(131)의 중심 주변에 동심 형상 또는 나선 형상으로 냉매 유로가 배치되어 있다.
이러한 시료대(108)의 기재(131)의 내부에는, 도시하고 있지 않지만, 상기한 온도 조절을 위해 기재(131) 또는 시료대(108)의 온도를 검지하기 위한 온도 센서, 웨이퍼(109)를 유전체막의 상방에 이간 또는 막 상면에 웨이퍼를 놓기 위해 강하시키는 복수개의 핀과 그 위치 센서, 도전체막(111)이나 기재(131)에의 급전 경로상의 커넥터 등이 배치된다. 단, 이들은, 전기적 노이즈가 많은 환경에 있으면 오동작할 우려가 있다. 또한, 냉매에 대해서도, 전기적 노이즈의 환경 하에서는 정전기를 띨 우려가 있다.
본 실시예에서는, 도시하는 바와 같이, 기재(131)는 전기적으로 접지(112)에 접속되어 있다.
본 실시예의 서셉터(113)의 내부에는, 웨이퍼(109) 또는 기재(131) 상면의 유전체막의 웨이퍼 재치면을 둘러싸서 금속제의 도체 링(132)이 배치된다. 이 도체 링(132)은, 제2 고주파 전원(127)과 제2 정합기(128)를 통해 전기적으로 접속되어, 전극으로서의 기능을 한다.
제2 고주파 전원(127)으로부터 발생한 소정 주파수의 고주파 전력은, 도체 링(132)에 도입되고, 그 상면 상방에 플라스마(116)와의 사이에서 전위가 형성된다. 또, 도 1에 나타내는 구성에서는, 제2 고주파 전원(127)과 도체 링(132) 사이의 급전용의 경로는, 제1 고주파 전원(124)과 유전체막 내의 도전체막(111) 사이의 급전용의 경로와는 다른 개소에 배치되어 있다.
또한, 제1 정합기(129) 및 제2 정합기(128)는, 각각 접속되어 있는 고주파 전원의 출력 라인의 임피던스를 일정하게 조정하는 기기이며, 출력 전력이나 플라스마의 상태에 따라 값을 자동으로 조정하기 위한 가변 소자가 채용되어 있다. 이 가변 소자는, 임피던스의 변경이 가능하며, 본 실시예에서는, 임피던스의 min값을 0％, max값을 100％로 하는 방법을 채용하지만, 직접 임피던스값으로 관리하는 방법을 채용해도 된다.
또한, 장치 구성에 따라 전원 출력 라인의 임피던스가 바뀌기 때문에, 상기한 정합기는, 저항이나 코일, 콘덴서 등의 소자로 구성된다. 본 실시예에서는, 코일을 이용한 소자 구성을 채용하여 설명하지만, 정합기의 소자 구성은, 장치 구성에 맞춰서 채용하는 것이 바람직하고, 코일 이외의 소자가 채용되어도 된다.
도 2는, 본 발명의 실시예 3에 따른 플라스마 처리 장치(200)의 구성의 개략을 모식적으로 나타내는 종단면도이다. 실시예 3에서는, 도 1에 나타내는 실시예 1 및 2에 따른 플라스마 처리 장치의 구성과 비교하여, 도 2에 나타내는 바와 같이, 제2 고주파 전원(127)과 제2 정합기(128)를, 릴레이(140)로 대표되는 스위치 회로를 통해 도체 링(132)에 고주파 전력을 도입하는 구성으로 하고 있다.
도 3은, 본 발명의 실시예 1 및 2에 따른 제어 블록을 나타내는 도면이다.
제어부(160)는, 오퍼레이터가 플라스마 처리 장치를 조작하기 위한 조작부(150)와 접속되고, CPU, ROM 및 RAM(모두 도시 생략)을 갖고 있다. 또한, 제어부(160)는, 제1 고주파 전원(124), 제1 정합기(129), 제2 고주파 전원(127) 및 제2 정합기(128)와 접속되어 있다. 제어부(160)가 갖는 CPU는, 예를 들면 제어부(160)가 갖는 ROM에 저장된 제어 프로그램에 따라서, 웨이퍼 처리에 따른 방전 시퀀스를 실행한다.
오퍼레이터는, 웨이퍼를 처리할 때의 처리 조건(제1 고주파 전원(124)의 설정 전력 Pws값, 제2 고주파 전원(127)의 설정 전력 Pfs값, 제1 정합기(129)의 프리셋 위치인 VL1값 및 제2 정합기(128)의 프리셋 위치인 VL2값 등)을 조작부(150)에 입력한다.
조작부(150)에 입력된 처리 조건은, 제어부(160)의 내부에 있는 ROM에 저장된다. 웨이퍼의 처리가 행해지는 타이밍에, 제어부(160)의 내부의 CPU가, ROM에 저장되어 있는 설정값을 참조하여, 제1 고주파 전원(124)의 설정 전력 Pws값을 제1 고주파 전원(124)에, 제2 고주파 전원(127)의 설정 전력 Pfs값을 제2 고주파 전원(127)에, 제1 정합기(129)의 프리셋 위치인 VL1값을 제1 정합기(129)에, 제2 정합기(128)의 프리셋 위치인 VL2값을 제2 정합기(128)에, 각각 설정한다.
그리고, 플라스마를 발생시키기 위해, 제1 고주파 전원(124) 및 제2 고주파 전원(127)은, RF-ON 신호를 OFF 상태로부터 ON 상태가 되면, 설정된 전력값을 출력한다. 또한, 프리셋 위치인 VL값에 관해서는, 설정된 타이밍에, 각 정합기가 소정의 VL값으로 조정한다.
도 4는, 본 발명의 실시예 3에 따른 제어 블록을 나타내는 도면이다.
실시예 3에서는, 도 3에 나타내는 실시예 1 및 2의 구성과 비교하여, 제2 고주파 전원(127)으로부터 도체 링(132)으로 고주파 전력을 급전하는 경로를 차단하기 위한 릴레이(140)가 제어부(160)에 접속되어 있는 점에서 서로 다르다.
릴레이(140)는, 노멀리 오프식의 릴레이이며, 제2 고주파 전원(127)의 설정 전력 Pfs값이 0[W]일 때, 도체 링(132)과 제2 고주파 전원(127)과의 급전 경로를 절연하기 위해, 릴레이 구동용의 릴레이 ON 신호가 OFF 상태로부터 ON 상태로 변화한다. 이에 따라, 릴레이(140)는, 도통 상태로부터 비도통 상태로 전환되어, 도체 링(132)에의 급전 경로가 차단된다.
다음으로, 도 5∼도 8에 나타내는 타이밍 차트에 의해, 종래예 및 실시예 1∼3에 따른 제어 타이밍에 대해서 순서대로 설명한다.
도 5는, 종래예에 따른 제어 타이밍을 나타내는 타이밍 차트이다.
웨이퍼의 처리가 행해지는 타이밍에, 제1 고주파 전원(124)의 설정 전력 Pws값이 제1 고주파 전원(124)에, 제2 고주파 전원(127)의 설정 전력 Pfs값이 제2 고주파 전원(127)에, 제1 정합기(129)의 설정 위치인 VL1값이 제1 정합기(129)에, 제2 정합기(128)의 설정 위치인 VL2값이 제2 정합기(128)에, 각각 설정된다.
종래예에서는, VL1 및 VL2의 각 위치로서 50％가 설정되기 때문에, VL1 및 VL2는 50％의 위치로 이동한다. 위치가 50％로 설정되는 것은, 정합이 취해지는 임피던스가, 각 고주파 전원으로부터 출력되는 전력의 크기나 플라스마의 상태에 따라, 0％ 내지 100％의 위치로 조정될 가능성이 있으며, 조정 정도에 따라 마모가 생김으로써 수명에 한계가 있기 때문이다.
각 설정이 이루어지고 나서, 제1 고주파 전원(124) 및 제2 고주파 전원(127)은, RF-ON 신호가 ON 상태인 것을 수취하면, 각 고주파 전원으로부터 설정된 고주파 전력이, 각 고주파 전원이 구비하는 전력 센서에 의해 검지된다.
여기에서, 제1 고주파 전원(124)에 의해 검지된 전력값 Pwm이, 정합 조건인 Pt1을 초과했을 때, 임피던스의 조정 동작이 시작됨으로써, 제1 정합기(129)의 VL1값이 움직이기 시작한다. 그리고, 전원 출력 라인의 임피던스가 소정값이 되었을 때, 정합 조건을 충족시킴으로써 VL1값이 수속(收束)된다.
제2 고주파 전원(127)의 설정 전력 Pfs값은, 정합 조건인 Pt2보다 낮지만, 제2 고주파 전원(127)에 의해 검지된 전력값 Pfm은, Pt2를 초과해 버려 임피던스의 조정 동작이 시작된다.
제1 고주파 전원(124)에 의해, 전극이며 원판 형상을 가진 금속제의 기재(131)에 급전된 고주파 전력이, 플라스마 및 도체 링(132)을 통해 제2 고주파 전원(127)까지 돌아 들어간다. 이것은, 제2 고주파 전원(127)에서 반사함으로써, 제2 고주파 전원(127)에 진행 전력으로서 검지되어 버리는 것이 원인이다.
또한, 이러한 돌아 들어감 전력은 불안정하기 때문에, 전원 출력 라인의 임피던스도 불안정해져 VL2값도 수속하지 않는다.
이상과 같이, 전원 출력 라인의 임피던스가 불안정해지면, 부하로서 플라스마의 상태도 불안정해져, 에칭 레이트 등의 프로세스 성능의 불균일이 발생할 우려가 있다.
웨이퍼의 처리가 끝나고, 제1 고주파 전원(124) 및 제2 고주파 전원(127)이, RF-ON 신호가 OFF 상태인 것을 수취하면, 각 고주파 전원의 출력은 0W에 수속한다. 그리고, 각 고주파 전원의 설정값은 0W로 설정되고, 각 정합기의 VL의 위치도 50％로 이동한다.
도 6은, 실시예 1에 따른 제어 타이밍을 나타내는 타이밍 차트이다.
웨이퍼의 처리가 행해지는 타이밍에, 제1 고주파 전원(124)의 설정 전력 Pws값이 제1 고주파 전원(124)에, 제2 고주파 전원(127)의 설정 전력 Pfs값이 제2 고주파 전원(127)에, 제1 정합기(129)의 프리셋 위치인 VL1값이 제1 정합기(129)에, 제2 정합기(128)의 프리셋 위치인 VL2값을 제2 정합기(128)에, 각각 설정된다.
실시예 1에서는, 제2 고주파 전원(127)의 설정 전력 Pfs값이, 정합 조건인 Pt2보다 낮은 값으로 설정되기 때문에, 제2 정합기(128)의 VL2 위치로서 100％가 설정되고, VL2는 50％로부터 100％의 위치로 이동한다. 이것은, 제2 고주파 전원 라인의 임피던스를 미리 높게 함으로서, 종래예에서 나타낸 바와 같이, 제1 고주파 전원(124)으로부터 제2 고주파 전원 라인으로 돌아 들어가는 전력을 억제하기 위함이다. 또한, VL1 위치로서 50％가 설정되기 때문에, VL1은 50％의 위치로 이동한다.
각 설정이 이루어지고 나서, 제1 고주파 전원(124) 및 제2 고주파 전원(127)은, RF-ON 신호가 ON 상태인 것을 수취하면, 각 고주파 전원으로부터 설정된 고주파 전력이, 각 고주파 전원이 구비하는 전력 센서에 의해 검지된다.
여기에서, 제1 고주파 전원(124)에 의해 검지된 전력값 Pwm이, 정합 조건인 Pt1을 초과했을 때, 임피던스의 조정 동작이 시작됨으로써, 제1 정합기(129)의 VL1값이 움직이기 시작한다. 그리고, 전원 출력 라인의 임피던스가 소정값이 되었을 때, 정합 조건을 충족시키기 때문에 VL1값이 수속한다.
제2 정합기(128)의 VL2 위치는 100％이며, 제1 고주파 전원(124)으로부터 제2 고주파 전원 라인으로 돌아 들어가는 전력이 억제되기 때문에, 제2 고주파 전원(127)에 의해 검지된 전력값 Pfm은 Pt2를 초과하지 않아, 임피던스의 조정 동작은 시작되지 않는다.
이상과 같이, 전원 출력 라인의 임피던스가 안정되면, 부하로서 플라스마의 상태도 안정되어, 에칭 레이트 등의 프로세스 성능의 불균일을 억제할 수 있다.
웨이퍼의 처리가 끝나고, 제1 고주파 전원(124) 및 제2 고주파 전원(127)은, RF-ON 신호가 OFF 상태인 것을 수취하면, 각 고주파 전원의 출력은 0W에 수속한다. 그리고, 각 고주파 전원의 설정값은 0W로 설정되고, 각 정합기의 VL의 위치도 50％로 이동한다.
실시예 1에서는, VL2 위치를 100％로 이동했지만, 돌아 들어감 전력을 충분히 억제할 수 있는 위치로 VL2를 이동하면 되기 때문에, 100％ 이외의 값을 설정해도 된다. 또한, VL2 위치를 통상의 50％로부터 높게 하므로, 수명에는 충분히 주의한 설계가 필요하다.
도 7은, 실시예 2에 따른 제어 타이밍을 나타내는 타이밍 차트이다.
웨이퍼의 처리가 행해지는 타이밍에, 제1 고주파 전원(124)의 설정 전력 Pws값이 제1 고주파 전원(124)에, 제2 고주파 전원(127)의 설정 전력 Pfs값이 제2 고주파 전원(127)에, 제1 정합기(129)의 프리셋 위치인 VL1값이 제1 정합기(129)에, 제2 정합기(128)의 프리셋 위치인 VL2값이 제2 정합기(128)에, 각각 설정된다.
도 9에, 실시예 2에 따른 제1 고주파 전원(124)의 설정 전력 Pws값에 대응하는 제2 정합기(128)의 프리셋 위치인 VL2 위치 테이블을 나타낸다. 실시예 2에서는, 제2 고주파 전원(127)의 설정 전력 Pfs값이, 정합 조건인 Pt2보다 낮은 값으로 설정되기 때문에, 제2 정합기(128)의 VL2는, 도 9에 나타내는 VL2 위치 테이블에 대응한 VL2 위치로 이동한다. 이것은, 제2 고주파 전원 라인의 임피던스를 미리 높게 함으로써, 종래예에서 나타낸 바와 같이, 제1 고주파 전원(124)으로부터 제2 고주파 전원 라인으로 돌아 들어가는 전력을 억제하기 위함이다.
또한, 제2 고주파 전원 라인으로 돌아 들어가는 전력은, 제1 고주파 전원(124)의 설정 전력 Pws의 크기에 따라 커지기 때문에, Pws의 크기에 대하여 돌아 들어감을 억제할 수 있는 VL2값을, 도 9에 나타내는 대응 테이블을 참조하여 결정한다. 한편, VL1 위치로서 50％가 설정되기 때문에, VL1은 50％의 위치로 이동한다.
각 설정이 이루어지고 나서, 제1 고주파 전원(124) 및 제2 고주파 전원(127)은, RF-ON 신호가 ON 상태인 것을 수취하면, 각 고주파 전원으로부터 설정된 고주파 전력이, 각 고주파 전원이 구비하는 전력 센서에 의해 검지된다.
여기에서, 제1 고주파 전원(124)에 의해 검지된 전력값 Pwm이 정합 조건인 Pt1을 초과했을 때, 임피던스의 조정 동작이 시작됨으로써 제1 정합기(129)의 VL1값이 움직이기 시작한다. 그리고, 전원 출력 라인의 임피던스가 소정값이 되었을 때, 정합 조건을 충족시킴으로써 VL1값이 수속한다.
제2 정합기(128)의 VL2값은, 도 9에 나타내는 테이블에 대응한 값이며, 제1 고주파 전원(124)으로부터 제2 고주파 전원 라인으로 돌아 들어가는 전력을 억제하고 있다. 이 때문에, 제2 고주파 전원(127)에 의해 검지된 전력값 Pfm은 Pt2를 초과하지 않아, 임피던스의 조정 동작이 시작되지 않는다.
이상과 같이, 전원 출력 라인의 임피던스가 안정되면, 부하로서 플라스마의 상태도 안정되어, 에칭 레이트 등의 프로세스 성능의 불균일을 억제할 수 있다.
웨이퍼의 처리가 끝나고, 제1 고주파 전원(124) 및 제2 고주파 전원(127)이, RF-ON 신호가 OFF 상태인 것을 수취하면, 각 고주파 전원의 출력은 0W에 수속한다.
그리고, 각 고주파 전원의 설정값은 0W로 설정되고, 각 정합기의 VL의 위치도 50％로 이동한다. 또, 실시예 2에서는, VL2 위치를 통상의 50％로부터 높게 하기 때문에, 수명에는 충분히 주의하여 설계할 필요가 있다.
도 8은, 실시예 3에 따른 제어 타이밍을 나타내는 타이밍 차트이다.
웨이퍼의 처리가 행해지는 타이밍에, 제1 고주파 전원(124)의 설정 전력 Pws값이 제1 고주파 전원(124)에, 제2 고주파 전원(127)의 설정 전력 Pfs값이 제2 고주파 전원(127)에, 제1 정합기(129)의 프리셋 위치인 VL1값이 제1 정합기(129)에, 제2 정합기(128)의 프리셋 위치인 VL2값이 제2 정합기(128)에, 각각 설정된다.
실시예 3에서는, 제2 고주파 전원(127)의 설정 전력 Pfs값이 0W로 설정되었기 때문에, 릴레이 ON／OFF 신호가 ON 상태가 되고, 노멀리 오프의 릴레이(140)는 도통 상태로부터 비도통 상태가 된다. 이것은, 제2 고주파 전원 라인을 릴레이(140)에 의해 분리함으로써, 종래예에서 나타낸 바와 같이, 제1 고주파 전원(124)으로부터 제2 고주파 전원 라인으로 돌아 들어가는 전력을 차단하기 위함이다. 또한, VL1 위치로서 50％가 설정되기 때문에, VL1은 50％의 위치로 이동한다.
각 설정이 이루어지고 나서, 제1 고주파 전원(124) 및 제2 고주파 전원(127)은, RF-ON 신호가 ON 상태인 것을 수취하면, 각 고주파 전원으로부터 설정된 고주파 전력이, 각 고주파 전원이 구비하는 전력 센서에 의해 검지된다.
여기에서, 제1 고주파 전원(124)에 의해 검지된 전력값 Pwm이 정합 조건인 Pt1을 초과했을 때, 임피던스의 조정 동작이 시작됨으로써 제1 정합기(129)의 VL1값이 움직이기 시작한다. 그리고, 전원 출력 라인의 임피던스가 소정값이 되었을 때, 정합 조건을 충족시킴으로써 VL1값이 수속한다.
제2 정합기(128)의 VL2값은, 제1 고주파 전원(124)으로부터 제2 고주파 전원 라인으로 돌아 들어가는 전력을 릴레이(140)에 의해 차단하여 억제하고 있기 때문에, 제2 고주파 전원(127)에 의해 검지된 전력값 Pfm은 0W인 상태이다. 그러므로, Pfm은 Pt2를 초과하지 않기 때문에, 임피던스의 조정 동작은 시작되지 않는다.
이상과 같이, 전원 출력 라인의 임피던스가 안정되면, 부하로서 플라스마의 상태도 안정되어, 에칭 레이트 등의 프로세스 성능의 불균일을 억제할 수 있다.
웨이퍼의 처리가 끝나고, 제1 고주파 전원(124) 및 제2 고주파 전원(127)이, RF-ON 신호가 OFF 상태인 것을 수취하면, 제1 고주파 전원의 출력은 0W에 수속한다.
그리고, 제1 고주파 전원의 설정값은 0W로 설정되고, 제1 정합기(129)의 VL1 위치도 50％로 이동한다.
다음으로, 도 10∼도 13에 나타내는 플로우 차트에 의해, 종래예 및 실시예 1∼3에 따른 제어 플로우에 대해서 순서대로 설명한다. 종래예 및 실시예 1∼3 모두, 제어 플로우를 실행하는 주체는 제어부(160)이므로, 이하에서는 주체의 표기를 생략한다.
도 10은, 종래예에 따른 제어 플로우의 플로우 차트를 나타내는 도면이다.
도 10에 나타내는 좌측의 제어 플로우인, 스텝 101(S101)∼스텝 111(S111)은, 제1 고주파 전원 및 정합기의 제어 플로우이다.
한편, 도 10의 우측에 나타내는 제어 플로우인, 스텝 112(S112)∼스텝 122(S122)는, 제2 고주파 전원 및 정합기의 제어 플로우이다.
이 중, 스텝 101(S101)∼스텝 111(S111)에서 실행하는 제1 고주파 전원 및 정합기의 제어 플로우에 대해서는, 후술하는 실시예 1∼3 각각에 관한 도 11∼도 13 각각에서 나타내는 플로우 차트에 있어서도 마찬가지이므로, 도 11∼13에 나타내는 플로우 차트에 있어서의 표기 및 그 설명에 대해서는 생략한다.
스텝 100(S100)에서, 웨이퍼 처리 시의 방전 시퀀스를 개시한다.
우선, 제1 고주파 전원 및 정합기의 제어 플로우에 대해서 나타낸다. 또, 상기한 바와 같이, 제1 고주파 전원 및 정합기의 제어 플로우에 대해서는, 실시예 1∼3에 있어서 마찬가지이다.
스텝 101(S101)에서, 제1 정합기(129)의 VL1 위치를 50％로 이동한다.
스텝 102(S102)에서, 제1 고주파 전원(124)에 설정 전력 Pws값을 설정한다.
스텝 103(S103)에서, RF-ON 신호를 OFF 상태로부터 ON 상태로 한다.
스텝 104(S104)에서, 제1 고주파 전원(124)에 의해 검지된 전력 Pwm이 Pt1보다 큰지의 여부를 판단한다.
검지 전력 Pwm이, Pt1보다 작다고 판단하면(no), 스텝 104(S104)의 판단을 반복하고, Pt1보다 크다고 판단하면(yes), 스텝 105(S105)로 이행한다.
스텝 105(S105)에서, 제1 정합기(129)의 정합 조건을 충족시키고 있지 않는지(제1 고주파 전원 라인의 임피던스가 소정값이 아닌지)의 여부를 판단한다.
제1 정합기(129)의 정합 조건을, 충족시키고 있다고 판단하면(no), 스텝 105(S105)의 판단을 반복하고, 충족시키고 있지 않다고 판단하면(yes), 스텝 106(S106)으로 이행한다.
스텝 106(S106)에서, 제1 정합기(129)의 정합 동작을 개시한다.
스텝 107(S107)에서, 제1 정합기(129)의 정합 조건을 충족시켰는지(제1 고주파 전원 라인의 임피던스가 소정값인지)의 여부를 판단한다.
제1 정합기(129)의 정합 조건을, 충족시키고 있지 않다고 판단하면(no), 스텝 107(S107)의 판단을 반복하고, 충족시키고 있다고 판단하면(yes), 스텝 108(S108)로 이행한다.
스텝 108(S108)에서, 제1 정합기(129)의 정합 동작을 종료한다.
스텝 109(S109)에서, RF-ON 신호가 OFF 상태가 되었는지(RF-OFF했는지)의 여부를 판단한다.
RF-ON 신호가, OFF 상태가 아니라(RF-OFF해 있지 않다)고 판단하면(no), 스텝 105(S105)까지 되돌아가고, OFF 상태라(RF-OFF해 있다)고 판단하면(yes), 스텝 110(S110)에서, 제1 정합기(129)의 VL1 위치를 50％로 되돌린다.
스텝 111(S111)에서, 제1 고주파 전원(124)의 설정 전력 Pws를 0W로 설정한다.
스텝 123(S123)에서, 제1 고주파 전원 및 정합기의 제어 플로우를 종료한다.
다음으로, 제2 고주파 전원 및 정합기의 제어 플로우에 대해서 나타낸다.
스텝 112(S112)에서, 제2 정합기(128)의 VL2 위치를 50％로 이동한다.
스텝 113(S113)에서, 제2 고주파 전원(127)에 설정 전력 Pfs값을 설정한다.
스텝 114(S114)에서, RF-ON 신호를 OFF 상태로부터 ON 상태로 한다.
스텝 115(S115)에서, 제2 고주파 전원(127)에 의해 검지된 전력 Pfm이 Pt2보다 큰지의 여부를 판단한다.
검지 전력 Pfm이, Pt2보다 작다고 판단하면(no), 스텝 115(S115)의 판단을 반복하고, Pt2보다 크다고 판단하면(yes), 스텝 116(S116)으로 이행한다.
스텝 116(S116)에서, 제2 정합기(128)의 정합 조건을 충족시키고 있지 않는지(제2 고주파 전원 라인의 임피던스가 소정값이 아닌지)의 여부를 판단한다.
제2 정합기(128)의 정합 조건을, 충족시키고 있다고 판단하면(no), 스텝 116(S116)의 판단을 반복하고, 충족시키고 있지 않다고 판단하면(yes), 스텝 117(S117)에서, 제2 정합기(128)의 정합 동작을 개시한다.
스텝 118(S118)에서, 제2 정합기(128)의 정합 조건을 충족시켰는지(제2 고주파 전원 라인의 임피던스가 소정값인지)의 여부를 판단한다.
제2 정합기(128)의 정합 조건을, 충족시키고 있지 않다고 판단하면(no), 스텝 116(S116)의 판단을 반복하고, 충족시키고 있다고 판단하면(yes), 스텝 119(S119)에서, 제2 정합기(128)의 정합 동작을 종료한다.
스텝 120(S120)에서, RF-ON 신호가 OFF 상태가 되었는지(RF-OFF했는지)의 여부를 판단한다.
RF-ON 신호가, OFF 상태가 아니라(RF-OFF해 있지 않다)고 판단하면, 스텝 116(S116)까지 되돌아가고, OFF 상태라(RF-OFF해 있다)고 판단하면, 스텝 121(S121)에서, 제2 정합기(128)의 VL2 위치를 50％로 되돌린다.
스텝 122(S122)에서, 제2 고주파 전원(127)의 설정 전력 Pfs를 0W로 설정한다.
스텝 123(S123)에서, 제2 고주파 전원 및 정합기의 제어 플로우를 종료한다.
도 11은, 실시예 1에 따른 제어 플로우의 (제2 고주파 전원 및 정합기의 제어 플로우로 한정한) 플로우 차트를 나타내는 도면이다.
스텝 200(S200)에서, 웨이퍼 처리 시의 방전 시퀀스를 개시한다.
스텝 201(S201)에서, 제2 고주파 전원(127)에 설정되는 Pfs값이 Pt2보다 큰지의 여부를 판단한다.
설정 전력 Pfs값이, Pt2보다 작다고 판단하면(no), 스텝 203(S203)에서, VL2 위치를 100％로 이동하고, Pt2보다 크다고 판단하면(yes), 스텝 202(S202)에서, VL2 위치를 50％로 이동한다.
스텝 204(S204)에서, 제2 고주파 전원(127)에 설정 전력 Pfs값을 설정한다.
스텝 205(S205)에서, RF-ON 신호를 OFF 상태로부터 ON 상태로 한다.
스텝 206(S206)에서, 제2 고주파 전원(127)에 의해 검지된 전력 Pfm이 Pt2보다 큰지의 여부를 판단한다.
검지 전력 Pfm이, Pt2보다 작다고 판단하면(no), 스텝 206(S206)의 판단을 반복하고, Pt2보다 크다고 판단하면(yes), 스텝 207(S207)에서, 제2 정합기(128)의 정합 조건을 충족시키고 있지 않는지(제2 고주파 전원 라인의 임피던스가 소정값이 아닌지)의 여부를 판단한다.
제2 정합기(128)의 정합 조건을, 충족시키고 있다고 판단하면(no), 스텝 207(S207)의 판단을 반복하고, 충족시키고 있지 않다고 판단하면(yes), 스텝 208(S208)에서, 제2 정합기(128)의 정합 동작을 개시한다.
스텝 209(S209)에서, 제2 정합기(128)의 정합 조건을 충족시켰는지(제2 고주파 전원 라인의 임피던스가 소정값인지)의 여부를 판단한다.
제2 정합기(128)의 정합 조건을, 충족시키고 있지 않다고 판단하면(no), 스텝 209(S209)의 판단을 반복하고, 충족시키고 있다고 판단하면(yes), 스텝 210(S210)에서, 제2 정합기(128)의 정합 동작을 종료한다.
스텝 211(S211)에서, RF-ON 신호가 OFF 상태가 되었는지(RF-OFF했는지)의 여부를 판단한다.
RF-ON 신호가, OFF 상태가 아니라(RF-OFF해 있지 않다)고 판단하면(no), 스텝 207(S207)까지 되돌아가고, OFF 상태라(RF-OFF해 있다)고 판단하면(yes), 스텝 212(S212)에서, 제2 정합기(128)의 VL2 위치를 소정 위치로 되돌린다.
스텝 213(S213)에서, 제2 고주파 전원(127)의 설정 전력 Pfs를 0W로 설정한다.
스텝 214(S214)에서, 제2 고주파 전원 및 정합기의 제어 플로우를 종료한다.
도 12는, 실시예 2에 따른 제어 플로우의 (제2 고주파 전원 및 정합기의 제어 플로우에 한정한) 플로우 차트를 나타내는 도면이다.
스텝 300(S300)에서, 웨이퍼 처리 시의 방전 시퀀스를 개시한다.
스텝 301(S301)에서, 제2 고주파 전원(127)에 설정되는 Pfs값이 Pt2보다 큰지의 여부를 판단한다.
설정 전력 Pfs값이, Pt2보다 작다고 판단하면(no), 스텝 303(S303)에서, 도 9에 나타내는 VL2 위치 테이블을 참조하여, 제1 고주파 전원(124)의 설정 전력 Pws에 따른 VL2의 설정 위치를 결정한다.
스텝 304(S304)에서, 스텝 303(S303)에서 결정한 VL2 위치로 VL2를 이동하여 스텝 305(S305)로 진행한다.
설정 전력 Pfs값이, Pt2보다 크다고 판단하면(yes), 스텝 302(S302)에서, VL2 위치를 50％로 이동한다.
스텝 305(S305)에서, 제2 고주파 전원(127)에 설정 전력 Pfs값을 설정한다.
스텝 306(S306)에서, RF-ON 신호를 OFF 상태로부터 ON 상태로 한다.
스텝 307(S307)에서, 제2 고주파 전원(127)에 의해 검지된 전력 Pfm이 Pt2보다 큰지의 여부를 판단한다.
검지 전력 Pfm이, Pt2보다 작다고 판단하면(no), 스텝 307(S307)의 판단을 반복하고, Pt2보다 크다고 판단하면(yes), 스텝 308(S308)에서, 제2 정합기(128)의 정합 조건을 충족시키고 있지 않는지(제2 고주파 전원 라인의 임피던스가 소정값이 아닌지)의 여부를 판단한다.
제2 정합기(128)의 정합 조건을, 충족시키고 있다고 판단하면(no), 스텝 308(S308)의 판단을 반복하고, 충족시키고 있지 않다고 판단하면(yes), 스텝 309(S309)에서, 제2 정합기(128)의 정합 동작을 개시한다.
스텝 310(S310)에서, 제2 정합기(128)의 정합 조건을 충족시켰는지(제2 고주파 전원 라인의 임피던스가 소정값인지)의 여부를 판단한다.
제2 정합기(128)의 정합 조건을, 충족시키고 있지 않다고 판단하면(no), 스텝 310(S310)의 판단을 반복하고, 충족시키고 있다고 판단하면(yes), 스텝 311(S311)에서, 제2 정합기(128)의 정합 동작을 종료한다.
스텝 312(S312)에서, RF-ON 신호가 OFF 상태가 되었는지(RF-OFF했는지)의 여부를 판단한다.
RF-ON 신호가, OFF 상태가 아니라(RF-OFF해 있지 않다)고 판단하면(no), 스텝 308(S308)까지 되돌아가고, OFF 상태라(RF-OFF해 있다)고 판단하면(yes), 스텝 313(S313)에서, 제2 정합기(128)의 VL2 위치를 소정 위치로 되돌린다.
스텝 314(S314)에서, 제2 고주파 전원(127)의 설정 전력 Pfs를 0W로 설정한다.
스텝 315(S315)에서, 제2 고주파 전원 및 정합기의 제어 플로우를 종료한다.
도 13은, 실시예 3에 따른 제어 플로우의 (제2 고주파 전원 및 정합기의 제어 플로우에 한정한) 플로우 차트를 나타내는 도면이다.
스텝 400(S400)에서, 웨이퍼 처리 시의 방전 시퀀스를 개시한다.
스텝 401(S401)에서, 제2 고주파 전원(127)에 설정되는 Pfs값이 0W보다 큰지의 여부를 판단한다.
설정 전력 Pfs값이 0W라고 판단하면(no), 스텝 403(S403)에서, 릴레이(140)를 도통 상태로부터 비도통 상태로 하여 스텝 414(S414)로 진행한다.
스텝 414(S414)에서, RF-ON 신호가 OFF 상태가 되었는지(RF-OFF했는지)의 여부를 판단한다.
RF-ON 신호가, OFF 상태가 아니라(RF-OFF해 있지 않다)고 판단하면(no), 스텝 414(S414)를 반복하고, OFF 상태라(RF-OFF해 있다)고 판단하면(yes), 스텝 415(S415)에서, 릴레이(140)를 비도통 상태로부터 도통 상태로 하여 스텝 416(S416)으로 진행한다.
한편, 스텝 401(S401)에서, 설정 전력 Pfs값이 0W보다 크다고 판단하면(yes), 스텝 402(S402)에서, VL2 위치를 50％로 이동한다.
스텝 404(S404)에서, 제2 고주파 전원(127)에 설정 전력 Pfs값을 설정한다.
스텝 405(S405)에서, RF-ON 신호를 OFF 상태로부터 ON 상태로 한다.
스텝 406(S406)에서, 제2 고주파 전원(127)에 의해 검지된 전력 Pfm이 Pt2보다 큰지의 여부를 판단한다.
검지 전력 Pfm이, Pt2보다 작다고 판단하면(no), 스텝 406(S406)의 판단을 반복하고, Pt2보다 크다고 판단하면(yes), 스텝 407(S407)에서, 제2 정합기(128)의 정합 조건을 충족시키고 있지 않는지(제2 고주파 전원 라인의 임피던스가 소정값이 아닌지)의 여부를 판단한다.
제2 정합기(128)의 정합 조건을, 충족시키고 있다고 판단하면(no), 스텝 407(S407)의 판단을 반복하고, 충족시키고 있지 않다고 판단하면(yes), 스텝 408(S408)에서, 제2 정합기(128)의 정합 동작을 개시한다.
스텝 409(S409)에서, 제2 정합기(128)의 정합 조건을 충족시켰는지(제2 고주파 전원 라인의 임피던스가 소정값인지)의 여부를 판단한다.
제2 정합기(128)의 정합 조건을, 충족시키고 있지 않다고 판단하면(no), 스텝 409(S409)의 판단을 반복하고, 충족시키고 있다고 판단하면(yes), 스텝 410(S410)에서, 제2 정합기(128)의 정합 동작을 종료한다.
스텝 411(S411)에서, RF-ON 신호가 OFF 상태가 되었는지(RF-OFF했는지)의 여부를 판단한다.
RF-ON 신호가, OFF 상태가 아니라(RF-OFF해 있지 않다)고 판단하면(no), 스텝 407(S407)까지 되돌아가고, OFF 상태라(RF-OFF해 있다)고 판단하면(yes), 스텝 412(S412)에서, 제2 정합기(128)의 VL2 위치를 50％로 되돌린다.
스텝 413(S413)에서, 제2 고주파 전원(127)의 설정 전력 Pfs를 0W로 설정한다.
스텝 416(S416)에서, 제2 고주파 전원 및 정합기의 제어 플로우를 종료한다.
이상, 실시예 1∼3에 있어서, 제1 고주파 전원(124)으로부터 도전체막(111)에 고주파 전압을 인가(印加)하고, 제2 고주파 전원(127)으로부터 도체 링(132)에 고주파 전압을 인가했을 경우의 발명에 대해서 설명했지만, 기재(131)의 내부에서 도전체막이 기재(131)의 중심부와 기재(131)의 외주부로 분할되어, 제1 고주파 전원(124)으로부터 기재(131)의 중심부에 배치된 도전체막에 고주파 전압이 인가되며, 또한 제2 고주파 전원(127)으로부터 기재(131)의 외주부에 배치된 도전체막에 고주파 전압이 인가될 경우에도, 실시예 1∼3으로서 설명한 본 발명을 적용 가능하다.
101: 진공 용기 102: 샤워 플레이트
103: 유전체 창 104: 처리실
105: 도파관 106: 전계 발생용 전원
107: 자장 발생 코일 108: 시료대
109: 웨이퍼 110: 진공 배기구
111: 도전체막 112: 접지
113: 서셉터 116: 플라스마
124: 제1 고주파 전원 125: 고주파 필터
126: 직류 전원 127: 제2 고주파 전원
128: 제2 정합기 129: 제1 정합기
131: 기재 132: 도체 링
140: 릴레이 150: 조작부
160: 제어부

Claims (8)

  1. 시료가 플라스마 처리되는 처리실과, 제1 전극과 상기 제1 전극의 외측에 배치된 제2 전극을 구비하여 상기 시료가 재치(載置)되는 시료대와, 제1 정합기 및 제1 전송로를 통해 상기 제1 전극에 제1 고주파 전력을 공급하는 제1 고주파 전원과, 제2 정합기 및 제2 전송로를 통해 상기 제2 전극에 제2 고주파 전력을 공급하는 제2 고주파 전원을 구비하는 플라스마 처리 장치에 있어서,
    상기 제1 고주파 전원, 상기 제2 고주파 전원, 상기 제1 정합기 및 상기 제2 정합기를 제어하는 제어 장치를 구비하고,
    상기 제1 고주파 전력이 상기 제1 전극에 공급되는 경우, 상기 제2 정합기의 프리셋값은, 상기 제2 전송로의 임피던스가 상기 제1 전송로의 임피던스보다 크게 되는 프리셋값인 것을 특징으로 하는 플라스마 처리 장치.
  2. 제1항에 있어서,
    상기 제2 정합기의 프리셋값은, 상기 제1 고주파 전력의 설정 전력값을 기초로 구해진 프리셋값인 것을 특징으로 하는 플라스마 처리 장치.
  3. 시료가 플라스마 처리되는 처리실과, 제1 전극과 상기 제1 전극의 외측에 배치된 제2 전극을 구비하여 상기 시료가 재치되는 시료대와, 제1 정합기 및 제1 전송로를 통해 상기 제1 전극에 제1 고주파 전력을 공급하는 제1 고주파 전원과, 릴레이, 제2 정합기 및 제2 전송로를 통해 상기 제2 전극에 제2 고주파 전력을 공급하는 제2 고주파 전원을 구비하는 플라스마 처리 장치에 있어서,
    상기 제1 고주파 전원, 상기 제2 고주파 전원, 상기 제1 정합기, 상기 제2 정합기 및 상기 릴레이를 제어하는 제어 장치를 구비하고,
    상기 제어 장치에 의해, 상기 제2 고주파 전원의 설정 전력이 0으로 설정되어 상기 릴레이가 비도통 상태로 되는 것을 특징으로 하는 플라스마 처리 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 시료대는, 플라스마에 노출되지 않도록 측면을 커버하는 유전체제 커버를 더 구비하고,
    상기 제2 전극은, 상기 유전체제 커버의 내부에 배치되어 있는 것을 특징으로 하는 플라스마 처리 장치.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은, 상기 시료대의 기재(基材)의 내부에 배치되어 있는 것을 특징으로 하는 플라스마 처리 장치.
  6. 시료가 플라스마 처리되는 처리실과, 제1 전극과 상기 제1 전극의 외측에 배치된 제2 전극을 구비하여 상기 시료가 재치되는 시료대와, 제1 정합기 및 제1 전송로를 통해 상기 제1 전극에 제1 고주파 전력을 공급하는 제1 고주파 전원과, 제2 정합기 및 제2 전송로를 통해 상기 제2 전극에 제2 고주파 전력을 공급하는 제2 고주파 전원을 구비하는 플라스마 처리 장치를 이용하여 상기 시료를 플라스마 처리하는 플라스마 처리 방법에 있어서,
    상기 제2 전송로의 임피던스가 상기 제1 전송로의 임피던스보다 크게 되는 프리셋값을 상기 제2 정합기의 프리셋값으로서 설정하고 상기 제1 고주파 전력을 상기 제1 전극에 공급하는 것을 특징으로 하는 플라스마 처리 방법.
  7. 제6항에 있어서,
    상기 시료대는, 플라스마에 노출되지 않도록 측면을 커버하는 유전체제 커버를 더 구비하고,
    상기 제2 전극은, 상기 유전체제 커버의 내부에 배치되어 있는 것을 특징으로 하는 플라스마 처리 방법.
  8. 제6항에 있어서,
    상기 제1 전극 및 상기 제2 전극은, 상기 시료대의 기재의 내부에 배치되어 있는 것을 특징으로 하는 플라스마 처리 방법.
KR1020217001572A 2020-02-07 2020-02-07 플라스마 처리 장치 및 플라스마 처리 방법 KR102501531B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/004764 WO2021157051A1 (ja) 2020-02-07 2020-02-07 プラズマ処理装置及びプラズマ処理方法

Publications (2)

Publication Number Publication Date
KR20210102178A KR20210102178A (ko) 2021-08-19
KR102501531B1 true KR102501531B1 (ko) 2023-02-21

Family

ID=77199497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217001572A KR102501531B1 (ko) 2020-02-07 2020-02-07 플라스마 처리 장치 및 플라스마 처리 방법

Country Status (6)

Country Link
US (1) US20220367156A1 (ko)
JP (1) JP7085031B2 (ko)
KR (1) KR102501531B1 (ko)
CN (1) CN115004863A (ko)
TW (1) TWI784401B (ko)
WO (1) WO2021157051A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230020280A (ko) 2021-08-03 2023-02-10 주식회사 엘지에너지솔루션 배터리 검사 장치 및 배터리 검사 시스템

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0896992A (ja) * 1994-09-22 1996-04-12 Nissin Electric Co Ltd プラズマ処理装置の運転方法
JP4899863B2 (ja) * 2004-05-28 2012-03-21 コニカミノルタホールディングス株式会社 薄膜形成装置及び薄膜形成方法
JP4704087B2 (ja) * 2005-03-31 2011-06-15 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
JP2010238881A (ja) * 2009-03-31 2010-10-21 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法
JP6488150B2 (ja) * 2015-02-27 2019-03-20 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
EP3091559A1 (en) * 2015-05-05 2016-11-09 TRUMPF Huettinger Sp. Z o. o. Plasma impedance matching unit, system for supplying rf power to a plasma load, and method of supplying rf power to a plasma load
JP6539113B2 (ja) * 2015-05-28 2019-07-03 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
US10297422B2 (en) * 2015-11-04 2019-05-21 Lam Research Corporation Systems and methods for calibrating conversion models and performing position conversions of variable capacitors in match networks of plasma processing systems
WO2019229784A1 (ja) * 2018-05-28 2019-12-05 株式会社日立ハイテクノロジーズ プラズマ処理装置
CN114503238A (zh) * 2019-08-28 2022-05-13 应用材料公司 进行调谐以改善等离子稳定性的方法

Also Published As

Publication number Publication date
TWI784401B (zh) 2022-11-21
US20220367156A1 (en) 2022-11-17
JPWO2021157051A1 (ko) 2021-08-12
CN115004863A (zh) 2022-09-02
WO2021157051A1 (ja) 2021-08-12
JP7085031B2 (ja) 2022-06-15
KR20210102178A (ko) 2021-08-19
TW202131381A (zh) 2021-08-16

Similar Documents

Publication Publication Date Title
US11842885B2 (en) Plasma processing apparatus and plasma processing method
KR102570642B1 (ko) 에지-국부화된 이온 궤적 제어 및 플라즈마 동작을 통한 선단 에지 시스 및 웨이퍼 프로파일 튜닝
US6388382B1 (en) Plasma processing apparatus and method
KR100274757B1 (ko) 플라즈마 처리장치 및 플라즈마 처리방법
US11145490B2 (en) Plasma processing method
CN110880443B (zh) 等离子处理装置
KR20190035577A (ko) 플라즈마 처리 장치
CN111868895B (zh) 基板处理装置、半导体装置的制造方法及静电屏蔽罩
KR20180054495A (ko) 이중 주파수 표면파 플라즈마 소스
JP6808782B2 (ja) プラズマ処理装置およびプラズマ処理方法
KR102501531B1 (ko) 플라스마 처리 장치 및 플라스마 처리 방법
KR102207755B1 (ko) 플라스마 처리 장치
EP1144717A1 (en) Enhanced plasma mode, method, and system for plasma immersion ion implantation
JP7102252B2 (ja) プラズマ処理装置
US20220157576A1 (en) Plasma processing apparatus
JP7509997B2 (ja) プラズマ処理装置
JP7071008B2 (ja) プラズマ処理装置およびプラズマ処理方法
KR100391180B1 (ko) 기재표면의 플라즈마 화학처리 방법 및 장치
US20240222085A1 (en) Plasma processing method and plasma processing apparatus including applying a voltage to a lower electrode in a substrate support with a gas supplied into a chamber

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant