KR102488068B1 - 광원부 및 이를 포함하는 표시장치 - Google Patents

광원부 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR102488068B1
KR102488068B1 KR1020180121949A KR20180121949A KR102488068B1 KR 102488068 B1 KR102488068 B1 KR 102488068B1 KR 1020180121949 A KR1020180121949 A KR 1020180121949A KR 20180121949 A KR20180121949 A KR 20180121949A KR 102488068 B1 KR102488068 B1 KR 102488068B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting element
electrode
conductive layer
layer
Prior art date
Application number
KR1020180121949A
Other languages
English (en)
Other versions
KR20200042057A (ko
Inventor
김덕성
권정현
김동윤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180121949A priority Critical patent/KR102488068B1/ko
Priority to CN201980067665.5A priority patent/CN112868100A/zh
Priority to PCT/KR2019/004113 priority patent/WO2020075933A1/ko
Priority to US17/281,227 priority patent/US11984434B2/en
Publication of KR20200042057A publication Critical patent/KR20200042057A/ko
Application granted granted Critical
Publication of KR102488068B1 publication Critical patent/KR102488068B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 광원부 및 표시 패널을 포함할 수 있다. 광원부는 베이스 기판, 상기 베이스 기판 위에 배치되며, 배선을 포함하는 회로층, 상기 회로층을 커버하는 절연층, 제1 전극, 제2 전극, 및 발광부를 포함하는 발광 소자부들, 및 상기 절연층 위에 배치되고, 상기 제1 전극 및 상기 제2 전극 중 어느 하나와 전기적으로 연결되며 상기 배선의 적어도 일부를 커버하는 도전층을 포함할 수 있다.

Description

광원부 및 이를 포함하는 표시장치 {LIGHT UNIT AND DISPLAY DEVICE COMPRISING THE SAME}
본 발명은 방열 특성 및 반사 특성이 향상된 광원부 및 이를 포함하는 표시 장치에 관한 것이다.
수광형 표시 장치는 화면을 표시하는 표시 패널 및 표시 패널에 광을 제공하는 백라이트 유닛을 포함한다. 백라이트 유닛은 광원을 포함할 수 있다. 백라이트 유닛은　광원의 위치에 따라 직하형 백라이트 유닛 또는 에지형 백라이트 유닛으로 구분될 수 있다. 광원은 고색 재현성, 고속 응답, 및 저소비 전력 등의 장점을 가지고 있으나, 광원은 열에 취약할 수 있다. 따라서, 광원에서 발생한 열을 방열시키는 것은 광원의 성능 저하를 방지하는 중요한 요소 중 하나일 수 있다.
본 발명은 방열 특성 및 반사 특성이 향상된 광원부 및 이를 포함하는 표시 장치를 제공하는데 목적이 있다.
본 발명의 일 실시예에 따른 표시 장치는 표시 패널 및 상기 표시 패널로 광을 제공하는 광원부를 포함할 수 있다. 상기 광원부는 베이스 기판, 상기 베이스 기판 위에 배치되며, 배선 및 트랜지스터를 포함하는 회로층, 상기 회로층을 커버하는 절연층, 상기 배선 및 상기 트랜지스터와 전기적으로 연결되고, 제1 전극, 제2 전극, 및 발광부를 포함하는 발광 소자부, 및 상기 절연층 위에 배치되고, 상기 제1 전극 및 상기 제2 전극 중 어느 하나와 전기적으로 연결되며 상기 배선 및 상기 트랜지스터의 적어도 일부를 커버하는 도전층을 포함할 수 있다.
상기 제1 전극은 상기 배선과 전기적으로 연결되고, 상기 제2 전극은 상기 트랜지스터와 전기적으로 연결될 수 있다.
상기 도전층은 상기 제1 전극 및 상기 배선과 전기적으로 연결되어, 상기 도전층 및 상기 배선은 전원 전압을 수신할 수 있다.
상기 발광 소자부는 복수로 제공되고, 상기 도전층은 상기 발광 소자부들 각각의 상기 제1 전극과 전기적으로 연결될 수 있다.
상기 발광 소자부 및 상기 도전층 각각은 복수로 제공되고, 상기 도전층들은 상기 발광 소자부들과 일대일 대응되어 전기적으로 연결될 수 있다.
상기 발광 소자부는 복수로 제공되고, 상기 발광 소자부들은 제1 발광 소자부 및 상기 제1 발광 소자부에 직렬로 연결된 제2 발광 소자부를 포함하고, 상기 도전층은 상기 제1 발광 소자부의 상기 제1 전극 및 상기 제2 발광 소자부의 상기 제2 전극에 연결될 수 있다.
상기 발광 소자부는 상기 발광부를 커버하는 파장 변환부를 더 포함할 수 있다.
상기 발광부는 청색광을 제공하고, 상기 파장 변환부는 제1 파장 변환 물질 및 제2 파장 변환 물질을 포함할 수 있다.
상기 광원부는 상기 파장 변환부 및 상기 도전층을 모두 커버하는 캡핑층을 더 포함할 수 있다.
상기 광원부는 상기 파장 변환부를 커버하는 캡핑층을 더 포함할 수 있다.
상기 광원부는 상기 절연층과 상기 도전층 사이에 배치된 두께 조절층을 더 포함하고, 상기 두께 조절층은 상기 배선 및 상기 트랜지스터의 적어도 일부를 커버할 수 있다.
상기 두께 조절층은 유기물을 포함할 수 있다.
상기 표시 패널 아래에 배치된 도광판을 더 포함하고, 상기 광원부는 상기 도광판의 측면과 마주하여 배치될 수 있다.
상기 표시 패널은 영상을 표시하는 액티브 영역을 포함하고, 상기 광원부는 상기 표시 패널의 상기 액티브 영역 아래에 배치될 수 있다.
상기 도전층은 알루미늄을 포함할 수 있다.
상기 베이스 기판은 글라스 기판일 수 있다.
본 발명의 일 실시예에 따른 광원부는 베이스 기판, 상기 베이스 기판 위에 배치되며, 배선을 포함하는 회로층, 상기 회로층을 커버하는 절연층, 제1 전극, 제2 전극, 및 발광부를 포함하는 발광 소자부들, 및 상기 절연층 위에 배치되고, 상기 제1 전극 및 상기 제2 전극 중 어느 하나와 전기적으로 연결되며 상기 배선의 적어도 일부를 커버하는 도전층을 포함할 수 있다.
상기 제1 전극은 상기 배선과 전기적으로 연결되고, 상기 도전층은 상기 상기 발광 소자부들 각각의 상기 제1 전극과 연결될 수 있다.
상기 발광 소자부들 중 제1 발광 소자부 및 제2 발광 소자부는 서로 직렬로 연결되고, 상기 도전층은 상기 제1 발광 소자부의 상기 제2 전극과 상기 제2 발광 소자부의 상기 제1 전극과 전기적으로 연결될 수 있다.
상기 도전층은 복수로 제공되고, 상기 도전층들 각각은 상기 발광 소자부들 각각과 일대일 대응하여 전기적으로 연결될 수 있다.
본 발명에 따른 표시 장치는 베이스 기판, 베이스 기판 위에 배치된 회로층, 회로층과 연결된 발광 소자부, 및 발광 소자부와 전기적으로 연결되며 회로층의 적어도 일부를 커버하는 도전층을 포함한다. 도전층은 발광 소자부와 연결되어, 발광 소자부에서 발생된 열을 전달하여 외부로 배출시킬 수 있다. 따라서, 발광 소자부가 열에 의해 열화되는 현상이 방지될 수 있고, 그 결과, 발광 소자부의 신뢰성이 향상될 수 있다. 또한, 도전층은 회로층의 적어도 일부를 커버하기 때문에, 도전층을 향해 입사된 광을 반사하여 표시 패널로 광 경로를 변경시킬 수 있다. 따라서, 광원부의 광 효율이 향상될 수 있다. 또한, 도전층이 반사필름의 역할을 하기 때문에, 반사 필름을 생략할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 3은 표시 장치의 일부 구성을 도시한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 5는 본 발명의 일 실시예에 따른 광원부의 등가 회로도이다.
도 6은 본 발명의 일 실시예에 따른 광원부의 등가회로도이다.
도 7a는 본 발명의 일 실시예에 따른 광원부의 일부 구성을 도시한 단면도이다.
도 7b는 본 발명의 일 실시예에 따른 광원부의 일부 구성을 도시한 단면도이다.
도 8은 본 발명의 일 실시예에 따른 광원부의 일부 구성을 도시한 단면도이다.
도 9는 본 발명의 일 실시예에 따른 광원부의 평면도이다.
도 10은 본 발명의 일 실시예에 따른 광원부의 평면도이다.
도 11은 본 발명의 일 실시예에 따른 발광 소자부들의 등가회로도이다. 도 12a는 본 발명의 일 실시예에 따른 광원부의 일부를 도시한 평면도이다.
도 12b는 본 발명의 일 실시예에 따른 광원부의 일부를 도시한 평면도이다.
도 12c는 본 발명의 일 실시예에 따른 광원부의 일부를 도시한 평면도이다.
도 13은 본 발명의 일 실시예에 따른 광원부의 평면도이다.
도 14는 본 발명의 일 실시예에 따른 발광 소자부들의 등가회로도이다.
도 15a는 본 발명의 일 실시예에 따른 광원부의 일부를 도시한 평면도이다.
도 15b는 본 발명의 일 실시예에 따른 광원부의 일부를 도시한 평면도이다.
도 16은 본 발명의 일 실시예에 따른 광원부의 평면도이다.
도 17은 본 발명의 일 실시예에 따른 광원부의 평면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의될 수 있다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서 내에서 두 구성이 "연결 된다"는 것의 의미는 두 구성이 직접 접촉하여 연결되는 것뿐만 아니라, 두 구성이 다른 구성을 사이에 두고 연결되는 것도 포함할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(DD)의 사시도이다.
도 1을 참조하면, 표시 장치(DD)는 표시 영역(IS)을 통해 이미지를 표시 할 수 있다. 도 1에서는 표시 영역(IS)이 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)이 정의하는 면에 제공된 것을 예시적으로 도시하였다. 하지만, 본 발명의 다른 일 실시예에서 표시 장치의 표시 영역은 휘어진 면에 제공될 수 있다.
표시 장치(DD)의 두께 방향은 제3 방향(DR3)이 지시한다. 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 본 명세서 내에서 "평면 상에서 보았을 때"의 의미는 제3 방향(DR3)에서 바라보는 경우를 의미할 수 있다. 또한, "두께 방향"은 제3 방향(DR3)을 의미할 수 있다.
도 1에서는 표시 장치(DD)가 텔레비전인 것을 예시적으로 도시하였다. 하지만, 표시 장치(DD)는 모니터, 또는 외부 광고판과 같은 대형 전자장치를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션 유닛, 게임기, 스마트폰, 태블릿, 및 카메라와 같은 중소형 전자 장치 등에 사용될 수도 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치(DD)의 분해 사시도이다. 도 3은 표시 장치의 일부 구성을 도시한 단면도이다.
도 2 및 도 3을 참조하면, 표시 장치(DD)는 표시 패널(100), 광원부(200), 광학 필름(300), 상부 보호 부재(410), 및 하부 보호 부재(420)를 포함할 수 있다.
표시 패널(100)은 전기적 신호를 수신하여 영상을 표시한다. 사용자는 표시 패널(100)이 제공하는 영상을 통해 정보를 수신한다. 표시 패널(100)은 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의되는 평면과 평행한 표시 영역(IS)을 포함한다. 표시 영역(IS)은 액티브 영역(AA) 및 주변 영역(NAA)으로 구분될 수 있다. 표시 패널(100)은 액티브 영역(AA)에서 제3 방향(DR3)을 향해 영상을 표시한다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다. 표시 패널(100)은 액티브 영역(AA)에 배치된 복수의 화소들(PX)을 포함한다.
주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 본 실시예에서, 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 화소들(PX)에 전기적 신호를 제공하는 각종 구동 회로나 외부로부터 전기적 신호들을 수신하기 위한 패드들이 배치될 수 있다.
도 3에는 표시 패널(100) 중 일 화소(PX, 이하 화소)가 배치된 영역의 단면도를 예시적으로 도시하였다. 이하, 도 3을 참조하여 표시 패널(100)에 대해 설명한다.
표시 패널(100)은 제1 기판(110), 제2 기판(120), 및 액정층(LCL)을 포함할 수 있다.
제1 기판(110)은 제1 베이스 기판(BS1), 화소 트랜지스터(TR), 화소 전극(PE), 및 복수의 절연층들(L1, L2, L3)을 포함할 수 있다.
제2 기판(120)은 제2 베이스 기판(BS2), 공통 전극(CE), 평탄화층(OCL), 및 차광부(BM)를 포함할 수 있다.
제1 베이스 기판(BS1) 및 제2 베이스 기판(BS2)은 절연 물질을 포함할 수 있다. 예를 들어, 제1 베이스 기판(BS1) 및 제2 베이스 기판(BS2)은 실리콘 기판, 플라스틱 기판, 절연 필름, 적층 구조체, 또는 유리 기판일 수 있다. 상기 적층 구조체는 복수의 절연층들을 포함할 수 있다.
화소(PX)는 화소 트랜지스터(TR), 및 화소 전극(PE)을 포함할 수 있다. 화소 트랜지스터(TR)는 제어 전극(CNE), 입력 전극(IE), 출력 전극(OE), 및 반도체 패턴(SP)을 포함할 수 있다.
제어 전극(CNE)은 제1 베이스 기판(BS1) 위에 배치될 수 있다. 제어 전극(CNE)은 도전 물질을 포함할 수 있다. 예를 들어, 상기 도전 물질은 금속 물질일 수 있고, 상기 금속 물질은 예컨대, 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다.
제1 절연층(L1)은 제1 베이스 기판(BS1) 위에 배치되며, 제어 전극(CNE)을 커버할 수 있다. 즉, 제어 전극(CNE)은 제1 절연층(L1)과 제1 베이스 기판(BS1) 사이에 배치될 수 있다.
제1 절연층(L1) 위에는 반도체 패턴(SP)이 배치될 수 있다. 단면상에서 반도체 패턴(SP)은 제1 절연층(L1)을 사이에 두고 제어 전극(CNE)과 이격되어 배치될 수 있다.
반도체 패턴(SP)은 반도체 물질을 포함할 수 있다. 상기 반도체 물질은 예를 들어, 비정질 실리콘, 다결정 실리콘, 단결정 실리콘, 산화물 반도체, 및 화합물 반도체 중 적어도 어느 하나를 포함할 수 있다. 또한, 화소(PX)는 복수의 트랜지스터들을 포함할 수 있고, 트랜지스터들 각각은 동일하거나 동일하거나 상이한 반도체 물질을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
반도체 패턴(SP) 위에는 입력 전극(IE) 및 출력 전극(OE)이 배치될 수 있다.
제2 절연층(L2)은 제1 절연층(L1) 위에 배치되며, 반도체 패턴(SP), 입력 전극(IE), 및 출력 전극(OE)을 커버할 수 있다. 즉, 제1 절연층(L1)과 제2 절연층(L2) 사이에는 반도체 패턴(SP), 입력 전극(IE), 및 출력 전극(OE)이 배치될 수 있다.
제2 절연층(L2) 위에는 제3 절연층(L3)이 배치될 수 있다. 제3 절연층(L3)은 컬러 필터일 수 있다. 예를 들어, 제3 절연층(L3)이 적색 컬러 필터인 경우, 제3 절연층(L3)은 적색 파장 영역의 광을 투과시키고, 다른 파장 영역의 광은 차단시킬 수 있다.
도 3에서는 제3 절연층(L3)이 컬러 필터인 경우를 예로 들어 설명하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 본 발명의 다른 일 실시예에서, 제3 절연층(L3)은 평탄면을 제공하는 투명한 절연층일 수 있고, 컬러 필터는 제2 베이스 기판(BS2)에 배치될 수 있다. 또한, 본 발명의 다른 일 실시예에서, 컬러 필터는 파장 변환층으로 치환될 수 있다. 파장 변환층은 퀀텀닷 및/또는 퀀텀로드 등을 포함할 수 있다.
또한, 도 3에 도시되지 않았으나, 제3 절연층(L3)을 커버하는 캡핑층이 더 제공될 수도 있다. 상기 캡핑층은 무기물을 포함할 수 있으며, 예를 들어, 실리콘 질화물 또는 실리콘 산화물을 포함할 수 있다. 상기 캡핑층은 제3 절연층(L3)을 커버하여 제3 절연층(L3)을 보호하는 기능을 할 수 있다. 또한, 상기 캡핑층에는 제3 절연층(L3)에서 발생된 가스가 방출될 수 있는 개구부(미도시)가 제공될 수도 있다.
화소 전극(PE)은 화소 트랜지스터(TR)와 전기적으로 연결될 수 있다. 제2 절연층(L2) 및 제3 절연층(L3)에는 컨택홀(CNT)이 정의된다. 컨택홀(CNT)은 제2 절연층(L2) 및 제3 절연층(L3)의 일부분을 제거하여 제공될 수 있다. 컨택홀(CNT)은 제2 절연층(L2) 및 제3 절연층(L3) 아래에 배치된 구성을 노출시킬 수 있다. 예를 들어, 컨택홀(CNT)은 출력 전극(OE)을 노출시킬 수 있다. 화소 전극(PE)은 컨택홀(CNT)에 의해 노출된 출력 전극(OE)과 전기적으로 연결될 수 있다. 화소 전극(PE)은 출력 전극(OE)과 직접 접촉하여 전기적으로 연결될 수도 있고, 화소 전극(PE)과 출력 전극(OE) 사이에 배치된 도전성 부재에 의해 간접적으로 연결될 수도 있다.
화소 전극(PE) 위에는 액정층(LCL)이 배치될 수 있다. 액정층(LCL)은 복수의 액정 분자들(LC)을 포함할 수 있다. 액정 분자들(LC)은 공통 전극(CE)과 화소 전극(PE) 사이에 형성된 전계에 따라 배열이 변화될 수 있다. 화소 전극(PE)은 공통 전극(CE) 및 액정층(LCL)과 함께 액정 커패시터(Clc)를 구성한다. 액정 커패시터(Clc)는 화소 전극(PE)과 공통 전극(CE) 사이에 형성된 전계로 액정층(LCL)의 배향을 제어하여 액정층(LCL)의 투과율을 제어할 수 있다. 화소(PX)는 액정층(LCL)의 투과율에 대응하는 광을 표시한다.
액정층(LCL) 위에는 제2 베이스 기판(BS2)이 배치될 수 있다. 제2 베이스 기판(BS2)의 제1 베이스 기판(BS1)과 마주하는 일 면에는 차광부(BM)가 배치될 수 있다. 차광부(BM)는 평면 상에서 화소 트랜지스터(TR)와 중첩할 수 있다.
차광부(BM)에 의해 커버된 영역은 차광 영역(NPA)으로 정의될 수 있고, 차광부(BM)에 의해 커버되지 않은 영역은 발광 영역(PA)으로 정의될 수 있다. 액정층(LCL)을 통과한 광은 발광 영역(PA)을 통해 제2 베이스 기판(BS2) 외부로 방출될 수 있다.
제2 베이스 기판(BS2)의 제1 베이스 기판(BS1)과 마주하는 일 면에는 차광부(BM)를 커버하는 평탄화층(OCL)이 배치될 수 있다. 평탄화층(OCL)은 유기물을 포함할 수 있다. 일 실시예에 따른 표시 패널(100)에 있어서, 평탄화층(OCL)은 생략될 수도 있다.
평탄화층(OCL) 위에는 공통 전극(CE)이 배치될 수 있다. 공통 전극(CE)은 화소 전극(PE)과 전계를 형성한다. 본 실시예에서 공통 전극(CE)은 제2 베이스 기판(BS2)의 배면에 배치되어 복수의 화소들과 중첩하는 일체의 형상으로 제공될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 공통 전극(CE)은 복수의 패턴들로 제공되어 화소 영역들마다 제공될 수도 있다. 또는, 공통 전극(CE)은 제1 베이스 기판(BS1) 상에 배치되어 제1 기판(110)을 구성할 수도 있다.
한편, 본 실시예에서 화소 전극(PE)은 슬릿 등이 형성되지 않은 형상으로 도시되었으나, 본 발명의 일 실시예에 따른 표시 패널(100)에 있어서, 공통 전극(CE)과 화소 전극(PE) 중 적어도 어느 하나는 복수의 슬릿들을 포함하는 형상을 가질 수도 있다.
다시, 도 2를 참조하면, 표시 패널(100) 아래에는 광원부(200)가 배치될 수 있다. 예를 들어, 광원부(200)는 표시 패널(100)의 액티브 영역(AA) 아래에 배치될 수 있다. 광원부(200)는 표시 패널(100)과 마주하며 표시 패널(100)로 광을 제공할 수 있다.
표시 패널(100)은 제공된 광을 기초로 각 화소들(PX)의 투과율들을 각각 제어하여 영상을 구현한다. 본 실시예에서, 표시 패널(100)은 광 투과형 표시 패널일 수 있다.
광원부(200)는 회로 기판(210) 및 발광 소자부들(220)을 포함할 수 있다. 회로 기판(210)은 표시 패널(100) 아래에 배치될 수 있다. 회로 기판(210)은 표시 패널(100)과 마주하는 플레이트 형상을 가질 수 있다. 도시되지 않았으나, 회로 기판(210)은 베이스 기판 및 베이스 기판 상에 실장된 회로 배선들을 포함할 수 있다. 회로 배선들은 외부로부터 전기적 신호를 수신하여 발광 소자부들(220)에 전달하거나, 발광 소자부들(220)을 전기적으로 연결할 수 있다.
발광 소자부들(220) 각각은 광을 생성한다. 발광 소자부들(220)은 회로 기판(210)에 배치되어 회로 기판(210)에 전기적으로 연결될 수 있다. 발광 소자부들(220)은 서로 이격되어 배열될 수 있다. 본 실시예에서, 발광 소자부들(220)은 제1 방향(DR1) 및 제2 방향(DR2)을 따라 나란히 배열될 수 있다.
발광 소자부들(220)은 회로 기판(210)과 표시 패널(100) 사이에 배치되어, 표시 패널(100)로 광을 제공할 수 있다. 본 발명의 일 실시예에서, 광원부(200)는 직하형 광원부로 명칭될 수 있다.
광학 필름(300)은 표시 패널(100)과 광원부(200) 사이에 배치될 수 있다. 광학 필름(300)은 광원부(200)로부터 표시 패널(100)로 제공되는 광의 효율을 향상시키거나, 상기 광이 표시 패널(100) 전면에 균일하게 도달되도록 광 균일도를 향상시킬 수 있다. 광학 필름(300)은 단일의 시트나 복수의 시트들을 포함할 수 있다. 예를 들어, 광학 필름(300)은 렌티큘러 시트, 프리즘 시트, 및 산란 시트 중 적어도 어느 하나를 포함할 수 있다. 한편, 본 발명의 일 실시예에 따른 표시 장치(DD)에 있어서, 광학 필름(300)은 생략될 수도 있다.
상부 보호 부재(410)는 표시 패널(100) 상에 배치되어 표시 패널(100)을 커버한다. 상부 보호 부재(410)는 표시 패널(100)의 적어도 일부를 노출시키는 소정의 개구부(410-OP)를 포함할 수 있다. 개구부(410-OP)는 표시 패널(100)의 액티브 영역(AA)을 노출시킬 수 있다. 액티브 영역(AA)에 표시되는 영상은 개구부(410-OP)를 통해 외부에 시인될 수 있다. 한편, 본 발명의 일 실시예에 따른 표시 장치(DD)는 개구부(410-OP)에 배치된 투명 보호 부재를 더 포함할 수 있다. 또는, 본 발명의 일 실시예에 따른 상부 보호 부재(410)는 광학적으로 투명하게 제공될 수 있다. 이때, 개구부(410-OP)는 생략될 수도 있다. 또는, 본 발명의 일 실시예에서 표시 장치(DD)는 상부 보호 부재(410)를 포함하지 않을 수도 있다.
하부 보호 부재(420)는 상부 보호 부재(410)와 결합하여 표시 패널(100) 및 광원부(200)를 보호할 수 있다. 하부 보호 부재(420)는 바닥부 및 측벽부를 포함할 수 있다. 바닥부는 표시 패널(100)의 면적 이상의 면적을 가질 수 있다. 표시 패널(100) 및 광원부(200)는 상부 보호 부재(410) 및 하부 보호 부재(420)에 의해 정의된 내부 공간에 수용되어 외부 충격으로부터 보호될 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 장치(DD-1)의 분해 사시도이다. 도 4를 설명함에 있어서, 도 2 에서 설명된 구성요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 4를 참조하면, 표시 장치(DD-1)는 표시 패널(100), 광원부(200-1), 광학 필름(300), 상부 보호 부재(410), 하부 보호 부재(420) 및 도광판(500)을 포함할 수 있다.
도광판(500)은 표시 패널(100)과 평행한 플레이트 형상을 가질 수 있다. 도광판(500)의 상면은 표시 패널(100)을 향하는 면일 수 있다. 도광판(500)은 광원부(200-1)로부터 광을 수신하여 표시 패널(100)에 제공한다. 도광판(500)은 광원부(200-1)로부터 출사되는 광의 경로를 제어하여 표시 패널(100)의 전면에 제공되도록 한다.
광원부(200-1)는 도광판(500)의 측면과 마주하여 배치된다. 광원부(200-1)는 도광판(500)의 측면으로 광을 제공할 수 있다.
광원부(200-1)는 회로 기판(210-1) 및 복수의 발광 소자부들(220-1)을 포함한다. 회로 기판(210-1)은 제1 방향(DR1)을 따라 연장된 길이를 갖고 제3 방향(DR3)을 따라 연장된 너비를 가진 플레이트 형상으로 제공될 수 있다.
발광 소자부들(220-1) 각각은 광을 생성한다. 발광 소자부들(220-1)은 회로 기판(210-1)에 배치되어 회로 기판(210-1)에 전기적으로 연결된다. 발광 소자부들(220-1)은 회로 기판(210-1)의 길이 방향을 따라 서로 이격되어 배열될 수 있다. 본 실시예에서, 발광 소자부들(220-1)은 제1 방향(DR1)을 따라 일렬로 배열된 형태로 도시되었다.
도 5는 본 발명의 일 실시예에 따른 광원부(200a)의 등가 회로도이다. 도 5에서는 도 2에 도시된 발광 소자부들(220) 중 하나의 발광 소자부(220a) 및 발광 소자부(220a)에 연결된 회로를 도시한 등가 회로도이다. 또한, 도 4에 도시된 발광 소자부들(220-1) 중 하나의 발광 소자부 및 이에 연결된 회로도 동일한 등가 회로를 가질 수 있다.
도 5를 참조하면, 광원부(200a)는 발광 소자부(220a) 및 발광 소자 회로(210ca)를 포함할 수 있다.
발광 소자부(220a)는 복수의 신호 배선들과 전기적으로 연결될 수 있다. 본 실시예에서는 신호 배선들 중 게이트 배선(GL), 데이터 배선(DL), 제1 전원 배선(PL1), 및 제2 전원 배선(PL2)을 예시적으로 도시하였다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 광원부(200a)는 다양한 신호 배선들에 추가적으로 연결될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
발광 소자 회로(210ca)는 제1 트랜지스터(TR1a), 커패시터(CAPa), 및 제2 트랜지스터(TR2a)를 포함할 수 있다. 제1 트랜지스터(TR1a) 및 제2 트랜지스터(TR2a)는 N 타입의 트랜지스터로 구성될 수 있다.
제1 트랜지스터(TR1a)는 게이트 배선(GL)을 통해 전달된 게이트 신호에 응답하여 데이터 배선(DL)을 통해 전달된 데이터 신호를 전달 또는 차단할 수 있다.
커패시터(CAPa)는 제1 트랜지스터(TR1a)와 제2 전원 배선(PL2)에 연결된다. 커패시터(CAPa)는 제1 트랜지스터(TR1a)로부터 전달된 데이터 신호와 제2 전원 배선(PL2)에 인가된 제2 전원 전압(VSS) 사이의 차이에 대응하는 전하량을 충전한다.
제2 트랜지스터(TR2a)는 제1 트랜지스터(TR1a), 커패시터(CAPa), 및 발광 소자부(220a)에 연결된다. 제2 트랜지스터(TR2a)는 커패시터(CAPa)에 저장된 전하량에 대응하여 발광 소자부(220a)에 흐르는 구동전류를 제어한다. 커패시터(CAPa)에 충전된 전하량에 따라 제2 트랜지스터(TR2a)의 턴-온 시간이 결정될 수 있다. 제2 트랜지스터(TR2a)는 턴-온 시간 동안 제2 전원 배선(PL2)을 통해 전달된 제2 전원 전압(VSS)을 발광 소자부(220a)에 제공한다.
발광 소자부(220a)는 제2 트랜지스터(TR2a)와 제1 전원 배선(PL1) 에 연결된다. 발광 소자부(220a)의 애노드 전극은 제1 전원 배선(PL1)과 연결되고, 발광 소자부(220a)의 캐소드 전극은 제2 트랜지스터(TR2a)에 연결될 수 있다. 발광 소자부(220a)는 제2 트랜지스터(TR2a)를 통해 전달된 신호와 제1 전원 배선(PL1)을 통해 수신된 제1 전원 전압(VDD) 사이의 차이에 대응하는 전압으로 발광할 수 있다.
도 6은 본 발명의 일 실시예에 따른 광원부(200b)의 등가회로도이다. 도 6은 도 5에서 설명된 구성요소에 대해서는 유사한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 6을 참조하면, 광원부(200b)는 발광 소자부(220b) 및 발광 소자 회로(210cb)를 포함할 수 있다.
발광 소자 회로(210cb)는 제1 트랜지스터(TR1b), 커패시터(CAPb), 및 제2 트랜지스터(TR2b)를 포함할 수 있다. 제1 트랜지스터(TR1b) 및 제2 트랜지스터(TR2b)는 P 타입의 트랜지스터로 구성될 수 있다.
제1 트랜지스터(TR1b)는 게이트 배선(GL)을 통해 전달된 게이트 신호에 응답하여 데이터 배선(DL)을 통해 전달된 데이터 신호를 전달 또는 차단할 수 있다. 커패시터(CAPb)는 제1 트랜지스터(TR1b)와 제1 전원 배선(PL1)에 연결된다. 커패시터(CAPb)는 제1 트랜지스터(TR1b)로부터 전달된 데이터 신호와 제1 전원 배선(PL1)에 인가된 제1 전원 전압(VDD) 사이의 차이에 대응하는 전하량을 충전한다.
제2 트랜지스터(TR2b)는 제1 트랜지스터(TR1b), 커패시터(CAPb), 및 발광 소자부(220b)에 연결된다. 제2 트랜지스터(TR2b)는 커패시터(CAPb)에 저장된 전하량에 대응하여 발광 소자부(220b)에 흐르는 구동전류를 제어한다. 제2 트랜지스터(TR2b)는 턴-온 시간 동안 제1 전원 배선(PL1)을 통해 전달된 제1 전원 전압(VDD)을 발광 소자부(220b)에 제공한다.
발광 소자부(220b)는 제2 트랜지스터(TR2b)와 제2 전원 배선(PL2) 에 연결된다. 발광 소자부(220b)의 애노드 전극은 제2 트랜지스터(TR2b)와 연결되고, 발광 소자부(220b)의 캐소드 전극은 제2 전원 배선(PL2)에 연결될 수 있다. 발광 소자부(220b)는 제2 트랜지스터(TR2b)를 통해 전달된 신호와 제2 전원 배선(PL2)을 통해 수신된 제2 전원 전압(VSS) 사이의 차이에 대응하는 전압으로 발광한다.
도 7a는 본 발명의 일 실시예에 따른 광원부의 일부 구성을 도시한 단면도이다. 구체적으로, 도 7a는 발광 소자부들(220) 중 일 발광 소자부(220, 이하 발광 소자부)가 배치된 영역의 단면도를 예시적으로 도시하였다.
도 7a를 참조하면, 광원부(200)는 회로 기판(210) 및 발광 소자부(220)를 포함할 수 있다.
회로 기판(210)은 베이스 기판(BS), 회로층(CCL), 절연층(ISL), 두께 조절층(TCL), 도전층(CDL), 및 캡핑층(CPL)을 포함할 수 있다.
베이스 기판(BS)은 절연 물질을 포함할 수 있다. 예를 들어, 베이스 기판(BS)은 실리콘 기판, 플라스틱 기판, 절연 필름, 적층 구조체, 또는 유리 기판일 수 있다. 상기 적층 구조체는 복수의 절연층들을 포함할 수 있다.
회로층(CCL)은 베이스 기판(BS) 위에 배치될 수 있다. 회로층(CCL)은 배선(SL), 트랜지스터(ETR), 절연층(GIL), 제1 패드(PAD1), 및 제2 패드(PAD2)를 포함할 수 있다.
트랜지스터(ETR)는 앞서 도 5 및 도 6에서 설명된 제1 트랜지스터(TR1a), 제2 트랜지스터(TR2a), 제1 트랜지스터(TR1b), 및 제2 트랜지스터(TR2b) 중 어느 하나일 수 있다. 배선(SL)은 발광 소자부(220)와 인접한 발광 소자부를 연결하는 연결 배선 또는 발광 소자부(220)로 전원을 제공하는 전원 배선일 수 있다. 상기 전원 배선은 도 5 및 도 6에서 설명된 제1 전원 배선(PL1) 또는 제2 전원 배선(PL2) 중 어느 하나일 수 있다.
트랜지스터(ETR)는 제어 전극(ECNE), 입력 전극(EIE), 출력 전극(EOE), 및 반도체 패턴(ESP)을 포함할 수 있다.
제어 전극(ECNE) 및 배선(SL)은 베이스 기판(BS) 위에 배치될 수 있다. 절연층(GIL)은 제어 전극(ECNE) 및 배선(SL)을 커버하며 베이스 기판(BS) 위에 배치될 수 있다. 절연층(GIL) 위에는 반도체 패턴(ESP)이 배치될 수 있다. 반도체 패턴(ESP) 위에는 입력 전극(EIE) 및 출력 전극(EOE)이 배치될 수 있다.
도 7a에서는 배선(SL)이 제어 전극(ECNE)과 동일한 층 상에 배치된 것을 일 예로 들어 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 본 발명의 일 실시예에서, 배선(SL)은 입력 전극(EIE) 및 출력 전극(EOE)과 동일한 층 상에 배치될 수도 있다. 또한, 본 발명의 일 실시예에서 배선(SL)은 이중층 구조를 가질 수 있고, 배선(SL)은 제어 전극(ECNE)과 동일한 층 상에 배치된 제1 배선층 및 입력 전극(EIE) 및 출력 전극(EOE)과 동일한 층 상에 배치된 제2 배선층을 포함할 수도 있다.
제1 패드(PAD1) 및 제2 패드(PAD2)는 베이스 기판(BS) 위에 배치될 수 있다. 제1 패드(PAD1) 및 제2 패드(PAD2)는 제어 전극(ECNE)과 동일한 층 상에 배치될 수 있다. 하지만, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 본 발명의 일 실시예에서, 제1 패드(PAD1) 및 제2 패드(PAD2)는 입력 전극(EIE) 및 출력 전극(EOE)과 동일한 층 상에 배치될 수도 있다. 또한, 본 발명의 일 실시예에서 제1 패드(PAD1) 및 제2 패드(PAD2) 각각은 이중층 구조를 가질 수 있고, 제1 패드(PAD1) 및 제2 패드(PAD2) 각각은 제어 전극(ECNE)과 동일한 층 상에 배치된 제1 패드층 및 입력 전극(EIE) 및 출력 전극(EOE)과 동일한 층 상에 배치된 제2 패드층을 포함할 수도 있다.
본 발명의 일 실시예에서, 회로층(CCL)은 트랜지스터(ETR)를 포함하지 않을 수도 있다. 예를 들어, 회로층(CCL)은 배선(SL), 제1 패드(PAD1) 및 제2 패드(PAD2) 만을 포함할 수 있다.
회로층(CCL) 위에는 절연층(ISL)이 배치될 수 있다. 절연층(ISL)은 회로층(CCL)을 커버할 수 있다.
발광 소자부(220)은 절연층(ISL) 위에 배치될 수 있다. 절연층들(ISL, GIL)에는 관통홀들(HL1, HL2)이 제공될 수 있다. 제1 관통홀(HL1)은 제1 패드(PAD1) 위에 제공될 수 있고, 제2 관통홀(HL2)은 제2 패드(PAD2) 위에 제공될 수 있다.
제1 관통홀(HL1) 내에는 제1 도전 접착부(CA1)가 배치되고, 제2 관통홀(HL2) 내에는 제2 도전 접착부(CA2)가 배치될 수 있다. 발광 소자부(220)는 제1 도전 접착부(CA1) 및 제2 도전 접착부(CA2)를 통해 제1 패드(PAD1) 및 제2 패드(PAD2)에 전기적으로 연결될 수 있다.
발광 소자부(220)는 발광 소자(ED), 커버층(CVL), 및 파장 변환층(WLU)을 포함할 수 있다.
발광 소자(ED)는 제1 전극(E1), 제2 전극(E2), n형 반도체층(SCN), p형 반도체층(SCP), 및 활성층(AL)을 포함할 수 있다.
n형 반도체층(SCN)은 반도체층에 n형의 도펀트가 도핑되어 제공될 수 있고, p형 반도체층(SCP)은 반도체층에 p형의 도펀트가 도핑되어 제공될 수 있다. 상기 반도체층은 반도체 물질을 포함할 수 있고, 반도체 물질은 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, 또는 AlInN일 수 있으며, 이에 제한되는 것은 아니다. 상기 n형 도펀트는 규소(Si), 게르마늄(Ge), 주석(Sn), 셀레늄(Se), 텔루륨(Te) 또는 이들의 조합일 수 있으며, 이에 제한되는 것은 아니다. 상기 p형 도펀트는 마그네슘(Mg), 아연(Zn), 칼슘(Ca), 스트론튬(Sr), 또는 바륨(Ba), 또는 이들의 조합일 수 있으며, 이에 제한되는 것은 아니다.
활성층(AL)은 n형 반도체층(SCN)과 p형 반도체층(SCP) 사이에 배치될 수 있다. 활성층(AL)은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자선 구조, 또는 양자점 구조 중 적어도 어느 하나로 형성될 수 있다. 활성층(AL)은 n형 반도체층(SCN)을 통해서 주입되는 전자와 p형 반도체층(SCP)을 통해서 주입되는 정공이 재결합되는 영역일 수 있다. 활성층(AL)은 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 광을 방출하는 층이다. 활성층(AL)의 위치는 다이오드의 종류에 따라 다양하게 변경될 수 있다.
n형 반도체층(SCN)은 제1 전극(E1)과 접촉되고, p형 반도체층(SCP)은 제2 전극(E2)과 접촉될 수 있다. 제1 전극(E1)은 제1 도전 접착부(CA1)를 통해 제1 패드(PAD1)와 연결되고, 제2 전극(E1)은 제2 도전 접착부(CA2)를 통해 제2 패드(PAD2)에 연결될 수 있다. 본 발명의 일 실시예에서, 제1 도전 접착부(CA1) 및 제2 도전 접착부(CA2)는 생략될 수 있고, 이 경우, 제1 전극(E1)은 제1 패드(PAD1)에 직접 접촉하고, 제2 전극(E2)은 제2 패드(PAD2)에 직접 접촉할 수 있다. 예를 들어, 제1 전극(E1)은 캐소드 전극일 수 있고, 제2 전극(E2)은 애노드 전극일 수 있다.
발광 소자부(220)가 도 5에 도시된 발광 소자 회로(210ca)와 연결된 경우, 제1 패드(PAD1)는 제2 트랜지스터(TR2a)로부터 연장되고, 제2 패드(PAD2)는 제1 전원 배선(PL1)으로부터 연장될 수 있다. 따라서, 제1 전극(E1)은 제2 트랜지스터(TR2a)와 전기적으로 연결되고, 제2 전극(E2)은 제1 전원 배선(PL1)과 전기적으로 연결될 수 있다. 제2 전극(E2)은 제1 전원 전압(VDD)을 수신할 수 있다.
발광 소자부(220)가 도 6에 도시된 발광 소자 회로(210cb)와 연결된 경우, 제1 패드(PAD1)는 제2 전원 배선(PL2)으로부터 연장되고, 제2 패드(PAD2)는 제2 트랜지스터(TR2b)으로부터 연장될 수 있다. 따라서, 제1 전극(E1)은 제2 전원 배선(PL2)과 전기적으로 연결되고, 제2 전극(E2)은 제2 트랜지스터(TR2b)와 전기적으로 연결될 수 있다. 제1 전극(E1)은 제2 전원 전압(VSS)을 수신할 수 있다.
커버층(CVL)은 발광 소자(ED)를 커버할 수 있다. 커버층(CVL)은 무기 절연층 또는 유기 절연층일 수 있다. 본 발명의 일 실시예에서, 커버층(CVL)은 생략될 수 있다.
커버층(CVL) 위에는 파장 변환층(WLU)이 배치될 수 있다. 파장 변환층(WLU)은 발광 소자(ED)에서 방출된 광의 파장을 변환시킬 수 있다. 파장 변환층(WLU)은 베이스 수지(BR), 제1 발광체(EP1), 및 제2 발광체(EP2)를 포함할 수 있다.
베이스 수지(BR)는 고분자 수지일 수 있다. 예를 들어, 베이스 수지(BR)는 아크릴계 수지, 우레탄계 수지, 실리콘계 수지, 또는 에폭시계 수지 등일 수 있다. 베이스 수지(BR)는 투명 수지일 수 있다.
제1 발광체(EP1) 및 제2 발광체(EP2)는 소정의 광을 흡수하여 파장을 변환시켜 방출하는 물질을 포함할 수 있다. 예를 들어, 제1 발광체(EP1) 및 제2 발광체(EP2)는 양자점(Quantum Dot)일 수 있다.
양자점의 형태는 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노 와이어, 나노 섬유, 나노 판상 입자 등의 형태일 수 있다. 다만, 이는 예시적인 것으로 양자점의 형태가 이에 제한되는 것은 아니다.
양자점은 입자 크기에 따라 방출하는 광의 색상이 변화될 수 있다. 따라서, 제1 발광체(EP1)의 입자 크기 및 제2 발광체(EP2)의 입자 크기는 서로 상이할 수 있다. 예를 들어, 제1 발광체(EP1)의 입자 크기는 제2 발광체(EP2)의 입자 크기 보다 클 수 있다. 이 경우, 제1 발광체(EP1)는 제2 발광체(EP2)보다 장파장의 광을 방출하는 것일 수 있다.
예를 들어, 발광 소자(ED)는 청색광을 방출할 수 있다. 제1 발광체(EP1)는 청색광을 흡수하여 적색 광을 방출할 수 있다. 제2 발광체(EP2)는 청색광을 흡수하여 녹색광을 방출할 수 있다. 파장 변환층(WLU)을 통과하여 표시 패널(100, 도 2 참조)로 제공되는 광은 적색광, 청색광 및 녹색광이 혼합된 백색광일 수 있다.
두께 조절층(TCL)은 절연층(ISL) 위에 배치될 수 있다. 예를 들어, 두께 조절층(TCL)은 배선(SL) 및 트랜지스터(ETR) 위에 배치될 수 있다. 두께 조절층(TCL)은 유기물을 포함할 수 있다. 하지만, 이에 제한되는 것은 아니다. 예를 들어, 두께 조절층(TCL)은 복수의 무기물층을 포함할 수도 있고, 유기물층 및 무기물층이 교대로 적층된 구조를 가질 수도 있다.
두께 조절층(TCL) 위에는 도전층(CDL)이 배치될 수 있다. 따라서, 두께 조절층(TCL)은 도전층(CDL)과 회로층(CCL) 사이에 배치될 수 있다. 두께 조절층(TCL)에 의해 도전층(CDL)이 회로층(CCL)과 소정 거리 이상으로 이격될 수 있다. 따라서, 도전층(CDL)과 회로층(CCL) 사이에 기생 커패시터가 발생되는 것이 방지될 수 있다.
도전층(CDL)은 도전성 물질을 포함할 수 있다. 또한, 도전층(CDL)은 열전도성이 높은 물질을 포함할 수 있다. 도전층(CDL)은 금속 물질 또는 이의 합금을 포함할 수 있다. 예를 들어, 도전층(CDL)은 알루미늄, 은, 티타늄, 구리, 텅스텐, 금, 백금, 마그네슘, 그래핀, 그라파이트, 및 탄소나노튜브 중 적어도 어느 하나를 포함할 수 있다. 다만, 이는 예를 든 것일 뿐, 도전층(CDL)을 구성하는 물질이 상기 예에 제한되는 것은 아니다.
도전층(CDL)은 단일층을 포함할 수도 있고, 복수의 적층된 층들을 포함할 수도 있다. 상기 복수의 적층된 층들은 서로 동일한 물질을 포함할 수도 있고, 상기 복수의 적층된 층들은 서로 상이한 물질을 포함할 수도 있다.
도전층(CDL)은 발광 소자부(220)와 전기적으로 연결될 수 있다. 예를 들어, 도전층(CDL)은 제1 전극(E1) 및 제2 전극(E2) 중 어느 하나와 전기적으로 연결될 수 있다. 도 7a에서는 도전층(CDL)이 제1 전극(E1)과 전기적으로 연결된 제1 패드(PAD1)에 직접 접촉된 것을 예시적으로 도시하였다. 발광 소자부(220)에서 발생된 열은 제1 패드(PAD1) 및 도전층(CDL)을 통해 외부로 배출될 수 있다. 따라서, 발광 소자부(220)가 열에 의해 열화되는 현상이 방지될 수 있고, 발광 소자부(220)의 신뢰성이 향상될 수 있다.
또한, 도전층(CDL)은 발광 소자부(220)와 인접한 영역을 커버할 수 있다. 예를 들어, 도전층(CDL)은 배선(SL) 및 트랜지스터(ETR)를 커버할 수 있다. 도전층(CDL)을 향해 진행하는 광은 도전층(CDL)으로부터 반사되어 표시 패널(100, 도 2 참조)을 향하는 방향으로 진행할 수 있다. 따라서, 광원부(200)의 광 효율이 향상될 수 있다. 또한, 도전층(CDL)이 반사필름의 역할을 하기 때문에, 반사 필름을 생략할 수 있다.
도전층(CDL)과 발광 소자부(220) 위에는 캡핑층(CPL)이 배치될 수 있다. 캡핑층(CPL)은 파장 변환층(WLU) 및 도전층(CDL)을 수분 또는 공기로부터 보호하기 위해 제공될 수 있다. 캡핑층(CPL)이 전면에 도포되기 때문에, 캡핑층(CPL)을 추가로 패터닝하는 공정이 생략될 수 있다. 또한, 캡핑층(CPL)에 의해 파장 변환층(WLU) 뿐만 아니라 도전층(CDL)도 수분 또는 공기로부터 보호될 수 있다.
캡핑층(CPL)은 예를 들어 무기 물질을 포함할 수 있으며, 상기 무기 물질은 예를 들어 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄옥사이드, 또는 알루미늄옥사이드 일 수 있으나, 이에 제한되는 것은 아니다.
도 7b는 본 발명의 일 실시예에 따른 광원부의 일부 구성을 도시한 단면도이다. 구체적으로, 도 7b는 일 발광 소자부(220, 이하 발광 소자부)가 배치된 영역의 단면도를 예시적으로 도시하였다. 도 7b를 설명함에 있어서, 도 7a과 중복되는 구성에 대해서는 동일한 도면 부호를 병기하고, 이에 대한 설명은 생략된다.
도 7b는 도 7a과 비교하였을 때, 도전층(CDL)과 파장 변환층(WLU) 사이의 거리(DST)에 차이가 있다. 도전층(CDL)은 파장 변환층(WLU)과 소정 거리(DST) 이격되어 배치될 수 있다. 발광 소자부들(220-2)로부터 발생한 열은 도전층(CDL)을 통해 외부로 전달될 수 있다.
본 발명의 일 실시예에 따르면, 파장 변환층(WLU)이 도전층(CDL)으로부터 소정 거리(DST) 이격되기 때문에, 도전층(CDL)으로 전달된 열에 의해 파장 변환층(WLU)이 열화되는 것이 방지될 수 있다.
도 8은 본 발명의 일 실시예에 따른 광원부의 일부 구성을 도시한 단면도이다. 구체적으로, 도 8은 일 발광 소자부(220, 이하 발광 소자부)가 배치된 영역의 단면도를 예시적으로 도시하였다. 도 8을 설명함에 있어서, 도 7a와 중복되는 구성에 대해서는 동일한 도면 부호를 병기하고, 이에 대한 설명은 생략된다.
도 8은 도 7a와 비교하였을 때, 캡핑층(CPL-1)에 차이가 있다. 캡핑층(CPL-1)은 파장 변환층(WLU)을 커버하고, 도전층(CDL) 위에는 배치되지 않을 수 있다. 따라서, 도전층(CDL)으로 입사되는 광이 바로 반사되어 나갈 수 있다.
도 9는 본 발명의 일 실시예에 따른 광원부의 평면도이다.
도 9를 참조하면, 광원부(200-2)의 발광 소자부들(220-2) 및 도전층(CDL-2)에 대해서만 도시하였다. 도 9 에서는 24개의 발광 소자부들(220-2)을 예시적으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 발광 소자부들(220-2)의 개수는 표시 패널의 크기가 커짐에 따라 증가될 수도 있고, 발광 소자부들(220-2)의 성능에 따라 개수가 조절될 수 있다.
발광 소자부들(220-2)은 서로 직렬로 연결 되지 않을 수 있다. 예를 들어, 발광 소자부들(220-2)은 서로 병렬로 연결되거나, 서로 연결되지 않을 수 있다.
도전층(CDL-2)은 발광 소자부들(220-2)과 연결될 수 있다. 예를 들어, 도전층(CDL-2)은 공통의 전압이 제공되는 발광 소자부들(220-2)의 전극들에 연결될 수 있다. 상기 공통의 전압은 제1 전원 전압 또는 제2 전원 전압일 수 있다. 도전층(CDL-2)은 공통의 전압이 제공되는 경로로 사용될 수 있다. 따라서, 도전층(CDL-2)과 연결된 배선의 저항이 감소하는 효과가 있을 수 있다. 전압강하 현상은 도전층(CDL-2)에 의해 보상될 수 있다.
도 5 및 도 9를 참조하면, 도전층(CDL-2)은 발광 소자부들(220-2)의 애노드 전극들에 전기적으로 연결될 수 있다. 애노드 전극은 도 7a의 제2 전극(E2)일 수 있다. 예를 들어, 컨택홀(CNT-2)은 도 7a의 제2 패드(PAD2) 위에 제공될 수 있고, 도전층(CDL-2)은 제2 패드(PAD2)와 연결될 수 있다. 도전층(CDL-2)에는 제1 전원 전압(VDD)이 제공될 수 있다.
도 6 및 도 9를 참조하면, 도전층(CDL-2)은 발광 소자부들(220-2) 의 캐소드 전극들에 연결될 수 있다. 캐소드 전극은 도 7a의 제1 전극(E1)일 수 있다. 예를 들어, 컨택홀(CNT-2)은 도 7a의 제1 패드(PAD1) 위에 제공될 수 있고, 도전층(CDL-2)은 제1 패드(PAD1)와 연결될 수 있다. 즉, 도전층(CDL-2)에는 제2 전원 전압(VSS)이 제공될 수 있다.
도 10은 본 발명의 일 실시예에 따른 광원부의 평면도이다.
도 10을 참조하면, 광원부(200-3)의 발광 소자부들(220-3) 및 도전층들(CDL-3)에 대해서만 도시하였다.
도전층들(CDL-3)은 발광 소자부들(220-3)과 일대일 대응되어 전기적으로 연결될 수 있다. 즉, 하나의 발광 소자부에는 하나의 도전층이 연결될 수 있다.
도전층들(CDL-3, 이하 도전층)은 발광 소자부들(220-3, 이하 발광 소자부)의 캐소드 전극 또는 애노드 전극에 연결될 수 있다. 이하, 하나의 도전층 및 하나의 발광 소자부를 예를 들어, 설명한다.
도 5 및 도 10를 참조하면, 도전층(CDL-3)은 발광 소자부(220-3)의 캐소드 전극 또는 애노드 전극에 전기적으로 연결될 수 있다. 상기 캐소드 전극은 도 7a의 제1 전극(E1)일 수 있고, 상기 애노드 전극은 도 7a의 제2 전극(E2)일 수 있다. 예를 들어, 컨택홀(CNT-3)은 도 7a의 제1 패드(PAD1) 또는 제2 패드(PAD2) 위에 제공될 수 있다. 도전층(CDL-3)이 제1 패드(PAD1)와 연결된 경우, 도전층(CDL-2)은 제2 트랜지스터(TR2a)와 발광 소자부(220-3) 사이에 연결될 수 있다. 도전층(CDL-3)이 제2 패드(PAD2)와 연결된 경우, 도전층(CDL-3)에는 제1 전원 전압(VDD)이 제공될 수 있다.
도 6 및 도 10를 참조하면, 도전층(CDL-3)은 발광 소자부(220-3)의 캐소드 전극 또는 애노드 전극에 전기적으로 연결될 수 있다. 상기 캐소드 전극은 도 7a의 제1 전극(E1)일 수 있고, 상기 애노드 전극은 도 7a의 제2 전극(E2)일 수 있다. 예를 들어, 컨택홀(CNT-3)은 도 7a의 제1 패드(PAD1) 또는 제2 패드(PAD2) 위에 제공될 수 있다. 도전층(CDL-3)이 제1 패드(PAD1)와 연결된 경우, 도전층(CDL-3)에는 제2 전원 전압(VSS)이 제공될 수 있다. 도전층(CDL-3)이 제2 패드(PAD2)와 연결된 경우, 도전층(CDL-2)은 제2 트랜지스터(TR2b)와 발광 소자부(220-3) 사이에 연결될 수 있다.
도 11은 본 발명의 일 실시예에 따른 발광 소자부들의 등가회로도이다. 도 12a는 본 발명의 일 실시예에 따른 광원부의 일부를 도시한 평면도이다.
도 11 및 도 12a를 참조하면, 발광 소자부들(220-4)은 서로 직렬로 연결될 수 있다. 도 11에서는 3 개의 발광 소자부들(220-4)이 직렬로 연결된 것을 예시적으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 발광 소자부들(220-4)은 직렬로 연결된 2 개의 발광 소자부들을 포함할 수도 있고, 직렬로 연결된 4 개 이상의 발광 소자부들을 포함할 수도 있다.
도 5에 도시된 발광 소자부(220a) 및 도 6에 도시된 발광 소자부(220b) 각각은 도 11의 발광 소자부들(220-4)로 치환될 수 있다.
발광 소자부들(220-4)은 제1 발광 소자부(220-4a), 제2 발광 소자부(220-4b) 및 제3 발광 소자부(220-4c)를 포함할 수 있다. 제1 발광 소자부(220-4a)는 제2 발광 소자부(220-4b)와 직렬로 연결되고, 제2 발광 소자부(220-4b)는 제3 발광 소자부(220-4c)와 직렬로 연결될 수 있다. 제1 내지 제3 발광 소자부들(220-4a, 220-4b, 220-4c)은 제1 방향(DR1)을 따라 배열될 수 있다.
제1 내지 제3 발광 소자부들(220-4a, 220-4b, 220-4c)의 좌측에 있는 컨택홀들(CNT-La, CNT-Lb, CNT-Lc)은 제1 내지 제3 발광 소자부들(220-4a, 220-4b, 220-4c)의 애노드 전극들과 인접할 수 있다. 제1 내지 제3 발광 소자부들(220-4a, 220-4b, 220-4c)의 우측에 있는 컨택홀들(CNT-Ra, CNT-Rb, CNT-Rc)은 제1 내지 제3 발광 소자부들(220-4a, 220-4b, 220-4c)의 캐소드 전극들과 인접할 수 있다. 예를 들어, 애노드 전극은 도 7a의 제2 패드(PAD2)와 전기적으로 연결될 수 있고, 컨택홀들(CNT-La, CNT-Lb, CNT-Lc)은 제2 패드(PAD2) 위에 정의될 수 있다. 또한, 캐소드 전극은 도 7a의 제1 패드(PAD1)와 전기적으로 연결될 수 있고, 컨택홀들(CNT-Ra, CNT-Rb, CNT-Rc)은 제1 패드(PAD1) 위에 정의될 수 있다.
제1 발광 소자부(220-4a)와 제2 발광 소자부(220-4b)는 제1 배선(BLx)에 의해 전기적으로 연결되고, 제2 발광 소자부(220-4b)와 제3 발광 소자부(220-4c)는 제2 배선(BLy)에 의해 전기적으로 연결될 수 있다.
도전층들(CDL-4x, CDL-4y) 각각은 두 개의 발광 소자부들에 연결될 수 있다. 도전층들(CDL-4x, CDL-4y)은 제1 도전층(CDL-4x) 및 제2 도전층(CDL-4y)을 포함할 수 있다. 제1 도전층(CDL-4x)은 제1 발광 소자부(220-4a) 및 제2 발광 소자부(220-4b)에 연결되고, 제2 도전층(CDL-4y)은 제2 발광 소자부(220-4b) 및 제3 발광 소자부(220-4c)에 연결될 수 있다. 구체적으로, 제1 도전층(CDL-4x)은 제1 발광 소자부(220-4a)의 캐소드 전극 및 제2 발광 소자부(220-4b)의 애노드 전극에 연결될 수 있고, 제2 도전층(CDL-4y)은 제2 발광 소자부(220-4b)의 캐소드 전극 및 제3 발광 소자부(220-4c)의 애노드 전극에 연결될 수 있다.
제1 도전층(CDL-4x) 및 제2 도전층(CDL-4y) 각각은 제1 도전부(CDLx), 제2 도전부(CDLy) 및 도전 연결부(CCDL)를 포함할 수 있다. 제2 도전층(CDL-4y)은 제1 도전층(CDL-4x)과 실질적으로 동일한 형상을 가지므로, 제1 도전층(CDL-4x)을 예로 들어 설명한다. 제1 도전부(CDLx)는 컨택홀(CNT-Ra)과 중첩하며 제1 발광 소자부(220-4a)와 전기적으로 연결될 수 있다. 제2 도전부(CDLy)는 컨택홀(CNT-Lb)과 중첩하며 제2 발광 소자부(220-4b)와 전기적으로 연결될 수 있다. 제1 도전부(CDLx) 및 제2 도전부(CDLy) 각각은 제1 방향(DR1)을 따라 연장될 수 있다. 도전 연결부(CCDL)는 제1 도전부(CDLx)와 제2 도전부(CDLy) 사이에 배치되어, 제1 도전부(CDLx)와 제2 도전부(CDLy)를 서로 연결할 수 있다.
본 발명의 일 실시예에 따르면, 제1 도전층(CDL-4x)은 제1 배선(BLx)와 병렬로 연결되고, 제2 도전층(CDL-4y)은 제2 배선(BLy)과 병렬로 연결될 수 있다. 따라서, 제1 발광 소자부(220-4a) 및 제2 발광 소자부(220-4b) 사이의 배선 저항 및 제2 발광 소자부(220-4b) 및 제3 발광 소자부(220-4c) 사이의 배선 저항이 감소될 수 있다.
도 12b는 본 발명의 일 실시예에 따른 광원부의 일부를 도시한 평면도이다. 도 12b를 설명함에 있어서, 도 12a와 중복되는 구성에 대해서는 동일한 도면 부호를 병기하고, 이에 대한 설명은 생략된다.
도 11 및 도 12b를 참조하면, 평면 상에서 제1 내지 제3 발광 소자부들(220-4a, 220-4b, 220-4c)의 상측에 있는 컨택홀들(CNT-Ua, CNT-Ub, CNT-Uc)은 제1 내지 제3 발광 소자부들(220-4a, 220-4b, 220-4c)의 애노드 전극들과 인접할 수 있다. 평면 상에서 제1 내지 제3 발광 소자부들(220-4a, 220-4b, 220-4c)의 하측에 있는 컨택홀들(CNT-Ba, CNT-Bb, CNT-Bc)은 제1 내지 제3 발광 소자부들(220-4a, 220-4b, 220-4c)의 캐소드 전극들과 인접할 수 있다.
도전층들(CDL-4x1, CDL-4y1)은 제1 도전층(CDL-4x1) 및 제2 도전층(CDL-4y1)을 포함할 수 있다. 제1 도전층(CDL-4x1)은 제1 발광 소자부(220-4a)의 캐소드 전극 및 제2 발광 소자부(220-4b)의 애노드 전극에 연결될 수 있고, 제2 도전층(CDL-4y1)은 제2 발광 소자부(220-4b)의 캐소드 전극 및 제3 발광 소자부(220-4c)의 애노드 전극에 연결될 수 있다.
제1 도전층(CDL-4x1) 및 제2 도전층(CDL-4y1) 각각은 제1 방향(DR1)을 따라 연장할 수 있다. 도 12a와 비교하였을 때, 제1 도전층(CDL-4x1) 및 제2 도전층(CDL-4y1) 각각의 형상은 비교적 단순화될 수 있다. 따라서, 제1 도전층(CDL-4x1) 및 제2 도전층(CDL-4y1)을 제조하는 제조 공정이 보다 용이할 수 있다.
도 12c는 본 발명의 일 실시예에 따른 광원부의 일부를 도시한 평면도이다. 12c를 설명함에 있어서, 도 12a와 중복되는 구성에 대해서는 동일한 도면 부호를 병기하고, 이에 대한 설명은 생략된다.
도 11 및 도 12c를 참조하면, 평면 상에서 제1 및 제3 발광 소자부들(220-4a, 220-4c) 각각의 좌측에 있는 컨택홀들(CNT-L1, CNT-L3)은 제1 및 제3 발광 소자부들(220-4a, 220-4c)의 애노드 전극들과 인접할 수 있다. 평면 상에서 제2 발광 소자부(220-4b)의 좌측에 있는 컨택홀(CNT-L2)은 제2 발광 소자부(220-4b)의 캐소드 전극과 인접할 수 있다. 평면 상에서 제1 및 제3 발광 소자부들(220-4a, 220-4c)의 우측에 있는 컨택홀들(CNT-R1, CNT-R2)은 제1 및 제3 발광 소자부들(220-4a, 220-4c)의 캐소드 전극들과 인접할 수 있다. 평면 상에서 제2 발광 소자부(220-4b)의 우측에 있는 컨택홀(CNT-R2)은 제2 발광 소자부(220-4b)의 애노드 전극과 인접할 수 있다.
도전층들(CDL-4x2, CDL-4y2)은 제1 도전층(CDL-4x2) 및 제2 도전층(CDL-4y2)을 포함할 수 있다. 제1 도전층(CDL-4x2)은 제1 발광 소자부(220-4a)의 캐소드 전극 및 제2 발광 소자부(220-4b)의 애노드 전극에 연결될 수 있고, 제2 도전층(CDL-4y2)은 제2 발광 소자부(220-4b)의 캐소드 전극 및 제3 발광 소자부(220-4c)의 애노드 전극에 연결될 수 있다.
제1 도전층(CDL-4x2) 및 제2 도전층(CDL-4y2) 각각은 제1 방향(DR1)을 따라 연장할 수 있다. 도 12a와 비교하였을 때, 제1 도전층(CDL-4x2) 및 제2 도전층(CDL-4y2) 각각의 형상은 비교적 단순화될 수 있다. 따라서, 제1 도전층(CDL-4x2) 및 제2 도전층(CDL-4y2)을 제조하는 제조 공정이 보다 용이할 수 있다.
도 13은 본 발명의 일 실시예에 따른 광원부의 평면도이다. 도 14는 본 발명의 일 실시예에 따른 발광 소자부들의 등가회로도이다.
도 13 및 도 14를 참조하면, 광원부(200-4)는 발광 소자부들(220-5)을 포함할 수 있다. 발광 소자부들(220-5)은 그룹들(GP-S)로 구분될 수 있다. 예를 들어, 4 개의 발광 소자부들(220-5)은 하나의 그룹(GP)을 구성할 수 있다. 다만, 이는 일 예로 도시한 것일 뿐, 4 개 이상 및 4 개 미만의 발광 소자부들(220-5)이 하나의 그룹(GP)을 구성할 수도 있다.
그룹들(GP-S) 각각은 서로 다른 휘도의 광을 제공할 수 있다. 예를 들어, 표시 패널(100, 도 2 참조)의 제1 영역이 고휘도의 이미지를 제공하고, 제2 영역이 저휘도의 이미지를 제공하는 경우를 예로 들어 설명한다. 이 경우, 상기 제1 영역 아래에 배치된 그룹에 속한 발광 소자부들은 상기 제2 영역 아래에 배치된 그룹에 속한 발광 소자부들보다 높은 휘도의 광을 제공할 수 있다.
하나의 그룹(GP)을 구성하는 발광 소자부들은 서로 직렬로 연결될 수 있다. 예를 들어, 제1 내지 제4 발광 소자부들(220-5a, 220-5b, 220-5c, 220-5d)은 서로 직렬로 연결될 수 있다.
제1 발광 소자부(220-5a)과 제2 발광 소자부(220-5b)는 제1 배선(SLa)에 의해 전기적으로 연결될 수 있다. 제2 발광 소자부(220-5b)와 제3 발광 소자부(220-5c)는 제2 배선(SLb)에 의해 전기적으로 연결될 수 있다. 제3 발광 소자부(220-5c)와 제4 발광 소자부(220-5d)는 제3 배선(SLc)에 의해 전기적으로 연결될 수 있다.
도 15a는 본 발명의 일 실시예에 따른 광원부의 일부를 도시한 평면도이다.
도 14 및 도 15a를 참조하면, 제2 발광 소자부(220-5b)는 제1 발광 소자부(220-5a)로부터 제2 방향(DR2)으로 이격되어 배치되고, 제3 발광 소자부(220-5c)는 제2 발광 소자부(220-5b)로부터 제1 방향(DR1)으로 이격되어 배치되고, 제4 발광 소자부(220-5d)는 제1 발광 소자부(220-5a)로부터 제1 방향(DR1)으로 이격되어 배치될 수 있다.
도전층(CDL-5)은 복수로 제공될 수 있고, 도전층들 각각은 그룹들(GP-S, 도 13 참조) 각각과 일대일 대응하여 배치될 수 있다. 도 15a에서는 하나의 그룹(GP)에 배치된 하나의 도전층(CDL-5)만을 도시하였다.
도전층(CDL-5)은 제1 내지 제4 발광 소자부들(220-5a, 220-5b, 220-5c, 220-5d) 중 어느 하나와 전기적으로 연결될 수 있다. 예를 들어, 도전층(CDL-5)은 제1 발광 소자부(220-5a)의 애노드 전극과 연결될 수 있다.
도전층(CDL-5)은 제1 내지 제4 발광 소자부들(220-5a, 220-5b, 220-5c, 220-5d)로부터 발생된 열을 전달하여 외부로 배출시킬 수 있다. 또한, 도전층(CDL-5)은 도전층(CDL-5)을 향해 입사되는 광을 반사하여 표시 패널(100, 도 2 참조)로 제공할 수 있다.
도 15b는 본 발명의 일 실시예에 따른 광원부의 일부를 도시한 평면도이다. 도 15b를 설명함에 있어서, 도 15a와 중복되는 구성에 대해서는 동일한 도면 부호를 병기하고, 이에 대한 설명은 생략된다.
도 14 및 도 15b를 참조하면, 도전층은 복수로 제공될 수 있다. 하나의 그룹(GP) 내에 복수의 도전층들(CDL-5a, CDL-5b, CDL-5c, CDL-5d, CDL-5e)이 배치될 수 있다.
제1 도전층(CDL-5a)은 제1 배선(SLa)과 병렬로 연결되며, 제1 발광 소자부(220-5a)의 캐소드 전극 및 제2 발광 소자부(220-5b)의 애노드 전극과 연결될 수 있다. 제1 도전층(CDL-5a)은 제2 방향(DR2)을 따라 연장될 수 있다.
제2 도전층(CDL-5b)은 제2 배선(SLb)과 병렬로 연결되며, 제2 발광 소자부(220-5b)의 캐소드 전극 및 제3 발광 소자부(220-5c)의 애노드 전극과 연결될 수 있다. 제2 도전층(CDL-5b)은 제1 방향(DR1)을 따라 연장될 수 있다.
제3 도전층(CDL-5c)은 제3 배선(SLc)과 병렬로 연결되며, 제3 발광 소자부(220-5c)의 캐소드 전극 및 제4 발광 소자부(220-5d)의 애노드 전극과 연결될 수 있다. 제3 도전층(CDL-5c)은 제2 방향(DR2)을 따라 연장될 수 있다.
제4 도전층(CDL-5d)은 제4 발광 소자부(220-5d)의 캐소드 전극과 연결될 수 있고, 제5 도전층(CDL-5e)은 제1 발광 소자부(220-5a)의 애노드 전극과 연결될 수 있다.
제1 내지 제5 도전층들(CDL-5a, CDL-5b, CDL-5c, CDL-5d, CDL-5e) 각각은 대응하는 제1 내지 제4 발광 소자부들(220-5a, 220-5b, 220-5c, 220-5d)에 연결된다. 따라서, 제1 내지 제5 도전층들(CDL-5a, CDL-5b, CDL-5c, CDL-5d, CDL-5e)은 제1 내지 제4 발광 소자부들(220-5a, 220-5b, 220-5c, 220-5d)으로부터 발생된 열을 전달하여 외부로 배출시킬 수 있다.
또한, 제1 내지 제5 도전층들(CDL-5a, CDL-5b, CDL-5c, CDL-5d, CDL-5e)은 제1 내지 제5 도전층들(CDL-5a, CDL-5b, CDL-5c, CDL-5d, CDL-5e)을 향하는 광을 반사하여 표시 패널(100, 도 2 참조)로 제공할 수 있다.
또한, 제1 내지 제3 도전층들(CDL-5a, CDL-5b, CDL-5c) 각각은 제1 내지 제3 배선들(SLa, SLb, SLc) 각각과 일대일 대응하여 병렬로 연결되어, 제1 내지 제4 발광 소자부들(220-5a, 220-5b, 220-5c, 220-5d) 사이의 저항을 감소시킬 수 있다.
도 16은 본 발명의 일 실시예에 따른 광원부의 평면도이다. 도 16을 설명함에 있어서, 도 9와 중복되는 구성에 대해서는 동일한 도면 부호를 병기하고, 이에 대한 설명은 생략된다.
도 16을 참조하면, 광원부(200-5)의 발광 소자부들(220-2) 및 도전층들(CDL-6)에 대해서만 도시하였다.
도전층(CDL-6)은 복수의 제1 부분 도전층들(CDLa) 및 제2 부분 도전층(CDLb)을 포함할 수 있다. 제1 부분 도전층들(CDLa) 각각은 제1 방향(DR1)을 따라 연장될 수 있다. 제1 부분 도전층들(CDLa)은 제2 방향(DR2)으로 서로 이격될 수 있다.
제1 부분 도전층들(CDLa)은 발광 소자부들(220-2)과 연결될 수 있다. 도 16에서는 발광 소자부들(220-2)이 제1 방향(DR1)을 따라 4개씩 배열된 것을 예를 들어 도시하였다. 제1 부분 도전층들(CDLa) 각각은 4 개의 발광 소자부들(220-2)과 연결될 수 있다. 4 개의 발광 소자부들(220-2)에서 발생된 열은 하나의 제1 부분 도전층(CDLa)을 통해 외부로 방출될 수 있다.
제2 부분 도전층(CDLb)은 제2 방향(DR2)을 따라 연장될 수 있다. 제2 부분 도전층(CDLb)은 제1 부분 도전층들(CDLa)과 연결될 수 있다. 본 발명의 일 실시예에서, 제1 부분 도전층들(CDLa) 및 제2 부분 도전층(CDLb)은 동일한 물질을 포함할 수 있고, 일체의 형상을 가질 수 있다.
도 16에서는 제2 부분 도전층(CDLb)이 제1 부분 도전층들(CDLa)의 일 단과 연결된 것을 예로 들어 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 제2 부분 도전층(CDLb)은 제1 부분 도전층들(CDLa)의 타 단과 연결될 수도 있다. 또한, 본 발명의 다른 일 실시예에서, 제2 부분 도전층(CDLb)은 복수로 제공되고, 복수로 제공된 제2 부분 도전층들 각각은 제1 부분 도전층들(CDLa)과 연결될 수 있다. 상기 복수의 제2 부분 도전층들 사이에는 제1 부분 도전층들(CDLa)이 배치될 수 있다.
또한, 도 16에서는 제1 부분 도전층들(CDLa) 각각이 한 열의 발광 소자부들(220-2)과 연결된 구성을 예로 들었으나, 본 발명의 일 실시예에서, 제1 부분 도전층들(CDLa) 각각은 둘 이상의 열들을 구성하는 발광 소자부들(220-2)과 연결될 수도 있다.
또한, 본 발명의 일 실시예에서, 제1 부분 도전층들(CDLa)은 제2 방향(DR2)으로 연장되고, 제1 부분 도전층들(CDLa)은 제1 방향(DR1)으로 서로 이격될 수 있다. 예를 들어, 제1 부분 도전층들(CDLa) 각각은 제2 방향(DR2)을 따라 배열된 6 개의 발광 소자부들(220-2)과 연결될 수 있다. 이 경우, 제2 부분 도전층(CDLb)은 제1 방향(DR1)을 따라 연장되며, 제1 부분 도전층들(CDLa)과 연결될 수 있다.
도 17은 본 발명의 일 실시예에 따른 광원부의 평면도이다. 도 17을 설명함에 있어서, 도 9와 중복되는 구성에 대해서는 동일한 도면 부호를 병기하고, 이에 대한 설명은 생략된다.
도 17을 참조하면, 광원부(200-6)의 발광 소자부들(220-2) 및 도전층들(CDL-7)에 대해서만 도시하였다.
도전층(CDL-7)은 복수의 제1 부분 도전층들(CDLa1) 및 제2 부분 도전층들(CDLb1)을 포함할 수 있다.
제1 부분 도전층들(CDLa1) 각각은 제1 방향(DR1)을 따라 연장될 수 있다. 제1 부분 도전층들(CDLa1)은 제2 방향(DR2)으로 서로 이격될 수 있다. 제2 부분 도전층들(CDLb1)은 서로 인접한 두 개의 제1 부분 도전층들(CDLa1)을 서로 연결할 수 있다. 도 17에서는 서로 인접한 두 개의 제1 부분 도전층들(CDLa1)이 3 개의 제2 부분 도전층들(CDLb1)에 의해 서로 연결된 것을 예를 들어 도시하였다. 제2 방향(DR2)에서 보았을 때, 제2 부분 도전층들(CDLb1)은 발광 소자들(220-2)과 중첩하지 않을 수 있다. 즉, 제2 부분 도전층들(CDLb1)은 제1 부분 도전층들(CDLb1)의 발광소자들(220-2) 사이의 영역에 연결될 수 있다.
제1 부분 도전층들(CDLa1)은 발광 소자부들(220-2)과 연결될 수 있다. 발광 소자부들(220-2)에서 발생된 열은 제1 부분 도전층들(CDLa1) 및 제2 부분 도전층들(CDLb1)을 통해 외부로 방출될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치 100: 표시 패널
200: 광원부 210: 회로 기판
220: 발광 소자부들 BS: 베이스 기판
CCL: 회로층 ISL: 절연층
TCL: 두께 조절층 CDL: 도전층
CPL: 캡핑층

Claims (20)

  1. 표시 패널; 및
    상기 표시 패널로 광을 제공하는 광원부를 포함하고,
    상기 광원부는
    베이스 기판;
    상기 베이스 기판 위에 배치되며, 배선 및 트랜지스터를 포함하는 회로층;
    상기 회로층을 커버하는 절연층;
    상기 배선 및 상기 트랜지스터와 전기적으로 연결되고, 제1 전극, 제2 전극, 및 발광부를 포함하는 발광 소자부; 및
    상기 절연층 위에 배치되고, 상기 제1 전극 및 상기 제2 전극 중 어느 하나와 전기적으로 연결되며 상기 배선 및 상기 트랜지스터의 적어도 일부를 커버하는 도전층을 포함하고,
    평면 상에서 보았을 때, 상기 도전층은 상기 발광 소자부와 비중첩하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 전극은 상기 배선과 전기적으로 연결되고, 상기 제2 전극은 상기 트랜지스터와 전기적으로 연결된 표시 장치.
  3. 제2 항에 있어서,
    상기 도전층은 상기 제1 전극 및 상기 배선과 전기적으로 연결되어, 상기 도전층 및 상기 배선은 전원 전압을 수신하는 표시 장치.
  4. 제2 항에 있어서,
    상기 발광 소자부는 복수로 제공되고, 상기 도전층은 상기 발광 소자부들 각각의 상기 제1 전극과 전기적으로 연결되는 표시 장치.
  5. 제1 항에 있어서,
    상기 발광 소자부 및 상기 도전층 각각은 복수로 제공되고, 상기 도전층들은 상기 발광 소자부들과 일대일 대응되어 전기적으로 연결되는 표시 장치.
  6. 제1 항에 있어서,
    상기 발광 소자부는 복수로 제공되고, 상기 발광 소자부들은 제1 발광 소자부 및 상기 제1 발광 소자부에 직렬로 연결된 제2 발광 소자부를 포함하고, 상기 도전층은 상기 제1 발광 소자부의 상기 제1 전극 및 상기 제2 발광 소자부의 상기 제2 전극에 연결되는 표시 장치.
  7. 제1 항에 있어서,
    상기 발광 소자부는 상기 발광부를 커버하는 파장 변환부를 더 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 발광부는 청색광을 제공하고, 상기 파장 변환부는 제1 파장 변환 물질 및 제2 파장 변환 물질을 포함하는 표시 장치.
  9. 제7 항에 있어서,
    상기 광원부는 상기 파장 변환부 및 상기 도전층을 모두 커버하는 캡핑층을 더 포함하는 표시 장치.
  10. 제7 항에 있어서,
    상기 광원부는 상기 파장 변환부를 커버하는 캡핑층을 더 포함하는 표시 장치.
  11. 제1 항에 있어서,
    상기 광원부는 상기 절연층과 상기 도전층 사이에 배치된 두께 조절층을 더 포함하고, 상기 두께 조절층은 상기 배선 및 상기 트랜지스터의 적어도 일부를 커버하는 표시 장치.
  12. 제11 항에 있어서,
    상기 두께 조절층은 유기물을 포함하는 표시 장치.
  13. 제1 항에 있어서,
    상기 표시 패널 아래에 배치된 도광판을 더 포함하고, 상기 광원부는 상기 도광판의 측면과 마주하여 배치되는 표시 장치.
  14. 제1 항에 있어서,
    상기 표시 패널은 영상을 표시하는 액티브 영역을 포함하고, 상기 광원부는 상기 표시 패널의 상기 액티브 영역 아래에 배치되는 표시 장치.
  15. 제1 항에 있어서,
    상기 도전층은 알루미늄을 포함하는 표시 장치.
  16. 제1 항에 있어서,
    상기 베이스 기판은 글라스 기판인 표시 장치.
  17. 베이스 기판;
    상기 베이스 기판 위에 배치되며, 배선을 포함하는 회로층;
    상기 회로층을 커버하는 절연층;
    제1 전극, 제2 전극, 및 발광부를 포함하는 발광 소자부들; 및
    상기 절연층 위에 배치되고, 상기 제1 전극 및 상기 제2 전극 중 어느 하나와 전기적으로 연결되며 상기 배선의 적어도 일부를 커버하는 도전층을 포함하고,
    평면 상에서 보았을 때, 상기 도전층은 상기 발광 소자부들과 비중첩하는 광원부.
  18. 제17 항에 있어서,
    상기 제1 전극은 상기 배선과 전기적으로 연결되고, 상기 도전층은 상기 발광 소자부들 각각의 상기 제1 전극과 연결되는 광원부.
  19. 제17 항에 있어서,
    상기 발광 소자부들 중 제1 발광 소자부 및 제2 발광 소자부는 서로 직렬로 연결되고, 상기 도전층은 상기 제1 발광 소자부의 상기 제2 전극과 상기 제2 발광 소자부의 상기 제1 전극과 전기적으로 연결되는 광원부.
  20. 제17 항에 있어서,
    상기 도전층은 복수로 제공되고, 상기 도전층들 각각은 상기 발광 소자부들 각각과 일대일 대응하여 전기적으로 연결되는 광원부.
KR1020180121949A 2018-10-12 2018-10-12 광원부 및 이를 포함하는 표시장치 KR102488068B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180121949A KR102488068B1 (ko) 2018-10-12 2018-10-12 광원부 및 이를 포함하는 표시장치
CN201980067665.5A CN112868100A (zh) 2018-10-12 2019-04-05 光单元及包括该光单元的显示装置
PCT/KR2019/004113 WO2020075933A1 (ko) 2018-10-12 2019-04-05 광원부 및 이를 포함하는 표시장치
US17/281,227 US11984434B2 (en) 2018-10-12 2019-04-05 Light unit and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180121949A KR102488068B1 (ko) 2018-10-12 2018-10-12 광원부 및 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
KR20200042057A KR20200042057A (ko) 2020-04-23
KR102488068B1 true KR102488068B1 (ko) 2023-01-13

Family

ID=70165061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180121949A KR102488068B1 (ko) 2018-10-12 2018-10-12 광원부 및 이를 포함하는 표시장치

Country Status (4)

Country Link
US (1) US11984434B2 (ko)
KR (1) KR102488068B1 (ko)
CN (1) CN112868100A (ko)
WO (1) WO2020075933A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610877B2 (en) * 2019-11-21 2023-03-21 Semiconductor Energy Laboratory Co., Ltd. Functional panel, display device, input/output device, and data processing device
KR20220010682A (ko) * 2020-07-17 2022-01-26 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
WO2023004798A1 (zh) * 2021-07-30 2023-02-02 京东方科技集团股份有限公司 发光基板及其制造方法、背光源、显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100876221B1 (ko) 2006-12-04 2008-12-31 주식회사 이츠웰 발광 다이오드 모듈과 그 제조방법
KR20080085399A (ko) 2007-03-19 2008-09-24 엘지이노텍 주식회사 Ｌｅｄ 모듈 및 이를 구비하는 백라이트 유닛
KR101689819B1 (ko) 2010-11-01 2016-12-26 삼성전자주식회사 디스플레이 장치 및 그 화질 개선 방법
WO2013002511A2 (ko) 2011-06-30 2013-01-03 서울반도체 주식회사 엘이디 램프
KR101843505B1 (ko) 2011-06-30 2018-03-29 서울반도체 주식회사 엘이디 램프
KR20130092893A (ko) 2012-02-13 2013-08-21 엘지전자 주식회사 Ｌｅｄ 디스플레이 장치 및 그것의 제조 방법
KR101960373B1 (ko) 2012-03-29 2019-03-20 엘지디스플레이 주식회사 백라이트 어셈블리와 이를 이용한 액정 표시 장치
TW201438218A (zh) 2013-03-27 2014-10-01 Hon Hai Prec Ind Co Ltd 覆晶式固態發光顯示器
KR102220681B1 (ko) * 2014-07-23 2021-02-25 엘지디스플레이 주식회사 유기전계 발광소자 광원을 구비한 표시장치
KR102260013B1 (ko) * 2014-12-10 2021-06-04 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102532304B1 (ko) * 2016-02-23 2023-05-15 삼성디스플레이 주식회사 디스플레이 장치
KR102631260B1 (ko) 2016-04-08 2024-01-31 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
KR102589214B1 (ko) * 2016-06-03 2023-10-13 삼성디스플레이 주식회사 표시 장치
KR20180071743A (ko) 2016-12-20 2018-06-28 엘지디스플레이 주식회사 발광 다이오드 칩 및 이를 포함하는 발광 다이오드 디스플레이 장치
KR20180079081A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 액정 표시 장치
KR102600928B1 (ko) 2018-07-05 2023-11-14 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법
KR20230055466A (ko) * 2021-10-18 2023-04-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
WO2020075933A1 (ko) 2020-04-16
US11984434B2 (en) 2024-05-14
KR20200042057A (ko) 2020-04-23
CN112868100A (zh) 2021-05-28
US20210391309A1 (en) 2021-12-16

Similar Documents

Publication Publication Date Title
KR102488068B1 (ko) 광원부 및 이를 포함하는 표시장치
KR20210124564A (ko) 표시 장치
US20230057723A1 (en) Display apparatus
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
US20210257349A1 (en) Display device
CN111430572A (zh) 显示面板及显示装置
KR20220026626A (ko) 표시 장치 및 그 제조 방법
KR20220019198A (ko) 표시 장치
US20230261143A1 (en) Display device
CN116097433A (zh) 显示设备
CN116368617A (zh) 显示装置
KR20220062150A (ko) 표시 장치
KR20210141801A (ko) 표시 장치
KR20210157928A (ko) 표시 장치
KR20210132271A (ko) 표시 장치
KR20220004849A (ko) 표시 장치
CN220210915U (zh) 显示装置
CN219716865U (zh) 显示装置
KR20230142012A (ko) 표시 장치
KR20230005032A (ko) 표시 장치 및 이의 제조 방법
KR20220097711A (ko) 표시 장치
KR20230155039A (ko) 표시 장치
KR20220083901A (ko) 표시 장치
KR20240005273A (ko) 표시 장치
KR20230030112A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant