KR102480832B1

KR102480832B1 - 표시장치

Info

Publication number: KR102480832B1
Application number: KR1020170142667A
Authority: KR
Inventors: 이원재
Original assignee: 엘지디스플레이 주식회사
Priority date: 2017-10-30
Filing date: 2017-10-30
Publication date: 2022-12-23
Also published as: KR20190048118A

Abstract

본 발명은 서브픽셀의 리페어 진행 시 배선의 커팅을 용이하게 하여 리페어 성공률을 높일 수 있는 표시장치에 관한 것이다. 본 발명의 일 실시예에 따른 표시장치는 기판 상에 복수의 게이트 라인, 데이터 라인 및 전원 라인이 교차하여 정의된 복수의 서브픽셀, 및 상기 복수의 서브픽셀은 각각 제1 전극 및 상기 전원 라인으로부터 연장된 전원 연결라인을 포함하며, 상기 제1 전극은 상기 발광영역에 배치된 제1 전극 발광부, 상기 회로영역으로 연장된 제1 전극 연장부, 및 상기 제1 전극 발광부와 상기 제1 전극 연장부를 연결하는 제1 전극 목단부를 포함하고, 상기 전원 연결라인은 상기 제1 전극 목단부와 중첩하는 영역에 형성된 리페어 시인부를 포함한다.

Description

표시장치{Display Device}

본 발명은 표시장치에 관한 것으로, 보다 자세하게는 서브픽셀의 리페어 진행 시 배선의 커팅을 용이하게 하여 리페어 성공률을 높일 수 있는 표시장치에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시장치 분야는 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 변화해 왔다. 평판 표시장치에는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동표시장치(Electrophoretic Display Device: ED) 등이 있다.

이 중 유기발광표시장치는 스스로 발광하는 자발광 소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 특히, 유기발광표시장치는 유연한(flexible) 플렉서블 기판 위에도 형성할 수 있을 뿐 아니라, 플라즈마 디스플레이 패널(Plasma Display Panel)이나 무기 전계발광(EL) 디스플레이에 비해 낮은 전압에서 구동 가능하고 전력 소모가 비교적 적으며, 색감이 뛰어나다는 장점이 있다.

유기발광표시장치는 제작 공정 중에 기판 상에 형성된 구조물의 불량을 복구하거나 불량이 존재하는 서브픽셀을 암점화하는 리페어 공정이 수행될 수 있다. 암점화 리페어 공정은 특정 배선에 레이저를 조사하여 단락시킴으로써 서브픽셀을 암점화시킬 수 있다. 그러나 배선의 재질이나 위치에 따라 리페어 공정의 성공률이 떨어지는 문제가 있다.

본 발명은 서브픽셀의 리페어 진행 시 배선의 커팅을 용이하게 하여 리페어 성공률을 높일 수 있는 표시장치를 제공한다.

상기한 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 표시장치는 기판 상에 복수의 게이트 라인, 데이터 라인 및 전원 라인이 교차하여 정의된 복수의 서브픽셀, 및 상기 복수의 서브픽셀은 각각 제1 전극 및 상기 전원 라인으로부터 연장된 전원 연결라인을 포함하며, 상기 제1 전극은 상기 발광영역에 배치된 제1 전극 발광부, 상기 회로영역으로 연장된 제1 전극 연장부, 및 상기 제1 전극 발광부와 상기 제1 전극 연장부를 연결하는 제1 전극 목단부를 포함하고, 상기 전원 연결라인은 상기 제1 전극 목단부와 중첩하는 영역에 형성된 리페어 시인부를 포함한다.

상기 전원 연결라인은 상기 제1 전극 발광부 및 상기 제1 전극 목단부와 중첩된다.

상기 전원 연결라인은 상기 복수의 데이터 라인 및 전원 라인과 교차한다.

상기 리페어 시인부는 상기 제1 전극 발광부로부터 이격된다.

상기 리페어 시인부는 상기 제1 전극 발광부로부터 먼 상기 전원 연결라인의 일측면에 구비된다.

상기 리페어 시인부 전체는 상기 제1 전극 목단부와 중첩된다.

상기 리페어 시인부의 적어도 일부는 상기 제1 전극 목단부와 중첩되지 않는다.

상기 리페어 시인부는 상기 전원 연결라인의 일측면으로부터 돌출된 적어도 하나의 돌출부와 적어도 하나의 오목부를 포함한다.

상기 적어도 하나의 돌출부는 상기 제1 전극 연장부를 향해 돌출된다.

상기 적어도 하나의 오목부는 상기 제1 전극 발광부를 향해 오목하게 들어간다.

상기 전원 연결라인의 일측면을 따라 연장된 임의의 선을 기준으로 상기 적어도 하나의 돌출부와 상기 적어도 하나의 오목부의 평면 면적이 동일하다.

상기 돌출부의 꼭지점은 상기 제1 전극 목단부의 일측면에 일치하고 상기 오목부의 꼭지점은 상기 제1 전극 목단부의 타측면에 일치한다.

상기 돌출부와 상기 오목부는 서로 이격된다.

상기 적어도 하나의 돌출부의 길이 또는 상기 적어도 하나의 오목부의 길이는 상기 전원 연결라인의 폭 대비 30% 내이다.

본 발명에 따른 유기발광표시장치는 제1 전극 목단부와 대응되는 전원 연결라인의 일측면에 돌출부와 오목부의 형태로 리페어 시인부를 형성함으로써, 리페어 공정시 돌출부와 오목부의 리페어 시인부를 통해 컷팅이 수행될 제1 전극 목단부의 위치를 용이하게 파악할 수 있다.

따라서, 본 발명에서는 서브픽셀에 불량이 발생된 경우, 제1 전극 목단부를 커팅하는 리페어 공정시 제1 전극 목단부의 위치를 신속하게 파악하여 커팅할 수 있어 공정이 지연되는 것을 방지할 수 있다.

도 1은 유기발광표시장치의 개략적인 블록도.
도 2는 서브픽셀의 개략적인 회로 구성도.
도 3은 서브픽셀의 상세 회로 구성 예시도.
도 4는 표시 패널의 단면 예시도.
도 5는 본 발명에 따른 서브픽셀들의 평면 레이아웃을 개략적으로 나타낸 도면.
도 6은 본 발명에 따른 서브픽셀들의 평면 레이아웃을 상세히 나타낸 도면.
도 7은 도 6의 A 영역을 확대한 도면.
도 8은 본 발명의 일 실시예에 따른 서브픽셀의 평면 레이아웃을 나타낸 도면.
도 9 내지 도 12는 본 발명의 일 실시예에 따른 리페어 시인부의 다양한 형상들을 나타낸 도면.

이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시 예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.

본 발명에 따른 표시장치는 유리 기판 또는 플렉서블 기판 상에 표시소자가 형성된 표시장치이다. 표시장치의 예로, 유기발광표시장치, 액정표시장치, 전기영동표시장치 등이 사용 가능하나, 본 발명에서는 유기발광표시장치를 예로 설명한다. 유기발광표시장치는 애노드인 제1 전극과 캐소드인 제2 전극 사이에 유기물로 이루어진 유기막층을 포함한다. 따라서, 제1 전극으로부터 공급받는 정공과 제2 전극으로부터 공급받는 전자가 유기막층 내에서 결합하여 정공-전자쌍인 여기자(exciton)를 형성하고, 여기자가 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하는 자발광 표시장치이다.

도 1은 유기발광표시장치의 개략적인 블록도이고, 도 2는 서브픽셀의 개략적인 회로 구성도이며, 도 3은 서브픽셀의 상세 회로 구성 예시도이고, 도 4는 표시 패널의 단면 예시도이다.

도 1에 도시된 바와 같이, 유기발광표시장치에는 영상 처리부(110), 타이밍 제어부(120), 데이터 구동부(130), 스캔 구동부(140) 및 표시 패널(150)이 포함된다.

영상 처리부(110)는 외부로부터 공급된 데이터 신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(110)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다.

타이밍 제어부(120)는 영상 처리부(110)로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터 신호(DATA)를 공급받는다. 타이밍 제어부(120)는 구동신호에 기초하여 스캔 구동부(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(130)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다.

데이터 구동부(130)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(120)로부터 공급되는 데이터 신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(130)는 데이터 라인들(DL1 ~ DLn)을 통해 데이터 신호(DATA)를 출력한다. 데이터 구동부(130)는 IC(Integrated Circuit) 형태로 형성될 수 있다.

스캔 구동부(140)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 스캔 신호를 출력한다. 스캔 구동부(140)는 게이트 라인들(GL1 ~ GLm)을 통해 스캔 신호를 출력한다. 스캔 구동부(140)는 IC(Integrated Circuit) 형태로 형성되거나 표시 패널(150)에 게이트인패널(Gate In Panel) 방식으로 형성된다.

표시 패널(150)은 데이터 구동부(130) 및 스캔 구동부(140)로부터 공급된 데이터 신호(DATA) 및 스캔 신호에 대응하여 영상을 표시한다. 표시 패널(150)은 영상을 표시할 수 있도록 동작하는 서브픽셀들(SP)을 포함한다.

서브픽셀들(SP)은 적색 서브픽셀, 녹색 서브픽셀 및 청색 서브픽셀을 포함하거나 백색 서브픽셀, 적색 서브픽셀, 녹색 서브픽셀 및 청색 서브픽셀을 포함한다. 서브픽셀들(SP)은 발광 특성에 따라 하나 이상 다른 발광 면적을 가질 수 있다.

도 2에 도시된 바와 같이, 하나의 서브픽셀에는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 보상회로(CC) 및 유기 발광다이오드(OLED)가 포함된다.

스위칭 트랜지스터(SW)는 제1 게이트 라인(GL1)을 통해 공급된 스캔신호에 응답하여 제1 데이터 라인(DL1)을 통해 공급되는 데이터 신호가 커패시터(Cst)에 데이터 전압으로 저장되도록 스위칭 동작한다. 구동 트랜지스터(DR)는 커패시터(Cst)에 저장된 데이터 전압에 따라 전원 라인(EVDD)(고전위전압)과 캐소드 전원 라인(EVSS)(저전위전압) 사이로 구동 전류가 흐르도록 동작한다. 유기발광다이오드(OLED)는 구동 트랜지스터(DR)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.

보상회로(CC)는 구동 트랜지스터(DR)의 문턱전압 등을 보상하기 위해 서브픽셀 내에 추가된 회로이다. 보상회로(CC)는 하나 이상의 트랜지스터로 구성된다. 보상회로(CC)의 구성은 외부 보상 방법에 따라 매우 다양한바 이에 대한 예시를 설명하면 다음과 같다.

도 3에 도시된 바와 같이, 보상회로(CC)에는 센싱 트랜지스터(ST)와 센싱 라인(VREF)(또는 레퍼런스라인)이 포함된다. 센싱 트랜지스터(ST)는 구동 트랜지스터(DR)의 소스 전극과 유기발광다이오드(OLED)의 애노드 전극 사이(이하 센싱노드)에 접속된다. 센싱 트랜지스터(ST)는 센싱 라인(VREF)을 통해 전달되는 초기화전압(또는 센싱전압)을 구동 트랜지스터(DR)의 센싱 노드에 공급하거나 구동 트랜지스터(DR)의 센싱 노드 또는 센싱 라인(VREF)의 전압 또는 전류를 센싱할 수 있도록 동작한다.

스위칭 트랜지스터(SW)는 제1 데이터 라인(DL1)에 제1전극이 연결되고, 구동 트랜지스터(DR)의 게이트 전극에 제2 전극이 연결된다. 구동 트랜지스터(DR)는 전원 라인(EVDD)에 제1전극이 연결되고 유기발광다이오드(OLED)의 애노드 전극에 제2 전극이 연결된다. 커패시터(Cst)는 구동 트랜지스터(DR)의 게이트 전극에 제1 전극이 연결되고 유기발광다이오드(OLED)의 애노드 전극에 제2 전극이 연결된다. 유기발광다이오드(OLED)는 구동 트랜지스터(DR)의 제2 전극에 애노드 전극이 연결되고 제2 전원 라인(EVSS)에 캐소드 전극이 연결된다. 센싱 트랜지스터(ST)는 센싱 라인(VREF)에 제1 전극이 연결되고 센싱 노드인 유기발광다이오드(OLED)의 애노드 전극 및 구동 트랜지스터(DR)의 제2 전극에 제2 전극이 연결된다.

센싱 트랜지스터(ST)의 동작 시간은 외부 보상 알고리즘(또는 보상 회로의 구성)에 따라 스위칭 트랜지스터(SW)와 유사/동일하거나 다를 수 있다. 일례로, 스위칭 트랜지스터(SW)는 제1 게이트 라인(GL1)에 게이트 전극이 연결되고, 센싱 트랜지스터(ST)는 제2 게이트 라인(GL2)에 게이트 전극이 연결될 수 있다. 이 경우, 제1 게이트 라인(GL1)에는 스캔 신호(Scan)가 전달되고 제2 게이트 라인(GL2)에는 센싱 신호(Sense)가 전달된다. 다른 예로, 스위칭 트랜지스터(SW)의 게이트 전극에 연결된 제1 게이트 라인(GL1)과 센싱 트랜지스터(ST)의 게이트 전극에 연결된 제2 게이트 라인(GL2)은 공통으로 공유하도록 연결될 수 있다.

센싱 라인(VREF)은 데이터 구동부에 연결될 수 있다. 이 경우, 데이터 구동부는 실시간, 영상의 비표시기간 또는 N 프레임(N은 1 이상 정수) 기간 동안 서브픽셀의 센싱 노드를 센싱하고 센싱결과를 생성할 수 있게 된다. 한편, 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)는 동일한 시간에 턴온될 수 있다. 이 경우, 데이터 구동부의 시분할 방식에 의거 센싱 라인(VREF)을 통한 센싱 동작과 데이터 신호를 출력하는 데이터 출력 동작은 상호 분리(구분) 된다.

이 밖에, 센싱결과에 따른 보상 대상은 디지털 형태의 데이터신호, 아날로그 형태의 데이터신호 또는 감마 등이 될 수 있다. 그리고 센싱결과를 기반으로 보상신호(또는 보상전압) 등을 생성하는 보상 회로는 데이터 구동부의 내부, 타이밍 제어부의 내부 또는 별도의 회로로 구현될 수 있다.

광차단층(LS)은 구동 트랜지스터(DR)의 채널영역 하부에만 배치되거나 구동 트랜지스터(DR)의 채널영역 하부뿐만 아니라 스위칭 트랜지스터(SW) 및 센싱 트랜지스터(ST)의 채널영역 하부에도 배치될 수 있다. 광차단층(LS)은 단순히 외광을 차단할 목적으로 사용하거나, 광차단층(LS)을 다른 전극이나 라인과의 연결을 도모하고, 커패시터 등을 구성하는 전극으로 활용할 수 있다. 그러므로 광차단층(LS)은 차광 특성을 갖도록 복층(이종 금속의 복층)의 금속층으로 선택된다.

기타, 도 3에서는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 유기발광다이오드(OLED), 센싱 트랜지스터(ST)를 포함하는 3T(Transistor)1C(Capacitor) 구조의 서브픽셀을 일례로 설명하였지만, 보상회로(CC)가 추가된 경우 3T2C, 4T2C, 5T1C, 6T2C 등으로 구성될 수도 있다.

도 4에 도시된 바와 같이, 기판(또는 박막 트랜지스터 기판)(SUB1)의 표시영역(AA) 상에는 도 3에서 설명된 회로를 기반으로 서브픽셀들이 형성된다. 표시영역(AA) 상에 형성된 서브픽셀들은 보호필름(또는 보호기판)(SUB2)에 의해 밀봉된다. 기타 미설명된 NA는 비표시영역을 의미한다. 기판(SUB1)은 유리나 연성을 갖는 재료로 선택될 수 있다.

서브픽셀들은 표시영역(AA) 상에서 적색(R), 백색(W), 청색(B) 및 녹색(G)의 순으로 수평 또는 수직하게 배치된다. 그리고 서브픽셀들은 적색(R), 백색(W), 청색(B) 및 녹색(G)이 하나의 픽셀(P)이 된다. 그러나 서브픽셀들의 배치 순서는 발광재료, 발광면적, 보상회로의 구성(또는 구조) 등에 따라 다양하게 변경될 수 있다. 또한, 서브픽셀들은 적색(R), 청색(B) 및 녹색(G)이 하나의 픽셀(P)이 될 수 있다.

도 5는 본 발명에 따른 서브픽셀들의 평면 레이아웃을 개략적으로 나타낸 도면이고, 도 6은 본 발명에 따른 서브픽셀들의 평면 레이아웃을 상세히 나타낸 도면이고, 도 7은 도 6의 A 영역을 확대한 도면이다.

도 4 및 도 5에 도시된 바와 같이, 기판(SUB1)의 표시영역(AA) 상에는 발광영역(EMA)과 회로영역(DRA)을 갖는 제1 서브픽셀(SPn1) 내지 제4 서브픽셀(SPn4)이 형성된다. 발광영역(EMA)에는 유기발광다이오드(발광소자)가 형성되고, 회로영역(DRA)에는 유기발광다이오드를 구동하는 스위칭, 센싱 및 구동 트랜지스터 등을 포함하는 회로가 형성된다. 제1 서브픽셀(SPn1) 내지 제4 서브픽셀(SPn4)은 회로영역(DRA)에 위치하는 스위칭 및 구동 트랜지스터 등의 동작에 대응하여 발광영역(EMA)에 위치하는 유기발광다이오드가 빛을 발광하게 된다. 제1 서브픽셀(SPn1) 내지 제4 서브픽셀(SPn4) 사이에 위치하는 "WA"는 배선영역으로서, 전원 라인(EVDD), 센싱 라인(VREF), 제1 내지 제4 데이터 라인들(DL1 ~ DL4)이 배치된다. 제1 및 제2 게이트 라인들(GL1, GL2)은 제1 서브픽셀(SPn1) 내지 제4 서브픽셀(SPn4)을 가로지르며 배치된다.

전원 라인(EVDD), 센싱 라인(VREF), 제1 내지 제4 데이터 라인들(DL1 ~ DL4)과 같은 배선들은 물론 박막 트랜지스터를 구성하는 전극들은 서로 다른 층에 위치하지만 콘택홀(비어홀)을 통한 접촉으로 인하여 전기적으로 연결된다. 센싱 라인(VREF)은 센싱 연결라인(VREFC)을 통해 제1 내지 제4 서브픽셀(SPn1~SPn4)의 각 센싱 트랜지스터(미도시)에 연결된다. 전원 라인(EVDD)은 전원 연결라인(EVDDC)을 통해 제1 내지 제4 서브픽셀(SPn1~SPn4)의 각 구동 트랜지스터(미도시)에 연결된다. 제1 및 제2 게이트 라인들(GL1, GL2)은 제1 내지 제4 서브픽셀(SPn1~SPn4)의 각 센싱 및 스위칭 트랜지스터(미도시)에 연결된다.

도 6을 참조하여 제1 서브픽셀(SPn1)의 구조를 예로 설명한다.

도 5 및 도 6을 참조하면, 제1 서브픽셀(SPn1)은, 제1 및 제2 게이트 라인들(GL1, GL2)과 제1 데이터 라인(DL1)이 교차하여 정의된다. 제1 서브픽셀(SPn1)은 구동 트랜지스터(DR), 센싱 트랜지스터(ST), 스위칭 트랜지스터(SW), 커패시터(Cst) 및 유기발광다이오드(OLED)를 포함한다.

발광영역(EMA)에는 유기발광다이오드(OLED)의 제1 전극(ANO)이 배치되어 있고, 회로영역(DRA)에는 구동 트랜지스터(DR), 커패시터(Cst), 센싱 트랜지스터(ST) 및 스위칭 트랜지스터(SW)가 배치된다. 예를 들어, 센싱 트랜지스터(ST)는 게이트 전극(240), 드레인 전극(250D), 소스 전극(250S) 및 반도체층(220)으로 구성된다. 센싱 트랜지스터(ST)의 드레인 전극(250D)은 앞선 도 5에 도시된 센싱 라인(VREF)으로부터 연결된 센싱 연결라인(VREFC)과 일체로 이루어진다.

도 7을 참조하면, 서브픽셀(SP)에 배치되는 유기발광 다이오드의 제1 전극(ANO)이 위치한다. 제1 전극(ANO)은 발광영역(EMA)에 배치된 제1 전극 발광부(ANOL), 회로영역(DRA)으로 연장되는 제1 전극 연장부(ANOE) 및 제1 전극 발광부(ANOL)와 제1 전극 연장부(ANOE) 사이에 위치한 제1 전극 목단부(ANON)를 포함한다. 서브픽셀에 불량이 발생하는 경우, 회로영역(DRA)과 제1 전극(ANO)을 단선시키 위해 제1 전극 목단부(ANON)를 컷팅하는 리페어 공정을 진행한다.

그러나 제1 전극 발광부(ANOL), 제1 전극 연장부(ANOE) 및 제1 전극 목단부(ANON)를 포함한 제1 전극(ANO)은 투명한 도전물질로 이루어지기 때문에 광학 카메라로 제1 전극 목단부(ANON)를 정확하게 시인하기 어려운 문제가 있다. 제1 전극 발광부(ANOL)으로부터 연장된 제1 전극 목단부(ANON)가 시인되지 않는 경우, 컷팅 영역의 확인이 어려워 리페어 공정에 불량이 발생하거나 공정이 지연되는 문제가 발생한다.

본 발명에서는 제1 전극 발광부(ANOL)와 제1 전극 연장부(ANOE)를 연결하는 제1 전극 목단부(ANON)를 용이하게 시인할 수 있도록 제1 전극 목단부(ANON)와 중첩되는 전원 연결라인(EVDDC)에 리페어 시인부를 형성하여 리페어 성공률을 높이고 공정 지연을 방지할 수 있는 실시예를 개시한다.

<실시예>

도 8은 본 발명의 일 실시예에 따른 서브픽셀의 평면 레이아웃을 나타낸 도면이고, 도 9 내지 도 12는 본 발명의 일 실시예에 따른 리페어 시인부의 다양한 형상들을 나타낸 도면들이다.

도 8을 참조하면, 본 발명의 일 실시예에 따른 유기발광표시장치는 제1 및 제2 게이트 라인(GL1a, GL1b)과 제1 내지 제4 데이터 라인(DL1~DL4)이 교차하여 제1 내지 제4 서브픽셀(SPn1~SPn4)이 정의된다. 구체적으로, 제1 내지 제4 데이터 라인(DL1~DL4)과 각각 연결되는 제1 내지 제4 서브픽셀(SPn1~SPn4)은 센싱 라인(VREF)에 공통으로 연결되어 있다. 센싱 라인(VREF)은 제2 및 제3 서브픽셀(SPn2, SPn3)과는 직접 연결되어 있고, 제1 및 제4 서브픽셀(SPn1, SPn4)과는 센싱 연결라인(VREFC)을 통해 연결된다. 제1 내지 제4 서브픽셀(SPn1~SPn4)의 양 가장자리에는 전원 라인(EVDD)이 각각 배치되고, 전원 라인(EVDD)과 인접한 제1 및 제4 서브픽셀(SPn1, SPn4)은 직접 연결되고 제2 및 제3 서브픽셀(SPn2, SPn3)은 전원 연결라인(EVDDC)을 통해 연결된다.

각 서브픽셀들의 발광영역(EMA)에는 유기발광다이오드(OLED)의 제1 전극(ANO)이 배치되어 있고, 회로영역(DRA)에는 구동 트랜지스터(DR), 커패시터(Cst), 센싱 트랜지스터(ST) 및 스위칭 트랜지스터(SW)가 배치된다. 센싱 라인(VREF)은 센싱연결라인(VREFC)을 통해 제1 내지 제4 서브픽셀(SPn1~SPn4)의 각 센싱 트랜지스터(ST)에 연결된다. 전원 라인(EVDD)은 전원 연결라인(EVDDC)을 통해 제1 내지 제4 서브픽셀(SPn1~SPn4)의 각 구동 트랜지스터(DR)에 연결된다. 제1 및 제2 게이트 라인들(GL1, GL2)은 제1 내지 제4 서브픽셀(SPn1~SPn4)의 각 센싱 및 스위칭 트랜지스터(ST, SW)에 연결된다.

한편, 본 발명의 유기발광표시장치는 발광영역(EMA)에 위치한 제1 전극 발광부(ANOL), 회로영역(DRA)에 위치한 제1 전극 연장부(ANOE) 및 제1 전극 발광부(ANOL)와 제1 전극 연장부(ANOE)를 연결하는 제1 전극 목단부(ANON)를 포함하는 제1 전극(ANO)을 포함한다. 그리고 전원 라인(EVDD)으로부터 연장된 전원 연결라인(EVDDC)은 게이트 라인(GL1, GL2), 데이터 라인(DL1~DL4) 및 전원 라인(EVDD)과 교차하여 배치되어, 제1 전극 발광부((ANOL)와 제1 전극 목단부(ANON)에 중첩되어 배치된다.

보다 자세하게 도 9를 참조하면, 본 발명에서는 제1 전극 목단부(ANON)와 중첩하여 대응되는 전원 연결라인(EVDDC)에 리페어 시인부(RPS)를 구비한다. 전원 연결라인(EVDDC)는 광을 반사하는 금속 재질로 이루어지기 때문에 광학 카메라에 용이하게 시인될 수 있기 때문에 리페어 시인부(RPS)를 구비한다.

리페어 시인부(RPS)는 전원 연결라인(EVDDC)의 일측면으로부터 돌출된 적어도 하나의 돌출부(P)와 적어도 하나의 오목부(V)를 포함한다. 적어도 하나의 돌출부(P)는 제1 전극 연장부(ANOE)를 향해 돌출되고, 적어도 하나의 오목부(V)는 제1 전극 발광부(ANOL)를 향해 오목하게 들어간 형상으로 이루어진다.

즉, 전원 연결라인(EVDDC)의 일측면에 돌출부(P)와 오목부(V)의 형태로 리페어 시인부(RPS)를 형성함으로써, 리페어 공정시 돌출부(P)와 오목부(V)의 리페어 시인부(RPS)를 통해 컷팅이 수행될 제1 전극 목단부(ANON)의 위치를 용이하게 파악할 수 있다.

따라서, 본 발명에서는 서브픽셀에 불량이 발생된 경우, 제1 전극 목단부(ANON)를 커팅하는 리페어 공정시 제1 전극 목단부(ANON)의 위치를 신속하게 파악하여 커팅할 수 있어 공정이 지연되는 것을 방지할 수 있다.

한편, 리페어 표시부(RPS)는 제1 전극 발광부(ANOL)로부터 먼 전원 연결라인(EVDDC)의 일측면에 구비된다. 전원 연결라인(EVDDC)이 제1 전극 발광부(ANOL)와 일부 중첩되기 때문에 제1 전극 발광부(ANOL)와 중첩되지 않은 전원 연결라인(EVDDC)의 일측면에 리페어 표시부(RPS)가 형성되어야 제1 전극 목단부(ANON)와 중첩될 수 있다. 즉 리페어 표시부(RPS)는 제1 전극 발광부(ANOL)로부터 이격되어 배치된다.

한편, 본 발명의 리페어 시인부(RPS)는 전원 연결라인(EVDDC)의 일측면을 따라 연장된 임의의 선(L)을 기준으로 적어도 하나의 돌출부(P)와 적어도 하나의 오목부(V)의 평면 면적이 동일하게 이루어진다. 전원 연결라인(EVDDC)에 돌출부나 오목부 등의 특정 구조 형성하면 저항에 영향을 미칠 수 있다. 본 발명에서는 돌출부(P)의 평면 면적과 오목부(V)의 평면 면적을 동일하게 설계하여, 전원 연결라인(EVDDC)의 저항이 커지는 것을 방지할 수 있다. 그러나 본 발명은 이에 한정되지 않으며 돌출부(P)의 평면 면적과 오목부(V)의 평면 면적이 어느 정도 유사하여도 무방하다.

또한, 전원 연결라인(EVDDC)의 폭(W1)에 대해 적어도 하나의 돌출부(P)의 길이(W2) 또는 적어도 하나의 오목부(V)의 길이(W3)는 30% 이내로 이루어질 수 있다. 표시장치가 갈수록 초고해상도화 되기 때문에 서브픽셀 내의 면적도 매우 협소해진다. 이로 인해 전원 연결라인(EVDDC)으로부터 돌출될 수 있는 여유 공간도 협소하다. 또한, 전원 연결라인(EVDDC)의 패터닝 공정 마진에 따라 오목부(V)의 길이(W3)가 30%를 초과하면 전원 연결라인(EVDDC)이 단선될 우려가 있다.

한편, 리페어 시인부(RPS)의 돌출부(P)와 오목부(V)의 형상은 다양하게 이루어질 수 있다.

도 9에 도시된 것처럼, 돌출부(P)와 오목부(V)는 삼각형 형상으로 이루어질 수 있다. 또한, 도 10에 도시된 것처럼, 돌출부(P)와 오목부(V)는 사각형 형상으로 이루어질 수 있다. 또한, 도 11에 도시된 것처럼, 돌출부(P)와 오목부(V)는 반원 형상으로 이루어질 수도 있다. 또한, 도 9 내지 도 11에 도시된 것처럼, 리페어 표시부(RPS) 전체는 제1 전극 목단부(ANON)와 중첩되어 배치될 수 있다.

반면, 도 12를 참조하면, 리페어 표시부(RPS)의 적어도 일부는 제1 전극 목단부(ANON)와 중첩되지 않도록 배치될 수 있다.

여기서, 돌출부(P)의 꼭지점(PP)은 제1 전극 목단부(ANON)의 일측면에 일치하고, 오목부(V)의 꼭지점(VP)은 제1 전극 목단부(ANON)의 타측면에 일치할 수 있다. 즉, 돌출부(P)의 꼭지점(PP)과 오목부(V)의 꼭지점(VP)이 제1 전극 목단부(ANON)의 시작과 끝을 표시해 주는 기능을 할 수 있다. 따라서, 돌출부(P)와 오목부(V)는 서로 이격되어 배치될 수 있다.

이와 같이, 본 발명에 따른 유기발광표시장치는 제1 전극 목단부와 대응되는 전원 연결라인의 일측면에 돌출부와 오목부의 형태로 리페어 시인부를 형성함으로써, 리페어 공정시 돌출부와 오목부의 리페어 시인부를 통해 컷팅이 수행될 제1 전극 목단부의 위치를 용이하게 파악할 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

110: 영상 처리부 120: 타이밍 제어부
130: 데이터 구동부 140: 스캔 구동부
150: 표시 패널 GL1: 제1 게이트 라인
GL2: 제2 게이트 라인 EVDD: 전원 라인
VREF: 센싱라인 DL1 ~ DL4: 제1 내지 제4 데이터 라인
EVDDC: 전원 연결라인 VREFC: 센싱 연결라인
EMA: 발광영역 DRA: 회로영역
SPn1 ~ SPn4: 제1 서브픽셀 내지 제4 서브픽셀

Claims

기판 상에 복수의 게이트 라인, 데이터 라인 및 전원 라인이 교차하여 정의되고, 각각이 발광소자가 배치되는 발광영역 및 상기 발광소자를 구동하는 회로가 형성되는 회로영역을 포함하는 복수의 서브픽셀; 및
상기 복수의 서브픽셀은 각각 제1 전극 및 상기 전원 라인으로부터 연장된 전원 연결라인을 포함하며,
상기 제1 전극은 상기 발광영역에 배치된 제1 전극 발광부, 상기 회로영역으로 연장된 제1 전극 연장부, 및 상기 제1 전극 발광부와 상기 제1 전극 연장부를 연결하는 제1 전극 목단부를 포함하고,
상기 전원 연결라인은 상기 제1 전극 목단부와 중첩하는 영역에 형성된 리페어 시인부를 포함하는 표시장치.
제1 항에 있어서,
상기 전원 연결라인은 상기 제1 전극 발광부 및 상기 제1 전극 목단부와 중첩되는 표시장치.
제1 항에 있어서,
상기 전원 연결라인은 상기 복수의 데이터 라인 및 전원 라인과 교차하는 표시장치.
제1 항에 있어서,
상기 리페어 시인부는 상기 제1 전극 발광부로부터 이격된 표시장치.
제4 항에 있어서,
상기 리페어 시인부는 상기 제1 전극 발광부로부터 먼 상기 전원 연결라인의 일측면에 구비된 표시장치.
제1 항에 있어서,
상기 리페어 시인부 전체는 상기 제1 전극 목단부와 중첩되는 표시장치.
제1 항에 있어서,
상기 리페어 시인부의 적어도 일부는 상기 제1 전극 목단부와 중첩되지 않는 표시장치.
제1 항에 있어서,
상기 리페어 시인부는 상기 전원 연결라인의 일측면으로부터 돌출된 적어도 하나의 돌출부와 적어도 하나의 오목부를 포함하는 표시장치.
제8 항에 있어서,
상기 적어도 하나의 돌출부는 상기 제1 전극 연장부를 향해 돌출된 표시장치.
제8 항에 있어서,
상기 적어도 하나의 오목부는 상기 제1 전극 발광부를 향해 오목하게 들어간 표시장치.
제8 항에 있어서,
상기 전원 연결라인의 일측면을 따라 연장된 임의의 선을 기준으로 상기 적어도 하나의 돌출부와 상기 적어도 하나의 오목부의 평면 면적이 동일한 표시장치.
제8 항에 있어서,
상기 돌출부의 꼭지점은 상기 제1 전극 목단부의 일측면에 일치하고 상기 오목부의 꼭지점은 상기 제1 전극 목단부의 타측면에 일치하는 표시장치.
제12 항에 있어서,
상기 돌출부와 상기 오목부는 서로 이격된 표시장치.
제8 항에 있어서,
상기 적어도 하나의 돌출부의 길이 또는 상기 적어도 하나의 오목부의 길이는 상기 전원 연결라인의 폭 대비 30% 내인 표시장치.