KR102478782B1 - 시그마 레벨들간의 차이를 계산하는 아이 오프닝 측정 회로, 그것을 포함하는 수신기, 그리고 아이 오프닝을 측정하기 위한 방법 - Google Patents

시그마 레벨들간의 차이를 계산하는 아이 오프닝 측정 회로, 그것을 포함하는 수신기, 그리고 아이 오프닝을 측정하기 위한 방법 Download PDF

Info

Publication number
KR102478782B1
KR102478782B1 KR1020180057065A KR20180057065A KR102478782B1 KR 102478782 B1 KR102478782 B1 KR 102478782B1 KR 1020180057065 A KR1020180057065 A KR 1020180057065A KR 20180057065 A KR20180057065 A KR 20180057065A KR 102478782 B1 KR102478782 B1 KR 102478782B1
Authority
KR
South Korea
Prior art keywords
level
sigma
voltage levels
eye opening
levels
Prior art date
Application number
KR1020180057065A
Other languages
English (en)
Other versions
KR20190131972A (ko
Inventor
이준희
조병욱
김봉규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180057065A priority Critical patent/KR102478782B1/ko
Priority to US16/181,241 priority patent/US10466301B1/en
Priority to CN201910376532.8A priority patent/CN110505027B/zh
Priority to US16/669,958 priority patent/US10809297B2/en
Publication of KR20190131972A publication Critical patent/KR20190131972A/ko
Application granted granted Critical
Publication of KR102478782B1 publication Critical patent/KR102478782B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H04L25/0296—Arrangements to ensure DC-balance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/3171—BER [Bit Error Rate] test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31711—Evaluation methods, e.g. shmoo plots
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/30—Monitoring; Testing of propagation channels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference
    • H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0058—Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명의 실시 예에 따른 수신기는, 샘플링 클럭에 기초하여 데이터의 제 1 논리 값에 대응하는 제 1 전압 레벨들과 데이터의 제 2 논리 값에 대응하는 제 2 전압 레벨들을 샘플링하는 샘플러, 제 1 및 제 2 전압 레벨들을 수신하고 조정하는 이퀄라이저, 이퀄라이저로부터 수신된 제 1 및 제 2 전압 레벨들에 기초하여 샘플링 클럭을 복원하는 클럭 및 데이터 복원 회로, 및 제 1 전압 레벨들 중 제 1 기준 전압 레벨보다 큰 상위 전압 레벨들에 따라 제 1 스탭 단위로 제 1 시그마 레벨을 트래킹하고, 제 2 전압 레벨들 중 제 2 기준 전압 레벨보다 작은 하위 전압 레벨들에 따라 제 2 스탭 단위로 제 2 시그마 레벨을 트래킹하고, 그리고 제 1 시그마 레벨과 제 2 시그마 레벨간의 차이를 계산하는 아이 오프닝 측정 회로를 포함할 수 있다.

Description

시그마 레벨들간의 차이를 계산하는 아이 오프닝 측정 회로, 그것을 포함하는 수신기, 그리고 아이 오프닝을 측정하기 위한 방법{EYE OPENING MEASUREMENT CIRCUIT CALCULATING DIFFERENCE BETWEEN SIGMA LEVELS, RECEIVER INCLUDING THE SAME, AND METHOD FOR MEASURING EYE OPENING}
본 발명은 아이 오프닝 측정 회로, 그것을 포함하는 수신기, 및 아이 오프닝을 측정하기 위한 방법에 관한 것으로, 좀 더 자세하게는 시그마 레벨들간의 차이를 계산하는 아이 오프닝 측정 회로, 그것을 포함하는 수신기, 그리고 아이 오프닝을 측정하기 위한 방법에 관한 것이다.
고속의 직렬 링크 시스템에서 채널을 통해 데이터의 비트들이 직렬로 전송될 수 있다. 표피 효과(skin effect), 유전 손실(dielectric loss) 등으로 인하여 채널의 대역폭은 제한될 수 있다. 채널의 제한된 대역폭을 보상하기 위해, 채널을 통해 데이터를 송신하는 송신기와 채널을 통해 데이터를 수신하는 수신기 각각은 채널 손실을 보상하기 위한 이퀄라이저(equalizer)를 포함할 수 있다.
송신기의 이퀄라이저에 의해 등화된(equalized) 신호의 아이 다이어그램(eye diagram)은 송신기의 출력단을 프루빙(probing)함으로써 확인될 수 있다. 그러나, 수신기의 이퀄라이저에 의해 등화된 신호의 아이 다이어그램은 수신기의 내부에서 처리되므로 프루빙을 이용하여 확인될 수 없다. 따라서, 수신기 내부의 이퀄라이저에 의해 등화된 신호의 아이 다이어그램을 확인할 수 있는 기술이 필요하다.
본 발명은 상술한 기술적 과제를 해결하기 위한 것으로, 본 발명은 시그마 레벨들간의 차이를 계산하는 아이 오프닝 측정 회로, 그것을 포함하는 수신기, 그리고 아이 오프닝을 측정하기 위한 방법을 제공할 수 있다.
본 발명의 실시 예에 따른 수신기는 샘플링 클럭에 기초하여 데이터의 제 1 논리 값에 대응하는 제 1 전압 레벨들과 상기 데이터의 제 2 논리 값에 대응하는 제 2 전압 레벨들을 샘플링하는 샘플러, 상기 제 1 및 제 2 전압 레벨들을 수신하고 조정하는 이퀄라이저, 상기 이퀄라이저로부터 수신된 상기 제 1 및 제 2 전압 레벨들에 기초하여 상기 샘플링 클럭을 복원하는 클럭 및 데이터 복원 회로, 및 상기 제 1 전압 레벨들 중 제 1 기준 전압 레벨보다 큰 상위 전압 레벨들에 따라 제 1 스탭 단위로 제 1 시그마 레벨을 트래킹하고, 상기 제 2 전압 레벨들 중 제 2 기준 전압 레벨보다 작은 하위 전압 레벨들에 따라 제 2 스탭 단위로 제 2 시그마 레벨을 트래킹하고, 그리고 상기 제 1 시그마 레벨과 상기 제 2 시그마 레벨간의 차이를 계산하는 아이 오프닝(eye opening) 측정 회로를 포함한다.
본 발명의 실시 예에 따른 아이 오프닝 측정 회로 및 그것을 포함하는 수신기는 신호의 전압 레벨들에 따라 스탭 단위로 시그마 레벨들을 트래킹하고 그리고 최소 전압 레벨 및 최대 전압 레벨이 아닌 수렴된 시그마 레벨들에 기초하여, 신호의 아이 오프닝을 측정할 수 있다. 본 발명의 실시 예에 의해 순간적인 에러나 노이즈로 인해 아이 오프닝의 높이가 감소하는 것이 방지될 수 있으므로, 순간적인 에러나 노이즈에 대한 저항력이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 트랜스시버를 예시적으로 보여주는 블록도이다.
도 2는 도 1의 수신기를 좀 더 구체적으로 보여주는 블록도이다.
도 3 및 도 4는 NRZ 시그널링 방식에 따라 도 2의 아이 오프닝 측정 회로로 입력되는 전압 레벨들의 아이 다이어그램들을 도시한다.
도 5는 도 2의 아이 오프닝 측정 회로가 최소 시그마 레벨 및 최대 시그마 레벨을 트래킹하는 방법을 예시적으로 나타내는 순서도이다.
도 6 및 도 7은 도 5의 순서도에 따라 도 2의 아이 오프닝 측정 회로가 아이 오프닝의 높이들을 측정한 결과들을 예시적으로 보여주는 도면들이다.
도 8은 도 2의 아이 오프닝 측정 회로가 아이 오프닝의 높이를 계산하는 방법을 예시적으로 나타내는 순서도이다.
도 9는 PAM-4 시그널링 방식에 기초하는 도 2의 아이 오프닝 측정 회로를 예시적으로 보여주는 블록도이다.
도 10은 NRZ 시그널링 방식에 기초하는 도 2의 아이 오프닝 측정 회로를 예시적으로 보여주는 블록도이다.
도 11은 본 발명의 실시 예에 따른 수신기가 적용된 SoC 및 SoC와 통신하는 다른 SoC를 포함하는 전자 장치를 예시적으로 보여주는 블록도이다.
아래에서는, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예에 따른 트랜스시버를 예시적으로 보여주는 블록도이다. 트랜스시버(transceiver, 10)는 채널(12)을 통해 서로 통신하는 송신기(transmitter, 11) 및 수신기(receiver, 13)를 포함할 수 있다. 송신기(11)는 병렬 데이터를 직렬 데이터로 변환하는 직렬화기(SER)를 포함할 수 있고, 수신기(13)는 송신기(11)로부터 채널(12)을 통해 전송된 직렬 데이터를 병렬 데이터로 변환하는 병렬화기(DES)를 포함할 수 있다. 직렬화기(SER)와 병렬화기(DES)를 포함하는 트랜스시버(10)는 데이터 송수신 회로, SERDES(serializer/ deserializer) 회로, 고속의 데이터 전송 시스템 등으로 지칭될 수 있다.
송신기(11)는 채널(12)을 통해 데이터에 따른 신호를 수신기(13)로 송신할 수 있다. 송신기(11)는 직렬화기(SER)에 더해 채널 손실(channel loss)을 보상하기 위한 이퀄라이저(EQ)를 더 포함할 수 있다. 예를 들어, 송신기(11)의 이퀄라이저(EQ)에 의해 등화되거나(equalized) 조정된 신호의 전압 레벨들은 송신기(11)의 출력단과 채널(12)의 입력단을 연결하는 경로를 프루빙(probing)함으로써 확인될 수 있다.
실시 예에 있어서, 송신기(11)는 NRZ(non-return-to-zero) 시그널링(signaling) 방식 또는 PAM-4(four-level pulse amplitude modulation) 시그널링 방식으로 신호를 송신할 수 있다. NRZ 시그널링 방식에서, 송신기(11)는 데이터의 제 1 및 제 2 논리 값들(예를 들어, 0b 및 1b)에 대응하는 전압 레벨들을 갖는 신호를 송신할 수 있다. PAM-4 시그널링 방식에서, 송신기(11)는 데이터의 제 1 내지 제 4 논리 값들(예를 들어, 00b, 01b, 10b, 및 11b)에 대응하는 전압 레벨들을 갖는 신호를 송신할 수 있다. 동일한 데이터 전송 속도(data rate)에서의 NRZ 시그널링 방식에 비해, PAM-4 시그널링 방식에서, 송신기(11)의 대역폭(bandwidth)이 2배만큼 증가할 수 있으나 전압 레벨들간의 차이가 3배만큼 감소할 수 있다.
송신기(11)의 송신 방식은 상술한 예시들로 한정되지 않는다. 예를 들어, PAM-8, PAM-16 등과 같은 송신기(11)의 다양한 송신 방식들에 따라, 송신기(11)로부터 출력되는 신호의 전압 레벨들은 4개 이상의 논리 값들에 대응할 수도 있다. 도 1의 송신기(11)의 출력단에서 출력되는 신호를 살펴보면, 직렬로 전송되는 데이터의 비트들이 중첩된 파형들은 눈의 모양과 유사할 수 있다. 일반적으로, 트랜스시버(10)의 송수신 성능을 평가하기 위해, 아이 오프닝의 높이가 측정될 수 있다.
채널(12)은 송신기(11)와 수신기(13)간의 통신을 위해 송신기(11)와 수신기(13)를 연결하는 전기적인 경로일 수 있다. 예를 들어, 채널(12)은 PCB(printed circuit board)의 트레이스(trace) 또는 동축 케이블(coaxial cable)을 포함할 수 있다. 채널(12)은 표피 효과(skin effect), 유전 손실(dielectric loss) 등으로 인하여 채널(12)을 통해 전파되는 고속의 랜덤 데이터의 고주파수 컨텐츠(contents)를 악화시킬 수 있다. 즉, 채널(12)을 통해 전송되는 신호에 채널 손실이 발생할 수 있다. 또한, 채널(12)은 보드들과 케이블들 사이의 커넥터들 및 기타 물리적인 인터페이스들로 인한 임피던스 불연속성(불일치)을 야기할 수 있다. 채널(12)의 임피던스 불연속성은 채널(12)의 주파수 응답에서 노치(notch)로 나타날 수 있다. 또한, 채널(12)을 통과한 데이터의 비트들 각각이 채널 손실 또는 대역폭 제한으로 인하여 다음 비트를 방해할 수 있고, 서로 이웃하는 심볼들이 겹치면서 BER(bit error rate)이 증가하는 현상, 즉, ISI(inter symbol interference)가 발생할 수 있다.
도 1에서, 송신기(11)의 출력단에서 출력되고 채널(12)을 통과하지 않은 데이터의 신호의 아이 다이어그램들이 도시되었다. 도시되진 않았으나, 아이 다이어그램들의 가로 축은 시간을 나타내고 아이 다이어그램들의 세로 축은 전압 레벨을 나타낼 수 있다. NRZ 시그널링 방식의 아이 오프닝(eye opening)의 높이는 H1일 수 있고 PAM-4 시그널링 방식의 아이 오프닝의 높이는 H2(약 H1의 삼분의 일)일 수 있다. 여기서, 아이 오프닝의 높이의 단위는 전압 레벨일 수 있다. 도 1에서, 송신기(11)의 출력단에서 출력되고 채널(12)을 통과한 (즉, 수신기(13)의 입력단으로 수신되는) 신호의 아이 다이어그램들이 더 도시되었다. NRZ 시그널링 방식의 아이 오프닝의 높이는 H1’일 수 있고 PAM-4 시그널링 방식의 아이 오프닝의 높이는 H2’일 수 있다. 채널 손실로 인하여 아이 오프닝의 높이들이 감소할 수 있다. 예를 들어, H1은 H1’으로 감소할 수 있고 H2는 H2’으로 감소할 수 있다.
수신기(13)는 채널(12)을 통해 데이터의 신호를 수신할 수 있다. 수신기(13)는 병렬화기(DES)에 더해 채널 손실을 보상하기 위해 채널(12)의 특성과 반대되는 특성을 갖는 이퀄라이저(EQ)를 더 포함할 수 있다. 예를 들어, 채널(12)은 로우 패스 필터(low pass filter)와 같은 주파수 응답의 특성을 가질 수 있고 수신기(13)의 이퀄라이저(EQ)는 하이 패스 필터(high pass filter)와 같은 주파수 응답의 특성을 가질 수 있다.
송신기(11)의 출력단에서의 아이 다이어그램들과 수신기(13)의 입력단에서의 아이 다이어그램들이 도 1에서 각각 도시되었다. 전술한대로, 송신기(11)가 얼마나 채널 손실을 보상하였는지는 송신기(11)의 출력단에서의 아이 다이어그램을 프루빙함으로써 확인될 수 있다. 반면에, 수신기(13)가 수신된 신호의 채널 손실을 보상하여도, 수신기(13)가 얼마나 채널 손실을 보상하였는지는 프루빙을 통해 확인될 수 없다. 따라서, 수신기(13)가 얼마나 채널 손실을 보상하였는지를 확인할 수 있고 수신기(13) 내부에서 구현될 수 있는 회로, 즉 아이 오프닝 측정 회로가 필요하다.
도 2는 도 1의 수신기를 좀 더 구체적으로 보여주는 블록도이다. 도 2는 도 1을 참조하여 설명될 것이다. 수신기(100)는 아날로그 프론트 엔드(AFE, 110), 샘플러(120), 이퀄라이저(130), 클럭 및 데이터 복원 회로(CDR, 140), 위상 고정 루프(PLL, 150), 아이 오프닝 측정 회로(160), 디코더(170), 및 논리 회로(180)를 포함할 수 있다.
아날로그 프론트 엔드(110)는 채널(12)을 통해 전송된 신호를 수신하고 신호를 샘플러(120)로 송신하거나 제공할 수 있다. 예를 들어, 아날로그 프론트 엔드(110)는 수신된 신호를 증폭하는 LNA(low noise amplifier), VGA(variable gain amplifier) 등과 같은 적어도 하나의 증폭기를 포함하는 아날로그 신호 처리 회로일 수 있다.
샘플러(120)는 아날로그 프론트 엔드(110)에 의해 처리된 신호를 수신할 수 있다. 샘플러(120)는 샘플링 클럭(SCLK)에 기초하여 신호의 전압 레벨들을 샘플링할 수 있다. 좀 더 구체적으로, NRZ 시그널링 방식에서, 샘플러(120)는 데이터의 제 1 논리 값(예를 들어, 0b)에 대응하는 전압 레벨들과 데이터의 제 2 논리 값(예를 들어, 1b)에 대응하는 전압 레벨들을 샘플링할 수 있다. PAM-4 시그널링 방식에서, 샘플러(120)는 데이터의 제 1 논리 값(예를 들어, 00b)에 대응하는 전압 레벨들, 데이터의 제 2 논리 값(예를 들어, 01b)에 대응하는 전압 레벨들, 데이터의 제 3 논리 값(예를 들어, 10b)에 대응하는 전압 레벨들, 및 데이터의 제 4 논리 값(예를 들어, 11b)에 대응하는 전압 레벨들을 샘플링할 수 있다. 샘플러(120)는 아날로그 신호들의 형태 혹은 디지털 신호들의 형태로 샘플링된 전압 레벨들을 이퀄라이저(130)로 제공할 수 있다. 예를 들어, 샘플러(120)는 샘플링 클럭(SCLK)에 기초하여 아날로그 프론트 엔드(110)로부터 수신된 신호를 디지털 형태의 신호로 변환하는 적어도 하나의 아날로그-디지털 컨버터(ADC)를 포함할 수 있다. 도 2의 도시와 같이, 샘플러(120)의 개수는 적어도 하나 이상일 수 있다.
이퀄라이저(130)는 데이터의 논리 값들에 대응하는 신호의 전압 레벨들을 수신할 수 있다. 이퀄라이저(130)는 채널 손실을 보상하기 위해 수신된 전압 레벨들을 조정할 수 있다. 즉, 이퀄라이저(130)는 채널(12)로 인한 노이즈, 지터, ISI 등을 제거하거나 억제하고 그리고 채널 손실을 보상함으로써 아이 오프닝의 높이를 증가시킬 수 있다. 예를 들어, 이퀄라이저(130)는 비선형 이퀄라이저인 DFE(decision-feedback equalizer)와 선형 이퀄라이저인 FFE(feed-forward equalizer)를 포함할 수 있다.
예를 들어, 채널(12)을 통해 전송되는 신호의 단위 간격(UI, 즉, 1비트 간격)을 T로 가정한다. 채널(12)의 임펄스 응답에서, 전술한 채널(12)의 ISI로 인해 T, 2T, 3T 등과 같은 T의 정수 배에 해당하는 시간들에서 포스트커서들(postcursors)이 발생할 수 있다. 이퀄라이저(130)의 DFE는 수신된 신호의 전압 레벨들에 포스트커서들의 크기들(예를 들어, DFE 계수들)을 각각 곱하고 각각의 곱셈 결과들을 더할 수 있다. 그 다음, 이퀄라이저(130)는 새로 수신된 신호의 전압 레벨에 덧셈 결과를 빼서 포스트커서들로 인한 ISI를 억제할 수 있다. 이퀄라이저(130)의 DFE는 DFE 계수들의 개수만큼의 탭(tap)들을 포함할 수 있고 n-탭 DFE로 지칭될 수 있다(n은 자연수). 예를 들어, 이퀄라이저(130)의 DFE는 결정(decision)을 위한 슬라이서(slicer) 또는 플립 플롭, 곱셈기, 및 덧셈기를 포함할 수 있다.
이퀄라이저(130)의 FFE는 DFE가 보상할 수 있는 시간 범위 밖의 프리커서들(precursors)과 포스트커서들(postcursors)을 제거할 수 있다. 즉, FFE는 DFE를 보완할 수 있다. 이퀄라이저(130)의 FFE는 수신된 신호들을 지연시키고, 지연된 신호들에 FFE 계수들을 곱하고, 곱셈 결과들을 더하고, 그리고 덧셈 결과를 DFE로 제공할 수 있다. 이퀄라이저(130)의 FFE가 수신기(100)에 배치되므로, 채널(12)을 통해 수신된 신호에 기초하여 FFE 계수들이 적응적으로 조정될 수 있다. 물론 DFE 계수들도 FFE 계수들과 유사하게 적응적으로 조정될 수 있다. 이퀄라이저(130)의 FFE는 FFE 계수들의 개수만큼의 탭들을 포함할 수 있고 m-탭 FFE로 지칭될 수 있다. m은 자연수이고 n과 동일하거나 상이할 수 있다. 예를 들어, 이퀄라이저(130)의 FFE는 신호를 지연시키는 지연 셀, 곱셈기, 및 덧셈기를 포함할 수 있다.
클럭 및 데이터 복원 회로(140)는 이퀄라이저(130)로부터 출력 데이터(DOUT)의 전압 레벨들을 수신할 수 있다. 출력 데이터(DOUT)의 전압 레벨들은 상술한 이퀄라이저(130)의 동작에 기초하여 등화되거나 조정될 수 있다. 클럭 및 데이터 복원 회로(140)는 위상 고정 루프(150)로부터 제공된 멀티-위상들을 갖는 클럭들을 수신할 수 있다. 클럭 및 데이터 복원 회로(140)는 출력 데이터(DOUT)의 전압 레벨들 및 멀티-위상들을 갖는 클럭들에 기초하여 샘플링 클럭(SCLK)을 생성하거나, 조정하거나, 또는 복원할 수 있다. 샘플링 클럭(SCLK)은 복원 클럭으로도 지칭될 수 있다. 샘플링 클럭(SCLK)의 상승 엣지 또는 하강 엣지에서 아날로그 프론트 엔드(110)로부터 제공된 신호가 샘플러(120)에 의해 샘플링될 수 있다.
클럭 및 데이터 복원 회로(140)는 샘플링 클럭(SCLK)의 위상을 조정함으로써 샘플러(120)의 샘플링 포인트를 조정할 수 있다. 예를 들어, 클럭 및 데이터 복원 회로(140)는 이퀄라이저(130)에 의해 등화되거나 조정된 전압 레벨들에 기초하여 위상 고정 루프(150)로부터 제공된 멀티-위상들을 갖는 클럭들을 혼합하는(mix) 위상 보간기(phase interpolator)를 포함할 수 있다.
위상 고정 루프(150)는 멀티-위상들을 갖는 클럭들 생성할 수 있고 클럭들을 클럭 및 데이터 복원 회로(140)로 제공할 수 있다. 예를 들어, 위상 고정 루프(150)는 기준 클럭과 생성된 클럭들 중 하나를 비교하는 위상 감지기(PD), 루프 필터, VCO(voltage controlled oscillator) 또는 DCO(digitally controlled oscillator) 등을 포함할 수 있다. 여기서, 기준 클럭은 수신기(100)의 외부로부터 수신될 수 있거나 수신기(100)의 내부에서 생성될 수 있다.
아이 오프닝 측정 회로(160)는 이퀄라이저(130)와 클럭 및 데이터 복원 회로(140)가 락킹(locking)된 이후에 아이 오프닝의 높이를 측정하는 동작을 수행할 수 있다. 예를 들어, 락킹 이후의 이퀄라이저(130)의 계수들(FFE 계수들 또는 DFE 계수들)은 고정될 수 있고 그리고 락킹 이후의 클럭 및 데이터 복원 회로(140)로부터 출력된 샘플링 클럭(SCLK)의 위상 변화는 사전에 결정된 범위 이내일 수 있다. 그리고, 아이 오프닝 측정 회로(160)에 의해 측정된 아이 오프닝의 높이는 이퀄라이저(130)와 클럭 및 데이터 복원 회로(140)가 얼마나 노이즈, 지터, ISI 등을 제거하였고 채널 손실을 보상하였는지를 판별하는데 사용될 수 있다.
아이 오프닝 측정 회로(160)는 이퀄라이저(130)로부터 출력 데이터(DOUT)의 전압 레벨들을 수신할 수 있다. 또한, 아이 오프닝 측정 회로(160)는 이퀄라이저(130)로부터 기준 전압 레벨(reference voltage level)을 수신할 수 있다. 기준 전압 레벨은 출력 데이터(DOUT)의 논리 값들 중 어느 하나에 대응하는 전압 레벨들의 중앙 레벨 또는 평균 레벨일 수 있다.
NRZ 시그널링 방식에서, 출력 데이터(DOUT)의 제 1 논리 값(0b)에 대응하는 전압 레벨들의 중앙 레벨 및 출력 데이터(DOUT)의 제 2 논리 값(1b)에 대응하는 전압 레벨들의 중앙 레벨 각각은 기준 전압 레벨일 수 있다. 예를 들어, 제 2 논리 값(1b)에 대응하는 전압 레벨들의 중앙 레벨인 기준 전압 레벨은 채널(12)의 임펄스 응답의 메인 커서(main cursor)의 크기 또는 이퀄라이저(130)의 C0에 대응할 수 있다. 아이 오프닝 측정 회로(160)는 이퀄라이저(130)로부터 제공되고 제 2 논리 값(1b)에 대응하는 전압 레벨들의 기준 전압 레벨(C0)을 이용하여, 제 1 논리 값(0b)에 대응하는 전압 레벨들의 기준 전압 레벨(-C0)을 계산할 수 있다.
PAM-4 시그널링 방식에서, 출력 데이터(DOUT)의 제 1 논리 값(00b)에 대응하는 전압 레벨들의 중앙 레벨, 출력 데이터(DOUT)의 제 2 논리 값(01b)에 대응하는 전압 레벨들의 중앙 레벨, 출력 데이터(DOUT)의 제 3 논리 값(10b)에 대응하는 전압 레벨들의 중앙 레벨, 및 출력 데이터(DOUT)의 제 4 논리 값(11b)에 대응하는 전압 레벨들의 중앙 레벨 각각은 기준 전압 레벨일 수 있다. 예를 들어, 제 3 논리 값(10b)에 대응하는 전압 레벨들의 중앙 레벨인 기준 전압 레벨은 채널(12)의 임펄스 응답의 메인 커서(main cursor)의 크기 또는 이퀄라이저(130)의 C0에 대응할 수 있다. 아이 오프닝 측정 회로(160)는 이퀄라이저(130)로부터 제공되고 제 3 논리 값(10b)에 대응하는 전압 레벨들의 기준 전압 레벨(C0)을 이용하여, 제 1 논리 값(00b)에 대응하는 전압 레벨들의 기준 전압 레벨(-3C0), 제 2 논리 값(01b)에 대응하는 전압 레벨들의 기준 전압 레벨(-C0), 및 제 4 논리 값(11b)에 대응하는 전압 레벨들의 기준 전압 레벨(3C0)을 계산할 수 있다.
출력 데이터(DOUT)의 논리 값들 중 어느 하나에 대응하는 전압 레벨들은 기준 전압 레벨을 중심으로 분포할 수 있다. 본 발명의 실시 예에 따른 아이 오프닝 측정 회로(160)는 이러한 전압 레벨들의 최소 레벨 및 최대 레벨에 기초하여 아이 오프닝의 높이를 측정하지 않는다. 대신에, 아이 오프닝 측정 회로(160)는 최소 레벨보다 크고 기준 전압 레벨보다 작은 최소 시그마 레벨(Sigma_Min) 및 최대 레벨보다 작고 기준 전압 레벨보다 큰 최대 시그마 레벨(Sigma_Max)에 기초하여 아이 오프닝의 높이를 측정할 수 있다. 여기서, 기준 전압 레벨로부터 최소 시그마 레벨(Sigma_Min)이 떨어진 편차와 기준 전압 레벨로부터 최대 시그마 레벨(Sigma_Max)이 떨어진 편차는 서로 동일하거나 상이할 수 있다. 이하, 도 3 내지 도 8에서, 아이 오프닝 측정 회로(160)가 최소 시그마 레벨(Sigma_Min), 최대 시그마 레벨(Sigma_Max), 및 아이 오프닝의 높이를 계산하는 방법이 설명될 것이다.
디코더(170)는 이퀄라이저(130)로부터 제공된 출력 데이터(DOUT)의 전압 레벨들을 수신할 수 있다. 디코더(170)는 출력 데이터(DOUT)의 전압 레벨들을 심볼들로 디코딩할 수 있다. 디코더(170)는 심볼들을 논리 회로(180)로 제공할 수 있다.
논리 회로(180)는 디코더(170)로부터 심볼들을 수신하고 처리할 수 있다. 예를 들어, 논리 회로(180)는 심볼들을 처리하기 위해, CPU(central processing unit), ISP(image signal processing unit), DSP(digital signal processing unit), GPU(graphics processing unit), VPU(vision processing unit), 및 NPU(neural processing unit) 중 적어도 하나를 포함할 수 있다. 또한, 논리 회로(180)는 동종 멀티-코어 프로세서(homogeneous multi-core processor)들 또는 이종 멀티-코어 프로세서(heterogeneous multi-core processor)들을 포함할 수 있다.
논리 회로(180)는 아이 오프닝 측정 회로(160)로부터 아이 오프닝의 높이를 수신할 수 있다. 논리 회로(180)는 아이 오프닝의 높이에 기초하여 이퀄라이저(130)와 클럭 및 데이터 복원 회로(140)를 조정하거나 최적화할 수 있다. 예를 들어, 논리 회로(180)는 이퀄라이저(130)와 클럭 및 데이터 복원 회로(140)의 트레이닝(training)을 위해 이퀄라이저(130)와 클럭 및 데이터 복원 회로(140)에 튜닝(tuning) 정보를 제공할 수 있다. 예를 들어, 튜닝 정보(혹은 튜닝을 위한 하나 이상의 신호들)에 따라, 이퀄라이저(130)의 계수들(예를 들어, FFE 계수들, DFE 계수들), 클럭 및 데이터 복원 회로(140)의 계수들 등이 변경될 수 있다. 논리 회로(180)는 아이 오프닝의 높이가 부족하다고 판단하면, 아이 오프닝의 높이를 개선하기 위해 이퀄라이저(130)와 클럭 및 데이터 복원 회로(140)를 조정할 수 있다.
실시 예에 있어서, 수신기(100)의 구성 요소들(110, 120, 130, 140, 150, 160, 170, 180)의 전부 또는 일부는 SoC(system on chip), ASIC(application specific integrated circuit), FPGA(field programmable gate array) 등에서 구현될 수 있다. 또한, 수신기(100)는 PoP(package on package), BGAs(ball grid arrays), CSPs(chip scale packages), PLCC(plastic leaded chip carrier), PDIP(plastic dual in-line package), Die in Waffle Pack, Die in Wafer Form, COB(chip on board), CERDIP(ceramic dual in-line package), MQFP(metric quad flat pack), TQFP(thin quad flat pack), SOIC(small outline integrated circuit), SSOP(shrink small outline package), TSOP(thin small outline package), SIP(system in package), MCP(multi chip package), WFP(wafer-level fabricated package), WSP(wafer-level processed stack package) 등과 같은 다양한 패키지들을 이용하여 구현될 수 있다.
도 3 및 도 4는 NRZ 시그널링 방식에 따라 도 2의 아이 오프닝 측정 회로로 입력되는 전압 레벨들의 아이 다이어그램들을 도시한다. 도 3 및 도 4는 함께 설명될 것이고, 도 1 및 도 2를 참조하여 설명될 것이다. 도시되진 않았으나, 도 3 및 도 4의 아이 다이어그램들의 가로 축은 시간을 나타내고 도 3 및 도 4의 아이 다이어그램들의 세로 축은 전압 레벨을 나타낼 수 있다.
도 3 및 도 4를 참조하면, 중앙 레벨들(C0, -C0)을 기준으로 다수(majority)의 전압 레벨들이 분포할 수 있다. 도 3의 전압 레벨들의 산포(dispersion)는 도 4의 전압 레벨들의 산포보다 작고 도 3의 전압 레벨들의 표준 편차는 도 4의 전압 레벨들의 표준 편차보다 작은 것으로 가정한다.
아이 오프닝 측정 회로(160)는 도 3의 아이 다이어그램의 아이 오프닝의 높이를 측정할 수 있다. 만약 아이 오프닝 측정 회로(160)가 전압 레벨들의 최소 레벨 및 최대 레벨에 기초하여 아이 오프닝의 높이를 측정하는 경우, 아이 오프닝의 높이는 H3일 수 있다. 아이 오프닝 측정 회로(160)가 전술한 최소 시그마 레벨(Sigma_Min) 및 최대 시그마 레벨(Sigma_Max)에 기초하여 아이 오프닝의 높이를 측정하는 경우, 아이 오프닝의 높이는 H3와 유사할 수 있다. 전술한 가정에 따라 도 3의 전압 레벨들의 산포는 도 4의 전압 레벨들의 산포보다 작으므로, 전압 레벨들의 다수와 최소 레벨간의 차이 그리고 전압 레벨들의 다수와 최대 레벨간의 차이가 작을 수 있다. 따라서, 도 3의 경우에서, 최소 레벨 및 최대 레벨에 기초하여 아이 오프닝 측정 회로(160)에 의해 측정된 아이 오프닝의 높이와 최소 시그마 레벨(Sigma_Min) 및 최대 시그마 레벨(Sigma_Max)에 기초하여 아이 오프닝 측정 회로(160)에 의해 측정된 아이 오프닝의 높이간에 차이가 거의 없을 수 있다.
아이 오프닝 측정 회로(160)는 도 4의 아이 다이어그램의 아이 오프닝의 높이를 측정할 수 있다. 도 3의 아이 다이어그램과 달리, 도 4의 아이 다이어그램에서, 순간적인 에러 또는 노이즈로 인해 전압 레벨들의 다수와 최소 레벨간의 차이 그리고 전압 레벨들의 다수와 최대 레벨간의 차이가 도 3의 경우보다 커질 수 있다.
만약 아이 오프닝 측정 회로(160)가 전압 레벨들의 최소 레벨(Level_Min) 및 최대 레벨(Level_Max)에 기초하여 아이 오프닝의 높이를 측정하는 경우, 아이 오프닝의 높이는 H4일 수 있다. 아이 오프닝 측정 회로(160)가 전술한 최소 시그마 레벨(Sigma_Min) 및 최대 시그마 레벨(Sigma_Max)에 기초하여 아이 오프닝의 높이를 측정하는 경우, 아이 오프닝의 높이는 H4보다 높은 H5일 수 있다. 논리 회로(180)는 아이 오프닝 측정 회로(160)로부터 제공되는 아이 오프닝의 높이(H4) 또는 아이 오프닝의 높이(H5)에 기초하여 이퀄라이저(130)와 클럭 및 데이터 복원 회로(140)에 대한 최적화를 수행할 수 있다고 가정한다.
아이 오프닝의 높이(H4)가 아이 오프닝의 높이(H5)보다 작으므로, 아이 오프닝의 높이(H4)에 기초한 이퀄라이저(130)와 클럭 및 데이터 복원 회로(140)에 대한 최적화의 정도는 아이 오프닝의 높이(H5)에 기초한 이퀄라이저(130)와 클럭 및 데이터 복원 회로(140)에 대한 최적화의 정도보다 클 수 있다. 다만, 아이 오프닝의 높이(H4)는 순간적인 에러 또는 노이즈에 의한 것이기 때문에, 아이 오프닝 측정 회로(160)가 전압 레벨들의 최소 레벨(Level_Min) 및 최대 레벨(Level_Max)에 기초하여 아이 오프닝의 높이를 H4로 측정하게 되면, 논리 회로(180)는 이퀄라이저(130)와 클럭 및 데이터 복원 회로(140)에 대한 최적화를 과도하게 수행하게 된다. 즉, 논리 회로(180)는 이퀄라이저(130)와 클럭 및 데이터 복원 회로(140)를 불필요하게 조정할 수 있고 그리고 이러한 조정은 최소 레벨 및 최대 레벨을 제외한 전압 레벨들의 다수에 의해 형성되는 아이 오프닝의 높이에 부정적인 영향을 미칠 수 있다.
정리하면, 최소 레벨(Level_Min) 및 최대 레벨(Level_Max)은 전압 레벨들의 다수를 나타낼 수 없으나, 최소 시그마 레벨(Sigma_Min) 및 최대 시그마 레벨(Sigma_Max)은 전압 레벨들의 다수를 나타낼 수 있다. 본 발명의 실시 예에 따른 아이 오프닝 측정 회로(160)는 순간적인 에러 또는 노이즈에 대한 저항력(tolerance)를 갖기 위해, 전압 레벨들의 최소 레벨(Level_Min) 및 최대 레벨(Level_Max) 대신에 전압 레벨들의 최소 시그마 레벨(Sigma_Min) 및 최대 시그마 레벨(Sigma_Max)에 기초하여 아이 오프닝의 높이를 측정할 수 있다. 따라서, 논리 회로(180)는 아이 오프닝의 높이(H4)가 아닌 아이 오프닝의 높이(H5)에 기초하여 이퀄라이저(130)와 클럭 및 데이터 복원 회로(140)를 조정하거나 최적화할 수 있다. 논리 회로(180)는 순간적인 에러 또는 노이즈로 인한, 이퀄라이저(130)와 클럭 및 데이터 복원 회로(140)에 대한 불필요한 조정을 수행하지 않을 수 있다. 이하, 아이 오프닝 측정 회로(160)가 최소 시그마 레벨(Sigma_Min) 및 최대 시그마 레벨(Sigma_Max)을 트래킹(tracking)하는 방법에 대해 설명한다.
도 5는 도 2의 아이 오프닝 측정 회로가 최소 시그마 레벨 및 최대 시그마 레벨을 트래킹하는 방법을 예시적으로 나타내는 순서도이다. 도 5는 도 2를 참조하여 설명될 것이다.
S110 단계에서, 아이 오프닝 측정 회로(160)는 이퀄라이저(130)로부터 순차적으로 출력되는 출력 데이터(DOUT)의 논리 값들에 대응하는 신호의 전압 레벨들을 순차적으로 수신할 수 있다. NRZ 시그널링 방식의 경우, 아이 오프닝 측정 회로(160)는 제 1 논리 값(0b)에 대응하는 제 1 전압 레벨들 및 제 2 논리 값(1b)에 대응하는 제 2 전압 레벨들을 수신할 수 있다. PAM-4 시그널링 방식의 경우, 아이 오프닝 측정 회로(160)는 제 1 논리 값(00b)에 대응하는 제 1 전압 레벨들, 제 2 논리 값(01b)에 대응하는 제 2 전압 레벨들, 제 3 논리 값(10b)에 대응하는 제 3 전압 레벨들, 및 제 4 논리 값(11b)에 대응하는 제 4 전압 레벨들을 수신할 수 있다.
S120 단계에서, 아이 오프닝 측정 회로(160)는 수신된 전압 레벨과 기준 전압 레벨을 비교할 수 있다. 수신된 전압 레벨은 NRZ 시그널링 방식의 제 2 논리 값(1b)에 대응하고 기준 전압 레벨은 중앙 레벨(C0)이거나 또는 수신된 전압 레벨은 PAM-4 시그널링 방식의 제 3 논리 값(10b)에 대응하고 기준 전압 레벨은 중앙 레벨(C0)인 경우가 예시적으로 도 5에서 도시되었다. 물론, 아이 오프닝 측정 회로(160)는 다른 논리 값에 대응하는 수신된 전압 레벨과 다른 중앙 레벨을 비교할 수 있고(즉, S120 단계) 그리고 S120 단계 이후의 S121 내지 S124 단계들, S126 내지 S129 단계들, 및 S130 단계를 수행할 수 있다.
실시 예에 있어서, 기준 전압 레벨(C0)은 이퀄라이저(130)에 의해 계산되고 이퀄라이저(130)로부터 제공될 수 있다. 이퀄라이저(130)는 아이 오프닝 측정 회로(160)가 동작을 시작하기 전에 데이터의 신호를 수신하면서 등화된 전압 레벨들을 누적할 수 있다. 이퀄라이저(130)는 누적된 전압 레벨들의 평균을 계산하여 기준 전압 레벨(C0)을 계산할 수 있다. 이퀄라이저(130)는 기준 전압 레벨(C0)뿐만 아니라 다른 기준 전압 레벨도 유사한 방식으로 계산할 수 있다. 다른 실시 예에 있어서, 아이 오프닝 측정 회로(160)는 S110 단계를 수행하기 전에, 이퀄라이저(130)에 의해 등화된 전압 레벨들을 누적하고 누적된 전압 레벨들의 평균을 계산하여 기준 전압 레벨(C0)을 계산할 수 있다. 아이 오프닝 측정 회로(160)는 기준 전압 레벨(C0)을 이용하여 다른 기준 전압 레벨을 더 계산할 수 있다. 또 다른 실시 예에 있어서, 기준 전압 레벨(C0)은 사전에 아이 오프닝 측정 회로(160)에 프로그램될 수 있다. 다른 기준 전압 레벨도 사전에 아이 오프닝 측정 회로(160)에 프로그램될 수 있다.
수신된 전압 레벨이 기준 전압 레벨(C0)보다 크면 S121 단계가 수행될 수 있다. S121 단계에서, 수신된 전압 레벨과 현재의 최대 시그마 레벨(Sigma_Max)을 비교할 수 있다. 여기서, 현재의 최대 시그마 레벨(Sigma_Max)은 이전에 수신된 전압 레벨에 따라 설정된 시그마 레벨일 수 있다. 도 5의 순서도가 처음 수행되는 경우, 현재의 최대 시그마 레벨(Sigma_Max)은 기준 전압 레벨(C0) 이상으로 사전에 설정된 임의의 레벨일 수 있다.
수신된 전압 레벨이 현재의 최대 시그마 레벨(Sigma_Max)보다 크면, S122 단계에서, 아이 오프닝 측정 회로(160)는 스탭 단위(예를 들어, 1mV)만큼 현재의 최대 시그마 레벨(Sigma_Max)을 증가시킬 수 있다. 수신된 전압 레벨이 현재의 최대 시그마 레벨(Sigma_Max)보다 작으면, S123 단계에서, 아이 오프닝 측정 회로(160)는 스탭 단위만큼 현재의 최대 시그마 레벨(Sigma_Max)을 감소시킬 수 있다. S122, S123 단계들이 반복적으로 수행됨으로써 최대 시그마 레벨(Sigma_Max)은 기준 전압 레벨(C0)보다 크고 상위 전압 레벨들의 최대 레벨보다 작은 임의의 레벨로 수렴할 수 있다. 예를 들어, 최대 시그마 레벨(Sigma_Max)은 상위 전압 레벨들의 평균 레벨로 수렴할 수 있다.
정리하면, 아이 오프닝 측정 회로(160)는 기준 전압 레벨(C0)보다 큰 상위 전압 레벨들에 따라 스탭 단위로 최대 시그마 레벨(Sigma_Max)을 트래킹하거나 계산할 수 있다. 아이 오프닝 측정 회로(160)는 수신된 전압 레벨과 현재의 최대 시그마 레벨(Sigma_Max)의 비교 결과에 기초하여 현재의 최대 시그마 레벨(Sigma_Max)을 스탭 단위만큼 증가시키거나 감소시킬 수 있다. 아이 오프닝 측정 회로(160)로 순간적인 에러 또는 노이즈로 인한 최대 전압 레벨이 수신되어도, 아이 오프닝 측정 회로(160)는 단지 스탭 단위만큼 최대 시그마 레벨(Sigma_Max)을 증가시킬 수 있다. 최대 시그마 레벨(Sigma_Max)은 순간적인 에러 또는 노이즈로 인한 최대 전압 레벨을 제외한 상위 전압 레벨들의 다수를 대표할 수 있다. 따라서, 순간적인 에러 또는 노이즈에 대한 아이 오프닝 측정 회로(160)의 저항력이 개선될 수 있다.
S124 단계에서, 아이 오프닝 측정 회로(160)는 최대 카운터 값(Counter_Max)을 증가시킬 수 있다. 예를 들어, 아이 오프닝 측정 회로(160)는 최대 카운터 값(Counter_Max)을 증가시키는 카운터를 포함할 수 있다.
수신된 전압 레벨이 기준 전압 레벨(C0)보다 작으면 S126 단계가 수행될 수 있다. S126 단계에서, 수신된 전압 레벨과 현재의 최소 시그마 레벨(Sigma_Min)을 비교할 수 있다. 여기서, 현재의 최소 시그마 레벨(Sigma_Min)은 이전에 수신된 전압 레벨에 따라 설정된 시그마 레벨일 수 있다. 도 5의 순서도가 처음 수행되는 경우, 현재의 최소 시그마 레벨(Sigma_Min)은 기준 전압 레벨(C0)이하로 사전에 설정된 임의의 레벨일 수 있다.
수신된 전압 레벨이 현재의 최소 시그마 레벨(Sigma_Min)보다 크면, S127 단계에서, 아이 오프닝 측정 회로(160)는 스탭 단위(예를 들어, 1mV)만큼 현재의 최소 시그마 레벨(Sigma_Min)을 증가시킬 수 있다. 수신된 전압 레벨이 현재의 최소 시그마 레벨(Sigma_Min)보다 작으면, S128 단계에서, 아이 오프닝 측정 회로(160)는 스탭 단위만큼 현재의 최소 시그마 레벨(Sigma_Min)을 감소시킬 수 있다. S127, S128 단계들이 반복적으로 수행됨으로써 최소 시그마 레벨(Sigma_Min)은 기준 전압 레벨(C0)보다 작고 하위 전압 레벨들의 최소 레벨보다 큰 임의의 레벨로 수렴할 수 있다. 예를 들어, 최소 시그마 레벨(Sigma_Min)은 하위 전압 레벨들의 평균 레벨로 수렴할 수 있다.
정리하면, 아이 오프닝 측정 회로(160)는 기준 전압 레벨(C0)보다 낮은 하위 전압 레벨들에 따라 스탭 단위로 최소 시그마 레벨(Sigma_Min)을 트래킹하거나 계산할 수 있다. 아이 오프닝 측정 회로(160)는 수신된 전압 레벨과 최소 시그마 레벨(Sigma_Min)의 비교 결과에 기초하여 현재의 최소 시그마 레벨(Sigma_Min)을 스탭 단위만큼 증가시키거나 감소시킬 수 있다. 아이 오프닝 측정 회로(160)로 순간적인 에러 또는 노이즈로 인한 최소 전압 레벨이 수신되어도, 아이 오프닝 측정 회로(160)는 단지 스탭 단위만큼 최소 시그마 레벨(Sigma_Min)을 감소시킬 수 있다. 최소 시그마 레벨(Sigma_Min)은 순간적인 에러 또는 노이즈로 인한 최소 전압 레벨을 제외한 하위 전압 레벨들의 다수를 대표할 수 있다. 따라서, 순간적인 에러 또는 노이즈에 대한 아이 오프닝 측정 회로(160)의 저항력이 개선될 수 있다.
실시 예에 있어서, S122, S123, S126, S127 단계들의 스탭 단위들은 서로 동일하거나 상이할 수 있다. S122, S123, S126, S127 단계들의 스탭 단위들은 사전에 논리 회로(180)에 의해 설정될 수 있다.
S129 단계에서, 아이 오프닝 측정 회로(160)는 최소 카운터 값(Counter_Min)을 증가시킬 수 있다. 예를 들어, 아이 오프닝 측정 회로(160)는 최소 카운터 값(Counter_Min)을 증가시키는 카운터를 포함할 수 있다.
S130 단계에서, 아이 오프닝 측정 회로(160)는 최대 카운터 값(Counter_Max)과 최소 카운터 값(Counter_Min)이 다 끝났는지를 판별할 수 있다. 좀 더 구체적으로, 아이 오프닝 측정 회로(160)는 카운터의 출력인 최대 카운터 값(Counter_Max)이 목표 값에 도달하였는지 그리고 카운터의 출력인 최소 카운터 값(Counter_Min)이 목표 값에 도달하였는지를 판별할 수 있다. 최대 카운터 값(Counter_Max)과 최소 카운터 값(Counter_Min)이 다 끝나지 않았으면, 아이 오프닝 측정 회로(160)는 S110, S120, S121 내지 S124, S126 내지 S129, 및 S130 단계들을 반복적으로 수행할 수 있다. 예를 들어, 아이 오프닝 측정 회로(160)는 최대 시그마 레벨(Sigma_Max)이 상위 전압 레벨들을 대표하고 최소 시그마 레벨(Sigma_Min)이 하위 전압 레벨들을 대표할 수 있도록, S110, S120, S121 내지 S124, S126 내지 S129, 및 S130 단계들을 반복적으로 수행할 수 있다. 목표 값은 최대 시그마 레벨(Sigma_Max)이 상위 전압 레벨들을 대표하고 최소 시그마 레벨(Sigma_Min)이 하위 전압 레벨들을 대표할 수 있도록 사전에 설정될 수 있다.
도 6 및 도 7은 도 5의 순서도에 따라 도 2의 아이 오프닝 측정 회로가 아이 오프닝의 높이들을 측정한 결과들을 예시적으로 보여주는 도면들이다. 도 6 및 도 7은 함께 설명될 것이고, 도 2 및 도 5를 참조하여 설명될 것이다. 도시되진 않았으나, 도 6 및 도 7의 아이 다이어그램들의 가로 축은 시간을 나타내고 도 6 및 도 7의 아이 다이어그램들의 세로 축은 전압 레벨을 나타낼 수 있다.
도 6에서 PAM-4 시그널링 방식의 아이 다이어그램이 도시되었다. 아이 오프닝 측정 회로(160)는 도 5의 모든 단계들을 반복적으로 수행함으로써 제 1 내지 제 6 시그마 레벨들(Sigma1~Sigma6)을 트래킹할 수 있다. 제 1 시그마 레벨(Sigma1)은 제 1 논리 값(00b)에 대응하고 기준 전압 레벨(-3C0)보다 큰 상위 전압 레벨들의 다수를 대표하는 최대 시그마 레벨일 수 있다. 제 2 시그마 레벨(Sigma2)은 제 2 논리 값(01b)에 대응하고 기준 전압 레벨(-C0)보다 작은 하위 전압 레벨들의 다수를 대표하는 최소 시그마 레벨일 수 있다. 제 3 시그마 레벨(Sigma3)은 제 2 논리 값(01b)에 대응하고 기준 전압 레벨(-C0)보다 큰 상위 전압 레벨들의 다수를 대표하는 최대 시그마 레벨일 수 있다. 제 4 시그마 레벨(Sigma4)은 제 3 논리 값(10b)에 대응하고 기준 전압 레벨(C0)보다 작은 하위 전압 레벨들의 다수를 대표하는 최소 시그마 레벨일 수 있다 제 5 시그마 레벨(Sigma5)은 제 3 논리 값(10b)에 대응하고 기준 전압 레벨(C0)보다 큰 상위 전압 레벨들의 다수를 대표하는 최대 시그마 레벨일 수 있다. 제 6 시그마 레벨(Sigma6)은 제 4 논리 값(11b)에 대응하고 기준 전압 레벨(3C0)보다 작은 하위 전압 레벨들의 다수를 대표하는 최소 시그마 레벨일 수 있다.
도 5에서 아이 오프닝 측정 회로(160)가 제 4 시그마 레벨(Sigma4) 및 제 5 시그마 레벨(Sigma5)을 트래킹하는 과정이 대표적으로 도시되었다. 전술한대로, 아이 오프닝 측정 회로(160)는 제 4 시그마 레벨(Sigma4) 및 제 5 시그마 레벨(Sigma5)과 유사하게, 다른 시그마 레벨들(Sigma1~Sigma3, Sigma6)을 각각 트래킹할 수 있다.
다른 실시 예에 있어서, 도 6의 도시와 달리, 아이 오프닝 측정 회로(160)가 NRZ 시그널링 방식에 기초하는 신호의 아이 오프닝의 높이를 측정할 수 있다. 이 경우, 아이 오프닝 측정 회로(160)는 제 1 내지 제 6 시그마 레벨들(Sigma1~Sigma6)과 유사하게, 제 1 논리 값(0b)에 대응하고 기준 전압 레벨(-C0)보다 큰 상위 전압 레벨들의 다수를 대표하는 최대 시그마 레벨과 제 2 논리 값(1b)에 대응하고 기준 전압 레벨(C0)보다 작은 하위 전압 레벨들의 다수를 대표하는 최소 시그마 레벨을 각각 트래킹할 수 있다.
도 6의 기준 전압 레벨(C0), 제 4 시그마 레벨(Sigma4), 및 제 5 시그마 레벨(Sigma5) 부근의 전압 레벨들이 도 7에서 확대되어 도시되었다. 도 7의 전압 레벨들은 제 3 논리 값(10b)에 대응할 수 있다.
도 7을 참조하면, 기준 전압 레벨(C0)보다 큰 상위 전압 레벨들은 제 3 논리 값(10b)에 대응하는 모든 전압 레벨들의 약 50%에 해당할 수 있다. 기준 전압 레벨(C0)보다 작은 하위 전압 레벨들은 제 3 논리 값(10b)에 대응하는 모든 전압 레벨들의 약 50%에 해당할 수 있다. 최대 시그마 레벨(Sigma_Max, 도 6의 제 5 시그마 레벨(Sigma5))보다 큰 상위 전압 레벨들은 제 3 논리 값(10b)에 대응하는 모든 전압 레벨들의 약 25%에 해당할 수 있다. 최대 시그마 레벨(Sigma_Max)보다 작고 기준 전압 레벨(C0)보다 큰 상위 전압 레벨들은 제 3 논리 값(10b)에 대응하는 모든 전압 레벨들의 약 25%에 해당할 수 있다. 즉, 최대 시그마 레벨(Sigma_Max)은 상위 전압 레벨들의 평균으로 수렴할 수 있다. 최소 시그마 레벨(Sigma_Min, 도 6의 제 4 시그마 레벨(Sigma4))보다 작은 하위 전압 레벨들은 제 3 논리 값(10b)에 대응하는 모든 전압 레벨들의 약 25%에 해당할 수 있다. 최소 시그마 레벨(Sigma_Min)보다 크고 기준 전압 레벨(C0)보다 작은 하위 전압 레벨들은 제 3 논리 값(10b)에 대응하는 모든 전압 레벨들의 약 25%에 해당할 수 있다. 즉, 최소 시그마 레벨(Sigma_Min)은 하위 전압 레벨들의 평균으로 수렴할 수 있다.
최대 시그마 레벨(Sigma_Max)을 기준으로 나뉘는 전압 레벨들의 분포들은 약 25%, 약 75%일 수 있고 최대 시그마 레벨(Sigma_Max)은 0.75 시그마에 해당할 수 있다. 유사하게, 최소 시그마 레벨(Sigma_Min)을 기준으로 나뉘는 전압 레벨들의 분포들도 약 25%, 약 75%일 수 있고 최소 시그마 레벨(Sigma_Max)은 0.75 시그마에 해당할 수 있다.
다만, 최대 시그마 레벨(Sigma_Max)을 기준으로 나뉘는 전압 레벨들의 분포들과 최소 시그마 레벨(Sigma_Min)을 기준으로 나뉘는 전압 레벨들의 분포들은 예시적인 수치들에 불과하다. 아이 오프닝 측정 회로(160)는 도 7에서 도시된 것과 다른 최대 시그마 레벨(Sigma_Max)과 최소 시그마 레벨(Sigma_Min)을 트래킹할 수 있다. 또한, 아이 오프닝 측정 회로(160)는 최대 시그마 레벨(Sigma_Max)과 기준 전압 레벨(C0)간의 편차와 최소 시그마 레벨(Sigma_Min)과 기준 전압 레벨(C0)간의 편차는 서로 동일하거나 상이하도록, 최대 시그마 레벨(Sigma_Max)과 최소 시그마 레벨(Sigma_Min)을 트래킹할 수 있다.
도 8은 도 2의 아이 오프닝 측정 회로가 아이 오프닝의 높이를 계산하는 방법을 예시적으로 나타내는 순서도이다. 도 8은 도 2, 도 5, 및 도 6을 참조하여 설명될 것이다.
S140 단계는 도 5의 S130 단계에서 아이 오프닝 측정 회로(160)에 의해 최대 카운터 값(Counter_Max)과 최소 카운터 값(Counter_Min)이 다 끝난 것으로 판별된 이후에 수행될 수 있다. S140 단계에서, 도 5의 모든 단계들이 반복적으로 수행됨으로써 트래킹된 최대 시그마 레벨(Sigma_Max)과 최소 시그마 레벨(Sigma_Min)에 기초하여 아이 오프닝의 높이를 계산할 수 있다.
예를 들어, 다시 도 6을 참조하면, 아이 오프닝 측정 회로(160)는 제 1 시그마 레벨(Sigma1)과 제 2 시그마 레벨(Sigma2)간의 차이를 계산함으로써 제 1 및 제 2 논리 값들(00b, 01b) 사이의 아이 오프닝의 높이를 H6로 계산할 수 있다. 아이 오프닝 측정 회로(160)는 제 3 시그마 레벨(Sigma3)과 제 4 시그마 레벨(Sigma4)간의 차이를 계산함으로써 제 2 및 제 3 논리 값들(01b, 10b) 사이의 아이 오프닝의 높이를 H7으로 계산할 수 있다. 아이 오프닝 측정 회로(160)는 제 5 시그마 레벨(Sigma5)과 제 6 시그마 레벨(Sigma6)간의 차이를 계산함으로써 제 3 및 제 4 논리 값들(10b, 11b) 사이의 아이 오프닝의 높이를 H8으로 계산할 수 있다.
다시 도 8을 참조하면, S140 내지 S170 단계들이 반복적으로 수행됨으로써 아이 오프닝의 높이들이 계산된 이후에, 아이 오프닝 측정 회로(160)는 아이 오프닝의 높이들의 평균을 계산할 수 있다. 아이 오프닝 측정 회로(160)는 아이 오프닝의 높이들의 평균을 계산함으로써, 순간적인 에러 또는 노이즈에 대한 저항력을 더 향상시킬 수 있다.
좀 더 구체적으로, S150 단계에서, 아이 오프닝 측정 회로(160)는 S140 단계에서 측정된 아이 오프닝의 높이(즉, 시그마 레벨들간의 차이)를 누적할 수 있다. S160 단계에서, 아이 오프닝 측정 회로(160)는 주기 카운터 값(Counter_prd)이 다 끝났는지를 판별할 수 있다. 예를 들어, 아이 오프닝 측정 회로(160)는 주기 카운터 값(Counter_prd)이 목표 값에 도달하였는지를 판별할 수 있다. 주기 카운터 값(Counter_prd)은 S140 내지 S170 단계들의 반복 횟수를 나타낼 수 있고 목표 값은 아이 오프닝의 높이들의 평균을 계산하기 위해, 아이 오프닝의 높이들이 누적되어야 하는 횟수를 나타낼 수 있다. 목표 값은 사전에 결정된 값일 수 있다. 주기 카운터 값(Counter_prd)이 다 끝나지 않았으면, S170 단계에서, 아이 오프닝 측정 회로(160)는 주기 카운터 값(Counter_prd)을 증가시킬 수 있다. 아이 오프닝 측정 회로(160)는 주기 카운터 값(Counter_prd)을 증가시키는 카운터를 포함할 수 있다. 물론, S170 단계는 S150 단계 다음에 수행될 수도 있다. S170 단계 이후에, 아이 오프닝 측정 회로(160)는 S140 단계에서 새로운 아이 오프닝의 높이를 측정할 수 있고, S150 단계에서 새로운 아이 오프닝의 높이를 누적할 수 있고, 그리고 S160 단계를 다시 수행할 수 있다. 즉, 주기 카운터 값(Counter_prd)이 다 끝날 때까지, S140 내지 S170 단계들이 반복적으로 수행될 수 있다. 또한, S140 단계가 반복적으로 수행되기 위해, 도 5의 모든 단계들도 반복적으로 수행될 수 있다.
주기 카운터 값(Counter_prd)이 다 끝났으면, S180 단계에서, 아이 오프닝 측정 회로(160)는 S140 내지 S170 단계들을 통해 누적된 아이 오프닝의 높이들을 주기 카운터 값(Counter_prd)으로 나눌 수 있다. 아이 오프닝 측정 회로(160)는 S140 내지 S170 단계들을 통해 발생되는 아이 오프닝의 높이들을 모두 더하고, 누적 결과(즉, 덧셈 결과)를 주기 카운터 값(Counter_prd)으로 나눌 수 있다.
아이 오프닝 측정 회로(160)는 제 1 및 제 2 논리 값들(00b, 01b) 사이의 아이 오프닝의 높이들을 누적하고 누적된 높이들의 평균을 계산할 수 있다. 아이 오프닝 측정 회로(160)는 제 2 및 제 3 논리 값들(01b, 10b) 사이의 아이 오프닝의 높이들을 누적하고 누적된 높이들의 평균을 계산할 수 있다. 아이 오프닝 측정 회로(160)는 제 3 및 제 4 논리 값들(10b, 11b) 사이의 아이 오프닝의 높이들을 누적하고 누적된 높이들의 평균을 계산할 수 있다. 상술한 예시는 PAM-4 시그널링 방식에 관한 것이다. NRZ 시그널링 방식의 경우, 아이 오프닝 측정 회로(160)는 S140 내지 S180 단계들을 통해 제 1 및 제 2 논리 값들(0b, 1b) 사이의 아이 오프닝의 높이들을 누적하고 누적된 높이들의 평균을 계산할 수도 있다.
S190 단계에서, 아이 오프닝 측정 회로(160)는 제 1 및 제 2 논리 값들(00b, 01b) 사이의 아이 오프닝의 높이들의 평균, 제 2 및 제 3 논리 값들(01b, 10b) 사이의 아이 오프닝의 높이들의 평균, 및 제 3 및 제 4 논리 값들(10b, 11b) 사이의 아이 오프닝의 높이들의 평균 중 최소 평균을 판별할 수 있다. 아이 오프닝 측정 회로(160)는 최소 평균을 논리 회로(180)로 제공할 수 있다. S190 단계는 PAM-4 시그널링 방식에 관한 것이다. NRZ 시그널링 방식의 경우, 아이 오프닝 측정 회로(160)는 S190 단계를 수행하지 않고, S180 단계에서 계산된 제 1 및 제 2 논리 값들(0b, 1b) 사이의 아이 오프닝의 높이들의 평균을 논리 회로(180)로 제공할 수 있다.
도 9는 PAM-4 시그널링 방식에 기초하는 도 2의 아이 오프닝 측정 회로를 예시적으로 보여주는 블록도이다. 도 9는 도 2, 도 5, 도 6, 및 도 8을 참조하여 설명될 것이다. 아이 오프닝 측정 회로(260)는 멀티플렉서(261), PAM-4 디멀티플렉서(262), 차이 계산기(263), 평균 계산기(264), 및 판별 회로(265)를 포함할 수 있다.
멀티플렉서(261)는 이퀄라이저(130)로부터 제공되는 출력 데이터(DOUT)의 전압 레벨들을 수신할 수 있다. 멀티플렉서(261)는 도 5의 S110 단계를 수행할 수 있다. 여기서, 이퀄라이저(130)로부터 제공되는 출력 데이터(DOUT)의 전압 레벨들은 이퀄라이저(130)와 아이 오프닝 측정 회로(260) 사이의 적어도 하나의 채널을 통해서 제공될 수 있다. 멀티플렉서(261)는 출력 데이터(DOUT)의 제 1 내지 제 4 논리 값들(00b, 01b, 10b, 11b)에 따라 출력 데이터(DOUT)의 전압 레벨들을 멀티플렉싱할 수 있다. 즉, 멀티플렉서(261)는 제 1 논리 값(00b)에 대응하는 전압 레벨들을 PAM-4 디멀티플렉서(262)로 제공하고, 제 2 논리 값(01b)에 대응하는 전압 레벨들을 PAM-4 디멀티플렉서(262)로 제공하고, 제 3 논리 값(10b)에 대응하는 전압 레벨들을 PAM-4 디멀티플렉서(262)로 제공하고, 그리고 제 4 논리 값(11b)에 대응하는 전압 레벨들을 PAM-4 디멀티플렉서(262)로 제공할 수 있다.
PAM-4 디멀티플렉서(262)는 제 1 내지 제 4 논리 값들(00b, 01b, 10b, 11b)에 대응하는 전압 레벨들을 디멀티플렉싱할 수 있다. PAM-4 디멀티플렉서(262)는 도 5의 S120 내지 S130 단계들을 수행할 수 있다. 예를 들어, PAM-4 디멀티플렉서(262)는 수신된 전압 레벨과 기준 전압 레벨을 비교하는 비교기, 수신된 전압 레벨과 현재 최대 시그마 레벨을 비교하는 비교기, 수신된 전압 레벨과 현재 최소 시그마 레벨을 비교하는 비교기, 스탭 단위만큼 최대 시그마 레벨을 증가시키거나 감소시키는 가산기(또는 감산기), 및 스탭 단위만큼 최소 시그마 레벨을 증가시키거나 감소시키는 가산기(또는 감산기)를 포함할 수 있다. PAM-4 디멀티플렉서(262)는 S120 내지 S130 단계들에 따라 제 1 내지 제 6 시그마 레벨들(Sigma1~Sigma6)을 트래킹하고, 트래킹의 중간 결과 및 트래킹의 최종 결과를 차이 계산기(263)의 제 1 내지 제 6 레지스터들(263_1~263_6)에 업데이트하거나 저장할 수 있다.
차이 계산기(263)는 제 1 내지 제 6 레지스터들(263_1~263_6) 및 제 1 내지 제 3 가산기들(263_7~263_9)을 포함할 수 있다. 전술한대로, 제 1 내지 제 6 레지스터들(263_1~263_6)은 PAM-4 디멀티플렉서(262)에 의해 업데이트된 제 1 내지 제 6 최종 시그마 레벨들(Sigma1~Sigma6)을 저장할 수 있다. 도 9에서 도시된 것과 달리, 제 1 내지 제 6 레지스터들(263_1~263_6)은 PAM-4 디멀티플렉서(262)에 포함될 수도 있다.
차이 계산기(263)는 도 8의 S140 단계를 수행할 수 있다. 차이 계산기(263)는 최대 시그마 레벨과 최소 시그마 레벨간의 차이를 계산할 수 있다. 좀 더 구체적으로, 제 1 가산기(263_7)는 제 1 및 제 2 시그마 레벨들(Sigma1, Sigma2)간의 차이를 계산하고 제 1 및 제 2 논리 값들(00b, 01b) 사이의 아이 오프닝의 높이(도 6의 H6 참조)를 계산할 수 있다. 제 2 가산기(263_8)는 제 3 및 제 4 시그마 레벨들(Sigma3, Sigma4)간의 차이를 계산하고 제 2 및 제 3 논리 값들(01b, 10b) 사이의 아이 오프닝의 높이(도 6의 H7 참조)를 계산할 수 있다. 제 3 가산기(263_9)는 제 5 및 제 6 시그마 레벨들(Sigma5, Sigma6)간의 차이를 계산하고 제 3 및 제 4 논리 값들(10b, 11b) 사이의 아이 오프닝의 높이(도 6의 H8 참조)를 계산할 수 있다. 예를 들어, 제 1 내지 제 3 가산기들(263_7~263_9)은 시그마 레벨들의 차이를 계산하는 감산기들일 수도 있다.
평균 계산기(264)는 제 1 내지 제 3 누적기들(264_1~264_3) 및 제 1 내지 제 3 디바이더들(264_4~264_6)을 포함할 수 있다. 제 1 내지 제 3 누적기들(264_1~264_3) 각각은 도 8의 S150 단계를 수행할 수 있다. 제 1 누적기(264_1)는 제 1 및 제 2 논리 값들(00b, 01b) 사이의 아이 오프닝의 높이들을 누적하거나 더할 수 있다. 제 2 누적기(264_2)는 제 2 및 제 3 논리 값들(01b, 10b) 사이의 아이 오프닝의 높이들을 누적하거나 더할 수 있다. 제 3 누적기(264_3)는 제 3 및 제 4 논리 값들(10b, 11b) 사이의 아이 오프닝의 높이들을 누적하거나 더할 수 있다.
제 1 내지 제 3 디바이더들(264_4~264_6) 각각은 S180 단계를 수행할 수 있다. 제 1 디바이더(264_4)는 제 1 누적기(264_1)의 누적 결과를 K(도 8의 주기 카운터 값(Counter_prd) 또는 누적 횟수)로 나누고 제 1 및 제 2 논리 값들(00b, 01b) 사이의 아이 오프닝의 높이들의 제 1 평균(A1)을 계산할 수 있다. 제 2 디바이더(264_5)는 제 2 누적기(264_2)의 누적 결과를 K로 나누고 제 2 및 제 3 논리 값들(01b, 10b) 사이의 아이 오프닝의 높이들의 제 2 평균(A2)을 계산할 수 있다. 제 3 디바이더(264_6)는 제 3 누적기(264_3)의 누적 결과를 K로 나누고 제 3 및 제 4 논리 값들(10b, 11b) 사이의 아이 오프닝의 높이들의 제 3 평균(A3)을 계산할 수 있다.
판별 회로(265)는 도 8의 S190 단계를 수행할 수 있다. 판별 회로(265)는 제 1 내지 제 3 평균들(A1~A3) 중 최소 평균을 논리 회로(180)로 제공할 수 있다. 예를 들어, 판별 회로(265)는 제 1 내지 제 3 평균들(A1~A3)을 비교하기 위한 적어도 하나의 비교기를 포함할 수 있다.
도 10은 NRZ 시그널링 방식에 기초하는 도 2의 아이 오프닝 측정 회로를 예시적으로 보여주는 블록도이다. 도 10은 도 2, 도 5, 도 8, 및 도 9를 참조하여 설명될 것이다. 아이 오프닝 측정 회로(360)는 멀티플렉서(361), NRZ 디멀티플렉서(362), 차이 계산기(363), 및 평균 계산기(364)를 포함할 수 있다.
멀티플렉서(361)는 도 9의 멀티플렉서(261)와 유사하게 동작할 수 있다. 멀티플렉서(361)는 출력 데이터(DOUT)의 제 1 및 제 2 논리 값들(0b, 1b)에 따라 출력 데이터(DOUT)의 전압 레벨들을 멀티플렉싱할 수 있다. 멀티플렉서(361)는 도 5의 S110 단계를 수행할 수 있다. 멀티플렉서(361)는 제 1 논리 값(0b)에 대응하는 전압 레벨들을 NRZ 디멀티플렉서(362)로 제공하고 그리고 제 2 논리 값(1b)에 대응하는 전압 레벨들을 NRZ 디멀티플렉서(362)로 제공할 수 있다.
NRZ 디멀티플렉서(362)는 도 9의 PAM-4 디멀티플렉서(262)와 유사하게 동작할 수 있다. NRZ 디멀티플렉서(362)는 제 1 및 제 2 논리 값들(0b, 1b)에 대응하는 전압 레벨들을 디멀티플렉싱할 수 있다. NRZ 디멀티플렉서(362)는 도 5의 S120 내지 S130 단계들을 수행할 수 있다. 예를 들어, NRZ 디멀티플렉서(362)는 수신된 전압 레벨과 기준 전압 레벨을 비교하는 비교기, 수신된 전압 레벨과 현재 최대 시그마 레벨을 비교하는 비교기, 수신된 전압 레벨과 현재 최소 시그마 레벨을 비교하는 비교기, 스탭 단위만큼 최대 시그마 레벨을 증가시키거나 감소시키는 가산기(또는 감산기), 및 스탭 단위만큼 최소 시그마 레벨을 증가시키거나 감소시키는 가산기(또는 감산기)를 포함할 수 있다. NRZ 디멀티플렉서(362)는 S120 내지 S130 단계들에 따라 제 1 및 제 2 시그마 레벨들(Sigma1, Sigma2)을 트래킹하고, 트래킹의 중간 결과 및 트래킹의 최종 결과를 차이 계산기(363)의 제 1 및 제 2 레지스터들(363_1, 363_2)에 업데이트하거나 저장할 수 있다.
차이 계산기(363)는 도 9의 차이 계산기(263)와 유사하게 동작할 수 있다. 차이 계산기(363)는 제 1 및 제 2 레지스터들(363_1, 363_2)과 가산기(363_3)를 포함할 수 있다. 전술한대로, 제 1 및 제 2 레지스터들(363_1, 363_2)은 NRZ 디멀티플렉서(362)에 의해 업데이트된 제 1 및 제 6 최종 시그마 레벨들(Sigma1, Sigma2)을 저장할 수 있다. 도 10에서 도시된 것과 달리, 제 1 및 제 2 레지스터들(363_1, 363_2)은 NRZ 디멀티플렉서(362)에 포함될 수도 있다.
차이 계산기(363)는 도 8의 S140 단계를 수행할 수 있다. 차이 계산기(363)는 최대 시그마 레벨과 최소 시그마 레벨간의 차이를 계산할 수 있다. 좀 더 구체적으로, 가산기(363_3)는 제 1 및 제 2 시그마 레벨들(Sigma1, Sigma2)간의 차이를 계산하고 제 1 및 제 2 논리 값들(0b, 1b) 사이의 아이 오프닝의 높이를 계산할 수 있다. 가산기(363_3)는 시그마 레벨들의 차이를 계산하는 감산기일 수도 있다.
평균 계산기(364)는 도 9의 평균 계산기(264)와 유사하게 동작할 수 있다. 평균 계산기(364)는 누적기(364_1) 및 디바이더(364_2)를 포함할 수 있다. 누적기(364_1)는 도 8의 S150 단계를 수행할 수 있다. 누적기(364_1)는 제 1 및 제 2 논리 값들(0b, 1b) 사이의 아이 오프닝의 높이들을 누적하거나 더할 수 있다. 디바이더(364_2)는 S180 단계를 수행할 수 있다. 디바이더(364_2)는 누적기(364_1)의 누적 결과를 K(도 8의 주기 카운터 값(Counter_prd) 또는 누적 횟수)로 나누고 제 1 및 제 2 논리 값들(0b, 1b) 사이의 아이 오프닝의 높이들의 평균(A)을 계산할 수 있다. 아이 오프닝 측정 회로(360)는 도 9의 판별 회로(265)는 포함하지 않을 수 있고, 아이 오프닝의 높이들의 평균(A)을 곧바로 논리 회로(180)로 제공할 수 있다.
도 11은 본 발명의 실시 예에 따른 수신기가 적용된 SoC 및 SoC와 통신하는 다른 SoC를 포함하는 전자 장치를 예시적으로 보여주는 블록도이다. 전자 장치(1000)는 제 1 SoC(1100) 및 제 2 SoC(1300)를 포함할 수 있다.
실시 예에 있어서, 제 1 및 제 2 SoC들(1100, 1300)은 국제 표준화 기구(international standard organization)에서 제안된 오픈 시스템 인터커넥션(OSI; open system interconnection) 7계층 구조를 기반으로 서로 통신할 수 있다. 예를 들어, 제 1 및 제 2 SoC들(1100, 1300) 각각은 응용 계층(AL; application layer), 표현 계층(PL; presentation layer), 세션 계층(SL; session layer), 전송 계층(TL; transport layer), 네트워크 계층(NL; network layer), 데이터 링크 계층(DL; data link layer), 및 물리 계층(PHY; physical layer)을 포함할 수 있다.
제 1 및 제 2 SoC들(1100, 1300)의 각각의 계층들은 서로 대응하는 계층들과 논리적으로 또는 물리적으로 통신할 수 있다. 제 1 SoC(1100)의 응용 계층(AL), 표현 계층(PL), 세션 계층(SL), 전송 계층(TL), 네트워크 계층(NL), 데이터 링크 계층(DL), 및 물리 계층(PHY) 각각은 제 2 SoC(1300)의 응용 계층(AL), 표현 계층(PL), 세션 계층(SL), 전송 계층(TL), 네트워크 계층(NL), 데이터 링크 계층(DL), 및 물리 계층(PHY) 각각과 논리적으로 또는 물리적으로 통신할 수 있다.
실시 예에 있어서, 제 1 SoC(1100)의 물리 계층(PHY)은 송신기(1110)를 포함할 수 있다. 송신기(1110)는 제 1 SoC(1100)의 물리 계층(PHY) 내에서 구현될 수 있다. 송신기(1110)는 도 1의 송신기(11)일 수 있다. 제 2 SoC(1300)의 물리 계층(PHY)은 수신기(1310)를 포함할 수 있다. 수신기(1310)는 제 2 SoC(1300)의 물리 계층(PHY) 내에서 구현될 수 있다. 수신기(1310)는 도 1의 수신기(13) 또는 아이 오프닝 측정 회로(160)를 포함하는 도 2의 수신기(100)일 수 있다.
제 1 SoC(1100)의 송신기(1110)는 채널(1200)을 통해 신호를 제 2 SoC(1300)의 수신기(1310)로 송신할 수 있다. 채널(1200)은 도 1의 채널(12)일 수 있다. 수신기(1310)는 도 2의 아이 오프닝 측정 회로(160)를 포함할 수 있고 도 2의 아이 오프닝 측정 회로(160)는 최대 시그마 레벨 및 최소 시그마 레벨에 기초하여 아이 오프닝의 높이를 측정할 수 있다.
위에서 설명한 내용은 본 발명을 실시하기 위한 구체적인 예들이다. 본 발명에는 위에서 설명한 실시 예들뿐만 아니라, 단순하게 설계 변경하거나 쉽게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명에는 상술한 실시 예들을 이용하여 앞으로 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다.
10: 트랜스시버 11: 송신기
12: 채널 13: 수신기
100: 수신기 110: 아날로그 프론트 엔드
120: 샘플러 130: 이퀄라이저
140: 클럭 및 데이터 복원 회로 150: 위상 고정 루프
160: 아이 오프닝 측정 회로 170: 디코더
180: 논리 회로

Claims (10)

  1. 샘플링 클럭에 기초하여 데이터의 제 1 논리 값에 대응하는 제 1 전압 레벨들과 상기 데이터의 제 2 논리 값에 대응하는 제 2 전압 레벨들을 샘플링하는 샘플러;
    상기 제 1 및 제 2 전압 레벨들을 수신하고 조정하는 이퀄라이저;
    상기 이퀄라이저로부터 수신된 상기 제 1 및 제 2 전압 레벨들에 기초하여 상기 샘플링 클럭을 복원하는 클럭 및 데이터 복원 회로; 및
    상기 제 1 전압 레벨들 중 제 1 기준 전압 레벨보다 큰 상위 전압 레벨들에 따라 제 1 스탭 단위로 제 1 시그마 레벨을 트래킹하고, 상기 제 2 전압 레벨들 중 제 2 기준 전압 레벨보다 작은 하위 전압 레벨들에 따라 제 2 스탭 단위로 제 2 시그마 레벨을 트래킹하고, 그리고 상기 제 1 시그마 레벨과 상기 제 2 시그마 레벨간의 차이를 계산하는 아이 오프닝(eye opening) 측정 회로를 포함하고,
    상기 아이 오프닝 측정 회로에 의해 수렴된 상기 제 1 시그마 레벨은 상기 상위 전압 레벨들의 평균 레벨이고 그리고 상기 아이 오프닝 측정 회로에 의해 수렴된 상기 제 2 시그마 레벨은 상기 하위 전압 레벨들의 평균 레벨인 수신기.
  2. 제 1 항에 있어서,
    상기 제 1 기준 전압 레벨은 상기 제 1 전압 레벨들의 중앙 레벨이고, 그리고
    상기 제 2 기준 전압 레벨은 상기 제 2 전압 레벨들의 중앙 레벨인 수신기.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 아이 오프닝 측정 회로는:
    상기 상위 전압 레벨들과 상기 제 1 시그마 레벨을 비교하고 비교 결과들에 기초하여 상기 제 1 시그마 레벨을 상기 제 1 스탭 단위만큼 증가시키거나 감소시키고, 그리고
    상기 하위 전압 레벨들과 상기 제 2 시그마 레벨을 비교하고 비교 결과들에 기초하여 상기 제 2 시그마 레벨을 상기 제 2 스탭 단위만큼 증가시키거나 감소시키는 수신기.
  6. 제 1 항에 있어서,
    상기 아이 오프닝 측정 회로는:
    상기 상위 전압 레벨들에 따라 상기 제 1 스탭 단위로 제 1 시그마 레벨들을 더 트래킹하고,
    상기 하위 전압 레벨들에 따라 상기 제 2 스탭 단위로 제 2 시그마 레벨들을 더 트래킹하고,
    상기 제 1 시그마 레벨들과 상기 제 2 시그마 레벨들간의 차이들을 더 계산하고, 그리고
    상기 차이들의 평균을 계산하는 수신기.
  7. 제 6 항에 있어서,
    상기 평균에 기초하여 상기 이퀄라이저와 상기 클럭 및 데이터 복원 회로를 조정하는 논리 회로를 더 포함하는 수신기.
  8. 제 1 항에 있어서,
    상기 아이 오프닝 측정 회로는 상기 데이터를 수신하기 위해 상기 이퀄라이저와 상기 클럭 및 데이터 복원 회로가 락킹(locking)된 이후에 동작하는 수신기.
  9. 데이터의 제 1 논리 값에 대응하는 제 1 전압 레벨들 중 제 1 기준 전압 레벨보다 큰 상위 전압 레벨들에 따라 제 1 스탭 단위로 제 1 시그마 레벨들을 트래킹하고, 상기 데이터의 제 2 논리 값에 대응하는 제 2 전압 레벨들 중 제 2 기준 전압 레벨보다 작은 하위 전압 레벨들에 따라 제 2 스탭 단위로 제 2 시그마 레벨들을 트래킹하는 디멀티플렉서;
    상기 제 1 시그마 레벨들과 상기 제 2 시그마 레벨들간의 차이들을 계산하는 차이 계산기; 및
    상기 차이들의 평균을 계산하는 평균 계산기를 포함하고,
    상기 제 1 시그마 레벨들은 상기 상위 전압 레벨들의 평균 레벨이고 그리고 상기 제 2 시그마 레벨은 상기 하위 전압 레벨들의 평균 레벨인 아이 오프닝(eye opening) 측정 회로.
  10. 채널을 통해 데이터를 수신하는 수신기의 아이 오프닝 측정 방법에 있어서:
    상기 데이터의 제 1 논리 값에 대응하는 제 1 전압 레벨들과 상기 데이터의 제 2 논리 값에 대응하는 제 2 전압 레벨들을 수신하는 단계;
    상기 제 1 전압 레벨들의 중앙 레벨인 제 1 기준 전압 레벨과 상기 제 1 전압 레벨들을 비교하고 그리고 상기 제 2 전압 레벨들의 중앙 레벨인 제 2 기준 전압 레벨과 상기 제 2 전압 레벨들을 비교하는 단계;
    제 1 시그마 레벨과 상기 제 1 전압 레벨들 중 상기 제 1 기준 전압 레벨보다 큰 상위 전압 레벨들을 비교하여 상기 제 1 시그마 레벨을 조정하고 그리고 제 2 시그마 레벨과 상기 제 2 전압 레벨들 중 상기 제 2 기준 전압 레벨보다 작은 하위 전압 레벨들을 비교하여 상기 제 2 시그마 레벨을 조정하는 단계; 및
    상기 제 1 시그마 레벨과 상기 제 2 시그마 레벨간의 차이를 계산하는 단계를 포함하되,
    상기 제 1 시그마 레벨은 상기 제 1 기준 전압 레벨보다 크고 상기 상위 전압 레벨들 중 최대 레벨보다 작고 그리고 상기 제 2 시그마 레벨은 상기 제 2 기준 전압 레벨보다 작고 상기 하위 전압 레벨들 중 최소 레벨보다 크고,
    상기 제 1 시그마 레벨은 상기 상위 전압 레벨들의 평균 레벨이고 그리고 상기 제 2 시그마 레벨은 상기 하위 전압 레벨들의 평균 레벨인 아이 오프닝을 측정하기 위한 방법.
KR1020180057065A 2018-05-18 2018-05-18 시그마 레벨들간의 차이를 계산하는 아이 오프닝 측정 회로, 그것을 포함하는 수신기, 그리고 아이 오프닝을 측정하기 위한 방법 KR102478782B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180057065A KR102478782B1 (ko) 2018-05-18 2018-05-18 시그마 레벨들간의 차이를 계산하는 아이 오프닝 측정 회로, 그것을 포함하는 수신기, 그리고 아이 오프닝을 측정하기 위한 방법
US16/181,241 US10466301B1 (en) 2018-05-18 2018-11-05 Eye opening measurement circuit calculating difference between sigma levels, receiver including the same, and method for measuring eye opening
CN201910376532.8A CN110505027B (zh) 2018-05-18 2019-05-07 眼睛张开度测量电路、接收器及测量眼睛张开度的方法
US16/669,958 US10809297B2 (en) 2018-05-18 2019-10-31 Eye opening measurement circuit calculating difference between sigma levels, receiver including the same, and method for measuring eye opening

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180057065A KR102478782B1 (ko) 2018-05-18 2018-05-18 시그마 레벨들간의 차이를 계산하는 아이 오프닝 측정 회로, 그것을 포함하는 수신기, 그리고 아이 오프닝을 측정하기 위한 방법

Publications (2)

Publication Number Publication Date
KR20190131972A KR20190131972A (ko) 2019-11-27
KR102478782B1 true KR102478782B1 (ko) 2022-12-20

Family

ID=68391651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180057065A KR102478782B1 (ko) 2018-05-18 2018-05-18 시그마 레벨들간의 차이를 계산하는 아이 오프닝 측정 회로, 그것을 포함하는 수신기, 그리고 아이 오프닝을 측정하기 위한 방법

Country Status (3)

Country Link
US (2) US10466301B1 (ko)
KR (1) KR102478782B1 (ko)
CN (1) CN110505027B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020145619A (ja) * 2019-03-07 2020-09-10 キオクシア株式会社 受信装置および方法
US11408927B2 (en) * 2019-06-18 2022-08-09 Teradyne, Inc. Functional testing with inline parametric testing
CN113067786B (zh) * 2020-01-02 2023-08-29 上海诺基亚贝尔股份有限公司 用于均衡信号的设备、方法、装置及计算机可读介质
KR20210142336A (ko) * 2020-05-18 2021-11-25 삼성전자주식회사 클럭 및 데이터 복구 회로 및 이를 구비하는 수신 장치
US11153129B1 (en) * 2020-06-01 2021-10-19 International Business Machines Corporation Feedforward equalizer with programmable roaming taps
CN114765463A (zh) * 2020-12-30 2022-07-19 晶晨半导体(上海)股份有限公司 接收机和数据传输***
KR20220126444A (ko) * 2021-03-09 2022-09-16 에스케이하이닉스 주식회사 멀티 레이트 등화기를 포함하는 수신기
CN113050012B (zh) * 2021-03-15 2023-05-05 中国科学院微电子研究所 一种眼图参考电压的校准方法及装置
KR20220167947A (ko) 2021-06-15 2022-12-22 삼성전자주식회사 신호 수신 장치
KR20240007215A (ko) * 2021-11-05 2024-01-16 주식회사 포인투테크놀로지 Ｐａｍ 시그널링을 위한 수신기의 위상 조정을 위한장치 및 방법
KR102413147B1 (ko) * 2021-11-08 2022-06-24 인하대학교 산학협력단 최대 천이 제거와 천이 보상 기능을 적용한 20Gb/s PAM4 송신기
US11870880B2 (en) * 2022-01-31 2024-01-09 Samsung Display Co., Ltd. Clock data recovery (CDR) with multiple proportional path controls
TWI799309B (zh) * 2022-06-29 2023-04-11 瑞昱半導體股份有限公司 通訊系統的接收器與眼圖量測方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101684801B1 (ko) * 2015-10-08 2016-12-09 한국과학기술원 최적의 비트 에러율과 실시간 적응 등화를 위한 시그마 추적 아이다이어그램 모니터 방법 및 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001084702A2 (en) * 2000-04-28 2001-11-08 Broadcom Corporation High-speed serial data transceiver systems and related methods
US7158566B2 (en) * 2000-07-24 2007-01-02 Eric Morgan Dowling High-speed adaptive interconnect architecture with nonlinear error functions
US20020085656A1 (en) 2000-08-30 2002-07-04 Lee Sang-Hyun Data recovery using data eye tracking
US7639736B2 (en) * 2004-05-21 2009-12-29 Rambus Inc. Adaptive receive-side equalization
US7522661B2 (en) 2004-07-26 2009-04-21 Tektronix, Inc. Method of producing a two-dimensional probability density function (PDF) eye diagram and Bit Error Rate eye arrays
US7400694B1 (en) 2004-11-01 2008-07-15 Synopsys, Inc. Method and apparatus for eye-opening based optimization
KR100795724B1 (ko) * 2005-08-24 2008-01-17 삼성전자주식회사 아이 사이즈 측정 회로, 데이터 통신 시스템의 수신기 및아이 사이즈 측정 방법
US8804885B2 (en) * 2005-12-19 2014-08-12 Agere Systems Llc Delay compensation in equalizer-based receiver
US8295371B2 (en) * 2006-07-14 2012-10-23 Qualcomm Incorporated Multi-carrier receiver for wireless communication
US7852915B2 (en) * 2007-03-21 2010-12-14 Freescale Semiconductor, Inc. Adaptive equalizer for communication channels
US20100097087A1 (en) 2008-10-20 2010-04-22 Stmicroelectronics, Inc. Eye mapping built-in self test (bist) method and apparatus
US7812749B2 (en) 2009-03-02 2010-10-12 Lsi Corporation DC offset detection and correction for user traffic
US8300684B2 (en) 2009-06-29 2012-10-30 Lsi Corporation Real-time eye monitor for statistical filter parameter calibration
US9020082B2 (en) * 2012-09-04 2015-04-28 Fujitsu Limited Adaptive control of low-frequency equalizers
JP6032080B2 (ja) * 2013-03-22 2016-11-24 富士通株式会社 受信回路及び受信回路の制御方法
JP6171843B2 (ja) * 2013-10-25 2017-08-02 富士通株式会社 受信回路
KR102275636B1 (ko) 2015-01-20 2021-07-13 삼성전자주식회사 아이 오프닝 회로를 구비한 집적 회로 및 서데스 장치
US10135642B2 (en) 2016-02-29 2018-11-20 Rambus Inc. Serial link receiver with improved bandwidth and accurate eye monitor
US10033555B2 (en) * 2016-09-14 2018-07-24 Analog Devices, Inc. Equalizer circuit optimization using coarse frequency detection
JP6849903B2 (ja) * 2016-10-06 2021-03-31 株式会社ソシオネクスト 受信回路及び半導体集積回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101684801B1 (ko) * 2015-10-08 2016-12-09 한국과학기술원 최적의 비트 에러율과 실시간 적응 등화를 위한 시그마 추적 아이다이어그램 모니터 방법 및 장치

Also Published As

Publication number Publication date
US20200064401A1 (en) 2020-02-27
US20190353704A1 (en) 2019-11-21
KR20190131972A (ko) 2019-11-27
CN110505027B (zh) 2022-03-04
US10809297B2 (en) 2020-10-20
US10466301B1 (en) 2019-11-05
CN110505027A (zh) 2019-11-26

Similar Documents

Publication Publication Date Title
KR102478782B1 (ko) 시그마 레벨들간의 차이를 계산하는 아이 오프닝 측정 회로, 그것을 포함하는 수신기, 그리고 아이 오프닝을 측정하기 위한 방법
US8223828B2 (en) Methods and systems for adaptive receiver equalization
EP1938537B1 (en) Data communication circuit with equalization control
US9191244B2 (en) Equalizer and semiconductor device
WO2017175365A1 (ja) 電気信号伝送装置
US6266366B1 (en) Digital base-band receiver with pipeline processor
US20070286315A1 (en) Digital signal processor, receiver, corrector and methods for the same
CN110858824B (zh) 用于时钟恢复的基于预补偿器的量化
WO2019205670A1 (zh) 相位检测方法、相位检测电路及时钟恢复装置
US20210014087A1 (en) Receiver with selectable digital equalization filter options
US7418038B2 (en) Data receiving device
US8432960B2 (en) Digital adaptive channel equalizer
CN109873778A (zh) 线性反馈均衡
US20200249714A1 (en) Clock Recovery Using Between-Interval Timing Error Estimation
US8320503B2 (en) Receiver
US11700012B2 (en) Digital-to-analog conversion circuit and receiver including the same
US11606230B2 (en) Channel equalization
Lee et al. An 80-Gb/s PAM-4 Simultaneous Bidirectional Transceiver With Hybrid Adaptation Scheme
Dunwell et al. Gain and equalization adaptation to optimize the vertical eye opening in a wireline receiver
US20230421349A1 (en) Feedforward jitter correction
WO2017037836A1 (ja) 信号伝送装置および信号伝送システム
Ting A Blind Baud-rate CDR and Zero-forcing Adaptive DFE for an ADC-based Receiver
Morgan et al. A Comparison of 25 Gbps NRZ & PAM-4 Modulation Used in Reference, Legacy, & Premium Backplane Channels
CN117728886A (zh) 一种tdec的测试方法及相关设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant