KR102468318B1 - High Aperture Ratio Micro Display Having Micro Cavity Structure - Google Patents
High Aperture Ratio Micro Display Having Micro Cavity Structure Download PDFInfo
- Publication number
- KR102468318B1 KR102468318B1 KR1020170181352A KR20170181352A KR102468318B1 KR 102468318 B1 KR102468318 B1 KR 102468318B1 KR 1020170181352 A KR1020170181352 A KR 1020170181352A KR 20170181352 A KR20170181352 A KR 20170181352A KR 102468318 B1 KR102468318 B1 KR 102468318B1
- Authority
- KR
- South Korea
- Prior art keywords
- sub
- pixel
- dielectric layer
- reflective electrode
- electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000004020 conductor Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 5
- 239000007772 electrode material Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 174
- 239000010409 thin film Substances 0.000 description 50
- 238000000034 method Methods 0.000 description 17
- 239000010408 film Substances 0.000 description 12
- 230000003190 augmentative effect Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000003384 imaging method Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000010936 titanium Substances 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 238000007654 immersion Methods 0.000 description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 5
- 238000001579 optical reflectometry Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 239000012044 organic layer Substances 0.000 description 3
- 230000009257 reactivity Effects 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000035807 sensation Effects 0.000 description 1
- 210000000697 sensory organ Anatomy 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/50—OLEDs integrated with light modulating elements, e.g. with electrochromic elements, photochromic elements or liquid crystal elements
-
- H01L51/5271—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H01L27/3211—
-
- H01L27/3246—
-
- H01L51/5206—
-
- H01L51/5221—
-
- H01L51/56—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8051—Anodes
- H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/875—Arrangements for extracting light from the devices
- H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 마이크로 캐비티 구조를 갖는 고 개구율 마이크로 표시장치에 관한 것이다. 본 발명에 의한 마이크로 표시장치는, 기판, 단위 화소, 구동 소자 및 유기발광 다이오드를 포함한다. 유기발광 다이오드는, 애노드 전극, 유기발광 층 및 캐소드 전극을 포함한다. 애노드 전극은, 반사 전극, 제1 유전층, 제2 유전층 및 투명 전극이 순차 적층되어 있다. 유기발광 층은, 애노드 전극 위에 적층된다. 캐소드 전극은, 유기발광 층 위에 적층된다. 제1 유전층 및 제2 유전층은, 반사 전극의 적어도 어느 한 모서리를 개방하는 접촉부를 구비한다. 애노드 전극은, 접촉부를 통해 반사 전극과 연결된다.The present invention relates to a high aperture ratio micro display device having a micro cavity structure. A micro display device according to the present invention includes a substrate, a unit pixel, a driving element, and an organic light emitting diode. An organic light emitting diode includes an anode electrode, an organic light emitting layer, and a cathode electrode. In the anode electrode, a reflective electrode, a first dielectric layer, a second dielectric layer, and a transparent electrode are sequentially laminated. An organic light emitting layer is deposited over the anode electrode. A cathode electrode is laminated on the organic light emitting layer. The first dielectric layer and the second dielectric layer include a contact portion opening at least one corner of the reflective electrode. The anode electrode is connected to the reflective electrode through the contact portion.
Description
본 발명은 마이크로 캐비티 구조를 갖는 고 개구율 마이크로 표시장치에 관한 것이다. 특히, 본 발명은 가상 현실을 구현하기 위한 개인 몰입형 장치에서 고 휘도를 제공하는, 마이크로 캐비티 구조를 갖는 고 개구율 마이크로 유기발광 다이오드 표시장치에 관한 것이다.The present invention relates to a high aperture ratio micro display device having a micro cavity structure. In particular, the present invention relates to a high aperture micro organic light emitting diode display having a micro cavity structure and providing high luminance in a personal immersive device for realizing virtual reality.
가상 현실(virtual reality)이란, 입체 영상 기술을 이용하여 실제 현실과 유사하게 느껴지도록 만들어진 특정한 환경 및/또는 상황을 의미한다. 가상 현실을 제공하기 위해서는 사람이 인지할 수 있는 모든 감각 기관에 실제와 동일한 환경을 느낄 수 있도록 음향, 촉각 및 영상을 제공할 수 있도록 개발되고 있다. 가상 현실 기술들을 집약한 가상 현실 기기는 국방, 건축, 관광, 영화, 멀티미디어, 게임 분야 등에 적용되고 있다.Virtual reality refers to a specific environment and/or situation created to feel similar to real reality using stereoscopic imaging technology. In order to provide virtual reality, it is being developed to provide sound, tactile sensation, and image so that all human sense organs can feel the same environment as in real life. Virtual reality devices that integrate virtual reality technologies are applied to the fields of national defense, architecture, tourism, movies, multimedia, and games.
증강 현실(augmented Reality)이란, 가상 현실의 한 분야로 실제 환경에 가상 사물이나 정보를 합성하여 원래의 환경에 존재하는 사물처럼 보이도록 하는 컴퓨터 그래픽 기법이다. 증강 현실을 구현하기 위해서는 투명한 안경을 착용하고, 안경을 통해 가상 사물이나 정보를 제공함으로써, 실제 환경과 가상 사물 및 정보를 함께 인지할 수 있도록 한다.Augmented Reality, a field of virtual reality, is a computer graphics technique that synthesizes virtual objects or information in a real environment to make them look like objects existing in the original environment. In order to implement augmented reality, transparent glasses are worn, and virtual objects or information are provided through the glasses, so that the real environment and virtual objects and information can be recognized together.
개인 몰입형 장치는, 가상 현실 혹은 증강 현실을 체험하는 일인의 사용자에게 몰입감을 높여주기 위한 가상/증강 현실 기술을 적용한 장치이다. 특히, 시각적 몰입감을 극대화하기 위한 표시장치가 가장 중요하게 여겨지고 있다. 예를 들어, HMD(Head Mounted Display), FMD(Face Mounted Display), EGD(Eye Glasses-type Display) 등이 대표적인 개인 몰입형 장치에 적용되는 표시장치이다. 이하, 개인 몰입형 장치의 표시장치를 간단하게 "개인 몰입형 표시장치"라고 표현하기도 한다.A personal immersive device is a device to which virtual/augmented reality technology is applied to enhance a sense of immersion to a single user experiencing virtual reality or augmented reality. In particular, a display device for maximizing a sense of visual immersion is regarded as the most important. For example, a head mounted display (HMD), a face mounted display (FMD), and an eye glasses-type display (EGD) are display devices applied to representative personal immersive devices. Hereinafter, the display device of the personal immersion type device is simply referred to as a "personal immersion type display device".
개인 몰입형 표시장치는, 안경과 같이 사용자가 직접 착용하는 표시장치이므로, 크기가 작고 무게가 가벼운 것이 바람직하다. 즉, 개인 몰입형 표시장치를 구현하기 위해서는 매우 작은 크기를 갖고 고 해상도 및 고 개구율을 구현한 마이크로 표시장치의 개발이 중요하다.Since the personal immersive display device is a display device directly worn by a user like glasses, it is desirable to have a small size and a light weight. That is, in order to implement a personal immersive display device, it is important to develop a micro display device having a very small size and implementing a high resolution and a high aperture ratio.
본 발명의 목적은 상기 문제점들을 극복하기 위해 고안된 것으로, 현실감을 극대화한 개인 몰입형 마이크로 표시장치를 제공하는 데 있다. 본 발명의 다른 목적은, 고 해상도를 가지며 고 휘도 특성을 가져 현실감을 극대화한 개인 몰입형 마이크로 표시장치를 제공하는 데 있다. 본 발명의 다른 목적은, 마이크로 캐비티 구조를 구비하며, 발광 영역을 극대화함으로써, 고 해상도에서 고 휘도 특성을 확보한 개인 몰입형 마이크로 표시장치를 제공하는 데 있다.An object of the present invention has been devised to overcome the above problems, and is to provide a personal immersive micro display device that maximizes realism. Another object of the present invention is to provide a personal immersive micro display device having high resolution and high luminance to maximize realism. Another object of the present invention is to provide a personal immersive micro display device having a micro-cavity structure and securing high luminance characteristics at high resolution by maximizing a light emitting area.
상기 목적을 달성하기 위해, 본 발명에 의한 마이크로 표시장치는, 기판, 단위 화소, 구동 소자 및 유기발광 다이오드를 포함한다. 기판 위에는 다수 개의 단위 화소가 매트릭스 방식으로 배열되어 있다. 구동 소자는, 하나의 단위 화소 내에 배치되어 있다. 유기발광 다이오드는, 하나의 단위 화소 내에 배치되며 구동 소자에 연결되어 있다. 유기발광 다이오드는, 애노드 전극, 유기발광 층 및 캐소드 전극을 포함한다. 애노드 전극은, 반사 전극, 제1 유전층, 제2 유전층 및 투명 전극이 순차 적층되어 있다. 유기발광 층은, 애노드 전극 위에 적층된다. 캐소드 전극은, 유기발광 층 위에 적층된다. 제1 유전층 및 제2 유전층은, 반사 전극의 적어도 어느 한 모서리를 개방하는 접촉부를 구비한다. 애노드 전극은, 접촉부를 통해 반사 전극과 연결된다.In order to achieve the above object, a micro display device according to the present invention includes a substrate, a unit pixel, a driving element, and an organic light emitting diode. A plurality of unit pixels are arranged in a matrix manner on the substrate. A drive element is arranged in one unit pixel. The organic light emitting diode is disposed within one unit pixel and is connected to a driving element. An organic light emitting diode includes an anode electrode, an organic light emitting layer, and a cathode electrode. In the anode electrode, a reflective electrode, a first dielectric layer, a second dielectric layer, and a transparent electrode are sequentially laminated. An organic light emitting layer is deposited over the anode electrode. A cathode electrode is laminated on the organic light emitting layer. The first dielectric layer and the second dielectric layer include a contact portion opening at least one corner of the reflective electrode. The anode electrode is connected to the reflective electrode through the contact portion.
일례로, 제2 유전층 위에서 애노드 전극의 테두리 영역을 덮는 뱅크를 더 포함한다. 단위 화소는, 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 포함한다. 제1 서브 화소에서는, 제1 유전층 및 제2 유전층이 반사 전극의 전체 표면 위에 적층된다. 접촉부는, 뱅크 하부에 배치된다.For example, a bank covering an edge region of the anode electrode is further included on the second dielectric layer. A unit pixel includes a first sub-pixel, a second sub-pixel, and a third sub-pixel. In the first sub-pixel, a first dielectric layer and a second dielectric layer are laminated over the entire surface of the reflective electrode. The contact portion is disposed below the bank.
일례로, 제2 서브 화소에서는, 제1 유전층이 반사 전극의 전체 표면 위에 적층된다. 제2 유전층은, 제1 유전층 위에서 상기 테두리 영역에만 적층된다. 접촉부 및 제2 유전층은, 뱅크 하부에 배치된다.For example, in the second sub-pixel, the first dielectric layer is deposited over the entire surface of the reflective electrode. A second dielectric layer is laminated only on the edge region above the first dielectric layer. The contact portion and the second dielectric layer are disposed below the bank.
일례로, 제2 서브 화소는, 제1 유전층만이 반사 전극의 전체 표면 위에 적층된다. 접촉부는, 뱅크 하부에 배치된다.For example, in the second sub-pixel, only the first dielectric layer is stacked over the entire surface of the reflective electrode. The contact portion is disposed below the bank.
일례로, 제3 서브 화소에서는, 제1 유전층 및 제2 유전층이 반사 전극 위에서 테두리 영역에 상응하는 뱅크 하부에만 배치된다. 반사 전극에서 뱅크로 둘러싸인 내측 영역은, 투명 전극과 직접 면 접촉한다.For example, in the third sub-pixel, the first dielectric layer and the second dielectric layer are disposed only below the bank corresponding to the edge region above the reflective electrode. An inner region surrounded by banks in the reflective electrode is in direct surface contact with the transparent electrode.
일례로, 제3 서브 화소는, 제1 유전층 및 상기 제2 유전층을 구비하지 않는다. 반사 전극 전체 표면 위에 투명 전극이 적층된다.For example, the third sub-pixel does not include the first dielectric layer and the second dielectric layer. A transparent electrode is stacked on the entire surface of the reflective electrode.
일례로, 제1 서브 화소는, 반사 전극과 캐소드 전극 사이에, 유기발광 층, 제1 유전막 및 제2 유전막의 두께 합에 상응하는 제1 간격을 갖는다. 제2 서브 화소는, 반사 전극과 캐소드 전극 사이에, 유기발광 층 및 제1 유전막 두께 합에 상응하는 제2 간격을 갖는다. 제3 서브 화소는, 반사 전극과 캐소드 전극 사이에, 유기발광 층의 두께에 상응하는 제3 간격을 갖는다.For example, the first sub-pixel has a first distance between the reflective electrode and the cathode electrode corresponding to the sum of thicknesses of the organic light emitting layer, the first dielectric layer, and the second dielectric layer. The second sub-pixel has a second distance between the reflective electrode and the cathode electrode corresponding to the sum of the thicknesses of the organic light emitting layer and the first dielectric layer. The third sub-pixel has a third spacing between the reflective electrode and the cathode electrode, corresponding to the thickness of the organic light emitting layer.
일례로, 단위 화소는, 다수 개의 서브 화소들을 포함한다. 다수 개의 서브 화소들 사이에 그물 형상으로 연속하여 배치되며, 서브 화소들을 구분하는 트랜치를 더 포함한다.For example, a unit pixel includes a plurality of sub-pixels. It is continuously arranged in a net shape between the plurality of sub-pixels and further includes a trench dividing the sub-pixels.
일례로, 기판 위에서 상기 구동 소자를 덮는 제1 평탄화 막 및 제1 평탄화 막 위에 적층된 제2 평탄화 막을 더 포함한다. 트랜치는 제1 트랜치와 제2 트랜치를 구비한다. 제1 트랜치는, 제1 평탄화 막에 형성된다. 제2 트랜치는, 제2 평탄화 막에서 제1 평탄화 막과 중첩되며, 제1 트랜치보다 작은 크기를 갖는다.For example, the device may further include a first planarization film covering the driving element on a substrate and a second planarization film stacked on the first planarization film. The trench includes a first trench and a second trench. The first trench is formed in the first planarization film. The second trench overlaps the first planarization film in the second planarization film and has a smaller size than the first trench.
일례로, 반사 전극은, 트랜치가 형성된 전체 표면 위에 반사 전극 물질을 증착하여, 트랜치의 형상에 의해 서브 화소 단위로 구분되어 형성된다.For example, the reflective electrode is formed by depositing a reflective electrode material on the entire surface where the trench is formed and divided into sub-pixel units according to the shape of the trench.
일례로, 투명 전극은, 반사 전극 면적 내부에 형성된 제1 유전층 및 제2 유전층, 그리고 트랜치가 형성된 전체 표면 위에 반사 전극 물질을 증착하여, 트랜치의 형상에 의해 서브 화소 단위로 구분되어 형성된다.For example, the transparent electrode is formed by depositing a reflective electrode material on the first dielectric layer and the second dielectric layer formed inside the reflective electrode area and on the entire surface on which the trench is formed, and divided into sub-pixel units according to the shape of the trench.
일례로, 제1 평탄화 막 및 제2 평탄화 막에 형성되어, 구동 소자의 일부를 노출하는 정 테이퍼 형상을 갖는 화소 콘택홀을 더 포함한다. 반사 전극은, 화소 콘택홀을 통해 구동 소자와 접촉한다.For example, a pixel contact hole having a regular taper shape is formed in the first planarization layer and the second planarization layer to expose a portion of the driving element. The reflective electrode contacts the driving element through the pixel contact hole.
본 발명에 의한 마이크로 유기발광 다이오드 표시장치의 제조 방법은, 기판 위에 구동 소자를 형성하는 단계; 구동 소자가 형성된 기판 전체 표면 위에 제1 평탄화 막을 도포하는 단계; 제1 평탄화 막 위에 제2 평탄화 막을 도포하는 단계; 제1 평탄화 막 및 제2 평탄화 막에 서브 화소를 정의하는 역 테이퍼 형상을 갖는 트랜치를 형성하는 단계; 트랜치가 형성된 기판의 전체 표면 위에 금속 물질을 증착하여, 트랜치에 의해 서브 화소의 형상으로 반사 전극을 형성하는 단계; 반사 전극 표면 위의 내측 영역에 순차 적층되며, 반사 전극의 모서리 일부를 노출하는 제1 유전층 및 제2 유전층을 형성하는 단계; 제1 유전층 및 제2 유전층이 형성된 기판의 전체 표면 위에 투명 도전 물질을 증착하여, 트랜치에 의해 서브 화소의 형상으로 투명 전극을 형성하는 단계를 포함한다.A method of manufacturing a micro organic light emitting diode display according to the present invention includes forming a driving element on a substrate; coating a first planarization film on the entire surface of the substrate on which the driving elements are formed; applying a second planarization film over the first planarization film; forming a trench having a reverse taper shape defining sub-pixels in the first planarization film and the second planarization film; forming a reflective electrode in the shape of a sub-pixel by depositing a metal material on the entire surface of the substrate on which the trench is formed; forming a first dielectric layer and a second dielectric layer sequentially stacked on an inner region on a surface of the reflective electrode and exposing a portion of an edge of the reflective electrode; and depositing a transparent conductive material on the entire surface of the substrate on which the first dielectric layer and the second dielectric layer are formed to form a transparent electrode in the shape of a sub-pixel by the trench.
본 발명은, 마이크로 캐비티 구조를 갖는 개인 몰입형 표시장치를 제공한다. 특히, 고 해상도 및 고 휘도 특성을 확보한 개인 몰입형 마이크로 표시장치를 제공한다. 본 발명에 의한 마이크로 표시장치는, 각 서브 화소별로 마이크로 캐비티 구조를 적용함으로써, 특정 파장대의 광량을 최대한으로 확보할 수 있어 고 휘도를 달성할 수 있다. 본 발명에 의한 마이크로 표시장치는, 애노드 전극의 반사 전극과 투명 전극이, 서브 화소 영역의 모서리 부분에서 접촉하여 발광 가능 면적을 최대한으로 확보할 수 있다. 또한, 뱅크가 애노드 전극에서 접촉부를 포함하는 테두리 영역에 해당하는 극소한의 면적만을 덮도록 형성하여, 발광 영역을 최대한으로 확보할 수 있다. 본 발명에 의한 마이크로 표시장치는, 초고 해상도에서 고 개구율 및 고 휘도 특성을 확보할 수 있다.The present invention provides a personal immersive display device having a micro cavity structure. In particular, a personal immersive micro display device having high resolution and high luminance characteristics is provided. In the micro display device according to the present invention, by applying a micro-cavity structure to each sub-pixel, it is possible to secure the maximum amount of light in a specific wavelength range and achieve high luminance. In the micro display device according to the present invention, the reflective electrode of the anode electrode and the transparent electrode contact each other at the corner of the sub-pixel region, thereby maximizing the light emitting area. In addition, the banks are formed to cover only a minimal area corresponding to the edge area including the contact portion in the anode electrode, so that the light emitting area can be secured to the maximum. The micro display device according to the present invention can secure high aperture ratio and high luminance characteristics at ultra-high resolution.
도 1은 본 발명에 의한 마이크로 표시장치 및 이미징 렌즈를 구비한 증강 현실 장치의 구조를 나타내는 개략도.
도 2는 본 발명의 제1 실시 예에 의한 마이크로 표시장치의 구조를 나타내는 평면 확대도.
도 3은 도 2의 절취선 I-I'으로 자른, 본 발명의 제1 실시 예에 의한 마이크로 표시장치의 구조를 나타내는 단면도.
도 4a는 본 발명에 의한 마이크로 표시장치의 제1 서브 화소 구조를 나타내는 평면 확대도.
도 4b는 도 4a의 절취선 II-II'로 자른, 본 발명에 의한 마이크로 표시장치의 제1 서브 화소 구조를 나타내는 단면 확대도.
도 5a는 본 발명에 의한 마이크로 표시장치의 제2 서브 화소 구조를 나타내는 평면 확대도.
도 5b는 도 5a의 절취선 III-III'로 자른, 본 발명에 의한 마이크로 표시장치의 제2 서브 화소 구조를 나타내는 단면 확대도.
도 6a는 본 발명에 의한 마이크로 표시장치의 제3 서브 화소 구조를 나타내는 평면 확대도.
도 6b는 도 6a의 절취선 IV-IV'로 자른, 본 발명에 의한 마이크로 표시장치의 제3 서브 화소 구조를 나타내는 단면 확대도.
도 7은 본 발명의 제2 실시 예에 의한 마이크로 표시장치의 구조를 나타내는 평면 확대도.
도 8a 내지 도 8g는 본 발명의 제2 실시 예에 의한 마이크로 표시장치의 제조 방법을 나타내는 단면 확대도.
도 9a 및 도 9b는 본 발명의 제2 실시 예에 의한 마이크로 표시장치에서 트랜치 부분의 제조 방법을 나타내는 단면 확대도.1 is a schematic diagram showing the structure of an augmented reality device having a micro display device and an imaging lens according to the present invention;
2 is an enlarged plane view showing the structure of a micro display device according to a first embodiment of the present invention.
3 is a cross-sectional view showing the structure of a micro display device according to the first embodiment of the present invention, taken along the line II' of FIG. 2;
4A is an enlarged plan view showing a first sub-pixel structure of a micro display device according to the present invention;
FIG. 4B is an enlarged cross-sectional view showing the first sub-pixel structure of the micro display according to the present invention, taken along the line II-II' of FIG. 4A.
5A is an enlarged plan view showing a second sub-pixel structure of a micro display device according to the present invention;
FIG. 5B is an enlarged cross-sectional view showing the second sub-pixel structure of the micro display device according to the present invention, taken along the line III-III' of FIG. 5A.
6A is an enlarged plan view showing a third sub-pixel structure of a micro display device according to the present invention;
FIG. 6B is an enlarged cross-sectional view showing a third sub-pixel structure of the micro display device according to the present invention, taken along the cut line IV-IV' of FIG. 6A.
7 is an enlarged plan view showing the structure of a micro display device according to a second embodiment of the present invention.
8A to 8G are cross-sectional enlarged views illustrating a method of manufacturing a micro display device according to a second embodiment of the present invention.
9A and 9B are cross-sectional enlarged views illustrating a method of manufacturing a trench portion in a micro display device according to a second embodiment of the present invention.
본 발명의 장점 및 특징, 그리고 그것들을 달성하는 방법은 첨부한 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공한 것이다.Advantages and characteristics of the present invention, and a method of achieving them will become clear with reference to the embodiments described below in detail in conjunction with the accompanying drawings. The present invention is not limited to the embodiments disclosed below and may be implemented in various forms. These embodiments are provided to complete the disclosure of the present invention and to completely inform those skilled in the art of the scope of the invention to which the present invention belongs.
본 발명의 실시 예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.The shapes, sizes, ratios, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are illustrative, so the present invention is not limited to the illustrated details. Like reference numbers designate like elements throughout the specification.
본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.In describing the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. When 'includes', 'has', 'consists of', etc. mentioned in this specification is used, other parts may be added unless 'only' is used. In the case where a component is expressed in the singular, the case including the plural is included unless otherwise explicitly stated.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다. 위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 구성 요소가 위치할 수도 있다.In interpreting the components, even if there is no separate explicit description, it is interpreted as including the error range. In the case of a description of a positional relationship, for example, when the positional relationship of two parts is described as 'on ~', 'upon ~', '~ below', 'next to', etc., 'right' Or, unless 'directly' is used, one or more other components may be placed between the two parts.
실시 예들의 설명에서, '제1', '제2' 등이 다양한 구성 요소들을 서술하기 위해서 사용되지만, 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.In the description of the embodiments, 'first', 'second', etc. are used to describe various components, but the components are not limited by these terms. These terms are only used to distinguish one component from another. In addition, component names used in the following description may be selected in consideration of ease of writing specifications, and may be different from names of parts of actual products.
본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 또한, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.Each feature of various embodiments of the present invention can be partially or wholly combined or combined with each other, and various interlocking and driving operations are possible technically. In addition, each embodiment may be implemented independently of each other or together in an association relationship.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명한다. 이하의 실시예들에서, 전계 발광 표시장치는 유기 발광 물질을 포함한 유기 발광 표시장치를 중심으로 설명한다. 하지만, 본 발명의 기술적 사상은 유기 발광 표시장치에 국한되지 않고, 무기발광 물질을 포함한 무기 발광 표시장치에도 적용될 수 있음을 주지하여야 한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings. In the following embodiments, the electroluminescent display device will be mainly described as an organic light emitting display device including an organic light emitting material. However, it should be noted that the technical concept of the present invention is not limited to an organic light emitting display device and may be applied to an inorganic light emitting display device including an inorganic light emitting material.
먼저 도 1을 참조하여, 본 발명에 의한 마이크로 표시장치가 적용되는 개인 몰입형 장치의 일례를 설명한다. 도 1은 본 발명에 의한 마이크로 표시장치 및 이미징 렌즈를 구비한 증강 현실 장치의 구조를 나타내는 개략도이다. 본 발명에 의한 마이크로 표시장치는 가상 현실 장치에도 적용할 수 있다.First, referring to FIG. 1 , an example of a personal immersion type device to which a micro display device according to the present invention is applied will be described. 1 is a schematic diagram showing the structure of an augmented reality device having a micro display device and an imaging lens according to the present invention. The micro display device according to the present invention can also be applied to virtual reality devices.
본 발명에 의한 증강 현실 장치는, 표시 패널(DP), 이미징 렌즈(LE), 전반사 거울(FM), 도광판(LG) 및 반투과 거울(HM)을 포함한다. 특히, 표시 패널(DP)은 유기발광 다이오드 표시 패널과 같은 평판 표시 패널인 것이 바람직하다. 이미징 렌즈(LE)는 표시 패널(DP) 앞에 배치되어 있다. 이미징 렌즈(LE)의 중심점이 표시 패널(DP)의 중심점과 일치하도록 배치되어 있다.An augmented reality device according to the present invention includes a display panel DP, an imaging lens LE, a total reflection mirror FM, a light guide plate LG, and a transflective mirror HM. In particular, the display panel DP is preferably a flat panel display panel such as an organic light emitting diode display panel. The imaging lens LE is disposed in front of the display panel DP. The center point of the imaging lens LE is aligned with the center point of the display panel DP.
전반사 거울(FM)이 이미징 렌즈(LE) 전면에 배치되어 있다. 전반사 거울(FM)은 이미징 렌즈(LE)를 통과한 표시 패널(DP)의 영상(1000)을 모두 반사하여 도광판(LG) 내부로 보낸다. 도광판(LG)은 전반사 거울(FM)에서 반사된 표시 패널(DP)의 영상(1000)을 손실 없이 반투과 거울(HM)로 전달한다.A total reflection mirror FM is disposed in front of the imaging lens LE. The total reflection mirror FM reflects all of the
반투과 거울(HM)은 도광판(LG)을 통해 전달된 표시 패널(DP)의 영상(1000)을 사용자의 눈으로 반사시켜 보낸다. 또한, 반투과 거울(HM)은 배면 방향에서 입사하는 외부 현실 이미지(2000)를 영상(1000)과 동시에 사용자의 눈으로 제공한다. 여기서, 외부 이미지(2000)는 사용자가 바라보는 실제 주변의 모습이다. 표시 패널(DP)에서 제공하는 영상(1000)과 실제 외부 현실 이미지(2000)를 함께 볼 수 있다. 즉, 실제 현실 이미지(2000)에 가상 영상(1000)으로 유용한 정보를 겹쳐 하나의 영상으로 제공할 수 있다.The transflective mirror HM reflects the
도 1에 도시한 것과 같은 증강 현실 장치는 매우 작은 크기로 만들어지며, 안경과 조합하여 사용자가 착용할 수 있는 구조를 갖는다. 이와 같이 사용자의 몸에 착용하도록 설계하려면, 표시 패널(DP)의 크기가 매우 작은 크기를 갖는다. 예를 들어, 대각 길이가 1인치 이하의 크기를 가질 수 있다.An augmented reality device as shown in FIG. 1 is made in a very small size and has a structure that can be worn by a user in combination with glasses. In this way, in order to be worn on the user's body, the display panel DP has a very small size. For example, the diagonal length may have a size of 1 inch or less.
이와 같이 표시 면적의 크기가 작은 평판 표시장치를 이용하여 외부 환경과 동시에 영상 정보를 제공하기 위해서는, 제공하는 영상의 휘도가 높아야 한다. 증강 현실 장치는 야외에서 주간 및 야간에 모두 사용할 수 있어야 한다. 즉, 증강 현실 장치는 태양광 혹은 밝은 야외 조명 아래에서 사용하는 경우가 많다. 따라서, 높은 휘도를 갖지 않을 경우, 제공 받는 가상 정보 및 영상이 사용자에게 정상적으로 인지되지 못할 수 있다.In order to provide image information simultaneously with an external environment using a flat panel display having a small display area, the luminance of the image to be provided must be high. Augmented reality devices must be able to be used outdoors, day and night. That is, augmented reality devices are often used under sunlight or bright outdoor lighting. Therefore, when the luminance is not high, the virtual information and images provided may not be normally recognized by the user.
<제1 실시 예><First Embodiment>
이하, 도 2 및 3을 참조하여 본 발명의 제1 실시 예에 의한 마이크로 표시장치에 대해 설명한다. 도 2는 본 발명의 제1 실시 예에 의한 마이크로 표시장치의 구조를 나타내는 평면 확대도이다. 도 3은 도 2의 절취선 I-I'으로 자른, 본 발명의 제1 실시 예에 의한 마이크로 표시장치의 구조를 나타내는 단면도이다.Hereinafter, a micro display device according to a first embodiment of the present invention will be described with reference to FIGS. 2 and 3 . 2 is an enlarged plan view showing the structure of a micro display device according to a first embodiment of the present invention. FIG. 3 is a cross-sectional view showing the structure of a micro display according to the first embodiment of the present invention, taken along the line II' of FIG. 2 .
도 2를 참조하면, 개인 몰입형 표시장치에 적용하는 마이크로 유기발광 다이오드 표시장치는 기판(SUB) 위에 단위 화소(UP)들이 매트릭스 방식으로 배치되어 있다. 단위 화소(UP) 하나는 세 개의 서브 화소(SP)들을 포함한다. 예를 들어, 적색 서브 화소(SPR), 녹색 서브 화소(SPG) 및 청색 서브 화소(SPB)를 포함한다.Referring to FIG. 2 , in a micro organic light emitting diode display applied to a personal immersive display device, unit pixels UP are arranged in a matrix manner on a substrate SUB. One unit pixel UP includes three sub-pixels SP. For example, a red sub-pixel SPR, a green sub-pixel SPG, and a blue sub-pixel SPB are included.
각 서브 화소(SP)들은 스위칭 박막 트랜지스터(ST), 스위칭 박막 트랜지스터(ST)와 연결된 구동 박막 트랜지스터(DT), 구동 박막 트랜지스터(DT)에 접속된 유기발광 다이오드(OLE)를 포함한다. 스캔 배선(SL), 데이터 배선(DL) 및 구동 전류 배선(VDD)이 기판(SUB) 위에 배치되어 화소 영역을 정의한다. 유기발광 다이오드(OLE)가 화소 영역 내에 형성되면서, 발광 영역을 정의한다.Each sub-pixel SP includes a switching thin film transistor ST, a driving thin film transistor DT connected to the switching thin film transistor ST, and an organic light emitting diode OLE connected to the driving thin film transistor DT. The scan line SL, the data line DL, and the driving current line VDD are disposed on the substrate SUB to define a pixel area. An organic light emitting diode (OLE) is formed in the pixel area to define the light emitting area.
스위칭 박막 트랜지스터(ST)는 스캔 배선(SL)과 데이터 배선(DL)이 교차하는 부위에 형성되어 있다. 스위칭 박막 트랜지스터(ST)는 화소를 선택하는 기능을 한다. 스위칭 박막 트랜지스터(ST)는 스캔 배선(SL)에서 분기하는 게이트 전극(SG)과, 반도체 층(SA)과, 소스 전극(SS)과, 드레인 전극(SD)을 포함한다. 그리고 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)에 의해 선택된 화소의 유기발광 다이오드(OLE)를 구동하는 역할을 한다.The switching thin film transistor ST is formed where the scan line SL and the data line DL intersect. The switching thin film transistor ST serves to select a pixel. The switching thin film transistor ST includes a gate electrode SG branching from the scan line SL, a semiconductor layer SA, a source electrode SS, and a drain electrode SD. Also, the driving thin film transistor DT serves to drive the organic light emitting diode OLE of the pixel selected by the switching thin film transistor ST.
구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG)과, 반도체 층(DA), 구동 전류 배선(VDD)에 연결된 소스 전극(DS)과, 드레인 전극(DD)을 포함한다. 구동 박막 트랜지스터(DT)의 드레인 전극(DD)은 유기발광 다이오드(OLE)의 애노드 전극(ANO)과 연결되어 있다. 애노드 전극(ANO)과 캐소드 전극(CAT) 사이에는 유기발광 층(OL)이 개재되어 있다. 캐소드 전극(CAT)은 기저 전압에 연결된다.The driving thin film transistor DT has a gate electrode DG connected to the drain electrode SD of the switching thin film transistor ST, a semiconductor layer DA, a source electrode DS connected to the driving current line VDD, and a drain. It includes an electrode (DD). The drain electrode DD of the driving thin film transistor DT is connected to the anode electrode ANO of the organic light emitting diode OLE. An organic light emitting layer OL is interposed between the anode electrode ANO and the cathode electrode CAT. The cathode electrode CAT is connected to the ground voltage.
도 3을 중심으로, 개인 몰입형 표시 장치에 적용한 마이크로 유기발광 다이오드 표시장치에 대해서 좀 더 상세히 설명한다. 기판(SUB) 상에 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)가 형성되어 있다. 단면도인 도 3에서는, 설명의 편의상 구동 박막 트랜지스터(TR, TG, TB)만을 도시하였다. 예를 들어, 적색 서브 화소(SPR)에는 적색 구동 박막 트랜지스터(TR), 녹색 서브 화소(SPG)에는 녹색 구동 박막 트랜지스터(TG) 그리고 청색 서브 화소(SPB)에는 청색 구동 박막 트랜지스터(TB)가 배치되어 있다. 박막 트랜지스터들의 상세한 단면 구조는 본 발명에서 중요한 사항이 아니므로 상세한 설명은 생략한다. 필요한 경우, 박막 트랜지스터들의 도면 부호는 도 3을 참조한다.A micro organic light emitting diode display applied to a personal immersive display device will be described in more detail with reference to FIG. 3 . A switching thin film transistor ST and a driving thin film transistor DT are formed on the substrate SUB. In FIG. 3 , which is a cross-sectional view, only the driving thin film transistors TR, TG, and TB are shown for convenience of explanation. For example, the red driving thin film transistor TR is disposed in the red sub-pixel SPR, the green driving thin film transistor TG is disposed in the green sub-pixel SPG, and the blue driving thin film transistor TB is disposed in the blue sub-pixel SPB. has been A detailed cross-sectional structure of the thin film transistors is not important to the present invention, and thus a detailed description thereof will be omitted. If necessary, refer to FIG. 3 for reference numerals of the thin film transistors.
박막 트랜지스터들(TR, TG, TB)이 형성된 기판(SUB)은 여러 구성 요소들이 형성되어 표면이 평탄하지 못하고, 단차가 많이 형성되어 있다. 유기발광 층(OL)은 평탄한 표면에 형성되어야 발광이 일정하고 고르게 발산될 수 있다. 따라서, 기판의 표면을 평탄하게 할 목적으로 평탄화 막(OC)(혹은 오버코트 층)을 기판(SUB) 전면에 도포한다.The substrate SUB, on which the thin film transistors TR, TG, and TB are formed, has an uneven surface and many steps due to the formation of various components. The organic light emitting layer OL must be formed on a flat surface so that light emission can be uniformly and uniformly emitted. Accordingly, a planarization layer OC (or an overcoat layer) is applied to the entire surface of the substrate SUB for the purpose of flattening the surface of the substrate.
평탄화 막(OC) 위에 유기발광 다이오드(OLE)의 애노드 전극(ANO)이 배치되어 있다. 여기서, 애노드 전극(ANO)은 평탄화 막(OC)에 형성된 화소 콘택홀(PH)을 통해 구동 박막 트랜지스터(TR, TG, TB)의 드레인 전극(DD)과 연결된다.The anode electrode ANO of the organic light emitting diode OLE is disposed on the planarization layer OC. Here, the anode electrode ANO is connected to the drain electrodes DD of the driving thin film transistors TR, TG, and TB through a pixel contact hole PH formed in the planarization layer OC.
애노드 전극(ANO)은 하부에 배치된 반사 전극(REF)와 상부에 배치된 투명 전극(ITO)를 포함한다. 또한, 애노드 전극(ANO)에는 반사 전극(REF)과 투명 전극(ITO) 사이에 적층된 제1 유전층(D1) 및 제2 유전층(D2)를 포함한다. 반사 전극(REF)을 덮는 제1 유전층(D1) 및 제2 유전층(D2)의 모서리 부분에 형성된 접촉부(CNT)를 통해 투명 전극(ITO)이 반사 전극(REF)와 연결된다. 애노드 전극(ANO)은 각 서브 화소(SP)마다 약간씩 다른 구조를 갖고 있다.The anode electrode ANO includes a reflective electrode REF disposed below and a transparent electrode ITO disposed above. In addition, the anode electrode ANO includes a first dielectric layer D1 and a second dielectric layer D2 stacked between the reflective electrode REF and the transparent electrode ITO. The transparent electrode ITO is connected to the reflective electrode REF through the contact portion CNT formed at the corners of the first dielectric layer D1 and the second dielectric layer D2 covering the reflective electrode REF. The anode electrode ANO has a slightly different structure for each sub-pixel SP.
청색 서브 화소(SPB)의 애노드 전극(ANO)은, 투명 전극(ITO)과 반사 전극(REF) 사이에 제1 유전층(D1)과 제2 유전층(D2)이 모두 적층된 구조를 갖는다.The anode electrode ANO of the blue sub-pixel SPB has a structure in which both the first dielectric layer D1 and the second dielectric layer D2 are stacked between the transparent electrode ITO and the reflective electrode REF.
녹색 서브 화소(SPG)의 애노드 전극(ANO)은 투명 전극(ITO)과 반사 전극(REF) 사이에 제1 유전층(D1)은 균일한 두께로 적층되어 있다. 반면에 제2 유전층(D2)은 제1 유전층(D1)의 가장자리 극히 좁은 일부 영역 위에만 적층되어 있다. 도면으로 도시하지 않았으나, 녹색 서브 화소(SPG)에는 제1 유전층(D1)이 없고 제2 유전층(D2)만 투명 전극(ITO)과 반사 전극(REF) 사이에 개재될 수 있다. 즉, 청색 서브 화소(SPB)에서 투명 전극(ITO)과 반사 전극(REF) 사이에는 제1 유전층(D1)만 개재되어 있다.In the anode electrode ANO of the green sub-pixel SPG, the first dielectric layer D1 is stacked with a uniform thickness between the transparent electrode ITO and the reflective electrode REF. On the other hand, the second dielectric layer D2 is stacked only on a very narrow portion of the edge of the first dielectric layer D1. Although not shown, the green sub-pixel SPG does not have the first dielectric layer D1 and only the second dielectric layer D2 may be interposed between the transparent electrode ITO and the reflective electrode REF. That is, only the first dielectric layer D1 is interposed between the transparent electrode ITO and the reflective electrode REF in the blue sub-pixel SPB.
적색 서브 화소(SPR)의 애노드 전극(ANO)은 투명 전극(ITO)과 반사 전극(REF) 사이에서 대부분의 영역이 직접 접촉된 구조를 갖는다. 적색 서브 화소(SPR)에서 투명 전극(ITO)과 반사 전극(REF) 사이에는 대부분이 직접 접촉되어 있으며, 반사 전극(REF) 가장자리 극히 좁은 일부 영역 위에만 제1 유전층(D1)과 제2 유전층(D2)이 적층되어 있다. 도면으로 도시하지 않았으나, 적색 서브 화소(SPR)에는 제1 유전층(D1) 및 제2 유전층(D2) 없이, 투명 전극(ITO)과 반사 전극(REF) 전체가 직접 접촉한 구조를 가질 수 있다.The anode electrode ANO of the red sub-pixel SPR has a structure in which most of the area directly contacts between the transparent electrode ITO and the reflective electrode REF. Most of the red sub-pixel SPR is in direct contact between the transparent electrode ITO and the reflective electrode REF, and the first dielectric layer D1 and the second dielectric layer ( D2) is stacked. Although not shown, the red sub-pixel SPR may have a structure in which the entire transparent electrode ITO and the reflective electrode REF directly contact each other without the first dielectric layer D1 and the second dielectric layer D2.
애노드 전극(ANO)이 형성된 기판(SUB) 위에, 발광 영역을 정의하기 위해 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT) 그리고 각종 배선들(DL, SL, VDD)이 형성된 영역 위에 뱅크(BN)를 형성한다. 뱅크(BN)에 의해 노출된 애노드 전극(ANO)이 발광 영역이 된다. 뱅크(BN)에 의해 노출된 애노드 전극(ANO) 위에 유기발광 층(OL)을 형성한다. 유기발광 층(OL) 위에는 캐소드 전극층(CAT)이 적층되어 있다.A bank (BN) on a substrate (SUB) on which an anode electrode (ANO) is formed, on a region where a switching thin film transistor (ST), a driving thin film transistor (DT), and various wires (DL, SL, VDD) are formed to define a light emitting region. ) to form The anode electrode ANO exposed by the bank BN becomes a light emitting region. An organic light emitting layer OL is formed on the anode electrode ANO exposed by the bank BN. A cathode electrode layer CAT is stacked on the organic light emitting layer OL.
유기발광 층(OL)은 백색광을 발현하는 유기물질로 이루어질 수 있다. 유기발광 층(OL)이 특정한 파장의 빛을 발광하는 것이 아니므로, 기판 전체 표면에 걸쳐 도포될 수 있다. 이 경우, 도면으로 나타내지 않았으나, 캐소드 전극(CAT)의 상부에는 칼라 필터가 적층되어 적색, 녹색 및 청색을 발현하도록 구성할 수 있다.The organic light emitting layer OL may be formed of an organic material emitting white light. Since the organic light emitting layer OL does not emit light of a specific wavelength, it may be applied over the entire surface of the substrate. In this case, although not shown in the drawing, a color filter may be stacked on top of the cathode electrode CAT to express red, green, and blue colors.
본 발명에 의한 마이크로 유기발광 다이오드 표시장치는, 애노드 전극(ANO)의 구조적 차이로 인해, 각 서브 화소(SP)별로 반사 전극(REF)과 캐소드 전극(CAT) 사이의 거리가 다르다. 예를 들어, 청색 서브 화소(SPB)에서는 반사 전극(REF)과 캐소드 전극(CAT) 사이에 투명 전극(ITO), 제 1 유전층(D1), 제2 유전층(D2) 및 유기발광 층(OL)이 모두 적층됨으로써, 그 사이에 제1 이격 거리(DB)를 갖는다. 녹색 서브 화소(SPG)에서는 반사 전극(REF)과 캐소드 전극(CAT) 사이에 투명 전극(ITO), 제1 유전층(D1) 및 유기발광 층(OL)이 적층됨으로써, 그 사이에 제2 이격 거리(BG)를 갖는다. 한편, 적색 서브 화소(SPR)에서는 반사 전극(REF)과 캐소드 전극(CAT) 사이에 투명 전극(ITO)와 유기발광 층(OL)만이 적층됨으로써, 그 사이에 제3 이격 거리(DR)를 갖는다.In the micro organic light emitting diode display according to the present invention, the distance between the reflective electrode REF and the cathode electrode CAT is different for each sub-pixel SP due to the structural difference of the anode electrode ANO. For example, in the blue sub-pixel SPB, the transparent electrode ITO, the first dielectric layer D1, the second dielectric layer D2, and the organic light emitting layer OL are formed between the reflective electrode REF and the cathode electrode CAT. By stacking all of them, they have a first separation distance ( DB ) therebetween. In the green sub-pixel SPG, the transparent electrode ITO, the first dielectric layer D1, and the organic light emitting layer OL are stacked between the reflective electrode REF and the cathode electrode CAT, and thus a second separation distance therebetween. (B G ). Meanwhile, in the red sub-pixel SPR, only the transparent electrode ITO and the organic light emitting layer OL are stacked between the reflective electrode REF and the cathode electrode CAT, so that the third separation distance D R is set therebetween. have
유기발광 층(OL)에서 발생하는 빛은 반사 전극(REF)에 의해 반사되어 상부로 출광된다. 이 때, 빛이 반사되는 공간 거리와 반사광의 파장과의 관계에 의해 광량이 증폭되거나 상쇄될 수 있다. 상쇄되는 경우, 출광되는 빛의 광량이 줄어들어 휘도가 저하된다. 반면에 증폭되는 경우, 출광 되는 빛의 광량을 최대로 확보함으로써, 고 휘도를 이룩할 수 있다. 증폭하기 위해서는 유기발광 층(OL)에서 생성된 빛이 발광된 후 출광되는 공간 거리가 반사광의 파장의 배수가 되어야 한다. 즉, 발광하는 빛의 파장에 따라 반사 전극(REF)과 캐소드 전극(CAT) 사이의 거리를 달리함으로써 원하는 빛을 증폭하여 고 휘도를 얻을 수 있다.Light generated from the organic light emitting layer OL is reflected by the reflective electrode REF and emitted upward. At this time, the amount of light may be amplified or canceled depending on the relationship between the spatial distance at which light is reflected and the wavelength of the reflected light. In the case of offset, the amount of emitted light is reduced and the luminance is lowered. On the other hand, in the case of amplification, high luminance can be achieved by securing the maximum amount of emitted light. In order to amplify, after the light generated in the organic light emitting layer OL is emitted, the spatial distance at which the light is emitted must be a multiple of the wavelength of the reflected light. That is, by varying the distance between the reflective electrode REF and the cathode electrode CAT according to the wavelength of emitted light, desired light can be amplified and high luminance can be obtained.
이러한 현상을 마이크로 캐비티 효과라고 한다. 앞에서 설명한 바와 같이 적색 서브 화소(SPR), 녹색 서브 화소(SPG) 및 청색 서브 화소(SPB)에 형성된 캐소드 전극(CAT)과 반사 전극(REF) 사이의 거리 차이로 인해, 마이크로 캐비티 구조가 이룩된다. 즉, 제1 유전층(D1) 및 제2 유전층(D2)의 유무로 인해 마이크로 캐비티 구조를 각 색상 서브 화소별로 다르게 구축할 수 있다. 본 발명에서는, 애노드 전극(ANO)의 구조를 다양하게 구성함으로써, 마이크로 캐비티 효과를 구현한다. 이하에서는 각 색상 화소별로 마이크로 캐비티를 구현하기 위한 상세한 구조에 대해 설명한다. 이하의 설명은, 출원인의 제조 공정을 고려한 바람직한 실시 예를 설명하는 것으로 도 3의 구조와 다를 수 있다. 제조 환경 및 공정 조건들에 따라 적합한 구조를 선택하는 것이 바람직하다.This phenomenon is called the microcavity effect. As described above, a micro-cavity structure is formed due to the distance difference between the cathode electrode CAT and the reflective electrode REF formed in the red sub-pixel SPR, green sub-pixel SPG, and blue sub-pixel SPB. . That is, the microcavity structure may be differently constructed for each color sub-pixel due to the presence or absence of the first dielectric layer D1 and the second dielectric layer D2. In the present invention, the micro-cavity effect is implemented by variously configuring the structure of the anode electrode (ANO). Hereinafter, a detailed structure for implementing a microcavity for each color pixel will be described. The following description describes a preferred embodiment in consideration of the applicant's manufacturing process, and may differ from the structure of FIG. 3 . It is desirable to select a suitable structure according to the manufacturing environment and process conditions.
이하에서는, 각 서브 화소별로 마이크로 캐비티 구조를 구현하기 위한 구체적인 구조에 대해 설명한다. 본 발명은 제1 실시 예와 제2 실시 예를 제안한다. 하지만, 제1 실시 예와 제2 실시 예의 차이는 애노드 전극의 형성 방법에서만 차이가 있을 뿐, 각 서브 화소의 구조는 동일하다. 따라서, 이하 각 서브 화소별 마이크로 캐비티 구조에 대한 설명은 제1 실시 예와 제2 실시 예 모두에 적용된다.Hereinafter, a detailed structure for implementing a micro-cavity structure for each sub-pixel will be described. The present invention proposes a first embodiment and a second embodiment. However, the difference between the first embodiment and the second embodiment is only in the formation method of the anode electrode, and the structure of each sub-pixel is the same. Therefore, the following description of the microcavity structure for each sub-pixel applies to both the first and second embodiments.
먼저, 도 4a 및 4b를 참조하여, 본 발명에 의한 마이크로 유기발광 다이오드 표시장치에서, 제1 서브 화소의 일례인 청색 서브 화소(SPB)의 구조에 대해 설명한다. 도 4a는 본 발명에 의한 마이크로 표시장치의 제1 서브 화소 구조를 나타내는 평면 확대도이다. 도 4b는 도 4a의 절취선 II-II'로 자른, 본 발명에 의한 마이크로 표시장치의 제1 서브 화소 구조를 나타내는 단면 확대도이다.First, with reference to FIGS. 4A and 4B , the structure of the blue sub-pixel SPB, which is an example of the first sub-pixel in the micro organic light emitting diode display according to the present invention, will be described. 4A is an enlarged plan view illustrating a first sub-pixel structure of a micro display device according to an exemplary embodiment of the present invention. FIG. 4B is an enlarged cross-sectional view of the first sub-pixel structure of the micro display according to the present invention, taken along the line II-II' of FIG. 4A.
본 발명의 마이크로 표시장치에 의한 청색 서브 화소(SPB)의 애노드 전극(ANO)은 반사 전극(REF), 제1 유전층(D1), 제2 유전층(D2) 및 투명 전극(ITO)을 포함한다. 반사 전극(REF)은 은(Ag), 알루미늄(Al), 몰리브덴(Mo) 및/또는 티타늄(Ti)과 같이 광 반사율이 높은 금속 물질로 만드는 것이 바람직하다. 제1 유전층(D1) 및 제2 유전층(D2)은 유기물 혹은 무기물로 형성할 수 있다. 제1 유전층(D1) 및 제2 유전층(D2)은 서로 다른 물질로 형성하거나 동일한 물질로 형성할 수 있다. 투명 전극(ITO)은 인듐-주석 산화물(Indium Tin Oxide) 혹은 인듐-아연 산화물(Indium Zinc Oxide)와 같은 투명한 도전 물질로 형성한다.The anode electrode ANO of the blue sub-pixel SPB according to the micro display device of the present invention includes a reflective electrode REF, a first dielectric layer D1, a second dielectric layer D2, and a transparent electrode ITO. The reflective electrode REF is preferably made of a metal material having high light reflectivity, such as silver (Ag), aluminum (Al), molybdenum (Mo), and/or titanium (Ti). The first dielectric layer D1 and the second dielectric layer D2 may be formed of organic or inorganic materials. The first dielectric layer D1 and the second dielectric layer D2 may be formed of different materials or the same material. The transparent electrode ITO is formed of a transparent conductive material such as indium tin oxide or indium zinc oxide.
반사 전극(REF)이 가장 먼저 형성되어 있다. 예를 들어, 반사 전극(REF)은 직사각형 형상을 가질 수 있다. 하지만, 이에 국한하는 것은 아니며, 8각형 혹은 타원형과 같은 형상을 가질 수도 있다. 반사 전극(REF) 위에 제1 유전층(D1)과 제2 유전층(D2)이 순차적으로 적층되어 있다. 제1 유전층(D1)과 제2 유전층(D2)에서 반사 전극(REF)의 네 모서리를 개방하는 접촉부(CNT)가 형성되어 있다.The reflective electrode REF is formed first. For example, the reflective electrode REF may have a rectangular shape. However, it is not limited thereto, and may have a shape such as an octagon or an ellipse. A first dielectric layer D1 and a second dielectric layer D2 are sequentially stacked on the reflective electrode REF. A contact portion CNT opening four corners of the reflective electrode REF is formed in the first dielectric layer D1 and the second dielectric layer D2.
제2 유전층(D2) 위에는 투명 전극(ITO)이 적층되어 있다. 투명 전극(ITO)은 접촉부(CNT)를 통해 반사 전극(REF)과 물리적 및 전기적으로 접촉 및 연결되어 있다. 제1 서브 화소의 애노드 전극(ANO)은, 반사 전극(REF)과 투명 전극(ITO) 사이에 제1 유전층(D1) 및 제2 유전층(D2)의 두께의 합인 T1+T2 만큼 이격된 구조를 갖는다.A transparent electrode ITO is stacked on the second dielectric layer D2. The transparent electrode ITO is physically and electrically contacted and connected to the reflective electrode REF through the contact portion CNT. The anode electrode ANO of the first sub-pixel has a structure in which the reflective electrode REF and the transparent electrode ITO are spaced apart by T1+T2, which is the sum of the thicknesses of the first dielectric layer D1 and the second dielectric layer D2. have
투명 전극(ITO) 위에는 뱅크(BN)가 형성되어 있다. 뱅크(BN)는 투명 전극(ITO)의 중앙 영역 대부분을 개방하는 개구부를 갖는다. 예를 들어, 투명 전극(ITO)의 네 변과 네 모서리 부분을 모두 덮는 형상을 가질 수 있다. 뱅크(BN)의 개구 영역에 의해 화소의 개구율 및 휘도가 결정된다. 개구 영역이 클수록 즉 개구율이 클수록 고 휘도를 얻을 수 있다. 따라서, 뱅크(BN)는 애노드 전극(ANO)에서 최소 영역만을 덮도록 구성하는 것이 바람직하다. 예를 들어, 뱅크(BN)는 접촉부(CNT)를 포함하되, 애노드 전극(ANO)의 최소 테두리 영역을 덮는 형상을 갖는 것이 바람직하다.A bank BN is formed on the transparent electrode ITO. The bank BN has an opening opening most of the central region of the transparent electrode ITO. For example, it may have a shape covering all four sides and four corners of the transparent electrode ITO. An aperture ratio and luminance of a pixel are determined by an aperture area of the bank BN. The larger the aperture area, that is, the larger the aperture ratio, the higher luminance can be obtained. Therefore, it is preferable to configure the bank BN to cover only a minimum area of the anode electrode ANO. For example, the bank BN includes the contact portion CNT, but preferably has a shape covering a minimum edge area of the anode electrode ANO.
도 4a에서는 각 구성 요소들 사이에 상당한 이격 거리를 두고 도면을 도시하였다. 하지만, 이는 도면의 이해를 위한 것이므로, 실질적으로는 그 경계선이 중첩될 수도 있다. 또는 필요하다면, 더 많이 이격될 수도 있다.In FIG. 4A, a drawing is shown with a significant separation distance between each component. However, since this is for understanding of the drawings, the boundary lines may actually overlap. Or, if necessary, more spaced apart.
다음으로, 도 5a 및 5b를 참조하여, 본 발명에 의한 마이크로 유기발광 다이오드 표시장치에서, 제2 서브 화소의 일례인 녹색 서브 화소(SPG)의 구조에 대해 설명한다. 도 5a는 본 발명에 의한 마이크로 표시장치의 제2 서브 화소 구조를 나타내는 평면 확대도이다. 도 5b는 도 5a의 절취선 III-III'로 자른, 본 발명에 의한 마이크로 표시장치의 제2 서브 화소 구조를 나타내는 단면 확대도이다.Next, with reference to FIGS. 5A and 5B , the structure of the green sub-pixel SPG, which is an example of the second sub-pixel in the micro organic light emitting diode display according to the present invention, will be described. 5A is an enlarged plan view illustrating a second sub-pixel structure of a micro display device according to an exemplary embodiment of the present invention. FIG. 5B is an enlarged cross-sectional view of the second sub-pixel structure of the micro display according to the present invention, taken along the line III-III' of FIG. 5A.
본 발명의 마이크로 표시장치에 의한 녹색 서브 화소(SPG)의 애노드 전극(ANO)은 반사 전극(REF), 제1 유전층(D1), 제2 유전층(D2) 및 투명 전극(ITO)을 포함한다. 반사 전극(REF)은 은(Ag), 알루미늄(Al), 몰리브덴(Mo) 및/또는 티타늄(Ti)과 같이 광 반사율이 높은 금속 물질로 만드는 것이 바람직하다. 제1 유전층(D1) 및 제2 유전층(D2)은 유기물 혹은 무기물로 형성할 수 있다. 투명 전극(ITO)은 인듐-주석 산화물(Indium Tin Oxide) 혹은 인듐-아연 산화물(Indium Zinc Oxide)와 같은 투명한 도전 물질로 형성한다.The anode electrode ANO of the green sub-pixel SPG according to the micro display device of the present invention includes a reflective electrode REF, a first dielectric layer D1, a second dielectric layer D2, and a transparent electrode ITO. The reflective electrode REF is preferably made of a metal material having high light reflectivity, such as silver (Ag), aluminum (Al), molybdenum (Mo), and/or titanium (Ti). The first dielectric layer D1 and the second dielectric layer D2 may be formed of organic or inorganic materials. The transparent electrode ITO is formed of a transparent conductive material such as indium tin oxide or indium zinc oxide.
반사 전극(REF)이 가장 먼저 형성되어 있다. 예를 들어, 반사 전극(REF)은 직사각형 형상을 가질 수 있다. 반사 전극(REF) 위에 제1 유전층(D1)과 제2 유전층(D2)이 순차적으로 적층된다. 특히, 제2 유전층(D2)는 제1 유전층(D1)의 테두리 위에서 최소 면적을 덮도록 선택적으로 적층되어 있다. 제1 유전층(D1)과 제2 유전층(D2)에서 반사 전극(REF)의 네 모서리를 개방하는 접촉부(CNT)가 형성되어 있다. 도면으로 도시하지 않았지만, 제2 유전층(D2)가 전혀 형성되어 있지 않을 수 있다. 이 경우, 접촉부(CNT)는 제1 유전층(D1)의 네 모서리 부분에 형성된다.The reflective electrode REF is formed first. For example, the reflective electrode REF may have a rectangular shape. A first dielectric layer D1 and a second dielectric layer D2 are sequentially stacked on the reflective electrode REF. In particular, the second dielectric layer D2 is selectively stacked to cover a minimum area on the edge of the first dielectric layer D1. A contact portion CNT opening four corners of the reflective electrode REF is formed in the first dielectric layer D1 and the second dielectric layer D2. Although not shown, the second dielectric layer D2 may not be formed at all. In this case, the contact portion CNT is formed at four corners of the first dielectric layer D1.
제1 유전층(D1) 및 제2 유전층(D2) 위에는 투명 전극(ITO)이 적층되어 있다. 투명 전극(ITO)은 접촉부(CNT)를 통해 반사 전극(REF)과 물리적 및 전기적으로 접촉 및 연결되어 있다. 제2 서브 화소의 애노드 전극(ANO)은, 반사 전극(REF)과 투명 전극(ITO) 사이에 제1 유전층(D1)의 두께인 T1 만큼 이격된 구조를 갖는다.A transparent electrode ITO is stacked on the first dielectric layer D1 and the second dielectric layer D2. The transparent electrode ITO is physically and electrically contacted and connected to the reflective electrode REF through the contact portion CNT. The anode electrode ANO of the second sub-pixel has a structure spaced apart from the reflective electrode REF and the transparent electrode ITO by T1, which is the thickness of the first dielectric layer D1.
투명 전극(ITO) 위에는 뱅크(BN)가 형성되어 있다. 뱅크(BN)는 투명 전극(ITO)의 중앙 영역 대부분을 개방하는 개구부를 갖는다. 예를 들어, 투명 전극(ITO)의 네 변과 네 모서리 부분을 모두 덮는 형상을 가질 수 있다. 뱅크(BN)의 개구 영역에 의해 화소의 개구율 및 휘도가 결정된다. 개구 영역이 클수록 즉 개구율이 클수록 고 휘도를 얻을 수 있다. 따라서, 뱅크(BN)는 애노드 전극(ANO)에서 최소 영역만을 덮도록 구성하는 것이 바람직하다. 예를 들어, 뱅크(BN)는 접촉부(CNT) 및 제2 유전층(D2)을 포함하는 애노드 전극(ANO)의 최소 테두리 영역을 덮는 형상을 갖는 것이 바람직하다. 즉, 뱅크(BN)에 의해 개방된 영역에서는 반사 전극(REF)와 투명 전극(ITO) 사이에는 제1 유전층(D1)만이 개재된 구조를 갖는다.A bank BN is formed on the transparent electrode ITO. The bank BN has an opening opening most of the central region of the transparent electrode ITO. For example, it may have a shape covering all four sides and four corners of the transparent electrode ITO. An aperture ratio and luminance of a pixel are determined by an aperture area of the bank BN. The larger the aperture area, that is, the larger the aperture ratio, the higher luminance can be obtained. Therefore, it is preferable to configure the bank BN to cover only a minimum area of the anode electrode ANO. For example, the bank BN preferably has a shape covering a minimum edge area of the anode electrode ANO including the contact portion CNT and the second dielectric layer D2. That is, in the area opened by the bank BN, only the first dielectric layer D1 is interposed between the reflective electrode REF and the transparent electrode ITO.
마지막으로, 도 6a 및 6b를 참조하여, 본 발명에 의한 마이크로 유기발광 다이오드 표시장치에서, 제3 서브 화소의 일례인 적색 서브 화소(SPR)의 구조에 대해 설명한다. 도 6a는 본 발명에 의한 마이크로 표시장치의 제3 서브 화소 구조를 나타내는 평면 확대도이다. 도 6b는 도 6a의 절취선 IV-IV'로 자른, 본 발명에 의한 마이크로 표시장치의 제3 서브 화소 구조를 나타내는 단면 확대도이다.Finally, with reference to FIGS. 6A and 6B , the structure of the red sub-pixel SPR, which is an example of the third sub-pixel in the micro organic light emitting diode display according to the present invention, will be described. 6A is an enlarged plan view showing a third sub-pixel structure of a micro display device according to the present invention. FIG. 6B is an enlarged cross-sectional view showing the third sub-pixel structure of the micro display device according to the present invention, taken along the cut line IV-IV' in FIG. 6A.
본 발명의 마이크로 표시장치에 의한 적색 서브 화소(SPR)의 애노드 전극(ANO)은 반사 전극(REF), 제1 유전층(D1), 제2 유전층(D2) 및 투명 전극(ITO)을 포함한다. 반사 전극(REF)은 은(Ag), 알루미늄(Al), 몰리브덴(Mo) 및/또는 티타늄(Ti)과 같이 광 반사율이 높은 금속 물질로 만드는 것이 바람직하다. 제1 유전층(D1) 및 제2 유전층(D2)은 유기물 혹은 무기물로 형성할 수 있다. 투명 전극(ITO)은 인듐-주석 산화물(Indium Tin Oxide) 혹은 인듐-아연 산화물(Indium Zinc Oxide)와 같은 투명한 도전 물질로 형성한다.The anode electrode (ANO) of the red sub-pixel (SPR) of the micro display device of the present invention includes a reflective electrode (REF), a first dielectric layer (D1), a second dielectric layer (D2), and a transparent electrode (ITO). The reflective electrode REF is preferably made of a metal material having high light reflectivity, such as silver (Ag), aluminum (Al), molybdenum (Mo), and/or titanium (Ti). The first dielectric layer D1 and the second dielectric layer D2 may be formed of organic or inorganic materials. The transparent electrode ITO is formed of a transparent conductive material such as indium tin oxide or indium zinc oxide.
반사 전극(REF)이 가장 먼저 형성되어 있다. 예를 들어, 반사 전극(REF)은 직사각형 형상을 가질 수 있다. 반사 전극(REF) 위에 제1 유전층(D1)과 제2 유전층(D2)이 순차적으로 적층된다. 특히, 제1 유전층(D1)과 제2 유전층(D2)은 반사 전극(REF)의 테두리 위에서 최소 면적을 덮도록 선택적으로 적층되어 있다. 제1 유전층(D1)과 제2 유전층(D2)에서 반사 전극(REF)의 네 모서리를 개방하는 접촉부(CNT)가 형성되어 있다. 도면으로 도시하지 않았지만, 제1 유전층(D1) 및 제2 유전층(D2)들이 전혀 형성되어 있지 않을 수 있다. 이 경우, 접촉부(CNT)는 별도로 존재하지 않으며, 반사 전극(REF) 위에 투명 전극(ITO)가 직접 면 접촉하는 구조를 갖는다.The reflective electrode REF is formed first. For example, the reflective electrode REF may have a rectangular shape. A first dielectric layer D1 and a second dielectric layer D2 are sequentially stacked on the reflective electrode REF. In particular, the first dielectric layer D1 and the second dielectric layer D2 are selectively stacked to cover a minimum area on the edge of the reflective electrode REF. A contact portion CNT opening four corners of the reflective electrode REF is formed in the first dielectric layer D1 and the second dielectric layer D2. Although not shown, the first dielectric layer D1 and the second dielectric layer D2 may not be formed at all. In this case, the contact portion CNT does not exist separately, and the transparent electrode ITO directly contacts the reflective electrode REF.
제1 유전층(D1) 및 제2 유전층(D2) 위에는 투명 전극(ITO)이 적층되어 있다. 투명 전극(ITO)은 접촉부(CNT)를 통해 반사 전극(REF)과 물리적 및 전기적으로 접촉 및 연결되어 있다. 또한, 투명 전극(ITO)은 반사 전극(REF)의 중앙부 대부분 영역과 직접 면 접촉함으로써 물리적 및 전기적으로 연결되어 있다. 제3 서브 화소의 애노드 전극(ANO)은, 반사 전극(REF)과 투명 전극(ITO) 사이에는 이격 거리가 없다.A transparent electrode ITO is stacked on the first dielectric layer D1 and the second dielectric layer D2. The transparent electrode ITO is physically and electrically contacted and connected to the reflective electrode REF through the contact portion CNT. In addition, the transparent electrode ITO is physically and electrically connected to most of the central portion of the reflective electrode REF by direct surface contact. In the anode electrode ANO of the third sub-pixel, there is no separation distance between the reflective electrode REF and the transparent electrode ITO.
투명 전극(ITO) 위에는 뱅크(BN)가 형성되어 있다. 뱅크(BN)는 투명 전극(ITO)의 중앙 영역 대부분을 개방하는 개구부를 갖는다. 예를 들어, 투명 전극(ITO)의 네 변과 네 모서리 부분을 모두 덮는 형상을 가질 수 있다. 뱅크(BN)의 개구 영역에 의해 화소의 개구율 및 휘도가 결정된다. 개구 영역이 클수록 즉 개구율이 클수록 고 휘도를 얻을 수 있다. 따라서, 뱅크(BN)는 애노드 전극(ANO)에서 최소 영역만을 덮도록 구성하는 것이 바람직하다. 예를 들어, 뱅크(BN)는 접촉부(CNT), 제1 유전층(D1) 및 제2 유전층(D2)을 포함하는 애노드 전극(ANO)의 최소 테두리 영역을 덮는 형상을 갖는 것이 바람직하다. 즉, 반사 전극(REF)에서 뱅크(BN)로 둘러싸여 개방된 내측 영역에서는 반사 전극(REF)과 투명 전극(ITO)이 직접 면 접촉하는 구조를 갖는다.A bank BN is formed on the transparent electrode ITO. The bank BN has an opening opening most of the central region of the transparent electrode ITO. For example, it may have a shape covering all four sides and four corners of the transparent electrode ITO. An aperture ratio and luminance of a pixel are determined by an aperture area of the bank BN. The larger the aperture area, that is, the larger the aperture ratio, the higher luminance can be obtained. Therefore, it is preferable to configure the bank BN to cover only a minimum area of the anode electrode ANO. For example, the bank BN preferably has a shape covering a minimum edge area of the anode electrode ANO including the contact portion CNT, the first dielectric layer D1 and the second dielectric layer D2. That is, in an open inner region surrounded by the bank BN in the reflective electrode REF, the reflective electrode REF and the transparent electrode ITO have a direct surface contact structure.
개인 몰입형 표시장치는 대각 길이가 5인치 이하의 작은 표시장치를 사용한다. 특히, 증강 현실 장치의 경우, 대각 길이가 1인치 이하의 마이크로 표시장치를 사용한다. 개인 몰입형 표시장치는 현실감을 부여하여야 하므로, 해상도가 높고 고 휘도 및 고 개구율을 제공하는 것이 바람직하다. 마이크로 표시장치에서 500PPI 이상의 초고 해상도를 구현하려면, 화소의 크기가 매우 작아진다. 예를 들어, 500PPI 해상도의 마이크로 표시장치의 경우 단위 화소의 크기는 적어도 한변이 50㎛의 길이를 갖는다. 5,000PPI 해상도의 마이크로 표시장치의 경우엔, 단위 화소의 크기는 적어도 한변이 5㎛의 길이를 갖는다.A personal immersive display device uses a small display device with a diagonal length of 5 inches or less. In particular, in the case of an augmented reality device, a micro display device having a diagonal length of 1 inch or less is used. Since the personal immersive display device must provide a sense of reality, it is desirable to provide high resolution, high luminance, and high aperture ratio. In order to implement an ultra-high resolution of 500 PPI or more in a micro display device, the size of a pixel becomes very small. For example, in the case of a micro display device having a resolution of 500 PPI, a unit pixel has a length of at least 50 μm on one side. In the case of a micro display device with a resolution of 5,000 PPI, the size of a unit pixel has a length of 5 μm on at least one side.
이와 같이 극히 미세한 화소 크기를 갖는 마이크로 유기발광 다이오드 표시장치에서 고 휘도 및 고 개구율을 확보하기 위해서는 발광 영역을 최대한의 면적으로 확보하여야 한다. 본 발명에 의한 마이크로 유기발광 다이오드 표시장치는, 각 서브 화소별로 마이크로 캐비티 구조를 적용함으로써, 특정 파장대의 광량을 최대한으로 확보할 수 있어 고 휘도를 달성할 수 있다.As such, in order to secure high luminance and high aperture ratio in a micro organic light emitting diode display having a very fine pixel size, the light emitting area must be secured as large as possible. The micro organic light emitting diode display according to the present invention can achieve high luminance by maximizing the amount of light in a specific wavelength range by applying a micro cavity structure to each sub-pixel.
또한, 애노드 전극을 구성하는 반사 전극과 투명 전극이 반사 전극의 모서리 부분에서 접촉하는 구조를 가져 서브 화소 영역 내에서 발광 가능한 애노드 전극의 면적을 최대한으로 확보할 수 있다. 더구나, 발광 영역을 결정하는 뱅크를 애노드 전극에서 접촉부를 포함하는 테두리 영역에 해당하는 극소한의 면적에 형성함으로써, 발광 영역을 최대한으로 확보할 수 있다.In addition, since the reflective electrode constituting the anode electrode and the transparent electrode are in contact with each other at a corner portion of the reflective electrode, the area of the anode electrode capable of emitting light can be maximized in the sub-pixel area. Furthermore, by forming the bank for determining the light emitting area in a very small area corresponding to the edge area including the contact portion in the anode electrode, the light emitting area can be secured to the maximum.
<제2 실시 예><Second Embodiment>
이하 제2 실시 예에서는, 마이크로 캐비티 구조를 갖되 화소 크기가 매우 작은 마이크로 표시장치에서 최대 개구율을 확보하기 위한 제조 공정 및 그 제조 공정에 의한 구조에 대해 설명한다. 도 7은 본 발명의 제2 실시 예에 의한 마이크로 표시장치의 구조를 나타내는 평면 확대도이다.In the following, in the second embodiment, a manufacturing process for securing a maximum aperture ratio in a micro display device having a micro cavity structure and a very small pixel size and a structure according to the manufacturing process will be described. 7 is an enlarged plane view showing the structure of a micro display device according to a second embodiment of the present invention.
먼저 도 7을 참조하면, 본 발명의 제2 실시 예에 의한 마이크로 유기발광 다이오드 표시장치는 기판(SUB) 위에 단위 화소(UP)들이 매트릭스 방식으로 배치되어 있다. 단위 화소(UP) 하나는 세 개의 서브 화소(SP)들을 포함한다. 예를 들어, 적색 서브 화소(SPR), 녹색 서브 화소(SPG) 및 청색 서브 화소(SPB)를 포함한다.Referring first to FIG. 7 , in the micro organic light emitting diode display according to the second embodiment of the present invention, unit pixels UP are arranged in a matrix manner on a substrate SUB. One unit pixel UP includes three sub-pixels SP. For example, a red sub-pixel SPR, a green sub-pixel SPG, and a blue sub-pixel SPB are included.
각 서브 화소(SP)들은 스위칭 박막 트랜지스터(ST), 스위칭 박막 트랜지스터(ST)와 연결된 구동 박막 트랜지스터(DT), 구동 박막 트랜지스터(DT)에 접속된 유기발광 다이오드(OLE)를 포함한다. 제2 실시 예에서는 매우 작은 크기의 유기발광 다이오드(OLE)를 최대 개구율을 확보하도록 형성한 구조 및 방법을 중심으로 설명하므로, 제1 실시 예와 공통적인 부분인 박막 트랜지스터 및 배선들에 대한 상세한 설명은 생략한다.Each sub-pixel SP includes a switching thin film transistor ST, a driving thin film transistor DT connected to the switching thin film transistor ST, and an organic light emitting diode OLE connected to the driving thin film transistor DT. Since the second embodiment focuses on the structure and method of forming a very small-sized organic light emitting diode (OLE) to secure the maximum aperture ratio, a detailed description of thin film transistors and wirings, which are common parts to the first embodiment is omitted.
각 서브 화소들(SPG, SPG, SPB) 사이에는 트랜치(T)가 형성되어 이들 서브 화소들(SPG, SPG, SPB)을 구분한다. 각 서브 화소들()에는 애노드 전극(ANO) 전극이 형성되어 있다. 애노드 전극(ANO)은 트랜치(T)에 의해 그 형상이 정의된다. 예를 들어, 트랜치(T)가 기판(SUB) 위에서 메쉬(Mesh) 형상으로 형성되어 있다. 그 결과, 서브 화소들(SPG, SPG, SPB)은 트랜치(T)에 의해 정의된 사각 형상을 갖고 매트릭스 방식으로 배열된다.A trench T is formed between each of the sub-pixels SPG, SPG, and SPB to divide the sub-pixels SPG, SPG, and SPB. An anode electrode (ANO) is formed in each sub-pixel ( ). The shape of the anode electrode ANO is defined by the trench T. For example, the trench T is formed in a mesh shape on the substrate SUB. As a result, the sub-pixels SPG, SPG, and SPB have a rectangular shape defined by the trench T and are arranged in a matrix manner.
각 서브 화소들(SPG, SPG, SPB)의 애노드 전극(ANO)은 반사 전극(REF)과 투명 전극(ITO)을 포함한다. 반사 전극(REF)과 투명 전극(ITO) 사이에는 제1 유기층(D1)과 제2 유기층(D2)이 적층되어 있다. 반사 전극(REF)과 투명 전극(ITO)은 제1 및 제2 유기층(D1, D2)의 각 모서리에 형성된 접촉부(CNT)를 통해 접촉된다. 애노드 전극(ANO)은 각 서브 화소들(SPG, SPG, SPB)마다 약간씩 다른 구조를 갖고 있다.The anode electrode ANO of each of the sub-pixels SPG, SPG, and SPB includes a reflective electrode REF and a transparent electrode ITO. A first organic layer D1 and a second organic layer D2 are stacked between the reflective electrode REF and the transparent electrode ITO. The reflective electrode REF and the transparent electrode ITO are brought into contact through contact portions CNT formed at respective corners of the first and second organic layers D1 and D2. The anode electrode ANO has a slightly different structure for each of the sub-pixels SPG, SPG, and SPB.
청색 서브 화소(SPB)의 애노드 전극(ANO)은, 투명 전극(ITO)과 반사 전극(REF) 사이에 제1 유전층(D1)과 제2 유전층(D2)이 모두 적층된 구조를 갖는다. 녹색 서브 화소(SPG)의 애노드 전극(ANO)은 투명 전극(ITO)과 반사 전극(REF) 사이에 제1 유전층(D1)은 균일한 두께로 적층되어 있다. 반면에 제2 유전층(D2)은 제1 유전층(D1)의 가장자리 극히 좁은 일부 영역 위에만 적층되어 있다. 적색 서브 화소(SPR)의 애노드 전극(ANO)은 투명 전극(ITO)과 반사 전극(REF) 사이에서 대부분의 영역이 직접 접촉된 구조를 갖는다. 적색 서브 화소(SPR)에서 투명 전극(ITO)과 반사 전극(REF) 사이에는 대부분이 직접 접촉되어 있으며, 반사 전극(REF) 가장자리 극히 좁은 일부 영역 위에만 제1 유전층(D1)과 제2 유전층(D2)가 적층되어 있다.The anode electrode ANO of the blue sub-pixel SPB has a structure in which both the first dielectric layer D1 and the second dielectric layer D2 are stacked between the transparent electrode ITO and the reflective electrode REF. In the anode electrode ANO of the green sub-pixel SPG, the first dielectric layer D1 is stacked with a uniform thickness between the transparent electrode ITO and the reflective electrode REF. On the other hand, the second dielectric layer D2 is stacked only on a very narrow portion of the edge of the first dielectric layer D1. The anode electrode ANO of the red sub-pixel SPR has a structure in which most of the area directly contacts between the transparent electrode ITO and the reflective electrode REF. Most of the red sub-pixel SPR is in direct contact between the transparent electrode ITO and the reflective electrode REF, and the first dielectric layer D1 and the second dielectric layer ( D2) is stacked.
이하, 도 8a 내지 8g를 참조하여, 본 발명의 제2 실시 예에 의한 마이크로 유기발광 다이오드 표시장치의 제조 방법을 설명한다. 도 8a 내지 도 8g는 본 발명의 제2 실시 예에 의한 마이크로 표시장치의 제조 방법을 나타내는 단면 확대도이다.Hereinafter, a method of manufacturing a micro organic light emitting diode display according to a second embodiment of the present invention will be described with reference to FIGS. 8A to 8G . 8A to 8G are cross-sectional enlarged views illustrating a method of manufacturing a micro display device according to a second embodiment of the present invention.
기판(SUB) 위에 박막 트랜지스터들을 형성한다. 유기발광 다이오드 표시장치의 경우, 스위칭 박막 트랜지스터와 구동 박막 트랜지스터가 형성된다. 여기서는 설명의 편의상 구동 박막 트랜지스터만 도시하였다. 예를 들어, 적색 서브 화소(SPR)에는 적색 구동 박막 트랜지스터(TR), 녹색 서브 화소(SPG)에는 녹색 구동 박막 트랜지스터(TG) 그리고 청색 서브 화소(SPB)에는 청색 구동 박막 트랜지스터(TB)가 배치되어 있다. 박막 트랜지스터들의 상세한 제조 공정은 본 발명에서 중요한 사항이 아니므로 상세한 설명은 생략한다. (도 8a)Thin film transistors are formed on the substrate SUB. In the case of an organic light emitting diode display, a switching thin film transistor and a driving thin film transistor are formed. Here, for convenience of explanation, only the driving thin film transistor is shown. For example, the red driving thin film transistor TR is disposed in the red sub-pixel SPR, the green driving thin film transistor TG is disposed in the green sub-pixel SPG, and the blue driving thin film transistor TB is disposed in the blue sub-pixel SPB. has been Since detailed manufacturing processes of the thin film transistors are not important to the present invention, a detailed description thereof will be omitted. (Fig. 8a)
박막 트랜지스터들(TR, TG, TB)이 형성된 기판(SUB) 전체 표면 위에 제1 평탄화 막(OC1)과 제2 평탄화 막(OC2)을 순차적으로 형성한다. 제1 및 제2 평탄화 막들(OC1, OC2)에는 화소 콘택홀(PH)과 트랜치(T)가 형성되어 있다. 화소 콘택홀(PH)은 각 박막 트랜지스터들(TR, TG, TB)의 일부를 노출한다. 트랜치(T)는 각 서브 화소들(SPG, SPG, SPB) 사이에 연속된 메쉬 모양으로 형성된다. 도 8b에서는 트랜치(T)에 의해 기판(SUB)의 표면이 노출된 형상으로 도시하였으나, 박막 트랜지스터의 일부를 덮는 절연막 혹은 버퍼 층의 표면이 노출될 수 있다. 특히, 화소 콘택홀(PH)은 정 테이퍼 단면 형상을 갖는다. 반면에 트랜치(T)는 역 테이퍼 형상을 갖는다. 정 테이퍼 형상은 상부에서 하부로 내려 갈수록 개구부의 폭이 점차 작아지거나 거의 동일한 형상이다. 역 테이퍼 형상은 개구부의 상부 폭이 하부 폭보다 작은 형상을 의미한다. (도 8b)A first planarization layer OC1 and a second planarization layer OC2 are sequentially formed on the entire surface of the substrate SUB on which the thin film transistors TR, TG, and TB are formed. A pixel contact hole PH and a trench T are formed in the first and second planarization layers OC1 and OC2. The pixel contact hole PH exposes a portion of each of the thin film transistors TR, TG, and TB. The trench T is formed in a continuous mesh shape between the respective sub-pixels SPG, SPG, and SPB. In FIG. 8B , the surface of the substrate SUB is exposed by the trench T, but the surface of the insulating film or the buffer layer covering a part of the thin film transistor may be exposed. In particular, the pixel contact hole PH has a regular taper cross-section. On the other hand, the trench T has an inverse taper shape. The regular taper shape is a shape in which the width of the opening gradually decreases or is almost the same as it goes down from the top to the bottom. The reverse taper shape means a shape in which the upper width of the opening is smaller than the lower width. (FIG. 8B)
화소 콘택홀(PH) 및 트랜치(T)가 형성된 제2 평탄화 막(OC) 위에 반사 금속 물질을 증착한다. 반사 금속 물질은 은(Ag) 또는 알루미늄(Al)과 같이 빛 반사도가 높으며, 비 저항이 낮은 물질을 선택하는 것이 바람직하다. 그 결과, 각 서브 화소들(SPG, SPG, SPB)에는 반사 전극(REF)들이 독립적인 모양으로 형성된다. 즉, 반사 금속 물질을 도포하면, 트랜치(T)에 의해 반사 전극(REF)이 각 서브 화소(SPG, SPG, SPB)별로 나누어지도록 자가-정의(Self-Define)된다. 자가-정의란, 포토리소그래피 공정과 같이 패턴 공정을 수행하지 않고도, 기존에 형성된 구조물의 형상을 따라 패턴이 형성되는 것을 의미한다. 한편, 각 서브 화소들(SPG, SPG, SPB)에 형성된 반사 전극(REF)은 화소 콘택홀(PH)을 통해 박막 트랜지스터들(TR, TG, TB) 각각에 독립적으로 연결되어 있다. 또한, 트랜치(T) 내부에는 반사 전극(REF)의 잔여물이 남아 있을 수 있다. (도 8c)A reflective metal material is deposited on the second planarization layer OC in which the pixel contact hole PH and the trench T are formed. As the reflective metal material, it is preferable to select a material having high light reflectivity and low specific resistance, such as silver (Ag) or aluminum (Al). As a result, reflective electrodes REF are formed in independent shapes in each of the sub-pixels SPG, SPG, and SPB. That is, when the reflective metal material is applied, the reflective electrode REF is self-defined so as to be divided into sub-pixels SPG, SPG, and SPB by the trench T. Self-definition means that a pattern is formed according to the shape of a previously formed structure without performing a pattern process such as a photolithography process. Meanwhile, the reflective electrode REF formed in each of the sub-pixels SPG, SPG, and SPB is independently connected to each of the thin film transistors TR, TG, and TB through the pixel contact hole PH. Also, residues of the reflective electrode REF may remain inside the trench T. (FIG. 8c)
반사 전극(REF)이 형성된 기판(SUB)의 전체 표면 위에 유전 물질을 도포하고, 패턴하여 제1 유전층(D1) 및 제2 유전층(D2)을 형성한다. 특히, 적색 서브 화소(SPR)에서는 반사 전극(REF) 가장자리 극히 좁은 일부 영역 위에만 제1 유전층(D1)과 제2 유전층(D2)이 적층된다. 녹색 서브 화소(SPG)에서는 제1 유전층(D1)은 균일한 두께로 적층되나, 제2 유전층(D2)은 제1 유전층(D1)의 가장자리 극히 좁은 일부 영역 위에만 적층된다. 청색 서브 화소(SPB)의 애노드 전극(ANO)은, 투명 전극(ITO)과 반사 전극(REF) 사이에 제1 유전층(D1)과 제2 유전층(D2)이 모두 적층된다. 또한, 제1 유전층(D1)과 제2 유전층(D2)의 네 모서리 부분에는 반사 전극(REF)의 일부를 노출하는 접촉부(CNT)를 형성한다. (도 8d)A dielectric material is coated on the entire surface of the substrate SUB on which the reflective electrode REF is formed and patterned to form the first dielectric layer D1 and the second dielectric layer D2. In particular, in the red sub-pixel SPR, the first dielectric layer D1 and the second dielectric layer D2 are stacked only on an extremely narrow portion of the edge of the reflective electrode REF. In the green sub-pixel SPG, the first dielectric layer D1 is stacked with a uniform thickness, but the second dielectric layer D2 is stacked only on an extremely narrow portion of the edge of the first dielectric layer D1. In the anode electrode ANO of the blue sub-pixel SPB, both the first dielectric layer D1 and the second dielectric layer D2 are stacked between the transparent electrode ITO and the reflective electrode REF. In addition, contact portions CNTs exposing portions of the reflective electrode REF are formed at four corners of the first dielectric layer D1 and the second dielectric layer D2. (Fig. 8d)
제1 유전층(D1) 및 제2 유전층(D2)이 형성된 기판(SUB)의 전체 표면 위에 투명 도전 물질을 증착한다. 투명 도전 물질은, 인듐-주석 산화물(Indium Tin Oxide) 혹은 인듐-아연 산화물(Indium Zinc Oxide)와 같은 물질을 포함한다. 투명 도전 물질도 트랜치(T)의 형상에 의해 반사 전극(REF)과 동일한 형상으로 자가-정의되어, 투명 전극(ITO)이 형성된다. 또한, 트랜치(T) 내부에는 반사 전극(REF)의 잔여물 위에는 투명 전극(ITO)의 잔여물이 적층될 수 있다. 그 결과, 애노드 전극(ANO)이 완성된다. 애노드 전극(ANO)은 반사 전극(REF)과 투명 전극(ITO) 그리고, 그 사이에 제1 유전층(D1)과 제2 유전층(D2)이 순차 적층된 구조를 갖는다. 특히, 적색 서브 화소(SPR), 녹색 서브 화소(SPG) 및 청색 서브 화소(SPB)에는 제1 유전층(D1) 및 제2 유전층(D2)의 적층 구조의 차이로 인해 마이크로 캐비티 구조를 갖는다. (도 8e)A transparent conductive material is deposited on the entire surface of the substrate SUB on which the first and second dielectric layers D1 and D2 are formed. The transparent conductive material includes a material such as indium tin oxide or indium zinc oxide. The transparent conductive material is also self-defined to have the same shape as the reflective electrode REF by the shape of the trench T, so that the transparent electrode ITO is formed. In addition, a residue of the transparent electrode ITO may be stacked on a residue of the reflective electrode REF in the trench T. As a result, the anode electrode ANO is completed. The anode electrode ANO has a structure in which a reflective electrode REF, a transparent electrode ITO, and a first dielectric layer D1 and a second dielectric layer D2 are sequentially stacked therebetween. In particular, the red sub-pixel SPR, the green sub-pixel SPG, and the blue sub-pixel SPB have a micro-cavity structure due to a difference in stacking structures of the first dielectric layer D1 and the second dielectric layer D2. (Fig. 8e)
애노드 전극(ANO)이 완성된 기판(SUB)의 전체 표면 위에 절연 물질을 도포하고 패턴하여 뱅크(BN)를 형성한다. 여기서, 뱅크(BN)는 적어도 접촉부(CN)를 덮는 최소한의 크기를 갖는 것이 바람직하다. 뱅크(BN)에 의해 발광 영역이 정의된다. 따라서, 적색 서브 화소(SPR)에서 반사 전극(REF)의 테두리에 적층된 제1 유전층(D1) 및 제2 유전층(D2)을 덮는 크기를 가질 수도 있다. 경우에 따라서, 제1 유전층(D1)과 제2 유전층(D2)이 뱅크(BN)의 기능을 어느 정도 대신할 수 있는 경우, 뱅크(BN)는 생략될 수 있다. 하지만, 애노드 전극(ANO)의 투명 전극(ITO)가 제1 유전층(D1) 및 제2 유전층(D2)의 상부 모양을 그대로 덮고 있으므로, 뱅크(BN)이 제1 유전층(D1) 및 제2 유전층(D2)을 덮지 않을 경우, 외측 사선 방향으로도 발광 영역에 포함될 수 있다. 이 경우, 이웃하는 서브 화소 사이에서 혼색이 발생할 수 있다. 이를 방지하기 위해서는 뱅크(BN)가 제1 유전층(D1) 및 제2 유전층(D2)의 테두리 부분을 덮는 것이 가장 바람직하다. (도 8f)An insulating material is applied and patterned on the entire surface of the substrate SUB on which the anode electrode ANO is completed to form the bank BN. Here, the bank BN preferably has a minimum size covering at least the contact portion CN. A light emitting area is defined by the bank BN. Accordingly, the red sub-pixel SPR may have a size to cover the first dielectric layer D1 and the second dielectric layer D2 stacked on the edges of the reflective electrode REF. In some cases, when the first dielectric layer D1 and the second dielectric layer D2 can replace the function of the bank BN to some extent, the bank BN may be omitted. However, since the transparent electrode ITO of the anode electrode ANO covers the upper portions of the first dielectric layer D1 and the second dielectric layer D2 as it is, the bank BN has the first and second dielectric layers D1 and D2. If (D2) is not covered, the outer oblique direction may also be included in the light emitting area. In this case, color mixing may occur between neighboring sub-pixels. In order to prevent this, it is most preferable that the bank BN covers the edge portions of the first dielectric layer D1 and the second dielectric layer D2. (FIG. 8F)
뱅크(BN)가 형성된 기판(SUB)의 표면 위에 유기발광 층(OL)과 캐소드 전극(CAT)을 순차적으로 적층한다. 캐소드 전극(CAT)은 인듐-주석 산화물(Indium Tin Oxide) 혹은 인듐-아연 산화물(Indium Zinc Oxide)을 포함한다. 그 결과, 각 서브 화소 내에는 애노드 전극(ANO), 유기발광 층(OL) 및 캐소드 전극(CAT)이 순차 적층된 유기발광 다이오드(OLE)가 형성된다. (도 8g)The organic light emitting layer OL and the cathode electrode CAT are sequentially stacked on the surface of the substrate SUB on which the bank BN is formed. The cathode electrode CAT includes indium tin oxide or indium zinc oxide. As a result, an organic light emitting diode (OLE) in which an anode electrode (ANO), an organic light emitting layer (OL), and a cathode electrode (CAT) are sequentially stacked is formed in each sub-pixel. (Fig. 8g)
이상, 본 발명의 제2 실시 예에서는, 초고 해상도를 갖는 마이크로 유기발광 다이오드 표시장치에서 미세한 크기를 갖는 화소들을 형성하는 공정에 대해 설명하였다. 개인 몰입형 표시장치의 경우, 현실감을 높이기 위해, 1,000PPI 이상 5,000PPI의 초고 해상도를 필요로 한다. 5,000PPI 해상도를 갖는 경우, 단위 화소 하나의 크기는 5.10㎛ X 5.10㎛의 크기를 가질 수 있고, 서브 화소 하나의 크기는 1.70㎛ X 5.10㎛의 크기를 가질 수 있다. 특히, 반사 전극(REF)에 광 반사율이 높은 은(Ag)을 사용할 경우, 포토리소그래피 공정으로 수㎛의 선폭을 갖는 패턴을 정확하게 형성하는 것이 매우 어렵다. 이와 같이 미세한 서브 화소를 정확하게 형성하기 위해서, 본 발명의 제2 실시 예에서는 자가-정의 공정을 사용한다.In the above, in the second embodiment of the present invention, the process of forming pixels having a fine size in the micro organic light emitting diode display having ultra-high resolution has been described. In the case of a personal immersive display device, an ultra-high resolution of 1,000 PPI or more and 5,000 PPI is required to increase realism. In the case of having a resolution of 5,000 PPI, the size of one unit pixel may have a size of 5.10 μm X 5.10 μm, and the size of one sub-pixel may have a size of 1.70 μm X 5.10 μm. In particular, when silver (Ag) having a high light reflectivity is used for the reflective electrode REF, it is very difficult to accurately form a pattern having a line width of several μm through a photolithography process. In order to accurately form such fine sub-pixels, a self-defining process is used in the second embodiment of the present invention.
자가-정의 공정을 사용하기 위해서는, 애노드 전극(ANO)을 형성할 때 역 테이퍼 구조를 갖는 트랜치(T)를 형성하는 것이 중요하다. 트랜치(T)는 박막 트랜지스터(T)를 덮는 평탄화 막(OC)에 화소 콘택홀(PH)과 함께 형성하여야 한다. 화소 콘택홀(PH)은 정 테이퍼 형상을 가져야 박막 트랜지스터(T)와 애노드 전극(ANO) 전극이 접촉된다. 이와 같이 동일한 박막에 서로 다른 형상을 갖는 화소 콘택홀(PH)과 트랜치(T)를 형성하는 것이 용이하지 않다.In order to use the self-defining process, it is important to form the trench T having an inverted taper structure when forming the anode electrode ANO. The trench T should be formed along with the pixel contact hole PH in the planarization layer OC covering the thin film transistor T. The pixel contact hole PH should have a regular taper shape so that the thin film transistor T and the anode electrode ANO are in contact. As such, it is not easy to form the pixel contact hole PH and the trench T having different shapes in the same thin film.
이하, 도 9a 및 9b를 참조하여, 본 발명의 제2 실시 예에 의한 자가-정의 공정을 위한 트랜치 형성 방법의 일례를 설명한다. 도 9a 및 도 9b는 본 발명의 제2 실시 예에 의한 마이크로 표시장치에서 트랜치 부분의 제조 방법을 나타내는 단면 확대도이다.An example of a trench formation method for a self-defining process according to a second embodiment of the present invention will now be described with reference to FIGS. 9A and 9B. 9A and 9B are cross-sectional enlarged views illustrating a method of manufacturing a trench portion in a micro display device according to a second embodiment of the present invention.
기판(SUB) 위에 적색 구동 박막 트랜지스터(TR)를 형성한다. 적색 구동 박막 트랜지스터(TR) 위에 제1 평탄화 막(OC1)을 도포한다. 제1 평탄화 막(OC1)에 제1 트랜치(T1)와 제1 화소 콘택홀(H1)을 형성한다. 제1 트랜치(T1)는 서브 화소의 경계부를 정의한다. 제1 화소 콘택홀(H1)은 적색 구동 박막 트랜지스터(TR)의 일부를 노출한다.A red driving thin film transistor TR is formed on the substrate SUB. A first planarization layer OC1 is coated on the red driving thin film transistor TR. A first trench T1 and a first pixel contact hole H1 are formed in the first planarization layer OC1. The first trench T1 defines a boundary of a sub-pixel. The first pixel contact hole H1 exposes a portion of the red driving thin film transistor TR.
제1 평탄화 막(OC1)이 형성된 기판(SUB) 전체 표면 위에 제2 평탄화 막(OC2)을 도포한다. 제2 평탄화 막(OC2)에 제2 트랜치(T2)와 제2 화소 콘택홀(H2)을 형성한다. 이 때, 제2 트랜치(T2)는 제1 트랜치(T1)과 동일한 위치에 형성하며, 동일한 크기를 갖도록 형성한다. 한편, 제2 화소 콘택홀(H2)은 제2 화소 콘택홀(H1)과 동일한 위치에 형성하되, 제1 화소 콘택홀(H1)보다 큰 크기를 갖도록 형성한다. (도 9a)A second planarization layer OC2 is coated on the entire surface of the substrate SUB on which the first planarization layer OC1 is formed. A second trench T2 and a second pixel contact hole H2 are formed in the second planarization layer OC2. In this case, the second trench T2 is formed at the same location as the first trench T1 and has the same size. Meanwhile, the second pixel contact hole H2 is formed at the same position as the second pixel contact hole H1 but has a larger size than the first pixel contact hole H1. (Fig. 9a)
이후에, 제1 평탄화 막(OC1)에 대해서는 식각 반응성이 높고, 제2 평탄화 막(OC2)에 대해서는 식각 반응성이 낮은 식각액을 사용하여 제1 평탄화 막(OC1)을 추가로 식각한다. 그러면, 제2 평탄화 막(OC2) 하부층에 위치한 제1 평탄화 막(OC1)은, 제1 트랜치(T1)과 제1 화소 콘택홀(H1) 부분에서 선택적으로 과식각이 이루어진다. 그 결과, 제1 트랜치(T1)는 제2 트랜치(T2)보다 더 큰 크기를 갖는 역 테이퍼 트랜치(T1')가 된다. 반면에, 제1 화소 콘택홀(H1)은 제2 화소 콘택홀(H2)과 동일한 크기를 갖는 정 테이퍼 콘택홀(H1')이 된다. (도 9b)Thereafter, the first planarization layer OC1 is further etched using an etchant having a high etch reactivity for the first planarization layer OC1 and a low etch reactivity for the second planarization layer OC2 . Then, the first planarization layer OC1 positioned on the lower layer of the second planarization layer OC2 is selectively over-etched in the first trench T1 and the first pixel contact hole H1. As a result, the first trench T1 becomes a reverse tapered trench T1' having a larger size than the second trench T2. On the other hand, the first pixel contact hole H1 becomes a regular tapered contact hole H1' having the same size as the second pixel contact hole H2. (FIG. 9B)
이와 같이, 식각 반응성의 차이를 이용하여 트랜치(T)는 역 테이퍼 형상을 갖고, 화소 콘택홀(PH)은 정 테이퍼 형상을 갖고, 동시에 형성할 수 있다. 이를 위해, 제1 평탄화 막(OC1)과 제2 평탄화 막(OC2)은 식각 반응 특성이 서로 다른 물질을 포함하는 것이 바람직하다. 하지만, 이 방법에만 국한하는 것은 아니며, 하프-톤 마스크 공법이나, 언더-컷 공법과 같은 방식을 응용할 수 있다.In this way, the trench T has a reverse taper shape and the pixel contact hole PH has a normal taper shape and can be simultaneously formed by using the difference in etch reactivity. To this end, the first planarization layer OC1 and the second planarization layer OC2 preferably include materials having different etching reaction characteristics. However, it is not limited to this method, and methods such as a half-tone mask method or an under-cut method may be applied.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.Through the above description, those skilled in the art will be able to know that various changes and modifications are possible within a range that does not deviate from the technical spirit of the present invention. Therefore, the present invention should not be limited to the contents described in the detailed description, but should be defined by the claims.
SUB: 기판 UP: 단위 화소
SP: 서브 화소 SPR: 적색 서브 화소
SPG: 녹색 서브 화소 SPB: 청색 서브 화소
TR: 적색 구동 박막 트랜지스터 TG: 녹색 구동 박막 트랜지스터
TB: 청색 구동 박막 트랜지스터 OLE: 유기발광 다이오드
ANO: 애노드 전극 REF: 반사 전극
ITO: 투명 전극 OL: 유기발광 층
CAT: 캐소드 전극 BN: 뱅크
CNT: 접촉부 D1: 제1 유전층
D2: 제2 유전층SUB: substrate UP: unit pixel
SP: sub-pixel SPR: red sub-pixel
SPG: green sub-pixel SPB: blue sub-pixel
TR: red driving thin film transistor TG: green driving thin film transistor
TB: blue driving thin film transistor OLE: organic light emitting diode
ANO: anode electrode REF: reflective electrode
ITO: transparent electrode OL: organic light-emitting layer
CAT: cathode electrode BN: bank
CNT: contact D1: first dielectric layer
D2: second dielectric layer
Claims (13)
상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소 각각에 배치된 구동 소자; 그리고
상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소 각각에 배치되며 상기 구동 소자에 연결된 유기발광 다이오드를 포함하되,
상기 유기발광 다이오드는,
반사 전극, 제1 유전층, 제2 유전층 및 투명 전극이 순차 적층된 애노드 전극;
상기 제2 유전층 위에서 상기 애노드 전극의 테두리 영역을 덮는 뱅크;
상기 애노드 전극 위에 적층된 유기발광 층; 그리고
상기 유기발광 층 위에 적층된 캐소드 전극을 포함하며,
상기 제1 유전층 및 상기 제2 유전층은 상기 반사 전극의 적어도 어느 한 모서리를 개방하는 접촉부를 구비하고,
상기 투명 전극은 상기 접촉부를 통해 상기 반사 전극과 연결되며,
상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소에서, 상기 제1 유전층 및 상기 제2 유전층은 상기 반사 전극의 적어도 테두리 영역에 적층되며, 그리고
상기 접촉부는 상기 뱅크 하부에 배치된 마이크로 표시장치.
first sub-pixels, second sub-pixels, and third sub-pixels arranged in a matrix manner on a substrate;
a driving element disposed in each of the first sub-pixel, the second sub-pixel, and the third sub-pixel; and
an organic light emitting diode disposed on each of the first sub-pixel, the second sub-pixel, and the third sub-pixel and connected to the driving element;
The organic light emitting diode,
an anode electrode in which a reflective electrode, a first dielectric layer, a second dielectric layer, and a transparent electrode are sequentially stacked;
a bank covering an edge region of the anode electrode on the second dielectric layer;
an organic light emitting layer stacked on the anode electrode; and
A cathode electrode stacked on the organic light emitting layer,
The first dielectric layer and the second dielectric layer have a contact portion opening at least one corner of the reflective electrode,
The transparent electrode is connected to the reflective electrode through the contact portion,
In the first sub-pixel, the second sub-pixel and the third sub-pixel, the first dielectric layer and the second dielectric layer are stacked on at least an edge region of the reflective electrode, and
The contact unit is disposed below the bank.
상기 제1 서브 화소에서는, 상기 제1 유전층 및 상기 제2 유전층이 상기 반사 전극의 전체 표면 위에 적층된 마이크로 표시장치.
According to claim 1,
In the first sub-pixel, the first dielectric layer and the second dielectric layer are stacked on the entire surface of the reflective electrode.
상기 제2 서브 화소에서는, 상기 제1 유전층이 상기 반사 전극의 전체 표면 위에 적층되며;
상기 제2 유전층은, 상기 제1 유전층 위에서 상기 테두리 영역에만 적층되고; 그리고
상기 제2 유전층은 상기 뱅크 하부에 배치된 마이크로 표시장치.
According to claim 1,
In the second sub-pixel, the first dielectric layer is stacked over the entire surface of the reflective electrode;
the second dielectric layer is laminated only on the edge region above the first dielectric layer; and
The second dielectric layer is disposed under the bank.
상기 제2 서브 화소에서는, 상기 제1 유전층만이 상기 반사 전극의 전체 표면 위에 적층되며;
상기 접촉부는 상기 뱅크 하부에 배치된 마이크로 표시장치.
According to claim 1,
In the second sub-pixel, only the first dielectric layer is stacked over the entire surface of the reflective electrode;
The contact unit is disposed below the bank.
상기 제3 서브 화소에서는, 상기 제1 유전층 및 상기 제2 유전층이 상기 반사 전극 위에서 상기 테두리 영역에 상응하는 상기 뱅크 하부에만 배치되며; 그리고
상기 반사 전극에서 뱅크로 둘러싸인 내측 영역은 상기 투명 전극과 직접 면 접촉하는 마이크로 표시장치.
According to claim 1,
In the third sub-pixel, the first dielectric layer and the second dielectric layer are disposed only under the bank corresponding to the edge region above the reflective electrode; and
An inner region surrounded by banks in the reflective electrode directly makes surface contact with the transparent electrode.
상기 제1 서브 화소는,
상기 반사 전극과 상기 캐소드 전극 사이에, 상기 유기발광 층, 상기 제1 유전층 및 상기 제2 유전층의 두께 합에 상응하는 제1 간격을 가지며,
상기 제2 서브 화소는,
상기 반사 전극과 상기 캐소드 전극 사이에, 상기 유기발광 층 및 상기 제1 유전층 두께 합에 상응하는 제2 간격을 가지며,
상기 제3 서브 화소는
상기 반사 전극과 상기 캐소드 전극 사이에, 상기 유기발광 층의 두께에 상응하는 제3 간격을 갖는 마이크로 표시장치.
According to claim 1,
The first sub-pixel,
a first gap corresponding to the sum of thicknesses of the organic light emitting layer, the first dielectric layer, and the second dielectric layer between the reflective electrode and the cathode electrode;
The second sub-pixel,
a second distance corresponding to the sum of the thicknesses of the organic light emitting layer and the first dielectric layer between the reflective electrode and the cathode electrode;
The third sub-pixel is
A micro display device having a third distance corresponding to a thickness of the organic light emitting layer between the reflective electrode and the cathode electrode.
상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소들 사이에 그물 형상으로 연속하여 배치되며, 상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소들을 구분하는 트랜치를 더 포함하는 마이크로 표시장치.
According to claim 1,
A trench is continuously arranged in a net shape between the first sub-pixel, the second sub-pixel, and the third sub-pixel and divides the first sub-pixel, the second sub-pixel, and the third sub-pixel. Micro display including more.
상기 기판 위에서 상기 구동 소자를 덮는 제1 평탄화 막; 그리고
상기 제1 평탄화 막 위에 적층된 제2 평탄화 막을 더 포함하고,
상기 트랜치는 상기 제1 평탄화 막에 형성된 제1 트랜치; 그리고,
상기 제2 평탄화 막에서 상기 제1 평탄화 막과 중첩되며, 상기 제1 트랜치보다 작은 크기를 갖는 제2 트랜치를 구비한 마이크로 표시장치.
According to claim 8,
a first planarization film covering the driving element on the substrate; and
Further comprising a second planarization film stacked on the first planarization film,
The trench may include a first trench formed in the first planarization layer; and,
and a second trench overlapping the first planarization film in the second planarization film and having a smaller size than the first trench.
상기 반사 전극은,
상기 트랜치가 형성된 전체 표면 위에 반사 전극 물질을 증착하여, 상기 트랜치의 형상에 의해 상기 서브 화소 단위로 구분되어 형성된 마이크로 표시장치.
According to claim 9,
The reflective electrode is
A micro display device formed by depositing a reflective electrode material on the entire surface where the trench is formed, and dividing the sub-pixel unit by the shape of the trench.
상기 투명 전극은,
상기 반사 전극 면적 내부에 형성된 상기 제1 유전층 및 상기 제2 유전층, 그리고 상기 트랜치가 형성된 전체 표면 위에 반사 전극 물질을 증착하여, 상기 트랜치의 형상에 의해 상기 서브 화소 단위로 구분되어 형성된 마이크로 표시장치.
According to claim 10,
The transparent electrode,
A micro display device formed by depositing a reflective electrode material on the first dielectric layer and the second dielectric layer formed inside the reflective electrode area, and on the entire surface on which the trench is formed, and divided into sub-pixel units by the shape of the trench.
상기 제1 평탄화 막 및 상기 제2 평탄화 막에 형성되어, 상기 구동 소자의 일부를 노출하는 정 테이퍼 형상을 갖는 화소 콘택홀을 더 포함하고,
상기 반사 전극은,
상기 화소 콘택홀을 통해 상기 구동 소자와 접촉하는 마이크로 표시장치.
According to claim 9,
a pixel contact hole formed in the first planarization layer and the second planarization layer and having a regular taper shape exposing a portion of the driving element;
The reflective electrode is
A micro display device contacting the driving element through the pixel contact hole.
상기 구동 소자가 형성된 상기 기판 전체 표면 위에 제1 평탄화 막을 도포하는 단계;
상기 제1 평탄화 막 위에 제2 평탄화 막을 도포하는 단계;
상기 제1 평탄화 막 및 상기 제2 평탄화 막에 다수 개의 서브 화소 각각을 정의하는 역 테이퍼 형상을 갖는 트랜치를 형성하는 단계;
상기 트랜치가 형성된 상기 기판의 전체 표면 위에 금속 물질을 증착하여, 상기 트랜치에 의해 각각의 상기 서브 화소의 형상으로 반사 전극을 형성하는 단계;
상기 반사 전극 표면 위의 내측 영역에 순차 적층되며, 상기 반사 전극의 모서리 일부를 노출하는 제1 유전층 및 제2 유전층을 형성하는 단계;
상기 제1 유전층 및 상기 제2 유전층이 형성된 상기 기판의 전체 표면 위에 투명 도전 물질을 증착하여, 상기 트랜치에 의해 상기 서브 화소의 형상으로 투명 전극을 형성하는 단계를 포함하되,
각각의 상기 서브 화소에서, 상기 제1 유전층 및 상기 제2 유전층은 상기 반사 전극의 적어도 테두리 영역에 적층되는 마이크로 표시장치 제조 방법.forming a driving element on a substrate;
coating a first planarization film on the entire surface of the substrate on which the driving element is formed;
applying a second planarization film over the first planarization film;
forming a trench having a reverse taper shape defining each of a plurality of sub-pixels in the first planarization layer and the second planarization layer;
depositing a metal material on the entire surface of the substrate where the trench is formed to form a reflective electrode in the shape of each sub-pixel by the trench;
forming a first dielectric layer and a second dielectric layer sequentially stacked on an inner region on a surface of the reflective electrode and exposing a portion of an edge of the reflective electrode;
Depositing a transparent conductive material on the entire surface of the substrate on which the first dielectric layer and the second dielectric layer are formed to form a transparent electrode in the shape of the sub-pixel by the trench;
In each of the sub-pixels, the first dielectric layer and the second dielectric layer are laminated on at least an edge region of the reflective electrode.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170181352A KR102468318B1 (en) | 2017-12-27 | 2017-12-27 | High Aperture Ratio Micro Display Having Micro Cavity Structure |
| DE102018130137.5A DE102018130137A1 (en) | 2017-12-27 | 2018-11-28 | Large aperture ratio micro display unit with a microcavity structure |
| CN201811555186.1A CN109979969B (en) | 2017-12-27 | 2018-12-19 | Micro display and method of manufacturing the same |
| JP2018241923A JP6781241B2 (en) | 2017-12-27 | 2018-12-26 | High aperture ratio micro display device with microcavity structure |
| GB1821228.2A GB2570580B (en) | 2017-12-27 | 2018-12-27 | High-aperture-ratio microdisplay with microcavity structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170181352A KR102468318B1 (en) | 2017-12-27 | 2017-12-27 | High Aperture Ratio Micro Display Having Micro Cavity Structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190079268A KR20190079268A (en) | 2019-07-05 |
| KR102468318B1 true KR102468318B1 (en) | 2022-11-16 |
Family
ID=65364730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170181352A KR102468318B1 (en) | 2017-12-27 | 2017-12-27 | High Aperture Ratio Micro Display Having Micro Cavity Structure |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP6781241B2 (en) |
| KR (1) | KR102468318B1 (en) |
| CN (1) | CN109979969B (en) |
| DE (1) | DE102018130137A1 (en) |
| GB (1) | GB2570580B (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102663872B1 (en) * | 2019-08-07 | 2024-05-03 | 엘지디스플레이 주식회사 | Display device and method for manufacturing the same |
| KR102640476B1 (en) * | 2019-08-13 | 2024-02-23 | 엘지디스플레이 주식회사 | Display device and method for manufacturing the same |
| CN110459558B (en) * | 2019-08-20 | 2021-01-15 | 成都辰显光电有限公司 | Display panel and manufacturing method thereof |
| US11024774B2 (en) * | 2019-10-15 | 2021-06-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Display device reflector having improved reflectivity |
| US11682692B2 (en) * | 2020-02-24 | 2023-06-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hard mask layer below via structure in display device |
| US11980046B2 (en) * | 2020-05-27 | 2024-05-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming an isolation structure having multiple thicknesses to mitigate damage to a display device |
| CN117501808A (en) * | 2021-06-18 | 2024-02-02 | 株式会社半导体能源研究所 | Display device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1941384A (en) * | 2005-09-27 | 2007-04-04 | 中华映管股份有限公司 | Production of organic electroluminescent display device and its thin-film transistor array base plate |
| US20170243928A1 (en) * | 2016-02-24 | 2017-08-24 | Boe Technology Group Co., Ltd. | Organic light-emitting diode (oled) array substrate, display device and manufacturing method thereof |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4475942B2 (en) * | 2003-12-26 | 2010-06-09 | 三洋電機株式会社 | Display device and manufacturing method thereof |
| JP2007059116A (en) * | 2005-08-23 | 2007-03-08 | Sony Corp | Display device |
| KR101582937B1 (en) * | 2008-12-02 | 2016-01-08 | 삼성디스플레이 주식회사 | Organic light emitting diode display and method for manufacturing the same |
| WO2012043611A1 (en) * | 2010-09-30 | 2012-04-05 | シャープ株式会社 | Organic el display device and method for manufacturing same |
| KR101960759B1 (en) * | 2011-04-08 | 2019-03-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Light-emitting device, electronic appliance, and lighting device |
| KR101871227B1 (en) * | 2011-08-12 | 2018-08-03 | 삼성디스플레이 주식회사 | Organic light emitting device and manufacturing method therof |
| KR101912923B1 (en) * | 2011-12-12 | 2018-10-30 | 삼성디스플레이 주식회사 | Organic light emitting display apparatus and manufacturing method of the same |
| CN103000662B (en) * | 2012-12-12 | 2014-06-18 | 京东方科技集团股份有限公司 | Array substrate, preparation method of array substrate and display device |
| KR102126380B1 (en) * | 2013-10-11 | 2020-06-25 | 삼성디스플레이 주식회사 | Light-emitting display apparatus |
-
2017
- 2017-12-27 KR KR1020170181352A patent/KR102468318B1/en active IP Right Grant
-
2018
- 2018-11-28 DE DE102018130137.5A patent/DE102018130137A1/en active Pending
- 2018-12-19 CN CN201811555186.1A patent/CN109979969B/en active Active
- 2018-12-26 JP JP2018241923A patent/JP6781241B2/en active Active
- 2018-12-27 GB GB1821228.2A patent/GB2570580B/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1941384A (en) * | 2005-09-27 | 2007-04-04 | 中华映管股份有限公司 | Production of organic electroluminescent display device and its thin-film transistor array base plate |
| US20170243928A1 (en) * | 2016-02-24 | 2017-08-24 | Boe Technology Group Co., Ltd. | Organic light-emitting diode (oled) array substrate, display device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109979969B (en) | 2023-06-06 |
| GB2570580B (en) | 2020-04-29 |
| JP2019121604A (en) | 2019-07-22 |
| GB2570580A (en) | 2019-07-31 |
| JP6781241B2 (en) | 2020-11-04 |
| DE102018130137A1 (en) | 2019-06-27 |
| GB201821228D0 (en) | 2019-02-13 |
| CN109979969A (en) | 2019-07-05 |
| KR20190079268A (en) | 2019-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102468318B1 (en) | High Aperture Ratio Micro Display Having Micro Cavity Structure | |
| US10790473B2 (en) | High-aperture-ratio microdisplay with microcavity structure | |
| CN111599843B (en) | display device | |
| US20230389388A1 (en) | Display apparatus and method of manufacturing the same | |
| US9305489B2 (en) | Organic light emitting diode display | |
| CN113130615B (en) | Display device and electronic apparatus | |
| JP6186698B2 (en) | Organic EL devices, electronic devices | |
| TWI696282B (en) | Organic light emitting diode display | |
| WO2015114942A1 (en) | Organic electroluminescence device and electronic apparatus | |
| EP3716334A1 (en) | Display substrate and preparation method therefor, and display panel | |
| EP3038180B1 (en) | Organic light emitting display panel and method of manufacturing the same | |
| KR20160063116A (en) | Dual display device and method for fabricating the same | |
| CN113380962B (en) | Mirror display panel, display device, preparation method and display method | |
| KR20190071657A (en) | Organic light emitting diode display and mask unit | |
| US11545648B2 (en) | Light emitting display device and method of fabricating the same | |
| KR20200072745A (en) | Electroluminance Display And Personal Imersion Display Having The Same | |
| CN218158982U (en) | Touch structure, touch display panel and display device | |
| KR20210019675A (en) | Display device and method for manufacturing the same | |
| TWI703724B (en) | Display device | |
| US11968877B2 (en) | Transparent display device | |
| WO2022067464A1 (en) | Display panel and manufacturing method therefor, mask assembly and display device | |
| KR20210082065A (en) | Light emitting display panel and light emitting display apparatus using the same | |
| KR20240057518A (en) | Display panel | |
| CN115210880A (en) | Display substrate, manufacturing method thereof and display device | |
| KR20210053654A (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |