KR102463174B1

KR102463174B1 - 재설정 가능한 증폭기 및 그 증폭 방법

Info

Publication number: KR102463174B1
Application number: KR1020170097090A
Authority: KR
Inventors: 김종팔
Original assignee: 삼성전자주식회사
Priority date: 2017-07-31
Filing date: 2017-07-31
Publication date: 2022-11-04
Also published as: KR20190013087A; US10476450B2; EP3439173B1; EP3439173A1; CN109327193B; CN109327193A; US20190036497A1

Abstract

재설정 가능한 증폭기 및 그 증폭 방법이 개시된다. 일 실시예에 따른 증폭기는 측정 모드에 기초하여 전압 입력 및 전류 입력 중 어느 하나를 선택하는 입력 선택부 및 전압 측정 모드에서 전압 입력에 대응하는 전압을 제1 부하 소자에 인가하고, 전류 측정 모드에서 제1 부하 소자에 흐르는 전류가 차단된 상태로 전류 입력을 인가 받는 증폭 회로를 포함한다.

Description

재설정 가능한 증폭기 및 그 증폭 방법{RECONFIGURABLE AMPLIFIER AND AMPLIFYING METHOD THEREOF}

아래 실시예들은 재설정 가능한 증폭기 및 그 증폭 방법에 관한 것이다.

계측 증폭기(Instrumentation Amplifier, IA)는 다양한 신호를 측정하기 위해 사용된다. 예를 들어, 계측 증폭기는 의료 분야에서 심전도(ECG, electrocardiogram)나 근전도(EMG, electromyogram), 광전용적맥파(PPG, photoplethysmogram), 체저항 또는 움직임 신호 등과 같은 생체 신호를 측정하여 증폭하는데 이용될 수 있다. 계측 증폭기는 낮은 오프셋(offset), 적은 소음, 높은 동상 신호 제거(high common mode rejection), 높은 루프 이득, 높은 입력 저항을 나타내는 차동 증폭기(differential amplifier)로 구성될 수 있다.

일 측에 따르면, 증폭기는 전압 측정 모드 및 전류 측정 모드를 포함하는 측정 모드에 기초하여 전압 입력 및 전류 입력 중 어느 하나를 선택하는 입력 선택부; 제1 부하 소자를 포함하고, 상기 전압 측정 모드에서 상기 전압 입력에 대응하는 전압을 상기 제1 부하 소자에 인가하고, 상기 전류 측정 모드에서 상기 제1 부하 소자에 흐르는 전류가 차단된 상태로 상기 전류 입력을 인가 받는 제1 증폭 회로; 및 상기 전압 입력 및 상기 전류 입력 중 어느 하나에 대응하여 상기 제1 증폭 회로에 흐르는 전류를 미러링하고, 상기 미러된 전류(mirrored current)에 기초하여 출력 전압을 생성하는 제2 증폭 회로를 포함한다.

상기 제1 증폭 회로는 상기 제1 부하 소자에 연결되어 상기 전압 측정 모드에서 단락되고 상기 전류 측정 모드에서 개방되는 전류 차단부를 더 포함할 수 있다. 상기 전류 측정 모드에서 상기 제1 부하 소자에 흐르는 전류가 차단됨에 대응하여, 상기 전류 측정 모드에서 상기 제1 부하 소자에 인가되는 전압에 의해 발생하는 상기 출력 전압 내 잡음이 제거될 수 있다.

상기 입력 선택부는 상기 전압 측정 모드에서 상기 전압 입력을 선택하고, 상기 전류 측정 모드에서 미리 설정된 참조 전압을 선택하는 전압 입력 선택부; 및 상기 전압 측정 모드에서 개방되고, 상기 전류 측정 모드에서 상기 전류 입력을 선택하는 전류 입력 선택부를 포함할 수 있다.

상기 제1 증폭 회로는 상기 입력 선택부 및 상기 제1 부하 소자에 연결된 트랜스컨덕턴스 소자(transconductance element)를 더 포함할 수 있다. 상기 트랜스컨덕턴스 소자는 상기 전압 측정 모드에서 상기 전압 입력에 대응하는 전류를 생성할 수 있고, 상기 생성된 상기 전압 입력에 대응하는 전류에 기초하여 상기 제1 부하 소자에 상기 전압 입력에 대응하는 전압이 인가될 수 있다.

상기 제2 증폭 회로는 상기 미러된 전류의 적어도 일부가 인가되는 제2 부하 소자를 포함할 수 있고, 상기 전압 측정 모드에서 상기 출력 전압은 상기 미러된 전류의 미러링 비율, 및 상기 제1 부하 소자의 값 및 상기 제2 부하 소자의 값 사이의 비에 기초하여 결정될 수 있고, 상기 전류 측정 모드에서 상기 출력 전압은 상기 미러된 전류의 미러링 비율, 및 상기 제2 부하 소자의 값에 기초하여 결정될 수 있다.

상기 전압 입력은 심전도 신호에 대응하고, 상기 전류 입력은 맥파 신호에 대응할 수 있다.

상기 입력 선택부는 제1 시간 구간에서 상기 전압 입력을 선택하고, 제2 시간 구간에서 상기 전류 입력을 선택하고, 상기 제1 시간 구간 및 상기 제2 시간 구간은 서로 겹치지 않을 수 있다.

상기 증폭기는 상기 제1 시간 구간 내의 제1 시점에 상기 전압 입력에 대응하는 상기 출력 전압에 기초하여 제1 디지털 출력을 생성하고, 상기 제2 시간 구간 내의 제2 시점에 상기 전류 입력에 대응하는 상기 출력 전압에 기초하여 제2 디지털 출력을 생성하는 아날로그 디지털 변환기를 더 포함할 수 있다.

상기 제2 증폭 회로는 상기 전압 입력에 기초하여 상기 출력 전압을 출력하는 제1 서브 증폭 회로; 및 상기 전류 입력에 기초하여 상기 출력 전압을 출력하는 제2 서브 증폭 회로를 포함할 수 있다. 상기 증폭기는 상기 제1 서브 증폭 회로에서 출력된 상기 출력 전압을 제3 시간 구간에서 샘플 앤드 홀드하는 제1 샘플 앤드 홀드 회로; 및 상기 제2 서브 증폭 회로에서 출력된 상기 출력 전압을 상기 제4 시간 구간에서 샘플 앤드 홀드하는 제2 샘플 앤드 홀드 회로를 더 포함할 수 있고, 상기 제3 시간 구간은 상기 제1 시간 구간에 포함되고, 상기 제4 시간 구간은 상기 제2 시간 구간에 포함될 수 있다.

일 측에 따르면, 증폭 방법은 전압 측정 모드 및 전류 측정 모드를 포함하는 측정 모드에 기초하여 전압 입력 및 전류 입력 중 어느 하나를 선택하는 단계; 상기 전압 입력 및 상기 전류 입력의 인가, 및 상기 전압 입력이 인가되는 부하 소자에 흐르는 전류의 차단을 제어하는 단계; 및 상기 전압 입력 및 상기 전류 입력 중 어느 하나에 대응하여 미러된 전류(mirrored current)에 기초하여 출력 전압을 생성하는 단계를 포함한다.

상기 전압 입력이 선택된 경우, 상기 제어하는 단계는 상기 전압 입력을 상기 부하 소자에 인가하는 단계; 및 상기 전류 입력을 차단하는 단계를 포함할 수 있다. 상기 전류 입력이 선택된 경우, 상기 제어하는 단계는 상기 전압 입력, 및 상기 부하 소자에 흐르는 전류를 차단하는 단계; 및 상기 전류 입력을 인가 받는 단계를 포함할 수 있다. 상기 전류 측정 모드에서 상기 부하 소자에 흐르는 전류가 차단됨에 대응하여, 상기 부하 소자에 인가되는 전압에 의해 발생하는 상기 출력 전압 내 잡음이 제거될 수 있다.

상기 선택하는 단계는 제1 시간 구간에서 상기 전압 입력을 선택하는 단계; 및 제2 시간 구간에서 상기 전류 입력을 선택하는 단계를 포함할 수 있고, 상기 제1 시간 구간 및 상기 제2 시간 구간은 서로 겹치지 않을 수 있다.

상기 출력 전압을 생성하는 단계는 상기 제1 시간 구간 내의 제1 시점에 상기 전압 입력에 대응하는 상기 출력 전압에 기초하여 제1 디지털 출력을 생성하는 단계; 및 상기 제2 시간 구간 내의 제2 시점에 상기 전류 입력에 대응하는 상기 출력 전압에 기초하여 제2 디지털 출력을 생성하는 단계를 포함할 수 있다.

상기 증폭 방법은 상기 전압 입력에 기초하여 출력된 상기 출력 전압을 제3 시간 구간에서 샘플 앤드 홀드하는 단계; 및 상기 전류 입력에 기초하여 출력된 상기 출력 전압을 제4 시간 구간에서 샘플 앤드 홀드하는 단계를 더 포함할 수 있고, 상기 제3 시간 구간은 상기 제1 시간 구간에 포함되고, 상기 제4 시간 구간은 상기 제2 시간 구간에 포함될 수 있다.

일 측에 따르면, 신호 처리 장치는 전압 측정 모드 및 전류 측정 모드 중 어느 하나에 대응하는 제어 신호를 출력하는 컨트롤러; 및 상기 제어 신호에 기초하여 전압 입력 및 전류 입력 중 어느 하나를 선택하고, 상기 전압 입력 및 상기 전류 입력의 인가, 및 상기 전압 입력이 인가되는 부하 소자에 흐르는 전류의 차단을 제어하고, 상기 전압 입력 및 상기 전류 입력 중 어느 하나에 대응하여 미러된 전류(mirrored current)에 기초하여 출력 전압을 생성하는 증폭기를 포함한다.

도 1은 일 실시예에 따른 신호 처리 장치를 나타내는 블록도.
도 2는 일 실시예에 따른 증폭기를 나타내는 블록도.
도 3은 일 실시예에 따른 입력 선택부 및 제1 증폭 회로를 나타내는 회로도.
도 4는 일 실시예에 따른 제2 증폭 회로를 나타내는 회로도.
도 5는 다른 실시예에 따른 증폭기를 나타내는 블록도.
도 6은 다른 실시예에 따른 증폭기를 나타내는 회로도.
도 7은 다른 실시예에 따른 증폭기의 제어 신호를 나타내는 타이밍도.
도 8은 또 다른 실시예에 따른 증폭기를 나타내는 블록도.
도 9는 또 다른 실시예에 따른 증폭기를 나타내는 회로도.
도 10은 또 다른 실시예에 따른 증폭기의 제어 신호를 나타내는 타이밍도.
도 11 및 도 12는 일 실시예에 따른 노이즈 제거 성능을 나타내는 그래프.
도 13은 일 실시예에 따른 증폭 방법을 나타내는 동작 흐름도.

본 명세서에서 개시되어 있는 특정한 구조적 또는 기능적 설명들은 단지 기술적 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 실시예들은 다양한 다른 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.

제1 또는 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이런 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 이해되어야 한다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.

도 1은 일 실시예에 따른 신호 처리 장치를 나타내는 블록도이다. 도 1을 참조하면, 신호 처리 장치(100)는 증폭기(110) 및 컨트롤러(120)를 포함한다.

신호 처리 장치(100)는 하나의 통합적인 회로 구성으로 입력 전압 및 입력 전류를 모두 측정할 수 있다. 신호 처리 장치(100)는 전압 측정 모드 및 전류 측정 모드를 포함하는 측정 모드로 동작할 수 있다. 예를 들어, 신호 처리 장치(100)는 전압 측정 모드에서 전압 입력을 측정할 수 있고, 전류 측정 모드에서 전류 입력을 측정할 수 있다. 일 실시예에 따르면, 신호 처리 장치(100)는 시 분할로 전압 입력 및 전류 입력을 교대로 측정할 수 있다. 이와 같은 동작에 따라 전압 입력 및 전류 입력은 동시에 측정될 수 있으며, 이와 같은 측정 모드는 혼합 측정 모드로 지칭될 수 있다. 컨트롤러(120)는 신호 처리 장치(100)의 측정 모드에 대응하는 제어 신호를 생성할 수 있고, 신호 처리 장치(100)는 컨트롤러(120)에서 출력된 제어 신호에 기초하여 전압 및 전류를 모두 측정하는 호환성을 제공할 수 있다.

일 실시예에 따르면, 신호 처리 장치(100)는 계측 증폭기(Instrumentation Amplifier; IA)로서 동작할 수 있다. 일 실시예에 따르면, 신호 처리 장치(100)는 생체 신호를 측정하는데 이용될 수 있다. 예를 들어, 신호 처리 장치(100)는 전압 측정 모드에서 ECG와 같은 전압 측정 기반의 생체 신호를 증폭할 수 있고, PPG와 같은 전류 측정 기반의 생체 신호를 증폭할 수 있다. 신호 처리 장치(100)는 전압 측정 모드에서 ECG를 측정하고, 전류 측정 모드에서 PPG를 측정할 수 있다. 도 1에 도시된 전압 입력은 사용자의 신체에서 측정된 심전도 신호에 대응할 수 있고, 도 1에 도시된 전류 입력은 사용자의 신체에서 측정된 맥파 신호에 대응할 수 있다. 전압 입력 및 전류 입력은 이에 한정되는 것은 아니고 그 밖에 다양한 생체 신호들을 포함할 수 있다.

컨트롤러(120)는 신호 처리 장치(100)의 측정 모드에 대응하는 제어 신호를 생성하여 증폭기(110)에 제공할 수 있다. 증폭기(110)는 컨트롤러(120)에서 출력된 제어 신호에 기초하여 입력 전압 및 입력 전류 중 적어도 하나를 증폭할 수 있다. 예를 들어, 증폭기(110)는 입력 전압 및 입력 전류 중 어느 하나를 증폭하거나, 혹은 입력 전압 및 입력 전류를 동시에 증폭할 수 있다. 여기서, 입력 전압 및 입력 전류를 동시에 증폭한다는 것은 입력 전압 및 입력 전류를 시 분할로 교대로 증폭하는 것으로 이해될 수 있다.

증폭기(110)는 제어 신호에 응답하여 스위칭 동작을 수행함으로써 전압 입력 및 전류 입력 중 어느 하나를 선택할 수 있다. 예를 들어, 증폭기(110)는 전압 측정 모드에서 전압 입력을 선택하고 전류 입력의 유입을 차단할 수 있고, 전류 측정 모드에서 전류 입력을 선택하고 전압 입력의 유입을 차단할 수 있다. 또한, 증폭기(110)는 혼합 측정 모드에서 전압 입력과 전류 입력을 교대로 선택할 수 있다. 일 실시예에 따르면, 전압 입력 및 전류 입력은 각각 차동 신호(differential signal)로 제공될 수 있고, 증폭기(110)는 차동 증폭기로 동작할 수 있다.

증폭기(110)는 전압 측정을 위한 소자 및 전류 측정을 위한 소자 사이에 발생하는 간섭을 제거할 수 있다. 보다 구체적으로, 증폭기(110)는 전압 측정 시 부하 소자를 이용하여 전압 입력을 증폭할 수 있는데, 전류 측정 시 해당 부하 소자에 전류가 유입되는 것을 차단하여 해당 부하 소자에 의한 잡음이 발생하는 것을 막을 수 있다. 이러한 동작을 통해 증폭기(110)를 통한 측정 성능이 향상될 수 있다.

일 실시예에 따르면, 신호 처리 장치(100)의 측정 모드는 외부 장치에 의해 결정될 수 있다. 예를 들어, 외부 장치에는 신호 처리 장치(100)가 탑재될 수 있고, 신호 처리 장치(100)는 외부 장치에서 필요한 신호를 증폭하여 외부 장치에 전달할 수 있다. 외부 장치는 스마트 폰, 웨어러블 디바이스 및 의료 기기와 같은 전자 장치를 포함할 수 있다. 외부 장치는 필요에 따라 전압 입력 및 전류 입력 중 적어도 하나를 신호 처리 장치(100)에 요청할 수 있고, 컨트롤러(120)는 외부 장치의 요청에 응답하여 제어 신호를 생성할 수 있다.

증폭기(110)는 전압 입력 및 전류 입력 중 적어도 하나를 증폭하여 출력 신호를 생성할 수 있다. 일 실시예에 따르면, 컨트롤러(120)는 증폭기(110)로부터 출력 신호를 수신하여 출력 신호에 대응하는 측정 값을 결정할 수 있다. 예를 들어, 전압 입력이 심전도 신호에 대응하는 경우, 컨트롤러(120)는 증폭기(110)의 출력 신호에 기초하여 심전도 신호의 측정 값을 결정할 수 있다. 전류 입력이 맥파 신호에 대응하는 경우, 컨트롤러(120)는 증폭기(110)의 출력 신호에 기초하여 맥파 신호의 측정 값을 결정할 수 있다.

도 2는 일 실시예에 따른 증폭기를 나타내는 블록도이다. 도 2를 참조하면, 증폭기(200)는 입력 선택부(210), 제1 증폭 회로(220) 및 제2 증폭 회로(230)를 포함한다.

입력 선택부(210)는 측정 모드에 기초하여 전압 입력 및 전류 입력 중 어느 하나를 선택할 수 있다. 입력 선택부(210)는 전압 입력 및 전류 입력을 선택하기 위한 스위칭 소자를 포함할 수 있고, 제어 신호에 기초하여 스위칭 소자를 동작시킬 수 있다. 측정 모드는 제어 신호에 의해 특정될 수 있다. 예를 들어, 제어 신호가 전압 측정 모드를 나타내는 경우 입력 선택부(210)는 전압 입력을 선택할 수 있고, 제어 신호가 전류 측정 모드를 나타내는 경우 입력 선택부(210)는 전류 입력을 선택할 수 있다.

일 실시예에 따르면, 측정 모드는 제어 신호의 레벨에 의해 특정될 수 있다. 예를 들어, 제어 신호의 제1 레벨로 전압 측정 모드가 특정될 수 있고, 제어 신호의 제2 레벨로 전류 측정 모드가 특정될 수 있다. 일 실시예에 따르면, 측정 모드를 특정하기 위해 서로 다른 제어 신호들이 이용될 수 있다. 예를 들어, 제1 제어 신호의 제1 레벨로 전압 측정 모드가 특정될 수 있고, 제2 제어 신호의 제2 레벨로 전류 측정 모드가 특정될 수 있다. 여기서, 제1 레벨은 논리 하이(logical high) 또는 논리 로우(logical low) 중 어느 하나에 대응될 수 있고, 제2 레벨은 논리 하이 및 논리 로우 중 나머지 하나에 대응될 수 있다.

입력 선택부(210)는 전압 입력 선택부 및 전류 입력 선택부를 포함할 수 있다. 전압 입력 선택부는 제어 신호에 기초하여 전압 측정 모드에서 전압 입력을 선택하고, 전류 측정 모드에서 미리 설정된 참조 전압을 선택할 수 있다. 전류 입력 선택부는 제어 신호에 기초하여 전압 측정 모드에서 개방되고, 전류 측정 모드에서 상기 전류 입력을 선택할 수 있다. 아래에서 설명되겠지만, 제1 증폭 회로(220)는 전압 측정 모드에서 전압 입력을 인가 받는 트랜스컨덕턴스 소자(transconductance element)를 포함할 수 있는데, 전류 측정 모드에서 해당 트랜스컨덕턴스 소자가 미리 정해진 운용 범위에서 동작하기 위해 참조 전압이 이용될 수 있다.

제1 증폭 회로(220)는 입력 선택부(210)의 선택에 따라 전압 입력 또는 전류 입력을 인가 받을 수 있다. 예를 들어, 제1 증폭 회로(220)는 전압 측정 모드에서 전압 입력을 인가 받고, 전류 측정 모드에서 전류 입력을 인가 받을 수 있다. 제1 증폭 회로(220)는 제어 신호에 기초하여 동작할 수 있고, 측정 모드는 제어 신호에 의해 특정될 수 있다.

제1 증폭 회로(220) 및 제2 증폭 회로(230)는 각각 부하 소자를 포함할 수 있다. 아래에서, 제1 증폭 회로(220)에 포함된 부하 소자는 제1 부하 소자로 지칭될 수 있고, 제2 증폭 회로(230)에 포함된 부하 소자는 제2 부하 소자로 지칭될 수 있다. 제1 증폭 회로(220)는 전압 측정 모드에서 전압 입력에 대응하는 전압을 제1 부하 소자에 인가하고, 전류 측정 모드에서 제1 부하 소자에 흐르는 전류가 차단된 상태로 전류 입력을 인가 받을 수 있다. 일 실시예에 따르면, 제1 증폭 회로(220)는 전류 차단부를 포함할 수 있다. 전류 차단부는 제1 부하 소자에 연결되어 전압 측정 모드에서 단락되고 전류 측정 모드에서 개방될 수 있다. 전류 측정 모드에서 제1 부하 소자에 흐르는 전류가 차단됨에 대응하여, 전류 측정 모드에서 제1 부하 소자에 인가되는 전압에 의해 발생하는 출력 전압 내 잡음이 제거될 수 있다.

제1 증폭 회로(220)는 입력 선택부(210) 및 제1 부하 소자에 연결된 트랜스컨덕턴스 소자를 포함할 수 있다. 상기 트랜스컨덕턴스 소자는 전압 측정 모드에서 전압 입력에 대응하는 전류를 생성할 수 있다. 트랜스컨덕턴스 소자에 의해 생성된 전압 입력에 대응하는 전류에 기초하여 제1 부하 소자에 전압 입력에 대응하는 전압이 인가될 수 있다. 제1 증폭 회로(220)에 관해서는 추후 도 3을 통해 상세히 설명한다.

제2 증폭 회로(230)는 전압 입력 및 전류 입력 중 어느 하나에 대응하여 제1 증폭 회로(220)에 흐르는 전류를 미러링(mirroring)하고, 미러된 전류(mirrored current)에 기초하여 출력 전압을 생성할 수 있다. 제2 증폭 회로(230) 내 제2 부하 소자에는 미러된 전류의 적어도 일부가 인가될 수 있다. 전압 측정 모드에서 출력 전압은 미러된 전류의 미러링 비율, 및 제1 부하 소자의 값 및 제2 부하 소자의 값 사이의 비에 기초하여 결정될 수 있다. 전류 측정 모드에서 출력 전압은 미러된 전류의 미러링 비율, 및 제2 부하 소자의 값에 기초하여 결정될 수 있다. 제2 증폭 회로(230)에 관해서는 추후 도 4를 통해 상세히 설명한다.

도 3은 일 실시예에 따른 입력 선택부 및 제1 증폭 회로를 나타내는 회로도이다. 도 3을 참조하면, 입력 전압 선택부(311, 313), 입력 전류 선택부(320) 및 제1 증폭 회로(330)가 도시되어 있다. 입력 전압 선택부(311, 313) 및 입력 전류 선택부(320)는 입력 선택부를 구성할 수 있다.

입력 전압 선택부(311, 313)는 전압 입력(V_inp, Vinn)을 수신하고, 입력 전류 선택부(320)는 전류 입력(I_inp, I_inn)을 수신할 수 있다. 전압 입력(V_inp, Vinn) 및 전류 입력(I_inp, I_inn)은 각각 차동 신호를 나타낸다. 입력 전압 선택부(311)는 제어 신호(REG_Sensing_mode)에 기초하여 전압 입력(V_inp) 및 참조 전압(Vref) 중 어느 하나를 선택할 수 있고, 입력 전류 선택부(320)는 제어 신호(REG_Sensing_mode)에 기초하여 개방되거나 전류 입력(I_inp, I_inn)을 선택할 수 있다. 도 3에 도시된 실시예에 따르면, 제어 신호(REG_Sensing_mode)의 레벨은 전압 측정 모드에서 논리 하이일 수 있고, 전류 측정 모드에서 논리 로우일 수 있다. 제어 신호(REG_Sensing_mode)의 레벨은 여기에 한정되는 것은 아니고, 다른 실시예에 따라 제어 신호(REG_Sensing_mode)의 레벨은 전압 측정 모드에서 논리 로우일 수 있고, 전류 측정 모드에서 논리 로우일 수 있다.

제1 증폭 회로(330)는 트랜스컨덕턴스 소자들(M_TOP_p, M_TOP_n, M_IN_p, M_IN_n), 정전류원(ib), 부하 소자(Rin) 및 전류 차단부(335)를 포함할 수 있다. 부하 소자(Rin)는 전술된 제1 부하 소자에 대응할 수 있다. 도 3에 트랜스컨덕턴스 소자들(M_TOP_p, M_TOP_n, M_IN_p, M_IN_n)은 각각 하나의 심볼로 표시되어 있지만, 각각 하나 이상의 트랜스컨덕턴스 소자로 구성될 수 있다. 트랜스컨덕턴스 소자들(M_TOP_p, M_TOP_n, M_IN_p, M_IN_n) 각각은 게이트-소스 전압에 기초하여 전류를 생성할 수 있다. 따라서, 트랜스컨덕턴스 소자들(M_TOP_p, M_TOP_n, M_IN_p, M_IN_n) 각각은 전압 제어 전류원(voltage controlled current source)로 동작할 수 있다.

이하, 전압 측정 모드 및 전류 측정 모드 각각에서의 제1 증폭 회로(330)의 동작을 설명한다.

<전압 측정 모드>

전압 측정 모드에서 트랜스컨덕턴스 소자(M_IN_p)의 게이트에 전압 입력(V_inp)이 인가될 수 있고, 트랜스컨덕턴스 소자(M_IN_p)는 전압 입력(V_inp)에 대응하는 전류를 생성할 수 있다. 유사하게, 전압 측정 모드에서 트랜스컨덕턴스 소자(M_IN_n)의 게이트에 전압 입력(V_inn)이 인가될 수 있고, 트랜스컨덕턴스 소자(M_IN_n)는 전압 입력(V_inn)에 대응하는 전류를 생성할 수 있다.

정전류원(ib) 및 트랜스컨덕턴스 소자들(M_TOP_p, M_TOP_n)로 인해 전압 입력(V_inp, V_inn)에 대응하는 전류는 부하 소자(Rin)에 인가될 수 있다. 따라서, 트랜스컨덕턴스 소자들(M_IN_p, M_IN_n)에 의해 생성된 전압 입력(V_inp, V_inn)에 대응하는 전류에 기초하여 부하 소자(Rin)에 전압 입력(V_inp, V_inn)에 대응하는 전압이 인가된 것으로 볼 수 있다. 전압 입력(V_inp, V_inn) 및 부하 소자(Rin)에 인가되는 전압 사이에는 일정한 레벨의 차이가 유지될 수 있다.

전압 측정 모드에서 전류 차단부(335)는 제어 신호(REG_Sensing_mode)에 기초하여 단락될 수 있다. 따라서, 부하 소자(Rin)에 전압 입력(V_inp, V_inn)에 대응하는 전압이 인가될 수 있다.

<전류 측정 모드>

전류 측정 모드에서 전류 입력(I_inp, I_inn)이 제1 증폭 회로(330)에 유입될 수 있다. 또한, 전류 측정 모드에서 트랜스컨덕턴스 소자(M_IN_p)의 게이트에 참조 전압(Vref)이 인가될 수 있고, 트랜스컨덕턴스 소자(M_IN_p)는 참조 전압(Vref)에 대응하는 전류를 생성할 수 있다. 유사하게, 전압 측정 모드에서 트랜스컨덕턴스 소자(M_IN_n)의 게이트에 참조 전압(Vref)이 인가될 수 있고, 트랜스컨덕턴스 소자(M_IN_n)는 참조 전압(Vref)에 대응하는 전류를 생성할 수 있다. 참조 전압(Vref)은 트랜스컨덕턴스 소자들(M_IN_p, M_IN_n)이 설계 상 운용 범위 내에서 동작하는 수준으로 미리 설정될 수 있다.

전류 측정 모드에서 전류 차단부(335)는 제어 신호(REG_Sensing_mode)에 기초하여 개방될 수 있다. 따라서, 부하 소자(Rin)는 전류 측정 모드에서 제1 증폭 회로(330)의 동작에 영향을 주지 않을 수 있다. 전류 측정 모드에서 부하 소자(Rin)에 전압이 인가될 경우 출력 전압에 잡음이 발생할 수 있는데, 전류 차단부(335)가 개방됨에 대응하여 부하 소자(Rin)에 인가되는 전압에 의해 발생할 수 있는 출력 전압 내 잡음이 제거될 수 있다.

계속해서 제1 증폭 회로(330)의 동작을 설명한다. 트랜스컨덕턴스 소자(M_TOP_p)의 게이트에는 전압(V_TC_on)이 인가될 수 있고, 소스에는 전압(VDD)이 인가될 수 있다. 유사하게, 트랜스컨덕턴스 소자(M_TOP_n)의 게이트에는 전압(V_TC_op)이 인가될 수 있고, 소스에는 전압(VDD)이 인가될 수 있다. 트랜스컨덕턴스 소자들(M_TOP_p, M_TOP_n) 각각은 게이트-소스 전압에 기초하여 전류를 생성할 수 있다. 트랜스컨덕턴스 소자들(M_TOP_p, M_TOP_n)에 의해 생성되는 전류는 제2 증폭 회로에 미러링될 수 있고, 제2 증폭 회로는 미러된 전류에 기초하여 출력 전압을 생성할 수 있다. 제2 증폭 회로에 관해서는 도 4를 통해 상세히 설명한다.

도 4는 일 실시예에 따른 제2 증폭 회로를 나타내는 회로도이다. 도 4를 참조하면, 제2 증폭 회로(400)는 트랜스컨덕턴스 소자들(411, 413, 421, 423) 및 부하 소자(Ro)를 포함할 수 있다. 부하 소자(Ro)는 전술된 제2 부하 소자에 대응할 수 있다.

트랜스컨덕턴스 소자(411)의 게이트에는 전압(V_TC_op)이 인가될 수 있고, 소스에는 전압(VDD)이 인가될 수 있다. 유사하게, 트랜스컨덕턴스 소자(413)의 게이트에는 전압(V_TC_on)이 인가될 수 있고, 소스에는 전압(VDD)이 인가될 수 있다. 따라서, 트랜스컨덕턴스 소자들(411, 413)은 도 3의 트랜스컨덕턴스 소자들(M_TOP_p, M_TOP_n)에 의해 생성되는 전류를 제2 증폭 회로(400) 내에 미러링할 수 있다. 이하, 트랜스컨덕턴스 소자들(411, 413)에 의해 생성되는 전류를 미러된 전류로 지칭한다. 트랜스컨덕턴스 소자들(M_TOP_p, M_TOP_n)에 의해 생성되는 전류 및 미러된 전류 사이에는 일정한 비율이 형성될 수 있는데, 아래에서 이러한 비율을 미러링 비율(α)로 지칭한다.

트랜스컨덕턴스 소자들(421, 423)의 게이트에는 출력 전압(V_outn, V_outp)의 적어도 일부가 인가될 수 있고, 소스에는 출력 전압(V_outn, V_outp)이 인가될 수 있다. 트랜스컨덕턴스 소자들(421, 423) 각각은 게이트-소스 전압에 기초하여 전류를 생성할 수 있다. 따라서, 트랜스컨덕턴스 소자들(421, 423)은 출력 전압(V_outn, V_outp)을 설계 상 운용 범위 내에 형성시킬 수 있다.

제2 증폭 회로(400)는 미러된 전류에 기초하여 출력 전압(V_outn, V_outp)을 생성할 수 있다. 미러된 전류 중 적어도 일부는 부하 소자(Ro)에 인가될 수 있다. 전압 측정 모드에서 트랜스컨덕턴스 소자들(421, 423)로 인해 부하 소자(Ro)에 흐르는 전류 및 도 3의 부하 소자(Ri)에 흐르는 전류 사이에는 미러링 비율(α)만큼의 배율이 형성될 수 있다. 다시 말해, 전압 측정 모드에서 부하 소자(Ri)에 흐르는 전류가 부하 소자(Ro)에 미러링된 것으로 볼 수 있다. 따라서, 전압 측정 모드에서 출력 전압(V_outn, V_outp)은 미러링 비율(α), 및 부하 소자(Ri)의 값 및 부하 소자(Ro)의 값 사이의 비에 기초하여 결정될 수 있다. 전술된 것처럼, 전류 측정 모드에서 부하 소자(Ri)는 출력 전압(V_outn, V_outp)에 영향을 주지 않을 수 있다. 따라서, 전류 측정 모드에서 출력 전압(V_outn, V_outp)은 미러링 비율(α), 및 부하 소자(Ro)의 값에 기초하여 결정될 수 있다.

도 2 내지 도 4를 통해 설명된 것처럼, 증폭기는 전압 측정 모드에서 전압 입력을 증폭하여 출력 전압을 생성할 수 있고, 전류 측정 모드에서 전류 입력을 증폭하여 출력 전압을 생성할 수 있다. 일 실시예에 따르면, 증폭기는 시 분할로 전압 입력 및 전류 입력을 교대로 증폭할 수 있다. 증폭기는 혼합 측정 모드에서 이와 같은 동작을 수행할 수 있다. 아래에서는 도 5 내지 도 10을 통해 전압 입력 및 전류 입력을 동시에 측정하기 위한 증폭기의 동작에 관해 설명한다.

도 5는 다른 실시예에 따른 증폭기를 나타내는 블록도이다. 도 5를 참조하면, 증폭기(500)는 입력 선택부(510), 제1 증폭 회로(520), 제2 증폭 회로(530) 및 아날로그 디지털 컨버터(analog digital converter; ADC, 540)를 포함할 수 있다.

입력 선택부(510), 제1 증폭 회로(520) 및 ADC(540)는 각각 제어 신호에 기초하여 동작할 수 있다. 입력 선택부(510)는 입력 전압 선택부 및 입력 전류 선택부를 포함할 수 있다. 아래에서 입력 전압 선택부에 입력되는 제어 신호는 제1 제어 신호로 지칭될 수 있고, 입력 전류 선택부에 입력되는 제어 신호는 제2 제어 신호로 지칭될 수 있고, ADC(540)에 입력되는 제어 신호는 제3 제어 신호로 지칭될 수 있다.

입력 선택부(510)는 제1 시간 구간에서 전압 입력을 선택하고, 제2 시간 구간에서 전류 입력을 선택할 수 있다. 이 때, 제1 시간 구간 및 제2 시간 구간은 서로 겹치지 않을 수 있다. 제1 시간 구간은 제1 제어 신호의 제1 레벨이 유지되는 구간을 나타낼 수 있고, 제2 시간 구간은 제2 제어 신호의 제1 레벨이 유지되는 구간을 나타낼 수 있다. 여기서, 제1 레벨은 논리 하이에 대응될 수 있다. 증폭기(500)에 제공되는 제어 신호에 관해서는 추후 도 7을 참조하여 상세히 설명한다.

입력 선택부(510)의 동작에 기초하여, 제1 증폭 회로(520)에는 전압 입력 및 전류 입력이 교대로 인가될 수 있다. 제2 증폭 회로(530)는 제1 증폭 회로에 흐르는 전류를 미러링하여 출력 전압을 생성할 수 있다. 따라서, 제2 증폭 회로(530)는 전압 입력에 대응하는 출력 전압 및 전류 입력에 대응하는 출력 전압을 교대로 생성할 수 있다. 제1 증폭 회로(520)는 전류 차단부를 포함할 수 있고, 전류 차단부에는 제1 제어 신호가 제공될 수 있다. 따라서, 전류 입력에 대응하는 출력 전압에서 제1 증폭 회로(520) 내 부하 소자에 의한 잡음이 제거될 수 있다.

ADC(540)는 제2 증폭 회로(530)에서 출력된 출력 전압에 기초하여 디지털 출력을 생성할 수 있다. ADC(540)는 제1 시간 구간 내의 제1 시점에 전압 입력에 대응하는 출력 전압에 기초하여 제1 디지털 출력을 생성하고, 제2 시간 구간 내의 제2 시점에 전류 입력에 대응하는 출력 전압에 기초하여 제2 디지털 출력을 생성할 수 있다. 따라서, 디지털 출력은 전압 입력에 대응하는 제1 성분과 전류 입력에 대응하는 제2 성분을 포함할 수 있다. 디지털 출력에서 제1 성분과 제2 성분을 추출하여 전압 입력의 증폭 값과 전류 입력의 증폭 값이 복원될 수 있다.

그 밖에, 입력 선택부(510), 제1 증폭 회로(520) 및 제2 증폭 회로(530)에 관해서는 도 2를 통해 설명된 사항이 적용될 수 있다.

도 6은 다른 실시예에 따른 증폭기를 나타내는 회로도이다. 도 6을 참조하면, 전압 입력 선택부(610), 전류 입력 선택부(620), 제1 증폭 회로(630), 제2 증폭 회로(640) 및 ADC(650)가 도시되어 있다.

전압 입력 선택부(610)는 제어 신호(φ_in1)에 기초하여 전압 입력(V_mp, V_mn) 및 참조 전압(Vref) 중 어느 하나를 선택할 수 있다. 전압 입력 선택부(610)의 동작에 따라 제1 증폭 회로(630)에 전압 입력(V_inp, V_inn)이 인가될 수 있다. 전류 입력 선택부(620)는 제어 신호(φ_in2)에 기초하여 개방되거나 전류 입력(I_mp, I_mn)을 선택할 수 있다. 전류 입력 선택부(620)의 동작에 따라 제1 증폭 회로(630)에 전류 입력(I_inp, I_inn)가 공급될 수 있다.

제어 신호(φ_in1)의 제1 레벨 및 제어 신호(φ_in2)는 제1 레벨은 서로 겹치지 않을 수 있다. 제어 신호(φ_in1)는 전압 측정 모드에서 제1 레벨로 설정될 수 있고, 제어 신호(φ_in2)는 전류 측정 모드에서 제1 레벨로 설정될 수 있다. 따라서, 제1 증폭 회로(630)에는 전압 입력(V_mp, V_mn) 및 전류 입력(I_mp, I_mn)이 교대로 인가될 수 있다. 전류 차단부(635)는 제어 신호(φ_in1)에 기초하여 전압 측정 모드에서 단락되고 전류 측정 모드에서 개방될 수 있다.

제2 증폭 회로(640)는 전압(V_TC_op, V_TC_on)에 기초하여 트랜스컨덕턴스 소자들(M_TOP_p, M_TOP_n)에 의해 생성되는 전류를 미러링할 수 있고, 미러된 전류에 기초하여 출력 전압(V_outp, V_outn)을 생성할 수 있다. 따라서, 제2 증폭 회로(640)는 제어 신호(φ_in1)가 제1 레벨일 때 전압 입력(V_mp, V_mn)에 대응하는 출력 전압(V_outp, V_outn)을 생성할 수 있고, 제어 신호(φ_in2)가 제1 레벨일 때 전류 입력(I_mp, I_mn)에 대응하는 출력 전압(V_outp, V_outn)을 생성할 수 있다.

ADC(650)는 제어 신호(f_ADC)에 기초하여 출력 전압(V_outp, V_outn)에 대응하는 디지털 출력(ADC_OUT)을 생성할 수 있다. 따라서, 디지털 출력(ADC_OUT)은 전압 입력(V_mp, V_mn)에 대응하는 제1 성분과 전류 입력(I_mp, I_mn)에 대응하는 제2 성분을 포함할 수 있고, 디지털 출력(ADC_OUT)에서 제1 성분과 제2 성분을 추출하여 전압 입력(V_mp, V_mn)의 증폭 값과 전류 입력(I_mp, I_mn)의 증폭 값이 복원될 수 있다.

그 밖에, 전압 입력 선택부(610), 전류 입력 선택부(620), 제1 증폭 회로(630), 제2 증폭 회로(640)에 관해서는 도 3 및 도 4를 통해 설명된 사항이 적용될 수 있다.

도 7은 다른 실시예에 따른 증폭기의 제어 신호를 나타내는 타이밍도이다. 도 7을 참조하면, 제어 신호(φ_in1), 제어 신호(φ_in2) 및 제어 신호(f_ADC) 각각의 파형이 도시되어 있다.

도 5를 통해 설명된 제1 시간 구간은 제어 신호(φ_in1)의 레벨이 논리 하이인 구간에 대응될 수 있고, 도 5를 통해 설명된 제2 시간 구간은 제어 신호(φ_in2)의 레벨이 논리 하이인 구간에 대응될 수 있다. 제1 시간 구간 및 제2 시간 구간은 서로 겹치지 않을 수 있다. 다시 말해, 시간(T_no)는 0보다 클 수 있다. 도 5를 통해 설명된 제1 시점은 제1 시간 구간 내 제어 신호(f_ADC)의 상승 에지(rising edge)에 대응될 수 있고, 도 5를 통해 설명된 제2 시점은 제2 시간 구간 내 제어 신호(f_ADC)의 상승 에지에 대응될 수 있다.

제어 신호(φ_in1) 및 제어 신호(φ_in2)에 기초하여, 제1 시간 구간에 전압 입력에 대응하는 출력 전압이 ADC로 공급될 수 있다. ADC는 제1 시점에 전압 입력에 대응하는 제1 디지털 신호를 생성할 수 있다. 또한, 제어 신호(φ_in1) 및 제어 신호(φ_in2)에 기초하여, 제2 시간 구간에 전류 입력에 대응하는 출력 전압이 ADC로 공급될 수 있다. ADC는 제2 시점에 전류 입력에 대응하는 제2 디지털 신호를 생성할 수 있다. 따라서, ADC의 디지털 출력에 기초하여 전압 입력에 대응하는 증폭 값과 전류 입력에 대응하는 증폭 값이 복원될 수 있다.

도 8은 또 다른 실시예에 따른 증폭기를 나타내는 블록도이다. 도 8을 참조하면, 증폭기(800)는 입력 선택부(810), 제1 증폭 회로(820), 제1 서브 증폭 회로(831), 제2 서브 증폭 회로(833), 제1 샘플 앤드 홀드 회로(sample and hold circuit, 841) 및 제2 샘플 앤드 홀드 회로(843)를 포함할 수 있다. 제1 서브 증폭 회로(831) 및 제2 서브 증폭 회로(833)는 제2 증폭 회로를 구성할 수 있다.

입력 선택부(810), 제1 증폭 회로(820), 제1 샘플 앤드 홀드 회로(841) 및 제2 샘플 앤드 홀드 회로(843)는 각각 제어 신호에 기초하여 동작할 수 있다. 입력 선택부(810)는 입력 전압 선택부 및 입력 전류 선택부를 포함할 수 있다. 아래에서 입력 전압 선택부에 입력되는 제어 신호는 제1 제어 신호로 지칭될 수 있고, 입력 전류 선택부에 입력되는 제어 신호는 제2 제어 신호로 지칭될 수 있고, 제1 샘플 앤드 홀드 회로(841)에 입력되는 제어 신호는 제3 제어 신호로 지칭될 수 있고, 제2 샘플 앤드 홀드 회로(841)에 입력되는 제어 신호는 제4 제어 신호로 지칭될 수 있다.

입력 선택부(810)는 제1 시간 구간에서 전압 입력을 선택하고, 제2 시간 구간에서 전류 입력을 선택할 수 있다. 제1 시간 구간 및 제2 시간 구간에는 도 5 내지 도 7을 통해 설명된 사항이 적용될 수 있다.

입력 선택부(810)의 동작에 기초하여, 제1 증폭 회로(820)에는 전압 입력 및 전류 입력이 교대로 인가될 수 있다. 제1 서브 증폭 회로(831)는 전압 입력에 기초하여 출력 전압을 생성할 수 있고, 제2 서브 증폭 회로(833)는 전류 입력에 기초하여 출력 전압을 생성할 수 있다. 구체적으로, 제1 서브 증폭 회로(831)는 전압 입력에 대응하여 제1 증폭 회로(820)에 흐르는 전류를 미러링하여 출력 전압을 생성할 수 있고, 제2 서브 증폭 회로(831)는 전압 입력에 대응하여 제1 증폭 회로(820)에 흐르는 전류를 미러링하여 출력 전압을 생성할 수 있다. 제1 증폭 회로(820)는 전류 차단부를 포함할 수 있고, 전류 차단부에는 제1 제어 신호가 제공될 수 있다. 따라서, 전류 입력에 대응하는 출력 전압에서 제1 증폭 회로(820) 내 부하 소자에 의한 잡음이 제거될 수 있다.

제1 샘플 앤드 홀드 회로(841)는 제1 서브 증폭 회로(831)에서 출력된 출력 전압을 제3 시간 구간에서 샘플 앤드 홀드할 수 있다. 제2 샘플 앤드 홀드 회로(843)는 제2 서브 증폭 회로(833)에서 출력된 출력 전압을 제4 시간 구간에서 샘플 앤드 홀드할 수 있다. 이 때, 제3 시간 구간은 제1 시간 구간에 포함되며, 제4 시간 구간은 제2 시간 구간에 포함될 수 있다. 그 밖에, 증폭기(800)에 제공되는 제어 신호에 관해서는 추후 도 10을 참조하여 상세히 설명한다.

제1 서브 증폭 회로(831)의 출력 전압은 전압 입력에 기초하여 생성되므로, 제1 샘플 앤드 홀드 회로(841)의 제1 출력 전압은 전압 입력에 대응될 수 있다. 또한, 제2 서브 증폭 회로(833)의 출력 전압은 전류 입력에 기초하여 생성되므로, 제2 샘플 앤드 홀드 회로(843)의 제2 출력 전압은 전류 입력에 대응될 수 있다. 따라서, 제1 출력 전압 및 제2 출력 전압에 기초하여 전압 입력의 증폭 값과 전류 입력의 증폭 값이 결정될 수 있다.

그 밖에, 입력 선택부(810), 제1 증폭 회로(820) 및 제1 서브 증폭 회로(831) 및 제2 서브 증폭 회로(833)에 관해서는 도 2를 통해 설명된 사항이 적용될 수 있다.

도 9는 또 다른 실시예에 따른 증폭기를 나타내는 회로도이다. 도 9를 참조하면, 전압 입력 선택부(910), 전류 입력 선택부(920), 제1 증폭 회로(930), 제1 서브 증폭 회로(941), 제2 서브 증폭 회로(943), 제1 샘플 앤드 홀드 회로(951), 제2 샘플 앤드 홀드 회로(953), 증폭기(961), 증폭기(963), 저역 통과 필터(971) 및 저역 통과 필터(973)가 도시되어 있다. 제1 증폭 회로(930)는 전류 차단부(935)를 포함할 수 있다.

전압 입력 선택부(910)는 제어 신호(φ_in1)에 기초하여 전압 입력(V_mp, V_mn) 및 참조 전압(Vref) 중 어느 하나를 선택할 수 있다. 전류 입력 선택부(920)는 제어 신호(φ_in2)에 기초하여 개방되거나 전류 입력(I_mp, I_mn)을 선택할 수 있다. 전류 차단부(935)는 제어 신호(φ_in1)에 기초하여 전압 측정 모드에서 단락되고 전류 측정 모드에서 개방될 수 있다. 그 밖에, 전압 입력 선택부(910), 전류 입력 선택부(920), 제1 증폭 회로(930)에는 도 6을 통해 설명된 사항이 적용될 수 있으며, 보다 상세한 설명은 생략한다.

제1 서브 증폭 회로(941)는 전압(V_TC_op, V_TC_on)에 기초하여 트랜스컨덕턴스 소자들(M_TOP_p, M_TOP_n)에 의해 생성되는 전류를 미러링할 수 있고, 미러된 전류에 기초하여 출력 전압(V_outp, V_outn)을 생성할 수 있다. 따라서, 제1 서브 증폭 회로(941)는 제어 신호(φ_in1)가 제1 레벨일 때 전압 입력(V_mp, V_mn)에 대응하는 출력 전압(V_outp, V_outn)을 생성할 수 있다. 도 9에 전압 입력(V_mp, V_mn)에 대응하는 출력 전압(V_outp, V_outn)은 전압(V_TI1_op, V_TI1_on)으로 도시되어 있다.

제1 샘플 앤드 홀드 회로(951)는 스위칭 소자(SW_SH1p), 스위칭 소자(SW_SH1n), 용량성 소자(C_SH1p) 및 용량성 소자(C_SH1n)를 포함할 수 있다. 스위칭 소자(SW_SH1p) 및 스위칭 소자(SW_SH1n)는 제어 신호(φ_SH1)에 기초하여 전압(V_TI1_op, V_TI1_on)을 용량성 소자(C_SH1p) 및 용량성 소자(C_SH1n)에 인가할 수 있다. 예를 들어, 제어 신호(φ_SH1)가 제1 레벨일 때 용량성 소자(C_SH1p) 및 용량성 소자(C_SH1n)는 전압(V_TI1_op, V_TI1_on)으로 충전될 수 있다. 제1 샘플 앤드 홀드 회로(951)는 용량성 소자(C_SH1p) 및 용량성 소자(C_SH1n)에 충전된 전하에 기초하여 전압(V_SH1_op, V_SH1_on)을 출력할 수 있다.

증폭기(961)는 전압(V_SH1_op, V_SH1_on)을 전압(V_amp21_op, V_amp21_on)으로 증폭할 수 있고, 저역 통과 필터(971)는 전압(V_amp21_op, V_amp21_on)을 필터링하여 전압(V_LPF1_op, V_LPF1_on)을 출력할 수 있다. 전압(V_LPF1_op, V_LPF1_on)에 기초하여 전압 입력(V_mp, V_mn)의 증폭 값이 결정될 수 있다. 실시예에 따라 증폭기(961) 및 저역 통과 필터(971)는 생략될 수 있고, 이 경우 전압(V_SH1_op, V_SH1_on)에 기초하여 전압 입력(V_mp, V_mn)의 증폭 값이 결정될 수 있다.

제2 서브 증폭 회로(943)는 제어 신호(φ_in2)가 제1 레벨일 때 전류 입력(I_mp, I_mn)에 대응하는 출력 전압(V_outp, V_outn)을 생성할 수 있다. 도 9에 전류 입력(I_mp, I_mn)에 대응하는 출력 전압(V_outp, V_outn)은 전압(V_TI2_op, V_TI2_on)으로 도시되어 있다.

제2 샘플 앤드 홀드 회로(953)는 스위칭 소자(SW_SH2p), 스위칭 소자(SW_SH2n), 용량성 소자(C_SH2p) 및 용량성 소자(C_SH2n)를 포함할 수 있다. 스위칭 소자(SW_SH2p) 및 스위칭 소자(SW_SH2n)는 제어 신호(φ_SH2)에 기초하여 전압(V_TI2_op, V_TI2_on)을 용량성 소자(C_SH2p) 및 용량성 소자(C_SH2n)에 인가할 수 있다. 예를 들어, 제어 신호(φ_SH2)가 제1 레벨일 때 용량성 소자(C_SH2p) 및 용량성 소자(C_SH2n)는 전압(V_TI2_op, V_TI2_on)으로 충전될 수 있다. 제2 샘플 앤드 홀드 회로(953)는 용량성 소자(C_SH2p) 및 용량성 소자(C_SH2n)에 충전된 전하에 기초하여 전압(V_SH2_op, V_SH2_on)을 출력할 수 있다.

증폭기(963)는 전압(V_SH2_op, V_SH2_on)을 전압(V_amp22_op, V_amp22_on)으로 증폭할 수 있고, 저역 통과 필터(973)는 전압(V_amp22_op, V_amp22_on)을 필터링하여 전압(V_LPF2_op, V_LPF2_on)을 출력할 수 있다. 전압(V_LPF2_op, V_LPF2_on)에 기초하여 전류 입력(I_mp, I_mn)의 증폭 값이 결정될 수 있다. 실시예에 따라 증폭기(963) 및 저역 통과 필터(973)는 생략될 수 있고, 이 경우 전압(V_SH2_op, V_SH2_on)에 기초하여 전류 입력(I_mp, I_mn)의 증폭 값이 결정될 수 있다.

도 10은 또 다른 실시예에 따른 증폭기의 제어 신호를 나타내는 타이밍도이다. 도 10을 참조하면, 제어 신호(φ_in1), 제어 신호(φ_SH1), 제어 신호(φ_in2), 및 제어 신호(φ_SH2) 각각의 파형이 도시되어 있다.

도 8을 통해 설명된 제1 시간 구간은 제어 신호(φ_in1)의 레벨이 논리 하이인 구간에 대응될 수 있고, 도8을 통해 설명된 제2 시간 구간은 제어 신호(φ_in2)의 레벨이 논리 하이인 구간에 대응될 수 있다. 제1 시간 구간 및 제2 시간 구간은 서로 겹치지 않을 수 있다. 다시 말해, 시간(T_no)는 0보다 클 수 있다. 도 8을 통해 설명된 제3 시간 구간은 제어 신호(φ_ SH1)의 레벨이 논리 하이인 구간에 대응될 수 있고, 도 8을 통해 설명된 제4 시간 구간은 제어 신호(φ_ SH2)의 레벨이 논리 하이인 구간에 대응될 수 있다. 제3 시간 구간은 제1 시간 구간에 포함되고, 제4 시간 구간은 제2 시간 구간에 포함될 수 있다. 다시 말해, 시간(T_rd1, T_fd1, T_rd2, T_fd2)은 0보다 클 수 있다.

제어 신호(φ_in1) 및 제어 신호(φ_in2)에 기초하여, 제1 시간 구간에 전압 입력에 대응하는 출력 전압이 제1 샘플 앤드 홀드 회로로 공급될 수 있다. 제1 샘플 앤드 홀드 회로는 제어 신호(φ_ SH1)에 기초하여 제3 시간 구간에 전압 입력에 대응하는 출력 신호를 생성할 수 있다. 또한, 제어 신호(φ_in1) 및 제어 신호(φ_in2)에 기초하여, 제2 시간 구간에 전류 입력에 대응하는 출력 전압이 제2 샘플 앤드 홀드 회로로 공급될 수 있다. 제2 샘플 앤드 홀드 회로는 제어 신호(φ_ SH2)에 기초하여 제4 시간 구간에 전류 입력에 대응하는 출력 신호를 생성할 수 있다. 따라서, 제1 샘플 앤드 홀드 회로의 출력 신호에 기초하여 전압 입력에 대응하는 증폭 값이 결정될 수 있고, 제2 샘플 앤드 홀드 회로의 출력 신호에 기초하여 전류 입력에 대응하는 증폭 값이 복원될 수 있다.

도 11 및 도 12는 일 실시예에 따른 노이즈 제거 성능을 나타내는 그래프이다. 도 11 및 도 12에는 제1 증폭 회로 내의 부하 소자에 흐르는 전류를 차단하는 전류 차단부가 적용된 제1 실시예에 대응하는 파형(1110, 1210) 및 전류 차단부가 적용되지 않은 제2 실시예에 대응하는 파형(1120, 1220)이 도시되어 있다. 도 11 및 도 12를 참조하면, 파형(1120, 1220)에 비해 파형(1110, 1210)에 노이즈가 적게 포함되어 있는 것을 확인할 수 있다.

도 13은 일 실시예에 따른 증폭 방법을 나타내는 동작 흐름도이다. 도 13을 참조하면, 단계(1310)에서 증폭기는 측정 모드에 기초하여 전압 입력 및 전류 입력 중 어느 하나를 선택한다. 단계(1320)에서 증폭기는 측정 모드가 전압 측정 모드인지 결정한다. 측정 모드가 전압 측정 모드인 경우 단계(1330)이 수행되고, 측정 모드가 전류 측정 모드인 경우 단계(1340)이 수행된다. 단계(1340)에서 증폭기는 전류 입력을 인가하고, 전압 입력이 인가되는 부하 소자에 흐르는 전류를 차단한다. 단계(1330)에서 증폭기는 전압 입력을 부하 소자에 인가한다. 단계(1350)에서 증폭기는 전압 입력 및 전류 입력 중 어느 하나에 대응하여 미러된 전류에 기초하여 출력 전압을 생성한다. 그 밖에, 증폭 방법에 관해서는 전술된 사항이 적용될 수 있으며, 보다 상세한 설명은 생략한다.

이상에서 설명된 실시예들은 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치, 방법 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(Arithmetic Logic Unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(Field Programmable Gate Array), PLU(Programmable Logic Unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.

실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.

이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.

Claims

전압 측정 모드 및 전류 측정 모드를 포함하는 측정 모드에 기초하여 전압 입력 및 전류 입력 중 어느 하나를 선택하는 입력 선택부;
제1 부하 소자를 포함하고, 상기 제1 부하 소자에 연결된 전류 차단부를 이용하여, 상기 전압 측정 모드에서 상기 전압 입력에 대응하는 전압을 상기 제1 부하 소자에 인가하고, 상기 전류 측정 모드에서 상기 제1 부하 소자에 흐르는 전류가 차단된 상태로 상기 전류 입력을 인가 받는 제1 증폭 회로; 및
상기 전압 입력 및 상기 전류 입력 중 어느 하나에 대응하여 상기 제1 증폭 회로에 흐르는 전류를 미러링하고, 상기 미러된 전류(mirrored current)에 기초하여 출력 전압을 생성하는 제2 증폭 회로
를 포함하는, 증폭기.
제1항에 있어서,
상기 전류 차단부는 상기 전압 측정 모드에서 단락되고 상기 전류 측정 모드에서 개방되는, 증폭기.
제1항에 있어서,
상기 전류 측정 모드에서 상기 제1 부하 소자에 흐르는 전류가 차단됨에 대응하여, 상기 전류 측정 모드에서 상기 제1 부하 소자에 인가되는 전압에 의해 발생하는 상기 출력 전압 내 잡음이 제거되는, 증폭기.
제1항에 있어서,
상기 입력 선택부는
상기 전압 측정 모드에서 상기 전압 입력을 선택하고, 상기 전류 측정 모드에서 미리 설정된 참조 전압을 선택하는 전압 입력 선택부; 및
상기 전압 측정 모드에서 개방되고, 상기 전류 측정 모드에서 상기 전류 입력을 선택하는 전류 입력 선택부
를 포함하는, 증폭기.
제1항에 있어서,
상기 제1 증폭 회로는 상기 입력 선택부 및 상기 제1 부하 소자에 연결된 트랜스컨덕턴스 소자(transconductance element)를 더 포함하는, 증폭기.
제5항에 있어서,
상기 트랜스컨덕턴스 소자는 상기 전압 측정 모드에서 상기 전압 입력에 대응하는 전류를 생성하고,
상기 생성된 상기 전압 입력에 대응하는 전류에 기초하여 상기 제1 부하 소자에 상기 전압 입력에 대응하는 전압이 인가되는,
증폭기.
제1항에 있어서,
상기 제2 증폭 회로는 상기 미러된 전류의 적어도 일부가 인가되는 제2 부하 소자를 포함하고,
상기 전압 측정 모드에서 상기 출력 전압은 상기 미러된 전류의 미러링 비율, 및 상기 제1 부하 소자의 값 및 상기 제2 부하 소자의 값 사이의 비에 기초하여 결정되고,
상기 전류 측정 모드에서 상기 출력 전압은 상기 미러된 전류의 미러링 비율, 및 상기 제2 부하 소자의 값에 기초하여 결정되는,
증폭기.
제1항에 있어서,
상기 전압 입력은 심전도 신호에 대응하고, 상기 전류 입력은 맥파 신호에 대응하는, 증폭기.
제1항에 있어서,
상기 입력 선택부는 제1 시간 구간에서 상기 전압 입력을 선택하고, 제2 시간 구간에서 상기 전류 입력을 선택하고, 상기 제1 시간 구간 및 상기 제2 시간 구간은 서로 겹치지 않는, 증폭기.
제9항에 있어서,
상기 제1 시간 구간 내의 제1 시점에 상기 전압 입력에 대응하는 상기 출력 전압에 기초하여 제1 디지털 출력을 생성하고, 상기 제2 시간 구간 내의 제2 시점에 상기 전류 입력에 대응하는 상기 출력 전압에 기초하여 제2 디지털 출력을 생성하는 아날로그 디지털 변환기를 더 포함하는,
증폭기.
제9항에 있어서,
상기 제2 증폭 회로는
상기 전압 입력에 기초하여 상기 출력 전압을 출력하는 제1 서브 증폭 회로; 및
상기 전류 입력에 기초하여 상기 출력 전압을 출력하는 제2 서브 증폭 회로
를 포함하는, 증폭기.
제11항에 있어서,
상기 제1 서브 증폭 회로에서 출력된 상기 출력 전압을 제3 시간 구간에서 샘플 앤드 홀드하는 제1 샘플 앤드 홀드 회로; 및
상기 제2 서브 증폭 회로에서 출력된 상기 출력 전압을 제4 시간 구간에서 샘플 앤드 홀드하는 제2 샘플 앤드 홀드 회로
를 더 포함하고,
상기 제3 시간 구간은 상기 제1 시간 구간에 포함되고, 상기 제4 시간 구간은 상기 제2 시간 구간에 포함되는,
증폭기.
전압 측정 모드 및 전류 측정 모드를 포함하는 측정 모드에 기초하여 전압 입력 및 전류 입력 중 어느 하나를 선택하는 단계;
상기 전압 입력이 인가되는 부하 소자에 연결된 전류 차단부를 이용하여, 상기 전압 입력 및 상기 전류 입력의 인가, 및 상기 부하 소자에 흐르는 전류의 차단을 제어하는 단계; 및
상기 전압 입력 및 상기 전류 입력 중 어느 하나에 대응하여 미러된 전류(mirrored current)에 기초하여 출력 전압을 생성하는 단계
를 포함하는, 증폭 방법.
제13항에 있어서,
상기 전압 입력이 선택된 경우, 상기 제어하는 단계는
상기 전압 입력을 상기 부하 소자에 인가하는 단계; 및
상기 전류 입력을 차단하는 단계
를 포함하는, 증폭 방법.
제13항에 있어서,
상기 전류 입력이 선택된 경우, 상기 제어하는 단계는
상기 전압 입력, 및 상기 부하 소자에 흐르는 전류를 차단하는 단계; 및
상기 전류 입력을 인가 받는 단계
를 포함하는, 증폭 방법.
제13항에 있어서,
상기 전류 측정 모드에서 상기 부하 소자에 흐르는 전류가 차단됨에 대응하여, 상기 부하 소자에 인가되는 전압에 의해 발생하는 상기 출력 전압 내 잡음이 제거되는, 증폭 방법.
제13항에 있어서,
상기 선택하는 단계는
제1 시간 구간에서 상기 전압 입력을 선택하는 단계; 및
제2 시간 구간에서 상기 전류 입력을 선택하는 단계
를 포함하고,
상기 제1 시간 구간 및 상기 제2 시간 구간은 서로 겹치지 않는,
증폭 방법.
제17항에 있어서,
상기 출력 전압을 생성하는 단계는
상기 제1 시간 구간 내의 제1 시점에 상기 전압 입력에 대응하는 상기 출력 전압에 기초하여 제1 디지털 출력을 생성하는 단계; 및
상기 제2 시간 구간 내의 제2 시점에 상기 전류 입력에 대응하는 상기 출력 전압에 기초하여 제2 디지털 출력을 생성하는 단계
를 포함하는, 증폭 방법.
제17항에 있어서,
상기 전압 입력에 기초하여 출력된 상기 출력 전압을 제3 시간 구간에서 샘플 앤드 홀드하는 단계; 및
상기 전류 입력에 기초하여 출력된 상기 출력 전압을 제4 시간 구간에서 샘플 앤드 홀드하는 단계
를 더 포함하고,
상기 제3 시간 구간은 상기 제1 시간 구간에 포함되고, 상기 제4 시간 구간은 상기 제2 시간 구간에 포함되는,
증폭 방법.
전압 측정 모드 및 전류 측정 모드 중 어느 하나에 대응하는 제어 신호를 출력하는 컨트롤러; 및
상기 제어 신호에 기초하여 전압 입력 및 전류 입력 중 어느 하나를 선택하고, 상기 전압 입력이 인가되는 부하 소자에 연결된 전류 차단부를 이용하여, 상기 전압 입력 및 상기 전류 입력의 인가, 및 상기 부하 소자에 흐르는 전류의 차단을 제어하고, 상기 전압 입력 및 상기 전류 입력 중 어느 하나에 대응하여 미러된 전류(mirrored current)에 기초하여 출력 전압을 생성하는 증폭기
를 포함하는 신호 처리 장치.