KR102461388B1 - 게이트 구동부 및 이를 이용한 표시장치 - Google Patents

게이트 구동부 및 이를 이용한 표시장치 Download PDF

Info

Publication number
KR102461388B1
KR102461388B1 KR1020150191823A KR20150191823A KR102461388B1 KR 102461388 B1 KR102461388 B1 KR 102461388B1 KR 1020150191823 A KR1020150191823 A KR 1020150191823A KR 20150191823 A KR20150191823 A KR 20150191823A KR 102461388 B1 KR102461388 B1 KR 102461388B1
Authority
KR
South Korea
Prior art keywords
gate
clock signal
switch
response
signal
Prior art date
Application number
KR1020150191823A
Other languages
English (en)
Other versions
KR20170081088A (ko
Inventor
장원용
장훈
한재원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150191823A priority Critical patent/KR102461388B1/ko
Publication of KR20170081088A publication Critical patent/KR20170081088A/ko
Application granted granted Critical
Publication of KR102461388B1 publication Critical patent/KR102461388B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 게이트 구동부의 구동 안정성과 소비전류 절감 효과를 향상하고 더 나아가 표시패널의 화면 품위를 향상하는 것이다. 이를 위해, 본 발명은 외부로부터 공급된 온 클록신호 및 오프 클록신호에 대응하여 클록신호 생성부로부터 출력되는 게이트 클록신호들의 라이징 에지와 폴링 에지 중 하나를 선택적으로 변조하는 게이트 펄스 변조부를 포함한다.

Description

게이트 구동부 및 이를 이용한 표시장치{Scan Driver and Display Device Using the same}
본 발명은 게이트 구동부 및 이를 이용한 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기전계발광표시장치(Organic Light Emitting Display: OLED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.
앞서 설명한 표시장치 중 일부 예컨대, 액정표시장치나 유기전계발광표시장치는 표시패널에 포함된 서브 픽셀들에 게이트신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있다.
위와 같은 표시장치는 복수의 서브 픽셀을 포함하는 표시패널과 표시패널을 구동하는 구동부가 포함된다. 구동부에는 표시패널에 게이트신호(또는 스캔신호)를 공급하는 게이트 구동부 및 표시패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다.
게이트 구동부는 집적회로 형태뿐만 아니라 박막 트랜지스터 공정과 함께 게이트인패널(Gate In Panel; GIP) 방식으로 표시패널에 형성되는 표시패널 내장형으로 이루어지기도 한다.
표시장치는 장치의 소비전류를 절감 및 개선하기 위하여, 게이트신호를 구성하는 게이트 전압의 레벨을 가변하는 GPM(Gate Pulse Modulation) 기능을 사용한다. 그런데 종래에 제안된 게이트 변조 방식은 클록신호의 위상이 많아질 경우 게이트 구동부의 구동 안정성과 소비전류 절감 효과가 저하되는바 이의 개선이 요구된다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명은 게이트 구동부의 구동 안정성과 소비전류 절감 효과를 향상하고 더 나아가 표시패널의 화면 품위를 향상하는 것이다.
상술한 과제 해결 수단으로 본 발명은 레벨 시프터 회로 및 시프트 레지스터 회로를 포함하는 게이트 구동부를 제공한다. 레벨 시프터 회로는 신호를 출력한다. 시프트 레지스터 회로는 레벨 시프터 회로로부터 출력된 신호를 기반으로 게이트신호를 시프트하여 출력하는 스테이지들로 이루어진다. 레벨 시프터 회로는 게이트하이전압과 게이트로우전압을 스위칭하며 게이트 클록신호들을 생성하는 클록신호 생성부와, 외부로부터 공급된 온 클록신호 및 오프 클록신호에 대응하여 클록신호 생성부로부터 출력되는 게이트 클록신호들의 라이징 에지와 폴링 에지 중 하나를 선택적으로 변조하는 게이트 펄스 변조부를 포함한다.
게이트 펄스 변조부는 게이트 클록신호들의 라이징 에지와 폴링 에지 중 하나를 선택적으로 변조하기 위해, 온 클록신호 및 오프 클록신호에 대응하여 턴온 또는 턴오프 동작하며 자신의 외부전압단자로 전류 패스를 형성하거나 차단하는 제1스위치 및 제2스위치를 포함할 수 있다.
삭제
게이트 펄스 변조부는 레벨 시프터 회로가 8상 이하의 게이트 클록신호를 형성할 경우, 게이트 클록신호의 라이징 에지 및 폴링 에지를 모두 사용하도록 제1스위치 및 제2스위치를 제어하고, 레벨 시프터 회로가 8상 이상의 게이트 클록신호를 형성할 경우, 게이트 클록신호의 라이징 에지 및 폴링 에지 중 하나만 사용하도록 제1스위치 및 제2스위치를 제어할 수 있다.
게이트 펄스 변조부는 외부 또는 내부로부터 공급된 게이트 펄스 제어신호에 대응하여 제1스위치 및 제2스위치 중 하나를 강제로 턴오프할 수 있다.
게이트 펄스 변조부는 온 클록신호의 폭과 오프 클록신호의 폭을 센싱하고 내부에 설정된 범위 내에 존재하면, 제1스위치 및 제2스위치 중 하나를 강제로 턴오프할 수 있다.
다른 측면에서 본 발명은 표시패널, 데이터 구동부 및 게이트 구동부를 포함하는 표시장치를 제공한다. 표시패널은 영상을 표시한다. 데이터 구동부는 표시패널에 데이터신호를 공급한다. 게이트 구동부는 표시패널에 게이트신호를 공급한다. 게이트 구동부는 레벨 시프터 회로와 레벨 시프터 회로로부터 출력된 신호를 기반으로 게이트신호를 시프트하여 출력하는 스테이지들로 이루어진 시프트 레지스터 회로를 포함한다. 레벨 시프터 회로는 게이트하이전압과 게이트로우전압을 스위칭하며 게이트 클록신호들을 생성하는 클록신호 생성부와, 외부로부터 공급된 온 클록신호 및 오프 클록신호에 대응하여 클록신호 생성부로부터 출력되는 게이트 클록신호들의 라이징 에지와 폴링 에지 중 하나를 선택적으로 변조한다.
게이트 펄스 변조부는 게이트 클록신호들의 라이징 에지와 폴링 에지 중 하나를 선택적으로 변조하기 위해, 온 클록신호 및 오프 클록신호에 대응하여 턴온 또는 턴오프 동작하며 자신의 외부전압단자로 전류 패스를 형성하거나 차단하는 제1스위치 및 제2스위치를 포함할 수 있다.
게이트 펄스 변조부는 레벨 시프터 회로가 8상 이하의 게이트 클록신호를 형성할 경우, 게이트 클록신호의 라이징 에지 및 폴링 에지를 모두 사용하도록 제1스위치 및 상기 제2스위치를 제어하고, 레벨 시프터 회로가 8상 이상의 게이트 클록신호를 형성할 경우, 게이트 클록신호의 라이징 에지 및 폴링 에지 중 하나만 사용하도록 제1스위치 및 제2스위치를 제어할 수 있다.
삭제
본 발명은 게이트 클록신호에 원치 않는 이상 파형이 발생하는 문제를 해소하여 게이트 구동부의 구동 안정성을 향상하고 소비전류 절감 효과를 향상하고 더 나아가 표시패널의 화면 품위를 향상할 수 있는 효과가 있다.
도 1은 표시장치의 개략적인 블록도.
도 2는 도 1에 도시된 서브 픽셀의 구성 예시도.
도 3은 본 발명의 제1실시예에 따른 레벨 시프터 회로의 개략적인 구성 예시도.
도 4는 도 3의 회로에 의한 게이트 펄스 변조의 일례를 나타낸 도면.
도 5는 실험예에 따른 레벨 시프터 회로의 클록신호 생성부를 개략적으로 나타낸 회로도.
도 6은 실험예의 문제점을 보여주는 파형도.
도 7은 본 발명의 제1실시예에 따른 레벨 시프터 회로의 클록신호 생성부를 개략적으로 나타낸 회로도.
도 8은 제1실시예의 개선점을 보여주는 파형도.
도 9는 본 발명의 제2실시예에 따른 레벨 시프터 회로의 개략적인 구성 예시도.
도 10은 본 발명의 제2실시예에 따른 레벨 시프터 회로의 클록신호 생성부를 개략적으로 나타낸 회로도.
도 11은 제2실시예의 개선점을 보여주는 파형도.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
본 발명에 따른 표시장치는 텔레비젼, 셋톱박스, 네비게이션, 영상 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈시어터 및 모바일폰 등으로 구현된다. 표시장치는 액정표시장치, 유기전계발광표시장치, 양자점표시장치, 전기영동표시장치, 플라즈마표시장치 등이 선택될 수 있으나 이에 한정되지 않는다.
이하에서 설명되는 트랜지스터는 게이트전극을 제외하고 타입에 따라 소오스전극과 드레인전극 또는 드레인전극과 소오스전극으로 명명될 수 있는바, 이를 한정하지 않기 위해 제1전극과 제2전극으로 설명한다.
도 1은 표시장치의 개략적인 블록도이고, 도 2는 도 1에 도시된 서브 픽셀의 구성 예시도이며, 도 3은 본 발명의 제1실시예에 따른 레벨 시프터 회로의 개략적인 구성 예시도이고, 도 4는 도 3의 회로에 의한 게이트 펄스 변조의 일례를 나타낸 도면이다.
도 1 및 도 2에 도시된 바와 같이, 표시장치에는 표시패널(100), 타이밍 제어부(110), 데이터 구동부(120), 레벨 시프터 회로(130) 및 게이트 구동부(130, 140A, 140B)가 포함된다.
표시패널(100)에는 상호 교차하는 데이터 라인들(DL) 및 게이트 라인들(GL)에 구분되어 연결된 서브 픽셀들이 포함된다. 표시패널(100)은 적어도 하나의 필름이나 기판 그리고 그 위에 형성된 서브 픽셀들을 수분이나 산소 등의 외기로부터 보호하기 위해 밀봉된다.
표시패널(100)은 서브 픽셀들이 형성되는 표시영역(AA)과 표시영역(AA)의 외측으로 각종 신호라인들이나 패드 등이 형성되는 비표시영역(LNA, RNA)을 포함한다. 표시패널(100)은 서브 픽셀(SP)의 구성 방식에 따라 액정층이나 유기 발광층을 포함하는 형태로 구현된다.
하나의 서브 픽셀(SP)에는 게이트 라인(GL1)과 데이터 라인(DL1)에 연결된 스위칭 트랜지스터(SW)와 스위칭 트랜지스터(SW)를 통해 공급된 게이트신호에 대응하여 공급된 데이터신호(DATA)에 대응하여 동작하는 픽셀회로(PC)가 포함된다. 서브 픽셀(SP)은 픽셀회로(PC)의 구성에 따라 액정층을 구동하거나 유기 발광층 등을 구동하기 위한 회로로 구현된다.
타이밍 제어부(110)는 영상보드에 연결된 LVDS 또는 TMDS 인터페이스 수신회로 등을 통해 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호, 도트 클럭 등의 타이밍신호를 입력받는다. 타이밍 제어부(110)는 입력된 타이밍신호를 기준으로 데이터 구동부(120)와 게이트 구동부(130, 140A, 140B)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다.
데이터 구동부(120)는 다수의 소스 드라이브 IC(Integrated Circuit)들을 포함한다. 소스 드라이브 IC들은 타이밍 제어부(110)로부터 데이터신호(DATA)와 소스 타이밍 제어신호(DDC)를 공급받는다. 소스 드라이브 IC들은 소스 타이밍 제어신호(DDC)에 응답하여 데이터신호(DATA)를 디지털신호에서 아날로그신호로 변환하고, 이를 표시패널(100)의 데이터 라인들(DL)을 통해 공급한다. 소스 드라이브 IC들은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정에 의해 표시패널(100)의 데이터 라인들(DL)에 접속된다.
게이트 구동부(130, 140A, 140B)는 레벨 시프터 회로(130) 및 시프트 레지스터 회로(140A, 140B) 등을 포함한다. 시프트 레지스터 회로(140A, 140B)는 게이트인패널(Gate In Panel; 이하 GIP) 방식에 의해 표시패널(100)에 박막 트랜지스터 형태로 형성되거나 집적회로(IC) 형태로 형성되어 인쇄회로기판이나 연성회로기판 등에 실장된다. 이하, 게이트 구동부(140A, 140B)가 게이트인패널 방식으로 형성된 것을 일례로 설명한다.
시프트 레지스터 회로(140A, 140B)는 표시패널(100)의 좌측 및 우측 비표시영역(LNA, RNA)에 구분되어 형성된다. 시프트 레지스터 회로(140A, 140B)는 레벨 시프터 회로(130)로부터 출력된 신호 등(GCLK, VST)을 기반으로 게이트신호를 시프트하고 출력하는 스테이지들로 이루어진다. 시프트 레지스터 회로(140A, 140B)는 서브 픽셀들에 포함된 스위칭 트랜지스터들을 턴온 또는 턴오프할 수 있는 전압 레벨로 게이트신호를 마련한다.
도 1, 도 3 및 도 4에 도시된 바와 같이, 레벨 시프터 회로(130)는 전원 공급부(150)와 통합되거나 독립적인 IC로 구성될 수 있다. 이하에서는 설명의 편의를 위해 레벨 시프터 회로(130)가 독립적인 IC로 구성된 것을 일례로 설명한다.
레벨 시프터 회로(130)는 타이밍 제어부(110)의 제어하에 클록신호라인, 스타트신호라인 등을 통해 공급되는 게이트 클록신호 및 스타트신호(GCLK, VST) 등의 레벨을 시프팅한 후 시프트 레지스터 회로(140A, 140B)에 공급한다. 레벨 시프터 회로(130)는 전원 공급부(150)로부터 출력된 게이트하이전압(VGH)과 게이트로우전압(VGL)을 기반으로 게이트 클록신호(GCLK)를 생성 및 출력한다.
레벨 시프터 회로(130)는 제어 회로부(136), 게이트 펄스 변조부(135) 및 클록신호 생성부(138)를 포함한다.
제어 회로부(136)는 클록신호 생성부(138)를 제어한다. 제어 회로부(136)는 제어신호(TTC)를 기반으로 클록신호 생성부(138)를 제어한다. 클록신호 생성부(138)는 제어신호(TTC)에 대응하여 게이트하이전압(VGH)과 게이트로우전압(VGL)을 스위칭하며 게이트 클록신호들(GCLK1 ~ GCLKn)을 생성 및 출력한다.
게이트 펄스 변조부(135)는 타이밍 제어부(110)로부터 출력된 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)에 대응하여 클록신호 생성부(138)로부터 출력되는 게이트 클록신호들(GCLK1 ~ GCLKn)을 변조한다.
온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)는 로직로우 구간이 지속되다가 로직하이 구간이 간헐적으로 나타나는 형태의 클록신호 형태로 형성된다. 온 클록신호(ONCLK)와 오프 클록신호(OFFCLK)는 로직하이 구간이 중첩하지 않도록 생성된다. 그러나 클록신호의 위상이 많아질 경우 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)의 로직하이 구간 간의 간격은 점차 좁아질 수 있고 지연(RDLY) 저항 등에 의해 상호 중첩하는 구간이 발생할 수도 있다.
게이트 펄스 변조부(135)는 온 클록신호(ONCLK)에 대응하여 게이트 클록신호(GCLK)의 라이징 에지를 가변(GPMR)하고 오프 클록신호(OFFCLK)에 대응하여 게이트 클록신호(GCLK)의 폴링 에지를 가변(GPMF)한다.
게이트 구동부(130, 140A, 140B)는 게이트 클록신호(GCLK)의 라이징 에지 및 게이트 클록신호(GCLK)의 폴링 에지 중 하나 이상을 가변하는 방식으로 소비전류를 개선 및 절감한다.
그런데 게이트 구동부(130, 140A, 140B)는 게이트 클록신호의 위상이 늘어나면서 온 클록신호(ONCLK)와 오프 클록신호(OFFCLK) 간의 간격이 좁아지고 특정 구간에서 비정상적인 게이트 펄스의 변조가 일어나는 문제가 있어 이의 개선이 요구된다.
<실험예>
도 5는 실험예에 따른 레벨 시프터 회로의 클록신호 생성부를 개략적으로 나타낸 회로도이고, 도 6은 실험예의 문제점을 보여주는 파형도이다.
도 3 및 도 5에 도시된 바와 같이, 실험예의 클록신호 생성부(138)에는 제1H트랜지스터(TH1), 제2H트랜지스터(TH2), 제1L트랜지스터(TL1) 및 제2L트랜지스터(TL2)가 포함된다. 그리고 게이트 펄스 변조부(135)에는 제1스위치(SW1) 및 제2스위치(SW2)가 포함된다.
제1H트랜지스터(TH1) 및 제1L트랜지스터(TL1)는 제어 회로부(136)로부터 출력된 제어신호(TTC)에 응답하여 게이트하이전압(VGH)과 게이트로우전압(VGL)을 스위칭시키며 제A게이트 클록단자(GCLKA)를 통해 제A게이트 클록신호(GCLKA)를 출력한다.
제2H트랜지스터(TH2) 및 제2L트랜지스터(TL2)는 제어 회로부(136)로부터 출력된 제어신호(TTC)에 응답하여 게이트하이전압(VGH)과 게이트로우전압(VGL)을 스위칭시키며 제B게이트 클록단자(GCLKB)를 통해 제B게이트 클록신호(GCLKB)를 출력한다.
게이트 클록신호는 제A게이트 클록단자(GCLKA)를 통해 출력된 제A게이트 클록신호(GCLKA)와 제B게이트 클록단자(GCLKB)를 통해 출력된 제B게이트 클록신호(GCLKB)에 의해 로직하이와 로직로우 구간이 정의된다.
게이트 펄스 변조부(135)에는 제1스위치(SW1) 및 제2스위치(SW2)가 포함된다. 제1스위치(SW1)와 제2스위치(SW2)는 자신의 단자에 연결된 외부전압단자(RE)로 전류 패스를 형성(Path O)하거나 차단(Path X)한다. 이를 위해, 제1스위치(SW1)는 온 클록신호(ONCLK)의 하이에 대응하여 턴온 동작하고 온 클록신호(ONCLK)의 로우에 대응하여 턴오프 동작하고, 제2스위치(SW2)는 오프 클록신호(OFFCLK)의 하이에 대응하여 턴온 동작하고 온 클록신호(ONCLK)의 로우에 대응하여 턴오프 동작한다.
외부전압단자(RE)에는 게이트하이전압(VGH)과 게이트로우전압(VGL)의 사이의 외부전압(AVDD)이 수동소자 예컨대 다이오드(D1)(회로의 구성에 따라 다이오드 대신 저항기로 대체될 수도 있음)를 거쳐 인가된다. 제1스위치(SW1) 및 제2스위치(SW2)가 턴온/턴오프될 때마다 외부전압단자(RE)에 인가된 외부전압(AVDD)에 대응하여 제A게이트 클록신호(GCLKA)와 제B게이트 클록단자(GCLKB)의 전류(전압)은 방전된다.
게이트 펄스 변조부(135)는 온 클록신호(ONCLK)에 대응하여 게이트 클록신호(GCLK)의 라이징 에지를 가변(GPMR)(충전)하고 오프 클록신호(OFFCLK)에 대응하여 게이트 클록신호(GCLK)의 폴링 에지를 가변(GPMF)(방전)한다.
실험예의 게이트 펄스 변조부(135)는 게이트 클록신호(GCLK)의 라이징 에지와 게이트 클록신호(GCLK)의 폴링 에지를 모두 가변한다. 그리고 실험예의 게이트 펄스 변조부(135)는 게이트 펄스 변조의 활성화 또는 비활성화 여부에 관계없이 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)에 대응하여 제1스위치(SW1) 및 제2스위치(SW2)가 동작하도록 설정된다.
실험예는 4상이나 6상의 클록신호를 생성할 때에는 문제가 없었다. 하지만, 8상 이상의 클록신호를 형성할 경우, 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK) 간의 간격이 좁아짐에 따른 문제가 발생하였다.
일례로, 게이트 클록신호(GCLK)의 라이징 에지를 가변(GPMR)함과 더불어 게이트 클록신호(GCLK)의 폴링 에지를 가변(GPMF)하기 위한 옵션 사용시, 도 6과 같이 라이징 에지를 가변(GPMR)하는 구간과 폴링 에지를 가변(GPMF)하는 구간이 겹치게 되는 중첩 구간이 발생하였다.
그 결과, 실험예는 게이트 클록신호 간의 전류 패스(Current Path)가 비정상적으로 유기(GCLKA의 AB 참조)되면서 게이트 클록신호의 라이징 에지에 비정상적인 파형(GCLK Rising GPM Abnormal)을 형성하였다. 한편, 도 6에서 GPM Rising의 폭(width)은 On CLK Rising 시점부터 레벨 시프터의 내부에 마련된 RDLY 저항에 따른 폭(width)의 증가분에 의해 정의될 수 있다.
이상 실험예는 게이트 클록신호에 원치 않는 이상 파형이 발생할 경우 게이트 구동부의 구동 안정성이 저하됨은 물론 소비전류 절감 효과를 저하하고 더 나아가 표시패널의 화면 이상을 야기하는 것으로 나타났다.
삭제
<제1실시예>
도 7은 본 발명의 제1실시예에 따른 레벨 시프터 회로의 클록신호 생성부를 개략적으로 나타낸 회로도이고, 도 8은 제1실시예의 개선점을 보여주는 파형도이다.
도 3 및 도 7에 도시된 바와 같이, 제1실시예의 클록신호 생성부(138)에는 제1H트랜지스터(TH1), 제2H트랜지스터(TH2), 제1L트랜지스터(TL1) 및 제2L트랜지스터(TL2)가 포함된다. 그리고 제1실시예의 게이트 펄스 변조부(135)에는 제1스위치(SW1) 및 제2스위치(SW2)가 포함된다.
제1H트랜지스터(TH1) 및 제1L트랜지스터(TL1)는 제어 회로부(136)로부터 출력된 제어신호(TTC)에 응답하여 게이트하이전압(VGH)과 게이트로우전압(VGL)을 스위칭시키며 제A게이트 클록단자(GCLKA)를 통해 제A게이트 클록신호(GCLKA)를 출력한다.
제1H트랜지스터(TH1)는 제어 회로부(136)의 제어신호라인에 게이트전극이 연결되고 게이트하이전압라인에 제1전극이 연결되고 제A게이트 클록단자(GCLKA)에 제2전극이 연결된다. 제1L트랜지스터(TL1)는 제어 회로부(136)의 제어신호라인에 게이트전극이 연결되고 게이트로우전압라인에 제1전극이 연결되고 제A게이트 클록단자(GCLKA)에 제2전극이 연결된다.
제1H트랜지스터(TH1)가 턴온되면 제A게이트 클록단자(GCLKA)를 통해 게이트하이전압(VGH)(로직하이)에 대응하는 제A게이트 클록신호(GCLKA)가 출력된다. 제1L트랜지스터(TL1)가 턴온되면 제A게이트 클록단자(GCLKA)를 통해 게이트로우전압(VGL)(로직로우)에 대응하는 제A게이트 클록신호(GCLKA)가 출력된다.
제2H트랜지스터(TH2) 및 제2L트랜지스터(TL2)는 제어 회로부(136)로부터 출력된 제어신호(TTC)에 응답하여 게이트하이전압(VGH)과 게이트로우전압(VGL)을 스위칭시키며 제B게이트 클록단자(GCLKB)를 통해 제B게이트 클록신호(GCLKB)를 출력한다.
제2H트랜지스터(TH2)는 제어 회로부(136)의 제어신호라인에 게이트전극이 연결되고 게이트하이전압라인에 제1전극이 연결되고 제B게이트 클록단자(GCLKB)에 제2전극이 연결된다. 제2L트랜지스터(TL2)는 제어 회로부(136)의 제어신호라인에 게이트전극이 연결되고 게이트로우전압라인에 제1전극이 연결되고 제B게이트 클록단자(GCLKB)에 제2전극이 연결된다.
제2H트랜지스터(TH2)가 턴온되면 제B게이트 클록단자(GCLKB)를 통해 게이트하이전압(VGH)(로직하이)에 대응하는 제B게이트 클록신호(GCLKB)가 출력된다. 제2L트랜지스터(TL2)가 턴온되면 제B게이트 클록단자(GCLKB)를 통해 게이트로우전압(VGL)(로직로우)에 대응하는 제B게이트 클록신호(GCLKB)가 출력된다.
게이트 클록신호는 제A게이트 클록단자(GCLKA)를 통해 출력된 제A게이트 클록신호(GCLKA)와 제B게이트 클록단자(GCLKB)를 통해 출력된 제B게이트 클록신호(GCLKB)에 의해 로직하이와 로직로우 구간이 정의된다.
게이트 펄스 변조부(135)에는 제1스위치(SW1) 및 제2스위치(SW2)가 포함된다. 제1스위치(SW1)는 제A게이트 클록단자(GCLKA)에 제1전극이 연결되고 외부전압단자(RE)에 제2전극이 연결된다. 제2스위치(SW2)는 제B게이트 클록단자(GCLKB)에 제1전극이 연결되고 외부전압단자(RE)에 제2전극이 연결된다.
제1스위치(SW1)와 제2스위치(SW2)는 자신의 단자에 연결된 외부전압단자(RE)로 전류 패스를 형성(Path O)하거나 차단(Path X)한다. 이를 위해, 제1스위치(SW1)는 온 클록신호(ONCLK)의 하이에 대응하여 턴온 동작하고 온 클록신호(ONCLK)의 로우에 대응하여 턴오프 동작하고, 제2스위치(SW2)는 오프 클록신호(OFFCLK)의 하이에 대응하여 턴온 동작하고 온 클록신호(ONCLK)의 로우에 대응하여 턴오프 동작한다.
외부전압단자(RE)에는 게이트하이전압(VGH)과 게이트로우전압(VGL)의 사이의 외부전압(AVDD)이 수동소자 예컨대 다이오드(D1)(회로의 구성에 따라 다이오드 대신 저항기로 대체되거나 수동소자가 제거될 수도 있음)를 거쳐 인가된다. 제1스위치(SW1) 및 제2스위치(SW2)가 턴온/턴오프될 때마다 외부전압단자(RE)에 인가된 외부전압(AVDD)에 대응하여 제A게이트 클록신호(GCLKA)와 제B게이트 클록단자(GCLKB)의 전류(전압)은 방전된다.
게이트 펄스 변조부(135)는 온 클록신호(ONCLK)에 대응하여 게이트 클록신호(GCLK)의 라이징 에지를 가변(GPMR)(충전)하고 오프 클록신호(OFFCLK)에 대응하여 게이트 클록신호(GCLK)의 폴링 에지를 가변(GPMF)(방전)한다.
제1실시예의 게이트 펄스 변조부(135)는 게이트 클록신호(GCLK)의 라이징 에지 또는 게이트 클록신호(GCLK)의 폴링 에지 중 하나만 가변한다.
제1실시예와 같이, 게이트 클록신호(GCLK)의 라이징 에지 또는 게이트 클록신호(GCLK)의 폴링 에지 중 하나만 가변할 경우 게이트 펄스 변조부(135)는 제1스위치(SW1) 및 제2스위치(SW2) 중 하나를 턴오프 시킨다.
도 7 및 도 8은 제2스위치(SW2)만 턴오프되어 게이트 클록신호(GCLK)의 라이징 에지만 가변(GPMR)하는 회로 및 파형을 일례로 도시한 것이다.
일례로, 게이트 클록신호의 라이징 에지 가변만 사용할 경우, 오프 클록신호(OFFCLK)의 폭은 의미가 없다(Off CLK Width는 Falling GPM의 Width를 결정하기 위해 사용됨). 그러므로, 오프 클록신호(OFFCLK)가 입력될 경우, 제2스위치(SW2)를 턴오프시켜 게이트 클록신호 간의 전류 패스(Current Path)가 발생하는 문제는 제거된다.
다른 예로, 게이트 클록신호의 폴링 에지 가변만 사용할 경우, 온 클록신호(ONCLK)의 폭은 의미가 없다(On CLK Width는 Rising GPM의 Width를 결정하기 위해 사용됨). 그러므로, 온 클록신호(ONCLK)가 입력될 경우, 제1스위치(SW1)를 턴오프시켜 게이트 클록신호 간의 전류 패스(Current Path)가 발생하는 문제는 제거된다.
이를 위해, 게이트 펄스 변조부(135)는 오프 클록신호(OFFCLK)와 온 클록신호(ONCLK)의 펄스폭을 센싱하고 이 신호들이 내부에 설정된 특정 범위 예컨대, 150ns ~ 200ns 펄스폭을 갖는지를 판단하는 센싱회로를 갖는다.
센싱회로는 오프 클록신호(OFFCLK)와 온 클록신호(ONCLK)의 펄스폭이 위의 범위에 들어오면, 게이트 클록신호(GCLK)의 라이징 에지 또는 게이트 클록신호(GCLK)의 폴링 에지 중 하나만 가변하는 것으로 판단하고 제1스위치(SW1) 및 제2스위치(SW2) 중 하나를 턴오프 시킨다.
4상이나 6상의 게이트 클록신호를 생성할 때에는 게이트 클록신호(GCLK)의 라이징 에지 및 게이트 클록신호(GCLK)의 폴링 에지를 모두 사용한다. 그러나, 레벨 시프터 회로가 8상 이상의 게이트 클록신호를 형성할 경우, 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK) 간의 간격이 좁아짐에 따른 문제를 해소하기 위해 게이트 클록신호(GCLK)의 라이징 에지 및 게이트 클록신호(GCLK)의 폴링 에지 중 하나만 사용한다.
그 결과, 제1실시예는 게이트 클록신호의 라이징 에지 또는 게이트 클록신호의 라이징 폴링에 비정상적인 파형(GCLK GPM Abnormal)이 형성되는 문제가 해소되는 것으로 나타났다.
<제2실시예>
도 9는 본 발명의 제2실시예에 따른 레벨 시프터 회로의 개략적인 구성 예시도이고, 도 10은 본 발명의 제2실시예에 따른 레벨 시프터 회로의 클록신호 생성부를 개략적으로 나타낸 회로도이고, 도 11은 제2실시예의 개선점을 보여주는 파형도이다.
도 9에 도시된 바와 같이, 레벨 시프터 회로(130)는 제어 회로부(136), 게이트 펄스 변조부(135) 및 클록신호 생성부(138)를 포함한다.
제어 회로부(136)는 클록신호 생성부(138)를 제어한다. 제어 회로부(136)는 제어신호(TTC)를 기반으로 클록신호 생성부(138)를 제어한다. 클록신호 생성부(138)는 제어신호(TTC)에 대응하여 게이트하이전압(VGH)과 게이트로우전압(VGL)을 스위칭하며 게이트 클록신호들(GCLK1 ~ GCLKn)을 생성 및 출력한다.
게이트 펄스 변조부(135)는 게이트 펄스 제어신호(GPMCS), 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)에 대응하여 클록신호 생성부(138)로부터 출력되는 게이트 클록신호들(GCLK1 ~ GCLKn)을 변조한다.
게이트 펄스 제어신호(GPMCS)는 레벨 시프터 회로(130)의 내부 또는 타이밍 제어부(110)로부터 생성될 수 있다. 이하에서는 게이트 펄스 제어신호(GPMCS)가 타이밍 제어부(110)로부터 출력되는 것을 일례로 설명한다.
게이트 펄스 변조부(135)는 타이밍 제어부(110)로부터 출력된 게이트 펄스 제어신호(GPMCS)와 온 클록신호(ONCLK)에 대응하여 게이트 클록신호(GCLK)의 라이징 에지를 가변(GPMR)하거나 게이트 펄스 제어신호(GPMCS)와 오프 클록신호(OFFCLK)에 대응하여 게이트 클록신호(GCLK)의 폴링 에지를 가변(GPMF)한다.
도 9 및 도 10에 도시된 바와 같이, 제2실시예의 클록신호 생성부(138)에는 제1H트랜지스터(TH1), 제2H트랜지스터(TH2), 제1L트랜지스터(TL1), 제2L트랜지스터(TL2), 제1스위치(SW1) 및 제2스위치(SW2)가 포함된다.
제1H트랜지스터(TH1) 및 제1L트랜지스터(TL1)는 제어 회로부(136)로부터 출력된 제어신호(TTC)에 응답하여 게이트하이전압(VGH)과 게이트로우전압(VGL)을 스위칭시키며 제A게이트 클록단자(GCLKA)를 통해 제A게이트 클록신호(GCLKA)를 출력한다.
제1H트랜지스터(TH1)는 제어 회로부(136)의 제어신호라인에 게이트전극이 연결되고 게이트하이전압라인에 제1전극이 연결되고 제A게이트 클록단자(GCLKA)에 제2전극이 연결된다. 제1L트랜지스터(TL1)는 제어 회로부(136)의 제어신호라인에 게이트전극이 연결되고 게이트로우전압라인에 제1전극이 연결되고 제A게이트 클록단자(GCLKA)에 제2전극이 연결된다.
제1H트랜지스터(TH1)가 턴온되면 제A게이트 클록단자(GCLKA)를 통해 게이트하이전압(VGH)(로직하이)에 대응하는 제A게이트 클록신호(GCLKA)가 출력된다. 제1L트랜지스터(TL1)가 턴온되면 제A게이트 클록단자(GCLKA)를 통해 게이트로우전압(VGL)(로직로우)에 대응하는 제A게이트 클록신호(GCLKA)가 출력된다.
제2H트랜지스터(TH2) 및 제2L트랜지스터(TL2)는 제어 회로부(136)로부터 출력된 제어신호(TTC)에 응답하여 게이트하이전압(VGH)과 게이트로우전압(VGL)을 스위칭시키며 제B게이트 클록단자(GCLKB)를 통해 제B게이트 클록신호(GCLKB)를 출력한다.
제2H트랜지스터(TH2)는 제어 회로부(136)의 제어신호라인에 게이트전극이 연결되고 게이트하이전압라인에 제1전극이 연결되고 제B게이트 클록단자(GCLKB)에 제2전극이 연결된다. 제2L트랜지스터(TL2)는 제어 회로부(136)의 제어신호라인에 게이트전극이 연결되고 게이트로우전압라인에 제1전극이 연결되고 제B게이트 클록단자(GCLKB)에 제2전극이 연결된다.
제2H트랜지스터(TH2)가 턴온되면 제B게이트 클록단자(GCLKB)를 통해 게이트하이전압(VGH)(로직하이)에 대응하는 제B게이트 클록신호(GCLKB)가 출력된다. 제2L트랜지스터(TL2)가 턴온되면 제B게이트 클록단자(GCLKB)를 통해 게이트로우전압(VGL)(로직로우)에 대응하는 제B게이트 클록신호(GCLKB)가 출력된다.
게이트 클록신호는 제A게이트 클록단자(GCLKA)를 통해 출력된 제A게이트 클록신호(GCLKA)와 제B게이트 클록단자(GCLKB)를 통해 출력된 제B게이트 클록신호(GCLKB)에 의해 로직하이와 로직로우 구간이 정의된다.
게이트 펄스 변조부(135)에는 제1스위치(SW1) 및 제2스위치(SW2)가 포함된다. 제1스위치(SW1)는 제A게이트 클록단자(GCLKA)에 제1전극이 연결되고 외부전압단자(RE)에 제2전극이 연결된다. 제2스위치(SW2)는 제B게이트 클록단자(GCLKB)에 제1전극이 연결되고 외부전압단자(RE)에 제2전극이 연결된다.
제1스위치(SW1) 및 제2스위치(SW2)는 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)에 대응하여 턴온/턴오프 동작하며, 자신의 단자에 연결된 외부전압단자(RE)로 전류 패스를 형성(Path O)하거나 차단(Path X)한다.
외부전압단자(RE)에는 게이트하이전압(VGH)과 게이트로우전압(VGL)의 사이의 외부전압(AVDD)이 수동소자 예컨대 다이오드(D1)(회로의 구성에 따라 다이오드 대신 저항기로 대체되거나 수동소자가 제거될 수도 있음)를 거쳐 인가된다. 제1스위치(SW1) 및 제2스위치(SW2)가 턴온/턴오프될 때마다 외부전압단자(RE)에 인가된 외부전압(AVDD)에 대응하여 제A게이트 클록신호(GCLKA)와 제B게이트 클록단자(GCLKB)의 전류(전압)은 방전된다.
게이트 펄스 변조부(135)는 타이밍 제어부(110)로부터 출력된 게이트 펄스 제어신호(GPMCS), 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK)에 대응하여 클록신호 생성부(138)로부터 출력되는 게이트 클록신호들(GCLK1 ~ GCLKn)을 변조한다.
게이트 펄스 변조부(135)는 타이밍 제어부(110)로부터 출력된 게이트 펄스 제어신호(GPMCS)와 온 클록신호(ONCLK)에 대응하여 게이트 클록신호(GCLK)의 라이징 에지를 가변(GPMR)(충전)하거나 게이트 펄스 제어신호(GPMCS)와 오프 클록신호(OFFCLK)에 대응하여 게이트 클록신호(GCLK)의 폴링 에지를 가변(GPMF)(방전)한다.
제2실시예의 게이트 펄스 변조부(135)는 게이트 클록신호(GCLK)의 라이징 에지 또는 게이트 클록신호(GCLK)의 폴링 에지 중 하나만 가변한다. 제2실시예와 같이, 게이트 클록신호(GCLK)의 라이징 에지 또는 게이트 클록신호(GCLK)의 폴링 에지 중 하나만 가변할 경우 게이트 펄스 변조부(135)는 제1스위치(SW1) 및 제2스위치(SW2) 중 하나를 강제적으로 턴오프 시킨다. 도 10 및 도 11은 제2스위치(SW2)만 턴오프되어 게이트 클록신호(GCLK)의 라이징 에지만 가변(GPMR)하는 회로 및 파형을 일례로 도시한 것이다.
일례로, 게이트 클록신호의 라이징 에지 가변만 사용할 경우, 오프 클록신호(OFFCLK)가 입력되더라도 게이트 펄스 제어신호(GPMCS)에 의해 제2스위치(SW2)는 턴오프되므로 게이트 클록신호 간의 전류 패스(Current Path)가 발생하는 문제는 제거된다.
다른 예로, 게이트 클록신호의 폴링 에지 가변만 사용할 경우, 온 클록신호(ONCLK)가 입력되더라도 게이트 펄스 제어신호(GPMCS)에 의해 제1스위치(SW1)는 턴오프되므로 게이트 클록신호 간의 전류 패스(Current Path)가 발생하는 문제는 제거된다.
4상이나 6상의 게이트 클록신호를 생성할 때에는 게이트 클록신호(GCLK)의 라이징 에지 및 게이트 클록신호(GCLK)의 폴링 에지를 모두 사용한다. 그러나, 레벨 시프터 회로가 8상 이상의 게이트 클록신호를 형성할 경우, 온 클록신호(ONCLK) 및 오프 클록신호(OFFCLK) 간의 간격이 좁아짐에 따른 문제를 해소하기 위해 게이트 클록신호(GCLK)의 라이징 에지 및 게이트 클록신호(GCLK)의 폴링 에지 중 하나만 사용한다.
그 결과, 제2실시예는 게이트 클록신호의 라이징 에지 또는 게이트 클록신호의 라이징 폴링에 비정상적인 파형(GCLK GPM Abnormal)이 형성되는 문제가 해소되는 것으로 나타났다.
이상 본 발명은 게이트 클록신호에 원치 않는 이상 파형이 발생하는 문제를 해소하여 게이트 구동부의 구동 안정성을 향상하고 소비전류 절감 효과를 향상하고 더 나아가 표시패널의 화면 품위를 향상할 수 있는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 표시패널 110: 타이밍 제어부
120: 데이터 구동부 130, 140A, 140B: 게이트 구동부
130: 레벨 시프터 회로 140A, 140B: 시프트 레지스터 회로
136: 제어 회로부 135:게이트 펄스 변조부
138: 클록신호 생성부 ONCLK: 온 클록신호
OFFCLK: 오프 클록신호 GCLK: 게이트 클록신호

Claims (11)

  1. 신호를 출력하는 레벨 시프터 회로; 및
    상기 레벨 시프터 회로로부터 출력된 신호를 기반으로 게이트신호를 시프트하여 출력하는 스테이지들로 이루어진 시프트 레지스터 회로를 포함하고,
    상기 레벨 시프터 회로는 게이트하이전압과 게이트로우전압을 스위칭하며 게이트 클록신호들을 생성하는 클록신호 생성부와,
    외부로부터 공급된 온 클록신호 및 오프 클록신호에 대응하여 상기 클록신호 생성부로부터 출력되는 상기 게이트 클록신호들의 라이징 에지와 폴링 에지 중 하나를 선택적으로 변조하는 게이트 펄스 변조부를 포함하고,
    상기 게이트 펄스 변조부는
    상기 게이트 클록신호들을 출력하는 단자를 외부전압단자에 연결하여 전류 패스를 형성하는 제1스위치 및 제2스위치를 포함하고,
    상기 제1스위치는 상기 온 클록신호의 하이에 대응하여 턴온 동작하고 상기 온 클록신호의 로우에 대응하여 턴오프 동작하고,
    상기 제2스위치는 상기 오프 클록신호의 하이에 대응하여 턴온 동작하고 상기 오프 클록신호의 로우에 대응하여 턴오프 동작하고,
    상기 게이트 펄스 변조부는
    상기 온 클록신호의 펄스폭과 상기 오프 클록신호의 펄스폭을 센싱하고 내부에 설정된 펄스폭의 범위 내에 존재하면 상기 게이트 클록신호들의 라이징 에지와 폴링 에지 중 하나만 가변하기 위해 상기 제1스위치와 상기 제2스위치 중 하나를 강제로 턴오프하는 게이트 구동부.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 영상을 표시하는 표시패널;
    상기 표시패널에 데이터신호를 공급하는 데이터 구동부; 및
    상기 표시패널에 게이트신호를 공급하는 게이트 구동부를 포함하고,
    상기 게이트 구동부는 신호를 출력하는 레벨 시프터 회로와 상기 레벨 시프터 회로로부터 출력된 신호를 기반으로 상기 게이트신호를 시프트하여 출력하는 스테이지들로 이루어진 시프트 레지스터 회로를 포함하고,
    상기 레벨 시프터 회로는 게이트하이전압과 게이트로우전압을 스위칭하며 게이트 클록신호들을 생성하는 클록신호 생성부와,
    외부로부터 공급된 온 클록신호 및 오프 클록신호에 대응하여 상기 클록신호 생성부로부터 출력되는 상기 게이트 클록신호들의 라이징 에지와 폴링 에지 중 하나를 선택적으로 변조하는 게이트 펄스 변조부를 포함하고,
    상기 게이트 펄스 변조부는
    상기 게이트 클록신호들을 출력하는 단자를 외부전압단자에 연결하여 전류 패스를 형성하는 제1스위치 및 제2스위치를 포함하고,
    상기 제1스위치는 상기 온 클록신호의 하이에 대응하여 턴온 동작하고 상기 온 클록신호의 로우에 대응하여 턴오프 동작하고,
    상기 제2스위치는 상기 오프 클록신호의 하이에 대응하여 턴온 동작하고 상기 오프 클록신호의 로우에 대응하여 턴오프 동작하고,
    상기 게이트 펄스 변조부는
    상기 온 클록신호의 펄스폭과 상기 오프 클록신호의 펄스폭을 센싱하고 내부에 설정된 펄스폭의 범위 내에 존재하면 상기 게이트 클록신호들의 라이징 에지와 폴링 에지 중 하나만 가변하기 위해 상기 제1스위치와 상기 제2스위치 중 하나를 강제로 턴오프하는 표시장치.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제7항에 있어서,
    상기 내부에 설정된 펄스폭의 범위는
    150ns ~ 200ns인 표시장치.
KR1020150191823A 2015-12-31 2015-12-31 게이트 구동부 및 이를 이용한 표시장치 KR102461388B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150191823A KR102461388B1 (ko) 2015-12-31 2015-12-31 게이트 구동부 및 이를 이용한 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150191823A KR102461388B1 (ko) 2015-12-31 2015-12-31 게이트 구동부 및 이를 이용한 표시장치

Publications (2)

Publication Number Publication Date
KR20170081088A KR20170081088A (ko) 2017-07-11
KR102461388B1 true KR102461388B1 (ko) 2022-11-01

Family

ID=59354778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150191823A KR102461388B1 (ko) 2015-12-31 2015-12-31 게이트 구동부 및 이를 이용한 표시장치

Country Status (1)

Country Link
KR (1) KR102461388B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102460501B1 (ko) 2018-02-20 2022-10-31 삼성디스플레이 주식회사 표시 장치 및 이를 구동하는 방법
KR102611008B1 (ko) 2019-06-13 2023-12-07 엘지디스플레이 주식회사 표시장치와 그 구동 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100134172A1 (en) * 2008-11-28 2010-06-03 Chao-Ching Hsu Charge-sharing method and device for clock signal generation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385473B1 (ko) * 2007-08-20 2014-04-17 엘지디스플레이 주식회사 클럭발생기
KR101310378B1 (ko) * 2008-11-19 2013-09-23 엘지디스플레이 주식회사 액정표시장치
KR101992160B1 (ko) * 2012-10-30 2019-06-24 엘지디스플레이 주식회사 표시장치 및 이의 구동방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100134172A1 (en) * 2008-11-28 2010-06-03 Chao-Ching Hsu Charge-sharing method and device for clock signal generation

Also Published As

Publication number Publication date
KR20170081088A (ko) 2017-07-11

Similar Documents

Publication Publication Date Title
KR102169169B1 (ko) 표시장치와 그 구동방법
KR102114155B1 (ko) 표시 장치 및 그 구동 방법
US20080192032A1 (en) Display apparatus and method of driving the same
KR20090075517A (ko) 화소 구동 회로 및 이를 갖는 표시 장치
KR101661026B1 (ko) 표시장치
KR20160077315A (ko) 스캔 구동부 및 이를 이용한 표시장치
KR102379188B1 (ko) 표시장치 및 이의 구동방법
KR101325199B1 (ko) 표시 장치 및 이의 구동 방법
KR102461388B1 (ko) 게이트 구동부 및 이를 이용한 표시장치
KR20070041829A (ko) 평판표시장치 및 이의 구동방법
KR102364096B1 (ko) 표시장치
US10283065B2 (en) Display device and driving method thereof
KR101969411B1 (ko) 액정표시장치 및 이의 클록신호 발생회로
KR20180059635A (ko) 게이트 구동회로와 이를 이용한 표시장치
KR102461390B1 (ko) 게이트 펄스 변조 회로 및 이를 이용한 표시장치
KR101194853B1 (ko) 스캔 펄스 변조 회로, 그를 이용한 액정 표시 장치
CN107799046B (zh) 显示装置和控制器
KR101989931B1 (ko) 액정표시장치
KR20230102585A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
KR20230101617A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
KR102049733B1 (ko) 액정표시장치 및 그 구동방법
KR102283377B1 (ko) 표시장치와 그 게이트 구동 회로
KR102573311B1 (ko) 액티브 매트릭스 타입의 표시장치
KR101181964B1 (ko) 액정 표시 장치 및 그의 구동 방법
KR102242651B1 (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant