KR102452045B1 - Device for protecting overvoltage and method for manufacturing the same - Google Patents
Device for protecting overvoltage and method for manufacturing the same Download PDFInfo
- Publication number
- KR102452045B1 KR102452045B1 KR1020170182636A KR20170182636A KR102452045B1 KR 102452045 B1 KR102452045 B1 KR 102452045B1 KR 1020170182636 A KR1020170182636 A KR 1020170182636A KR 20170182636 A KR20170182636 A KR 20170182636A KR 102452045 B1 KR102452045 B1 KR 102452045B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- substrate
- electrodes
- adhesive member
- pad
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
Abstract
과전압 보호소자 및 그 제조방법 제공된다. 본 발명의 일 실시예에 따른 과전압 보호소자는 일면의 일측에 제1전극이 구비되는 제1기판; 제1전극의 대향면의 일측에서 제1전극과 일부가 대향하도록 제2전극이 구비되는 제2기판; 및 제1기판과 제2기판 사이에 배치되며 제1전극과 제2전극이 중첩되는 위치에 관통구가 구비되는 접착부재;를 포함한다. An overvoltage protection device and a manufacturing method thereof are provided. An overvoltage protection device according to an embodiment of the present invention includes: a first substrate provided with a first electrode on one side of one surface; a second substrate provided with a second electrode such that a portion of the first electrode and the first electrode are opposite to each other on one side of the opposite surface of the first electrode; and an adhesive member disposed between the first substrate and the second substrate and provided with a through hole at a position where the first electrode and the second electrode overlap.
Description
본 발명은 과전압 보호소자에 관한 것으로, 더욱 상세하게는 전극을 통한 방전에 의해 정전기 또는 서지 등의 과전압으로부터 회로소자를 보호하기 위한 과전압 보호소자에 관한 것이다. The present invention relates to an overvoltage protection device, and more particularly, to an overvoltage protection device for protecting a circuit device from overvoltage such as static electricity or surge by discharge through an electrode.
정전기 또는 서지 등의 과전압 보호소자는 대부분 세라믹 소재를 기반으로 제작된다. 특히, 전극 사이의 방전을 이용하는 서프레서는 세라믹 층상에 전극을 인쇄하고, 전극 사이에 카본블랙을 배치한 후 소성하는 과정을 통해 제작된다.Most overvoltage protection devices such as static electricity or surge are manufactured based on ceramic materials. In particular, the suppressor using the discharge between the electrodes is manufactured through the process of printing electrodes on a ceramic layer, disposing carbon black between the electrodes, and then firing.
여기서, 카본블랙은 전극 사이의 갭을 형성하기 위한 것으로 소성시 휘발된다. 그러나, 카본블랙의 휘발에 의해 형성되는 갭의 형상은 소성 공정을 최대한 정밀하게 수행하더라도 카본블랙의 휘발 정도를 정밀하게 제어하는 것이 어렵기 때문에, 생산되는 모든 제품의 전극 사이의 갭을 일정하게 유지하는 것이 어렵다. 이와 같이 전극 사이의 갭이 일정하게 유지되지 못하면, ESD 방호 능력이 떨어지거나 심할 경우 쇼트불량으로 연결될 수도 있다. Here, the carbon black is used to form a gap between the electrodes and is volatilized during firing. However, since the shape of the gap formed by the volatilization of carbon black is difficult to precisely control the degree of volatilization of carbon black even when the firing process is performed as precisely as possible, the gap between the electrodes of all products produced is kept constant. It is difficult to do. In this way, if the gap between the electrodes is not kept constant, the ESD protection ability may be deteriorated or, in severe cases, may lead to a short circuit.
또한 은(Ag), 팔라듐(Pd)과 같은 전극제 입자를 사용하여 인쇄한 인쇄 전극은 소결후 전극 연결부분에서 전기적으로 연결이 불안정한 문제가 있으며, 제품이 실장되어 사용되는 중에 전극으로부터 상기 전극제 입자가 분리되어 동작전압이 변화하거나 분리된 전극제 입자에 의해 전극 사이의 쇼트가 발생할 수도 있다.In addition, printed electrodes printed using electrode particles such as silver (Ag) and palladium (Pd) have a problem of electrically unstable connection at the electrode connection part after sintering, and the electrode agent is removed from the electrode while the product is mounted and used. Particles are separated and the operating voltage is changed, or a short circuit between the electrodes may occur due to the separated electrode particles.
또한 전극 사이의 갭에 방전물질을 사용하면, 초기 정전기에 대한 동작전압은 낮지만, 제품을 실장하여 연속적으로 사용하면 동작전압이 높게 변화할 수도 있고, 방전물질로 인해 전극 사이의 쇼트가 발생할 수도 있다.Also, if a discharge material is used in the gap between the electrodes, the operating voltage for the initial static electricity is low. have.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 전극으로부터의 전극제 입자 분리를 억제하고 전극 사이에 형성되는 에어갭을 제조 편차 없이 균일하게 형성할 수 있는 과전압 보호소자를 제공하는데 그 목적이 있다.The present invention has been devised in view of the above points, and the purpose of the present invention is to provide an overvoltage protection device capable of suppressing the separation of electrode particles from the electrodes and uniformly forming an air gap formed between the electrodes without manufacturing deviation. have.
또한 본 발명은 정전기는 물론 서지에 대한 내성을 향상시킬 수 있는 과전압 보호소자를 제공하는데 다른 목적이 있다.Another object of the present invention is to provide an overvoltage protection device capable of improving resistance to surge as well as static electricity.
상술한 과제를 해결하기 위하여 본 발명은 제1기판, 제2기판, 접착부재를 포함하는 과전압 보호소자를 제공한다. 상기 제1기판은 일면의 일측에 제1전극이 구비된다. 상기 제2기판은 상기 제1전극의 대향면의 일측에서 상기 제1전극과 일부가 대향하도록 제2전극이 구비된다. 상기 접착부재는 상기 제1기판과 상기 제2기판 사이에 배치되며 상기 제1전극과 상기 제2전극이 중첩되는 위치에 관통구가 구비된다.In order to solve the above problems, the present invention provides an overvoltage protection device including a first substrate, a second substrate, and an adhesive member. The first substrate is provided with a first electrode on one side of one surface. The second substrate is provided with a second electrode such that a portion of the first electrode and the first electrode are opposed to one side of the opposite surface of the second substrate. The adhesive member is disposed between the first substrate and the second substrate, and a through hole is provided at a position where the first electrode and the second electrode overlap.
본 발명의 바람직한 실시예에 의하면, 상기 제1기판은 상기 제1전극이 형성된 반대면에 형성되는 제 1 및 제 3 패드 전극; 상기 제1전극이 형성된 면에 형성되는 제 1 및 제 3 중간전극; 상기 제 1 패드전극과 제 1 중간전극을 연결하는 제 1 연결전극; 및 상기 제 3 패드전극과 제 3 중간전극을 연결하는 제 3 연결전극을 포함할 수 있다. 또한 상기 제2기판은 상기 제2전극이 형성된 반대면에 형성되는 제 2 및 제 4 패드 전극; 상기 제2전극이 형성된 면에 형성되는 제 2 및 제 4 중간전극; 상기 제 2 패드전극과 제 2 중간전극을 연결하는 제 2 연결전극; 및 상기 제 4 패드전극과 제 4 중간전극을 연결하는 제 4 연결전극을 포함할 수 있다. 여기서, 상기 제1전극은 상기 제 1 연결전극과 전기적으로 연결되고, 상기 제2전극은 상기 제4 연결전극과 전기적으로 연결될 수 있다. 이때, 상기 제 1 내지 제 4 연결전극은 상기 홈부의 표면에 구비될 수 있다.According to a preferred embodiment of the present invention, the first substrate may include first and third pad electrodes formed on opposite surfaces on which the first electrode is formed; first and third intermediate electrodes formed on the surface on which the first electrode is formed; a first connection electrode connecting the first pad electrode and the first intermediate electrode; and a third connection electrode connecting the third pad electrode and the third intermediate electrode. In addition, the second substrate may include second and fourth pad electrodes formed on opposite surfaces on which the second electrode is formed; second and fourth intermediate electrodes formed on the surface on which the second electrode is formed; a second connection electrode connecting the second pad electrode and the second intermediate electrode; and a fourth connection electrode connecting the fourth pad electrode and the fourth intermediate electrode. Here, the first electrode may be electrically connected to the first connection electrode, and the second electrode may be electrically connected to the fourth connection electrode. In this case, the first to fourth connection electrodes may be provided on the surface of the groove portion.
또한 상기 제1기판 및 상기 제2기판은 인쇄회로기판(PCB), 연성회로기판(FPCB) 또는 인쇄회로기판(PCB)과 연성회로기판(FPCB) 중 적어도 하나를 포함할 수 있다. In addition, the first substrate and the second substrate may include at least one of a printed circuit board (PCB), a flexible circuit board (FPCB), or a printed circuit board (PCB) and a flexible circuit board (FPCB).
또한 상기 접착부재는 기재층 및 상기 기재층의 양면에 구비된 접착층을 포함하는 접착시트일 수 있다. 여기서 상기 기재층은 폴리이미드(PI)를 포함하고, 상기 접착층은 레진을 포함할 수 있다. 아울러, 상기 기재층의 두께는 상기 접착층의 두께보다 크거나 같을 수 있다. In addition, the adhesive member may be an adhesive sheet including a base layer and adhesive layers provided on both surfaces of the base layer. Here, the base layer may include polyimide (PI), and the adhesive layer may include a resin. In addition, the thickness of the base layer may be greater than or equal to the thickness of the adhesive layer.
또한 상기 관통구의 직경은 상기 제1전극 및 상기 제2전극의 폭보다 작거나 같고, 상기 제1전극과 상기 제2전극이 중첩하는 폭보다 작거나 같을 수 있다. In addition, the diameter of the through hole may be smaller than or equal to the width of the first electrode and the second electrode, and may be smaller than or equal to the overlapping width of the first electrode and the second electrode.
또한 상기 제1기판 및 상기 제2기판의 길이는 그 폭보다 클 수 있다. In addition, the length of the first substrate and the second substrate may be greater than the width.
한편, 본 발명은 과전압 보호소자의 제조 방법을 제공한다. 상기 과전압 보호소자의 제조 방법은 제1기판 및 제2기판의 원판을 준비하고, 상기 제1기판 원판의 일면에 제 1 및 제 3 패드 전극을 형성하고, 타면에는 제 1 및 제 3 중간전극을 형성하되, 상기 제 1 중간전극과 통전 가능하도록 제 1 전극을 형성한다. 상기 제2기판 원판의 일면에 제 2 및 제 4 패드 전극을 형성하고, 타면에는 제 2 및 제 4 중간전극을 형성하되, 상기 제 3 중간전극과 마주보는 위치에 배치되는 상기 제 4 중간전극과 통전 가능하도록 제 2 전극을 형성한다. 상기 제 1 및 제 2 기판 원판 사이에 개재되되, 상기 제 1 및 제 2 전극이 서로 중첩되는 위치에 관통구가 정렬하여 제 1 및 제 2 기판을 접착한다. 단위소자에 대응하는 단위구역의 경계선 상에 외부 연결전극 관통공을 형성하고, 상기 외부 연결전극 관통공의 내주면을 전도성물질로 도금하여 외부 연결전극을 형성한다. 상기 접합된 원판을 단위소자로 절단한다. Meanwhile, the present invention provides a method of manufacturing an overvoltage protection device. In the method of manufacturing the overvoltage protection device, original plates of a first substrate and a second substrate are prepared, first and third pad electrodes are formed on one surface of the first original plate, and first and third intermediate electrodes are formed on the other surface. However, the first electrode is formed so as to be able to conduct electricity with the first intermediate electrode. The second and fourth pad electrodes are formed on one surface of the second original plate, and second and fourth intermediate electrodes are formed on the other surface, the fourth intermediate electrode being disposed opposite to the third intermediate electrode; A second electrode is formed so as to be able to conduct electricity. Interposed between the first and second original substrates, the first and second substrates are adhered to each other by aligning the through holes at positions where the first and second electrodes overlap each other. An external connection electrode through hole is formed on a boundary line of a unit region corresponding to a unit element, and an inner peripheral surface of the external connection electrode through hole is plated with a conductive material to form an external connection electrode. The bonded disk is cut into unit elements.
본 발명의 바람직한 실시예에 의하면, 상기 제 1 및 제 2 기판을 접착하는 것은 상기 제 1 기판에 형성된 복수 개의 제 1 전극의 내부에 상기 접착부재의 관통공을 정렬하여 제 1 기판과 접착부재를 접착하고, 상기 제 2 기판의 제 2 전극의 내부에 상기 관통공이 정렬되도록 제 1 기판과 결합된 접착부재와 제 2 기판을 접착할 수 있다. According to a preferred embodiment of the present invention, in bonding the first and second substrates, the first substrate and the adhesive member are formed by aligning the through holes of the adhesive member inside the plurality of first electrodes formed on the first substrate. The adhesive member coupled to the first substrate and the second substrate may be adhered to each other so that the through-holes are aligned inside the second electrode of the second substrate.
본 발명에 의하면, 접착부재에 관통구를 구비하여 중첩되는 전극 사이에 배치함으로써, 에어갭을 균일하게 형성할 수 있으므로 연속사용중 동작 전압이 변동하는 것을 방지할 수 있다.According to the present invention, an air gap can be uniformly formed by providing a through hole in the adhesive member and arranging it between the overlapping electrodes, thereby preventing the operating voltage from fluctuating during continuous use.
또한 본 발명은 기판에 동박을 증착한 후 에칭에 의해 전극을 형성함으로써, 사용시 전극으로부터의 전극제 입자 분리를 억제할 수 있으므로 쇼트를 방지할 수 있다. In addition, in the present invention, by forming an electrode by etching after depositing a copper foil on a substrate, it is possible to suppress the separation of electrode material particles from the electrode during use, thereby preventing a short circuit.
또한 본 발명은 전극으로부터의 전극제 입자의 분리를 억제하고 균일한 에어갭을 형성함으로써, 정전기 및 서지에 대한 내성을 향상시킬 수 있으므로 제품의 신뢰성 및 수명을 향상시킬 수 있다. In addition, the present invention suppresses the separation of the electrode agent particles from the electrode and forms a uniform air gap, thereby improving the resistance to static electricity and surge, thereby improving the reliability and lifespan of the product.
또한 본 발명은 전극 사이의 쇼트를 방지함으로써, 고전압 방전으로 인한 서지 문제를 해소할 수 있으므로 신호라인뿐만 아니라 전력공급라인에도 사용할 수 있다. In addition, the present invention can be used not only for signal lines but also for power supply lines because it is possible to solve the surge problem caused by high voltage discharge by preventing a short circuit between electrodes.
도 1은 본 발명의 일 실시예에 따른 과전압 보호소자를 나타낸 사시도,
도 2는 도 1의 상측에서 바라본 분해사시도,
도 3은 도 1의 하측에서 바라본 분해사시도,
도 4는 도 1의 측면에서 바라본 분해 단면도,
도 5는 도 1의 접착부재의 구조도,
도 6은 제1전극 및 제2전극과 접착부재의 관통구의 배치 관계를 나타낸 평면도,
도 7은 도 1의 평면도,
도 8은 본 발명의 일 실시예에 따른 과전압 보호소자의 제조 방법을 나타낸 순서도,
도 9는 기판 원판을 나타낸 사사도,
도 10은 기판 원판에 전극층을 형성한 상태를 나타낸 사시도,
도 11은 중간전극을 패터닝한 상태를 나타낸 평면도,
도 12는 제1전극을 패터닝한 상태를 나타낸 평면도,
도 13은 제2전극을 패터닝한 상태를 나타낸 평면도,
도 14는 관통구가 구비된 접착부재를 나타낸 평면도,
도 15는 제1기판 원판, 제2기판 원판 및 접착부재의 배치 관계를 나타낸 단면도, 그리고,
도 16은 제1기판 원판, 제2기판 원판 및 접착부재를 펀칭한 상태를 나타낸 도면이다. 1 is a perspective view showing an overvoltage protection device according to an embodiment of the present invention;
Figure 2 is an exploded perspective view seen from the upper side of Figure 1;
3 is an exploded perspective view seen from the lower side of FIG. 1;
4 is an exploded cross-sectional view viewed from the side of FIG. 1;
5 is a structural diagram of the adhesive member of FIG. 1;
6 is a plan view showing the arrangement relationship between the first and second electrodes and the through holes of the adhesive member;
Fig. 7 is a plan view of Fig. 1;
8 is a flowchart illustrating a method of manufacturing an overvoltage protection device according to an embodiment of the present invention;
9 is a perspective view showing the original plate;
10 is a perspective view showing a state in which an electrode layer is formed on a substrate original plate;
11 is a plan view showing a state in which the intermediate electrode is patterned;
12 is a plan view showing a state in which the first electrode is patterned;
13 is a plan view showing a state in which the second electrode is patterned;
14 is a plan view showing an adhesive member provided with a through hole;
15 is a cross-sectional view showing the arrangement relationship of the first original plate, the second original plate, and the adhesive member;
16 is a view showing a state in which the first original plate, the second original plate, and the adhesive member are punched.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 부가한다.Hereinafter, with reference to the accompanying drawings, embodiments of the present invention will be described in detail so that those of ordinary skill in the art to which the present invention pertains can easily implement them. The present invention may be embodied in many different forms and is not limited to the embodiments described herein. In order to clearly explain the present invention in the drawings, parts irrelevant to the description are omitted, and the same reference numerals are added to the same or similar components throughout the specification.
본 발명의 일 실시예에 따른 과전압 보호소자(100)는 도 1에 도시된 바와 같이, 제1기판(110), 제2기판(120), 및 접착부재(130)를 포함한다. As shown in FIG. 1 , the
제1기판(110) 및 제2기판(120)은 단단한(rigid) 성질을 가질 수 있다. 일례로 제1기판(110) 및 제2기판(120)은 인쇄회로기판(PCB) 일 수 있다. 여기서, 인쇄회로기판(PCB)은 FR_1, FR_4, XPC, 테프론, CEM_1, 및 CEM_3을 포함할 수 있다. The
또한 제1기판(110) 및 제2기판(120)은 연성을 가질 수 있다. 일례로 제1기판(110) 및 제2기판(120)은 연성회로기판(FPCB)일 수 있다. In addition, the
또 다른 실시예로, 제1기판(110)은 인쇄회로기판(PCB)으로 마련하고, 제2기판(120)은 연성회로기판(FPCB)으로 마련될 수도 있다. 이에 의해, 제1기판(110) 및 제 2 기판(110)을 접착하는 공정에서 연성회로기판(FPCB)를 통하여 작업자가 육안으로 하부에 배치되는 접착부재(130) 및 제1기판(110)를 볼 수 있기 때문에, 제2기판(120)을 접착부재(130) 및 제1기판(110)에 정확하게 정렬할 수 있어, 작업성을 향상시킬 수 있다. 물론, 제1 및 제2기판(110)(120)의 재질을 반대로 구성하는 것도 가능하다.In another embodiment, the
접착부재(130)는 제1기판(110)과 제2기판(120) 사이에 배치되어 제1기판(110)과 제2기판(120)을 접합할 수 있다.The
도 1 내지 도 3에 도시된 바와 같이, 제1기판(110), 접착부재(130) 및 제2기판(120)의 조립으로 형성되는 과전압 보호소자(100)의 양측에는 제 1 외부전극(140a)과 제 2 외부전극(140b)을 포함할 수 있다.1 to 3 , on both sides of the
제 1 외부전극(140a)은 제1기판(110)에 형성된 제 1 패드 전극(112a), 제 1 연결전극(119a) 및 제 1 중간전극(114a)과, 제2기판(120)에 형성된 제 2 패드전극(122a), 제 2 연결전극(129a) 및 제 2 중간전극(124a)을 포함할 수 있다.The first
제 2 외부전극(140b)은 제1기판(110)에 형성된 제 3 패드 전극(112b), 제 3 연결전극(119b) 및 제 3 중간전극(114b)과, 제2기판(120)에 형성된 제 4 패드전극(122b), 제 4 연결전극(129b) 및 제 4 중간전극(124b)을 포함할 수 있다.The second
제 1 내지 제 4 패드 전극(112a, 122a, 112b, 122b)과, 제 1 내지 제 4 중간전극(114a, 124a, 114b, 124b)은 제 1 및 제 2 전극(116)(126)과 함께 상기 제 1 및 제 2 기판(110)(120)의 표면에 부착된 구리 포일과 같은 도전체를 에칭 등의 방법으로 식각하여 형성할 수 있다.The first to
이때, 도 2 및 도 3에 도시된 바와 같이, 제 1 전극(116)은 제1 중간전극(114a)으로부터, 제 2 전극(126)은 제 4 중간전극(124b)으로부터 연장 형성될 수 있다. 이때, 제 1 및 제 2 전극(116)(126)은 그 끝단의 일부분이 서로 대면할 수 있도록 배치될 수 있다.In this case, as shown in FIGS. 2 and 3 , the
이와 같이, 제1전극(116)과 제2전극(126)이 제1기판(110) 및 제2기판(120)에 형성된 전극층을 에칭하여 형성하기 때문에, 과전압 보호소자(100)의 사용중 방전에 의해 전극의 표면으로부터 도전성 파티클과 같은 전극제 입자의 분리를 억제할 수 있다. 따라서 과전압 보호소자(100)는 사용중에 전극으로부터의 분리된 전극제 입자에 의한 쇼트를 방지할 수 있다. As described above, since the
또한 제1전극(116) 및 제2전극(126)은 그 표면에 내열성이 우수한 전도체로 도금 또는 코팅될 수 있다. 여기서, 내열성이 우수한 전도체는 백금(Pt), 팔라듐(Pd), 및 금(Au) 중 적어도 하나를 포함할 수 있다. In addition, the surface of the
이때, 도금 또는 코팅과 같은 표면처리는 제1전극(116)과 제2전극(126)이 접착부재(130)의 관통구(132)를 통하여 서로 대향하는 영역에 부분적으로 수행될 수 있다. In this case, surface treatment such as plating or coating may be partially performed in a region where the
이에 의해, 사용중 고전압 방전에 의해 제1전극(116) 및 제2전극(126)의 일부가 용융되는 것을 억제할 수 있고, 그에 따른 제1전극(116)과 제2전극(126) 사이의 쇼트 발생을 최소화할 수 있으므로 내구성을 향상시킬 수 있다. Accordingly, it is possible to suppress the melting of a portion of the
이와 같이 전극에 의한 사용중 쇼트 문제를 해결함으로써, 과전압 보호소자(100)는 정전기 내성뿐만 아니라 서지 내성도 향상되기 때문에 신호라인뿐만 아니라 전력 공급 라인 모두에 사용될 수 있다. 특히, 과전압 보호소자(100)는 커패시턴스가 작기 때문에, 고속 인터페이스에도 사용될 수 있다. 또한 과전압 보호소자(100)는 고속신호라인에서 고부하시에도 사용될 수 있다. As described above, by solving the short circuit problem during use by the electrode, the
또한 과전압 보호소자(100)는 사용중에 전극의 열화가 지연되기 때문에 정전기 또는 서지에 대한 내성을 향상시킬 수 있는 동시에 사용수명을 증대시킬 수 있다. In addition, the
또한 기판 상에 에칭을 통하여 전극을 형성하기 때문에 대량 생산이 용이하고, 제조 원가를 절감할 수 있다.In addition, since the electrode is formed on the substrate by etching, mass production is easy and the manufacturing cost can be reduced.
여기서, 제1전극(116), 제2전극(126), 제 1 내지 제 4 중간전극(114a, 114b, 124a, 124b) 은 제1기판(110) 및 제2기판(120)의 양면으로부터 두께만큼의 단차를 형성한다. 이러한 단차에 의해 접착부재(130)의 접합면에서 중앙부분은 전극이 구비되는 양측에 비하여 더 많은 공간이 형성된다. 이러한 공간이 클수록 제1기판(110)과 제2기판(120)의 접합의 신뢰성이 떨어질 수 있기 때문에, 이러한 단차를 최소화하는 것이 바람직하다. 그러나, 전극의 두께가 너무 얇은 경우, 정전기 또는 서지 등의 과전압에 의해 전극이 파손될 수 있으므로 전극의 두께는 5~15㎛의 범위에서 설정되는 것이 바람직하다. Here, the
접착부재(130)는 제1기판(110)과 제2기판(120) 사이에 배치될 수 있다. 여기서, 접착부재(130)는 그 중앙부에 관통구(132)가 구비되고, 양측에 반원 형상의 홈부(134a, 134b)가 구비될 수 있다.The
도 4를 참조하면, 접착부재(130)는 제1전극(116)과 제2전극(126)이 중첩되는 위치에 관통구(132)가 구비될 수 있다. 여기서, 관통구(132)는 제1전극(116) 및 제2전극(126) 사이에 에어갭을 형성할 수 있다.Referring to FIG. 4 , in the
이와 같이, 관통구(132)를 구비한 접착부재(130)에 의해 에어갭을 형성함으로써, 제1전극(116)과 제2전극(126) 사이의 에어갭의 형상을 정형화할 수 있고 따라서 에어갭의 간극 편차를 최소화할 수 있다. In this way, by forming the air gap by the
이에 의해, 연속 사용중에도 제1전극(116)과 제2전극(126) 사이의 에어갭을 일정하게 유지함으로써, 과전압 보호소자(100)는 초기 동작전압과 연속동작시 동작전압 사이의 편차를 감소시킬 수 있다. 따라서 과전압 보호소자(100)는 정전기 또는 서지에 대한 동작 신뢰성을 향상시킬 수 있다. Accordingly, by maintaining the air gap between the
또한 접착부재(130)의 두께를 변경하는 것만으로 제1전극(116) 및 제2전극(126) 사이의 간격을 용이하게 조정할 수 있기 때문에, 접착부재(130)의 두께를 조절하는 것을 통해 간편하고 신뢰성 있게 과전압 보호소자(100)의 동작전압을 자유롭게 조정하는 것이 가능하다. In addition, since the distance between the
다시 도 2 및 도 3을 참조하면, 제1기판(110)은 그 양측에 제1 및 제 3 연결전극(119a, 119b)이 구비될 수 있다. 여기서, 제1기판(110) 의 양측은 반원 형상의 홈부가 구비될 수 있다. 제 1 및 제 3 연결전극(119a, 119b)은 홈부의 표면에 구비될 수 있다.Referring back to FIGS. 2 and 3 , the
또한 제2기판(120)은 그 양측에 제 2 및 제 4 연결전극(129a, 129b)이 구비될 수 있다. 여기서, 제2기판(120)의 양측은 반원 형상의 홈부가 구비될 수 있다. 제 2 및 제 4 연결전극(129a, 129b)은 홈부의 표면에 구비될 수 있다.In addition, second and
도 2 및 도 3에서, 제 1 내지 제 4 연결전극(119a, 119b, 129a, 129b)은 제1기판(110) 및 제2기판(120)에 별도로 구비된 것으로 도시되고 설명되었으나, 실질적으로 일체로 구비될 수 있다. 즉, 제1기판(110)과 제2기판(120)의 일측에 구비된 제 1 및 제 2 연결전극(119a) (129a)은 일체로 제 1 외부 연결전극(149a)을 형성할 수 있다. 또한 제1기판(110)과 제2기판(120)의 타측에 구비된 제 3 연결전극(119b)과 제 4 연결전극(129b)은 일체로 제 2 외부 연결전극(149b)을 형성할 수 있다.2 and 3, the first to
이러한 제 1 및 제 2 외부 연결전극(149a, 149b)은 접착부재(130)를 통하여 제1기판(110)과 제2기판(120)을 접합한 이후에 펀칭(홀 가공) 및 도금 공정에 의해 형성되기 때문에 도 1에 도시된 바와 같이 일체로 형성될 수 있다. 이때, 접착부재(130)는 과전압 보호소자(100)의 측면에서는 외부로 노출되지만 제 1 및 제 2 외부 연결전극(149a, 149b) 부분에서는 외부로 노출되지 않는다. 이와 같이, 제 1 및 제 2 외부 연결전극(149a, 149b)은 과전압 보호소자(100)의 양측의 홈부를 따라 수직하게 형성될 수 있다.These first and second
도 5를 참조하면, 접착부재(130)는 필름형태의 기재를 가지는 3층의 양면 접착필름으로 이루어질 수 있다. 즉, 접착부재(130)는 기재층(130a) 및 기재층(130a)의 양면에 구비된 접착층(130b)을 포함할 수 있다.Referring to FIG. 5 , the
여기서, 기재층(130a)은 내열성이 우수한 재질로 형성될 수 있으며, 일 예로 폴리이미드(PI)로 구성될 수 있다. 접착층(130b)은 반경화 상태로 구현 가능한 폴리머 접착제로 마련될 수 있는데, 일 예로 에폭시와 같은 레진을 주된 성분으로 마련될 수 있다. 이와 같이 기재층(130a)이 폴리이미드(PI)를 포함하기 때문에, 사용 중 발생하는 열에 의해 접착부재(130)가 변형되는 것을 방지할 수 있다. Here, the
이와 같은 접착부재(130)는 제1기판(110)과 제2기판(120) 사이를 접합할 때 반경화 상태로 사용할 수 있다. 즉, 기재층(130a)의 양면에 구비된 접착층(130b)이 반경화 상태로 배치된 후에 가열 및 가압에 의해 제1기판(110)과 제2기판(120)이 접합될 수 있다.Such an
이를 위해 접착층(130b)은 상온에서는 건조 상태를 갖고 고온 또는 고압에서 접착성을 갖는 재료를 포함할 수 있다.To this end, the
이때, 기재층(130a)의 두께(t1)는 접착층(130b)의 두께(t2)보다 크거나 같게 형성할 수 있다. 기재층(130a)의 두께(t1)가 접착층(130b)의 두께(t2)에 비하여 얇게 형성될 경우, 제1기판(110)과 제2기판(120)을 접합하는 공정에서 접착층(130b)이 관통구(132) 내로 밀려들어가 관통구(132)가 막히거나 변형될 수 있기 때문이다. In this case, the thickness t1 of the
접착부재(130)의 두께는 3~35㎛일 수 있다. 여기서, 접착부재(130)의 두께가 3㎛ 미만인 경우, 제1전극(116)과 제2전극(126) 사이의 에어갭의 간극을 충분히 확보하지 못하여 정전기 및 서지 등의 과전압에 대한 내성이 취약해질 수 있다. 또한 접착부재(130)의 두께가 35㎛를 초과하는 경우, 정전기 또는 서지 등의 과전압에 대한 동작전압(방전개시 전압)이 증가하여 원활한 방전일 이루어지지 않아 과전압에 의한 보호기능을 상실할 수 있기 때문이다.The thickness of the
도 6을 참조하면, 접착부재(130)의 관통구(132)는 그 직경(D)이 제1전극(116) 및 제2전극(126)의 폭(W1)보다 작거나 같게 형성될 수 있다. 또한 관통구(132)의 직경(D)은 제1전극(116)과 제2전극(126)이 중첩되는 폭(W2)보다 작거나 같게 형성될 수 있다.Referring to FIG. 6 , the through
이와 같이, 제1전극(116)과 제2전극(126)이 관통구(132)를 통하여 효과적으로 대면할 수 있도록 관통구(132)는 제1전극(116)과 제2전극(126)의 중첩되는 영역(W1×W2) 내에 위치하도록 형성될 수 있다.In this way, the through
즉, 관통구(132)의 직경(D)이 제1전극(116) 및 제2전극(126)의 폭보다 크거나 제1전극(116)과 제2전극(126)이 중첩되는 폭보다 큰 경우, 제1기판(110)과 제2기판(120)을 접합하는 공정d에서, 관통구(132)의 일부에 제1전극(116) 또는 제2전극(126)이 걸치는 형태가 될 수 있기 때문이다. That is, the diameter D of the through
도 7을 참조하면, 제1기판(110) 및 제2기판(120)은 그 전체 길이(L)가 전체 폭(W)보다 클 수 있다. 길이(L)가 폭(W)보다 작은 경우, 제1전극(116) 및 제2전극(126)이 충분히 이격되지 못하여 정전기 또는 서지 등과 같은 과전압에 대한 동작특성을 열화시킬 수 있다. Referring to FIG. 7 , the total length L of the
여기서, 제1기판(110) 및 제2기판(120)의 두께는 접착부재(130)의 두께보다 클 수 있다. 일례로, 제1기판(110) 및 제2기판(120)을 인쇄회로기판(PCB)으로 사용할 경우, 제1기판(110) 및 제2기판(120)의 두께는 100~200㎛이고, 접착부재(130)의 두께는 3~35㎛일 수 있다. 또는 제1기판(110)과 제2기판(120) 중 어느 하나를 연성인쇄회로기판(FPCB)으로 사용할 경우, 제1기판(110)과 제2기판(120)의 두께는 50~150㎛일 수 있다. Here, the thickness of the
이하, 본 발명의 일실시예에 따른 과전압 보호소자의 제조 방법은 도 8 내지 도 16을 참조하여 설명한다. Hereinafter, a method of manufacturing an overvoltage protection device according to an embodiment of the present invention will be described with reference to FIGS. 8 to 16 .
도 8을 참조하면, 과전압 보호소자(100)의 제조 방법(200)은 대면적 기판을 준비하는 단계(S201), 전극을 형성하는 단계(S202 및 S203), 접착부재로 접합하는 단계(S204 내지 206), 연결전극을 형성하는 단계(S207 및 S208) 및 절단하는 단계(S209)를 포함한다. Referring to FIG. 8 , the
보다 구체적으로 설명하면, 도 9에 도시된 바와 같이, 제1기판 및 제2기판의 원판(11)을 준비한다(단계 S201). 여기서 원판(11)은 대면적 기판일 수 있다. More specifically, as shown in FIG. 9 , the
도 10을 참조하면, 원판(11)의 양면에 전극층(12)을 형성한다(단계 S202). 이때, 원판(11)의 양면에 동박을 증착 또는 접착하여 전극층(11a)을 형성할 수 있다. 이때, 통상의 동박적층판(CCL, COPPER CLAD LAMINATION) 또는 FCCL(FLEXIBLE COPPER CLAD LAMINATION)과 같은 부자재를 사용할 수도 있다.Referring to FIG. 10 , the electrode layers 12 are formed on both surfaces of the original plate 11 (step S202). In this case, the
다음으로, 원판(11)의 양면에 에칭 공정을 통해 전극을 패터닝한다(단계 S203). 여기서, 전극 패턴은 제1기판의 원판(11)의 양면에서 서로 상이하게 형성될 수 있다.Next, electrodes are patterned on both sides of the
도 11을 참조하면, 제1기판 원판(11)의 일면(도 2에서 상면) 에 일정간격으로 이격되게 제 1 및 제 2 패드 전극(112a)(112b) 을 형성할 수 있다. 이때, 제1 및 제 2 패드전극(112a)(112b) 사이에는 제 1 기판 원판(11)이 노출될 수 있다. 여기서, a 및 b는 단위소자의 단위영역의 경계를 나타낸다. Referring to FIG. 11 , first and
도 12를 참조하면, 제1기판 원판(11)의 타면(도 2에서 하면)에 제1전극(116)을 형성할 수 있다. 이때, 제1전극(116)은 단위구역의 일측의 제1 중간전극(114a)으로부터 연장하여 형성할 수 있다. 여기서, 단위구역의 타측에는 제1전극(116)과 일정간격 이격하여 제 3 중간전극(114b)이 구비될 수 있다.Referring to FIG. 12 , the
즉, 제1기판 원판(11)의 단위구역을 기준으로 양측에 제 1 및 제 3 중간전극(114a)(114b)이 구비되고, 일측의 제 1 중간전극(114a)으로부터 제1전극(116)이 연장되는 형태로 전극을 패터닝될 수 있다.That is, the first and third
도 13을 참조하면, 제2기판 원판(12)의 타면(도 2에서 상면)에 제2전극(126)을 형성할 수 있다. 이때, 제2전극(126)은 단위구역의 일측의 제 4 중간전극(124b)으로부터 연장하여 형성할 수 있다. 여기서, 단위구역의 타측에는 제2전극(126)과 일정간격 이격하여 제 2 중간전극(124a)이 구비된다. Referring to FIG. 13 , the
즉, 제2기판 원판(12)의 단위구역을 기준으로 일면(도 2에서의 하면)의 양측에 제 2 및 제 4 패드전극(124a)(124b) 이 구비되고, 그 타면에는 제 4 중간전극(124b)으로부터 제2전극(126)이 연장되는 형태로 전극을 패터닝할 수 있다.That is, the second and
이와 같이, 제1기판과 제2기판 원판(11,12)이 서로 대향하는 면 각각에 제1전극(116) 또는 제2전극(126)을 형성할 수 있다.In this way, the
선택적으로, 제1전극(116) 및 제2전극(126)의 표면에 내열성이 우수한 전도체로 도금 또는 코팅할 수 있다. 여기서, 내열성이 우수한 전도체는 백금(Pt), 팔라듐(Pd), 및 금(Au) 중 적어도 하나를 포함할 수 있다. Optionally, the surfaces of the
이때, 도금 또는 코팅과 같은 표면처리는 제1전극(116)과 제2전극(126)이 후술하는 접착부재(130)의 관통구(132)를 통하여 서로 대향하는 영역에 부분적으로 수행할 수 있다. In this case, surface treatment such as plating or coating may be partially performed on the area where the
이에 의해, 사용중 고전압 방전에 의해 제1전극 및 제2전극의 일부가 용융되는 것을 억제할 수 있고, 그에 따른 제1전극과 제2전극 사이의 쇼트 발생을 최소화할 수 있으므로 내구성을 향상시킬 수 있다.Accordingly, it is possible to suppress the melting of a portion of the first electrode and the second electrode due to the high voltage discharge during use, and thus the occurrence of a short circuit between the first electrode and the second electrode can be minimized, so that durability can be improved. .
도 14를 참조하면, 접착부재(130)에 대략 중앙에 관통구(132)를 일정간격으로 형성하여 접착부재(130)를 준비한다(단계 S204). 이때, 관통구(132)를 제1전극(116)과 제2전극(126)이 중첩되는 위치에 형성할 수 있다. 또한 관통구(132)의 직경이 제1전극(116) 및 제2전극(126)의 폭보다 작거나 같고, 제1전극(116)과 제2전극(126)이 중첩되는 폭보다 작거나 같게 되도록 관통구(132)를 형성할 수 있다.Referring to FIG. 14 , the
여기서, 접착부재(130)는 기재층 및 기재층의 양면의 접착층의 3층으로 이루어질 수 있다. Here, the
이때, 상기 접착층은 반경화 상태일 수 있다. 여기서, 접착층은 상온에서는 건조 상태를 갖고, 고온 또는 고압에서 접착성을 갖는 재료를 포함할 수 있다. 상기 접착층이 경화 상태인 경우 기판의 접합시 충분한 접착력을 제공하지 못하며 액상인 경우에는 기판의 접합시 관통구(132)로 쉽게 유입되어 제1전극(116)과 제2전극(126) 사이의 에이갭을 정형화하지 못하기 때문이다.In this case, the adhesive layer may be in a semi-cured state. Here, the adhesive layer may include a material that is dry at room temperature and has adhesive properties at high temperature or high pressure. When the adhesive layer is in a cured state, it does not provide sufficient adhesive force when bonding the substrate. In the case of a liquid, it easily flows into the through
도 15를 참조하면, 접착부재(130)를 제2기판 원판(12) 상에 접합하고, 그 위에 제1기판 원판(11)을 접합한다(단계 S205). 이때, 접착부재(130)의 관통구(132)가 제1전극(116)과 제2전극(126)이 중첩되는 영역에 위치하도록 배치할 수 있다.Referring to FIG. 15 , the
이와 같이 제2기판 원판(12), 접착부재(130) 및 제1기판 원판(11)을 순차적으로 접착한 후 접착부재(130)를 경화시킨다(단계 S206). 이때, 제1기판 원판(11) 및 제2기판 원판(12)을 가압하면서 열을 가하여 고온에서 경화시킬 수 있다. In this way, after sequentially bonding the second
이때, 제1기판 원판(11)를 연성회로기판(FPCB)로 사용하는 경우, 연성회로기판(FPCB)의 기재인 PI 필름은 통상 투명 재질로 형성되기 때문에, 연성회로기판(FPCB)를 통하여 작업자가 육안으로 하부에 배치되는 접착부재(130) 및 제2기판 원판(12)을 볼 수 있다. 따라서 제1기판(11)에 접착부재(130)를 먼저 접착한 후, 관통구(132)의 위치를 기준으로 제2기판 원판(12)을 정확하게 정렬하여 접착 및 조립할 수 있어 조립 작업성을 개선하는 것이 가능하다.At this time, when the first substrate
다음으로, 단위소자에 대응하는 단위구역의 경계선(a) 상에 수직 관통하는 연결전극을 형성할 수 있다. Next, a connecting electrode vertically penetrating may be formed on the boundary line (a) of the unit area corresponding to the unit element.
도 16을 참조하면, 먼저, 단위구역의 경계선(a) 상에 일정 간격으로 펀칭(홀 가공)한다(단계 S207). 이때, 제1기판 원판(11), 접착부재(130) 및 제2기판 원판(11a)을 관통하여 연결전극 관통구(140)를 형성할 수 있다. 여기서, 연결전극 관통구(140)는 단위구역에서 경계선의 대략 중앙에 형성할 수 있다.Referring to FIG. 16 , first, punching (hole processing) is performed at regular intervals on the boundary line (a) of the unit area (step S207). In this case, the connecting electrode through
다음으로, 연결전극 관통구(140)의 표면을 도전성물질로 도금한다(단계 S208). 이에 의해, 제1기판 원판(11) 및 제2기판 원판(12)에 구비된 제 1 내지 제 4 패드전극(112a)(112b)(122a)(122b)들 및 제 1 내지 제 4 중간전극(114a)(114b)(124a)(124b)들과 전기적으로 연결되는 제1 및 제 2 외부 연결전극(149a)(149b)을 형성할 수 있다.Next, the surface of the connection electrode through-
이때, 제1기판 원판(11)과 제2기판 원판(12) 사이의 접착부재(130)에도 도금이 이루어지기 때문에 제1기판 원판(11)과 제2기판 원판(12)을 수직 관통하는 연결전극을 일체로 형성할 수 있다.At this time, since plating is also made on the
다음으로, 단위구역의 경계선(a, b)을 따라 접합된 원판(11,12)을 단위소자로 절단한다(209).Next, the
이에 의해, 도 1 내지 도 3에 도시된 바와 같은 과전압 보호소자(100)를 완성할 수 있다.Accordingly, the
이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.Although one embodiment of the present invention has been described above, the spirit of the present invention is not limited to the embodiments presented herein, and those skilled in the art who understand the spirit of the present invention can add components within the scope of the same spirit. , changes, deletions, additions, etc. may easily suggest other embodiments, but this will also fall within the scope of the present invention.
100; 과전압 보호소자 110; 제1기판
112a; 제 1 패드 전극 112b; 제 3 패드 전극
114a; 제 1 중간전극 114b; 제 3 중간전극
116; 제 1 전극 119a; 제 1 연결전극
119b; 제 3 연결전극 120; 제 2 기판
122a; 제 2 패드 전극 122b; 제 4 패드 전극
124a; 제 2 중간전극 124b; 제 4 중간전극
126; 제 2 전극 129a; 제 3 연결전극
129b; 제 4 연결전극 130; 접착부재
130a; 기재층 130b; 접착층
132; 관통구 134a, 134b; 홈부
140; 연결전극 관통구 140a, 140b; 제 1 및 제 2 외부전극
149a, 149b; 제 1 및 제 2 외부 연결전극 100;
112a; a
114a; a first
116;
119b; a third connecting
122a; a
124a; a second
126;
129b; a fourth connecting
130a;
132; through
140; connection electrode through-
149a, 149b; first and second external connection electrodes
Claims (13)
상기 제1전극의 대향면의 일측에서 상기 제1전극과 일부가 대향하도록 제2전극이 구비되는 제2기판; 및
상기 제1기판과 상기 제2기판 사이에 배치되며 상기 제1전극과 상기 제2전극이 중첩되는 위치에 관통구가 구비되는 접착부재;를 포함하며,
상기 제1기판은,
상기 제1전극이 형성된 일면의 반대면에 형성되는 제 1 및 제 3 패드 전극;
상기 제1전극이 형성된 일면에 형성되는 제 1 및 제 3 중간전극;
상기 제 1 패드전극과 제 1 중간전극을 연결하는 제 1 연결전극; 및
상기 제 3 패드전극과 제 3 중간전극을 연결하는 제 3 연결전극을 포함하고,
상기 제2기판은,
상기 제2전극이 형성된 일면의 반대면에 형성되는 제 2 및 제 4 패드 전극;
상기 제2전극이 형성된 일면에 형성되는 제 2 및 제 4 중간전극;
상기 제 2 패드전극과 제 2 중간전극을 연결하는 제 2 연결전극; 및
상기 제 4 패드전극과 제 4 중간전극을 연결하는 제 4 연결전극을 포함하고,
상기 제1전극은 상기 제 1 연결전극과 전기적으로 연결되고, 상기 제2전극은 상기 제4 연결전극과 전기적으로 연결되는 과전압 보호소자.a first substrate having a first electrode on one side thereof;
a second substrate provided with a second electrode such that a part of the first electrode and the first electrode are opposite to each other on one side of the opposite surface of the first electrode; and
an adhesive member disposed between the first substrate and the second substrate and provided with a through hole at a position where the first electrode and the second electrode overlap;
The first substrate is
first and third pad electrodes formed on opposite surfaces of one surface on which the first electrode is formed;
first and third intermediate electrodes formed on one surface on which the first electrode is formed;
a first connection electrode connecting the first pad electrode and the first intermediate electrode; and
a third connection electrode connecting the third pad electrode and the third intermediate electrode;
The second substrate is
second and fourth pad electrodes formed on opposite surfaces of one surface on which the second electrode is formed;
second and fourth intermediate electrodes formed on one surface on which the second electrode is formed;
a second connection electrode connecting the second pad electrode and the second intermediate electrode; and
a fourth connection electrode connecting the fourth pad electrode and the fourth intermediate electrode;
The first electrode is electrically connected to the first connection electrode, and the second electrode is electrically connected to the fourth connection electrode.
상기 접착부재는 기재층 및 상기 기재층의 양면에 구비된 접착층을 포함하는 접착시트인 과전압 보호소자.According to claim 1,
The adhesive member is an overvoltage protection device that is an adhesive sheet including a base layer and adhesive layers provided on both surfaces of the base layer.
상기 제1기판, 상기 제2기판 및 상기 접착부재 각각의 양측은 반원 형상의 홈부가 구비되고, 상기 제 1 내지 제 4 연결전극은 상기 홈부의 표면에 구비되는 과전압 보호소자.3. The method of claim 2,
The first substrate, the second substrate and both sides of the adhesive member are provided with semicircular grooves, and the first to fourth connection electrodes are provided on a surface of the grooves.
상기 관통구의 직경은 상기 제1전극 및 상기 제2전극의 폭보다 작거나 같은 과전압 보호소자.According to claim 1,
A diameter of the through hole is less than or equal to widths of the first electrode and the second electrode.
상기 관통구의 직경은 상기 제1전극과 상기 제2전극이 중첩하는 폭보다 작거나 같은 과전압 보호소자.According to claim 1,
A diameter of the through hole is less than or equal to an overlapping width of the first electrode and the second electrode.
노출되는 하부면에 제 2 및 제 4 패드 전극이 형성되고, 상기 제 1 기판을 마주보는 상부면에 제 2 중간전극 및 제 4 중간전극이 형성되며, 상기 제 3 중간전극과 마주보는 상기 제 4 중간전극으로부터 연장 형성되되, 상기 제 1 전극의 단부와 일부가 마주보는 제 2 전극을 포함하는 제 2 기판;
상기 제 1 및 제 2 기판 사이에 배치되어 상기 제 1 및 제 2 기판을 접착하되, 상기 제 1 및 제 2 전극이 서로 마주보는 위치에 관통구가 형성되는 접착부재;
상기 제 1 및 제 2 기판의 일측단부에 배치되어 상기 제 1 및 제 2 패드 전극과, 상기 제 1 및 제 2 중간 전극을 전기적으로 연결하는 제 1 외부 연결전극;
상기 제 1 및 제 2 기판의 타측단부에 배치되어 상기 상기 제 3 및 제 4 패드 전극과, 상기 제 3 및 제 4 중간 전극을 전기적으로 연결하는 제 2 외부 연결전극을 포함하고,
상기 제 1 및 제 2 외부 연결전극은,
상기 제 1 기판, 접착부재 및 제 2 기판 각각의 양측단부에 형성된 반원 형상의 홈부 표면에 마련되며,
상기 관통구의 직경은 상기 제1전극 및 상기 제2전극의 폭보다 작거나 같고, 상기 제1전극과 상기 제2전극이 중첩하는 폭보다 작거나 같은 과전압 보호소자.A first substrate including a first electrode having first and third pad electrodes formed on an exposed upper surface, first and third intermediate electrodes formed on a lower surface, and extending from the first intermediate electrode. ;
The second and fourth pad electrodes are formed on the exposed lower surface, the second intermediate electrode and the fourth intermediate electrode are formed on the upper surface facing the first substrate, and the fourth electrode facing the third intermediate electrode is formed. a second substrate extending from the intermediate electrode and including a second electrode partially facing the end of the first electrode;
an adhesive member disposed between the first and second substrates to bond the first and second substrates, the first and second electrodes having through-holes formed at positions facing each other;
a first external connection electrode disposed on one end of the first and second substrates to electrically connect the first and second pad electrodes and the first and second intermediate electrodes;
a second external connection electrode disposed on the other end of the first and second substrates to electrically connect the third and fourth pad electrodes and the third and fourth intermediate electrodes;
The first and second external connection electrodes,
The first substrate, the adhesive member and the second substrate are provided on the surface of the semicircular groove formed at both ends,
The diameter of the through hole is smaller than or equal to the width of the first electrode and the second electrode, and is smaller than or equal to the overlapping width of the first electrode and the second electrode.
상기 제1기판 원판의 일면에 제 1 및 제 3 패드 전극을 형성하고, 타면에는 제 1 및 제 3 중간전극을 형성하되, 상기 제 1 중간전극과 통전 가능하도록 제 1 전극을 형성하는 단계;
상기 제2기판 원판의 일면에 제 2 및 제 4 패드 전극을 형성하고, 타면에는 제 2 및 제 4 중간전극을 형성하되, 상기 제 3 중간전극과 마주보는 위치에 배치되는 상기 제 4 중간전극과 통전 가능하도록 제 2 전극을 형성하는 단계;
상기 제 1 및 제 2 기판 원판 사이에 개재되되, 상기 제 1 및 제 2 전극이 서로 중첩되는 위치에 관통구가 정렬하여 제 1 및 제 2 기판을 접착하는 단계;
단위소자에 대응하는 단위구역의 경계선 상에 외부 연결전극 관통공을 형성하고, 상기 외부 연결전극 관통공의 내주면을 전도성물질로 도금하여 외부 연결전극을 형성하는 단계; 및
상기 접착된 원판을 단위소자로 절단하는 단계를 포함하는 과전압 보호소자의 제조 방법.preparing an original plate of the first substrate and the second substrate;
forming first and third pad electrodes on one surface of the first original plate, and forming first and third intermediate electrodes on the other surface, and forming a first electrode so as to be electrically conductive with the first intermediate electrode;
The second and fourth pad electrodes are formed on one surface of the second original plate, and second and fourth intermediate electrodes are formed on the other surface, the fourth intermediate electrode being disposed opposite to the third intermediate electrode; forming a second electrode to be energized;
adhering the first and second substrates to each other by aligning the through-holes interposed between the first and second original substrates, at positions where the first and second electrodes overlap each other;
forming an external connection electrode through hole on a boundary line of a unit area corresponding to a unit element, and plating an inner peripheral surface of the external connection electrode through hole with a conductive material to form an external connection electrode; and
A method of manufacturing an overvoltage protection device comprising the step of cutting the bonded disk into unit devices.
상기 제 1 및 제 2 기판을 접착하는 단계는,
상기 제 1 기판에 형성된 복수 개의 제 1 전극의 내부에 접착부재의 관통공을 정렬하여 제 1 기판과 접착부재를 접착하는 단계; 및
상기 제 2 기판의 제 2 전극의 내부에 상기 관통공이 정렬되도록 제 1 기판과 결합된 접착부재와 제 2 기판을 접착하는 단계를 포함하는 과전압 보호소자의 제조 방법.
13. The method of claim 12,
Adhering the first and second substrates comprises:
bonding the first substrate and the adhesive member by aligning the through holes of the adhesive member in the plurality of first electrodes formed on the first substrate; and
and adhering an adhesive member coupled to the first substrate and a second substrate such that the through-holes are aligned inside the second electrode of the second substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170182636A KR102452045B1 (en) | 2017-12-28 | 2017-12-28 | Device for protecting overvoltage and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170182636A KR102452045B1 (en) | 2017-12-28 | 2017-12-28 | Device for protecting overvoltage and method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190080272A KR20190080272A (en) | 2019-07-08 |
KR102452045B1 true KR102452045B1 (en) | 2022-10-07 |
Family
ID=67256090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170182636A KR102452045B1 (en) | 2017-12-28 | 2017-12-28 | Device for protecting overvoltage and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102452045B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115064326A (en) * | 2022-07-12 | 2022-09-16 | 苏州晶讯科技股份有限公司 | Electrostatic suppressor with controllable electrode gap and manufacturing method thereof |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100196633B1 (en) * | 1995-04-18 | 1999-06-15 | 이사오 우치가사키 | Electrostatic protective device and manufacture thereof |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101923760B1 (en) | 2011-09-21 | 2018-11-29 | 리텔퓨즈 인코포레이티드 | Vertical switching formations for esd protection |
-
2017
- 2017-12-28 KR KR1020170182636A patent/KR102452045B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100196633B1 (en) * | 1995-04-18 | 1999-06-15 | 이사오 우치가사키 | Electrostatic protective device and manufacture thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20190080272A (en) | 2019-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6103054B2 (en) | Manufacturing method of resin multilayer substrate | |
JP6024693B2 (en) | Electronic components | |
KR101450499B1 (en) | Electronic device having liquid crystal polymer solder mask and outer sealing layers, and associated methods | |
JP4632358B2 (en) | Chip type fuse | |
US11017922B2 (en) | Chip resistor and mounting structure thereof | |
WO2006030705A1 (en) | Chip-shaped electronic part | |
US20140254119A1 (en) | Anisotropic conductive film, display device, and manufacturing method of display device | |
US9699892B2 (en) | Electric element-embedded multilayer substrate and method for manufacturing the same | |
TW201306061A (en) | Micro-resistive device with soft material layer and manufacture method for the same | |
JP2009200113A (en) | Shield wiring circuit board | |
KR102452045B1 (en) | Device for protecting overvoltage and method for manufacturing the same | |
US10460874B2 (en) | Electronic component with metal terminals | |
CN111699761A (en) | Flexible printed circuit board | |
JP6673304B2 (en) | Multilayer board | |
KR102576106B1 (en) | Device for protecting overvoltag | |
JP2016006846A (en) | Wiring board and electronic apparatus | |
KR102586946B1 (en) | Device for protecting overvoltage | |
JP2011222945A (en) | Multilayer wiring board | |
JP4622449B2 (en) | Electronic component built-in substrate and manufacturing method thereof | |
CN219876259U (en) | Multi-layer board circuit board with heat dissipation function | |
JP5561683B2 (en) | Component built-in board | |
KR102237778B1 (en) | Embedded printed circuit substrate | |
JP2005108865A (en) | Chip resistor and manufacturing method thereof | |
KR102450313B1 (en) | Flexible Printed Circuit Board and Manufacturing Method thereof | |
KR102561936B1 (en) | Printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |