KR102446219B1 - 유기 발광 다이오드 표시 장치 - Google Patents

유기 발광 다이오드 표시 장치 Download PDF

Info

Publication number
KR102446219B1
KR102446219B1 KR1020170142738A KR20170142738A KR102446219B1 KR 102446219 B1 KR102446219 B1 KR 102446219B1 KR 1020170142738 A KR1020170142738 A KR 1020170142738A KR 20170142738 A KR20170142738 A KR 20170142738A KR 102446219 B1 KR102446219 B1 KR 102446219B1
Authority
KR
South Korea
Prior art keywords
voltage
display panel
discharge
light emitting
organic light
Prior art date
Application number
KR1020170142738A
Other languages
English (en)
Other versions
KR20190035437A (ko
Inventor
황보한석
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to US16/141,804 priority Critical patent/US10867550B2/en
Priority to CN201811114398.6A priority patent/CN109559666B/zh
Priority to EP18196456.0A priority patent/EP3460786B1/en
Publication of KR20190035437A publication Critical patent/KR20190035437A/ko
Application granted granted Critical
Publication of KR102446219B1 publication Critical patent/KR102446219B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 실시 예에 따른 유기 발광 다이오드 표시 장치는 디스플레이 패널과 상기 디스플레이 패널의 구동 시간이 일정 시간 이상이고, 상기 디스플레이 패널에 전원의 공급이 차단된 경우, 전압을 방전하는 방전 회로 및 상기 전원이 공급된 경우, 상기 방전 회로에서 방전된 전압에 기초하여, 상기 디스플레이 패널의 잔상 보상을 위해 요구되는 시간인 쿨링 타임을 만족하는지를 판단하고, 상기 쿨링 타임이 만족된 경우, 상기 디스플레이 패널의 잔상 보상을 수행하는 프로세서를 포함할 수 있다.

Description

유기 발광 다이오드 표시 장치{ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE}
본 발명은 유기 발광 다이오드 표시 장치에 관한 것으로, 보다 상세하게는, 전원의 공급이 차단된 상태에서도, 디스플레이 패널이 오프된 시간을 측정할 수 있는 것에 관한 발명이다.
최근 들어, 다양한 디스플레이 장치의 종류들이 등장하고 있다. 그 중, 유기 발광 다이오드 표시 장치(Organic Light Emitting Diode Display, 이하, OLED 표시 장치라 함)가 많이 사용되고 있다. OLED 표시 장치는 자체 발광 소자이므로, 백라이트가 필요한 액정 표시 장치에 비해, 소비 전력이 낮고, 더 얇게 제작될 수 있는 이점이 있다. 또한, OLED 표시 장치는 시야각이 넓고, 응답속도가 빠른 장점이 있다.
일반적인 유기 발광 다이오드 표시 장치는 적색(R), 녹색(G), 및 청색(B)의 부화소(sub-pixel)를 하나의 단위 화소(unit pixel)로 구성하고, 3개의 부화소들을 통해 다양한 색상의 하나의 영상을 표시한다.
OLED 표시 장치의 경우, 고정된 영상(예를 들어, 상점의 광고 영상)을 장시간 표시하면, 이에 대응하는 발광 소자 역시, 지속적으로 빛을 발광한다. 특정 발광 소자에 장시간 지속적으로, 전류가 흐르면, 해당 소자에 과부하가 걸려, 해당 소자의 수명이 단축될 수 있다.
이에 따라, 해당 소자의 색상 표현력이 떨어져, 화면의 영상이 바뀔 때, 이전 영상의 잔상이 남거나, 얼룩이 묻은 것처럼, 화면이 선명하게 표시되지 않는 번인(burn-in) 현상이 발생한다.
화면 상에 이전 영상의 잔상이 남는 것을 해결하기 위해 잔상 보상 방법이 이용되고 있다.
잔상 보상 방법은 화소의 열화로 인해, 감소되는 휘도를 보상하는 것으로, 일정 시간 디스플레이 패널을 오프시켜야 하는 시간인 쿨링 타임(cooling time)이 요구된다. 쿨링 타임이 충분한 시간 동안 보장되지 않은 경우, 디스플레이 패널의 온도가 높아지고, 이에 따라, 전압이 과도하게 감지되어, 잔상 보상의 정확도가 감소될 수 있다.
AC 전원의 오프 시에는 유기 발광 다이오드 표시 장치의 프로세서가 쿨링 타임을 측정하지 못하므로, AC 전원을 오프 시킨 후, AC 전원을 온 시키면, 디스플레이 패널의 쿨링 타임을 확보하기 위해, 화면이 오프될 수 있다.
이 경우, 사용자는, 일정 시간 동안, 화면이 오프됨에 따라, 디스플레이 패널을 사용할 수 없는 문제가 있다. 특히, 매장에 진열된 TV와 같이, 홍보를 위해 디스플레이 패널을 바로 사용해야 하는 경우, 쿨링 타임을 확보하기 위해 화면이 오프되어, 매장 사용자들은 큰 불편함을 겪을 수 있다.
또한, 이러한, 쿨링 타임을 측정하기 위해, 배터리 및 RTC(Real Time check) 회로를 사용했었으나, 배터리 및 RTC 회로의 구성 가격이 비싸고, 배터리의 사용이 영구적이지 않은 문제가 있었다.
본 발명은 전원의 공급이 차단된 상태에서도, 디스플레이 패널의 쿨링 타임을 측정할 수 있는 유기 발광 다이오드 표시 장치의 제공을 목적으로 한다.
본 발명은 값 비싼, 배터리나 RTC 회로 없이, 스위치 소자 및 커패시터를 이용하여, 전원의 공급이 차단된 상태에서도, 디스플레이 패널의 쿨링 타임을 측정할 수 있는 유기 발광 다이오드 표시 장치의 제공을 목적으로 한다.
본 발명의 실시 예에 따른 유기 발광 다이오드 표시 장치는 디스플레이 패널과 상기 디스플레이 패널의 구동 시간이 일정 시간 이상이고, 상기 디스플레이 패널에 전원의 공급이 차단된 경우, 전압을 방전하는 방전 회로 및 상기 전원이 공급된 경우, 상기 방전 회로에서 방전된 전압에 기초하여, 상기 디스플레이 패널의 잔상 보상을 위해 요구되는 시간인 쿨링 타임을 만족하는지를 판단하고, 상기 쿨링 타임이 만족된 경우, 상기 디스플레이 패널의 잔상 보상을 수행하는 프로세서를 포함할 수 있다.
본 발명의 다양한 실시 예에 따르면, 전원의 공급이 차단된 상태에서, 디스플레이 패널의 쿨링 타임을 측정할 수 있으므로, 전원이 온 된 상태에서, 쿨링 타임을 확보하기 위해 화면을 오프시킬 필요가 없다. 이에 따라, 잔상 보상을 빠르게 수행할 수 있는 효과가 있다.
또한, 본 발명의 실시 예에 따르면, 전원의 공급이 차단된 상태에서, 싼 가격의 방전 회로를 이용하여, 디스플레이 패널의 쿨링 타임을 측정할 수 있으므로, 비용 절감의 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 유기 발광 다이오드 표시 장치의 구성을 블록도로 도시한 것이다.
도 2는 본 발명의 일 실시 예에 따른 방전 회로의 구성을 설명하는 블록도이다.
도 3은 본 발명의 일 실시 예에 따른 방전 회로의 실제 회로 구성을 설명하는 회로도이다.
도 4는 본 발명의 일 실시 예에 따른 커패시터의 전압 방전에 따른 제2 스위치의 출력 전압의 변화를 보여주는 그래프이다.
도 5는 본 발명의 일 실시 예에 따른 유기 발광 다이오드 표시 장치의 동작 방법을 설명하는 순서도이다.
도 6 및 도 7은 본 발명의 또 다른 실시 예에 따른 방전 회로의 구성을 설명하는 회로도이다.
도 8은 본 발명의 실시 예에 따라 커패시터의 방전에 따른 방전 회로의 출력 전압의 파형을 설명하는 도면이다.
도 9는 본 발명의 또 다른 실시 예에 따른 유기 발광 다이오드 표시 장치의 동작 방법을 설명하는 순서도이다.
도 10은 본 발명의 일 실시 예에 따라 디스플레이 패널의 잔상 보상을 수행하는 과정을 설명하는 그래프이다.
도 11a 내지 도 12는 디스플레이 패널의 쿨링 타임이 만족되지 않은 상태로, 잔상 보상이 수행되는 경우, 발생할 수 있는 문제를 설명하는 실험 결과이다.
이하, 본 발명과 관련된 실시 예에 대하여 도면을 참조하여 보다 상세하게 설명한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
본 발명의 실시예에 따른 디스플레이 장치는, 예를 들어 방송 수신 기능에 컴퓨터 지원 기능을 추가한 지능형 디스플레이 장치로서, 방송 수신 기능에 충실하면서도 인터넷 기능 등이 추가되어, 수기 방식의 입력 장치, 터치 스크린 또는 공간 리모콘 등 보다 사용에 편리한 인터페이스를 갖출 수 있다. 그리고, 유선 또는 무선 인터넷 기능의 지원으로 인터넷 및 컴퓨터에 접속되어, 이메일, 웹브라우징, 뱅킹 또는 게임 등의 기능도 수행가능하다. 이러한 다양한 기능을 위해 표준화된 범용 OS가 사용될 수 있다.
따라서, 본 발명에서 기술되는 디스플레이 장치는, 예를 들어 범용의 OS 커널 상에, 다양한 애플리케이션이 자유롭게 추가되거나 삭제 가능하므로, 사용자 친화적인 다양한 기능이 수행될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 유기 발광 다이오드 표시 장치의 구성을 블록도로 도시한 것이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 유기 발광 다이오드 표시 장치(100)는 전원 공급부(110), 방전 회로(130), 디스플레이 패널(150), 메모리(170) 및 프로세서(190)를 포함할 수 있다.
전원 공급부(110)는 유기 발광 다이오드 표시 장치(100)에 직류(DC) 전원 또는 교류(AC) 전원을 공급할 수 있다.
유기 발광 다이오드 표시 장치(100)에 AC 전원이 공급되고, DC 전원이 공급되지 않는 경우, 디스플레이 패널(150)은 스탠바이 상태에 있다. 이는 실 사용 관점에서, 사용자가 리모컨을 통해 디스플레이 패널(150)의 전원을 오프하고, 콘센트를 뽑지 않은 경우일 수 있다.
유기 발광 다이오드 표시 장치(100)에 AC 전원이 공급되지 않는 경우, 디스플레이 패널(150)은 오프 상태에 있다. 이는 실 사용 관점에서, 사용자가 콘센트를 뽑은 경우일 수 있다.
방전 회로(130)는 디스플레이 패널(150)의 잔상 보상을 위해 필요한 쿨링 타임을 측정할 수 있다.
방전 회로(130)는 전원 공급이 차단된 경우, 커패시터의 방전 전압량을 측정할 수 있다.
프로세서(190)는 측정된 방전 전압량을 이용하여, 디스플레이 패널(150)이 충분히 식혀질 수 있는 기간인 쿨링 타임을 확보했는지를 판단할 수 있다.
디스플레이 패널(150)은 영상을 표시할 수 있다.
디스플레이 패널(150) OLED 패널일 수 있다.
디스플레이 패널(150)은 복수의 부화소(Sub-pixel, SP)들을 포함할 수 있다. 복수의 부화소들은 서로 교차하는 복수의 게이트 라인 및 복수의 데이터 라인에 의해 정의되는 화소 영역에 형성될 수 있다.
디스플레이 패널(150)에는 복수의 데이터 라인 각각에 나란하게 형성되어, 구동 전압을 공급하는 복수의 구동 전원 라인이 형성되어 있다.
복수의 부화소들 각각은 적색 부화소(Red Sub-Pixel), 녹색 부화소(Green Sub-pixel), 청색 부화소(Blue Sub-pixel) 및 백색 부화소(White Sub-pixel) 중 어느 하나일 수 있다.
하나의 영상을 표시하는 하나의 단위 화소는 인접한 적색 부화소, 녹색 부화소, 청색 부화소, 및 백색 부화소를 포함하거나, 적색 부화소, 녹색 부화소 및 청색 부화소를 포함할 수 있다.
복수의 부화소들 각각은 유기 발광 소자(OLED) 및 화소 회로를 포함할 수 있다.
유기 발광 소자(OLED)는 화소 회로와 제2 구동 전원 라인 사이에 접속되어 화소 회로로부터 공급되는 데이터 전류 량에 비례하여 발광함으로써 소정의 컬러 광을 방출한다.
이를 위해, 유기 발광 소자(OLED)는 화소 회로에 접속된 애노드 전극(또는 화소 전극), 제 2 구동 전원 라인에 접속된 캐소드 전극(또는 반사 전극), 및 애노드 전극과 캐소드 전극 사이에 형성되어 적색, 녹색, 청색, 및 백색 중 어느 한 색의 광을 방출하는 발광셀을 포함하여 구성된다.
여기서, 발광셀은 정공 수송층/유기 발광층/전자 수송층의 구조 또는 정공 주입층/정공 수송층/유기 발광층/전자 수송층/전자 주입층의 구조를 가지도록 형성될 수 있다. 나아가, 발광셀에는 유기 발광층의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층이 추가로 형성될 수 있다.
화소 회로는 게이트 구동부로부터 게이트 라인에 공급되는 게이트 온 전압 레벨의 게이트 신호에 응답하여 데이터 구동부로부터 데이터 라인에 공급되는 데이터 전압에 대응되는 데이터 전류를 유기 발광 소자에 공급한다.
이때, 데이터 전압은 유기 발광 소자(OLED)의 열화 특성이 보상된 전압 값을 갖는다. 이를 위해, 화소 회로는 박막 트랜지스터 형성 공정에 의해 기판 상에 형성되는 스위칭 트랜지스터, 구동 트랜지스터, 및 적어도 하나의 커패시터를 포함하여 구성된다. 여기서, 스위칭 트랜지스터와 구동 트랜지스터는 a-Si TFT, poly-Si TFT, Oxide TFT, Organic TFT 등이 될 수 있다.
스위칭 트랜지스터는 게이트 라인에 공급되는 게이트 온 전압 레벨의 게이트 신호에 따라 데이터 라인에 공급되는 데이터 전압을 구동 트랜지스터의 게이트 전극에 공급할 수 있다.
구동 트랜지스터는 상기 스위칭 트랜지스터로부터 공급되는 데이터 전압을 포함하는 게이트-소스 간의 전압에 따라 턴-온됨으로써 구동 전압 라인(PL1)으로부터 유기 발광 소자(OLED)로 흐르는 전류 량을 제어할 수 있다.
메모리(170)는 디스플레이 패널(150)의 쿨링 타임을 저장하고 있을 수 있다. 쿨링 타임은 후술하겠지만, 디스플레이 패널(150)의 잔상 보상을 위해 디스플레이 패널(150)을 오프 시켜야 하는 시간일 수 있다.
프로세서(190)는 유기 발광 다이오드 표시 장치(100)의 전반적인 동작을 제어할 수 있다.
프로세서(190)는 타이밍 컨트롤러를 포함할 수 있다. 그러나, 이는 예시에 불과하고, 타이밍 컨트롤러는 프로세서와 별도의 구성 요소로 존재할 수 있다.
타이밍 컨트롤러는 외부의 시스템 본체(미도시) 또는 그래픽 카드(미도시)로부터 입력되는 타이밍 동기 신호에 기초하여 게이트 구동부와 데이터 구동부 각각의 구동 타이밍을 제어할 수 있다.
타이밍 컨트롤러는 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호, 도트 클럭 등의 타이밍 동기 신호에 기초하여 게이트 제어 신호 및 데이터 제어 신호를 생성할 수 있다.
타이밍 컨트롤러는 게이트 제어 신호를 통해 게이트 구동부의 구동 타이밍을 제어할 수 있고, 이와 동기되도록 데이터 제어 신호를 통해 데이터 구동부의 구동 타이밍을 제어할 수 있다.
프로세서(190)는 디스플레이 패널(150)의 사용 시간을 측정하고, 측정된 사용 시간이 일정 시간을 경과한 경우, 자동으로, 디스플레이 패널(150)의 화소 열화를 막기 위한 잔상 보상 알고리즘을 수행할 수 있다.
일 실시 예에서, 일정 시간은 가정용의 경우, 2000 시간이고, 매장용의 경우, 600 시간일 수 있으나, 이는 예시에 불과한 수치이다.
프로세서(190)가 일정 주기마다, 디스플레이 패널(150)에서 발생하는 잔상을 보상하기 위한 작업을 수행하는 이유는, 디스플레이 패널(150)을 구성하는 화소의 열화를 방지하기 위함이다.
정확한 잔상 보상을 위해 디스플레이 패널(150)은 충분히 식혀질 필요가 있다.
즉, 잔상 보상 전, 디스플레이 패널(150)은 동작이 오프되어야 하는 시간인 쿨링 타임을 확보할 필요가 있다.
유기 발광 다이오드 표시 장치(100)에 AC 전원의 공급은 유지되고, DC 전원의 공급이 차단된 경우, 프로세서(190)는 활성화된 상태에 있기 때문에, 디스플레이 패널(150)이 오프된 시간인 쿨링 타임을 측정할 수 있다.
일 실시 예에서, 프로세서(190)는 타이머를 이용하여, 디스플레이 패널(150)이 오프된 시간을 측정할 수 있고, 측정된 시간이 쿨링 타임을 만족하는지를 판단할 수 있다.
또 다른 실시 예에서, 프로세서(190)는 AC 전원의 공급은 유지되고, DC 전원의 공급이 차단된 경우, 후술할 방전 회로(130)를 이용하여, 디스플레이 패널(150)의 쿨링 타임을 측정할 수 있다.
한편, 프로세서(190)는 AC 전원의 공급이 차단된 경우에도, 방전 회로(130)를 이용하여, 디스플레이 패널(150)의 쿨링 타임을 확인할 수 있다.
프로세서(190)는 방전 회로(130)에서 측정된 커패시터의 방전량을 확인하여, 디스플레이 패널(150)의 쿨링 타임을 측정할 수 있다.
프로세서(190)의 구체적인 동작에 대해서는 이하에서 자세히 설명한다.
도 2는 본 발명의 일 실시 예에 따른 방전 회로의 구성을 설명하는 블록도이고, 도 3은 본 발명의 일 실시 예에 따른 방전 회로의 실제 회로 구성을 설명하는 회로도이다.
이하에서, 방전 회로(130)는 프로세서(190)와 별도의 구성 요소로 존재하는 것으로 설명하나, 이에 한정될 필요는 없고, 프로세서(190)의 구성에 포함될 수 있다.
방전 회로(130)는 시스템 온 칩(System On Chip, SOC)의 형태로, 프로세서(190)에 포함될 수도 있고, 시스템 온 칩의 형태인 프로세서(190)와 별도로 구성되어, 연결될 수 있다.
도 2 및 도 3을 참조하면, 방전 회로(130)는 직류 전원 공급부(131), 방전 제어 단자(132), 제1 스위치(133), 커패시터(134), 제2 스위치(135) 및 방전 확인 단자(136)를 포함할 수 있다.
도 2 및 도 3에서, 방전 제어 단자(132) 및 방전 확인 단자(136)는 방전 회로(130)에 포함된 것으로 설명하나, 이는 예시에 불과하고, 프로세서(190)에 포함될 수도 있다.
이하에서, 디스플레이 패널(150)에 전원 공급이 차단된 경우란, 디스플레이 패널(150)에 AC 전원의 공급이 차단되거나, DC 전원의 공급이 차단된 경우를 모두 포함함을 가정한다.
프로세서(190)는 방전 회로(130)를 통해 디스플레이 패널(150)에 전원의 공급이 오프(차단)된 기간 동안, 디스플레이 패널(150)을 식히기 위해 필요한 쿨링 타임이 확보되었는지를 판단할 수 있다.
프로세서(190)는 프로세서(190)에 전원이 공급된 경우, 방전 회로(130)에서 출력된 신호에 기초하여, 디스플레이 패널(150)에 전원의 공급이 차단된 기간 동안, 디스플레이 패널(150)이 쿨링 타임을 만족했는지 여부를 판단할 수 있다.
프로세서(190)가 프로세서(190)에 전원이 공급된 경우, 쿨링 타임을 판단하는 이유는 프로세서(190)에 전원이 공급되지 않은 경우에는, 프로세서(190)가 활성화되지 않아, 디스플레이 패널(150)의 쿨링 타임을 만족했는지 여부를 판단할 수 없기 때문이다.
직류 전원 공급부(131)는 방전 회로(130)에 직류 전원을 공급할 수 있다. 특히, 직류 전원 공급부(131)는 제1 스위치(133) 또는 제2 스위치(135)에 직류 전원을 공급할 수 있다.
직류 전원 공급부(131)는 도 2에 도시된 바와 같이, 방전 회로(130)에 포함될 수 있으나, 이는 예시에 불과하고, 방전 회로(130)와 별도의 구성 요소로 존재할 수 있다.
방전 제어 단자(132)는 프로세서(190)의 제어에 따라 커패시터(134)의 충전 또는 방전 여부를 결정할 수 있는 신호를 제1 스위치(133)에 인가할 수 있다.
방전 제어 단자(132)는 GPIO(General Port Input/Ouput) 출력 단자일 수 있다.
방전 제어 단자(132)는 디스플레이 패널(150)에 전원이 공급되는지 여부에 따라 제1 스위치(133)를 온 시키기 위한 하이 신호의 인가 유무를 결정할 수 있다.
방전 제어 단자(132)는 디스플레이 패널(150)에 전원이 공급되는 경우, 제1 스위치(133)를 온 시키기 위한 하이 신호를 제1 스위치(133)에 인가할 수 있다.
만약, 방전 제어 단자(132)는 디스플레이 패널(150)에 전원이 공급되지 않은 경우, 제1 스위치(133)에 하이 신호를 인가하지 않을 수 있다. 즉, 디스플레이 패널(150)에 전원이 공급되지 않은 경우, 제1 스위치(133)를 구동하기 위한 전압이 제1 스위치(133)에 인가되지 않으므로, 제1 스위치(133)는 오프될 수 있다.
이는 마치, 제1 스위치(133)에 제1 스위치(133)를 오프시키기 위한 로우 신호가 인가되는 것처럼 보일 수 있다.
제1 스위치(133)는 바이폴라 접합 트랜지스터(Bipolar Junction Transistor, BJT)일 수 있다. 제1 스위치(133)로 BJT를 사용하는 이유는, 전계 효과 트랜지스터(Field Effect Transistor, FET)를 사용하는 경우, 소스 단자 및 드레인 단자 간 기생 다이오드 성분으로, 의도치 않은 방전 동작이 일어날 수 있기 때문이다.
제1 스위치(133)는 방전 제어 단자(132)로부터 수신된 하이 신호에 따라 온 될 수 있고, 제1 스위치(133)가 온 됨에 따라 직류 전원 공급부(131)로부터 전달된 직류 전압을 커패시터(134)에 인가될 수 있다.
이에 따라, 커패시터(134)의 전압은 충전될 수 있다.
디스플레이 패널(150)에 전원의 공급이 차단된 경우, 제1 스위치(133)는 오프될 수 있다. 제1 스위치(133)가 오프됨에 따라 커패시터(134)에 충전된 전압은 방전될 수 있다.
커패시터(134)는 제1 스위치(133)의 온 또는 오프 동작에 따라 전압이 충전되거나, 방전될 수 있다.
커패시터(134)는 전원 공급의 오프 시, 정해진 디스플레이 패널(150)의 쿨링 타임과 동일하거나, 쿨링 타임을 초과하는 시간을 측정하도록 하는 용량을 가질 수 있다.
도 2 및 도 3에서, 커패시터(134)는 1개가 사용됨을 가정하여 설명하나, 이에 한정될 필요는 없고, 복수의 커패시터들로 구성될 수 있다.
제2 스위치(135)는 커패시터(134)가 방전됨에 따라 온 될 수 있다. 즉, 커패시터(134)에서 방전된 전압은 제2 스위치(135)의 게이트 단자에 인가되어, 제2 스위치(135)가 온 될 수 있다.
제2 스위치(135)는 커패시터(134)에 전압이 충전 중인 경우, 제2 스위치(135)의 게이트 단자에 전압이 인가되지 않아, 오프될 수 있다.
제2 스위치(135)는 커패시터(134)에 충전된 전압이 모두 방전된 경우, 오프될 수 있다.
방전 확인 단자(136)는 제2 스위치(135) 및 전원 공급부(131)와 연결된 기준지점(K1)의 전압을 측정할 수 있다. 기준 지점(K1)은 커패시터(134)의 전압이 모두 방전되었는지 여부를 판단하는데 기준이 되는 지점일 수 있다.
도 3을 참조하면, 기준 지점(K1)은 방전 확인 단자(136)의 일단, 제2 스위치(135, FET)의 드레인 단자 및 제3 저항(R3)의 일단이 만나는 지점일 수 있다.
방전 확인 단자(136)는 기준 지점(K1)에서 전압을 측정할 수 있다. 방전 확인 단자(136)는 측정된 전압에 기초하여, 제2 스위치(136)의 온/오프 상태를 파악할 수 있다.
방전 확인 단자(136)는 기준 지점(K1)에서 측정된 전압이 제1 전압 이하인 경우, 제2 스위치(135)가 온 되어 있는 것으로 판단하고, 커패시터(134)의 전압이 모두 방전 되지 않았음을 나타내는 방전 미 완료 신호를 출력할 수 있다.
제1 전압은 방전 미 완료 신호의 출력 조건을 만족하는 최대 전압일 수 있다.
제1 전압은 0.675V 일 수 있으나, 이는 예시에 불과한 수치이다.
방전 확인 단자(136)는 기준 지점(K1)에서 측정된 전압이 제2 전압 이상인 경우, 제2 스위치(135)가 오프 되어 있는 것으로 판단하고, 커패시터(134)의 전압이 모두 방전 되었음을 나타내는 방전 완료 신호를 출력할 수 있다.
제2 전압은 방전 완료 신호의 출력 조건을 만족하는 최소 전압일 수 있다.
제2 전압은 2.7V일 수 있으나, 이는 예시에 불과한 수치이다.
방전 확인 단자(136)는 제2 스위치(135)가 온 된 경우, 커패시터(134)의 전압이 모두 방전되지 않았음을 인지하고, 방전 미 완료 신호를 출력할 수 있다.
또한, 방전 확인 단자(136)는 제2 스위치(136)가 오프된 경우, 커패시터(134)의 전압이 모두 방전되었음을 인지하고, 방전 완료 신호를 출력할 수 있다.
프로세서(190)는 방전 확인 단자(136)를 통해 방전 완료 신호가 출력된 경우, 디스플레이 패널(150)의 쿨링 타임을 만족한 것으로 판단할 수 있다.
프로세서(190)는 쿨링 타임이 만족된 경우, 잔상 보상 알고리즘을 수행할 수 있다. 이를 위해, 프로세서(190)는 잔상 보상 회로를 구비할 수 있다.
잔상 보상 회로는 디스플레이 패널(150)의 픽셀들의 열화를 보상하기 위한 회로일 수 있다.
잔상 보상 회로는 픽셀을 구성하는 유기 발광 소자에 흐르는 전류를 측정하는 전류 센서를 포함할 수 있다.
잔상 보상 회로는 동일한 전압을 기준으로, 기존의 전류 값 대비, 변경된 전류 값 간의 차이를 이용하여, 픽셀의 열화 정도를 파악할 수 있다.
잔상 보상 회로는 기존의 전류 값 대비, 전류 값이 감소된 전류량을 획득할 수 있다. 잔상 보상 회로는 감소된 전류량만큼을 유기 발광 소자에 인가하여, 픽셀의 열화를 보상할 수 있다.
디스플레이 패널(150)의 잔상 보상을 위해 필요한 쿨링 타임은 55분일 수 있으나, 이는 예시에 불과하고, 디스플레이 패널(150)의 사이즈, 디스플레이 패널(150)의 모델에 따라 달라질 수 있다.
잔상 보상 전, 일정 시간의 쿨링 타임을 확보하는 이유는, 디스플레이 패널(150)이 충분히 식혀지지 않은 상태로, 잔상 보상이 수행되는 경우, 디스플레이 패널(150)의 온도가 높아, 과도한 전압이 감지되어, 정확한 잔상 보상이 이루어지지 않기 때문이다.
한편, 프로세서(190)는 방전 확인 단자(136)를 통해 방전 미 완료 신호가 출력된 경우, 디스플레이 패널(150)이 쿨링 타임을 만족하지 못한 것으로 판단할 수 있다.이 경우, 프로세서(190)는 AC 전원이 공급되면, 쿨링 타임이 만족되지 않았음을 나타내는 알림을 디스플레이 패널(150)을 통해 출력할 수 있다.
이 후, 프로세서(190)는 디스플레이 패널(150)의 쿨링 타임을 확보하기 위한 작업을 수행할 수 있다. 디스플레이 패널(150)의 쿨링 타임을 확보하기 위한 작업은 디스플레이 패널(150)의 화면을 오프시키는 작업일 수 있다.
프로세서(190)는 디스플레이 패널(150)의 쿨링 타임이 확보된 경우, 잔상 보상 알고리즘을 수행할 수 있다.
다음으로, 도 3을 참조하여, 본 발명의 일 실시 예에 따른 방전 회로(130)의 실제 회로 구성을 설명한다.
방전 제어 단자(132)의 일단은 제1 저항(R1)의 일단과 연결된다. 방전 제어 단자(132)의 타단은 프로세서(190)와 연결된다.
제1 저항(R1)의 타단은 제1 스위치(133, BJT)의 베이스 단자(B)와 연결된다.
제1 스위치(133)의 컬렉터 단자(C)는 제2 저항(R2)의 일단과 연결된다.
제1 스위치(133)의 에미터 단자(E)는 커패시터(134)의 일단과 연결된다.
커패시터(134)의 일단은 제2 스위치(135, FET)의 게이트 단자에 연결된다.
커패시터(134)의 타단은 접지된다.
제2 스위치(135)의 소스 단자(S)는 접지되고, 드레인 단자(D)는 방전 확인 단자(136)의 일단 및 제3 저항(R3)의 일단과 연결된다.
방전 확인 단자(136)의 타단은 프로세서(190)와 연결된다.
제3 저항(R3)의 타단은 제2 저항(R2)의 타단 및 직류 전원 공급부(131)와 연결된다.
방전 확인 단자(136)가 전압을 측정하는 기준 지점(K1)은 방전 확인 단자(136)의 일단, 제2 스위치(135, FET)의 드레인 단자 및 제3 저항(R3)의 일단이 만나는 지점일 수 있다.
도 4는 본 발명의 일 실시 예에 따른 커패시터의 전압 방전에 따른 제2 스위치의 출력 전압의 변화를 보여주는 그래프이다.
이하에서는 도 4를 도 2 및 도 3의 내용에 기반하여 설명한다.
도 4의 그래프에서 가로축은 시간 축이고, 세로 축은 전압 값을 나타내는 축이다.
제1 파형(410)은 커패시터(134)에서 방전되는 전압의 변화를 보여주는 파형이다. 즉, 제1 파형(410)은 커패시터(134)에 걸리는 전압의 변화를 보여주는 파형이다.
제2 파형(430)은 도 3의 기준 지점(K1)에서 출력되는 전압의 변화를 보여주는 파형이다.
제1 파형(410)에서 보듯, 커패시터(134)에 충전된 전압이 방전됨에 따라 커패시터(134)에 걸리는 전압은 감소하게 된다.
이에 따라, 방전된 전압은 제2 스위치(135)의 게이트 단자(G)에 인가되어, 기준 지점(K1)에서 측정되는 전압이 증가될 수 있다(제2 파형 참조).
결국에, 기준 지점(K1)에서 측정되는 전압은 커패시터(134)가 방전됨에 따라 증가되는 전압이 될 수 있다.
프로세서(190)는 기준 지점(K1)에서 측정된 전압이 제2 전압(A)인 경우, 디스플레이 패널(150)의 쿨링 타임을 만족하는 것으로 판단할 수 있다.
즉, 방전 확인 단자(136)는 기준 지점(K1)에서 측정된 전압이 제2 전압(A)인 경우, 제2 스위치(135)가 오프되었다고 판단하고, 방전 완료 신호를 출력할 수 있다.
더 구체적으로, 방전 확인 단자(136)는 기준 지점(K1)에서 측정된 전압이 제2 전압(A) 이상이 경우, 제2 스위치(135)가 오프되었다고 판단하고, 방전 완료 신호를 출력할 수 있다.
프로세서(190)는 방전 완료 신호를 통해 디스플레이 패널(150)의 쿨링 타임이 만족된 것으로 판단할 수 있다.
프로세서(190)는 방전 확인 단자(136)가 출력한 방전 완료 신호에 따라 잔상 보상 알고리즘을 구동할 수 있다.
일 실시 예에서, 방전 확인 단자(136)는 기준 지점(K1)에서 측정된 전압이 제1 전압(B) 이하인 경우, 제2 스위치(135)가 온 되었다고 판단하고, 방전 미완료 신호를 출력할 수 있다.
프로세서(190)는 방전 미완료 신호를 감지한 경우, 디스플레이 패널(150)의 쿨링 타임을 만족하지 못한 것으로 판단하고, 디스플레이 패널(150)의 쿨링 타임을 만족시키기 위해 화면을 오프할 수 있다.
이 후, 프로세서(190)는 디스플레이 패널(150)의 쿨링 타임이 확보된 경우, 잔상 보상 회로를 구동할 수 있다.
다음으로, 디스플레이 패널(150)의 쿨링 타임의 만족여부에 따라 잔상 보상 알고리즘을 수행하는 과정을 순서도를 통해 설명한다.
도 5는 본 발명의 일 실시 예에 따른 유기 발광 다이오드 표시 장치의 동작 방법을 설명하는 순서도이다.
이하에서는 도 1 내지 도 4의 내용을 참조하여, 유기 발광 다이오드 표시 장치의 동작 방법을 설명한다.
먼저, 프로세서(190)는 디스플레이 패널(150)에 AC 전원이 인가된 경우, 제1 스위치(132)를 온 시키고(S501), 제1 스위치(132)가 온 됨에 따라 커패시터(134)에는 직류 전압 공급부(111)로부터 전달된 전압이 충전된다(S503).
이 후, AC 전원의 공급이 오프된 경우, 제1 스위치(132) 또한, 오프된다(S505).
이에 따라, 커패시터(134)에 충전된 전압이 방전된다(S507).
제2 스위치(135)에는 커패시터(134)의 방전 전압이 인가되고(S509), AC 전원의 공급이 인가된 경우, 프로세서(190)는 방전 확인 단자(136)에서 출력된 신호를 감지한다(S511).
프로세서(190)는 방전 확인 단자(136)에서 출력된 신호가 방전 완료 신호인지를 판단한다(S513).
프로세서(190)는 방전 확인 단자(136)가 방전 완료 신호를 출력하는 경우, 잔상 보상 알고리즘을 수행한다(S515). 즉, 방전 완료 신호는 디스플레이 패널(150)에 잔상 보상 알고리즘을 구동시키기 위한 트리거 신호일 수 있다.
프로세서(190)는 방전 확인 단자(136)가 방전 미완료 신호를 출력하는 경우, 디스플레이 패널(150)의 쿨링 타임을 확보하기 위해 디스플레이 패널(150)의 화면을 오프한다(S517).
즉, 방전 미 완료 신호는 디스플레이 패널(150)의 쿨링 타임을 확보하기 위한 신호일 수 있다.
일 실시 예에서, 프로세서(190)는 디스플레이 패널(150)의 쿨링 타임을 확보하기 위한 작업이 수행 중임을 알리는 알림을 출력할 수 있다.
프로세서(190)는 디스플레이 패널(150)의 쿨링 타임이 확보된 경우(S519), 잔상 보상 알고리즘을 수행한다(S515).
다음으로, 본 발명의 또 다른 실시 예에 따른 방전 회로의 구성을 설명한다.
도 6 및 도 7은 본 발명의 또 다른 실시 예에 따른 방전 회로의 구성을 설명하는 회로도이다.
특히, 도 6은 도 4에서 설명된 기준 지점(K1)에서 측정된 전압의 미 확인 구간을 줄이기 위한 방전 회로(600)의 회로도이고, 도 7은 기준 지점(K1)에서 측정된 전압의 미 확인 구간을 없애기 위한 방전 회로(700)의 회로도이다.
도 6을 참조하면, 방전 회로(600)는 직류 전원 공급부(131), 방전 제어 단자(132), 제1 스위치(133), 커패시터(134), 제2 스위치(135), 제3 스위치(137) 및 방전 확인 단자(136)를 포함할 수 있다.
직류 전원 공급부(131), 방전 제어 단자(132), 제1 스위치(133), 커패시터(134), 제2 스위치(135)에 대한 설명은 도 2 및 도 3의 내용으로 그 설명을 대체한다.
도 6의 실시 예에 따른 방전 회로(600)는 도 2 및 도 3의 방전 회로(130)에 비해 제3 스위치(137)를 더 포함할 수 있다.
제3 스위치(137)는 전계 효과 트랜지스터(FET)일 수 있다.
제3 스위치(137)의 게이트 단자(G)는 제2 스위치(135)의 드레인 단자 및 제3 저항(R3)의 일단과 연결된다.
제3 스위치(137)의 소스 단자(S)는 접지된다.
제3 스위치(137)의 드레인 단자(D)는 방전 확인 단자(136)의 일단 및 제4 저항(R4)의 일단과 연결된다. 제4 저항(R4)의 타단은 제3 저항(R3)의 일단과 연결된다.
기준 지점(K2)은 제4 저항(R4)의 일단, 방전 확인 단자(136)의 일단 및 제3 스위치(137)의 드레인 단자가 만나는 지점일 수 있다.
제3 스위치(137)는 미 확인(Unknown) 구간을 줄이기 위해 사용되는 스위치일 수 있다.
이에 대해서는 도 4의 도면을 참조하여 설명한다.
도 4를 참조하면, 프로세서(190)는 기준 지점(K1)에서 측정된 전압이 제2 전압(A)이상인 경우, 방전 확인 단자(136)의 방전 완료(또는 하이) 신호를 읽어, 디스플레이 패널(150)의 쿨링 타임이 만족하는 것을 확인할 수 있다.
또한, 프로세서(190)는 기준 지점(K1)에서 측정된 전압이 제1 전압(B)이하인 경우, 방전 확인 단자(136)의 방전 미 완료(또는 로우) 신호를 읽을 수 있다.
즉, 프로세서(190)는 기준 지점(K1)에서 측정된 전압이 제1 전압(B) 이하인 경우 및 제2 전압(A) 이상인 경우만을 인지할 수 있다. 반대로 말하면, 프로세서(190)는 제1 전압(B)을 초과하고, 제2 전압(A)미만 인 기준 지점(K1)의 전압을 확인할 수 없다.
방전 확인 단자(136)가 제2 전압(A) 미만 및 제1 전압(B)을 초과하는 전압을 확인할 수 없다는 점에서, 제1 전압(B) 및 제2 전압(A) 사이에 있는 구간을 미 확인 구간(t1)으로 명명할 수 있다.
미 확인 구간(t1)이 길어지는 경우, 디스플레이 패널(150)의 쿨링 타임을 판단하는 시간이 정확히 파악되지 않을 수 있다. 이로 인해, 디스플레이 패널(150)의 잔상 보상 작업이 원활하게 수행되지 않을 수 있다.
미 확인 구간(t1)을 줄일 수 있다면, 쿨링 타임의 만족여부가 보다 더 정확히 파악될 수 있다.
이에, 도 6의 실시 예에 따른 방전 회로(600)는 제3 스위치(137)를 통해, 미 확인 구간을 줄일 수 있다.
제3 스위치(137)는 기준 지점(K1)에서의 전압을 반전시켜 출력할 수 있다.
기준 지점(K2)에서의 전압의 파형은 도 8을 참조하여 설명한다.
도 8은 본 발명의 실시 예에 따라 커패시터의 방전에 따른 방전 회로의 출력 전압의 파형을 설명하는 도면이다.
도 8을 참조하면, 제1 파형(410)은 커패시터(134)에서 방전되는 전압의 변화를 보여주는 파형이다. 즉, 제1 파형(410)은 커패시터(134)에 걸리는 전압의 변화를 보여주는 파형이다.
제3 파형(810)은 도 6의 실시 예에 따른 기준 지점(K2) 에서 측정되는 전압의 변화를 보여주는 파형이다.
제3 파형(810)을 참조하면, 기준 지점(K2)에서 측정되는 전압이 제3 스위치(137)를 거치면서, 파형이 반전되었다.
이 경우, 기준 지점(K2)에서 측정된 전압이 제1 전압(B) 미만인 경우, 방전 확인 단자(136)는 방전 완료 신호를 검출할 수 있다.
기준 지점(K2)에서 측정된 전압이 제2 전압(A)을 초과하는 경우, 방전 확인 단자(136)는 방전 미 완료 신호를 검출할 수 있다.
또한, 제3 스위치(137)로 FET가 사용된다면, 고속 스위칭 동작을 통해, 제2 전압(A)에서 제1 전압(B)으로, 도달하는 시간이 감소될 수 있다.
기준 지점(K2)에서 측정된 전압이 제2 전압(A)에서 제1 전압(B)으로 도달하는 미 확인 구간은 t2만큼으로, 도 4의 미 확인 구간(t1)에 비해, 현저히 줄어들었음을 확인할 수 있다.
다음으로, 도 7을 설명한다.
특히, 도 7은 미 확인 구간을 제거하기 위한 방전 회로(700)일 수 있다.
도 7의 실시 예에 따른 방전 회로(700)는 직류 전원 공급부(131), 방전 제어 단자(132), 제1 스위치(133), 커패시터(134), 제2 스위치(135), 다이오드 쌍(138), 제1 커패시터(139), 리셋 IC 회로(140), 제2 커패시터(141) 및 방전 확인 단자(136)를 포함할 수 있다.
직류 전원 공급부(131), 방전 제어 단자(132), 제1 스위치(133), 커패시터(134), 제2 스위치(135)에 대한 설명은 도 2 및 도 3의 내용으로 그 설명을 대체한다.
다이오드 쌍(138)은 제1 다이오드(138a) 및 제2 다이오드(138b)를 포함할 수 있다.
제1 다이오드(138a)의 일단은 제3 저항(R3)의 일단 및 제2 스위치(135)의 드레인 단자와 연결된다. 제1 다이오드(138a)의 타단은 제1 커패시터(139)의 일단 및 리셋 IC 회로(140)의 일단과 연결된다.
제2 다이오드(138b)의 일단은 제5 저항(R5)의 일단 및 제6 저항(R6)의 일단과 연결된다. 제2 다이오드(138b)의 타단은 제1 커패시터(139)의 일단 및 리셋 IC 회로(140)의 일단과 연결된다.
제5 저항(R5)의 타단은 제3 저항(R3)의 타단과 연결되고, 제6 저항(R6)의 타단은 접지된다.
제1 커패시터(139)의 타단은 접지된다.
리셋 IC 회로(140)의 타단은 방전 확인 단자(136)의 일단, 제2 커패시터(141)의 일단 및 제7 저항(R7)의 일단에 연결된다. 제2 커패시터(141)의 타단은 접지된다.
제7 저항(R7)의 타단은 직류 전원 공급부(131)에 연결된다.
다이오드 쌍(138)은 리셋 IC 회로(140)가 구동하기 위한 최소 전압을 충족시키기 위한 역할을 한다.
제1 커패시터(139)는 다이오드 쌍(138)에서 출력된 전압의 노이즈를 제거할 수 있다.
제2 커패시터(141)는 리셋 IC 회로(140)에서 출력된 전압의 노이즈를 제거할 수 있다.
리셋 IC 회로(140)는 기준 지점(K3)에서 측정된 전압이, 일정 전압을 초과하면, 방전 확인 단자(136)에 방전 완료 신호를 출력할 수 있다.
기준 지점(K3)은 리셋 IC 회로(140)의 타단, 방전 확인 단자(136)의 일단, 제2 커패시터(141)의 일단 및 제7 저항(R7)의 일단이 만나는 지점일 수 있다.
리셋 IC 회로(140)는 기준 지점(K3)에서 측정된 전압이 일정 전압 미만 인 경우, 방전 확인 단자(136)에 방전 미 완료 신호를 출력할 수 있다.
즉, 리셋 IC 회로(140)는 기준 지점(K3)에서 측정된 전압이 일정 전압을 초과하면, 방전 완료 신호를 출력하고, 일정 전압 미만이면, 방전 미 완료 신호를 출력할 수 있다.
만약, 기준 지점(K3)에서 측정된 전압이 일정 전압과 동일한 경우, 리셋 IC 회로(140)는 방전 완료 신호 및 방전 미 완료 신호 중 어느 하나의 신호를 출력할 수 있다.
즉, 기준 지점(K3)에서 측정된 전압이 일정 전압과 동일한 경우라 하더라도, 리셋 회로(140)는 미 확인 구간의 발생을 없애기 위해, 방전 완료 신호 및 방전 미 완료 신호 중 어느 하나의 신호를 출력할 수 있다.
도 8을 참조하면, 제4 파형(830)은 방전 회로(700)에 리셋 IC 회로(140)가 포함된 경우, 기준 지점(K3)에서 측정된 전압의 파형을 보여준다.
제4 파형(830)은 제1 전압(B)이 제2 전압(A)으로 변화되는 과정에서, 미 확인 구간이 존재하지 않음을 알 수 있다. 이는 리셋 IC 회로(140)의 존재로 인해, 방전 완료 신호 또는 방전 미 완료 신호만을 출력하도록 설계되었기 때문이다.
리셋 IC 회로(140)를 이용하는 경우, 미 확인 구간이 존재하지 않아, 디스플레이 패널(140)의 쿨링 타임이 보다 정확하게 측정될 수 있고, 이에 따라, 디스플레이 패널(140)의 잔상 보상이 안정적으로 이루어질 수 있다.
다음으로, 도 9를 참조하여, 본 발명의 또 다른 실시 예에 따른 유기 발광 다이오드 표시 장치의 동작 방법을 설명한다.
특히, 도 9는 전계 효과 트랜지스터나 커패시터가 번트(burnt) 되거나, 크랙(crack)되는 경우, 디스플레이 패널(150)의 쿨링 타임이 만족되지 못했음에도 불구하고, 잔상 보상 알고리즘이 구동되는 것을 방지하기 위한 방법에 관한 도면이다.
도 9의 실시 예는 도 7에서 설명한 방전 회로(700)를 가정하여 설명하나, 도 3 및 도 6에 모두 적용될 수 있는 시나리오이다.
전원 공급부(110)는 디스플레이 패널(150)에 AC 전원을 공급한다(S901).
프로세서(190)는 커패시터(134)의 전압 방전이 완료되었는지를 판단한다(S903).
일 실시 예에서 프로세서(190)는 방전 확인 단자(136)를 통해 방전 완료 신호가 출력된 경우, 커패시터(134)의 전압 방전이 완료된 것으로 판단할 수 있다.
일 실시 예에서, 프로세서(190)는 방전 확인 단자(136)를 통해 방전 미완료 신호가 출력된 경우, 커패시터(134)의 전압 방전이 미완료된 것으로 판단할 수 있다.
프로세서(190)는 커패시터(134)의 전압 방전이 완료되지 않았다면, 커패시터의 전압을 충전하고(S905), 디스플레이 패널(150)의 화면을 온 시킨다(S907).
만약, 커패시터(134)의 전압 방전이 완료된 경우, 프로세서(190)는 커패시터의 전압을 재 충전하고(S909), 커패시터(134)의 전압 방전이 완료되었는지를 판단한다(S911).
프로세서(190)는 커패시터(134)의 전압 방전이 완료되었다고 판단한 경우, 방전 회로(700)가 오 동작하는 것으로 판단하고, 잔상 보상 알고리즘을 수행하지 않고, 디스플레이 패널(150)의 화면을 온 시킨다(S907).
즉, 커패시터(134)의 전압이 재 충전된 경우, 방전 확인 단자(136)는 방전 완료 신호를 출력하면 안 된다.
프로세서(190)는 이 때, 방전 확인 단자(136)를 통해 방전 완료 신호를 감지한 경우, 방전 회로(700)가 오 동작하는 것으로 판단하고, 디스플레이 패널(150)의 잔상 보상을 수행하지 않을 수 있다.
프로세서(190)는 커패시터의 전압 방전이 완료되지 않았다고 판단한 경우, 잔상 보상 알고리즘을 수행한다(S913).
프로세서(190)는 단계 S909 내지 S913을 일정 횟수 이상 실행할 수 있다. 이는, 방전 회로의 동작에 대한 신뢰성을 확보하기 위함이다.
프로세서(190)는 잔상 보상 알고리즘의 수행 시, 디스플레이 패널(150)의 화면을 오프킨다(S915).
프로세서(190)는 잔상 보상 알고리즘을 완료한 후, 디스플레이 패널(150)의 화면을 온 시킬 수 있다.
도 10은 본 발명의 일 실시 예에 따라 디스플레이 패널의 잔상 보상을 수행하는 과정을 설명하는 그래프이다.
도 10을 참조하면, 디스플레이 패널(150)의 잔상을 보상하기 위한 시퀀스가 도시되어 있다.
도 10은 디스플레이 패널(150)의 잔상 보상을 위해 요구되는 사용 시간이 만족된 상태임을 가정한다.
도 10의 그래프는 복수의 구간들로 구분되어 있다. 복수의 구간들은 보상 전 활성화 구간(H1), Off-RS 보상 구간(H2), 쿨링 타임 구간(H3), 잔상 보상 구간(H4) 및 보상 후 활성화 구간(H5)을 포함할 수 있다.
보상 전 활성화 구간(H1) 및 보상 후 활성화 구간(H5)은 디스플레이 패널(150)에 AC 전원이 공급되어, 디스플레이 패널(150)에 영상이 구동되고 있는 구간일 수 있다.
Off-RS 보상 구간(H2)은 디스플레이 패널(150)의 온도와 무관하게(즉, 쿨링 타임이 필요가 없는), 디스플레이 패널(150)의 전압에 대한 보상을 수행하는 구간일 수 있다.
Off-RS 보상 구간(H2)은 AC 전원이 공급되나, DC 전원이 공급되고 있지 않은 스탠바이 상태의 구간일 수 있다.
쿨링 타임 구간(H3)은 잔상 보상 전, 디스플레이 패널(150)의 화면을 오프시키는 구간이다.
잔상 보상 구간(H4)은 쿨링 타임 구간(H3) 후, 디스플레이 패널(150)을 구성하는 픽셀들의 열화를 보상하는 구간이다.
디스플레이 패널(150)이 쿨링 타임을 만족하지 않는 상태에서, 잔상 보상이 이루어지는 경우, 픽셀의 열화 보상율이 작아질 수 있다.
이에 대해서는 다음의 도면을 참고하여 설명한다.
도 11a 내지 도 12는 디스플레이 패널의 쿨링 타임이 만족되지 않은 상태로, 잔상 보상이 수행되는 경우, 발생할 수 있는 문제를 설명하는 실험 결과이다.
특히, 도 11a 내지 도 12는 디스플레이 패널(150)의 주변 환경 온도가 25이고, 영상 구동 종료 후, 디스플레이 패널(150)의 쿨링 타임 변화에 따른 잔상 보상의 게인 값의 변화를 보여준다.
디스플레이 패널(150)의 잔상 보상이 제대로 이루어지기 위해서는 게인 값이 일정 값 이상 유지되어야 한다.
도 11a 내지 도 11f를 참조하면, 복수의 영상 주사선들 각각에 대해, 픽셀에 따른 잔상 게인 값의 변화를 보여준다.
각 실험은 디스플레이 패널(150)이 영상 구동 종료한 직후, 잔상 보상을 수행하는 케이스, 2분 후 잔상 보상을 수행하는 케이스, 6분후 잔상 보상을 수행하는 케이스, 20분후 잔상 보상을 수행하는 케이스, 60분 후 잔상 보상을 수행한 후, 측정된 결과이다. 잔상 보상을 위해 필요한 디스플레이 패널(150)의 쿨링 타임은 60분임을 가정하여 설명한다.
이러한 경우, 영상의 구동이 종료되고, 60분 후, 잔상 보상이 수행된 파형은 쿨링 타임이 만족된 것으로 본다.
도 11a는 2100번째 영상 주사 선에서 측정된 픽셀에 따른 잔상 보상 값의 변화를 보여주는 파형이다.
도 11b는 1950번째 영상 주사 선에서 측정된 픽셀에 따른 잔상 보상 값의 변화를 보여주는 파형이다.
도 11c는 1580번째 영상 주사 선에서 측정된 픽셀에 따른 잔상 보상 값의 변화를 보여주는 파형이다.
도 11d는 1220번째 영상 주사 선에서 측정된 픽셀에 따른 잔상 보상 값의 변화를 보여주는 파형이다.
도 11e는 1000번째 영상 주사 선에서 측정된 픽셀에 따른 잔상 보상 값의 변화를 보여주는 파형이다.
도 11f는 500번째 영상 주사 선에서 측정된 픽셀에 따른 잔상 보상 값의 변화를 보여주는 파형이다.
먼저, 도 11a 내지 도 11f를 참조하면, 영상 구동 종료 직후, 잔상 보상 수행이 빠르게 이루어질수록 잔상 보상의 게인 값이 감소하는 것을 볼 수 있다. 즉, 디스플레이 패널(150)의 쿨링 타임 대비, 식혀지는 시간이 적다면, 잔상 보상의 게인 값이 작아져서, 픽셀의 보상율이 저하되는 문제가 발생될 수 있다.
또한, 도 11a 및 도 11c를 참조하면, 영상 구동 직후(1초임을 가정한다), 잔상 보상을 수행하는 파형을 보면, 잔상 보상 게인 값이 잘못 측정되는 에러가 발생한다. 이는 국부적인 발열에 의해, 발생하는 것으로, 잔상 보상 게인 값이 잘못 측정되는 경우, 잔상 보상이 잘 못 이루어질 확률이 크다.
도 12는 도 11e의 그래프의 일부(1150)를 확대한 도면이다.
도 12를 참조하면, 1000번째 영상 주사 선에서, 제1 게인 내지 제5 게인 파형(1101 내지 1109)들이 도시되어 있다.
제1 게인 파형(1201)은 디스플레이 패널(150) 상에서 영상 구동 직후(1초 후), 잔상 보상을 수행할 시, 픽셀에 따른 잔상 보상 게인 값의 변화를 보여주는 파형이다.
제2 게인 파형(1203)은 디스플레이 패널(150) 상에서 영상 구동이 종료되고, 2분 후, 잔상 보상을 수행할 시, 픽셀에 따른 잔상 보상 게인 값의 변화를 보여주는 파형이다.
제3 게인 파형(1205)은 디스플레이 패널(150) 상에서 영상 구동이 종료되고, 6분 후, 잔상 보상을 수행할 시, 픽셀에 따른 잔상 보상 게인 값의 변화를 보여주는 파형이다.
제4 게인 파형(1207)은 디스플레이 패널(150) 상에서 영상 구동이 종료되고, 20분 후, 잔상 보상을 수행할 시, 픽셀에 따른 잔상 보상 게인 값의 변화를 보여주는 파형이다.
제5 게인 파형(1209)은 디스플레이 패널(150) 상에서 영상 구동이 종료되고, 60분 후, 잔상 보상을 수행할 시, 픽셀에 따른 잔상 보상 게인 값의 변화를 보여주는 파형이다.
제1 내지 제5 게인 파형(1201 내지 1209)에서, 1790 픽셀에 대응하는 잔상 보상 게인 값을 비교해 본다.
제5 게인 파형(1209)의 경우, 잔상 보상 게인 값은 0.42이고, 제4 게인 파형(1207)의 경우, 잔상 보상 게인 값은 0.39이고, 제3 게인 파형(1205)의 경우, 잔상 보상 게인 값은 0.31이고, 제2 게인 파형(1203)의 경우, 잔상 보상 게인 값은 0.26이고, 제1 게인 파형(1201)의 경우, 잔상 보상 게인 값은 0.18이다.
즉, 60분의 쿨링 타임 대비, 쿨링 타임이 짧아질수록, 잔상 보상 게인 값이 감소되는 것을 볼 수 있다.
잔상 보상 게인 값이 감소됨에 따라 타이밍 컨트롤러는 픽셀의 열화를 잘못 인지할 확률이 높아지고, 이에 따라 보상율의 저하 문제가 발생될 수 있다.
본 발명의 일 실시 예에 의하면, 전술한 방법은, 프로그램이 기록된 매체에 프로세서가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 프로세서가 읽을 수 있는 매체의 예로는, ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있다.
상기와 같이 설명된 디스플레이 장치는 상기 설명된 실시 예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시 예들은 다양한 변형이 이루어질 수 있도록 각 실 시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.

Claims (15)

  1. 유기 발광 다이오드 표시 장치에 있어서,
    디스플레이 패널;
    상기 디스플레이 패널의 구동 시간이 일정 시간 이상이고, 상기 디스플레이 패널에 전원의 공급이 차단된 경우, 전압을 방전하는 방전 회로; 및
    상기 전원이 공급된 경우, 상기 방전 회로에서 방전된 전압에 기초하여, 상기 디스플레이 패널의 잔상 보상의 수행 여부를 결정하는데 기준이 되는 시간인 쿨링 타임을 만족하는지를 판단하고, 상기 쿨링 타임이 만족된 경우, 상기 디스플레이 패널의 잔상 보상을 수행하는 프로세서를 포함하는
    유기 발광 다이오드 표시 장치.
  2. 제1항에 있어서,
    상기 방전 회로는
    커패시터;
    상기 디스플레이 패널에 전원이 공급되는지 여부에 따라 온 또는 오프되는 제1 스위치; 및
    상기 커패시터의 충/방전 여부에 따라 온 또는 오프되는 제2 스위치를 더 포함하고,
    상기 프로세서는
    상기 제2 스위치의 온 또는 오프 상태에 따라 상기 쿨링 타임의 만족여부를 판단하는
    유기 발광 다이오드 표시 장치.
  3. 제2항에 있어서,
    상기 방전 회로는
    상기 디스플레이 패널에 전원이 공급되는지 여부에 따라 상기 제1 스위치를 온 시키기 위한 하이 신호의 인가 유무를 결정하는 방전 제어 단자 및
    상기 제2 스위치의 온 또는 오프 상태에 따라 방전 완료 신호 또는 방전 미 완료 신호를 출력하는 방전 확인 단자를 더 포함하는
    유기 발광 다이오드 표시 장치.
  4. 제3항에 있어서,
    상기 방전 확인 단자는
    상기 제2 스위치의 일단과 만나는 제1 기준 지점의 전압을 측정하고, 측정된 제1 기준 지점의 전압이 제1 전압 이하인 경우, 상기 제2 스위치가 온 된 것으로 판단함에 따라 상기 방전 미 완료 신호를 출력하고,
    상기 측정된 제1 기준 지점의 전압이 제2 전압 이상인 경우, 상기 제2 스위치가 오프된 것으로 판단함에 따라 상기 방전 완료 신호를 출력하는
    유기 발광 다이오드 표시 장치.
  5. 제4항에 있어서,
    상기 프로세서는
    상기 방전 확인 단자를 통해 상기 방전 완료 신호를 감지한 경우, 상기 잔상 보상을 수행하고,
    상기 방전 미완료 신호를 감지한 경우, 상기 잔상 보상을 수행하지 않는
    유기 발광 다이오드 표시 장치.
  6. 제5항에 있어서,
    상기 프로세서는
    상기 방전 미완료 신호를 감지한 경우, 상기 디스플레이 패널의 쿨링 타임이 확보되지 못했음을 나타내는 알림을 출력하는
    유기 발광 다이오드 표시 장치.
  7. 제6항에 있어서,
    상기 프로세서는
    상기 쿨링 타임이 만족된 경우, 상기 잔상 보상을 수행하는
    유기 발광 다이오드 표시 장치.
  8. 제2항에 있어서,
    상기 제1 스위치는 바이폴라 접합 트랜지스터이고, 상기 제2 스위치는 전계 효과 트랜지스터인
    유기 발광 다이오드 표시 장치.
  9. 제4항에 있어서,
    상기 제1 기준 지점에서 측정된 전압의 미 확인 구간을 감소시키기 위한 제3 스위치를 더 포함하고,
    상기 미 확인 구간은
    상기 제1 전압이 상기 제2 전압으로 도달하는데 걸리는 구간인
    유기 발광 다이오드 표시 장치.
  10. 제9항에 있어서,
    상기 제3 스위치는
    전계 효과 트랜지스터인
    유기 발광 다이오드 표시 장치.
  11. 제4항에 있어서,
    상기 방전 회로는
    상기 제2 스위치 및 상기 방전 확인 단자 사이에 배치되며, 상기 제1 전압이 상기 제2 전압으로 도달하는데 걸리는 미 확인 구간을 없애기 위한 리셋 IC 회로를 더 포함하고,
    상기 리셋 IC 회로는 일정 전압 이상이 입력되면, 상기 방전 완료 신호를 출력하고, 상기 일정 전압 미만인 경우, 상기 방전 미완료 신호를 출력하는
    유기 발광 다이오드 표시 장치.
  12. 제3항에 있어서,
    상기 프로세서는
    상기 방전 완료 신호를 감지한 경우, 상기 커패시터의 전압을 재 충전하고, 상기 커패시터의 전압의 방전이 완료되었음을 나타내는 상기 방전 완료 신호가 재 감지된 경우, 상기 방전 회로가 오 동작하는 것으로 판단하여, 상기 잔상 보상을 수행하지 않는
    유기 발광 다이오드 표시 장치.
  13. 제12항에 있어서,
    상기 프로세서는
    상기 커패시터의 전압을 재 충전하고, 상기 커패시터의 전압의 방전이 미 완료 되었음을 나타내는 상기 방전 미 완료 신호를 감지한 경우, 상기 잔상 보상을 수행하는
    유기 발광 다이오드 표시 장치.
  14. 제3항에 있어서,
    상기 방전 제어 단자는 GPIO(General Port Input/Ouput) 출력 단자이고, 상기 방전 확인 단자는 GPIO 입력 단자인
    유기 발광 다이오드 표시 장치.
  15. 제1항에 있어서,
    상기 유기 발광 다이오드 표시 장치는
    상기 잔상 보상을 위한 잔상 보상 회로를 더 포함하고,
    상기 잔상 보상 회로는
    상기 디스플레이 패널을 구성하는 픽셀에 흐르는 전류의 감소량를 측정하고, 측정된 감소량만큼의 전류를 상기 픽셀에 보상하는
    유기 발광 다이오드 표시 장치.
KR1020170142738A 2017-09-25 2017-10-30 유기 발광 다이오드 표시 장치 KR102446219B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/141,804 US10867550B2 (en) 2017-09-25 2018-09-25 Organic light emitting diode display device
CN201811114398.6A CN109559666B (zh) 2017-09-25 2018-09-25 有机发光二极管显示设备
EP18196456.0A EP3460786B1 (en) 2017-09-25 2018-09-25 Organic light emitting diode display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762562499P 2017-09-25 2017-09-25
US62/562,499 2017-09-25

Publications (2)

Publication Number Publication Date
KR20190035437A KR20190035437A (ko) 2019-04-03
KR102446219B1 true KR102446219B1 (ko) 2022-09-22

Family

ID=66165089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170142738A KR102446219B1 (ko) 2017-09-25 2017-10-30 유기 발광 다이오드 표시 장치

Country Status (1)

Country Link
KR (1) KR102446219B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210148378A (ko) 2019-05-20 2021-12-07 엘지전자 주식회사 유기 발광 다이오드 표시 장치
CN114898717B (zh) * 2022-05-30 2023-12-26 京东方科技集团股份有限公司 残像补偿方法、装置、显示设备和计算机可读存储介质

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102276246B1 (ko) * 2014-12-24 2021-07-13 엘지디스플레이 주식회사 표시장치 및 이의 구동방법

Also Published As

Publication number Publication date
KR20190035437A (ko) 2019-04-03

Similar Documents

Publication Publication Date Title
CN109285500B (zh) 像素驱动电路和有机发光显示装置
CN104103239B (zh) 有机发光二极管像素电路及其驱动方法
US9224344B2 (en) Electrophoretic display with a compensation circuit for reducing a luminance difference and method thereof
US20170169767A1 (en) Organic electroluminescent display panel, display apparatus and luminance compensation method
US11355066B2 (en) Power management driver and display device having the same
US9595227B2 (en) Pixel circuit and driving method thereof, organic light emitting display panel and display apparatus
WO2018223702A1 (zh) 显示面板、像素的补偿电路和补偿方法
US9645662B2 (en) Pixel circuit, display panel and display apparatus
CN107808636B (zh) 一种像素驱动电路及液晶显示装置
US20160307509A1 (en) Amoled pixel driving circuit
EP2800088B1 (en) Pixel unit drive circuit and drive method and display device thereof
US20180357961A1 (en) Pixel circuit, display panel, display device and driving method
CN104112120A (zh) 指纹识别显示驱动电路和显示装置
WO2015135288A1 (zh) 关机控制方法及电路、驱动电路和amoled显示装置
JP2009300753A (ja) 表示装置及び駆動方法
CN110570820B (zh) Amoled显示装置及其驱动方法
KR101609488B1 (ko) 화상 표시 장치
US11393394B2 (en) Compensation method and compensation apparatus for organic light-emitting display and display device
US10803808B2 (en) Pixel driving circuit and method for driving the same, display panel, display apparatus
KR102446219B1 (ko) 유기 발광 다이오드 표시 장치
WO2020173197A1 (zh) 像素数据补偿参数获取方法及装置、amoled显示面板
KR102182382B1 (ko) 유기발광소자표시장치 및 그 구동방법
US9177505B2 (en) Pixel of a display panel capable of compensating differences of electrical characteristics and driving method thereof
CN111179853B (zh) 一种像素电路及其驱动方法、显示装置
KR102446533B1 (ko) 유기발광표시장치 및 그에 대한 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right