KR102420162B1 - 진공 척 및 이를 포함하는 반도체 제조 장치 - Google Patents

진공 척 및 이를 포함하는 반도체 제조 장치 Download PDF

Info

Publication number
KR102420162B1
KR102420162B1 KR1020180016569A KR20180016569A KR102420162B1 KR 102420162 B1 KR102420162 B1 KR 102420162B1 KR 1020180016569 A KR1020180016569 A KR 1020180016569A KR 20180016569 A KR20180016569 A KR 20180016569A KR 102420162 B1 KR102420162 B1 KR 102420162B1
Authority
KR
South Korea
Prior art keywords
wafer
vacuum
vacuum chuck
housing
semiconductor
Prior art date
Application number
KR1020180016569A
Other languages
English (en)
Other versions
KR20190096759A (ko
Inventor
김영민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180016569A priority Critical patent/KR102420162B1/ko
Priority to US16/151,485 priority patent/US10825712B2/en
Publication of KR20190096759A publication Critical patent/KR20190096759A/ko
Application granted granted Critical
Publication of KR102420162B1 publication Critical patent/KR102420162B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H01L21/67265—Position monitoring, e.g. misposition detection or presence detection of substrates stored in a container, a magazine, a carrier, a boat or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23B—TURNING; BORING
    • B23B31/00—Chucks; Expansion mandrels; Adaptations thereof for remote control
    • B23B31/02—Chucks
    • B23B31/24—Chucks characterised by features relating primarily to remote control of the gripping means
    • B23B31/30—Chucks characterised by features relating primarily to remote control of the gripping means using fluid-pressure means in the chuck
    • B23B31/307—Vacuum chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T279/00—Chucks or sockets
    • Y10T279/11—Vacuum

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명의 기술적 사상에 따른 진공 척은, 웨이퍼의 위치를 설정하기 위한 진공 척(vacuum chuck)에 있어서, 다공성(porous) 물질을 포함하는 비전도성 흡착판과 흡착판이 안착되는 수용부, 수용부의 외곽 영역에 형성되는 원호(arc) 형상인 복수의 흡착홈, 및 수용부에 형성되는 진공 개구부를 포함하는 비전도성 하우징과 진공 개구부에 진공 압력을 제공하는 진공 라인을 포함한다.

Description

진공 척 및 이를 포함하는 반도체 제조 장치{VACUUM CHUCK AND SEMICONDUCTOR MANUFACTURING APPARATUS HAVING THE SAME}
본 발명의 기술적 사상은 진공 척 및 이를 포함하는 반도체 제조 장치에 관한 것으로서, 보다 상세하게는, 웨이퍼의 위치를 설정하기 위한 진공 척 및 이를 포함하는 반도체 제조 장치에 관한 것이다.
반도체 제조 장치의 진공 척에 웨이퍼를 안정적으로 안착시키는 것은 반도체 제조 공정의 진행과 반도체 제품의 신뢰도를 결정하는 중요한 요인이 된다. 만약 진공 척이 웨이퍼를 안정적으로 안착시키지 못하여 웨이퍼의 이탈이 발생한다면 불량이 발생하여 반도체 제품의 신뢰도가 하락하며, 작업 시간의 지연이 초래될 수 있다. 최근에는, 웨이퍼 레벨 반도체 패키지와 같이 복수의 반도체 칩이 실장되는 웨이퍼를 안정적으로 안착시킬 수 있고, 웨이퍼의 와피지(warpage)에도 불구하고 웨이퍼를 균일하게 고정할 수 있는 반도체 제조 장치의 진공 척 구조가 요구되는 실정이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 웨이퍼의 위치를 균일하고 안정적으로 설정하기 위한 진공 척 및 이를 포함하는 반도체 제조 장치를 제공하는 데 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상에 의한 실시예에 따른 진공 척은, 웨이퍼의 위치를 설정하기 위한 진공 척(vacuum chuck)에 있어서, 다공성(porous) 물질을 포함하는 비전도성 흡착판; 상기 흡착판이 안착되는 수용부, 상기 수용부의 외곽 영역에 형성되는 원호(arc) 형상인 복수의 흡착홈, 및 상기 수용부에 형성되는 진공 개구부를 포함하는 비전도성 하우징; 및 상기 진공 개구부에 진공 압력을 제공하는 진공 라인;을 포함한다.
본 발명의 기술적 사상에 의한 실시예에 따른 진공 척은, 제1 반경과 제1 깊이를 가지는 수용부 및 상기 수용부를 둘러싸고 상기 제1 반경보다 큰 제2 반경을 가지는 외곽 영역에 원호 형상인 복수의 흡착홈을 포함하는 하우징; 및 상기 수용부에 안착되며, 상기 제1 반경과 실질적으로 동일한 제3 반경과 제1 두께를 가지는 원판 형상인 흡착판;을 포함한다.
본 발명의 기술적 사상에 의한 실시예에 따른 반도체 제조 장치는, 웨이퍼의 위치를 설정하는 진공 척; 상기 진공 척에 진공 압력을 제공하는 펌프; 및 상기 진공 척에 회전력을 제공하는 동력부;를 포함하고, 상기 진공 척은, 수용부 및 상기 수용부를 둘러싸는 외곽 영역에 원호 형상인 복수의 흡착홈을 포함하는 비전도성 하우징; 및 상기 수용부에 안착되며, 다공성 물질을 포함하고 원판 형상인 비전도성 흡착판;을 포함한다.
본 발명의 기술적 사상에 따른 진공 척 및 이를 포함하는 반도체 제조 장치는, 웨이퍼의 위치를 균일하고 안정적으로 설정하여 웨이퍼의 이탈을 방지할 수 있는 효과가 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 진공 척을 나타내는 사시도이다.
도 2는 본 발명의 기술적 사상의 일 실시예에 따른 진공 척을 분해한 단면 사시도이다.
도 3은 본 발명의 기술적 사상의 일 실시예에 따른 진공 척을 나타내는 평면도이다.
도 4는 본 발명의 기술적 사상의 일 실시예에 따른 진공 척을 나타내는 단면도이다.
도 5는 도 4의 Ⅴ 부분을 나타내는 확대 사시도이다.
도 6은 본 발명의 기술적 사상의 일 실시예에 따른 진공 척에 안착되는 웨이퍼를 나타내는 개략적인 평면도이다.
도 7은 도 6의 웨이퍼의 와피지를 나타내는 개략적인 도면이다.
도 8은 도 6의 Ⅷ-Ⅷ 선 단면에 대응하는 부분의 단면도이다.
도 9는 본 발명의 기술적 사상의 일 실시예에 따른 진공 척에 웨이퍼가 안착된 모습을 나타내는 모식도이다.
도 10은 본 발명의 기술적 사상의 일 실시예에 따른 진공 척을 포함하는 반도체 제조 장치를 설명하기 위한 내부 평면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 기술적 사상의 실시예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 진공 척을 나타내는 사시도이고, 도 2는 본 발명의 기술적 사상의 일 실시예에 따른 진공 척을 분해한 단면 사시도이다.
도 1 및 도 2를 같이 참조하면, 본 발명의 기술적 사상에 따른 웨이퍼의 위치를 설정하기 위한 진공 척(vacuum chuck)(10)은 하우징(100) 및 흡착판(200)을 포함한다.
하우징(100)은 전체적으로 원기둥 형상이며, 하우징(100)의 중심에는 진공 압력을 제공하기 위한 진공 라인(111)이 하우징(100)의 상면으로부터 하면까지 관통하여 형성된다. 또한, 하우징(100)의 중심에는 상기 진공 라인(111)과 연결되는 진공 개구부(110)를 포함하는 수용부(120)가 형성된다. 상기 수용부(120)는 진공 개구부(110)를 중심으로 하는 원판 형상을 이룬다.
하우징(100)의 중심에 형성된 수용부(120)를 둘러싸는 외곽 영역(130)에는 원호 형상인 복수의 흡착홈(131)이 배치된다. 상기 복수의 흡착홈(131)의 일단은 상기 수용부(120)와 맞닿아 연결되고, 상기 복수의 흡착홈(131)의 타단은 상기 하우징(100)의 가장자리에 닿지 않게 방사형으로 배치될 수 있다. 즉, 상기 수용부(120) 및 상기 복수의 흡착홈(131)은 상기 진공 개구부(110)에 연결된 진공 라인(111)을 통하여 진공 압력을 제공받을 수 있다.
하우징(100)의 반경(100R)은 수용부(120)의 반경(120R)의 약 1.5배 내지 약 2배가 되도록 설계될 수 있다. 또한, 상기 하우징(100)의 반경(100R)과 수용부(120)의 반경(120R)의 차는 약 10㎜ 이상일 수 있다. 다시 말하면, 상기 하우징(100)의 외곽 영역(130)의 너비(130W)는 약 10㎜ 이상일 수 있다. 상기 수용부(120)의 반경(120R)은 상기 흡착판(200)의 반경(200R)과 실질적으로 동일할 수 있다.
하우징(100)은 다공성 세라믹 물질로 구성되는 흡착판(200)을 상부에 안착시키고, 반도체 제조 장치(도 10의 1000)에 결합되는 역할을 하는 것으로, 상기 흡착판(200)의 재질과 동일하거나 유사한 세라믹 재질로 구성할 수 있다. 하우징(100) 및 흡착판(200) 상호간의 열팽창계수(CTE, Coefficient of Thermal Expansion) 차이로 인한 변형으로 발생하는 진공 압력의 리크(leak)를 방지하기 위하여는, 금속 재질보다 상대적으로 변형이 적은 세라믹 재질이 유리할 수 있다. 후술하겠지만, 흡착판(200)은 다공성 세라믹 물질로 구성되는데 반해, 상기 하우징(100)은 치밀질 세라믹 물질로 구성될 수 있다.
하우징(100)을 구성하는 상기 치밀질 세라믹 물질은 예를 들어, 질화알루미늄, 질화규소, 질화붕소, 질화티탄 등의 질화물 세라믹이나, 탄화규소, 탄화지르코늄, 탄화티탄, 탄화탄탈, 탄화텅스텐 등의 탄화물 세라믹이나, 알루미나, 지르코니아, 코듀라이트 등의 산화물 세라믹을 고온에서 소결하여 제조될 수 있다.
흡착판(200)은 원형의 플레이트 형상으로서 하우징(100)의 내측 공간인 수용부(120)에 안착된다. 흡착판(200)의 상면은 웨이퍼가 안착되어 지지될 수 있도록 평탄한 표면을 가질 수 있다. 흡착판(200)의 표면 및 내부에는 다수의 기공들이 형성되며, 이 기공들은 이웃하는 기공들과 서로 연결될 수 있다.
흡착판(200)은 다공질 세라믹 물질로 형성된 것으로, 웨이퍼를 위치시키고 진공 척(10)의 하부에서 진공 펌프(도 9의 20)를 통해 공기를 빨아들이면, 진공 척(10)과 웨이퍼 사이에 진공 상태가 형성되어 웨이퍼가 진공 척(10)에서 떨어지지 않도록 흡착하는 구조물이다. 다공질 세라믹 물질이라 함은 세라믹 분말을 주 원료로 하여 고온에서 소결한 제품으로 그 형상은 마치 딱딱한 스펀지와 흡사하다. 세라믹 분말의 입도에 따라 기공 사이즈의 차이가 발생할 수 있다. 기공 사이즈가 너무 클 경우 웨이퍼에 손상이 있을 수 있고, 기공 사이즈가 너무 작을 경우 진공 흡착률이 떨어지게 되므로, 진공 척(10)의 크기 및 웨이퍼의 크기 등을 고려하여 가장 적정한 기공 사이즈를 채택할 수 있다.
흡착판(200)의 두께(200T)는 진공 척(10)을 구성하는 물질의 열전도율이나 영률 등을 고려하여 적절하게 결정될 수 있다. 흡착판(200)의 두께(200T)가 너무 얇으면 휘어짐이 발생하기 쉽고, 강도가 저하되어 파손되기 쉬울 수 있다. 이와 반대로, 흡착판(200)의 두께(200T)가 너무 두꺼우면 중량이 증가하여 진공 척(10)의 대형화를 초래할 수 있다.
흡착판(200)을 구성하는 상기 다공성 세라믹 물질은 예를 들어, 질화알루미늄, 질화규소, 질화붕소, 질화티탄 등의 질화물 세라믹이나, 탄화규소, 탄화지르코늄, 탄화티탄, 탄화탄탈, 탄화텅스텐 등의 탄화물 세라믹이나, 알루미나, 지르코니아, 코듀라이트 등의 산화물 세라믹을 고온에서 소결하여 제조될 수 있다. 즉, 상기 하우징(100)을 구성하는 세라믹 물질과 동일한 세라믹 물질이 사용될 수 있으나, 서로 치밀도를 달리할 수 있다.
흡착판(200)이 하우징(100)의 수용부(120)에 안착되면 하우징(100)의 진공 개구부(110)는 흡착판(200)의 하면에 의해 덮이며, 진공 개구부(110)는 진공 라인(111)에서 제공되는 진공 압력의 확산로를 형성하게 된다. 이러한 상태에서 진공 라인(111)에 진공 압력이 제공되면, 진공 압력은 하우징(100)의 진공 개구부(110)의 둘레를 따라 확산된다. 진공 압력이 하우징(100)의 반경 방향으로 확산되는 과정에서 진공 압력이 흡착판(200)의 하면에 인가되면, 진공 압력은 흡착판(200)의 내부에 형성된 기공들을 통해 흡착판(200)의 체적 전체로 확산되며, 최종적으로 흡착판(200)의 상부 표면까지 진공 압력이 인가된다. 흡착판(200)의 상부 표면에 진공 압력이 인가되면 웨이퍼는 진공 압력에 의해 흡착판(200)의 표면에 흡착되어 고정된다. 상기 흡착판(200)을 하우징(100) 내에 완전히 안착시키기 위하여, 상기 흡착판(200)의 최상면의 레벨은 상기 하우징(100)의 최상면의 레벨과 같거나 낮도록 설계될 수 있다.
반도체 제조 장치(도 10의 1000)에 포함되는 진공 척(10)에서 중요한 기술적 과제는, 진공 척(10)의 상부 표면 전체에 걸쳐 균일한 진공 압력을 형성하는 것이다. 진공 척(10)의 상부 표면 전체에 걸쳐 균일한 크기의 진공 압력이 형성되지 않는 경우에는 반도체 제조 공정 중에 웨이퍼가 진공 척(10)으로부터 이탈되거나 위치가 틀어질 수 있기 때문이다.
그러나 흡착판(200)이 진공 척(10)의 중심부에만 위치하기 때문에 흡착판(200)으로부터 거리가 멀어질수록, 즉, 진공 척(10)의 반경 방향으로 외측으로 갈수록 진공 압력이 감소하는 문제가 있으며, 이로 인해 진공 척(10)의 상부 표면 전체에 걸쳐 균일한 진공 압력이 발생할 수 없게 된다.
이와 같은 문제를 해결하기 위하여, 본 발명의 기술적 사상에 따른 진공 척(10)을 구성하는 하우징(100)의 외곽 영역(130)에는 복수의 흡착홈(131)이 형성될 수 있다. 상기 복수의 흡착홈(131)의 일단은 상기 수용부(120)와 맞닿아 연결되고, 상기 복수의 흡착홈(131)의 타단은 상기 하우징(100)의 가장자리에 닿지 않게 방사형으로 배치될 수 있다. 즉, 상기 수용부(120) 및 상기 복수의 흡착홈(131)은 상기 진공 개구부(110)에 연결된 진공 라인(111)을 통하여 진공 압력을 제공받을 수 있으므로, 진공 척(10)의 반경 방향으로 외측으로 갈수록 진공 압력이 감소하는 문제를 해결할 수 있다.
본 발명에 기술적 사상에 따른 진공 척(10)은 회전하지 않고 고정된 상태에서 웨이퍼를 지지하도록 구성될 수 있고, 이와 달리, 진공 척(10)은 회전하면서 웨이퍼를 지지하도록 구성될 수도 있다. 진공 척(10)을 회전시키기 위하여, 회전축(101)을 중심으로 회전하도록 구성되는 스핀 척(spin chuck)일 수 있다. 이에 대한 상세한 설명은 후술하도록 한다.
도 3은 본 발명의 기술적 사상의 일 실시예에 따른 진공 척을 나타내는 평면도이고, 도 4는 본 발명의 기술적 사상의 일 실시예에 따른 진공 척을 나타내는 단면도이고, 도 5는 도 4의 Ⅴ 부분을 나타내는 확대 사시도이다.
도 3, 도 4, 및 도 5를 같이 참조하면, 진공 척(10)을 구성하는 하우징(100)의 외곽 영역(130)에 형성되는 원호 형상인 복수의 흡착홈(131)을 상세히 나타낸다.
복수의 흡착홈(131)은 하우징(100)의 상면에 소정의 깊이(131D)로 형성되며, 흡착판(200)으로부터 반경 방향의 외측으로 연장되는 방사선 형상으로 형성될 수 있다. 복수의 흡착홈(131)은 흡착판(200)을 중심으로 방사상으로 이격하여 형성되되, 흡착판(200)을 중심으로 대칭적으로 형성되는 것이 진공 척(10)의 균형을 유지하는데 유리하다.
흡착판(200)은 하우징(100)의 내측 공간인 수용부(120)에 안착되는데, 앞서 설명한 바와 같이, 상기 수용부(120) 및 상기 복수의 흡착홈(131)은 맞닿아 연결되므로, 상기 흡착판(200) 및 상기 복수의 흡착홈(131)도 실질적으로 맞닿아 연결될 수 있다.
진공 라인(111)에 진공 압력이 제공되면 진공 압력은 하우징(100)의 진공 개구부(110)의 둘레를 따라 확산된다. 진공 압력이 진공 확산을 따라 하우징(100)의 반경 방향으로 확산되는 과정에서 진공 압력이 흡착판(200)의 하면에 인가되면 진공 압력은 흡착판(200)의 내부에 형성된 기공들을 통해 흡착판(200)의 체적 전체로 확산되며, 최종적으로 흡착판(200)의 상부 표면까지 진공 압력이 인가된다. 또한, 상기 흡착판(200)의 측면과 실질적으로 맞닿아 연결되는 상기 복수의 흡착홈(131)까지 진공 압력이 인가된다.
하우징(100)의 상면은 내측 공간인 수용부(120)와 이를 둘러싸는 외곽 영역(130)으로 구성된다. 상기 수용부(120)의 평면 형상은 상기 흡착판(200)의 평면 형상과 부합되는 형상을 이룬다. 상기 외곽 영역(130)에는 복수의 흡착홈(131)이 형성된다. 즉, 흡착판(200) 및 복수의 흡착홈(131)은 상면에서 바라보았을 때, 서로 겹쳐지지 않는 영역에 형성되어, 진공 압력을 확산시킨다.
하우징(100)의 외곽 영역(130)에 배치된 상기 복수의 흡착홈(131)의 깊이(131D)는 약 180㎛ 내지 220㎛일 수 있다. 또한, 상기 복수의 흡착홈(131)의 깊이(131D)는 상기 수용부(120)의 깊이(120D)보다 작을 수 있다. 다시 말하면, 상기 복수의 흡착홈(131)의 깊이(131D)는 상기 흡착판(200)의 두께(200T)보다 작을 수 있다.
본 발명에 기술적 사상에 따른 진공 척(10)에 있어서, 진공 척(10)의 상부 표면 전체에 걸쳐 균일한 진공 흡입력을 제공하기 위한 기술적 원리는, 외곽 영역(130)에 흡착판(200)과 맞닿아 연결되는 복수의 흡착홈(131)을 서로 일정한 간격으로 배치하는 것이다.
일부 실시예들에서, 상기 복수의 흡착홈(131)은 서로 동일한 곡률 반경을 가지며, 상기 수용부(120)에서 동일한 거리만큼 떨어져 꼭짓점(131K)이 위치하도록 형성할 수 있다. 또한, 진공 척(10)의 회전 방향(R)과 상기 복수의 흡착홈(131)의 볼록한 부분의 배치 방향은 동일 방향에 위치할 수 있다. 이는 진공 척(10)의 회전 방향(R)과 반대 방향으로 발생하는 저항력(RR)에 의하여, 진공 척(10)의 고속 회전 시에도 상기 복수의 흡착홈(131) 내부에 제공되는 진공 압력이 실질적으로 동일하게 유지될 수 있다는 시뮬레이션 결과에 따른 것이다. 웨이퍼의 크기 및 회전력의 크기에 따라, 상기 복수의 흡착홈(131)의 곡률 및 꼭짓점(131K)의 위치는 적절하게 변경될 수 있다.
도면에서 상기 복수의 흡착홈(131)의 개수는 8개로 도시되었으나, 상기 복수의 흡착홈(131)의 개수는 웨이퍼의 크기 및 회전력의 크기에 따라, 8개보다 많거나 적게 형성될 수 있음은 물론이다.
반도체 제조 장치의 진공 척에 웨이퍼를 안정적으로 안착시키는 것은 제조 공정의 진행과 반도체 제품의 신뢰도를 결정하는 중요한 요인이 된다. 만약 진공 척이 웨이퍼를 안정적으로 안착시키지 못하여 웨이퍼의 이탈이 발생한다면, 불량이 발생하여 반도체 제품의 신뢰도가 하락할 수 있고, 작업 시간의 지연이 초래될 수 있다. 최근에는, 웨이퍼 레벨 반도체 패키지와 같이 복수의 반도체 칩이 실장되는 웨이퍼를 안정적으로 안착시킬 수 있고, 웨이퍼의 와피지(warpage)에도 불구하고 웨이퍼를 균일하게 고정할 수 있는 반도체 제조 장치의 진공 척 구조가 요구되는 실정이다.
따라서, 본 발명의 기술적 사상에 따른 진공 척(10)은 하우징(100)의 외곽 영역(130)에 상기 복수의 흡착홈(131)이 형성됨에 따라 흡착판(200)으로부터 거리가 멀어져 흡착판(200)으로부터 제공되는 진공 압력은 감소하더라도 상기 복수의 흡착홈(131)으로부터 제공되는 진공 압력이 이를 보충할 수 있으므로, 진공 척(10)의 상부 표면 전체에 걸쳐 균일한 진공 압력을 형성할 수 있다. 궁극적으로, 웨이퍼의 와피지에도 불구하고 웨이퍼를 균일하고 안정적으로 고정할 수 있다. 이에 대한 상세한 설명은 후술하도록 한다.
도 6은 본 발명의 기술적 사상의 일 실시예에 따른 진공 척에 안착되는 웨이퍼를 나타내는 개략적인 평면도이고, 도 7은 도 6의 웨이퍼의 와피지를 나타내는 개략적인 도면이다.
도 6 및 도 7을 같이 참조하면, 베이스 기판(310) 상에 실장되는 복수의 웨이퍼 레벨 반도체 패키지(320) 및 이를 둘러싸는 몰딩 부재(330)를 포함하는 웨이퍼(300)의 모습을 나타낸다.
웨이퍼(300)는 베이스 기판(310) 상에 복수의 웨이퍼 레벨 반도체 패키지(320)를 실장하고, 상기 베이스 기판(310)의 상면의 일부분 및 복수의 웨이퍼 레벨 반도체 패키지(320)의 측면을 덮는 몰딩 부재(330)를 포함한다. 따라서, 상기 베이스 기판(310)의 상면은 복수의 웨이퍼 레벨 반도체 패키지(320) 및 몰딩 부재(330)로 전부 덮이게 된다.
이과 같은 구조를 가지는 웨이퍼(300)의 경우, 베이스 기판(310), 복수의 웨이퍼 레벨 반도체 패키지(320), 및 몰딩 부재(330)를 구성하는 물질이 서로 달라, 각각 서로 다른 열팽창계수를 가질 수 있다. 따라서, 상기 웨이퍼(300)를 제조하는 공정 과정 중에 온도 변화가 일어나게 되면, 예를 들어, 상기 웨이퍼(300)의 경우 상온 및 고온 환경에서, 상기 몰딩 부재(330)가 수축하거나 팽창하여 웨이퍼(300)에 휘어짐과 같은 변형을 초래할 수 있다. 이러한 상기 웨이퍼(300)의 변형을 와피지라고 한다.
웨이퍼(300)를 구성하는 상기 베이스 기판(310) 및 상기 몰딩 부재(330)의 열팽창계수가 서로 다른 경우, 예를 들어, 상기 몰딩 부재(330)의 열 팽창 계수가 상기 베이스 기판(310)의 열 팽창계수보다 큰 경우는 다음과 같다. 상온에서는 상대적으로 열팽창계수가 큰 상기 몰딩 부재(330)가 수축하여 상기 베이스 기판(310)에 인장 응력이 작용하게 되고, 이로 인하여 웨이퍼(300)가 도 7의 (a)와 같이 중심부가 아래로 휘어진 모양으로 와피지가 발생하게 된다. 고온에서는 상대적으로 열팽창계수가 큰 상기 몰딩 부재(330)가 팽창하여 상기 베이스 기판(310)에 압축 응력이 작용하게 되고, 이로 인하여 웨이퍼(300)가 도 7의 (b)와 같이 중심부가 위로 휘어진 모양으로 와피지가 발생하게 된다. 즉, 상기 웨이퍼(300)의 와피지로 인하여 상기 베이스 기판(310)이 편평하지 않고, 중심부 및 주변부의 높이 차(WA, WB)가 발생하게 된다.
이와 반대로, 상기 몰딩 부재(330)의 열팽창계수가 상기 베이스 기판(310)의 열팽창계수보다 작은 경우는 다음과 같다. 상온에서는 상대적으로 열팽창계수가 작은 상기 몰딩 부재(330)가 팽창하여 상기 베이스 기판(310)에 압축 응력이 작용하게 되고, 이로 인하여 웨이퍼(300)가 도 7의 (b)와 같이 중심부가 위로 휘어진 모양으로 와피지가 발생하게 된다. 고온에서는 상대적으로 열팽창계수가 작은 상기 몰딩 부재(330)가 수축하여 상기 베이스 기판(310)에 인장 응력이 작용하게 되고, 이로 인하여 웨이퍼(300)가 도 7의 (a)와 같이 중심부가 아래로 휘어진 모양으로 와피지가 발생하게 된다.
이와 같이, 웨이퍼(300)의 와피지로 인하여 중심부가 편평하지 않을 경우, 반도체 제조 장치(도 10의 1000)에서 상기 웨이퍼(300)를 진공 척(도 1의 10)을 이용하여 흡착할 시, 상기 웨이퍼(300)가 진공 척에 정확히 장착되지 않을 수 있고, 상기 웨이퍼(300)가 원하는 위치에 고정되지 않아 반도체 공정 과정 중 작업 불량 및 공정 손실을 초래할 수 있다.
이러한 반도체 공정 과정 중 작업 불량 및 공정 손실을 현저하게 줄이기 위하여, 본 발명의 기술적 사상에 따른 진공 척(도 1의 10) 및 이를 포함하는 반도체 제조 장치(도 10의 1000)를 제안한다.
도 8은 도 6의 Ⅷ-Ⅷ 선 단면에 대응하는 부분의 단면도이다.
도 8을 참조하면, 웨이퍼 레벨 반도체 패키지(320)는 수직 방향으로 적층된 제1 내지 제4 반도체 칩들(410, 420, 430, 440)을 포함할 수 있다.
상기 제1 내지 제4 반도체 칩들(410, 420, 430, 440)은 제1 내지 제3 실리콘 관통 전극(TSV, Through Silicon Via)(413, 423, 433)을 통하여 서로 전기적으로 연결되고, 베이스 기판(310)과 물리적으로 연결될 수 있다. 또한, 제1 내지 제4 반도체 칩들(410, 420, 430, 440)은 비전도성 필름(non-conductive film)(NCF)에 의하여 서로 부착될 수 있다.
제1 내지 제4 반도체 칩들(410, 420, 430, 440)은 로직 칩 또는 메모리 칩일 수 있다. 예를 들어, 제1 내지 제4 반도체 칩들(410, 420, 430, 440)은 모두 동일한 종류의 메모리 칩일 수도 있고, 또는 제1 내지 제4 반도체 칩들(410, 420, 430, 440) 중 일부는 메모리 칩이고, 또 다른 일부는 로직 칩일 수 있다.
상기 메모리 칩은 예를 들어, DRAM(Dynamic Random Access Memory) 또는 SRAM(Static Random Access Memory)과 같은 휘발성 메모리 칩이거나, PRAM(Phase-change Random Access Memory), MRAM(Magnetoresistive Random Access Memory), FeRAM(Ferroelectric Random Access Memory) 또는 RRAM(Resistive Random Access Memory)과 같은 비휘발성 메모리 칩일 수 있다. 일부 실시예들에서, 제1 내지 제4 반도체 칩들(410, 420, 430, 440)은 HBM(High Bandwidth Memory)일 수 있다. 또한, 상기 로직 칩은 예를 들어, 마이크로프로세서, 아날로그 소자, 또는 디지털 시그널 프로세서(digital signal processor)일 수 있다.
제1 내지 제4 반도체 칩들(410, 420, 430, 440)이 적층된 웨이퍼 레벨 반도체 패키지(320)를 예시적으로 도시하지만, 웨이퍼 레벨 반도체 패키지(320) 내에 적층되는 반도체 칩의 개수가 이에 한정되는 것은 아니다. 예를 들어, 웨이퍼 레벨 반도체 패키지(320) 내에 2개, 3개 또는 5개 이상의 반도체 칩들이 적층될 수도 있다.
제1 반도체 칩(410)은 제1 반도체 기판(411), 제1 반도체 소자층(412), 제1 실리콘 관통 전극(413), 제1 배선 구조(414), 제1 하부 연결 패드(415), 제1 상부 연결 패드(416), 및 제1 연결 범프(417)를 포함할 수 있다.
제1 반도체 기판(411)은 서로 반대되는 상면 및 하면을 구비할 수 있다. 제1 반도체 기판(411)은 제1 반도체 기판(411)의 하면 측에 형성된 제1 반도체 소자층(412)을 포함할 수 있다. 제1 실리콘 관통 전극(413)은 제1 반도체 기판(411)을 관통하며 제1 반도체 기판(411)의 상면으로부터 하면을 향하여 연장될 수 있고, 제1 반도체 소자층(412) 내에 구비된 제1 배선 구조(414)와 연결될 수 있다. 제1 하부 연결 패드(415)는 제1 반도체 소자층(412) 상에 형성될 수 있으며, 제1 배선 구조(414)를 통하여 제1 실리콘 관통 전극(413)과 전기적으로 연결될 수 있다.
제1 반도체 기판(411)은 예를 들어, 실리콘(silicon)을 포함할 수 있다. 또는 제1 반도체 기판(411)은 저머늄(germanium)과 같은 반도체 원소, 또는 SiC(silicon carbide), GaAs(gallium arsenide), InAs(indium arsenide), 및 InP(indium phosphide)와 같은 화합물 반도체를 포함할 수 있다. 또는, 제1 반도체 기판(411)은 SOI(silicon on insulator) 구조를 가질 수 있다. 예를 들어, 제1 반도체 기판(411)은 BOX 층(buried oxide layer)을 포함할 수 있다. 제1 반도체 기판(411)은 도전 영역, 예를 들어, 불순물이 도핑된 웰(well), 또는 불순물이 도핑된 구조물을 포함할 수 있다. 또한, 제1 반도체 기판(411)은 STI(shallow trench isolation) 구조와 같은 다양한 소자 분리 구조를 가질 수 있다.
제1 반도체 소자층(412)은 복수의 개별 소자들을 제1 반도체 기판(411)에 형성되는 다른 배선들과 연결시키기 위한 제1 배선 구조(414)를 포함하도록 형성될 수 있다. 제1 배선 구조(414)는 금속 배선층 및 비아 플러그를 포함할 수 있다. 예를 들어, 제1 배선 구조(414)는 2개 이상의 금속 배선층 또는 2개 이상의 비아 플러그가 번갈아 적층되는 다층 구조일 수 있다.
제1 실리콘 관통 전극(413)은 제1 반도체 기판(411)의 상면으로부터 하면을 향하여 연장될 수 있고, 제1 반도체 소자층(412) 내부로 연장될 수 있다. 제1 실리콘 관통 전극(413)의 적어도 일부는 기둥 형상일 수 있다.
제1 하부 연결 패드(415)는 제1 반도체 소자층(412) 상에 배치될 수 있고, 제1 반도체 소자층(412) 내부의 제1 배선 구조(414)와 전기적으로 연결될 수 있다. 제1 하부 연결 패드(415)는 제1 배선 구조(414)를 통해 제1 실리콘 관통 전극(413)과 전기적으로 연결될 수 있다. 제1 하부 연결 패드(415)는 알루미늄, 구리, 니켈, 텅스텐, 백금, 및 금 중 적어도 하나를 포함할 수 있다.
도시되지 않았으나, 제1 반도체 소자층(412) 상에는 제1 반도체 소자층(412) 내의 제1 배선 구조(414)와 그 하부의 다른 구조물들을 외부 충격이나 습기로부터 보호하기 위한 하부 패시베이션층이 형성될 수 있다. 상기 하부 패시베이션층은 제1 하부 연결 패드(415)의 상면의 적어도 일부분을 노출시킬 수 있다.
제1 반도체 기판(411)의 상면 상에는 제1 실리콘 관통 전극(413)과 전기적으로 연결되는 제1 상부 연결 패드(416)가 형성될 수 있다. 제1 상부 연결 패드(416)는 제1 하부 연결 패드(415)와 동일한 물질을 포함할 수 있다. 도시되지 않았으나, 상부 패시베이션층이 제1 반도체 기판(411)의 상면 상에서 제1 실리콘 관통 전극(413)의 측면 일부를 둘러싸도록 형성될 수 있다.
제1 연결 범프(417)는 제1 하부 연결 패드(415) 상에 배치될 수 있다. 제1 연결 범프(417)를 통해 제1 내지 제4 반도체 칩들(410, 420, 430, 440)의 동작을 위한 제어 신호, 전원 신호, 또는 접지 신호 중 적어도 하나를 외부로부터 제공받거나, 제1 내지 제4 반도체 칩들(410, 420, 430, 440)에 저장될 데이터 신호를 외부로부터 제공받거나, 제1 내지 제4 반도체 칩들(410, 420, 430, 440)에 저장된 데이터를 외부로 제공할 수 있다. 예를 들어, 상기 제1 연결 범프(417)는 필라 구조, 볼 구조 또는 솔더층으로 이루어질 수 있다.
제2 반도체 칩(420)은 제1 반도체 칩(410)의 상면 상에 실장될 수 있다. 제2 반도체 칩(420)은 제1 반도체 칩(410)의 제1 실리콘 관통 전극(413)을 통하여 제1 반도체 칩(410)과 전기적으로 연결될 수 있다. 또한, 제1 반도체 칩(410)의 상면과 제2 반도체 칩(420)의 하면 사이에는 비전도성 필름(NCF)이 개재되어 제2 반도체 칩(420)을 제1 반도체 칩(410) 상에 부착시킬 수 있다.
제3 반도체 칩(430)은 제2 반도체 칩(420)의 상면 상에 실장될 수 있고, 제4 반도체 칩(440)은 제3 반도체 칩(430)의 상면 상에 실장될 수 있다. 제2 반도체 칩(420)과 제3 반도체 칩(430) 사이에는 비전도성 필름(NCF)이 개재될 수 있다. 제3 반도체 칩(430)과 제4 반도체 칩(440) 사이에는 비전도성 필름(NCF)이 개재될 수 있다.
제2 내지 제4 반도체 칩(420, 430, 440)은 상기 제1 반도체 칩(410)과 동일하거나 유사한 기술적 특징을 가질 수 있으므로, 제2 내지 제4 반도체 칩(420, 430, 440)에 대한 상세한 설명은 생략하기로 한다. 다만, 상기 제4 반도체 칩(440)은 제1 내지 제3 반도체 칩들(410, 420, 430)과 다르게 실리콘 관통 전극을 가지지 않을 수 있다.
몰딩 부재(330)는 제1 내지 제4 반도체 칩들(410, 420, 430, 440)의 측면들 및 비전도성 필름(NCF)의 측면들을 둘러쌀 수 있다. 일부 실시예들에서, 몰딩 부재(330)는 제4 반도체 칩(440)의 상면을 외부로 노출시킬 수 있다. 다른 실시예들에서, 몰딩 부재(330)는 제4 반도체 칩(440)의 상면을 덮을 수 있다. 상기 몰딩 부재(330)는, 예를 들어, 에폭시 몰드 컴파운드(EMC, epoxy mold compound)를 포함할 수 있다.
전자기기에 사용되는 반도체 패키지는 소형화 및 경량화와 함께 고성능 및 대용량이 요구되고 있다. 소형화 및 경량화와 함께 고성능 및 대용량을 구현하기 위하여, 실리콘 관통 전극을 포함하는 반도체 칩들 및 상기 반도체 칩들이 적층된 반도체 패키지에 대한 연구 및 개발이 지속적으로 이루어지고 있다.
이 경우 제1 내지 제4 반도체 칩들(410, 420, 430, 440)의 측면을 둘러싸기 위하여 몰딩 부재(330)의 두께 또한 두꺼워질 수 있다. 앞서 설명한 바와 같이, 몰딩 부재(330)의 두께가 두꺼워질수록 베이스 기판(310)과 몰딩 부재(330)의 열팽창계수 차이로 인하여 웨이퍼(300)의 와피지를 유발할 가능성이 더욱 커질 수 있다.
따라서, 웨이퍼(300)의 와피지에도 불구하고 웨이퍼(300)를 균일하게 고정할 수 있는, 본 발명의 기술적 사상에 따른 진공 척(도 1의 10) 및 이를 포함하는 반도체 제조 장치(도 10의 1000)를 제안한다.
도 9는 본 발명의 기술적 사상의 일 실시예에 따른 진공 척에 웨이퍼가 안착된 모습을 나타내는 모식도이다.
도 9를 참조하면, 진공 척(10)의 상부 표면에 복수의 웨이퍼 레벨 반도체 패키지(320) 및 몰딩 부재(330)가 흡착되도록, 웨이퍼(300)가 안착될 수 있다.
진공 척(10)에서 웨이퍼(300)와 접촉하는 부분을 상부 표면으로 명명할 수 있다. 상기 진공 척(10)을 상승시키어 상기 진공 척(10)의 상부 표면에 상기 웨이퍼(300)를 접촉시킬 수 있다. 상기 웨이퍼(300)는 상기 진공 척(10)에 연결된 진공 펌프(20)에서 제공된 진공 압력에 의해 상기 진공 척(10)에 흡착되어 고정될 수 있다. 앞서 살펴본 바와 같이, 하우징(100)에는 진공을 공급하기 위한 진공 라인(111)이 형성될 수 있다. 상기 진공 라인(111)에는 진공 펌프(20)와 같은 진공 발생 수단에 의해 형성되는 진공 압력이 제공된다.
진공 척(10)을 회전시키기 위한 구성으로서, 하우징(100)의 하부에 회전축(101)이 결합되고, 상기 회전축(101)에 회전력을 공급하는 동력부(30)가 연결될 수 있다. 상기 회전축(101)은 하우징(100)의 중심부에 결합되어 동력부(30)로부터 제공받은 회전력을 하우징(100)으로 전달한다.
일부 실시예들에서, 진공 척(10)이 스핀 척인 경우, 회전 시 웨이퍼(300)에 불필요한 진동이 발생되는 것을 방지하기 위하여, 진공 척(10)의 구조는 중심에 대해 대칭 구조일 수 있다. 또한, 진공 척(10)이 스핀 척이 아니더라도, 흡착판(200) 및 복수의 흡착홈(131)의 구조가 진공 척(10)의 중심에 대해 대칭 구조를 이루는 것이 진공 척(10)의 균형을 조정하는데 유리할 수 있다.
도면에서 상기 진공 척(10)의 상부 표면에 안착된 상기 웨이퍼(300)는 편평하게 도시되었으나, 이와 달리, 웨이퍼(300)에 와피지가 발생하여 상기 웨이퍼(300)는 편평하지 않을 수 있다. 따라서, 웨이퍼(300)의 와피지에도 불구하고 웨이퍼(300)를 균일하게 고정할 수 있는, 본 발명의 기술적 사상에 따른 진공 척(10)을 제안한다.
도 10은 본 발명의 기술적 사상의 일 실시예에 따른 진공 척을 포함하는 반도체 제조 장치를 설명하기 위한 내부 평면도이다.
도 10을 참조하면, 본 발명의 기술적 사상에 따른 반도체 제조 장치(1000)는 웨이퍼에 식별 가능한 마킹 패턴을 형성하기 위한 웨이퍼 마킹 장치일 수 있다. 상기 마킹 패턴은 문자, 숫자, 기타 식별기호, 바코드, QR 코드 등일 수 있다.
본 발명의 기술적 사상에 따른 반도체 제조 장치(1000)가 웨이퍼 마킹 장치에 한정되는 것은 아니고, 진공 척(도 1의 10)을 포함하는 것이라면 어떠한 반도체 제조 장치라도 그 대상이 될 수 있음은 물론이다.
반도체 제조 장치(1000)는 마킹 대상 웨이퍼를 공급하는 웨이퍼 공급부(1100)와, 마킹 완료된 웨이퍼가 반출되는 웨이퍼 반출부(1400)와, 상기 마킹 대상 웨이퍼가 삽입되어 지지되는 플레이트를 포함하는 웨이퍼 지지홀더(1320), 웨이퍼를 웨이퍼 지지홀더(1320)에 안착시키기 위한 위치를 설정하는 진공 척(1330), 및 상기 웨이퍼 지지홀더(1320)에 안착된 웨이퍼에 미리 결정된 내용을 마킹하는 레이저 마킹 장치(1340)를 포함하는 웨이퍼 마킹부(1300)와, 마킹 대상 웨이퍼를 상기 웨이퍼 공급부(1100)에서 웨이퍼 마킹부(1300)로 공급하고 상기 웨이퍼 마킹부(1300)에서 마킹 완료된 웨이퍼를 웨이퍼 반출부(1400)로 이송하는 적어도 하나의 웨이퍼 이송 로봇(1500)을 포함한다.
상기 진공 척(1330)은 앞서 설명한 본 발명의 기술적 사상의 일 실시예에 따른 진공 척(도 1의 10)일 수 있다.
상기 웨이퍼 공급부(1100)는 마킹 대상 웨이퍼가 이격된 상태로 적층되어 공급되는 공급부를 의미한다. 상기 웨이퍼 공급부(1100)에서 공급된 웨이퍼는 예비 정렬부(1200)에서 예비 정렬된 뒤 웨이퍼 마킹부(1300)로 이송된다. 상기 예비 정렬부(1200)에서 수행되는 웨이퍼의 예비 정렬은 웨이퍼의 종류 등에 따른 대략의 방향성을 일치시키는 과정으로서, 웨이퍼 마킹부(1300)에서 수행되는 정렬 검사와 그 목적에서 구별될 수 있다. 상기 예비 정렬부(1200)에서 정렬된 웨이퍼는 웨이퍼 마킹부(1300)로 이송된다. 상기 웨이퍼 마킹부(1300)는 마킹 대상 웨이퍼가 삽입되어 지지되는 웨이퍼 지지홀더(1320) 및 상기 웨이퍼 지지홀더(1320)에 안착된 웨이퍼에 미리 결정된 내용을 마킹하는 레이저 마킹 장치(1340)를 포함한다.
상기 웨이퍼 지지홀더(1320)는 수평 이송 장치(1310)에 의하여 미리 결정된 축방향으로 이송 가능하다. 상기 수평 이송 장치(1310)는 상기 웨이퍼 마킹부(1300) 내부에서 웨이퍼가 수용된 웨이퍼 지지홀더(1320)의 위치를 각각의 공정에 따라 수평 방향으로 변위시킬 수 있다.
상기 웨이퍼 마킹부(1300)는 마킹의 정밀도를 향상시키기 위하여 카메라를 구비하는 정렬 검사 장치(1350)를 더 포함할 수 있다. 상기 정렬 검사 장치(1350)는 웨이퍼의 정렬 상태를 검사하고, 정확한 위치에 마킹이 되도록 하기 위하여 정렬 상태를 촬영하여 판독하는 장치이다. 상기 정렬 검사 장치(1350)는 정렬 상태 검사를 위한 촬영을 수행할 수 있다.
상기 예비 정렬부(1200)에서 마킹 대상 웨이퍼를 웨이퍼 마킹부(1300)로 이송하는 수단은 웨이퍼 이송 로봇(1500)에 의하며, 상기 웨이퍼 마킹부(1300)로 이송된 웨이퍼를 웨이퍼 마킹부(1300) 내부에서 이송하는 수단은 웨이퍼 지지홀더(1320)가 장착된 수평 이송 장치(1310)에 의한다.
상기 웨이퍼 마킹부(1300)에서 마킹이 완료된 마킹 완료 웨이퍼는 웨이퍼 이송 로봇(1500)에 의하여 웨이퍼 반출부(1400)로 반출되어 마킹 과정이 종료될 수 있다. 상기 웨이퍼 이송 로봇(1500)은 각각 복수 개의 관절을 구비하여, 다양한 방향으로 웨이퍼를 이송할 수 있다. 즉, 이송 방향의 제한이 없다. 상기 웨이퍼 공급부(1100), 예비 정렬부(1200), 웨이퍼 마킹부(1300) 및 웨이퍼 반출부(1400)는 상기 웨이퍼 이송 로봇(1500)을 중심으로 사방으로 배치되므로, 다관절 형태로 구성된 로봇암 형태를 가질 수 있다.
앞서 살펴본 바와 같이, 웨이퍼의 와피지로 인하여 웨이퍼의 중심부가 편평하지 않을 경우, 반도체 제조 장치(1000)에서 상기 웨이퍼를 진공 척(1330)을 이용하여 흡착할 시, 상기 웨이퍼가 진공 척(1330)에 정확히 장착되지 않거나 이탈될 수 있다. 상기 웨이퍼가 원하는 위치에 고정되지 않는 경우, 마킹 과정 중 작업 불량 및 공정 손실을 초래할 수 있다.
이러한 반도체 공정 과정 중 작업 불량 및 공정 손실을 현저하게 줄이기 위하여, 본 발명의 기술적 사상에 따른 진공 척(도 1의 10) 및 이를 포함하는 반도체 제조 장치(1000)를 제안한다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 진공 척
100: 하우징 110: 진공 개구부
120: 수용부 131: 흡착홈
200: 흡착판
1000: 반도체 제조 장치

Claims (10)

  1. 웨이퍼의 위치를 설정하기 위한 진공 척(vacuum chuck)에 있어서,
    다공성(porous) 물질을 포함하는 비전도성 흡착판;
    상기 흡착판이 안착되는 수용부, 상기 수용부의 외곽 영역에 형성되는 원호(arc) 형상인 복수의 흡착홈, 및 상기 수용부에 형성되는 진공 개구부를 포함하는 비전도성 하우징; 및
    상기 진공 개구부에 진공 압력을 제공하는 진공 라인;을 포함하고,
    상기 복수의 흡착홈은 서로 동일한 곡률 반경을 가지며,
    상기 웨이퍼의 회전 방향과 상기 복수의 흡착홈의 볼록한 부분의 배치 방향은 동일 방향인 진공 척.
  2. 제1항에 있어서,
    상기 복수의 흡착홈의 일단은 상기 수용부와 맞닿아 연결되고,
    상기 복수의 흡착홈의 타단은 상기 하우징의 가장자리에 닿지 않게 방사형으로 배치되는 것을 특징으로 하는 진공 척.
  3. 제2항에 있어서,
    상기 수용부 및 상기 복수의 흡착홈은 상기 진공 개구부를 통하여 상기 진공 압력을 제공받는 것을 특징으로 하는 진공 척.
  4. 제1항에 있어서,
    상기 하우징의 반경은 상기 흡착판의 반경의 1.5배 내지 2배이고,
    상기 하우징의 반경과 상기 흡착판의 반경의 차는 10㎜ 이상인 것을 특징으로 하는 진공 척.
  5. 제4항에 있어서,
    상기 웨이퍼의 반경은 상기 하우징의 반경보다 크고,
    상기 웨이퍼의 중심 부근에만 상기 진공 압력이 제공되는 것을 특징으로 하는 진공 척.
  6. 제1항에 있어서,
    상기 수용부의 깊이는 상기 복수의 흡착홈의 깊이보다 크고,
    상기 복수의 흡착홈의 깊이는 180㎛ 내지 220㎛인 것을 특징으로 하는 진공 척.
  7. 삭제
  8. 삭제
  9. 제1항에 있어서,
    상기 하우징을 구성하는 물질의 치밀도는 상기 흡착판을 구성하는 물질의 치밀도보다 큰 것을 특징으로 하는 진공 척.
  10. 제1항에 있어서,
    상기 흡착판의 최상면의 레벨은 상기 하우징의 최상면의 레벨과 같거나 낮은 것을 특징으로 하는 진공 척.
KR1020180016569A 2018-02-09 2018-02-09 진공 척 및 이를 포함하는 반도체 제조 장치 KR102420162B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180016569A KR102420162B1 (ko) 2018-02-09 2018-02-09 진공 척 및 이를 포함하는 반도체 제조 장치
US16/151,485 US10825712B2 (en) 2018-02-09 2018-10-04 Vacuum chuck and semiconductor manufacturing apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180016569A KR102420162B1 (ko) 2018-02-09 2018-02-09 진공 척 및 이를 포함하는 반도체 제조 장치

Publications (2)

Publication Number Publication Date
KR20190096759A KR20190096759A (ko) 2019-08-20
KR102420162B1 true KR102420162B1 (ko) 2022-07-12

Family

ID=67540615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180016569A KR102420162B1 (ko) 2018-02-09 2018-02-09 진공 척 및 이를 포함하는 반도체 제조 장치

Country Status (2)

Country Link
US (1) US10825712B2 (ko)
KR (1) KR102420162B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111170001A (zh) * 2020-02-18 2020-05-19 浙江大学 转盘机构
CN111554603B (zh) * 2020-06-02 2023-04-28 江西维易尔半导体设备有限公司 一种带孔方形硅片加工传送***

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030181150A1 (en) 2000-05-31 2003-09-25 Kazuhisa Arai Semiconductor wafer assembly and machining apparatus having chuck tables for holding the same
KR101425534B1 (ko) * 2013-03-15 2014-08-06 쿠어스텍아시아 유한회사 다중 흡착판을 구비하는 포러스 척

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131267A (en) 1978-06-02 1978-12-26 Disco Kabushiki Kaisha Apparatus for holding workpiece by suction
JPS60103651U (ja) * 1983-12-19 1985-07-15 シチズン時計株式会社 真空吸着台
JPH05253853A (ja) 1992-03-10 1993-10-05 Sony Corp 薄片吸着装置および薄片吸着装置の洗浄方法
KR20010107234A (ko) 2000-05-26 2001-12-07 윤종용 반도체 제조설비에 적용되는 진공 척 구조
JP2008132562A (ja) 2006-11-28 2008-06-12 Kyocera Corp 真空チャックおよびこれを用いた真空吸着装置
JP2009117567A (ja) 2007-11-06 2009-05-28 Nihon Ceratec Co Ltd 真空チャック
JP2009129944A (ja) 2007-11-20 2009-06-11 Tatsumo Kk アライナ装置
JP5036596B2 (ja) 2008-03-03 2012-09-26 東京応化工業株式会社 吸着装置
JP4570054B2 (ja) 2009-10-13 2010-10-27 東京エレクトロン株式会社 基板処理装置
JP5810517B2 (ja) * 2010-12-02 2015-11-11 富士電機株式会社 吸着装置および吸着方法
KR101282839B1 (ko) * 2010-12-20 2013-07-05 쿠어스텍아시아 유한회사 진공흡입력이 개선된 포러스 척
JP5913162B2 (ja) * 2012-04-04 2016-04-27 東京エレクトロン株式会社 基板保持装置および基板保持方法
JP6815138B2 (ja) * 2016-09-06 2021-01-20 株式会社ディスコ 吸引保持システム
JP6914078B2 (ja) * 2017-03-31 2021-08-04 株式会社荏原製作所 真空吸着パッドおよび基板保持装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030181150A1 (en) 2000-05-31 2003-09-25 Kazuhisa Arai Semiconductor wafer assembly and machining apparatus having chuck tables for holding the same
KR101425534B1 (ko) * 2013-03-15 2014-08-06 쿠어스텍아시아 유한회사 다중 흡착판을 구비하는 포러스 척

Also Published As

Publication number Publication date
KR20190096759A (ko) 2019-08-20
US20190252233A1 (en) 2019-08-15
US10825712B2 (en) 2020-11-03

Similar Documents

Publication Publication Date Title
TWI820175B (zh) 半導體裝置及半導體封裝
US9653430B2 (en) Semiconductor devices having stacked structures and methods for fabricating the same
TWI553785B (zh) 具有改良式熱性能之堆疊式半導體晶粒組件及相關之系統及方法
US10026724B2 (en) Semiconductor package and method of manufacturing the same
US9780079B2 (en) Semiconductor die assembly and methods of forming thermal paths
US8237278B2 (en) Configurable interposer
KR100784498B1 (ko) 적층 칩과, 그의 제조 방법 및 그를 갖는 반도체 패키지
US9355961B2 (en) Semiconductor devices having through-electrodes and methods for fabricating the same
US20170025384A1 (en) Semiconductor chip and semiconductor package having the same
US20210375847A1 (en) Stacked die assembly including double-sided inter-die bonding connections and methods of forming the same
JP2005072596A (ja) チップスタックパッケージとその製造方法
KR102420162B1 (ko) 진공 척 및 이를 포함하는 반도체 제조 장치
US11869821B2 (en) Semiconductor package having molding layer with inclined side wall
KR102508526B1 (ko) 반도체 패키지 제조 방법
CN113921477A (zh) 包括底部填料的半导体封装件
US10510724B2 (en) Semiconductor device package
US20220189907A1 (en) Semiconductor package
TWI781913B (zh) 記憶體裝置中的結構完整性之提供技術
US11935873B2 (en) Methods of inspection of semiconductor packages including measurement of alignment accuracy among semiconductor chips
CN113035800A (zh) 半导体封装件
CN107527828A (zh) 探针头
US20220189918A1 (en) Package structure and method of fabricating the same
CN115763448A (zh) 半导体封装及其制造方法
TW202312395A (zh) 半導體封裝
US11404382B2 (en) Semiconductor package including an embedded semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant