KR102417821B1 - 세라믹 기판 제조 방법 - Google Patents

세라믹 기판 제조 방법 Download PDF

Info

Publication number
KR102417821B1
KR102417821B1 KR1020170120984A KR20170120984A KR102417821B1 KR 102417821 B1 KR102417821 B1 KR 102417821B1 KR 1020170120984 A KR1020170120984 A KR 1020170120984A KR 20170120984 A KR20170120984 A KR 20170120984A KR 102417821 B1 KR102417821 B1 KR 102417821B1
Authority
KR
South Korea
Prior art keywords
green sheet
ceramic green
conductive paste
ceramic
sintering
Prior art date
Application number
KR1020170120984A
Other languages
English (en)
Other versions
KR20190032761A (ko
Inventor
박종원
김인응
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to KR1020170120984A priority Critical patent/KR102417821B1/ko
Publication of KR20190032761A publication Critical patent/KR20190032761A/ko
Application granted granted Critical
Publication of KR102417821B1 publication Critical patent/KR102417821B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 세라믹 조성물을 이용하여 세라믹 기판용 세라믹 그린시트를 제조하는 단계, 상기 세라믹 그린시트를 제조하는 단계에 의해 제조된 세라믹 그린시트에 비아 홀을 형성시키는 단계, 상기 비아 홀을 형성시키는 단계에 의해 비아 홀을 형성시킨 상기 세라믹 그린시트를 소결하는 단계, 상기 세라믹 그린시트를 소결하는 단계에 의해 소결된 상기 세라믹 그린시트에 형성된 비아 홀에 도전성 페이스트를 충진하는 단계 및 상기 도전성 페이스트를 충진하는 단계에 의해 충진된 도전성 페이스트를 소결하는 단계를 포함하는 세라믹 기판 제조 방법으로서, 본 발명에 의하면, 기판의 평탄도가 우수하며, 도전성 페이스트의 입자 크기를 줄여서 방열 기능이 향상되게 하며, 저가로 세라믹 기판의 제조가 가능하다.

Description

세라믹 기판 제조 방법{MANUFACTURING METHOD FOR CERAMIC SUBSTRATE}
본 발명은 세라믹 기판을 제조하는 방법에 관한 것이다.
최근 전자 부품이 경박단소화되는 추세에 따라, 반도체 칩 등이 실장되는 패키지 역시 박층화가 요구된다.
얇은 반도체 패키지의 경우, 얇은 두께에도 불구하고 강도와 편평도 뿐 아니라 회로의 실장이 용이한 특성을 확보해야 한다.
이를 위한 세라믹 기판은 그린시트(Green sheet)를 제조하고, 그린 시트 상에 비아홀을 형성시키며(Via punching), 비아 홀에 금속 물질을 충진하고(Via filling), 설계된 전극 패턴을 그린시트 상에 구현하기 위한 스크린 프링팅(Screen printing)을 실시한 후, 전극 패턴이 프린팅된 그린시트를 열과 압력을 가해 적층하는 라미네이팅(laminating) 및 동시 소성(co-firing)을 통해 제조된다.
이러한 세라믹 기판에는 HTCC(High Temperature Cofired Ceramic) 또는 LTCC(Low Temperature Cofired Ceramic)가 이용된다.
HTCC는 고온 소성다층 세라믹으로, 유전율이 높고 가공 정밀도가 LTCC보다 열등하지만 비용이 저렴한 특징을 가진다. 그리고, LTCC는 저온 소성다층 세라믹으로, 저항이 낮고 수축이 없으며 가공 정밀도가 우수하며, 유전율이 HTCC보다 낮은 특징을 가진다.
일반적으로, HTCC는 약 1500℃ 이상의 소성 온도를 필요로 하기 때문에 융점이 높은 금속을 사용하여야 하는데 비해, LTCC는 소성 온도가 1000℃ 이하이므로 Ag계, Cu계와 같은 저가이고 저융점인 금속을 배선용 소재로 사용할 수 있는 장점이 있다.
그런데, LTCC를 도전성 페이스트와 동시에 소성하는 경우, 반도체 소자가 실장되어야 하는 표면에 도전성 페이스트가 울퉁불퉁하게 됨으로써 평탄도가 불량한 결과를 초래한다.
그렇게 되면 반도체 소자의 실장이 불량하게 되기 때문에 추가 가공을 요하게 된다.
또한, 도전성 페이스트를 동시에 소성하기 때문에 도전성 페이스트의 입자 크기가 클 수밖에 없게 됨으로써 방열 효과에도 저해되는 요소가 된다.
이상의 배경기술에 기재된 사항은 발명의 배경에 대한 이해를 돕기 위한 것으로서, 이 기술이 속하는 분야에서 통상의 지식을 가진 자에게 이미 알려진 종래기술이 아닌 사항을 포함할 수 있다.
한국공개특허공보 제10-2013-0036446호
본 발명은 상술한 문제점을 해결하고자 안출된 것으로서, 본 발명은 기판의 평탄도가 우수하며, 도전성 페이스트의 입자 크기를 줄여서 방열 기능이 향상되게 하며, 저가로 제조 가능한 세라믹 기판을 제조하는 데 그 목적이 있다.
본 발명의 일 관점에 의한 세라믹 기판 제조 방법은, 세라믹 조성물을 이용하여 세라믹 기판용 세라믹 그린시트를 제조하는 단계, 상기 세라믹 그린시트를 제조하는 단계에 의해 제조된 세라믹 그린시트에 비아 홀을 형성시키는 단계, 상기 비아 홀을 형성시키는 단계에 의해 비아 홀을 형성시킨 상기 세라믹 그린시트를 소결하는 단계, 상기 세라믹 그린시트를 소결하는 단계에 의해 소결된 상기 세라믹 그린시트에 형성된 비아 홀에 도전성 페이스트를 충진하는 단계 및 상기 도전성 페이스트를 충진하는 단계에 의해 충진된 도전성 페이스트를 소결하는 단계를 포함한다.
여기서, 상기 도전성 페이스트를 소결하는 단계의 소결 온도는 상기 세라믹 그린시트를 소결하는 단계의 소결 온도보다 낮은 것을 특징으로 한다.
삭제
삭제
나아가, 상기 세라믹 그린시트는 HTCC(High Temperature Cofired Ceramic)인 것을 특징으로 한다.
그래서, 상기 세라믹 그린시트를 소결하는 단계의 소결 온도는 1500℃ 이상인 것을 특징으로 한다.
그리고, 상기 도전성 페이스트는 Ag인 것을 특징으로 한다.
여기서, 상기 도전성 페이스트를 소결하는 단계의 소결 온도는 500℃ 내지 700℃인 것을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
본 발명의 세라믹 기판 제조 방법에 의하면, 세라믹 그린시트와 도전성 페이스트를 별도로 소결시킴으로써 기판 표면의 평탄도를 향상시킬 수 있다.
또한, 도전성 페이스트의 입자 크기를 줄일 수가 있어 방열 기능을 향상시킬 수가 있다.
그리고, Ag계열의 도전성 페이스트를 채택하면서도 세라믹 그린시트를 HTCC로 제조 가능하므로 보다 저가의 세라믹 기판을 제조할 수 있고, LTCC를 적용하는 것에 비해 방열 기능을 향상시킬 수 있다.
도 1은 본 발명의 세라믹 기판 제조방법을 순서적으로 도시한 것이다.
도 2는 본 발명의 세라믹 기판의 제조방법에 의해 제조되는 세라믹 기판을 도시한 것이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
본 발명의 바람직한 실시 예를 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지의 기술이나 반복적인 설명은 그 설명을 줄이거나 생략하기로 한다.
도 1은 본 발명의 세라믹 기판 제조방법을 순서적으로 도시한 것이고, 도 2는 본 발명의 세라믹 기판의 제조방법에 의해 제조되는 세라믹 기판을 도시한 것이다.
이하, 도 1을 참조하여 본 발명의 일 실시예에 의한 세라믹 기판의 제조방법을 설명하기로 한다.
본 발명에 의한 세라믹 기판의 제조방법은 반도체 칩 등을 실장시켜 패키지화할 수 있도록 세라믹 기판을 제조하기 위한 방법이며, 기존의 LTCC, HTCC 그린시트를 적층, 소성하여 제조하는 세라믹 기판 제조방법을 개선하여 평탄도 및 방열성 향상을 도모하고, 저가의 세라믹 기판을 제조할 수 있는 방법이다.
먼저, 세라믹 조성물을 이용하여 세라믹 그린시트를 제조한다(S10).
그리고, 세라믹 그린시트에 적정 위치를 펀칭하여 비아 홀을 형성시킨다(S20).
그런 다음, 본 발명의 제조방법에서는 그린시트에 형성시킨 비아 홀에 도전성 페이스트를 충진한 후 소성시키는 대신, 도전성 페이스트를 충진시키지 않은 채 세라믹 그린시트를 소결한다(S30).
즉, 도전성 페이스트의 융점과 무관하게 세라믹 그린시트를 소결하는 것이다. 그렇기 때문에 세라믹 그린시트를 HTCC로 제조하면 HTCC 소성온도에 맞는 온도로 소결을 하고, 세라믹 그린시트를 LTCC로 제조하면 LTCC 소성온도에 맞는 온도로 소결을 함으로써 도전성 페이스트의 종류와 무관하게 HTCC 또는 LTCC로 제조할 수 있다.
이와 같이 세라믹 그린시트를 먼저 소결한 후, 비아 홀에 도전성 페이스트를 충진시키고(S40), 스크린 프린팅에 의해 설계에 따른 패턴을 인쇄한다.
다음으로, 설계 사양에 따라 복수의 세라믹 그린시트를 적층시키고(S50), 또한 캐비티(cavity)를 적층시킨다.
캐비티는 반도체 칩을 실장하기 위한 최상위 층에 해당하고, 편의상 이를 상판이라 하고, 캐비티보다 아래의 세라믹 그린시트를 하판이라고 하면, 여기서 상판과 하판은 본딩(bonding)에 의해 결합시키는 것이 바람직하다.
이는 소성에 의한다면 세라믹 그린시트를 HTCC로 채용하는 경우에는 도전성 페이스트를 융점이 낮은 소재로 선택할 수 없게 되기 때문이다.
그런 다음, 도전성 페이스트를 소결시키게 된다(S60).
이렇게 도전성 페이스트를 세라믹 그린시트와 별개로 소결시키기 때문에 그린시트와 함께 소결하는 경우에 비해 기판 표면을 평탄하게 할 수 있어 추가 공정이나 실장 불량을 없앨 수가 있다.
그리고, 세라믹 그린시트의 소성온도보다 낮은, 가령 중온소결에 의해서 도전성 페이스트를 소결시킬 수가 있으므로, 도전성 페이스트의 입자 크기를 그렇지 않은 경우에 비해 작게 할 수가 있다.
그 결과, 도전성 페이스트의 입자의 크기를 작게 하면, 전극을 통한 방열 성능을 보다 향상시킬 수가 있게 된다.
도 2를 참조하여 바람직한 실시 형태를 추가적으로 살펴보면, 다층으로 제조되는 세라믹 기판을 구성하는 세라믹 그린시트는 상판으로서의 캐비티(30)와 두 층의 하판에 해당하는 세라믹 그린시트(11, 12)가 적층된 경우를 예로 들었다.
앞서 설명된 바와 같이, 캐비티(30)는 하판과 본딩 결합하는 것이 바람직하다.
각각의 세라믹 그린시트(11, 21)에는 비아 홀을 형성시켜, 비아 홀에 도전성 페이스트(21, 22)가 각각 충진된다.
다만, 본 발명에서는 세라믹 그린시트(11, 21)의 소결(S30)이 선진행되고, 도전성 페이스트의 충진(S40)이 후진행된다.
본 발명의 실시예에서는 캐비티(30)는 LTCC로 제조되고, 하판의 세라믹 그린시트(11, 12)는 HTCC로 제조할 수 있으며, 도전성 페이스트로는 융점이 낮은 Ag계열을 선택할 수가 있다. 여기서, 하판에 해당하는 세라믹 그린시트(11, 12)는 일체형일 수 있다.
즉, 세라믹 그린시트(11, 12)를 도전성 페이스트와 무관하게 소결시킴으로써 도전성 페이스트로 Ag 계열을 선택하면서도 세라믹 그린시트를 보다 저가인 HTCC로 제조할 수가 있는 것이다.
또한, Ag 계열 전극을 사용하면서 그린시트를 HTCC로 제조함에 따라 LTCC를 적용하는 것에 비해 방열 성능의 향상도 기대할 수가 있다.
그래서, S30에서의 소결 온도는 1500℃ 이상으로 선택 가능하다.
또한, 도전성 페이스트의 소결(S60)은 세라믹 그린시트와 별개로 이루어지므로, S60에서의 소결 온도를 500℃ 내지 700℃로 선택할 수 있다.
그렇기 때문에 기존의 동시 소성에서는 Ag 입자의 크기를 1㎛보다 크게 하여야 하였지만, 본 발명에서는 Ag 입자의 크기를 1㎛ 이하로 줄일 수가 있으므로 소결된 Ag 전극을 통한 방열효과의 증대를 기대할 수 있다.
이상과 같은 본 발명은 예시된 도면을 참조하여 설명되었지만, 기재된 실시 예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형될 수 있음은 이 기술의 분야에서 통상의 지식을 가진 자에게 자명하다. 따라서 그러한 수정 예 또는 변형 예들은 본 발명의 특허청구범위에 속한다 하여야 할 것이며, 본 발명의 권리범위는 첨부된 특허청구범위에 기초하여 해석되어야 할 것이다.
S10 : 세라믹 그린시트 제조
S20 : 비아 홀 형성
S30 : 세라믹 그린시트 소결
S40 : 도전성 페이스트 충진
S50 : 적층
S60 : 도전성 페이스트 소결
11, 12 : 세라믹 그린시트
21, 22 : 도전성 페이스트
30 : 캐비티

Claims (13)

  1. 세라믹 조성물을 이용하여 세라믹 기판용 세라믹 그린시트를 제조하는 단계;
    상기 세라믹 그린시트를 제조하는 단계에 의해 제조된 세라믹 그린시트에 비아 홀을 형성시키는 단계;
    상기 비아 홀에 도전성 페이스트 충진 전에 상기 세라믹 그린시트를 소결하는 단계;
    상기 세라믹 그린시트를 소결한 후, 상기 세라믹 그린시트에 형성된 비아 홀에 도전성 페이스트를 충진하는 단계; 및
    상기 도전성 페이스트를 충진하는 단계에 의해 충진된 도전성 페이스트를 소결하는 단계를 포함하는,
    세라믹 기판 제조 방법.
  2. 청구항 1에 있어서,
    상기 도전성 페이스트를 소결하는 단계의 소결 온도는 상기 세라믹 그린시트를 소결하는 단계의 소결 온도보다 낮은 것을 특징으로 하는,
    세라믹 기판 제조 방법.
  3. 삭제
  4. 삭제
  5. 청구항 2에 있어서,
    상기 세라믹 그린시트는 HTCC(High Temperature Cofired Ceramic)인 것을 특징으로 하는,
    세라믹 기판 제조 방법.
  6. 청구항 5에 있어서,
    상기 세라믹 그린시트를 소결하는 단계의 소결 온도는 1500℃ 이상인 것을 특징으로 하고,
    상기 도전성 페이스트를 소결하는 단계의 소결 온도는 500℃ 내지 700℃인 것을 특징으로 하는,
    세라믹 기판 제조 방법.
  7. 청구항 5에 있어서,
    상기 도전성 페이스트는 Ag인 것을 특징으로 하는,
    세라믹 기판 제조 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020170120984A 2017-09-20 2017-09-20 세라믹 기판 제조 방법 KR102417821B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170120984A KR102417821B1 (ko) 2017-09-20 2017-09-20 세라믹 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170120984A KR102417821B1 (ko) 2017-09-20 2017-09-20 세라믹 기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20190032761A KR20190032761A (ko) 2019-03-28
KR102417821B1 true KR102417821B1 (ko) 2022-07-06

Family

ID=65908069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170120984A KR102417821B1 (ko) 2017-09-20 2017-09-20 세라믹 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR102417821B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012021193A (ja) * 2010-07-14 2012-02-02 Mitsui Mining & Smelting Co Ltd 導電性ペースト用銅粉及び導電性ペースト
KR101121024B1 (ko) * 2010-02-12 2012-03-20 엘지이노텍 주식회사 홀 형성 기판 및 그 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101292040B1 (ko) 2011-10-04 2013-08-01 한국세라믹기술원 저온동시소성세라믹스 기판의 제조방법
KR20170008696A (ko) * 2015-07-14 2017-01-24 주식회사 아모센스 고주파 반도체용 기판 및 그 제조 방법과, 이를 이용한 고주파 반도체

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101121024B1 (ko) * 2010-02-12 2012-03-20 엘지이노텍 주식회사 홀 형성 기판 및 그 제조 방법
JP2012021193A (ja) * 2010-07-14 2012-02-02 Mitsui Mining & Smelting Co Ltd 導電性ペースト用銅粉及び導電性ペースト

Also Published As

Publication number Publication date
KR20190032761A (ko) 2019-03-28

Similar Documents

Publication Publication Date Title
JP4597585B2 (ja) 積層電子部品及びその製造方法
US9974173B2 (en) Multilayer ceramic substrate and manufacturing thereof
JP2001291955A (ja) 多層セラミック基板、その製造方法および設計方法、ならびに電子装置
JP2005108950A (ja) セラミックモジュール部品およびその製造方法
JP2005209881A (ja) セラミック積層基板および高周波電子部品
KR102417821B1 (ko) 세라믹 기판 제조 방법
JP2009111394A (ja) 多層セラミック基板の製造方法
KR101805074B1 (ko) 세라믹 다층회로 기판의 제조방법
JP4696443B2 (ja) 多層セラミック基板の製造方法
JP2007053294A (ja) 積層型セラミック電子部品の製造方法
JP2016058415A (ja) 半導体パワーモジュールの製造方法
JP6121860B2 (ja) 配線基板および電子装置
WO2018155559A1 (ja) 配線基板、電子装置および電子モジュール
JP6312256B2 (ja) 電子部品収納用パッケージ
JP5516608B2 (ja) セラミック積層基板の製造方法
JP2009252783A (ja) セラミック多層基板の製造方法及びセラミック多層基板の反り量の調整方法
WO2014046133A1 (ja) 電子部品収納用パッケージおよび電子装置
JP6633381B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2004146818A (ja) セラミック積層基板および高周波電子部品
JP2008186908A (ja) 多層回路基板の製造方法
KR100818461B1 (ko) 다층 세라믹 기판 및 그 제조 방법
JP5516324B2 (ja) 電子部品の選別方法
JP5653323B2 (ja) 成形体および多数個取り配線基板
JP4746376B2 (ja) セラミック多層基板及びその製造方法
JP2009087965A (ja) 多層配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right