KR102403966B1 - 고방열 igbt 전력 반도체 패키지 및 제조 방법 - Google Patents

고방열 igbt 전력 반도체 패키지 및 제조 방법 Download PDF

Info

Publication number
KR102403966B1
KR102403966B1 KR1020200085968A KR20200085968A KR102403966B1 KR 102403966 B1 KR102403966 B1 KR 102403966B1 KR 1020200085968 A KR1020200085968 A KR 1020200085968A KR 20200085968 A KR20200085968 A KR 20200085968A KR 102403966 B1 KR102403966 B1 KR 102403966B1
Authority
KR
South Korea
Prior art keywords
epoxy
power semiconductor
layer
semiconductor package
weight
Prior art date
Application number
KR1020200085968A
Other languages
English (en)
Other versions
KR20220007982A (ko
Inventor
김윤진
김현준
장상현
Original Assignee
주식회사 테라온
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테라온 filed Critical 주식회사 테라온
Priority to KR1020200085968A priority Critical patent/KR102403966B1/ko
Priority to PCT/KR2021/006943 priority patent/WO2022014863A1/ko
Publication of KR20220007982A publication Critical patent/KR20220007982A/ko
Application granted granted Critical
Publication of KR102403966B1 publication Critical patent/KR102403966B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Epoxy Resins (AREA)

Abstract

본 발명의 전력 반도체 패키지는 전력 반도체 칩; 상기 전력 반도체 칩 하부에 위치하는 구리층; 상기 구리층 하부에 위치하는 에폭시 절연층; 상기 에폭시 절연층 하부에 위치하는 메탈 베이스 플레이트; 상기 메탈 베이스 플레이트 하부에 위치하는 히트 싱크;를 포함하고, 상기 에폭시 절연층은 아미노 페놀계 에폭시 수지인 전력 반도체 패키지 를 포함할 수 있다.

Description

고방열 IGBT 전력 반도체 패키지 및 제조 방법{IGBT POWER SEMICONDUCTOR PACKAGE WITH EXCELLENT COOOLING PERFORMANCE AND MANUFACTURING METHOD THEREOF}
본 발명은 종래의 DBC(direct bonded copper)를 사용하지 않고 새로운 절연층을 적용하여 무게를 줄이고 구조를 간단히 한 고방열 IGBT 전력 반도체 패키지 및 그 제조 방법에 관한 것이다.
IGBT(insulated gate bipolar transistor) 전력 반도체(power semiconductor)는 전력의 변환, 변압, 안정화, 분배 및 제어 등을 수행하는 소자(device)로써, 전력의 전달 및 제어 과정에서 에너지 효율을 향상시키고 전압의 변화를 안정적으로 제어하여 시스템의 안정성과 신뢰성을 제공하는 핵심적인 부품이다.
상기 전력 반도체는 기존의 Si 기반의 반도체 소자는 물론이거니와 WBG(wide band gap) 화합물 반도체(예를 들면, SiC, GaN, 인공 다이아몬드 등) 등이 사용되거나 현재 개발 중에 있다. 특히 상기 WBG 화합물 반도체를 이용한 전력 반도체는 고전압, 고전류에 대응할 수 있고, 에너지 효율이 높으며, 최대 동작 온도가 200~300℃ 구간까지 유지될 수 있을 것으로 예상되고 있어 큰 주목을 받고 있다.
상기 전력 반도체는 세탁기, 냉장고, 에어컨, 엘리베이터, 에스컬레이터, UPS, 신재생 에너지, 전동차 등에서부터 산업기계 대부분에 필수적인 부품인 모터에까지 매우 넓게 사용되고 있다.
특히 최근 들어 자동차 분야, 특히 하이브리드 자동차나 전기 자동차의 모터등에서 전력 반도체의 수요가 급증하고 있다.
상기 전력 반도체는 단독으로도 사용될 수도 있으나, 통상적으로는 전력 반도체를 포함한 패키지 또는 모듈 형태로 제품에 적용된다.
이와 같이 전력 반도체가 포함된 전력 반도체 패키지(power semiconductor package) 또는 전력 모듈(power module)은 개별 소자 여러 개를 하나의 패키지 안에 넣어 성능을 향상(전압, 전류의 상승)시키거나 컨트롤용 전력 IC(power IC)와 보호회로 등을 추가로 넣어 하나의 패키지로 집적한 것을 말한다.
따라서 상기 전력 반도체 패키지 또는 전력 모듈은 전력 반도체, DBC(direct bond copper), 알루미늄 와이어(wire), 베이스 플레이트(base plate), 몰딩 실리콘, 케이스 및/또는 커버, 터미널 등과 같은 다양한 부품들로 구성된다.
도 1은 종래의 전력 반도체 패키지의 구조를 도시한 단면도이다.
도 1에서 도시한 바와 같이, 종래의 전력 반도체 패키지는 SiO2, SiC, AlN, SiN 등의 세라믹 재질의 기판(6)의 상부(7) 및 하부(5)에 구리가 직접 본딩된 DBC 상에 솔더(solder) 또는 어태치(attach) 소재(8)에 의해 본딩된 전력 반도체 칩(9)이 위치하고, 상기 DBC 하부에는 다시 금속 성분 또는 소재의 메탈 베이스 플레이트(3)가 솔더(4) 등을 통해 본딩된다.
상기 메탈 베이스 플레이트의 하부에는 열전달 물질(TIM, thermal interface materials)(2) 소재에 의해 메탈 베이스 플레이트에 본딩된 히트 싱크(1)가 포함될 수 있다.
이 때 상기 DBC의 세라믹 기판(6) 상의 구리 층(7)은 회로를 포함하고, 상기 구리 층(7) 상의 회로는 전력 반도체(9)와 직접 솔더(8)와 와이어(10)를 통해 연결된다. 따라서 DBC의 세라믹 기판 상에 위치하는 회로가 형성된 구리 층(7)은 그 위의 전력 반도체(9)와 전기적으로 신호를 전달하는 기능을 수행한다.
반면 상기 DBC의 세라믹 기판(6) 하부의 구리 층(5)은 상기 상부의 구리 층(7)과는 달리 하부의 전력 반도체 패키지 내에서 전기적으로나 열적으로 별 다른 기능을 수행하지 않는다. 왜냐하면 상기 DBC 하부에는 금속 베이스 플레이트(3)와 함께 히트 싱크(1)가 위치하고 상기 금속 베이스 플레이트(3) 및 히트싱크(1)는 전력 반도체에서 발생하는 열을 분산시키는 기능을 매우 효과적으로 수행할 수 있기 때문이다.
이에 따라 상기 DBC의 하부의 구리 층(5)을 삭제하여 비용의 저감과 함께 패키지의 무게 및 크기를 줄이고 방열성을 높이려는 시도들이 있어 왔다.
일반적으로 DBC는 상기 베이스 기판과 구리 박을 고온 및 고압에서 열처리함으로써 만들어 진다.
만일 DBC 세락믹 기판의 상부에만 구리 박(foil)을 위치시키고 상기 고온고압의 열처리를 하게 되면, 세라믹과 구리 사이의 탄성 계수 및 열팽창 계수의 차이로 인해 기판의 굽힘이나 뒤틀림 같은 warpage가 발생하게 된다.
그 결과 DBC의 warpage를 방지하기 위해 베이스 기판의 상부 및 하부 양면 모두에 구리 박(foil)을 위치시켜 DCB가 제조되었다.
결국 DBC의 세라믹 기판 하부에 위치하는 구리 층(5)은 DBC 제조 시 warpage를 방지하기 위한 구성이며, 상기 하부 구리 층(5)은 DBC 제조에 있어서는 없어서는 아니 되는 구성이다.
한편 전력 반도체 패키지가 자동차 분야에 적용되는 경우, 자동차의 특성 상 전력 반도체 패키지는 고온에 장시간 노출될 수 밖에 없다. 반면 자동차의 경우 다른 제품과 달리 신뢰성과 내구성이 높은 수준으로 요구된다.
이에 따라 200~300℃의 고온 환경에서도 안정적인 동작이 가능하고, 방열 특성이 우수하여 내구성이 향상되고, 가볍고 두께도 얇은 컴팩트한 구조를 가지는 새로운 구조의 전력 반도체 패키지에 대한 요구가 증대되고 있다.
본 발명의 목적은 DBC를 사용하지 않는 DBC free 구조의 컴팩트한 구조의IGBT 전력 반도체 패키지를 제공하는 것이다.
또한 본 발명의 목적은 DBC free 구조를 통해 경량의 IGBT 전력 반도체 패키지를 제공하는 것이다.
또한 본 발명의 목적은 DBC free 구조를 가지면서도 방열 특성이 우수하여 내구성이 향상된 IGBT 전력 반도체 패키지를 제공하는 것이다.
또한 본 발명의 목적은 DBC free 구조의 전력 반도체 패키지를 안정적으로 구현할 수 있는 IGBT 전력 반도체 패키지의 제조 방법을 제공하는 것이다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 이루기 위한 본 발명의 일 실시 형태인 전력 반도체 패키지는 금속 베이스 플레이트 상에 DBC를 포함하지 않는 전력 반도체 패키지인 것을 특징으로 한다.
여기서 금속 베이스 플레이트 상에는 아미노 페놀계 에폭시 수지를 포함하는절연층이 위치할 수 있다.
또한 DBC를 포함하지 않으므로 DBC와 금속 베이스 플레이트 사이에 솔더층을 포함하지 않는 것을 특징으로 한다.
상기 목적을 이루기 위한 보다 구체화된 본 발명의 일 실시 형태인 전력 반도체 패키지는 전력 반도체 칩; 상기 전력 반도체 칩 하부에 위치하는 구리층; 상기 구리층 하부에 위치하는 에폭시 절연층; 상기 에폭시 절연층 하부에 위치하는 메탈 베이스 플레이트; 상기 메탈 베이스 플레이트 하부에 위치하는 히트 싱크;를 포함하고, 상기 에폭시 절연층은 아미노 페놀계 에폭시 수지인 전력 반도체 패키지가 될 수 있다.
바람직하게는 상기 구리층은 하부의 시드 구리층과 상부의 구리층을 포함하는 다층 구조일 수 있다.
바람직하게는 상기 에폭시 수지는 무기충전제를 포함하고, 상기 무기충전제는 표면이 실란 커플링제와 공유결합을 형성한 무기충전제일 수 있다.
보다 바람직하게는 상기 무기 충전제의 평균 입도는 0.2~10.0 ㎛일 수 있다.
보다 바람직하게는 상기 무기 충전체는 평균 입도가 다른 2종 이상의 실리카일 수 있다.
바람직하게는 상기 구리층과 상기 전력 반도체 칩 사이에 위치하는 솔더층;과 상기 메탈 베이스 플레이트와 상기 히트 싱크 사이에 위치하는 열전달 물질층;을 포함할 수 있다.
상기 목적을 이루기 위한 보다 구체화된 본 발명의 일 실시 형태인 전력 반도체 패키지 제조 방법은 금속 베이스 플레이트를 준비하는 단계; 상기 금속 베이스 플레이트 상에 아미노 페놀계 에폭시 조성물을 코팅하는 단계; 상기 조성물이 코팅된 상기 베이스 플레이트를 열처리하는 단계; 상기 열처리된 코팅물에 의해 형성된 절연층 상에 구리층을 형성하는 단계;를 포함하는 전력 반도체 패키지 제조 방법일 수 있다.
바람직하게는 상기 구리층을 형성하는 단계는, 구리 시드층을 형성하는 단계;와 상기 구리 시드층 상에 구리층을 형성하는 단계;를 포함할 수 있다.
보다 바람직하게는 상기 구리 시드층을 형성하는 단계는 물리기상증착 또는 화학기상증착이 적용되고, 상기 구리 시드층 상에 구리층을 형성하는 단계는 무전해도금이 적용될 수 있다.
상기 목적을 이루기 위한 보다 구체화된 본 발명의 일 실시 형태인 전력 반도체 패키지에 적용되는 조성물은, 아미노 페놀계 에폭시 수지; 경화제; 경화촉매; 무기충전제;를 포함하는 에폭시 복합 조성물 일 수 있다.
바람직하게는 상기 무기충전제는 표면에 실란 커플링제와 공유결합이 형성될 수 있다.
바람직하게는 상기 무기충전제는 평균입도가 0.2㎛ 내지 10㎛일 수 있다.
보다 바람직하게는 상기 무기충전제는 평균입도가 다른 2종 이상의 구형의 실리카일 수 있다.
바람직하게는 상기 경화제는 아민계 경화제, 변성 아민계 경화제, 이소시아네이트계 경화제, 산무수물계 경화제 및 페놀계 경화제로 이루어진 군에서 선택되는 적어도 하나 이상일 수 있다.
바람직하게는 상기 경화제는 상기 아미노 페놀계 에폭시 수지 100중량부에 대하여 80 내지 200중량부;로 포함되고, 상기 경화촉매는 상기 아미노 페놀계 에폭시 수지 100중량부에 대하여 0.5 내지 5중량부;로 포함되고, 상기 무기충전제는 아미노 페놀계 에폭시 수지 100중량부에 대해 170 내지 1600중량부;로 포함될 수 있다.
바람직하게는 상기 에폭시 복합 조성물은 유리전이온도가 145℃ 내지 185℃이거나 또는 유리전이온도를 가지지 않을(Tg less) 수 있다.
바람직하게는 상기 에폭시 복합 조성물은 경화후 동적 기계 분석법에 의해 유리전이온도 이하에서 12ppm/℃ 내지 22ppm/℃ 범위 내의 열팽창계수를 가질 수 있다.
본 발명의 전력 반도체 패키지는 종래의 전력 반도체 패키지보다 패키지의 두께 및 부피를 감소시킬 수 있다.
나아가 본 발명의 전력 반도체 패키지는 구조적 특징으로 인해 종래의 전력 반도체 패키지보다 패키지의 중량을 20% 이상 저감시킬 수 있고, 원가의 절감이 30% 이상 가능한 이점을 가질 수 있다.
본 발명의 전력 반도체 패키지 제조 방법은 DBC 제조를 위한 1,000℃ 이상의 고온 및 고압의 소성공정과 함께 구리(Cu)의 산화를 위한 분위기 제어를 필요로 하지 않는다.
또한 본 발명의 전력 반도체 패키지 제조 방법은 종래의 DBC 전력 반도체 패키지 제조 방법에서 포함해야 하는 DBC 하부의 구리 층과 금속 베이스 플레이트층을 결합시키기 위한 솔더링 공정을 필요로 하지 않는다.
이에 따라 본 발명의 전력 반도체 패키지 제조 방법은 패키지 제조 공정을 단순화시킬 수 있고 고비용과 장시간이 소요되는 제조 단계를 필요로 하지 않아 생산성을 높일 수 있는 이점이 있다.
상술한 효과와 더불어 본 발명의 구체적인 효과는 이하 발명을 실시하기 위한 구체적인 사항을 설명하면서 함께 기술한다.
도 1은 종래의 전력 반도체 패키지의 구조를 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 전력 반도체 패키지의 구조를 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 전력 반도체 패키지의 제조 방법을 예시한 순서도이다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조 부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것으로, 특별히 반대되는 기재가 없는 한, 제1 구성요소는 제2 구성요소일 수도 있음은 물론이다.
이하에서 구성요소의 "상부 (또는 하부)" 또는 구성요소의 "상 (또는 하)"에 임의의 구성이 배치된다는 것은, 임의의 구성이 상기 구성요소의 상면 (또는 하면)에 접하여 배치되는 것뿐만 아니라, 상기 구성요소와 상기 구성요소 상에 (또는 하에) 배치된 임의의 구성 사이에 다른 구성이 개재될 수 있음을 의미할 수 있다.
또한 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 상기 구성요소들은 서로 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있는 것으로 이해되어야 할 것이다.
명세서 전체에서, 특별히 반대되는 기재가 없는 한, 각 구성요소는 단수일 수도 있고 복수일 수도 있다.
본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서 상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.
명세서 전체에서, "A 및/또는 B" 라고 할 때, 이는 특별한 반대되는 기재가 없는 한, A, B 또는 A 및 B 를 의미하며, "C 내지 D" 라고 할 때, 이는 특별한 반대되는 기재가 없는 한, C 이상이고 D 이하인 것을 의미한다.
이하에서는, 본 발명의 일 실시예에 따른 전력 반도체 패키지를 설명하도록 한다.
도 2는 본 발명의 일 실시예에 따른 전력 반도체 패키지의 구조를 도시한 단면도이다.
본 발명의 일 실시예에 따른 전력 반도체 패키지는 도 2의 위를 기준으로 하여 도 2의 아래 방향으로 전력 반도체 칩(17), 칩본딩(솔더층(16) 및/또는 본딩 와이어(18) 포함), 구리층(15), 에폭시 절연층(14), 메탈 베이스 플레이트(13), 열전달 물질층(12), 히트 싱크(11)의 순서로 구성될 수 있다.
상기 도 2의 본 발명의 일 실시예에 따른 전력 반도체 패키지는 도 1에서 도시된 종래의 전력 반도체 패키지의 구조와 대비할 때, DBC 세라믹 기판 및 상기 세라믹 기판 하부의 구리 층을 유기 절연층으로 대체한 구조적 특징을 가진다.
또한 본 발명의 일 실시예에 따른 전력 반도체 패키지는 에폭시 절연층과 메탈 베이스 플레이트 사이에 솔더층을 포함하지 않는 구조적 특징을 가진다.
이에 따라 본 발명의 일 실시예에 따른 전력 반도체 패키지는 종래의 전력 반도체 패키지보다 패키지의 두께 및 부피를 감소시킬 수 있다.
나아가 본 발명의 일 실시예에 따른 전력 반도체 패키지는 상기 구조적 특징으로 인해 종래의 전력 반도체 패키지보다 패키지의 중량을 20% 이상 저감시킬 수 있고, 원가의 절감이 30% 이상 가능한 이점을 가질 수 있다.
한편 도 2의 본 발명의 일 실시예에 따른 전력 반도체 패키지를 제조하기 위한 제조 방법은 종래의 DBC를 사용하지 않음으로써 획기적인 공정 개선, 다시 말하면 공정의 단축이 가능하다.
구체적으로 본 발명의 일 실시예에 따른 전력 반도체 패키지 제조 방법은 DBC 제조를 위한 1,000℃ 이상의 고온 및 고압의 소성공정과 함께 구리(Cu)의 산화를 위한 분위기 제어를 필요로 하지 않는다.
또한 본 발명의 일 실시예에 따른 전력 반도체 패키지 제조 방법은 종래의DBC 전력 반도체 패키지 제조 방법에서 포함해야 하는 DBC 하부의 구리 층과 금속 베이스 플레이트층을 결합시키기 위한 솔더링 공정을 필요로 하지 않는다.
이에 따라 본 발명의 일 실시예에 따른 전력 반도체 패키지 제조 방법은 패키지 제조 공정을 단순화시킬 수 있고 고비용과 장시간이 소요되는 제조 단계를 필요로 하지 않아 생산성을 높일 수 있는 이점이 있다.
다시 상기 도 2를 참조하여, 본 발명의 일 실시에에 따른 전력 반도체 패키지는 금속 베이스 플레이트 상에 위치하는 절연층을 형성하는 에폭시 복합 조성물에 대해 살펴보고자 한다.
본 발명의 일 실시예에 따르면, 상기 에폭시 복합 조성물은 아미노 에폭시 수지; 경화제; 경화촉매; 및 무기 충전제를 포함할 수 있다.
본 발명의 전력 반도체 패키지가 속하는 종래의 반도체 패키지에서는 BGA나 칩(chip)등의 패키지 밑을 절연 수지로 메우는 언더필(underfill) 공정이 필요에 따라 사용되었다.
이 때 상기 언더필 공정에 사용되는 소재들은 주로 에폭시계 수지들이 이용되었다. 특히 비스페놀 A계 에폭시, 또는 비스페놀 A계 에폭시와 비스페놀 F계 에폭시의 혼합물이 언더필 소재로 주로 사용되었다.
그러나 비스페놀 A계 에폭시는 자유 체적(free volume)이 커서 55 내지 75 ppm/℃의 높은 열팽창계수를 가지며, 필러(filler)를 고함침하더라도 비스페놀 A계 에폭시의 열팽창 계수를 낮추는 데는 한계가 있다.
또한, 비스페놀 A계 에폭시는 아미노 페놀계 에폭시에 비해서 점도가 높아 좀 더 많은 중량의 실리카를 첨가하는데 한계가 있다.
특히 본 발명에서의 전력 반도체 패키지에 있어서 열팽창 계수는 신뢰성에 있어 매우 중요한 요건들 중 하나이다.
수명 및/또는 신뢰성 평가를 위해, 전력 반도체 패키지는 통상 고온과 저온의 열싸이클을 일정 기간 또는 회수 동안 노출된다.
상기 열사이클 이후, 크랙(crack)이 전력 반도체 패키지 내에서 발생되지 않아야 하는 요구조건이 충족되어야 한다.
만일 전력 반도체 패키지 부품들 가운데 어느 부품의 열팽창 계수가 다른 부품의 열팽창 계수와 차이가 크거나 또는 어느 부품의 열팽창 계수가 매우 크게 되면, 열팽창 계수가 큰 부품 또는 열팽창 계수의 차이가 큰 부품은 상기 열싸이클에 의해 크랙을 발생시키게 되는 치명적인 문제를 일으킬 수 있다.
상기와 같은 이유들로 인해 본 발명의 일 실시예에 따른 전력 반도체 패키지에서는 아미노 폐놀계 에폭시가 바람직하다.
상기 아미노 페놀계 에폭시 수지로는, 비 한정적이고 구체적인 예로써, 파라트리글리시딜 아미노페놀 에폭시, 메타트리글리시딜 아미노페놀 에폭시, 트리글리시딜 메틸 아미노 페놀 에폭시 등이 있다.
상기 무기충전제는 본 발명의 일 실시예에 따른 에폭시 복합 조성물의 강도와 흐름성 및 열적 특성과 열팽창계수를 조절하기 위한 성분으로, 무기충전제 표면이 실란 커플링제와 공유결합을 형성한 구형의 무기충전제가 바람직하다.
상기 무기충전제는 그 평균 입도가 0.2㎛ 내지 10㎛일 수 있으며, 보다 바람직하게는 1㎛ 내지 7㎛일 수 있다.
또한, 상기 무기충전제는 평균입도가 다른 2종 이상의 구형의 실리카일 수 있으며, 구형의 용융 실리카인 것이 보다 바람직하다.
상기 무기충전제는 상기 에폭시 복합 조성물을 구성하는 아미노 에폭시 수지 100 중량부에 대해 170 내지 1600 중량부로 포함될 수 있다.
만일 상기 무기충전제의 함량이 170 중량부 미만이면, 에폭시 복합 조성물의 흡습성이 높아지고, 열팽창계수 차이가 커짐으로써 크랙 등의 패키지 및 모듈 신뢰성 저하가 발생할 수 있다.
반면 상기 무기충전제의 함량이 1600 중량부를 초과하면, 에폭시 복합 조성물의 흐름성이 불량하게 될 수 있다.
한편, 상기 무기충전제의 평균 입도가 0.2㎛ 미만이면, 구형의 무기충전제를 단독으로 첨가할 시 겉보기 밀도가 낮아 170 중량부 이상의 필러를 로딩하기 어렵다는 문제가 있다.
반면 상기 무기충전제의 평균 입도가 10㎛ 초과이면, 표면 거칠기가 커지고 절연파괴강도 혹은 내전압이 저하되는 문제가 있다.
한편 무기충전제가 2종 이상의 서로 다른 평균 입경을 갖는 입자의 조합으로 구성되는 경우, 최대 패킹율(maximum packing ratio)이 증가하여 많은 함량의 필러를 포함하면서도 흐름성이 유지될 수 있는 이점이 생긴다.
또한, 상기 무기충전제는 표면이 실랑 커플링제로 공유결합을 형성한 구형의 용융 실리카, 비정질 실리카 중 하나 이상일 수 있다.
이 때 상기 실란 커플링제는 아민계, 페닐계 또는 에폭시계 실란 커플링제인 것이 바람직하다.
이 경우 무기충전체의 표면에 형성된 에폭사이드기 또는 아민기와 아미노 페놀계 에폭시 수지가 화학적으로 공유결합을 형성하여, 그 결과 본 발명의 일 실시예에 따른 에폭시 복합 조성물의 높은 분산성과 높은 열분해 개시온도, 높은 유리전이온도, 낮은 열팽창계수 등의 효과를 나타낼 수 있기 때문이다.
상기 아민계 또는 에폭시계 실란 커플링제로는 비 한정적이구 구체적인 예로써, 3-글리시독시프로필 트리메톡시실란(3-glycidoxypropyl trimethoxysilane), 3-글리시독시프로필(메틸) 디메톡시실란(3-glycidoxypropyl(methyl) dimethoxysilane), 2-(2,3-에폭시시클로헥실)에틸 트리메톡시실란(2-(3,4-epoxycyclohexyl)ethyl trimethoxysilane), 3-아미노프로필 트리메톡시실란(3-aminopropyl trimethoxysilane), 3-아미노프로필 트리에톡시실란(3-aminopropyl triethoxysilane), N-페닐-3-아미노프로필 트리메톡시실란(N-phenyl-3-aminopropyl trimethoxysilane), 3-(2-아미노에틸)아미노프로필트리메톡시실란(3-(2-aminoethyl)aminopropyl trimethoxysilane), 감마-메타크릴옥시프로필 트리메톡시실란(gamma-methacryloxypropyl trimethoxysilane), 감마-메르캅토프로필 트리메톡시실란(gamma-mercaptopropyl trimethoxysilane), N-phenyl-3-aminopropyltrimethoxysilane 등에서 적어도 하나 또는 둘 이상을 사용할 수 있다.
특히 실리카 무기충전제가 상기 실란 커플링제와 공유결합을 형성하면, 상기상기 실란 커플링제는 실리카 무기충전제 표면의 활성화된 OH-기와 결합하여 실리카 표면의 OH-기를 비활성화 상태로 만들어서 실리카 입자간의 뭉침 현상을 방지시킬 수 있다. 그 결과 본 발명의 일 실시예에 따른 에폭시 복합 조성물 제조 시 상기 조성물의 분산성을 증대시키는 효과를 가질 수 있다.
본 발명의 일 실시예에 따른 상기 에폭시 복합 조성물에 포함될 수 있는 경화제는 아미노 페놀계 에폭시 수지의 경화제인 한 구체적으로 제한되지는 않으며, 나아가 통상적으로 알려져 있는 화합물도 사용될 수 있다.
비한정적이고 구체적인 예로써, 상기 경화제는 아민계 경화제, 변성 아민계 경화제, 이소시아네이트계 경화제, 산무수물계 경화제, 페놀계 경화제 등일 수 있으나 이에 한정되는 것은 아니다.
상기 아민계, 변성 아민계 경화제로는 예를 들면 지방족 아민류, 폴리에테르폴리아민류, 지환식 아민류, 방향족 아민류 등일 수 있으며, 지방족 아민류로서는, 에틸렌디아민, 1,3-디아미노프로판, 1,4-디아미노프로판, 헥사메틸렌디아민, 2,5-디메틸헥사메틸렌디아민, 트리메틸헥사메틸렌디아민 등을 들 수 있다. 폴리에테르폴리아민류로서는, 트리에틸렌글리콜디아민, 테트라에틸렌글리콜디아민, 디에틸렌글리콜비스(프로필아민), 폴리옥시프로필렌디아민, 및 이들로부터 선택된 혼합물 중 하나일 수 있다. 지환식 아민류로서는, 이소포론디아민, 4,4-메틸렌비스(2-메틸사이클로헥실아민), 4,4-메틸렌비스 사이클로헥실아민, 메타센디아민, N-아미노에틸피페라진, 비스(4-아미노-3-메틸디시클로헥실)메탄, 비스(아미노메틸)시클로헥산, 3,9-비스(3-아미노프로필)2,4,8,10-테트라옥사스피로(5,5)운데칸, 노르보르넨디아민 등을 들 수 있다. 방향족 아민류로서는, 테트라클로로-p-크실렌디아민, m-크실렌디아민, p-크실렌디아민, m-페닐렌디아민, o-페닐렌디아민, p-페닐렌디아민, 2,4-디아미노아니솔, 2,4-톨루엔디아민, 디에틸톨루엔디아민, 2,4-디아미노디페닐메탄, 4,4'-디아미노디페닐메탄, 4,4'-디아미노-1,2-디페닐에탄, 2,4-디아미노디페닐술폰 및 이들로부터 선택된 혼합물 중 하나일 수 있다. 바람직하기로, 헥사메틸렌디아민, 이소포론디아민, 4,4-메틸렌비스(2-메틸사이클로헥실아민), 4,4-메틸렌비스 사이클로헥실아민, 비스(아미노메틸)시클로헥산, 및 노르보르넨디아민으로 이루어지는 군에서 선택되는 1종 이상이 사용될 수 있다.
상기 이소시아네이트계 경화제로는 예를 들어, 1,3,5-트리스(1-카르복시메틸)이소시아누레이트, 1,3,5-트리스(2-카르복시에틸)이소시아누레이트, 1,3,5-트리스(3-카르복시프로필)이소시아누레이트, 1,3-비스(2-카르복시에틸)이소시아누레이트 등을 들 수 있다.
상기 산무수물계 경화제는 예를 들어, 나딕말레익언하이드라이드, 도데실숙신언하이드라이드, 말레익언하이드라이드, 숙신언하이드라이드, 메틸테트라하이드로프탈릭언하이드라이드, 헥사하이드로프탈릭언하이드라이드, 테트라하이드로프탈릭언하이드라이드, 피로멜리틱디언하이드라이드, 시클로헥산디카르보닐언하이드라이드, 메틸테트라하이드로프탈릭언하이드라이드, 메틸헥사하이드리프탈릭언하이드라이드, 나딕메틸언하이드라이드, 하이드롤리제드메틸나딕언하이드라이드, 프탈릭언하이드라이드, 나딕언하이드라이드 등을 들 수 있다.
상기 페놀계 경화제로는 예를 들어, 페놀, 크레졸, 레조르시놀, 카테콜, 비스페놀 A, 비스페놀 F, 페닐페놀, 아미노페놀 등의 페놀류 및/또는 α-나프톨, β-나프톨, 디히드록시나프탈렌 등의 나프톨류와 포름알데히드, 벤즈알데히드, 살리실알데히드 등의 알데히드기를 갖는 화합물을 산성 촉매하에서 축합 또는 공축합시켜 얻어지는 노볼락형 페놀수지; 페놀류 및/또는 나프톨류와 디메톡시파라크실렌 또는 비스(메톡시)비페닐로부터 합성되는 페놀·아랄킬 수지; 비페닐렌형 페놀·아랄킬 수지, 나프톨·아랄킬 수지 등의 아랄킬형 페놀수지; 페놀류 및/또는 나프톨류와 디시클로펜타디엔과의 공중합에 의해 합성되는 디시클로펜타디엔형 페놀 노볼락 수지, 디시클로펜타디엔형 나프톨 노볼락 수지 등의 디시클로펜타디엔형 페놀 수지; 트리페닐메탄형 페놀 수지; 테르펜 변성 페놀 수지; 파라크실렌 및/또는 메타크실렌 변성 페놀 수지; 멜라민 변성 페놀 수지; 또는 시클로펜타디엔 변성 페놀 수지를 사용할 수 있다.
상기 경화제는 본 발명의 일 실시예에 따른 상기 에폭시 복합 조성물의 구성성분들 중 하나인 상기 아미노 페놀계 에폭시 수지 100 중량부에 대하여 80 내지 200 중량부로 포함될 수 있다.
상기 경화제의 함량이 80 중량부 미만이면, 본 발명의 일 실시예에 따른 상기 에폭시 복합 조성물의 경화성 및 성형성에 문제가 생길 수 있다.
반면 경화제의 함량이 200 중량부를 초과하면, 본 발명의 일 실시예에 따른 상기 에폭시 복합 조성물의 흡습량 증가로 신뢰성이 저하되고, 본 발명의 일 실시예에 따른 상기 에폭시 복합 조성물의 강도가 상대적으로 낮아질 수 있는 문제가 있다.
한편, 본 발명의 일 실시예에 따른 상기 에폭시 복합조성물의 경화도(전환율, conversion rate)가 높을수록 높은 유리전이온도와 낮은 열팽창계수를 가질 수 있다.
따라서 본 발명의 일 실시예에 따른 상기 에폭시 복합조성물의 경화도를 높이기 위해서는 상기 에폭시 수지와 경화제의 당량비와 열처리 조건 제어가 반드시 필요하다.
본 발명의 일 실시예에 따른 상기 에폭시 복합 조성물에 포함될 수 있는 경화촉매는 상기 아미노 페놀계 에폭시 수지와 상기 경화제의 경화반응을 촉진하는 기능을 하며, 그 성분으로는 이미다졸계 촉매인 것이 바람직하다.
비한정적이고 구체적인 예로써, 상기 이미다졸계 촉매로는 예를 들어, 2-메틸이미다졸(2-methylimidazole, 2MZ), 2-운데실이미다졸(2-undecylimidazole, C11-Z), 2-헵타데실이미다졸(2-heptadecylimidazole, C17Z), 1,2-다이메틸이미다졸(1,2-dimethylimidazole, 1.2DMZ), 2-에틸-4-메틸이미다졸(2-ethyl-4-methylimidazole, 2E4MZ), 2-페닐이미다졸(2-phenylimidazole, 2PZ), 2-페닐-4-메틸이미다졸(2-phenyl-4-methylimidazole, 2P4MZ), 1-벤질-2-메틸이미다졸(1-benzyl-2-methylimidazole, 1B2MZ), 1-벤질-2-페닐이미다졸(1-benzyl-2-phenylimidazole, 1B2PZ), 1-사이아노에틸-2-메틸이미다졸(1-cyanoethyl-2-methylimidazole, 2MZ-CN), 1-사이아노에틸-2-에틸-4-메틸이미다졸(1-cyanoethyl-2-ethyl-4-methylimidazole, 2E4MZ-CN), 1-사이아노에틸-2-운데실이미다졸(1-cyanoethyl-2-undecylimidazole, C11Z-CN), 1-사이아노에틸-2-페닐이미다졸륨 트라이멜리테이트(1-cyanoethyl-2-phenylimidazolium trimellitate, 2PZCNS-PW), 2,4-다이아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트라이아진(2,4-diamino-6-[2'-methylimidazolyl-(1')]-ethyl-s-triazine, 2MZ-A), 2,4-다이아미노-6-[2'-운데실이미다졸릴-(1')]-에틸-s-트라이아진(2,4-diamino-6-[2'-undecylimidazolyl-(1')]-ethyl-s-triazine, C11Z-A), 2,4-다이아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트라이아진 (2,4-diamino-6-[2'-ethyl-4'-methylimidazolyl-(1')]-ethyl-s-triazine, 2E4MZ-A), 2,4-다이아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s트라이아진 아이소사이아누르산 부가물(2,4-diamino-6-[2'-metthylimidazolyl-(1')]-ethyl-s-triazine isocyanuric acid adduct, 2MA-OK), 2-페닐-4,5-다이하이드록시메틸이미다졸(2-phenyl-4,5-dihydroxymethylimidazole, 2PHZ-PW), 2-페닐-4-메틸-5-하이드록시메틸이미다졸(2-phenyl-4-methyl-5-hydroxymethylimidazole, 2P4MHZ-PW) 등을 적어도 하나 이상 사용할 수 있다.
상기 경화촉매는 본 발명의 일 실시예에 따른 상기 에폭시 복합 조성물에 포함되는 상기 아미노 페놀계 에폭시 수지 100 중량부에 대하여 0.5 내지 5 중량부로 포함될 수 있다.
상기 경화촉매가 상기 범위를 만족시키면, 경화 반응 시간이 지연되지 않고 나아가 본 발명의 일 실시예에 따른 상기 에폭시 복합 조성물의 유동성이 확보될 수 있다.
본 발명의 일 실시예에 따른 상기 에폭시 복합 조성물은 경화 후에 시차주사열량계(DCS)에 의해 측정된 유리전이온도가 145℃ 내지 185℃이거나, 유리전이온도를 나타내지 않는(Tg less) 완전 경화 상태가 될 수 있다.
상기 유리전이온도를 경계로 유리전이온도 이상에서는 상기 아미노 에폭시 수지의 자유체적(free volume)이 급격히 증가하고 이에 비례해서 본 발명의 일 실시예에 따른 상기 에폭시 복합 조성물의 열팽창계수가 높아지게 된다.
그 결과 본 발명의 상기 에폭시 복합 조성물의 고온 사용 시에 박리, 크랙 등이 발생하여 최종 제품인 전력 반도체 패키징의 불량이 유발된다.
반면 본 발명의 상기 에폭시 복합 조성물의 유리전이온도가 없는 경우, 열팽창계수의 급격한 상승이 없기 때문에 본 발명의 상기 에폭시 복합 조성물의 고온에서의 박리, 크랙 등이 발생하지 않을 수 있다.
따라서 상기 에폭시 복합 조성물의 유리전이온도가 없는 것이 가장 이상적일 수 있다.
상기 에폭시 복합 조성물은 경화 후 동적 기계 분석법에 의해 측정된 열팽창계수가 유리전이온도 이하에서 12ppm/℃ 내지 22ppm/℃ 범위를 가질 수 있다.
도 3은 본 발명의 일 실시예에 따른 전력 반도체 패키지의 제조 방법을 예시한 순서도이다.
먼저 Al 또는 Cu 등의 금속 베이스 플레이트를 준비한다.
상기 금속 베이스 플레이트는 높은 열전도를 가지는 금속이면 족하며, 상기 Al 또는 Cu 뿐만 아니라 Al 합금이나 Cu 합금 등도 제한되지는 않는다.
다음으로 상기 금속 베이스 플레이트에 위에서 언급한 본 발명의 에폭시 복합 조성물을 코팅한다.
상기 코팅은 유기물 또는 무기물의 코팅 분야에서 사용될 수 있는 공지의 코팅 방법이 모두 적용 가능하다.
비한정적이고 구체적인 코팅의 예로써, 스프레이, 스크린 프린팅, 슬롯 다이 코팅, 디스펜싱 등의 방법이 모두 본 발명의 제조 방법에 적용될 수 있다.
다음으로 상기 본 발명의 에폭시 복합 조성물이 코팅된 금속 베이스 플레이트를 열처리한다.
상기 열처리는 유기물 또는 무기물 분야에서 널리 사용되는 공지의 열처리 방법이 모두 적용될 수 있다.
상기 열처리는 별도의 분위기 제어를 필요로 하지 않는다.
다만 상기 열처리는 본 발명의 에폭시 복합 조성물의 경화를 위해 110℃내지 250℃의 온도 범위에서 전환율 95% 이상이 되도록 하나 이상의 열처리 과정을 거쳐 자유롭게 수행될 수 있다.
다음으로 상기 열처리되어 금속 베이스 플레이트 상에 형성된 절연층 상에 전력 반도체 칩과 전기적 그리고 기계적 본딩을 위한 Cu층이 형성된다.
상기 Cu층은 다양한 방법으로 형성될 수 있다.
먼저 반도체 분야에서 사용되는 물리적기상증착(PVD, physical vapor deposition)이나 화학적기상증착(CVD, chemical vapor deposition)이 적용될 수 있다.
상기 물리적기상증착이나 화학적기상증착은 본 발명의 에폭시 복합 조성물 상에서 안정적인 Cu층의 형성을 가능하게 한다.
그러나 상기 물리적기상증착이나 화학적기상증착은 증착속도(deposition rate)가 너무 낮아서 공정시간이 오래 소요되는 문제가 있다.
한편 전해도금 또는 무전해도금과 같은 도금(plating) 공정도 상기 Cu층 증착에 이용될 수 있다.
그러나 전해도금의 경우, 하지층인 본 발명의 에폭시 복합 조성물로 형성된 절연층이 전기적으로 절연체여서 전기를 통하지 않아 상기 절연층 상에 시드(seed)층을 필요로 한다.
무전해도금의 경우, 도금 공정 동안 외부에서 전기의 공급을 필요치 않아 Cu층의 하지층인 본 발명의 에폭시 복합 조성물로 형성된 절연층에도 적용이 가능할 수 있다.
그러나 무전해도금도 Cu층의 안정적이고 균일한 성장을 위해서는 Cu층 하지층인 본 발명의 에폭시 복합 조성물 상에 시드층을 필요로 한다.
상기와 같은 각각의 공정 상의 특징을 조합함으로써 본 발명의 에폭시 복합 조성물로 형성된 절연층 상에 품질이 우수하고 공정시간도 크게 감소시킬 수 있는 Cu층 형성 단계를 도출하였다.
본 발명의 발명의 일 실시예에 따른 전력 반도체 패키지의 제조 방법에서는먼저 본 발명의 에폭시 복합 조성물로 형성된 절연층 상에 시드 Cu층을 형성할 수 있다.
상기 시드 Cu층은 후속 공정에 의해 Cu층을 형성할 때 안정적이고 생산성이 높은 Cu층 형성을 위한 공정이다.
상기 시드 Cu층은 물리적기상증착이나 화학적기상증착에 의해 형성될 수 있다.
상기 물리적기상증착이나 화학적기상증착은 성막 속도는 느리지만 형성되는 막 품질이 우수하다.
시드 Cu층은 두께는 두꺼울 필요가 없는 반면 균일한 두께와 함께 그 아래의 절연층을 균일하게 증착해야 하므로 상기 물리적기상증착이나 화학적기상증착 공정이 바람직하다.
다음으로 상기 시드 Cu층 상에 Cu층이 형성될 수 있다.
상기 Cu층은 균일하고 우수한 막 품질을 가지는 시드 Cu층 상에서 최소 ㎛ 수준의 두께로 형성되므로 빠른 성막속도가 요구된다.
상기 시드 Cu층 상의 Cu층은 무전해도금에 의해 형성되는 것이 바람직하다.
상기 무전해도금은 다른 증착 공정 대비 안정적인 성막과 함께 빠른 성막속도를 가지기 때문이다.
상기 Cu층 상에는 종래의 전력 반도체 제조 방법이 그대로 적용될 수 있다.
예를 들면, Cu층과 전력 반도체 칩은 솔더링 공정에 의해 본딩될 수 있고, 상기 전력 반도체 칩과 상기 Cu층은 Al 또는 Cu 소재의 본딩 와이어에 의해 전기적으로 연결될 수 있다.
또한 상기 금속 베이스 플레이트는 TIM (thermal interface materials)에 의해 그 하부에 히트 싱크와 본딩될 수 있다.
<실시예 1>
메타트리글리시딜 아미노페놀 에폭시와 상기 에폭시 수지 100 중량부에 대해 150 중량부의 중량비를 가지는 나딕 메틸 언하이드라이드(Nadic methyl anhydride, NMA), 표면에 N-페닐-3-아미노프로필트리메톡시실란(N-phenyl-3-aminopropyltrimethoxysilane, PAPS)이 공유결합된 평균입도가 2㎛인 비정질 실리카를 상기 에폭시 수지 100 중량부 대비 600 중량부를 포함하는 조성물을 planetary mixer를 이용하여 100 rpm으로 1시간 동안 선분산하였다. 이후 2-에틸-4-메틸이미다졸(2-ethyl-4-methylimidazole, 2E4MZ)을 상기 에폭시 수지 대비 1중량부를 첨가하고 3본밀을 이용하여 충분히 교반하여 에폭시/실리카 복합 조성물을 제조하였다.
<실시예 2>
메타트리글리시딜 아미노페놀 에폭시와 상기 에폭시 수지 100 중량부에 대해 150 중량부의 중량비를 가지는 나딕 메틸 언하이드라이드(Nadic methyl anhydride, NMA), 표면에 N-페닐-3-아미노프로필트리메톡시실란(N-phenyl-3-aminopropyltrimethoxysilane, PAPS)이 공유결합된 평균입도가 2㎛와 1.7㎛인 비정질 실리카를 8:2의 중량비로 상기 에폭시 수지 100 중량부 대비 600 중량부를 포함하는 조성물을 planetary mixer를 이용하여 100 rpm으로 1시간 동안 선분산하였다. 이후 2-에틸-4-메틸이미다졸(2-ethyl-4-methylimidazole, 2E4MZ)을 상기 에폭시 대비 1중량부를 첨가하고 3본밀을 이용하여 충분히 교반하여 에폭시/실리카 복합 조성물을 제조하였다.
<비교예 1>
메타트리글리시딜 아미노페놀 에폭시와 상기 에폭시 수지 100 중량부에 대해 150 중량부의 중량비를 가지는 나딕 메틸 언하이드라이드(Nadic methyl anhydride, NMA), 표면에 실란 미처리된 평균입도가 2㎛와 1㎛인 비정질 실리카를 8:2의 중량비로 상기 에폭시 수지 100 중량부 대비 600 중량부를 포함하는 조성물을 planetary mixer를 이용하여 100 rpm으로 1시간 동안 선분산하였다. 이후 2-에틸-4-메틸이미다졸(2-ethyl-4-methylimidazole, 2E4MZ)을 에폭시 대비 1 중량부 및 3-아미노프로필 트리메톡시실란(3-aminopropyl trimethoxysilane, APS) 3중량부를 별도로 첨가하고 3본밀을 이용하여 충분히 교반하여 에폭시/실리카 복합 조성물을 제조하였다.
<실시예 3>
메타트리글리시딜 아미노페놀 에폭시와 상기 에폭시 수지 100 중량부에 대해 180 중량부의 중량비를 가지는 나딕 메틸 언하이드라이드(Nadic methyl anhydride, NMA), 표면에 N-페닐-3-아미노프로필트리메톡시실란(N-phenyl-3-aminopropyltrimethoxysilane, PAPS)이 공유결합된 평균입도가 6.2㎛, 2㎛ 및 1.7㎛인 비정질 실리카를 4:4:2의 중량비로 상기 에폭시 수지 100 중량부 대비 990 중량부를 포함하는 조성물을 planetary mixer를 이용하여 100 rpm으로 1시간 동안 선분산하였다. 이후 2-에틸-4-메틸이미다졸(2-ethyl-4-methylimidazole, 2E4MZ)을 상기 에폭시 대비 2중량부를 첨가하고 3본밀을 이용하여 충분히 교반하여 에폭시/실리카 복합 조성물을 제조하였다.
<실시예 4>
메타트리글리시딜 아미노페놀 에폭시와 상기 에폭시 수지 100 중량부에 대해 150 중량부의 중량비를 가지는 변성 아민계 경화제, 표면에 3-아미노프로필 트리메톡시실란(3-aminopropyl trimethoxysilane, APS)이 공유결합된 평균입도가 6.2㎛, 2㎛ 및 1.7㎛인 비정질 실리카를 4:4:2의 중량비로 상기 에폭시 수지 100 중량부 대비 750 중량부를 조성물을 planetary mixer를 이용하여 100 rpm으로 1시간 동안 선분산하였다. 이후 2-에틸-4-메틸이미다졸(2-ethyl-4-methylimidazole, 2E4MZ)을 에폭시 대비 1중량부를 첨가하고 3본밀을 이용하여 충분히 교반하여 에폭시/실리카 복합 조성물을 제조하였다.
<실시예 5>
트리글리시딜 메틸 아미노페놀 에폭시와 상기 에폭시 수지 100 중량부에 대해 150 중량부의 중량비를 가지는 나딕 메틸 언하이드라이드(Nadic methyl anhydride, NMA), 표면에 N-페닐-3-아미노프로필트리메톡시실란(N-phenyl-3-aminopropyltrimethoxysilane, PAPS)이 공유결합된 평균입도가 6.2㎛, 2㎛ 및 1.7㎛인 비정질 실리카를 4:4:2의 중량비로 상기 에폭시 수지 100 중량부 대비 1000 중량부를 포함하는 조성물을 planetary mixer를 이용하여 100 rpm으로 1시간 동안 선분산하였다. 이후 1-벤질-2-메틸이미다졸(1-benzyl-2-methylimidazole, 1B2MZ)을 에폭시 대비 1중량부를 첨가하고 3본밀을 이용하여 충분히 교반하여 에폭시/실리카 복합 조성물을 제조하였다.
<비교예 2>
메타트리글리시딜 아미노페놀 에폭시와 상기 에폭시 수지 100 중량부에 대해 150 중량부의 중량비를 가지는 나딕 메틸 언하이드라이드(Nadic methyl anhydride, NMA), 표면에 실란 미처리된 평균입도가 6.2㎛, 2㎛ 및 1㎛인 비정질 실리카를 4:4:2의 중량비로 상기 에폭시 수지 100 중량부 대비 750 중량부를 포함하는 조성물을 planetary mixer를 이용하여 100 rpm으로 1시간 동안 선분산하였다. 이후 2-에틸-4-메틸이미다졸(2-ethyl-4-methylimidazole, 2E4MZ)을 에폭시 대비 1중량부를 첨가하고 3본밀을 이용하여 충분히 교반하여 에폭시/실리카 복합 조성물을 제조하였다.
<비교예 3>
트리글리시딜 메틸 아미노페놀 에폭시와 상기 에폭시 수지 100 중량부에 대해 150 중량부의 중량비를 가지는 나딕 메틸 언하이드라이드(Nadic methyl anhydride, NMA), 표면에 실란 미처리된 평균입도가 6.2㎛, 2㎛ 및 1㎛인 비정질 실리카를 4:4:2의 중량비로 상기 에폭시 수지 100 중량부 대비 750 중량부를 포함하는 조성물을 planetary mixer를 이용하여 100 rpm으로 1시간 동안 선분산하였다. 이후 1-벤질-2-메틸이미다졸(1-benzyl-2-methylimidazole, 1B2MZ)을 에폭시 대비 1중량부를 첨가하고 3본밀을 이용하여 충분히 교반하여 에폭시/실리카 복합 조성물을 제조하였다.
<비교예 4>
저점도 비스페놀 A 에폭시와 상기 에폭시 수지 100 중량부에 대해 150 중량부의 중량비를 가지는 나딕 메틸 언하이드라이드(Nadic methyl anhydride, NMA), 표면에 N-페닐-3-아미노프로필트리메톡시실란(N-phenyl-3-aminopropyltrimethoxysilane, PAPS)이 공유결합된 평균입도가 6.2㎛, 2㎛ 및 1.7㎛인 비정질 실리카를 4:4:2의 중량비로 상기 에폭시 수지 100 중량부 대비 600 중량부를 포함하는 조성물을 planetary mixer를 이용하여 100 rpm으로 1시간 동안 선분산하였다. 이후 1-벤질-2-메틸이미다졸(1-benzyl-2-methylimidazole, 1B2MZ)을 에폭시 대비 1중량부를 첨가하고 3본밀을 이용하여 충분히 교반하여 에폭시/실리카 복합 조성물을 제조하였다.
<비교예 5>
저점도 비스페놀 A 에폭시와 비스페놀 F 에폭시를 5:5 중량비로 혼합한 혼합물과 상기 에폭시 수지 혼합물 100 중량부에 대해 150 중량부의 중량비를 가지는 나딕 메틸 언하이드라이드(Nadic methyl anhydride, NMA), 표면에 N-페닐-3-아미노프로필트리메톡시실란(N-phenyl-3-aminopropyltrimethoxysilane, PAPS)이 공유결합된 평균입도가 6.2㎛, 2㎛ 및 1.7㎛인 비정질 실리카를 4:4:2의 중량비로 상기 에폭시 수지 혼합물 100 중량부 대비 600 중량부를 포함하는 조성물을 planetary mixer를 이용하여 100 rpm으로 1시간 동안 선분산하였다. 이후 1-벤질-2-메틸이미다졸(1-benzyl-2-methylimidazole, 1B2MZ)을 에폭시 대비 1중량부를 첨가하고 3본밀을 이용하여 충분히 교반하여 에폭시/실리카 복합 조성물을 제조하였다.
상기 실시예 1 내지 5 및 비교예 1 내지 5에서 제조한 복합 조성물의 유동성, 유리전이온도, 열팽창계수 및 초기 요변지수를 측정하여 하기 표 1에 나타내었다.
[표 1]
Figure 112020072339987-pat00001
상기 표 1에서 열팽창계수는 동적 기계 분석법(DMA)에 의해 측정되었다.
한편 유리전이온도는 시차주사열량계(Differential Scanning Calorimetry, DSC)에 의해 측정되었다. 이 때 유리전이온도는 글라스에 상기 실시예들 및 비교예들의 에폭시 조성물을 일정량 디스펜싱하고 170℃에서 20분, 200℃에서 1시간 동안 경화한 후 시료를 채취하여 DSC를 이용하여 측정되었다.
내전압 특성은 Cu 배선에 상기 실시예들 및 비교예들의 에폭시 절연 조성물 모두를 50㎛ 두께로 인쇄, 열처리 후 배선에 (+) 전극, 절연 조성물의 인쇄표면에 (-) 전극을 물려 500V까지 승압하면서 10mA 이상의 누설 전류가 발생할 때의 인가 전압을 측정하는 방식으로 측정되었다.
Thermal cycling 시험 (JEDED G grade) 후의 패키지 저항을 측정하였다.
구체적으로 본 발명에 의한 에폭시 절연 조성물의 경화 시편을 cold chamber와 hot chamver로 구성된 thermal cycling 시험기에 투입한 후 -40℃에서 30분간 체류하고, 다시 엘리베이터를 이용하여 125℃에 hot chamber로 이용하여 30분간 체류하는 것을 1000회 반복 시험하며, 시험이 완료된 시편 패키지 단자의 저항 변화율을 측정하였다. Thermal cycling 시험 전의 패키지 저항 대비 시험 이후의 저항을 측정하여 변화율을 계산하였다. 또한 저항 변화가 많은 시편은 단면을 cross polishing 하여 SEM 관찰하여 crack 유무를 판별하였다.
먼저 비교예 4 및 5는 종래의 언더필 소재료 사용되는 비스페놀 A계 에폭시 수지를 포함하는 조성물들이다.
상기 비교예 4 및 5는 비스페놀 A계 에폭시 수지의 낮은 유리전이온도와 높은 열팽창계수로 인해 열사이클 시험 후에 패키지에 크랙이 발생하였다.
한편 비교예 1 내지 3은 표면에 실란 커플링제가 공유결합되지 않은 무기충전제를 포함하고 별도로 비교예 1은 실시예 1 내지 3에 사용한 실란을 별도로 첨가한 조성물이다.
상기 비교예 1 내지 3은 비록 유리전이온도 특성은 일부 만족하더라도 조성물로 형성된 유전층의 열팽창계수가 실시예들 대비 높을 뿐만 아니라 내전압이 낮고 패키지 저항이 모두 지나치게 높은 것으로 측정되었다.
이는 실리카 표면의 하이드록시기에 의한 입자 응집으로 인한 에폭시 절연 조성물의 분산성 저하 때문인 것으로 추정된다.
별도로 첨가되는 실란은 실시예 1내지 3과 달리, 에폭시 절연복합 조성물의 분산성 향상에 기여하는 바가 없는 것으로 추정된다.
상기 비교예들과 달리 본 발명의 실시예 1 내지 5에 의한 복합 조성물은 특정 구조의 에폭시 수지와 표면에 실란 화합물과 공유결합된 구형의 실리카를 포함함으로써 비교예들에서의 복합 조성물에 비하여 높은 분산성, 높은 유리전이온도 혹은 Tg less, 낮은 열팽창계수 등의 효과를 가지고 있어 다양한 반도체 패키지의 디스펜싱 조성물로 적용될 수 있다.
이상과 같이 본 발명에 대해서 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시 예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상의 범위 내에서 통상의 기술자에 의해 다양한 변형이 이루어질 수 있음은 자명하다. 아울러 앞서 본 발명의 실시 예를 설명하면서 본 발명의 구성에 따른 작용 효과를 명시적으로 기재하여 설명하지 않았을 지라도, 해당 구성에 의해 예측 가능한 효과 또한 인정되어야 함은 당연하다.

Claims (17)

  1. 전력 반도체 칩;
    상기 전력 반도체 칩 하부에 위치하는 구리층;
    상기 구리층 하부에 위치하는 에폭시 절연층;
    상기 에폭시 절연층 하부에 위치하는 메탈 베이스 플레이트;
    상기 메탈 베이스 플레이트 하부에 위치하는 히트 싱크;를 포함하고,
    상기 에폭시 절연층은 아미노 페놀계 에폭시 수지인 전력 반도체 패키지.
  2. 제1항에 있어서,
    상기 구리층은 하부의 시드 구리층과 상부의 구리층을 포함하는 다층 구조인 전력 반도체 패키지.
  3. 제1항에 있어서,
    상기 에폭시 수지는 무기충전제를 포함하고, 상기 무기충전제는 표면이 실란 커플링제와 공유결합을 형성한 전력 반도체 패키지.
  4. 제3항에 있어서,
    상기 무기 충전제의 평균 입도는 0.2 내지 10.0 ㎛인 전력 반도체 패키지.
  5. 제4항에 있어서,
    상기 무기 충전제는 평균 입도가 다른 2종 이상의 비정질 실리카인 전력 반도체 패키지.
  6. 제1항에 있어서,
    상기 구리층과 상기 전력 반도체 칩 사이에 위치하는 솔더층;
    상기 메탈 베이스 플레이트와 상기 히트 싱크 사이에 위치하는 열전달 물질층;을 포함하는 전력 반도체 패키지.
  7. 금속 베이스 플레이트를 준비하는 단계;
    상기 금속 베이스 플레이트 상에 아미노 페놀계 에폭시 조성물을 코팅하는 단계;
    상기 조성물이 코팅된 상기 베이스 플레이트를 열처리하는 단계;
    상기 열처리된 코팅물에 의해 형성된 절연층 상에 구리층을 형성하는 단계;를 포함하는 전력 반도체 패키지 제조 방법.
  8. 제7항에 있어서,
    상기 구리층을 형성하는 단계는,
    구리 시드층을 형성하는 단계;와
    상기 구리 시드층 상에 구리층을 형성하는 단계;를 포함하는 전력 반도체 패키지 제조 방법.
  9. 제8항에 있어서,
    상기 구리 시드층을 형성하는 단계는 물리기상증착 또는 화학기상증착이 적용되고,
    상기 구리 시드층 상에 구리층을 형성하는 단계는 무전해도금이 적용되는 전력 반도체 패키지 제조 방법.
  10. 아미노 페놀계 에폭시 수지;
    경화제;
    경화촉매;
    무기충전제;를 포함하는 에폭시 복합 조성물이며,
    상기 에폭시 복합 조성물은 경화후 동적 기계 분석법에 의해 유리전이온도 이하에서 12ppm/℃내지 22ppm/℃범위 내의 열팽창계수를 가지는 에폭시 복합 조성물.
  11. 제10항에 있어서,
    상기 무기충전제는 표면이 실란 커플링제와 공유결합을 형성한 에폭시 복합 조성물.
  12. 제10항에 있어서,
    상기 무기충전제는 평균입도가 1㎛ 내지 7㎛인 에폭시 복합 조성물.
  13. 제12항에 있어서,
    상기 무기충전제는 평균입도가 다른 2종 이상의 비정질 실리카인 에폭시 복합 조성물.
  14. 제10항에 있어서,
    상기 경화제는 아민계 경화제, 변성 아민계 경화제, 이소시아네이트계 경화제, 산무수물계 경화제 및 페놀계 경화제로 이루어진 군에서 선택되는 적어도 하나 이상인 에폭시 복합 조성물.
  15. 제10항에 있어서,
    상기 경화제는 상기 아미노 페놀계 에폭시 수지 100중량부에 대하여 80 내지 200중량부;로 포함되고,
    상기 경화촉매는 상기 아미노 페놀계 에폭시 수지 100중량부에 대하여 0.5 내지 5중량부;로 포함되고
    상기 무기충전제는 상기 아미노 페놀계 에폭시 수지 100중량부에 대해 170 내지 1600중량부;로 포함되는 에폭시 복합 조성물
  16. 제10항에 있어서,
    상기 에폭시 복합 조성물은 유리전이온도가 145℃ 내지 185℃이거나 또는 유리전이온도를 가지지 않는(Tg less) 에폭시 복합 조성물.
  17. 삭제
KR1020200085968A 2020-07-13 2020-07-13 고방열 igbt 전력 반도체 패키지 및 제조 방법 KR102403966B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200085968A KR102403966B1 (ko) 2020-07-13 2020-07-13 고방열 igbt 전력 반도체 패키지 및 제조 방법
PCT/KR2021/006943 WO2022014863A1 (ko) 2020-07-13 2021-06-03 고방열 igbt 전력 반도체 패키지 및 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200085968A KR102403966B1 (ko) 2020-07-13 2020-07-13 고방열 igbt 전력 반도체 패키지 및 제조 방법

Publications (2)

Publication Number Publication Date
KR20220007982A KR20220007982A (ko) 2022-01-20
KR102403966B1 true KR102403966B1 (ko) 2022-05-31

Family

ID=79554321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200085968A KR102403966B1 (ko) 2020-07-13 2020-07-13 고방열 igbt 전력 반도체 패키지 및 제조 방법

Country Status (2)

Country Link
KR (1) KR102403966B1 (ko)
WO (1) WO2022014863A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012214872A (ja) * 2011-03-29 2012-11-08 Fujifilm Corp 金属膜を有する積層体の製造方法
WO2018207856A1 (ja) * 2017-05-10 2018-11-15 ローム株式会社 パワー半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8609995B2 (en) * 2010-07-22 2013-12-17 Ngk Spark Plug Co., Ltd. Multilayer wiring board and manufacturing method thereof
KR101748007B1 (ko) * 2014-09-02 2017-06-16 삼성에스디아이 주식회사 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 사용하여 밀봉된 반도체 소자
JP2015193851A (ja) * 2015-07-22 2015-11-05 日立化成株式会社 液状エポキシ樹脂組成物及び電子部品装置
JP6657865B2 (ja) * 2015-12-01 2020-03-04 味の素株式会社 樹脂シート

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012214872A (ja) * 2011-03-29 2012-11-08 Fujifilm Corp 金属膜を有する積層体の製造方法
WO2018207856A1 (ja) * 2017-05-10 2018-11-15 ローム株式会社 パワー半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2022014863A1 (ko) 2022-01-20
KR20220007982A (ko) 2022-01-20

Similar Documents

Publication Publication Date Title
WO2017014238A1 (ja) 熱伝導性樹脂組成物、熱伝導性シートおよび半導体装置
JP4892164B2 (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP7420904B2 (ja) エポキシ樹脂組成物、電子部品実装構造体およびその製造方法
TWI480326B (zh) 用於含低ｋ介電質之半導體裝置中作為底填密封劑之可固化樹脂組合物
JP2017025186A (ja) 熱伝導性樹脂組成物、回路基板用積層体、回路基板および半導体装置
JP5854062B2 (ja) 熱伝導性シートおよび半導体装置
JP6315170B2 (ja) 半導体封止用エポキシ樹脂組成物、半導体実装構造体、およびその製造方法
US20150028465A1 (en) Semiconductor device and method of manufacturing the same
JP2016135888A (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP5367205B2 (ja) 封止用液状エポキシ樹脂組成物
CN106133900B (zh) 导热片和半导体装置
JP2018129526A (ja) 熱伝導性シートおよび半導体装置
KR102403966B1 (ko) 고방열 igbt 전력 반도체 패키지 및 제조 방법
JP6572643B2 (ja) 熱伝導性シート、熱伝導性シートの硬化物および半導体装置
JP4661108B2 (ja) 封止用液状エポキシ樹脂組成物及び電子部品装置
JP5708666B2 (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP2022098698A (ja) 樹脂組成物およびパワーモジュール
KR102283055B1 (ko) 에폭시 복합 조성물 및 이를 포함하는 반도체 패키지
CN110892525A (zh) 半导体装置
JP2004137397A (ja) 樹脂組成物及び電子部品装置
JP6795285B2 (ja) 熱伝導性シート、熱伝導性シートの硬化物および半導体装置
JP5924443B2 (ja) 液状エポキシ樹脂組成物及び電子部品装置
JP5929977B2 (ja) 液状エポキシ樹脂組成物及び電子部品装置
WO2023079753A1 (ja) エポキシ樹脂組成物、電子部品装置及び電子部品装置の製造方法
KR20170089850A (ko) 구리 범프용 액상 봉지재 및 그것에 사용하는 수지 조성물

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant