KR102387747B1 - Electronic component module - Google Patents

Electronic component module Download PDF

Info

Publication number
KR102387747B1
KR102387747B1 KR1020200091152A KR20200091152A KR102387747B1 KR 102387747 B1 KR102387747 B1 KR 102387747B1 KR 1020200091152 A KR1020200091152 A KR 1020200091152A KR 20200091152 A KR20200091152 A KR 20200091152A KR 102387747 B1 KR102387747 B1 KR 102387747B1
Authority
KR
South Korea
Prior art keywords
electronic device
connection
substrate
disposed
device module
Prior art date
Application number
KR1020200091152A
Other languages
Korean (ko)
Other versions
KR20200090718A (en
Inventor
홍석윤
홍승현
김장현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180085982A external-priority patent/KR102146802B1/en
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200091152A priority Critical patent/KR102387747B1/en
Publication of KR20200090718A publication Critical patent/KR20200090718A/en
Application granted granted Critical
Publication of KR102387747B1 publication Critical patent/KR102387747B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명에 따른 전자 소자 모듈은, 기판, 상기 기판의 제1면에 실장되는 적어도 하나의 전자 소자, 상기 기판의 제1면에 실장되는 연결부, 및 상기 연결부의 외측면을 따라 배치되는 차폐부를 포함하며, 상기 차폐부는 적어도 하나의 상기 접속 도체를 통해 상기 기판의 접지와 전기적으로 연결된다.The electronic device module according to the present invention includes a substrate, at least one electronic device mounted on a first surface of the substrate, a connection portion mounted on the first surface of the substrate, and a shielding portion disposed along an outer surface of the connection portion and the shielding portion is electrically connected to the ground of the substrate through at least one connection conductor.

Description

전자 소자 모듈{ELECTRONIC COMPONENT MODULE}Electronic device module {ELECTRONIC COMPONENT MODULE}

본 발명은 전자 소자 모듈에 관한 것으로, 더욱 상세하게는 모듈에 포함된 수동소자 또는 반도체 칩 등을 외부 환경으로부터 보호함과 동시에 전자파를 차폐할 수 있는 전자 소자 모듈에 관한 것이다.The present invention relates to an electronic device module, and more particularly, to an electronic device module capable of shielding electromagnetic waves while protecting a passive device or semiconductor chip included in the module from the external environment.

최근 전자제품 시장은 휴대용으로 급격히 그 수요가 증가하고 있으며, 이를 만족하기 위해 이들 시스템에 실장되는 전자 부품들의 소형화 및 경량화가 요구되고 있다. Recently, the demand for portable electronic products is rapidly increasing in the electronic product market, and in order to satisfy this demand, miniaturization and weight reduction of electronic components mounted in these systems are required.

이러한 전자 부품들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구되고 있다.In order to realize the miniaturization and weight reduction of these electronic components, not only a technology for reducing the individual size of mounted components, but also a system on chip (SOC) technology for making a number of individual devices into a one-chip or multiple A system-in-package (SIP) technology that integrates individual devices into one package is required.

특히, 통신 모듈이나 네트워크 모듈과 같이 고주파 신호를 취급하는 고주파 전자 소자 모듈은 소형화뿐만 아니라 전자파 간섭(EMI)에 대한 차폐 특성을 우수하게 구현하기 위해 다양한 전자파 차폐 구조를 구비할 것이 요구되고 있다.In particular, a high-frequency electronic device module that handles high-frequency signals, such as a communication module or a network module, is required to have various electromagnetic wave shielding structures in order to achieve excellent shielding properties against electromagnetic interference (EMI) as well as miniaturization.

한국공개특허 제2018-0009301호Korea Patent Publication No. 2018-0009301

본 발명은 전자 소자를 충격으로부터 보호하면서 동시에 전자파 간섭(EMI) 또는 전자파 내성 특성이 우수한 전자파 차폐구조를 갖는 전자 소자 모듈을 제공하는 것을 목적으로 한다.An object of the present invention is to provide an electronic device module having an electromagnetic wave shielding structure that is excellent in electromagnetic interference (EMI) or electromagnetic wave immunity while protecting the electronic device from impact.

본 발명의 실시예에 따른 전자 소자 모듈은, 기판, 상기 기판의 제1면에 실장되는 적어도 하나의 전자 소자, 상기 기판의 제1면에 실장되며 상기 기판을 외부와 연결하는 다수의 접속 도체를 구비하는 연결부, 상기 연결부의 외측면을 따라 배치되는 차폐부, 상기 차폐부와 상기 접속 도체 사이에 배치되는 절연부, 및 상기 절연부를 관통하도록 배치되어 상기 차폐부와 적어도 하나의 상기 접속 도체를 전기적으로 연결하는 연결 패턴을 포함할 수 있다. An electronic device module according to an embodiment of the present invention includes a substrate, at least one electronic device mounted on the first surface of the substrate, and a plurality of connection conductors mounted on the first surface of the substrate and connecting the substrate to the outside. a connecting portion provided with, a shielding portion disposed along an outer surface of the connecting portion, an insulating portion disposed between the shielding portion and the connection conductor, and an insulating portion disposed through the insulation portion to electrically connect the shielding portion and the at least one connection conductor It may include a connection pattern that connects to .

본 발명에 따른 전자 소자 모듈은 기판에 안테나가 구비된다. 그리고 차폐부는 기판이 아닌, 기판과 메인 기판을 연결하는 연결부의 표면에 배치된다. 따라서 차폐부를 구비하더라도, 차폐부에 의해 안테나 특성이 저하되는 것을 방지할 수 있으며, 제조가 용이하다.The electronic device module according to the present invention is provided with an antenna on a substrate. And the shielding part is disposed on the surface of the connection part connecting the substrate and the main substrate, not the substrate. Therefore, even if the shielding part is provided, it is possible to prevent deterioration of the antenna characteristics by the shielding part, and manufacturing is easy.

도 1은 본 발명의 실시예에 따른 전자 소자 모듈의 사시도.
도 2는 도 1의 I-I′에 따른 단면도.
도 3 내지 도 5는 도 2에 도시된 전자 소자 모듈의 제조 방법을 공정순으로 도시한 도면.
도 6은 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
도 7 내지 도 11은 도 6에 도시된 전자 소자 모듈의 제조 방법을 공정순으로 도시한 도면.
도 12는 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
도 13은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈의 연결부를 개략적으로 도시한 사시도.
도 14는 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
도 15는 도 14의 II-II′에 따른 단면도.1 is a perspective view of an electronic device module according to an embodiment of the present invention;
FIG. 2 is a cross-sectional view taken along II′ of FIG. 1 .
3 to 5 are views illustrating a manufacturing method of the electronic device module shown in FIG. 2 in order of process.
6 is a cross-sectional view schematically illustrating an electronic device module according to another embodiment of the present invention.
7 to 11 are views illustrating a manufacturing method of the electronic device module shown in FIG. 6 in order of process.
12 is a cross-sectional view schematically illustrating an electronic device module according to another embodiment of the present invention.
13 is a perspective view schematically illustrating a connection part of an electronic device module according to another embodiment of the present invention;
14 is a cross-sectional view schematically illustrating an electronic device module according to another embodiment of the present invention.
15 is a cross-sectional view taken along II-II′ of FIG. 14;

본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다. Prior to the detailed description of the present invention, the terms or words used in the present specification and claims described below should not be construed as being limited to their ordinary or dictionary meanings, and the inventors should develop their own inventions in the best way. It should be interpreted as meaning and concept consistent with the technical idea of the present invention based on the principle that it can be appropriately defined as a concept of a term for explanation. Therefore, the embodiments described in this specification and the configurations shown in the drawings are only the most preferred embodiments of the present invention, and do not represent all the technical spirit of the present invention, so various equivalents that can be substituted for them at the time of the present application It should be understood that there may be water and variations.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In this case, it should be noted that in the accompanying drawings, the same components are denoted by the same reference numerals as much as possible. In addition, detailed descriptions of well-known functions and configurations that may obscure the gist of the present invention will be omitted. For the same reason, some components are exaggerated, omitted, or schematically illustrated in the accompanying drawings, and the size of each component does not fully reflect the actual size.

이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다. Hereinafter, an embodiment of the present invention will be described in detail based on the accompanying drawings.

도 1은 본 발명의 실시예에 따른 전자 소자 모듈의 사시도이고, 도 2는 도 1의 I-I′에 따른 단면도이다. 1 is a perspective view of an electronic device module according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II′ of FIG. 1 .

도 1 및 도 2를 참조하면, 본 실시예에 따른 전자 소자 모듈(100)은 기판(10), 전자 소자(1), 밀봉부(40), 연결부(30), 및 차폐부(50)를 포함하여 구성된다. 1 and 2 , the electronic device module 100 according to the present embodiment includes a substrate 10 , an electronic device 1 , a sealing part 40 , a connection part 30 , and a shielding part 50 . consists of including

기판(10)은 무선 안테나에 필요한 회로 또는 전자 부품이 탑재되는 회로 기판일 수 있다. 예를 들어, 기판(10)은 하나 이상의 전자 부품을 내부에 수용하거나 또는 하나 이상의 전자 부품이 표면에 탑재된 PCB일 수 있다. 따라서 기판(10)에는 전자 부품들을 전기적으로 연결하는 회로 배선이 구비될 수 있다. The board 10 may be a circuit board on which a circuit or electronic component required for a wireless antenna is mounted. For example, the substrate 10 may be a PCB in which one or more electronic components are accommodated or one or more electronic components are mounted on a surface thereof. Accordingly, circuit wiring for electrically connecting electronic components may be provided on the substrate 10 .

기판(10)은 다수의 절연층(17)과 다수의 배선층(16)이 반복적으로 적층되어 형성된 다층 기판일 수 있다. 그러나 필요에 따라 하나의 절연층(17) 양면에 배선층(16)이 형성된 양면 기판으로 구성될 수도 있다.The substrate 10 may be a multilayer substrate formed by repeatedly stacking a plurality of insulating layers 17 and a plurality of wiring layers 16 . However, if necessary, it may be composed of a double-sided board in which wiring layers 16 are formed on both surfaces of one insulating layer 17 .

절연층(17)의 재료는 특별히 한정되는 않는다. 예를 들어 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 와 같은 절연 물질이 사용될 수 있다. The material of the insulating layer 17 is not specifically limited. For example, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin in which these resins are impregnated into a core material such as glass fiber (Glass Fiber, Glass Cloth, Glass Fabric) together with an inorganic filler, for example, a preprep An insulating material such as prepreg, Ajinomoto Build-up Film (ABF), FR-4, or Bismaleimide Triazine (BT) may be used.

배선층(16)은 후술되는 전자 소자(1)와 안테나(20)를 전기적으로 연결할 수 있다. 또한 전자 소자(1)나 안테나(20)를 연결부(30)와 전기적으로 연결한다. The wiring layer 16 may electrically connect the electronic device 1 and the antenna 20 to be described later. In addition, the electronic element 1 or the antenna 20 is electrically connected to the connection part 30 .

배선층(16)의 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다.Materials of the wiring layer 16 include copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au), nickel (Ni), lead (Pb), titanium (Ti), or these A conductive material such as an alloy of

절연층(17)의 내부에는 적층 배치되는 배선층들(16)을 상호 연결하기 위한 층간 접속 도체들(18)이 배치된다. Interlayer connection conductors 18 for interconnecting the wiring layers 16 that are stacked are disposed inside the insulating layer 17 .

또한 기판(10)의 표면에는 절연 보호층(미도시)이 배치될 수 있다. 절연 보호층은 절연층(17)의 상부면과 하부면에서 절연층(17)과 배선층(16)을 모두 덮는 형태로 배치된다. 이에 절연층(17)의 상부면이나 하부면에 배치되는 배선층(16)을 보호한다. In addition, an insulating protective layer (not shown) may be disposed on the surface of the substrate 10 . The insulating protective layer is disposed to cover both the insulating layer 17 and the wiring layer 16 on the upper and lower surfaces of the insulating layer 17 . Accordingly, the wiring layer 16 disposed on the upper or lower surface of the insulating layer 17 is protected.

본 실시예의 기판(10)으로는 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 인쇄 회로 기판, 연성 기판, 세라믹 기판, 유리 기판 등)이 이용될 수 있다. As the substrate 10 of this embodiment, various types of substrates well known in the art (eg, a printed circuit board, a flexible substrate, a ceramic substrate, a glass substrate, etc.) may be used.

본 실시예의 기판(10)은 제1면과 제1면의 반대면인 제2면을 포함한다. 제1면은 전자 소자 모듈(100)을 메인 기판(미도시)에 실장할 때, 메인 기판과 대면하는 면을 의미한다. 따라서 제2면은 전자 소자 모듈 실장면의 반대면으로 구성된다.The substrate 10 of this embodiment includes a first surface and a second surface opposite to the first surface. The first surface means a surface facing the main board when the electronic device module 100 is mounted on the main board (not shown). Accordingly, the second surface is configured as a surface opposite to the electronic device module mounting surface.

기판(10)의 제1면에는 실장용 전극들(13a)과 연결 전극들(13b), 그리고 도시하지는 않았지만 상기 전극들(13a, 13b)을 전기적으로 연결하는 배선 패턴이 형성될 수 있다. On the first surface of the substrate 10 , mounting electrodes 13a and connection electrodes 13b and, although not shown, wiring patterns for electrically connecting the electrodes 13a and 13b may be formed.

실장용 전극(13a)에는 적어도 하나의 전자 소자(1)가 실장된다. At least one electronic element 1 is mounted on the mounting electrode 13a.

연결 전극(13b)은 후술되는 연결부(30)와 전기적으로 연결된다. 본 실시예에서 연결 전극(13b)은 기판(10)의 테두리 측에 배치된다. 그러나 이에 한정되지 않으며, 연결부(30)의 형상이나 배치 위치에 따라 다양한 위치에 배치될 수 있다. The connection electrode 13b is electrically connected to a connection part 30 to be described later. In this embodiment, the connection electrode 13b is disposed on the edge side of the substrate 10 . However, the present invention is not limited thereto, and may be disposed at various positions according to the shape or arrangement position of the connection part 30 .

연결 전극(13b)은 적어도 하나의 접지 전극을 포함할 수 있다. 접지 전극은 후술되는 차폐부(50)나, 메인 기판의 접지와 전기적으로 연결될 수 있다. The connection electrode 13b may include at least one ground electrode. The ground electrode may be electrically connected to the shielding unit 50 to be described later or to the ground of the main board.

도면에는 상세히 도시하지 않았지만, 실장용 전극들(13a)과 연결 전극들(13b)은 상부면에 적층 배치되는 절연 보호층(미도시)에 의해 보호될 수 있으며, 절연 보호층에 형성된 개구를 통해 외부로 노출될 수 있다. 절연 보호층으로는 솔더 레지스트가 이용될 수 있으나 이에 한정되는 것은 아니다.Although not shown in detail in the drawings, the mounting electrodes 13a and the connection electrodes 13b may be protected by an insulating protective layer (not shown) stacked on the upper surface, and may be protected by an opening formed in the insulating protective layer. can be exposed to the outside. A solder resist may be used as the insulating protective layer, but is not limited thereto.

본 실시예에서 기판(10)의 제2면은 안테나(20)의 방사면으로 이용된다. 따라서 제2면에는 안테나(20)만 배치될 뿐, 전자 소자(1)는 실장되지 않는다. 그러나 이에 한정되지 않으며, 안테나(20)의 통신에 크게 방해되지 않는다면 필요에 따라 전자 소자(1)가 실장될 수도 있다. In this embodiment, the second surface of the substrate 10 is used as the radiation surface of the antenna 20 . Accordingly, only the antenna 20 is disposed on the second surface, and the electronic device 1 is not mounted. However, the present invention is not limited thereto, and the electronic device 1 may be mounted as needed if communication of the antenna 20 is not significantly hindered.

본 실시예에서 안테나(20)는 기판(10)의 내부나 기판(10)의 제2면에 배치되는 배선층(16)을 패터닝한 회로 배선의 형태로 형성된다. 예컨대, 안테나(20)는 패치 안테나 또는 다이폴 안테나의 형태로 구성될 수 있다.In this embodiment, the antenna 20 is formed in the form of a circuit wiring patterned with the wiring layer 16 disposed inside the substrate 10 or on the second surface of the substrate 10 . For example, the antenna 20 may be configured in the form of a patch antenna or a dipole antenna.

또한 안테나(20)는 회로 배선의 형태가 아닌, 전자 소자(1)의 형태로 구성될 수도 있다. 이 경우, 안테나(20)는 기판(10)과 별도로 제조된 후 기판(10)의 제2면에 실장되어 이용된다. In addition, the antenna 20 may be configured in the form of the electronic device 1 rather than the form of circuit wiring. In this case, after the antenna 20 is manufactured separately from the substrate 10 , it is mounted on the second surface of the substrate 10 and used.

전자 소자(1)는 기판(10) 상에 실장되거나 기판(10) 내부에 내장될 수 있는 소자들이라면 모두 이용될 수 있다. The electronic device 1 may be any device that can be mounted on the substrate 10 or embedded in the substrate 10 .

전자 소자(1)는 적어도 하나의 능동 소자를 포함하며, 예를 들어 안테나(20) 에 급전 신호를 인가하는 신호 처리 소자를 포함할 수 있다. 또한 필요에 따라 수동 소자를 포함할 수도 있다. The electronic device 1 includes at least one active device, and may include, for example, a signal processing device that applies a power supply signal to the antenna 20 . In addition, a passive element may be included if necessary.

전자 소자(1)는 후술되는 연결부(30)의 소자 수용부(38) 내에 배치되어 기판(10)에 실장된다. The electronic device 1 is disposed in the device accommodating part 38 of the connection part 30 to be described later and mounted on the substrate 10 .

본 실시예에서는 전자 소자 모듈이 하나의 전자 소자(1)만 포함하는 경우를 도시하고 들고 있으나, 이에 한정되지 않으며, 필요에 따라 다수의 전자 소자(1)를 포함할 수 있다.In this embodiment, although the case where the electronic device module includes only one electronic device 1 is illustrated, the present embodiment is not limited thereto, and may include a plurality of electronic devices 1 if necessary.

밀봉부(40)는 기판(10)의 제1면에 배치되어 전자 소자(1)를 밀봉한다. 밀봉부(40)는 전자 소자(1)를 둘러싼 형태로 고정되어 외부 충격으로부터 전자 소자(1)를 안전하게 보호한다.The sealing part 40 is disposed on the first surface of the substrate 10 to seal the electronic device 1 . The sealing part 40 is fixed in a shape surrounding the electronic device 1 to safely protect the electronic device 1 from external impact.

밀봉부(40)는 절연성 재질로 형성된다. 예를 들어, 밀봉부(40)는 에폭시몰딩컴파운드(EMC)와 같은 수지 재질로 형성될 수 있으나 이에 한정되는 것은 아니다. 또한 필요에 따라 도전성을 갖는 재질(예컨대 도전성 수지 등)로 밀봉부(40)를 형성하는 것도 가능하다. 이 경우, 전자 소자(1)와 기판(10) 사이에는 언더필(underfill) 수지와 같은 별도의 밀봉 부재가 구비될 수 있다. The sealing part 40 is formed of an insulating material. For example, the sealing part 40 may be formed of a resin material such as an epoxy molding compound (EMC), but is not limited thereto. In addition, it is also possible to form the sealing portion 40 of a material having conductivity (eg, conductive resin, etc.) if necessary. In this case, a separate sealing member such as an underfill resin may be provided between the electronic device 1 and the substrate 10 .

연결부(30)는 기판(10)의 하부에 배치되어 기판(10)과 결합된다. The connection part 30 is disposed under the substrate 10 and is coupled to the substrate 10 .

연결부(30)는 기판(10)과 마찬가지로, 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다. As the connection unit 30 , similarly to the substrate 10 , various types of substrates well known in the art (eg, ceramic substrates, printed circuit boards, flexible substrates, etc.) may be used.

연결부(30)는 절연부(31)와, 절연부(31)를 관통하며 배치되는 다수의 접속 도체(32)를 구비한다. 절연부(31)는 기판(10)의 절연층(17)과 동일한 재질로 형성될 수 있다. 또한 접속 도체(32)는 기판(10)의 배선층(16)과 동일한 재질로 형성될 수 있다. 그러나 연결부(30)의 구성이 이에 한정되는 것은 아니다. The connection part 30 includes an insulating part 31 and a plurality of connection conductors 32 penetrating the insulating part 31 . The insulating part 31 may be formed of the same material as the insulating layer 17 of the substrate 10 . Also, the connection conductor 32 may be formed of the same material as the wiring layer 16 of the substrate 10 . However, the configuration of the connection part 30 is not limited thereto.

또한 연결부(30)는 필요에 따라 접속 도체들(32) 상호 간을 전기적으로 연결하는 배선 패턴(도시되지 않음)을 구비할 수 있다. 예컨대 연결부(30)는 복수의 층으로 형성된 다층 기판(10)일 수 있다. In addition, the connection part 30 may include a wiring pattern (not shown) for electrically connecting the connection conductors 32 to each other, if necessary. For example, the connection unit 30 may be a multilayer substrate 10 formed of a plurality of layers.

본 실시예에 따른 연결부(30)는 내부에 관통 구멍 형태의 소자 수용부(38)가 형성되며, 이에 연결부(30)는 내부가 빈 사각의 프레임 형태로 구성된다. 소자 수용부(38)는 기판(10)의 제1면에 실장된 전자 소자(1)가 수용되는 공간으로 이용된다. 따라서, 연결부(30)는 전자 소자(1)의 둘레를 따라 배치되며, 전자 소자(1)는 제1 기판(10)의 하면 중 연결부(30)의 소자 수용부(38)와 대면하는 위치에만 실장된다.The connection part 30 according to this embodiment has an element accommodating part 38 in the form of a through-hole formed therein, and the connection part 30 is configured in the form of a rectangular frame with an empty interior. The element accommodating part 38 is used as a space in which the electronic element 1 mounted on the first surface of the substrate 10 is accommodated. Accordingly, the connection part 30 is disposed along the periphery of the electronic device 1 , and the electronic device 1 is located only at a position facing the device accommodating part 38 of the connection part 30 among the lower surfaces of the first substrate 10 . is mounted

그러나 이에 한정되지 않으며, 블록 형태로 형성한 연결부(30)를 다수개 분산 배치하거나, 기판(10)의 중심에 배치하는 등 다양한 변형이 가능하다. 이 경우 소자 수용부(38)는 연결부(30)는 내부가 아닌 연결부(30)와 연결부(30) 사이나 연결부(30)의 외부 공간으로 규정될 수 있다However, the present invention is not limited thereto, and various modifications are possible, such as distributing a plurality of connection parts 30 formed in a block shape or arranging them in the center of the substrate 10 . In this case, the element accommodating part 38 may be defined as a space between the connection part 30 and the connection part 30 or the external space of the connection part 30 rather than the inside of the connection part 30 .

연결부(30)는 소자 수용부(38)의 내부에 수용되는 전자 소자(1)를 안정적으로 보호하기 위해, 기판(10)의 하면에 실장되는 전자 소자(1)의 실장 높이보다 두꺼운 두께로 형성될 수 있다. 그러나 이에 한정되는 것은 아니다.The connection part 30 is formed to have a thickness greater than the mounting height of the electronic device 1 mounted on the lower surface of the substrate 10 in order to stably protect the electronic device 1 accommodated in the device accommodating part 38 . can be However, the present invention is not limited thereto.

연결부(30)의 하면(즉 실장면)으로 노출된 접속 도체(32)에는 외부 접속 단자(28)가 체결될 수 있다. 외부 접속 단자(28)는 솔더 볼이나 솔더 범프의 형태로 구성될 수 있으나 이에 한정되는 것은 아니다.The external connection terminal 28 may be fastened to the connection conductor 32 exposed to the lower surface (ie, the mounting surface) of the connection part 30 . The external connection terminal 28 may be configured in the form of a solder ball or a solder bump, but is not limited thereto.

또한 연결부(30)는 접속 도체(32)와 후술되는 차폐부(50)를 전기적으로 연결하는 연결 패턴(35)을 구비한다. In addition, the connection part 30 includes a connection pattern 35 electrically connecting the connection conductor 32 and the shielding part 50 to be described later.

연결 패턴(35)은 절연부(31)의 내부나 표면에 배치되며, 일단이 접속 도체(32)와 연결되고 타단이 차폐부(50)와 연결되는 회로 배선의 형태로 구성된다.The connection pattern 35 is disposed inside or on the surface of the insulating part 31 , and is configured in the form of a circuit wiring in which one end is connected to the connection conductor 32 and the other end is connected to the shielding part 50 .

본 실시예에서 연결 패턴(35)은 접속 도체(32)의 길이 방향과 수직한 평면 상에 배치된다. 또한 연결 패턴(35)은 다수의 접속 도체들(32) 중 기판(10)의 접지나 메인 기판의 접지와 연결되는 접속 도체들(32)에만 연결된다. 따라서 본 실시예에서 차폐부(50)는 연결 패턴(35)과 접속 도체(32)를 통해 기판(10)이나 메인 기판의 접지와 전기적으로 연결된다.In this embodiment, the connection pattern 35 is disposed on a plane perpendicular to the longitudinal direction of the connection conductor 32 . In addition, the connection pattern 35 is connected only to the connection conductors 32 connected to the ground of the substrate 10 or the ground of the main board among the plurality of connection conductors 32 . Accordingly, in the present embodiment, the shielding unit 50 is electrically connected to the ground of the substrate 10 or the main substrate through the connection pattern 35 and the connection conductor 32 .

차폐부(50)는 연결부(30)의 표면을 따라 형성되어 외부로부터 전자 소자(1)로 유입되거나, 전자 소자(1)에서 외부로 유출되는 전자기파를 차폐한다. 따라서 차폐부(50)는 도전성 물질(50a)로 형성되며, 기판(11)의 접지와 전기적으로 연결된다. The shielding part 50 is formed along the surface of the connection part 30 to shield electromagnetic waves flowing into the electronic device 1 from the outside or flowing out from the electronic device 1 to the outside. Accordingly, the shielding part 50 is formed of the conductive material 50a and is electrically connected to the ground of the substrate 11 .

전술한 바와 같이, 차폐부(50)는 기판(10)이나 메인 기판의 접지 전극에 직접 연결되지 않으며, 연결부(30)의 연결 패턴(35)과 접속 도체(32)를 통해 기판(10)이나 메인 기판의 접지와 연결된다.As described above, the shielding part 50 is not directly connected to the ground electrode of the substrate 10 or the main board, but the substrate 10 or the It is connected to the ground of the main board.

차폐부(50)는 연결부(30)와 밀봉부(40)가 형성하는 전자 소자 모듈의 외측면에 도전성 분말을 포함하는 수지재를 도포하거나, 금속 박막을 형성함으로써 마련될 수 있다. 금속 박막을 형성하는 경우 스퍼터링, 스크린 프린팅(screen printing), 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다.The shielding part 50 may be provided by coating a resin material including a conductive powder on the outer surface of the electronic device module formed by the connection part 30 and the sealing part 40 or by forming a metal thin film. In the case of forming the metal thin film, various techniques such as sputtering, screen printing, vapor deposition, electrolytic plating, and non-electrolytic plating may be used.

예를 들어, 본 실시예에 따른 차폐부(50)는 스프레이 코팅법으로 형성된 금속 박막일 수 있다. 스프레이 코팅법은 균일한 도포막을 형성할 수 있으며 다른 공정에 비해 설비 투자에 소요되는 비용이 적은 장점이 있다. 그러나 이에 한정되는 것은 아니며, 스퍼터링 방식을 통해 금속 박막을 형성하여 이용하는 것도 가능하다. For example, the shielding part 50 according to the present embodiment may be a metal thin film formed by a spray coating method. The spray coating method has the advantage of being able to form a uniform coating film and lowering the cost of equipment investment compared to other processes. However, the present invention is not limited thereto, and it is also possible to form and use a metal thin film through a sputtering method.

한편, 차폐부(50)가 기판(10)의 측면까지 확장 배치되는 경우, 차폐부(50)에 의해 기판(10)의 안테나(20)의 특성이 저하될 수 있다. 따라서 본 실시예에서 차폐부(50)는 기판(10)의 표면에 배치되지 않으며 밀봉부(40)와 연결부(30)의 표면에만 배치된다.Meanwhile, when the shielding part 50 is extended to the side surface of the substrate 10 , the characteristics of the antenna 20 of the substrate 10 may be deteriorated by the shielding part 50 . Accordingly, in the present embodiment, the shielding part 50 is not disposed on the surface of the substrate 10 , but is disposed only on the surfaces of the sealing part 40 and the connecting part 30 .

또한 본 실시예에서 차폐부(50)는 전자 소자 모듈의 외측면에만 배치되는 경우를 예로 들고 있으나, 필요에 따라 전자 소자 모듈의 하부면에도 배치될 수 있다. 이 경우 차폐부(50)는 밀봉부(40)가 형성하는 전자 소자 모듈의 하부면 중 외부 접속 단자(28)가 배치된 부분을 제외한 나머지 부분 전체에 배치될 수 있다. In addition, although the case where the shielding part 50 is disposed only on the outer surface of the electronic device module in this embodiment is exemplified, it may also be disposed on the lower surface of the electronic device module if necessary. In this case, the shielding part 50 may be disposed on the entire lower surface of the electronic device module formed by the sealing part 40 , except for the part on which the external connection terminal 28 is disposed.

이상과 같이 구성되는 본 실시예에 따른 전자 소자 모듈은 기판(10)에 안테나(20)가 구비된다. 그리고 차폐부(50)는 기판(10)이 아닌, 기판(10)과 메인 기판을 연결하는 연결부(30)의 표면에 배치되며, 연결부(30)를 통해 기판(10)의 접지와 연결된다. In the electronic device module according to the present embodiment configured as described above, the antenna 20 is provided on the substrate 10 . And the shielding part 50 is disposed on the surface of the connection part 30 connecting the substrate 10 and the main board, not the substrate 10 , and is connected to the ground of the substrate 10 through the connection part 30 .

본 실시예와 다르게, 기판(10)의 접지층이나 접지 전극에 차폐부(50)를 직접 연결하는 구성을 고려해 볼 수 있다. 그러나 이 경우, 기판(10)의 측면에 부분적으로 차폐부(50)를 형성해야 하므로, 제조 공정이 복잡해지는 문제가 있다. 또한 안테나(20) 측으로 차폐부(50)가 과도하게 확장되는 경우 안테나(20) 특성이 저하될 수 있다.Unlike the present embodiment, a configuration in which the shielding unit 50 is directly connected to the ground layer or the ground electrode of the substrate 10 may be considered. However, in this case, since it is necessary to partially form the shielding part 50 on the side surface of the substrate 10, there is a problem in that the manufacturing process is complicated. In addition, when the shielding unit 50 is excessively extended toward the antenna 20 , characteristics of the antenna 20 may be deteriorated.

반면에 본 실시예와 같이 차폐부(50)가 기판(10)의 표면에 배치되지 않게 되면, 차폐부(50)에 의해 안테나(20) 특성이 저하되는 것을 방지할 수 있으며, 제조도 용이하다.On the other hand, if the shielding part 50 is not disposed on the surface of the substrate 10 as in the present embodiment, it is possible to prevent deterioration of the characteristics of the antenna 20 by the shielding part 50, and it is easy to manufacture. .

다음으로 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명한다. Next, a method of manufacturing the electronic device module according to the present embodiment will be described.

도 3 내지 도 5는 도 2에 도시된 전자 소자 모듈의 제조 방법을 공정순으로 도시한 도면이다. 3 to 5 are views illustrating a manufacturing method of the electronic device module shown in FIG. 2 in order of process.

먼저 도 3에 도시된 바와 같이, 기판(10)의 제1면에 전자 소자(1)와 연결부(30)를 실장한다.First, as shown in FIG. 3 , the electronic device 1 and the connection part 30 are mounted on the first surface of the substrate 10 .

본 실시예에 따른 기판(10)은 다층 복수의 층으로 형성된 다층 회로 기판(10)으로, 각 층 사이에는 전기적으로 연결되는 회로 패턴들이 형성될 수 있다. 또한 기판(10)의 제1면에는 실장용 전극(13a)과 연결 전극(13b) 등이 구비된다. The substrate 10 according to the present exemplary embodiment is a multi-layer circuit board 10 formed of a plurality of multi-layers, and circuit patterns electrically connected therebetween may be formed. In addition, a mounting electrode 13a and a connection electrode 13b are provided on the first surface of the substrate 10 .

전자 소자(1)와 연결부(30)는 솔더(solder)와 같은 도전성 접착제를 통해 기판(10)에 접합될 수 있다. The electronic device 1 and the connection part 30 may be bonded to the substrate 10 through a conductive adhesive such as solder.

이어서, 도 4에 도시된 바와 같이, 기판(10)의 제1면에 전자 소자(1)를 밀봉하는 밀봉부(40)를 형성한다. Next, as shown in FIG. 4 , a sealing part 40 for sealing the electronic device 1 is formed on the first surface of the substrate 10 .

밀봉부(40)는 기판(10)의 제1면 전체에 형성되나 필요에 따라 부분적으로 형성될 수도 있다. 또한 밀봉부(40)는 전자 소자들(1)뿐만 아니라, 연결부(30)를 함께 매립하는 형태로 형성된다. 그러나, 연결부(30)의 외측면은 밀봉부(40)의 외부로 노출된다. 이러한 구성은 밀봉부(40)를 형성하는 몰딩 과정에서 연결부(30)의 외측면이 노출되도록 금형을 구성하거나, 연결부(30)를 완전히 밀봉하도록 밀봉부(40)를 기판(10)의 제1면 전체에 형성한 후, 연결부(30)의 외측면에 배치된 밀봉부(40)를 일부 제거하는 등의 방법으로 구현될 수 있다. The sealing part 40 is formed on the entire first surface of the substrate 10 , but may be partially formed as needed. In addition, the sealing part 40 is formed in a form in which not only the electronic elements 1 but also the connection part 30 are buried together. However, the outer surface of the connection part 30 is exposed to the outside of the sealing part 40 . In this configuration, the mold is configured so that the outer surface of the connection part 30 is exposed during the molding process of forming the sealing part 40 , or the sealing part 40 is applied to the first of the substrate 10 to completely seal the connection part 30 . After forming on the entire surface, the sealing part 40 disposed on the outer surface of the connection part 30 may be partially removed.

본 단계에서 밀봉부(40)는 트랜스퍼 몰딩 방식을 통해 제조될 수 있으나 이에 한정되는 것은 아니다.In this step, the sealing part 40 may be manufactured through a transfer molding method, but is not limited thereto.

이어서, 도 5에 도시된 바와 같이, 차폐부(50)를 형성한다.Then, as shown in FIG. 5 , the shielding part 50 is formed.

차폐부(50)는 연결부(30)와 밀봉부(40)가 형성하는 외측면에 도전성 분말을 포함하는 수지재를 도포하거나, 금속 박막을 형성함으로써 이루어질 수 있다. 금속 박막을 형성하는 경우 스퍼터링, 스프레이 코팅, 스크린 프린팅(screen printing), 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다.The shielding part 50 may be formed by coating a resin material including a conductive powder on the outer surfaces formed by the connection part 30 and the sealing part 40 or by forming a metal thin film. In the case of forming the metal thin film, various techniques such as sputtering, spray coating, screen printing, vapor deposition, electrolytic plating, and non-electrolytic plating may be used.

이 과정에서 차폐부(50)는 연결부(30)의 외부로 노출된 연결 패턴(35)과 물리적, 전기적으로 연결된다.In this process, the shielding part 50 is physically and electrically connected to the connection pattern 35 exposed to the outside of the connection part 30 .

이어서, 밀봉부(40)를 부분적으로 제거하여 접속 도체(32)를 노출시키고, 노출된 접속 도체(32)에 외부 접속 단자(28)를 형성하여 도 1에 도시된 본 실시예의 전자 소자 모듈을 완성한다. Next, the sealing portion 40 is partially removed to expose the connection conductor 32 , and an external connection terminal 28 is formed on the exposed connection conductor 32 to obtain the electronic device module of this embodiment shown in FIG. 1 . complete

이와 같이 구성되는 본 실시예에 따른 전자 소자 모듈은 밀봉부(40)와 연결부(30)가 형성하는 외측면이 기판(10)의 측면과 동일한 평면 상에 배치된다. 따라서 밀봉부(40)와 연결부(30)가 형성하는 외측면에 차폐부(50)를 형성하게 되면, 차폐부(50)는 기판(10)의 측면보다 외측으로 돌출되는 형태로 배치된다. 그러나 본 발명에 따른 전자 소자 모듈은 이에 한정되지 않으며 다양한 변형이 가능하다. In the electronic device module according to the present embodiment configured as described above, the outer surface formed by the sealing part 40 and the connecting part 30 is disposed on the same plane as the side surface of the substrate 10 . Accordingly, when the shielding part 50 is formed on the outer surface formed by the sealing part 40 and the connecting part 30 , the shielding part 50 is disposed to protrude outward from the side surface of the substrate 10 . However, the electronic device module according to the present invention is not limited thereto, and various modifications are possible.

도 6은 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.6 is a cross-sectional view schematically illustrating an electronic device module according to another embodiment of the present invention.

도 6을 참조하면, 본 실시예에 따른 전자 소자 모듈은 밀봉부(40)와 연결부(30)가 형성하는 외측면이 기판(10)의 측면과 다른 평면 상에 배치된다. 보다 구체적으로, 도 6에서 밀봉부(40)와 연결부(30)가 형성하는 전체 너비는 기판(10)의 너비보다 작게 구성된다. Referring to FIG. 6 , in the electronic device module according to the present embodiment, an outer surface formed by the sealing part 40 and the connecting part 30 is disposed on a plane different from the side surface of the substrate 10 . More specifically, in FIG. 6 , the overall width formed by the sealing part 40 and the connecting part 30 is configured to be smaller than the width of the substrate 10 .

또한 차폐부(50)의 외부면은 기판(10)의 측면과 동일한 평면상에 배치된다. 따라서, 밀봉부(40)와 연결부(30), 차폐부(50)가 형성하는 전체 너비는 기판(10)의 너비와 동일하게 구성된다.Also, the outer surface of the shield 50 is disposed on the same plane as the side surface of the substrate 10 . Accordingly, the overall width formed by the sealing part 40 , the connecting part 30 , and the shielding part 50 is configured to be the same as the width of the substrate 10 .

이어서, 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명한다.Next, a method of manufacturing the electronic device module according to the present embodiment will be described.

도 7 내지 도 11은 도 6에 도시된 전자 소자 모듈의 제조 방법을 공정순으로 도시한 도면이다. 7 to 11 are views illustrating a manufacturing method of the electronic device module shown in FIG. 6 in order of process.

먼저 도 7을 참조하면, 본 실시예에 따른 전자 소자 모듈은 개별 기판으로 절단된 형태가 아닌, 다수의 기판이 패키지 영역(A) 별로 제조된 기판 스트립(10a)이 마련된다.First, referring to FIG. 7 , in the electronic device module according to the present embodiment, a substrate strip 10a in which a plurality of substrates are manufactured for each package area A is provided instead of being cut into individual substrates.

그리고 기판 스트립(10a)의 제1면에 전자 소자(1)와 연결부(30)를 실장한다. Then, the electronic device 1 and the connection part 30 are mounted on the first surface of the substrate strip 10a.

본 실시예에서 연결부(30)는 기판 스트립(10a)과 유사한 크기를 가지며, 다수의 소자 수용부(38)가 격자 형태로 배치된 구조물로 마련될 수 있다. 이때 각각의 소자 수용부(38)에는 전자 소자(1)가 배치된다. In this embodiment, the connecting portion 30 has a size similar to that of the substrate strip 10a, and may be provided as a structure in which a plurality of element accommodating portions 38 are arranged in a grid shape. At this time, the electronic element 1 is disposed in each element accommodating portion 38 .

전술한 실시예와 마찬가지로, 전자 소자(1)와 연결부(30)는 솔더(solder)와 같은 도전성 접착제를 통해 기판(10)에 접합될 수 있다.Similar to the above-described embodiment, the electronic device 1 and the connecting portion 30 may be bonded to the substrate 10 through a conductive adhesive such as solder.

이어서, 도 8에 도시된 바와 같이, 기판 스트립(10a)의 제1면에 전자 소자(1)와 연결부(30)를 밀봉하는 밀봉부(40)를 형성한다. Subsequently, as shown in FIG. 8 , a sealing part 40 for sealing the electronic device 1 and the connection part 30 is formed on the first surface of the substrate strip 10a.

밀봉부(40)는 전자 소자(1)들과 연결부(30) 전체를 모두 매립하는 형태로 형성된다. The sealing part 40 is formed in such a way that the entirety of the electronic elements 1 and the connection part 30 is buried.

이어서, 도 9에 도시되 바와 같이, 패키지 영역(A)의 경계를 따라 밀봉부(40)와 연결부(30)를 부분적으로 제거한다. 이에 따라 연결부(30)는 다수 개로 분리되어 각 패키지 영역(A) 별로 배치된다.Next, as shown in FIG. 9 , the sealing part 40 and the connecting part 30 are partially removed along the boundary of the package area A. As shown in FIG. Accordingly, a plurality of connection units 30 are separated and arranged for each package area A. As shown in FIG.

밀봉부(40)와 연결부(30)가 제거된 부분은 트렌치(S)가 형성되며, 기판(10)은 상기한 트렌치(S)를 통해 외부로 노출될 수 있다.A trench S is formed in the portion from which the sealing part 40 and the connection part 30 are removed, and the substrate 10 may be exposed to the outside through the trench S.

이어서, 도 10에 도시되 바와 같이, 트렌치 내에 도전성 물질(50a)을 배치한다. 도전성 물질(50a)은 전자파 차폐가 가능하다면 다양한 물질이 이용될 수 있다. Then, as shown in FIG. 10 , a conductive material 50a is disposed in the trench. As the conductive material 50a, various materials may be used as long as electromagnetic wave shielding is possible.

도전성 물질(50a)은 페이스트 형태로 마련되어 트렌치(S) 내에 충진될 수 있다. 그러나 이에 한정되는 것은 아니며 도금 등의 방식을 통해 트렌치(S)에 도전성 물질(50a)을 형성하는 등 다양한 변형이 가능하다.The conductive material 50a may be provided in the form of a paste and may be filled in the trench S. However, the present invention is not limited thereto, and various modifications such as forming the conductive material 50a in the trench S through plating or the like are possible.

이어서, 밀봉부(40)를 부분적으로 제거하여 접속 도체(32)를 노출시키고, 노출된 접속 도체(32)에 외부 접속 단자(28)를 형성한다. Next, the sealing portion 40 is partially removed to expose the connection conductor 32 , and an external connection terminal 28 is formed on the exposed connection conductor 32 .

그리고 도 11에 도시된 바와 같이 도전성 물질(50a)과 기판 스트립(10a)을 절단하여 다수의 전자 소자 모듈을 완성한다.Then, as shown in FIG. 11 , the conductive material 50a and the substrate strip 10a are cut to complete a plurality of electronic device modules.

절단은 패키지 영역(A)의 경계를 따라 이루어진다. 패키지 영역(A)의 경계에는 도전성 물질(50a)이 배치되어 있으므로, 절단 과정에서 연결부(30)는 절단되지 않으며, 도전성 물질(50a)과 기판 스트립(10a)만 절단된다.The cut is made along the boundary of the package area (A). Since the conductive material 50a is disposed at the boundary of the package region A, the connection part 30 is not cut during the cutting process, and only the conductive material 50a and the substrate strip 10a are cut.

절단 공정에는 블레이드(blade)나 레이저가 이용될 수 있다.A blade or a laser may be used for the cutting process.

절단된 도전성 물질(50a)은 최종적으로 차폐부(50)를 형성한다. 따라서, 절단이 완료되었을 때 인접한 2개의 전자 소자 모듈에 모두 차폐부(50)가 형성되도록, 절단 과정에서 블레이드나 레이저는 도전성 물질(50a)의 중심부를 따라 도전성 물질(50a)을 절단한다.The cut conductive material 50a finally forms the shielding part 50 . Therefore, the blade or laser cuts the conductive material 50a along the central portion of the conductive material 50a in the cutting process so that the shielding portion 50 is formed on both adjacent electronic device modules when the cutting is completed.

이와 같은 제조 방법에 의해, 본 실시예의 전자 소자 모듈은 차폐부(50)의 외부면이 기판(10)의 측면과 동일한 평면상에 배치된다.By such a manufacturing method, in the electronic device module of the present embodiment, the outer surface of the shielding part 50 is disposed on the same plane as the side surface of the substrate 10 .

도 12는 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.12 is a cross-sectional view schematically illustrating an electronic device module according to another embodiment of the present invention.

도 12를 참조하면, 본 실시예에 따른 전자 소자 모듈은 밀봉부(40)가 생략된다. Referring to FIG. 12 , in the electronic device module according to the present embodiment, the sealing part 40 is omitted.

따라서 차폐부(50)는 연결부(30)의 외측면에만 배치된다. Accordingly, the shielding part 50 is disposed only on the outer surface of the connecting part 30 .

전자 소자 모듈이 이와 같이 구성되는 경우, 제조 과정에서 연결부(30)와 기판(10) 사이의 틈으로 도전성 물질(50a)이 유입되는 것을 차단하기 위해, 연결부(30)와 기판(10) 사이에는 절연성 물질(70)이 충진될 수 있다.When the electronic device module is configured in this way, in order to block the inflow of the conductive material 50a into the gap between the connection part 30 and the substrate 10 during the manufacturing process, between the connection part 30 and the substrate 10 is An insulating material 70 may be filled.

절연성 물질(70)로는 언더필 수지가 이용될 수 있으나 이에 한정되는 것은 아니다.As the insulating material 70, an underfill resin may be used, but is not limited thereto.

도 13은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈의 연결부를 개략적으로 도시한 사시도이다.13 is a perspective view schematically illustrating a connection part of an electronic device module according to another embodiment of the present invention.

도 13을 참조하면, 본 실시예의 연결부(30)는 적어도 2개의 연결 패턴(35)을 전기적으로 연결하는 확장 패턴(36)을 더 포함한다.Referring to FIG. 13 , the connection part 30 of the present embodiment further includes an expansion pattern 36 electrically connecting at least two connection patterns 35 .

확장 패턴(36)은 적어도 일부가 절연부(31)의 외부 즉 연결부(30)의 외측면으로 노출된다. 따라서 차폐부(미도시)는 확장 패턴(36)이 노출된 부분 전체에 접합된다. At least a portion of the expansion pattern 36 is exposed to the outside of the insulating part 31 , that is, the outer surface of the connection part 30 . Accordingly, the shielding portion (not shown) is bonded to the entire exposed portion of the extended pattern 36 .

*127확장 패턴(36)은 연결부(30)의 외측면을 따라 길게 선형으로 배치된다. 따라서 노출되는 부분도 선형으로 형성된다. *127 The extended pattern 36 is arranged in a long linear fashion along the outer surface of the connecting portion 30 . Accordingly, the exposed portion is also formed linearly.

이처럼 확장 패턴(36)을 구비하는 경우 차폐부와의 접합 면적이 증가하므로 접합 신뢰성을 높일 수 있다. In this way, when the extended pattern 36 is provided, the bonding area with the shield increases, so bonding reliability can be improved.

한편, 본 실시예에서는 확장 패턴(36)이 2개의 연결 패턴(35)을 연결하는 경우를 예로 들고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 하나의 연결 패턴(35)에만 연결되도록 구성하거나, 3개 이상의 연결 패턴(35)을 연결하도록 구성하는 등 다양한 변형이 가능하다. Meanwhile, in the present embodiment, the case where the extension pattern 36 connects the two connection patterns 35 is exemplified, but the present invention is not limited thereto. For example, various modifications are possible, such as being configured to be connected to only one connection pattern 35 or configured to be connected to three or more connection patterns 35 .

도 14는 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이고, 도 15는 도 14의 II-II′에 따른 단면도이다.14 is a cross-sectional view schematically illustrating an electronic device module according to another embodiment of the present invention, and FIG. 15 is a cross-sectional view taken along II-II′ of FIG. 14 .

도 14 및 도 15를 참조하면, 본 실시예의 전자 소자 모듈은 도 6에 도시된 전자 소자 모듈과 유사하게 구성되며, 연결부(30)의 구조에 있어서 차이를 갖는다. 14 and 15 , the electronic device module of this embodiment is configured similarly to the electronic device module shown in FIG. 6 , and has a difference in the structure of the connection part 30 .

본 실시예의 연결부(30)는 2개의 소자 수용부(38a, 38b)를 구비한다. The connecting portion 30 of this embodiment has two element accommodating portions 38a and 38b.

각 소자 수용부(38a, 38b)에는 전자 소자(1)가 배치된다. 따라서 본 실시예의 전자 소자(1)는 제1 소자 수용부(38a)에 배치되는 적어도 하나의 제1 소자(1a)와, 제2 소자 수용부(38b)에 배치되는 제2 소자(1b)를 포함한다. 제1 소자(1a)와 제2 소자(1b)는 상호 간에 전자기적으로 간섭이 발생되는 소자들로 구성될 수 있다. 그러나 이에 한정되는 것은 아니다. The electronic element 1 is arrange|positioned in each element accommodating part 38a, 38b. Accordingly, the electronic device 1 of this embodiment includes at least one first device 1a disposed in the first device accommodating part 38a and a second device 1b disposed in the second device accommodating part 38b. include The first element 1a and the second element 1b may be composed of elements that electromagnetically interfere with each other. However, the present invention is not limited thereto.

예를 들어, 제1 소자(1a)와 제2 소자(1b)는 모두 능동 소자로 구성될 수 있다. 그러나 이에 한정되지 않으며, 제1 소자(1a)를 능동 소자로 구성하고 제2 소자(1b)는 인덕터와 같은 수동 소자로 구성하는 것도 가능하다. For example, both the first device 1a and the second device 1b may be configured as active devices. However, the present invention is not limited thereto, and it is also possible to configure the first element 1a as an active element and the second element 1b as a passive element such as an inductor.

제1 소자(1a)와 제2 소자(1b) 사이에는 다수의 접속 도체들(32a, 이하, 차단 도체)이 배치된다. 제1 소자(1a)와 제2 소자(1b) 사이에 배치되는 차단 도체들(32a)은 접속 도체들(32)과 마찬가지로 절연부(31)를 관통하는 형태로 배치되며, 다수 개가 나란하게 인접 배치되어 전체적으로 차단 격벽의 형태를 제공한다. A plurality of connection conductors 32a (hereinafter referred to as blocking conductors) are disposed between the first element 1a and the second element 1b. The blocking conductors 32a disposed between the first device 1a and the second device 1b are disposed to pass through the insulating part 31 like the connection conductors 32, and a plurality of them are adjacent to each other in parallel. arranged to provide the form of a barrier barrier as a whole.

본 실시예에서 차단 도체들(32a)은 기판(10)의 접지와 간접적으로 연결된다. 따라서, 제1 소자(1a)와 제2 소자(1b)는 상기한 차단 도체들(32a)에 의해 상호 간의 전자기 간섭이 차단될 수 있다.In this embodiment, the blocking conductors 32a are indirectly connected to the ground of the substrate 10 . Accordingly, electromagnetic interference between the first element 1a and the second element 1b may be blocked by the blocking conductors 32a.

차단 도체들(32a)은 보조 패턴(35a)에 의해 서로 전기적으로 연결될 수 있다. 보조 패턴(35a)은 인접하게 배치된 차단 도체들(32a)을 서로 전기적으로 연결하는 회로 배선으로 구성될 수 있다. The blocking conductors 32a may be electrically connected to each other by the auxiliary pattern 35a. The auxiliary pattern 35a may be configured as a circuit wiring electrically connecting the adjacent blocking conductors 32a to each other.

또한 가장 외측에 배치되는 차단 도체(32a)는 기판(10)의 접지와 연결되는 접속 도체(32)로 구성될 수 있다. In addition, the outermost blocking conductor 32a may be composed of a connection conductor 32 connected to the ground of the substrate 10 .

이와 같이 차단 도체들(32a)이 보조 패턴(35a)과 접속 도체(32)를 통해 기판(10)의 접지와 전기적으로 연결되는 경우, 차단 도체(32a)의 배치 위치는 기판(10)이나 메인 기판의 접지 위치에 종속되지 않는다. 따라서 다양한 형상으로 차단 도체들(32a)을 배치할 수 있다. In this way, when the blocking conductors 32a are electrically connected to the ground of the substrate 10 through the auxiliary pattern 35a and the connection conductor 32, the arrangement position of the blocking conductor 32a is the substrate 10 or the main It is not dependent on the grounding position of the board. Accordingly, the blocking conductors 32a may be disposed in various shapes.

그러나 본 발명의 구성은 이에 한정되지 않으며, 차단 도체들(32a) 중 적어도 하나가 기판(10)의 접지나 메인 기판의 접지에 직접 연결되도록 구성하는 것도 가능하다. However, the configuration of the present invention is not limited thereto, and at least one of the blocking conductors 32a may be configured to be directly connected to the ground of the substrate 10 or the ground of the main board.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다. Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and variations are possible within the scope without departing from the technical spirit of the present invention described in the claims. It will be apparent to those of ordinary skill in the art.

예컨대, 전술한 실시예들에서는 차폐부가 연결부의 외측면에 구비되는 경우를 예로 들었으나, 필요에 따라 연결부의 내측면에 배치하는 것도 가능하다. 이 경우, 차폐부는 연결부와 밀봉부 사이에 배치될 수 있다. 이러한 구성은 연결부의 내측면에 먼저 차폐부를 형성한 후, 차폐부가 형성된 연결부를 기판에 실장하여 제조할 수 있다. For example, in the above-described embodiments, the case in which the shielding part is provided on the outer surface of the connection part is exemplified, but it is also possible to arrange the shielding part on the inner surface of the connection part if necessary. In this case, the shield may be disposed between the connecting part and the sealing part. This configuration can be manufactured by first forming the shielding part on the inner surface of the connection part, and then mounting the connection part on which the shielding part is formed on a substrate.

또한 전술한 실시예들은 서로 조합되어 실시될 수 있다. In addition, the above-described embodiments may be implemented in combination with each other.

100: 전자 소자 모듈
1: 전자 소자
10: 기판
20: 안테나
30: 연결부
40: 밀봉부
50: 차폐부
50: 차폐부
19: 접지 전극100: electronic device module
1: Electronic device
10: substrate
20: antenna
30: connection
40: seal
50: shield
50: shield
19: ground electrode

Claims (15)

기판;
상기 기판의 제1면에 실장되는 적어도 하나의 전자 소자;
상기 기판의 제1면에 실장되며 상기 기판을 외부와 연결하는 다수의 접속 도체를 구비하는 연결부;
상기 연결부의 외측면을 따라 배치되는 차폐부;
상기 차폐부와 상기 접속 도체 사이에 배치되는 절연부; 및
상기 절연부를 관통하며 상기 접속 도체의 길이 방향과 수직한 평면 상에 배치되고, 상기 접속 도체들 중 상기 기판의 접지와 연결된 접지 도체와 상기 차폐부를 전기적으로 연결하는 연결 패턴;
을 포함하는 전자 소자 모듈.
Board;
at least one electronic device mounted on the first surface of the substrate;
a connection part mounted on the first surface of the board and having a plurality of connection conductors connecting the board to the outside;
a shielding portion disposed along an outer surface of the connection portion;
an insulating part disposed between the shielding part and the connection conductor; and
a connection pattern passing through the insulating part and disposed on a plane perpendicular to the longitudinal direction of the connection conductor and electrically connecting a ground conductor connected to a ground of the substrate among the connection conductors to the shielding part;
Electronic device module comprising a.
 제1항에 있어서, 다수의 상기 접속 도체는,
상기 절연부를 관통하도록 배치되는 전자 소자 모듈.
The method of claim 1, wherein the plurality of connection conductors,
An electronic device module disposed to pass through the insulating part.
 제1항에 있어서, 다수의 상기 접속 도체는,
일단이 상기 기판에 접합되고 타단에는 외부 접속 단자가 접합되는 전자 소자 모듈.
The method of claim 1, wherein the plurality of connection conductors,
An electronic device module having one end bonded to the substrate and an external connection terminal bonded to the other end.
 삭제delete 삭제delete 제1항에 있어서,
상기 기판의 제1면에 배치되어 상기 연결부와 상기 전자 소자를 밀봉하는 밀봉부를 더 포함하며,
상기 연결부는 상기 연결 패턴이 상기 밀봉부의 외부로 노출되는 전자 소자 모듈.
According to claim 1,
and a sealing part disposed on the first surface of the substrate to seal the connection part and the electronic device,
The connection part is an electronic device module in which the connection pattern is exposed to the outside of the sealing part.
 제6항에 있어서, 상기 차폐부는,
상기 연결부와 상기 밀봉부가 형성하는 외측면 전체에 배치되는 전자 소자 모듈.
The method of claim 6, wherein the shielding portion,
An electronic device module disposed on the entire outer surface formed by the connection part and the sealing part.
 제6항에 있어서,
상기 밀봉부 및 상기 연결부의 전체 너비는 상기 기판의 너비와 동일하게 구성되는 전자 소자 모듈.
7. The method of claim 6,
An electronic device module configured to have an overall width of the sealing portion and the connecting portion equal to a width of the substrate.
 제6항에 있어서,
상기 밀봉부, 상기 연결부, 및 상기 차폐부의 전체 너비는 상기 기판의 너비와 동일하게 구성되는 전자 소자 모듈.
7. The method of claim 6,
The entire width of the sealing part, the connection part, and the shielding part is configured to be the same as the width of the substrate.
 제1항에 있어서,
상기 기판의 제2면 측에 배치되는 안테나를 더 포함하는 전자 소자 모듈.
According to claim 1,
The electronic device module further comprising an antenna disposed on the second surface side of the substrate.
 제1항에 있어서,
상기 연결부는 관통 구멍 형태의 소자 수용부를 구비하며,
상기 전자 소자는 상기 소자 수용부 내에 배치되어 상기 기판에 실장되는 전자 소자 모듈.
According to claim 1,
The connection part has an element receiving part in the form of a through hole,
The electronic device is disposed in the device accommodating part and mounted on the substrate.
 제11항에 있어서,
상기 전자 소자는 2개가 이격 배치되고,
상기 연결부는,
상기 2개의 전자 소자 사이에 배치되어 상기 전자 소자들 간의 전자기 간섭을 차단하는 다수의 차단 도체를 더 포함하는 전자 소자 모듈.
12. The method of claim 11,
Two of the electronic elements are spaced apart,
The connection part,
The electronic device module further comprising a plurality of blocking conductors disposed between the two electronic devices to block electromagnetic interference between the electronic devices.
 제1항에 있어서, 상기 차폐부는,
상기 기판과 접촉하지 않도록 배치되는 전자 소자 모듈.
According to claim 1, wherein the shielding portion,
An electronic device module disposed so as not to contact the substrate.
 제1항에 있어서, 상기 연결부는,
적어도 두 개의 연결 패턴을 상호 연결하며, 적어도 일부가 상기 절연부의 외부로 노출되는 확장 패턴을 포함하는 전자 소자 모듈.
According to claim 1, wherein the connection portion,
An electronic device module comprising an extension pattern interconnecting at least two connection patterns, at least a portion of which is exposed to the outside of the insulating part.
 제1항에 있어서, 상기 차폐부는,
상기 기판의 측면보다 외측으로 돌출 배치되는 전자 소자 모듈.According to claim 1, wherein the shielding portion,
An electronic device module protruding outward from a side surface of the substrate.
KR1020200091152A 2018-07-24 2020-07-22 Electronic component module KR102387747B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200091152A KR102387747B1 (en) 2018-07-24 2020-07-22 Electronic component module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180085982A KR102146802B1 (en) 2018-07-24 2018-07-24 Electronic component module
KR1020200091152A KR102387747B1 (en) 2018-07-24 2020-07-22 Electronic component module

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180085982A Division KR102146802B1 (en) 2018-07-24 2018-07-24 Electronic component module

Publications (2)

Publication Number Publication Date
KR20200090718A KR20200090718A (en) 2020-07-29
KR102387747B1 true KR102387747B1 (en) 2022-04-15

Family

ID=81212150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200091152A KR102387747B1 (en) 2018-07-24 2020-07-22 Electronic component module

Country Status (1)

Country Link
KR (1) KR102387747B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117255477B (en) * 2023-11-10 2024-04-12 荣耀终端有限公司 Circuit board assembly, preparation method of circuit board assembly and electronic equipment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111232A (en) * 1999-10-06 2001-04-20 Sony Corp Electronic component mounting multilayer board and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100495209B1 (en) * 2002-10-01 2005-06-14 삼성전기주식회사 A single unit antenna rf module forbluetooth
KR20170124769A (en) * 2016-05-03 2017-11-13 삼성전기주식회사 Electric component module and manufacturing method threrof
KR20180009301A (en) 2016-07-18 2018-01-26 삼성전기주식회사 Electronic component module and manufacturing method threrof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111232A (en) * 1999-10-06 2001-04-20 Sony Corp Electronic component mounting multilayer board and manufacturing method thereof

Also Published As

Publication number Publication date
KR20200090718A (en) 2020-07-29

Similar Documents

Publication Publication Date Title
KR102470354B1 (en) Electronic component module
KR102428340B1 (en) Electronic component module and electronic device having the same
US10991658B2 (en) Electronic element module and method for manufacturing the same
US11382207B2 (en) Electronic device module and method of manufacturing electronic device module
KR102149387B1 (en) Electronic component module
KR102520212B1 (en) Electronic component module and manufacturing mehthod therof
KR20180101832A (en) Electric component module and manufacturing method thereof
US11252812B2 (en) Electronic device module
KR102387747B1 (en) Electronic component module
KR20210062433A (en) Electronic component module
US20210335733A1 (en) Electronic device module and method of manufacturing electronic device module
KR102518174B1 (en) Electronic component module
KR20220018645A (en) Electronic device module
KR102297901B1 (en) Electronic component module
KR20220000087A (en) Electronic device module
KR102297902B1 (en) Electronic component module
KR20190129650A (en) Electronic component module and manufacturing mehthod therof
KR20200011181A (en) Electronic component module
KR20210085450A (en) Electronic component module and manufacturing mehthod therof
KR20210116021A (en) Communication module

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant