KR102386196B1 - 편광판, 이를 포함하는 박막 트랜지스터 기판 및 이의 제조 방법 - Google Patents

편광판, 이를 포함하는 박막 트랜지스터 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR102386196B1
KR102386196B1 KR1020140177458A KR20140177458A KR102386196B1 KR 102386196 B1 KR102386196 B1 KR 102386196B1 KR 1020140177458 A KR1020140177458 A KR 1020140177458A KR 20140177458 A KR20140177458 A KR 20140177458A KR 102386196 B1 KR102386196 B1 KR 102386196B1
Authority
KR
South Korea
Prior art keywords
pattern
poly
layer
polystyrene
polarizing plate
Prior art date
Application number
KR1020140177458A
Other languages
English (en)
Other versions
KR20160070886A (ko
Inventor
김태우
박승원
레이 시에
윤대호
이문규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140177458A priority Critical patent/KR102386196B1/ko
Priority to US14/691,216 priority patent/US9470829B2/en
Priority to CN201510894576.1A priority patent/CN105700056B/zh
Publication of KR20160070886A publication Critical patent/KR20160070886A/ko
Application granted granted Critical
Publication of KR102386196B1 publication Critical patent/KR102386196B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/30—Polarising elements
    • G02B5/3025—Polarisers, i.e. arrangements capable of producing a definite output polarisation state from an unpolarised input state
    • G02B5/3058—Polarisers, i.e. arrangements capable of producing a definite output polarisation state from an unpolarised input state comprising electrically conductive elements, e.g. wire grids, conductive particles
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/30—Polarising elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/30—Polarising elements
    • G02B5/3008—Polarising elements comprising dielectric particles, e.g. birefringent crystals embedded in a matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Polarising Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

투과율 및 공정성이 향상된 편광판이 제공된다. 일 실시예에 따른 편광판은 기판; 선 구조물들이 입사 광의 파장보다 짧은 주기의 간격으로 이격 배치되어 있고, 입사 광 중 제1 편광의 광은 투과시키고, 상기 제1 편광에 수직인 제2 편광의 광은 반사시키는 제1 패턴과, 상기 제1 패턴의 외측에 이격 배치되어 절연되고, 줄기부와 상기 줄기부로부터 상기 제1 패턴을 향해 돌출된 가지부를 포함하는 제2 패턴을 포함하는 전도성 패턴층;을 포함한다.

Description

편광판, 이를 포함하는 박막 트랜지스터 기판 및 이의 제조 방법{POLARIZER, THIN FILM TRANSISTOR SUBSTRATE COMPRISING THE SAME AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 편광판, 이를 포함하는 박막 트랜지스터 기판 및 이의 제조방법에 관한 것이다.
전자기파에서 특정 편광만을 편광시키기 위하여 평행한 도전체 선을 배열시키는 평행 전도 전선 어레이를 일반적으로 와이어 그리드(wire grid)라고 한다.
해당 빛의 파장보다 작은 주기를 가지는 와이어 그리드 구조는 비편광 입사 광에 대해 와이어 방향의 편광은 반사하고 와이어 방향에 수직인 편광은 투과하는 편광 특성을 가진다. 이는 흡수형 편광자에 비하여 반사된 편광을 재이용할 수 있다는 장점이 있다.
본 발명이 해결하고자 하는 과제는, 공정성, 투과율이 개선된 편광판을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 공정성, 투과율이 개선된 편광판의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 공정성, 투과율이 개선된 박막 트랜지스터 기판을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기한 과제를 해결하기 위한 본 발명의 일 실시예에 따른 편광판은 기판; 및 전도성 패턴층;을 포함한다. 상기 전도성 패턴층은 제1 패턴과 제2 패턴을 포함한다. 상기 제1 패턴은 선 구조물들이 입사 광의 파장보다 짧은 주기의 간격으로 이격 배치되어 있고 입사 광 중 제1 편광의 광은 투과시키며 상기 제1 편광에 수직인 제2 편광의 광은 반사시킨다. 상기 제2 패턴은 상기 제1 패턴의 외측에 이격 배치되어 상기 제1 패턴과 절연되고 줄기부와 상기 줄기부로부터 상기 제1 패턴을 향해 돌출된 가지부를 포함한다.
상기 전도성 패턴층은, 상기 제1 편광과 상기 제2 편광을 모두 반사시키는 제3 패턴을 더 포함할 수 있다. 상기 제3 패턴은 상기 제2 패턴과 이격 배치되어 상기 제2 패턴과 절연되어 있을 수 있다.
비제한적인 일례에서, 상기 전도성 패턴층은 금속 패턴층일 수 있다. 상기 금속 패턴층은 알루미늄(Al), 크롬(Cr), 은(Ag), 구리(Cu), 니켈(Ni), 티타늄(Ti) 코발트(Co), 몰리브덴(Mo) 및 이들의 합금으로 구성된 군에서 선택된 하나일 수 있다. 다만, 이들로 제한되는 것은 아니다.
상기한 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판은, 입사 광 중 제1 편광의 광은 투과시키고, 상기 제1 편광에 수직인 제2 편광의 광은 반사시키는 편광자와 상기 편광자의 외측에 배치된 게이트 배선을 포함하는 편광판; 및 상기 편광판 상에 배치된 데이터 배선;을 포함한다.
상기 편광자는 선 구조물들이 입사 광의 파장보다 짧은 주기의 간격(gap)으로 이격 배치된 상기 제1 패턴을 포함한다.
상기 편광자는 상기 게이트 배선과 상기 데이터 배선으로 둘러싸인 화소 영역 내에 배치될 수 있다.
상기 게이트 배선은 게이트 선과 상기 게이트 선으로부터 상기 제1 패턴을 향해 돌출된 게이트 전극을 포함할 수 있다.
상기 편광판은, 상기 게이트 배선의 외측에 배치된 공통 전극;을 더 포함할 수 있다.
상기 공통 전극은 상기 게이트 선에 평행한 공통 전극선과 상기 공통 전극선으로부터 상기 제1 패턴을 향해 돌출된 돌출부를 포함할 수 있다.
상기 편광판은, 상기 제1 편광과 상기 제2 편광을 모두 반사시키는 반사부;를 더 포함할 수 있다. 상기 반사부는 상기 게이트 배선의 사이에 배치될 수 있고, 상기 게이트 배선과 절연되어 있을 수 있다.
상기 반사부는 화소 영역의 외측을 둘러싸고 있는 비화소 영역 내에 배치될 수 있다.
상기한 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 편광판의 제조 방법은, 전도성층을 기판 상에 형성하는 단계; 제1 격벽들 및 상기 제1 격벽들과 연결되어 상기 전도성층을 덮고 있는 하프-톤(half-tone) 영역을 포함하는 제1 가이드 패턴과, 제2 격벽들로 구성되고 상기 제2 격벽들의 사이에서 상기 전도성층이 노출되는 제2 가이드 패턴을 포함하는 가이드 패턴층을 상기 전도성층 상에 형성하는 단계; 상기 제2 가이드 패턴을 이용하여 전도성층의 패터닝하여 하기 제1 패턴의 외측에 이격 배치되어 절연되고, 줄기부와 상기 줄기부로부터 하기 제1 패턴을 향해 돌출된 가지부를 포함하는 제2 패턴을 형성하는 단계; 상기 하프-톤(half-tone) 영역을 제거하여 제1-1 가이드 패턴을 형성하는 단계; 및 상기 제2 패턴 및 상기 제1-1 가이드 패턴의 트렌치(trench)에 자기 정렬된 블록 공중합체의 나노 구조를 형성하는 단계; 및 상기 자기정렬된 블록 공중합체의 제1 도메인과 제2 도메인 중 하나를 이용하여 입사 광 중 제1 편광의 광은 투과시키고 상기 제1 편광에 수직인 제2 편광의 광은 반사시키는 제1 패턴을 형성하는 단계; 를 포함한다.
상기 편광판의 제조 방법은, 상기 제1 및 제2 격벽들의 폭을 줄이는 단계;를 더 포함할 수 있다.
상기 제1 및 제2 격벽들의 폭은 산소(O2) 플라즈마 식각 공정을 이용하여 줄일 수 있다.
상기 자기 정렬된 블록 공중합체의 나노 구조를 형성하는 단계는, 제1 반복 단위와 제2 반복 단위를 포함하는 블록 공중합체(block copolymer)층을 상기 트렌치에 형성하는 단계; 및 상기 블록 공중합체층을 어닐링(annealing)하는 단계; 를 포함할 수 있다.
비제한적인 일례로서, 상기 블록 공중합체는, PS-b-PB(polystyrene-b-polybutadiene)), PS-b-PI(polystyrene-b-polyisoprene), PS-b-PMMA(polystyrene-b-poly(methyl methacrylate)), PS-b-P2VP(polystyrene-b-poly(2-vinylpyridine)), PS-b-PFDMS(polystyrene-b-poly(ferrocenyl-dimethylsilane)), PS-b-PtBA(polystyrene-b-poly(tert-butylacrylate)), PS-b-PFEMS(polystyrene-b-poly(ferrocenylethylmethylsilane)), PI-b-PEO(polyisoprene-b-poly(ethyleneoxide)), PB-b-PVP(polybutadiene-b-poly(butadiene-b-vinylpyridinium)), PtBA-b-PCEMA(poly(tert-butylacrylate) -b-poly(cinnamoyl-ethylmethacrylate)), PS-b-PLA(polystyrene-b-polyactide), PαMS-b-PHS(poly(α-methylstyrene)-b-poly(4-hydroxystyrene)), PPDPS-b-P4VP(pentadecyl phenol modified polystyrene-b-poly(4-vinylpyridine)), PS-b-PEO(poly(styrene-b-ethyleneoxide)), PS-b-PDMS(polystyrene-b-poly(dimethyl siloxane)), PS-b-PE(polystyrene-b-polyethylene)), PS-b-PFS(polystyrene-b-poly(ferrocenyl dimethyl silane)), PS-b-PPP(polystyrene-b-poly(paraphenylene)), PS-b-PB-b-PS, PS-b-PI-b-PS, PEO-b-PPO(Poly(propyleneoxide))-b-PEO, PVPDMPS(poly(4-vinyl-phenyldimethyl-2-propoxysilane))-b-PI-b-PVPDMPS, PS-b-P2VP-b-PtBMA 및 이들의 블록 공중합체로 구성된 군에서 선택된 하나 이상일 수 있다.
상기 어닐링은 가열 어닐링 또는 솔벤트 어닐링 중 하나일 수 있다.
상기 제1 패턴을 형성하는 단계는, 블록 공중합체의 제1 반복 단위가 자기 정렬되어 형성된 상기 제1 도멘인과 블록 공중합체의 제1 반복 단위가 자기 정렬되어 형성된 상기 제2 도멘인 중 어느 하나를 선택적으로 제거하는 단계; 및 잔존 도메인을 이용하여 전도성층을 패터닝하는 단계;를 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
공정성, 투과율이 개선된 편광판, 이를 포함하는 박막 트랜지스터 기판 및 이의 제조 방법을 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1 내지 도 8은 본 발명의 일 실시예에 따른 편광판의 개략적인 제조 공정별 단면도이다.
도 9는 본 발명의 일 실시예에 다른 편광판의 개략적인 단면도이다.
도 10은 도 4의 공정의 개략적인 평면도이다.
도 11은 도 5의 공정의 개략적인 평면도이다.
도 12 내지 도 14는 본 발명의 다른 실시예에 따른 도 5의 공정의 평면도이다.
도 15는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참고하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참고 부호는 동일 구성 요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 도면을 참고하여 본 발명의 실시예들에 대하여 설명한다.
도 1 내지 도 9는 본 발명의 일 실시예에 따른 와이어 그리드 편광자의 제조 공정별 단면도이다.
먼저 도 1을 참고하면, 기판(110) 상에 전도성층(120)을 형성할 수 있다. 전도성층(120)의 기판(110)의 전체 면을 덮고 있을 수 있다.
기판(110)은 가시광선을 투과시킬 수 있으면 그 재질은 용도나 공정에 맞게 적절하게 선택할 수 있다. 예를 들면, 유리, 석영(Quartz), 아크릴, TAC(triacetylcellulose), COP(cyclic olefin copolymer), COC(cyclic olefin polymer), PC(polycarbonate), PET(polyethylene naphthalate), PI(polyimide), PEN(polyethylene naphthalate), PES(polyether sulfone), PAR(polyarylate) 등의 다양한 고분자 화합물 등을 들 수 있지만, 이들만으로 한정되는 것은 아니다. 기판(110)은 일정 정도의 유연성(flexibility)을 가지는 광학용 필름 기재로 형성할 수 있다.
전도성층(120)은 전도성 소재이면 제한 없이 사용이 가능하다. 비제한적인 일례로, 전도성층(120)은 금속 재질로 이루어질 수 있고, 보다 구체적으로는 알루미늄(Al), 크롬(Cr), 은(Ag), 구리(Cu), 니켈(Ni), 티타늄(Ti) 코발트(Co) 및 몰리브덴(Mo)으로 이루어진 군에서 선택되는 하나의 금속 또는 이들의 합금인 것을 들 수 있지만, 이들만으로 한정되는 것은 아니다.
경우에 따라서는, 전도성층(120)은 둘 이상의 층을 포함할 수 있다. 예를 들어, 제1 전도성층(미도시)은 알루미늄으로 구성될 수 있고, 제2 전도성층(미도시)은 티타늄 또는 몰리브덴으로 구성될 수 있지만, 이것만으로 한정되는 것은 아니다. 제1 전도성층(미도시)이 알루미늄으로 구성될 경우, 이후 공정에서 공정 온도에 따라 힐록(hillock)이 발생하여 상부 표면이 균일하지 않아, 제품의 광학 특성을 저하시킬 수 있다. 이를 방지하기 위하여 제1 전도성층(미도시) 상에 티타늄 또는 몰리브덴으로 구성되는 제2 전도성층(미도시)을 형성하여, 공정 상 발생할 수 있는 힐록을 방지할 수 있다.
전도성층(120)을 형성하는 방법은 일반적인 스퍼터링 방법, 화학기상증착법, 증착(Evaporation)법 등을 이용할 수 있지만, 이들만으로 한정되는 것은 아니다.
도 2를 참고하면, 전도성층(120) 상에 가이드층(130)을 형성할 수 있다.
가이드층(130)은, 비제한적인 일례에서, 공정의 편의 상 포토레지스트(photoresist)를 사용할 수 있다. 가이드층(130)은 전도성층(120)의 전체 면을 덮고 있을 수 있다. 가이드층(130)은 후술할 선 구조물들로 패터닝되어 가이드 패턴층을 형성한다.
도 3을 참고하면, 가이드층(130)을 식각 또는 패터닝하여 가이드 패턴층을 형성할 수 있다. 가이드 패턴층은 제1 격벽들(131W, 131R)을 포함하는 제1 가이드 패턴과 제2 격벽들(131C, 131G)을 포함하는 제2 가이드 패턴을 포함할 수 있다.
이하에서는, 설명의 편의를 위해서, 제1 격벽들(131W, 131R)을 제1-1 격벽(131W)과 제1-2 격벽(131R)로 구분하여 설명할 수 있다. 또한, 설명의 편의를 위해서, 제2 격벽들(131C, 131G)을 제2-1 격벽(131C)과 제2-2 격벽(131G)으로 구분하여 설명할 수 있다.
제1-1 격벽(131W)과 제1-2 격벽(131R)은 서로 이격되어 배치되고, 제2-1 격벽(131C)과 제2-2 격벽(131G)은 서로 이격되어 배치된다. 제1 가이드 패턴은 제2 가이드 패턴과 달리 제1 격벽들(131W, 131R)의 사이를 연결하는 하프-톤(half-tone) 영역(HR)을 포함할 수 있다. 하프-톤 영역(HR)은 전도성층(120)을 덮고 있으므로, 제1 가이드 패턴은 제1 격벽들(131W, 131R)의 사이에서 전도성층(120)이 노출되지 않는다. 반면에, 제2 가이드 패턴은 서로 이격 배치된 제2 격벽들(131C, 131G)의 사이에서 전도성층(120)이 노출된다.
제1-1 격벽(131W)의 폭(W1)은 제1-2 격벽(131R)의 폭(W2)에 비해 좁을 수 있다. 제2-1 격벽(131C)의 폭(W3)은 제2-2 격벽(131G)의 폭(W4)에 비해 좁을 수 있다. 제1-1 격벽(131W)은 후술하는 제1 패턴을 형성하기 위한 가이드 패턴으로서 역할을 할 수 있고, 제1-2 격벽(131R)은 후술하는 반사부 내지 제3 패턴을 형성하기 위한 가이드 패턴으로서 역할을 할 수 있으며, 제2-1 격벽(131C)과 제2-2 격벽(131G)은 후술하는 제2 패턴을 형성하기 위한 가이드 패턴으로서 역할을 할 수 있다. 구체적으로, 제2-1 격벽(131C)은 후술하는 공통 전극 배선을 형성하기 위한 가이드 패턴으로서 역할을 할 수 있고, 제2-2 격벽(131G)은 후술하는 게이트 배선을 형성하기 위한 가이드 패턴으로서 역할을 할 수 있다. 제2-1 격벽(131C)은 생략될 수 있다.
포토레지스트로 구성된 가이드층(130)을 마스크 등을 이용하여 패턴에 맞게 노광 및 현상하여 제1 격벽들(131W, 131R) 및 제2 격벽들(131C, 131G)을 형성할 수 있지만, 이것만으로 한정되는 것은 아니고, 여러 가지 패터닝 기법들이 사용될 수 있다.
일례로, 제1 가이드 패턴과 제2 가이드 패턴은 마스크(M)을 이용하여 형성할 수 있다. 이 때, 제1 가이드 패턴은 하프-톤 마스크를 이용하여 형성할 수 있다. 제1 가이드 패턴을 하트-톤 마스크를 이용하여 형성함으로써, 1 마스크를 이용하여 후술하는 제2 패턴을 형성할 수 있다.
하프-톤 마스크를 사용하지 않는 경우에, 제2 가이드 패턴과 중첩되는 전도성층(120)의 제2 영역을 선택적으로 패터닝하기 위해서는 적어도 2 마스크가 필요하고, 9 단계의 공정을 거쳐야 하는 반면에, 하프-톤 마스크를 사용하는 경우에는, 1 마스크, 6 단계의 공정만으로 제2 가이드 패턴과 중첩되는 전도성층(120)의 제2 영역을 선택적으로 패터닝할 수 있다. 본 발명의 일 실시예에 따른 편광판의 제조 방법은 공정성을 개선할 수 있다.
도 3 및 도 4를 참고하면, 제2 가이드 패턴을 이용하여 전도성층(120)에 전도성 패턴층(121C, 121G)을 형성할 수 있다. 제2 격벽들(131C, 131G)로 보호된 전도성 패턴층(121C, 121G)은 식각 공정 이후에 제거되지 않고 기판(110) 상에 유지되지만, 제2 격벽들(131C, 131G)로 보호되지 않은 식각 공정 이후에 전도성층은 제거된다. 제2 격벽들(131C, 131G)로 보호된 전도성 패턴층(121C, 121G)은 각각 후술할 공통전극 배선과 게이트 배선로서 역할을 할 수 있다. 전도성 패턴층(121WR)은 제1 가이드 패턴으로 보호되어 패터닝되지 않을 수 있다. 제2-1 격벽(131C)과 전도성 패턴층(121C)은 생략될 수 있다.
도 4 및 도 5를 참고하면, 제1 가이드 패턴의 하프-톤 영역을 제거할 수 있다. 하프-톤 영역이 제거된 이후, 제2 격벽들(131W, 131R)의 사이에서 전도성 패턴층(121WR)의 일부가 노출될 수 있다.
도 5를 참고하면, 제1 및 제2 격벽들(131W, 131R, 131C, 131G)의 폭(W1, W2, W3, W4)을 줄이는 트리밍 공정이 진행될 수 있다. 트리밍 공정을 통하여, 제1-1 격벽(131W)은 제1-1' 격벽(131W')이 될 수 있다. 제1-1' 격벽(131W')의 폭(W1')은 제1-1 격벽(131W)의 폭(W1)에 비해 좁다. 제1-2 격벽(131R)은 제1-2' 격벽(131R')이 될 수 있다. 제1-2' 격벽(131W')의 폭(W2')은 제1-2 격벽(131R)의 폭(W2)에 비해 좁다. 제2-1 격벽(131C)은 제2-1' 격벽(131C')이 될 수 있다. 제2-1' 격벽(131C')의 폭(W3')은 제2-1 격벽(131C)의 폭(W3)에 비해 좁다. 제2-2 격벽(131G)은 제2-2' 격벽(131G')이 될 수 있다. 제2-2' 격벽(131G')의 폭(W4')은 제2-2 격벽(131G)의 폭(W4)에 비해 좁다. 제2-1' 및 2-2' 격벽(131C', 131G')의 폭(W3', W4')은 각각 전도성 패턴층(121C, 121G)의 폭에 비해 좁아질 수 있다. 제2-1' 격벽(131C')과 전도성 패턴층(121C)은 생략될 수 있다.
격벽들(131W', 131R', 131C', 131G')의 폭(W1', W2', W3', W4')이 줄어들수록 편광판의 개구율, 투과율이 높아질 수 있다. 구체적으로, 격벽들(131W', 131R', 131C', 131G')의 폭(W1', W2', W3', W4')이 줄어들수록 격벽들(131W', 131R', 131C', 131G')의 사이의 트렌치(T)에 형성될 후술할 도메인의 수가 증가하게 되어 편광판의 개구율이 높아질 수 있다.
비제한적인 일례에서, 트리밍 공정은 플라즈마 식각 공정을 이용하여 진행될 수 있다. 플라즈마는 격벽들(131W, 131R, 131C, 131G)의 폭(W1, W2, W3, W4)을 줄일 수 있는 것이면 특별히 제한되지 않는다. 비제한적인 일례에서, 트리밍 공정은 산소 플라즈마(O2 Plasma)를 사용할 수 있다.
도 6을 참고하면, 격벽들(131W', 131R', 131C', 131G')의 사이에는 트렌치(T)가 형성되고, 트렌치(T)에는 블록 공중합체층(140)이 형성될 수 있다. 제2-1' 격벽(131C')과 전도성 패턴층(121C)은 생략될 수 있다.
블록 공중합체는 1 반복 단위와 제2 반복 단위를 포함할 수 있다. 비제한적인 일례로, 블록 공중합체는 PS-b-PB(polystyrene-b-polybutadiene)), PS-b-PI(polystyrene-b-polyisoprene), PS-b-PMMA(polystyrene-b-poly(methyl methacrylate)), PS-b-P2VP(polystyrene-b-poly(2-vinylpyridine)), PS-b-PFDMS(polystyrene-b-poly(ferrocenyl-dimethylsilane)), PS-b-PtBA(polystyrene-b-poly(tert-butylacrylate)), PS-b-PFEMS(polystyrene-b-poly(ferrocenylethylmethylsilane)), PI-b-PEO(polyisoprene-b-poly(ethyleneoxide)), PB-b-PVP(polybutadiene-b-poly(butadiene-b-vinylpyridinium)), PtBA-b-PCEMA(poly(tert-butylacrylate) -b-poly(cinnamoyl-ethylmethacrylate)), PS-b-PLA(polystyrene-b-polyactide), PαMS-b-PHS(poly(α-methylstyrene)-b-poly(4-hydroxystyrene)), PPDPS-b-P4VP(pentadecyl phenol modified polystyrene-b-poly(4-vinylpyridine)), PS-b-PEO(poly(styrene-b-ethyleneoxide)), PS-b-PDMS(polystyrene-b-poly(dimethyl siloxane)), PS-b-PE(polystyrene-b-polyethylene)), PS-b-PFS(polystyrene-b-poly(ferrocenyl dimethyl silane)), PS-b-PPP(polystyrene-b-poly(paraphenylene)), PS-b-PB-b-PS, PS-b-PI-b-PS, PEO-b-PPO(Poly(propyleneoxide))-b-PEO, PVPDMPS(poly(4-vinyl-phenyldimethyl-2-propoxysilane))-b-PI-b-PVPDMPS, PS-b-P2VP-b-PtBMA 또는 이들의 블록 공중합체 등일 수 있다.
제1 반복 단위와 제2 반복 단위는 화학적 성질이 다르다. 제1 반복 단위와 제2 반복 단위는 자기 조립을 통해 미세상 분리될 수 있다. 제1 반복 단위와 제2 반복 단위는 식각률이 서로 다르다. 후술하는 제1 반복 단위가 자기 정렬된 제1 도메인과 제2 반복 단위가 자기 정렬된 제2 도메인은 둘 중 하나가 선택적으로 제거될 수 있다. 제1 반복 단위와 제2 반복 단위 중 하나는 격벽들(131W', 131R', 131C', 131G')에 대해 선택적 반응성을 가질 수 있다.
도 6 및 도 7를 참고하면, 블록 공중합체층(140)을 자기 조립시킴으로써, 제1 도메인(141)과 제2 도메인(142)이 교대 배열된 자기 조립된 블록 공중합체층을 형성할 수 있다. 블록 공중합체층(140)의 자기 조립은 예를 들어, 어닐링(annealing)을 통해 수행될 수 있다. 어닐링은 열적 어닐링과 용매 어닐링을 포함한다.
열적 어닐링(thermal annealing)은 블록 공중합체의 유리전이온도(Tg) 이상으로 열을 가해 미세상 분리를 유도하는 방법이고, 용매 어닐링(solvent annealing)은 블록 공중합체를 포함하는 고분자 박막을 용매 증기 하에 노출시켜 고분자 사슬에 유동성을 부여하여 미세상 분리를 유도하는 방법이다.
예를 들어, 용매 어닐링을 사용하여 공정을 진행할 경우에는 격벽들(131W, 131R, 131C, 131G)의 트리밍 공정 이후의 높이를 블록 공중합체층(140) 높이의 2.5배 이상이 되도록 형성할 수 있다. 용매 어닐링 공정에서 기화된 솔벤트가 블록 공중합체에 침투하면서 스웰링(swelling)이 발생하게 되므로, 전술한 바와 같은 높이를 확보해야 블록 공중합체가 격벽들(131W', 131R', 131C', 131G')을 넘어 트렌치 밖으로 흘러 넘치지 않을 수 있다. 제2-1' 격벽(131C')과 전도성 패턴층(121C)은 생략될 수 있다.
자기 조립된 블록 공중합체층은 제1 도메인(141)과 제2 도메인(142)을 포함한다. 제1 도메인(141)은 제1 반복 단위들로 구성되고, 제2 도메인(142)은 제2 반복 단위들로 구성된다. 제1 도메인(141)은 제1 반복 단위들이 자기 조립되어 형성되고, 제2 도메인(142)은 제2 반복 단위들이 자기 조립되어 형성된다.
도 8을 참고하면, 제2 도메인(142)만을 선택적으로 제거할 수 있다. 일례로, 제1 도메인(141)과 제2 도메인(142) 중 제2 도메인(142)을 선택적으로 제거하는 공정은 제2 도메인(142)에 친화성이 높은 용매를 사용할 수 있다. 다만, 이로 제한되는 것은 아니고, 제2 도메인(142)만을 건식 식각 공정을 통해 선택적으로 제거할 수도 있다. 건식 식각에 사용될 수 있는 가스는 산소(O2), 불화 탄소 기체 및 불화수소(HF)로 이루어지는 군에서 선택되는 하나 이상일 수 있지만, 이들만으로 한정되는 것은 아니다. 제2-1' 격벽(131C')과 전도성 패턴층(121C)은 생략될 수 있다.
도 9는 본 발명의 일 실시예에 따른 편광판의 개략적인 단면도이다.
도 8 및 도 9를 참고하면, 제1 가이드 패턴과 제2 도메인(142)을 마스크로 이용하여 전도성 패턴층(120WR)을 패터닝하여 제1 패턴과 제3 패턴을 형성할 수 있다. 구체적으로, 제1-1' 격벽(131W') 및 제2 도메인(142)으로 보호된 전도성 패턴층(121WR)은 기판(110) 상에 유지될 수 있고 제1 패턴을 형성할 수 있다.
제1 패턴은 선 구조물 형태의 전도성 패턴층(121W)들이 서로 이격 배치되어 있을 수 있고, 입사 광의 파장보다 짧은 주기의 간격으로 이격 배치되어 있고 입사 광 중 제1 편광의 광은 투과시키며 상기 제1 편광에 수직인 제2 편광의 광은 반사시킬 수 있다. 제1 패턴은 게이트 배선과 데이터 배선으로 둘러싸인 화소 영역 내에 배치될 수 있다.
제1-2' 격벽(131R')으로 보호된 전도성 패턴층(121R)은 기판(110) 상에 유지될 수 있고 제3 패턴을 형성할 수 있다. 제3 패턴은 반사부로 기능할 수 있으며, 제1 패턴에 의해 반사된 제2 편광을 광을 재활용할 수 있다. 전도성 패턴층(121R)으로 구성된 제3 패턴은 제1 패턴과 달리 입사 광 중 제1 편광의 광과 제2 편광의 광을 모두 반사시킬 수 있다. 제3 패턴은 게이트 배선과 데이터 배선으로 둘러싸인 화소 영역 내에 배치될 수 있다.
전도성 패턴층(121C, 121G)은 배선부로서 제2 패턴을 구성하고, 표시 장치 내에서 각각 공통전극 배선과 게이트 배선으로 역할을 할 수 있다. 전도성 패턴층(121C)은 생략될 수 있다. 제2 패턴은 화소 영역의 외곽을 둘러싸고 있는 비화소 영역에 배치될 수 있다. 표시 장치에서 비화소 영역에는 차광층, 예를 들어, 블랙 매트릭스 등이 배치될 수 있다.
도 9를 참고하면, 편광판은 기판(110), 기판(110) 상에 배치된 전도성 패턴층(121C, 121G, 121W, 121R)을 포함한다. 도 9의 편광판은 전도성 패턴층(121C, 121G, 121W, 121R) 상에 형성된 격벽들(131W', 131R', 131C', 131G')과 기판(110) 및 전도성 패턴층(121C, 121G, 121W, 121R) 상에 모두 형성된 제2 도메인(142)을 모두 제거함으로써 제작할 수 있다.
도 10은 도 4의 공정의 개략적인 평면도이다.
도 10을 참고하면, 제1-1 격벽(131W)은 제1 방향(D1)으로 주기적으로 배열될 수 있다. 제1-2 격벽(131R)은 제1 방향(D1)으로 주기적으로 배열될 수 있다. 제2-1 격벽(131C)은 제2 방향(D2)으로 배열된 줄기부(CL)와 줄기부(CL)로부터 제1 방향(D1)으로 돌출된 가지부(CP)를 포함할 수 있다. 제2-2 격벽(131G)은 제2 방향(D2)으로 배열된 줄기부(GL)와 줄기부(GL)로부터 제1 방향(D1)으로 돌출된 가지부(GP)를 포함할 수 있다. 제1 및 제2 격벽들(131W, 131R, 131C, 131G)는 서로 이격되어 배치되고, 서로 절연되어 있다. 가지부들(CP, GP)은 각각 제1-1 및 제1-2 격벽(131W, 131R)을 향해 돌출되어 있을 수 있다.
제1-1 격벽(131W)의 폭(W1)은 제1-2 격벽(131R)의 폭(W2)에 비해 좁다. 제2-1 격벽(131C)의 폭(W3, W3-1)은 제2-2 격벽(131G)의 폭(W4, W4-1)에 비해 좁을 수 있다.
도 11은 도 5의 공정의 개략적인 평면도이다.
도 10 및 도 11을 참고하면, 제1' 및 제2' 격벽들(131W', 131R', 131C', 131G')의 폭(W1', W2', W3', W4')은 제1 및 제2 격벽들(131W, 131R, 131C, 131G)의 폭(W1, W2, W3, W4)에 비해 좁다.
구체적으로, 제1-1 격벽(131W)은 제1-1' 격벽(131W')이 될 수 있다. 제1-1' 격벽(131W')의 폭(W1')은 제1-1 격벽(131W)의 폭(W1)에 비해 좁다. 제1-2 격벽(131R)은 제1-2' 격벽(131R')이 될 수 있다. 제1-2' 격벽(131W')의 폭(W2')은 제1-2 격벽(131R)의 폭(W2)에 비해 좁다. 제2-1 격벽(131C)은 제2-1' 격벽(131C')이 될 수 있다. 제2-1' 격벽(131C')의 폭(W3', W3-1')은 제2-1 격벽(131C)의 폭(W3, W3-1)에 비해 좁다. 제2-2 격벽(131G)은 제2-2' 격벽(131G')이 될 수 있다. 제2-2' 격벽(131G')의 폭(W4', W4-1')은 제2-2 격벽(131G)의 폭(W4, W4-1)에 비해 좁다.
제1-1' 격벽(131W')을 이용하여 제1 패턴을 형성할 수 있고, 제1-2' 격벽(131R')을 이용하여 제3 패턴을 형성할 수 있으며, 제2-1' 및 제2-2' 격벽(131C', 131G')을 이용하여 제2 패턴을 형성할 수 있다.
제2-1' 및 제2-2' 격벽(131C', 131G')의 가지부들(CP', GE')은 제1-1' 격벽(131W')을 향해서 돌출되어 있다. 도 9 및 도 11을 참고하면, 전도성 패턴층(121C, 121G) 중 줄기부들(CL', GL')과 가지부들(CP', GE')로 보호된 영역은 식각 공정에서 제거되지 않고, 가지부들(CP', GE')로 보호된 영역은 전도성 패턴층(121W) 측으로 돌출 형성될 수 있으며, 줄기부들(CL', GL')으로 보호된 영역은 제2 방향(D2)으로 배열될 수 있다. 특히, 줄기부들(CL', GL')은 공통 전극 선과 게이트 선을 각각 형성할 수 있고, 가지부들(CP', GE')은 공통 전극 선으로부터 제1 패턴을 향해 돌출된 공통 전극 돌출부와 게이트 선으로부터 제1 패턴을 향해 돌출된 게이트 전극을 형성할 수 있다.
도 12 내지 도 14는 본 발명의 다른 실시예에 따른 도 5의 공정의 평면도이다.
도 12를 참고하면, 제1-1' 격벽(131W') 사이에 제1-2' 격벽(131R')이 배치되지 않은 점에서 도 11과 상이하다. 도 9 및 도 12를 참고하면, 도 12의 공정에 따를 때, 편광판에는 전도성 패턴층(121R)이 형성되지 않는다. 다시 말하면, 편광판에는 제3 패턴 내지 반사부가 형성되지 않을 수 있다.
도 13을 참고하면, 제1-1' 격벽(131W')은 제2 방향(D2)으로 배열되어 있는 점에서 제1 방향(D1)으로 배열되어 있는 도 11의 제1-1' 격벽(131W')과 상이하다. 제1-1' 격벽(131W')은 제1-2' 격벽(131R')과 연결되어 있는 점에서 도 11의 제1-1' 격벽(131W')과 상이하다. 제2-1' 및 제2-2' 격벽(131C', 131G')은 제1-1' 및 제1-2' 격벽(131W', 131R')과 이격되어 배치될 수 있다.
도 14를 참고하면, 제1-1' 격벽(131W')은 제3 방향(D3)으로 배열되어 있는 점에서 제1 방향(D1)으로 배열되어 있는 도 11의 제1-1' 격벽(131W')과 상이하다. 제1-1' 격벽(131W')은 제1-2' 격벽(131R')과 연결되어 있는 점에서 도 11의 제1-1' 격벽(131W')과 상이하다. 제2-1' 및 제2-2' 격벽(131C', 131G')은 제1-1' 및 제1-2' 격벽(131W', 131R')과 이격되어 배치될 수 있다.
도 15는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도이다.
도 15를 참고하면, 박막 트랜지스터(TFT)는 하기와 같이 구성될 수 있다. 기판(110) 상에 게이트 전극(G)이 위치하고, 게이트 전극(G)상에 게이트 절연막(GI)이 위치한다. 게이트 절연막(GI) 상에서 게이트 전극(G)과 적어도 일부가 중첩하는 영역에 반도체층(ACT)이 위치하고, 반도체층(ACT) 상에 서로 이격하여 소스 전극(S) 및 드레인 전극(D)이 위치한다. 게이트 절연막(GI), 소스 전극(S), 반도체층(ACT) 및 드레인 전극(D) 상에 패시베이션 막(PL)이 위치하고, 패시베이션 막(PL) 상에 픽셀 전극(PE)이 드레인 전극(D)의 적어도 일부를 노출시키는 컨택홀(미도시) 경유하여 위치하여, 드레인 전극(D)과 전기적으로 접속할 수 있다.
전도성 패턴층(121W)은 게이트 전극(G)과 동일 평면 상에서 기판(110) 상에 배치된다. 전도성 패턴층(121W)은 제1 패턴을 구성할 수 있다. 제1 패턴은 편광 기능을 가진 편광자로서 기능할 수 있다. 편광판은 게이트 전극(G)과 같은 배선부 및 편광자를 포함한다.
기존에는, 게이트 전극(G)과 와이어 그리드 편광판 사이에 이들을 절연시키는 절연막이 배치되어 공정을 복잡하게 하고, 원가를 상승시켰으며, 개구율 내지 투과율을 저하시켰으나, 본 발명의 일 실시예에 다른 편광판을 포함하는 박막 트랜지스터 기판은 게이트 전극(G)과 같은 배선부와 편광자를 모두 구비하고 있으므로, 공정 단계가 감소되고, 원가가 절감되며, 개구율 내지 투과율이 향상되는 효과를 가질 수 있다.
한편, 고해상도 표시장치를 구현하기 위해서는 화소의 크기가 작아져야 하지만, 노광 기술의 한계로 배선의 크기가 작아지는 데에는 한계가 있다. 본 발명의 일 실시예에 따른 편광판을 포함하는 박막 트랜지스터 기판 또는 표시 장치는 편광자를 형성하는 과정에서 동시에 배선부의 폭을 줄일 수 있어서, 개구율 내지 투과율을 향상시킬 수 있다.
도시하지는 않았지만, 도 11에서와 같이 제1-2' 격벽(131R)을 이용하여 형성한 제3 패턴 내지 반사부를 더 포함할 수 있다. 구체적으로, 전도성 패턴층(도 9의 121R)은 제1 패턴과 동일 평면 상에서 기판(110) 상에 배치될 수 있다. 전도성 패턴층(121R)은 제3 패턴을 구성할 수 있고, 제3 패턴은 제1 패턴에 의해 반사된 제2 편광의 광을 재활용하여 표시 장치의 휘도를 향상시킬 수 있다.
이하, 본 발명의 일 실시예에 따른 편광판을 하부 편광판이라 정의하고 이를 포함하는 표시 장치에 대해 구체적으로 설명하기로 한다.
도시하지는 않았으나, 도 15의 박막 트랜지스터 기판을 포함하는 표시 장치(미도시)는 빛을 발산하는 백라이트 유닛(미도시), 박막 트랜지스터 기판과 대향하는 상부 기판(미도시), 박막 트랜지스터 기판과 상부 기판(미도시)의 사이에 배치되는 액정층(미도시), 상부 기판 상에 배치되는 상부 편광판(미도시) 등을 추가로 포함할 수 있다.
이 경우, 상부 편광판과 하부 편광판의 투과축은 서로 직교 또는 평행일 수 있다. 경우에 따라서는 상부 편광판은 하부 편광판과 같은 와이어 그리드 편광판 또는 PVA계 편광 필름일 수 있다. 경우에 따라서는 상부 편광판은 생략될 수도 있다.
백라이트 유닛은, 예를 들어 도광판, 광원부, 반사부재, 광학시트 등을 더 포함할 수 있다.
도광판(Light Guide Plate : LGP)은 광원부에서 발생되는 광의 경로를 액정층 측으로 변경하는 부분으로서, 광원부에서 발생되는 빛이 입사되도록 마련된 입광면 및 액정층을 향하는 출광면을 구비할 수 있다. 도광판은 광투과성 재료 중의 하나인 폴리메틸메타크릴레이트(Poly Methyl Methacrylate : PMMA) 재질 또는 폴리카보네이트(Polycarbonate : PC) 재질과 같은 일정한 굴절율을 갖는 재료로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
이와 같은 재료로 이루어진 도광판의 일측 또는 양측으로 입사한 광은 도광판의 임계각 이내의 각도를 가지므로, 도광판 내부로 입사되고, 도광판의 상면 또는 하면에 입사되었을 때 광의 각도는 임계각을 벗어나게 되어, 도광판 외부로 출사되지 않고, 도광판 내부에 골고루 전달된다.
도광판의 상면 및 하면 중 어느 하나의 면, 예를 들어 출광면과 대향하는 하면에는 가이드 된 광이 상부로 출사될 수 있도록 산란 패턴이 형성될 수 있다. 즉, 도광판 내부에서 전달된 광이 상부로 출사될 수 있도록 도광판의 일면에 예를 들어 잉크로 산란 패턴을 인쇄할 수 있다. 이러한 산란 패턴은 잉크를 인쇄하여 형성할 수도 있으나, 이에 한정되는 것은 아니며, 도광판에 미세한 홈이나 돌기를 형성할 수도 있으며, 다양한 변형이 가능하다.
도광판과 하부 수납부재의 바닥부 사이에는 반사부재가 더 구비될 수 있다. 반사부재는 도광판의 하면, 즉 출광면과 대향하는 반대면으로 출사되는 광을 다시 반사시켜 도광판에 공급하는 역할을 한다. 반사부재는 필름 형태로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
광원부는 도광판의 입광면과 대면하도록 배치될 수 있다. 광원부의 개수는 필요에 따라 적절히 변경 가능하다. 예컨대 광원부는 도광판의 일 측면에만 한 개가 구비될 수도 있으며, 도광판의 4개의 측면 중 3개 이상의 측면과 대응되도록 3개 이상이 구비되는 것도 가능하다. 또한 도광판의 측면 중 어느 하나와 대응되도록 배치된 광원부가 복수개인 경우도 가능하다고 할 것이다. 상기와 같이, 도광판의 측면에 광원이 위치하는 방식인 사이드 라이트 방식을 예로 들어 설명하였지만, 이외에도 백라이트 구성에 따라 직하 방식, 면 형상 광원 방식 등이 있다.
광원은 백색광을 발산하는 백색 LED일 수 있으며, 또는 각각 적(R), 녹(G), 청(B)의 색의 광을 발산하는 복수개의 LED일 수도 있다. 복수개의 광원이 각각 적(R), 녹(G), 청(B)의 색의 광을 발산하는 LED로 구현되는 경우, 이들을 한꺼번에 점등시킴으로써 색섞임에 의한 백색광을 구현할 수도 있다.
상부 기판은 컬러 필터(CF) 기판일 수 있다. 예를 들면, 유리 또는 플라스틱 등의 투명한 절연 물질로 이루어진 기재의 아래 면에 빛샘을 방지하기 위한 블랙 매트릭스와 적, 녹, 청의 컬러 필터 및 ITO 또는 IZO 등의 투명 도전성 산화물로 형성되어 있는 전기장 생성 전극인 공통 전극을 포함할 수 있다.
액정층은 입사광의 편광축을 회전시키는 역할을 하는 것으로서, 일정한 방향으로 배향되어 상부 기판 및 하부 기판 사이에 위치한다. 액정층은 양의 유전율 이방성을 가지는 트위스티드 네마틱(twisted nematic; TN) 모드, 수직 배향(VA) 모드 또는 수평 배향(IPS, FFS) 모드 등일 수 있지만, 이들만으로 한정되는 것은 아니다.
이상 첨부된 도면을 참고하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
110: 기판
120: 전도성층
121W, 121R, 121C, 121G: 전도성 패턴층
130: 가이드층
131W, 131R, 131C, 131G: 가이드 패턴층
140: 블록 공중합체
141: 제1 도메인 142: 제2 도메인

Claims (20)

  1. 기판;
    상기 기판 상에 배치되고 복수의 선 구조물을 포함하며, 입사 광 중 제1 편광의 광은 투과시키고, 상기 제1 편광에 수직인 제2 편광의 광은 반사시키는 제1 전도성 패턴;
    상기 기판 상에 배치되고 줄기부 및 상기 줄기부로부터 상기 제1 전도성 패턴을 향해 돌출된 가지부를 포함하는, 제2 전도성 패턴; 및
    상기 기판 상에 배치된 제3 전도성 패턴을 포함하되,
    상기 제1 전도성 패턴, 상기 제2 전도성 패턴 및 상기 제3 전도성 패턴은 동일층에 배치되고,
    상기 복수의 선 구조물은 입사 광의 파장보다 짧은 주기의 간격으로 이격 배치되며,
    상기 제1 전도성 패턴 및 상기 제3 전도성 패턴은 상기 제2 전도성 패턴과 절연되어 이격되고,
    상기 제3 전도성 패턴의 선폭은 상기 복수의 선 구조물의 선폭보다 큰
    편광판.
  2. 제1 항에 있어서,
    상기 제3 전도성 패턴층은, 상기 제1 편광과 상기 제2 편광을 모두 반사시키는 편광판.
  3. 제1 항에 있어서,
    상기 제1 전도성 패턴층, 상기 제2 전도성 패턴층 및 상기 제3 전도성 패턴층은 금속 패턴층인 편광판.
  4. 제3 항에 있어서,
    상기 금속 패턴층은 알루미늄(Al), 크롬(Cr), 은(Ag), 구리(Cu), 니켈(Ni), 티타늄(Ti) 코발트(Co), 몰리브덴(Mo) 및 이들의 합금으로 구성된 군에서 선택된 하나인 편광판.
  5. 입사 광 중 제1 편광의 광은 투과시키고, 상기 제1 편광에 수직인 제2 편광의 광은 반사시키는 편광자와 상기 편광자의 외측에 배치된 게이트 배선 및 상기 제1 편광과 상기 제2 편광을 모두 반사시키는 반사부를 포함하는 편광판; 및
    상기 편광판 상에 배치된 데이터 배선;
    을 포함하되,
    상기 편광자, 상기 게이트 배선 및 상기 반사부는 동일층에 배치되고,
    상기 편광자는 복수의 선 구조물을 포함하며,
    상기 게이트 배선은 상기 편광자 및 상기 반사부와 절연되어 이격되고,
    상기 반사부의 선폭은 상기 복수의 선 구조물 각각의 선폭보다 큰 박막 트랜지스터 기판.
  6. 제5 항에 있어서,
    상기 복수의 선 구조물은 입사 광의 파장보다 짧은 주기의 간격(gap)으로 이격 배치되는 박막 트랜지스터 기판.
  7. 제5 항에 있어서,
    상기 편광자는 상기 게이트 배선과 상기 데이터 배선으로 둘러싸인 화소 영역 내에 배치된 박막 트랜지스터 기판.
  8. 제6 항에 있어서,
    상기 게이트 배선은 게이트 선 및 상기 게이트 선으로부터 상기 편광자를 향해 돌출된 게이트 전극을 포함하는 박막 트랜지스터 기판.
  9. 제5 항에 있어서,
    상기 편광판은, 상기 게이트 배선의 외측에 배치된 공통 전극;을 더 포함하는 박막 트랜지스터 기판.
  10. 제9 항에 있어서,
    상기 게이트 배선은 게이트 선을 포함하고,
    상기 공통 전극은 상기 게이트 선에 평행한 공통 전극선과 상기 공통 전극선으로부터 상기 편광자를 향해 돌출된 돌출부를 포함하는 박막 트랜지스터 기판.
  11. 삭제
  12. 제5 항에 있어서,
    상기 게이트 배선은 복수개이고, 상기 반사부는 인접하는 상기 게이트 배선의 사이에 배치되는 박막 트랜지스터 기판.
  13. 제5 항에 있어서,
    상기 반사부는 화소 영역의 외측을 둘러싸고 있는 비화소 영역 내에 배치된 박막 트랜지스터 기판.
  14. 전도성층을 기판 상에 형성하는 단계;
    제1 격벽들 및 상기 제1 격벽들과 연결되어 상기 전도성층을 덮고 있으며 상기 제1 격벽보다 낮은 높이로 형성된 하프-톤(half-tone) 영역을 포함하는 제1 가이드 패턴과, 제2 격벽들로 구성되고 상기 제2 격벽들의 사이에서 상기 전도성층이 노출되는 제2 가이드 패턴을 포함하는 가이드 패턴층을 상기 전도성층 상에 형성하는 단계;
    상기 제2 가이드 패턴을 이용하여 상기 전도성층을 패터닝하여 상기 제1 가이드 패턴의 외측에 이격 배치되어 절연되고, 줄기부와 상기 줄기부로부터 상기 제1 가이드 패턴을 향해 돌출된 가지부를 포함하는 제2 패턴을 형성하는 단계;
    상기 하프-톤(half-tone) 영역을 제거하여 제1-1 가이드 패턴을 형성하는 단계;
    상기 제2 패턴 및 상기 제1-1 가이드 패턴의 트렌치(trench)에 자기 정렬된 블록 공중합체의 나노 구조를 형성하는 단계; 및
    상기 자기정렬된 블록 공중합체의 제1 도메인과 제2 도메인 중 하나를 이용하여 입사 광 중 제1 편광의 광은 투과시키고 상기 제1 편광에 수직인 제2 편광의 광은 반사시키는 제1 패턴을 형성하는 단계;
    를 포함하는 편광판의 제조 방법.
  15. 제14 항에 있어서,
    상기 제1 및 제2 격벽들의 폭을 줄이는 단계;를 더 포함하는 편광판의 제조 방법.
  16. 제15 항에 있어서,
    상기 제1 및 제2 격벽들의 폭은 산소(O2) 플라즈마 식각 공정을 이용하여 줄이는 편광판의 제조 방법.
  17. 제14 항에 있어서,
    상기 자기 정렬된 블록 공중합체의 나노 구조를 형성하는 단계는,
    제1 반복 단위와 제2 반복 단위를 포함하는 블록 공중합체(block copolymer)층을 상기 트렌치에 형성하는 단계; 및
    상기 블록 공중합체층을 어닐링(annealing)하는 단계;
    를 포함하는 편광판의 제조 방법.
  18. 제17 항에 있어서,
    상기 블록 공중합체는, PS-b-PB(polystyrene-b-polybutadiene)), PS-b-PI(polystyrene-b-polyisoprene), PS-b-PMMA(polystyrene-b-poly(methyl methacrylate)), PS-b-P2VP(polystyrene-b-poly(2-vinylpyridine)), PS-b-PFDMS(polystyrene-b-poly(ferrocenyl-dimethylsilane)), PS-b-PtBA(polystyrene-b-poly(tert-butylacrylate)), PS-b-PFEMS(polystyrene-b-poly(ferrocenylethylmethylsilane)), PI-b-PEO(polyisoprene-b-poly(ethyleneoxide)), PB-b-PVP(polybutadiene-b-poly(butadiene-b-vinylpyridinium)), PtBA-b-PCEMA(poly(tert-butylacrylate) -b-poly(cinnamoyl-ethylmethacrylate)), PS-b-PLA(polystyrene-b-polyactide), PαMS-b-PHS(poly(α-methylstyrene)-b-poly(4-hydroxystyrene)), PPDPS-b-P4VP(pentadecyl phenol modified polystyrene-b-poly(4-vinylpyridine)), PS-b-PEO(poly(styrene-b-ethyleneoxide)), PS-b-PDMS(polystyrene-b-poly(dimethyl siloxane)), PS-b-PE(polystyrene-b-polyethylene)), PS-b-PFS(polystyrene-b-poly(ferrocenyl dimethyl silane)), PS-b-PPP(polystyrene-b-poly(paraphenylene)), PS-b-PB-b-PS, PS-b-PI-b-PS, PEO-b-PPO(Poly(propyleneoxide))-b-PEO, PVPDMPS(poly(4-vinyl-phenyldimethyl-2-propoxysilane))-b-PI-b-PVPDMPS, PS-b-P2VP-b-PtBMA 및 이들의 블록 공중합체로 구성된 군에서 선택된 하나 이상인 편광판의 제조 방법.
  19. 제17 항에 있어서,
    상기 어닐링은 가열 어닐링 또는 솔벤트 어닐링 중 하나인 편광판의 제조 방법.
  20. 제14 항에 있어서, 상기 제1 패턴을 형성하는 단계는,
    블록 공중합체의 제1 반복 단위가 자기 정렬되어 형성된 상기 제1 도메인과 블록 공중합체의 제1 반복 단위가 자기 정렬되어 형성된 상기 제2 도메인 중 어느 하나를 선택적으로 제거하는 단계; 및
    잔존 도메인을 이용하여 전도성층을 패터닝하는 단계;
    를 포함하는 편광판의 제조 방법.

KR1020140177458A 2014-12-10 2014-12-10 편광판, 이를 포함하는 박막 트랜지스터 기판 및 이의 제조 방법 KR102386196B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140177458A KR102386196B1 (ko) 2014-12-10 2014-12-10 편광판, 이를 포함하는 박막 트랜지스터 기판 및 이의 제조 방법
US14/691,216 US9470829B2 (en) 2014-12-10 2015-04-20 Polarizing plate, TFT substrate including the polarizing plate, and method of manufacturing the polarizing plate
CN201510894576.1A CN105700056B (zh) 2014-12-10 2015-12-08 偏振板、包括该偏振板的tft基板及制造该偏振板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140177458A KR102386196B1 (ko) 2014-12-10 2014-12-10 편광판, 이를 포함하는 박막 트랜지스터 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20160070886A KR20160070886A (ko) 2016-06-21
KR102386196B1 true KR102386196B1 (ko) 2022-04-13

Family

ID=56110985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140177458A KR102386196B1 (ko) 2014-12-10 2014-12-10 편광판, 이를 포함하는 박막 트랜지스터 기판 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US9470829B2 (ko)
KR (1) KR102386196B1 (ko)
CN (1) CN105700056B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102389618B1 (ko) * 2015-03-10 2022-04-25 삼성디스플레이 주식회사 편광 소자, 이의 제조 방법 및 이를 포함하는 표시 패널
KR20180023102A (ko) 2016-08-23 2018-03-07 삼성디스플레이 주식회사 와이어 그리드 패턴 및 이의 제조방법
US10598838B2 (en) * 2018-06-29 2020-03-24 Intel Corporation Pixel level polarizer for flexible display panels
CN109613734B (zh) * 2019-01-29 2021-08-13 厦门天马微电子有限公司 显示面板和显示装置
JP7296245B2 (ja) * 2019-05-08 2023-06-22 デクセリアルズ株式会社 偏光板および光学機器、並びに偏光板の製造方法
CN111403458B (zh) * 2020-03-27 2023-04-07 深圳市华星光电半导体显示技术有限公司 色转换层及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100328768A1 (en) * 2009-06-25 2010-12-30 Michael Lines Nano fractal diffuser

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590056B1 (ko) * 2004-05-14 2006-06-14 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100612356B1 (ko) * 2004-05-31 2006-08-16 삼성에스디아이 주식회사 배기효율이 개선된 플라즈마 디스플레이 패널
EP1816508A1 (en) * 2006-02-02 2007-08-08 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20070105092A (ko) * 2006-04-25 2007-10-30 삼성전자주식회사 어레이 기판 및 이를 갖는 표시패널
KR20080024316A (ko) 2006-09-13 2008-03-18 엘지전자 주식회사 선 격자 편광자의 제조 방법
KR101346687B1 (ko) 2007-06-29 2014-01-15 한국과학기술원 블록공중합체의 나노패터닝 방법 및 이를 이용한 편광자제조방법
JP2009031392A (ja) * 2007-07-25 2009-02-12 Seiko Epson Corp ワイヤーグリッド型偏光素子、その製造方法、液晶装置および投射型表示装置
JP4640446B2 (ja) * 2008-05-26 2011-03-02 ソニー株式会社 液晶装置、カラーフィルタ基板及びアレイ基板
KR101572109B1 (ko) 2008-12-30 2015-11-27 삼성디스플레이 주식회사 나노 구조체의 제조 방법 및 이를 이용한 패턴의 제조 방법
CN102472935A (zh) * 2009-07-15 2012-05-23 夏普株式会社 液晶显示装置
KR20110101893A (ko) 2010-03-10 2011-09-16 삼성전자주식회사 액정 표시 장치
KR101800285B1 (ko) * 2010-10-04 2017-12-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20130008166A (ko) * 2011-07-12 2013-01-22 엘지디스플레이 주식회사 액정표시장치 및 이의 제조 방법
JP2013025111A (ja) * 2011-07-21 2013-02-04 Sony Corp 表示装置
KR20130015470A (ko) * 2011-08-03 2013-02-14 삼성전자주식회사 디스플레이패널 및 이를 포함하는 디스플레이장치
KR20130015471A (ko) * 2011-08-03 2013-02-14 삼성전자주식회사 디스플레이패널 및 이를 채용한 디스플레이장치
KR20130015829A (ko) * 2011-08-05 2013-02-14 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 액정 표시 장치
JP5732348B2 (ja) * 2011-08-12 2015-06-10 株式会社ジャパンディスプレイ 表示装置
KR101942363B1 (ko) * 2012-07-26 2019-04-12 삼성디스플레이 주식회사 편광 소자, 이의 제조 방법, 이를 포함하는 표시 패널 및 이를 포함하는 표시 장치
KR20140030382A (ko) * 2012-08-27 2014-03-12 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR102017205B1 (ko) 2012-12-07 2019-09-03 삼성디스플레이 주식회사 나노 구조체의 제조 방법 및 이를 이용한 패턴 형성 방법
CN203338274U (zh) * 2013-03-30 2013-12-11 南昌欧菲光显示技术有限公司 偏光滤光模块和触摸显示屏
KR20140137734A (ko) * 2013-05-23 2014-12-03 삼성디스플레이 주식회사 반사형 편광판 제조방법 및 인셀 반사형 편광판 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100328768A1 (en) * 2009-06-25 2010-12-30 Michael Lines Nano fractal diffuser

Also Published As

Publication number Publication date
US9470829B2 (en) 2016-10-18
CN105700056B (zh) 2019-12-13
KR20160070886A (ko) 2016-06-21
CN105700056A (zh) 2016-06-22
US20160170116A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
US10295717B2 (en) Wire grid polarizing plate, display device including the same, and method of fabricating said display device
KR102386196B1 (ko) 편광판, 이를 포함하는 박막 트랜지스터 기판 및 이의 제조 방법
KR102305200B1 (ko) 와이어 그리드 편광자, 이를 포함하는 표시 장치 및 이의 제조방법
KR102226116B1 (ko) 와이어 그리드 편광자 및 이의 제조방법
KR20160060860A (ko) 와이어 그리드 편광자, 이를 포함하는 표시 장치 및 이의 제조방법
KR20160014835A (ko) 와이어 그리드 편광자 및 이의 제조방법
KR102079163B1 (ko) 와이어 그리드 편광자, 이를 포함하는 표시 장치 및 이의 제조방법
KR20160070883A (ko) 와이어 그리드 편광자 및 이의 제조 방법
KR20160065302A (ko) 와이어 그리드 편광자 및 이의 제조방법
KR20160031612A (ko) 와이어 그리드 편광자, 이를 포함하는 표시 장치 및 이의 제조방법
KR102133211B1 (ko) 와이어 그리드 편광자의 제조방법
KR102241418B1 (ko) 와이어 그리드 편광자 및 이의 제조방법
KR102413901B1 (ko) 와이어 그리드 편광판 및 이를 포함하는 표시장치
KR102410299B1 (ko) 와이어 그리드 편광판, 이를 포함하는 표시장치 및 표시장치의 제조방법
KR20160110583A (ko) 와이어 그리드 편광자 및 이의 제조방법
KR20080075572A (ko) 표시 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant