KR102385921B1 - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR102385921B1
KR102385921B1 KR1020170070863A KR20170070863A KR102385921B1 KR 102385921 B1 KR102385921 B1 KR 102385921B1 KR 1020170070863 A KR1020170070863 A KR 1020170070863A KR 20170070863 A KR20170070863 A KR 20170070863A KR 102385921 B1 KR102385921 B1 KR 102385921B1
Authority
KR
South Korea
Prior art keywords
substrate
memory unit
insulating layer
interlayer insulating
electrode structure
Prior art date
Application number
KR1020170070863A
Other languages
English (en)
Other versions
KR20180133983A (ko
Inventor
이길호
고관협
김홍수
임준희
전창훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170070863A priority Critical patent/KR102385921B1/ko
Priority to US15/828,937 priority patent/US10438998B2/en
Priority to CN201810466873.XA priority patent/CN109003977B/zh
Publication of KR20180133983A publication Critical patent/KR20180133983A/ko
Application granted granted Critical
Publication of KR102385921B1 publication Critical patent/KR102385921B1/ko

Links

Images

Classifications

    • H01L27/115—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L43/08—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 소자는, 기판 상에 나란하게(side by side) 배치되는 제1 메모리부 및 제2 메모리부를 포함한다. 상기 제1 메모리부는 플래쉬 메모리 셀 구조를 포함하고, 상기 제2 메모리부는 가변저항 메모리 셀 구조를 포함한다.

Description

반도체 소자{SEMICONDUCTOR DEVICES}
본 발명은 반도체 소자에 관한 것으로, 보다 상세하게는 서로 다른 동작 특성을 갖는 메모리 셀들을 갖는 반도체 소자에 관한 것이다.
반도체 소자들은 메모리 소자 및 논리 소자로 구분될 수 있다. 메모리 소자는 데이터를 저장하는 소자이다. 일반적으로, 반도체 메모리 장치는 크게 휘발성(volatile) 메모리 장치와, 비휘발성(nonvolatile) 메모리 장치로 구분될 수 있다. 휘발성 메모리 장치는 전원의 공급이 중단되면, 저장된 데이터가 소멸하는 메모리 장치로서, 예를 들어 DRAM(Dynamic Random Access Memory) 및 SRAM(Static Random Access Memory) 등이 있다. 그리고 비휘발성 메모리 장치는 전원의 공급이 중단되더라도 저장된 데이터가 소멸되지 않는 메모리 장치로서, 예를 들어, PROM(Programmable ROM), EPROM(Erasable PROM), EEPROM(Electrically EPROM), 플래시 메모리 장치(Flash Memory Device) 등이 있다. 또한, 최근에는 반도체 메모리 장치의 고성능화 및 저전력화 추세에 맞추어, MRAM(Magnetic Random Access Memory) 및 PRAM(Phase-Change Random Access Memory)과 같은 차세대 반도체 메모리 장치들이 개발되고 있다. 이러한 차세대 반도체 메모리 장치들을 구성하는 물질들은 전류 또는 전압에 따라, 그 저항값이 달라지며, 전류 또는 전압 공급이 중단되더라도 저항값을 그대로 유지하는 특성을 갖는다.
본 발명이 이루고자 하는 일 기술적 과제는 고집적화된 반도체 소자를 제공하는 데 있다. 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않는다.
본 발명에 따른 반도체 소자는, 기판 상에 나란하게(side by side) 배치되는 제1 메모리부 및 제2 메모리부를 포함할 수 있다. 상기 제1 메모리부는 플래쉬 메모리 셀 구조를 포함하고, 상기 제2 메모리부는 가변저항 메모리 셀 구조를 포함할 수 있다.
본 발명에 따른 반도체 소자는, 기판 상에 나란하게(side by side) 배치되는 제1 메모리부 및 제2 메모리부를 포함할 수 있다. 상기 제1 메모리부는 상기 기판의 상면에 수직한 방향을 따라 적층되는 게이트 전극들을 포함하는 전극 구조체; 및 상기 전극 구조체를 관통하는 채널 구조체를 포함할 수 있다. 상기 제2 메모리부는 상기 기판 상의 선택 요소; 및 상기 선택 요소의 일 단자에 연결되는 가변 저항 요소를 포함할 수 있다. 상기 가변 저항 요소는, 상기 기판으로부터, 상기 게이트 전극들 중 최상부 게이트 전극보다 높은 높이에 위치할 수 있다.
본 발명에 따르면, 고집적화된 반도체 소자가 용이하게 제공될 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 소자의 내부 구조의 배치를 개략적으로 나타내는 단면도이다.
도 2 내지 도 4는 도 1의 제1 메모리부에 배치되는 메모리 셀 어레이의 회로도들이다.
도 5는 도 1의 제2 메모리부에 배치되는 단위 메모리 셀을 나타내는 회로도이다.
도 6은 본 발명의 일부 실시예들에 따른 반도체 소자의 내부 구조의 배치를 개략적으로 나타내는 단면도이다.
도 7은 본 발명의 일부 실시예들에 따른 도 6의 반도체 소자의 평면도이다.
도 8은 도 7의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'에 따라 자른 단면도이다.
도 9는 본 발명의 일부 실시예들에 따른 도 6의 반도체 소자를 나타내는 도면으로, 도 7의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'에 대응하는 단면도이다.
도 10은 본 발명의 일부 실시예들에 따른 도 6의 반도체 소자를 나타내는 도면으로, 도 7의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'에 대응하는 단면도이다.
도 11은 본 발명의 일부 실시예들에 따른 도 6의 반도체 소자를 나타내는 단면도이다.
도 12a 및 도 12b는 본 발명의 일부 실시예들에 따른 가변저항요소의 예시들을 각각 나타내는 단면도들이다.
도 13은 본 발명의 일부 실시예들에 따른 반도체 소자의 내부 구조의 배치를 개략적으로 나타내는 단면도이다.
도 14는 본 발명의 일부 실시예들에 따른 도 13의 반도체 소자의 평면도이다.
도 15는 도 14의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'에 따라 자른 단면도이다.
도 16은 본 발명의 일부 실시예들에 따른 도 13의 반도체 소자를 나타내는 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 반도체 소자의 내부 구조의 배치를 개략적으로 나타내는 단면도이다.
도 1을 참조하면, 반도체 소자(1000)는 기판(100) 상에 나란하게 배치되는 제1 메모리부(10) 및 제2 메모리부(20)를 포함할 수 있다. 상기 제1 메모리부(10)는 플래쉬 메모리 셀 구조를 포함할 수 있고, 상기 제2 메모리부(20)는 가변저항 메모리 셀 구조를 포함할 수 있다. 일 예로, 상기 제1 메모리부(10) 및 상기 제2 메모리부(20)는 별개의 메인 메모리들로 각각 기능할 수 있다. 다른 예로, 상기 제1 메모리부(10)는 메인 메모리로 기능할 수 있고, 상기 제2 메모리부(20)는 버퍼 메모리로 기능할 수 있다.
도 2 내지 도 4는 도 1의 제1 메모리부(10)에 배치되는 메모리 셀 어레이의 회로도들이다.
도 2를 참조하면, 일부 실시예들에 따르면, 상기 제1 메모리부(10)는 2차원 낸드 플래쉬 메모리 셀 어레이를 포함할 수 있다. 구체적으로, 상기 제1 메모리부(10)는 복수의 셀 스트링들(CSTR)을 포함할 수 있다. 상기 복수의 셀 스트링들(CSTR)의 각각은, 스트링 선택 라인(string selection line; SSL)에 연결되는 스트링 선택 트랜지스터(SST), 복수의 워드라인들(WL0-WLn, n은 자연수)에 각각 연결되는 복수의 메모리 셀 트랜지스터들(MCT), 및 접지 선택 라인(ground selection line; GSL)에 연결되는 접지 선택 트랜지스터(GST)를 포함할 수 있다. 상기 스트링 선택 트랜지스터(SST)는 복수의 비트 라인들(BL0-BLm, m은 자연수) 중 하나에 연결되고, 상기 접지 선택 트랜지스터(GST)는 공통 소스 라인(common source line; CSL)에 연결될 수 있다. 상기 비트 라인들(BL0-BLm)은 제1 방향(D1)으로 연장될 수 있고 상기 스트링 선택 라인(string selection line; SSL), 상기 워드라인들(WL0-WLn), 및 상기 접지 선택 라인(ground selection line; GSL)은 상기 제1 방향(D1)에 교차하는 제2 방향(D2)으로 연장될 수 있다. 상기 제1 방향(D1) 및 상기 제2 방향(D2)은 상기 기판(100)의 상면에 평행한 방향들일 수 있다.
상기 스트링 선택 라인(string selection line; SSL), 상기 워드라인들(WL0-WLn), 및 상기 접지 선택 라인(ground selection line; GSL)은 상기 도 1의 기판(100) 상에 제공되되, 상기 기판(100)으로부터 서로 동일한 높이에 배치될 수 있다. 상기 스트링 선택 라인(string selection line; SSL), 상기 워드라인들(WL0-WLn), 및 상기 접지 선택 라인(ground selection line; GSL)은 상기 스트링 선택 트랜지스터(SST), 상기 메모리 셀 트랜지스터들(MCT), 및 상기 접지 선택 트랜지스터(GST)의 게이트 전극들로 각각 사용될 수 있다. 상기 메모리 셀 트랜지스터들(MCT)의 각각은 데이터 저장 요소(data storage element)를 포함할 수 있다.
도 3을 참조하면, 일부 실시예들에 따르면, 상기 제1 메모리부(10)는 3차원 낸드 플래쉬 메모리 셀 어레이를 포함할 수 있다. 구체적으로, 상기 제1 메모리부(10)는 공통 소스 라인(CSL), 복수 개의 비트 라인들(BL), 및 상기 공통 소스 라인(CSL)과 상기 비트 라인들(BL) 사이에 배치되는 복수 개의 셀 스트링들(CSTR)을 포함할 수 있다. 상기 공통 소스 라인(CSL)은 상기 도 1의 기판(100) 상에 배치되는 도전성 박막 또는 상기 기판(100) 내에 형성되는 불순물 영역일 수 있다. 상기 비트 라인들(BL)은 상기 기판(100)의 상기 상면에 수직한 제3 방향(D3)으로 이격되어, 상기 기판(100) 상에 배치되는 도전성 패턴들(예를 들면, 금속 라인)일 수 있다. 상기 비트 라인들(BL)은 상기 제2 방향(D2)을 따라 연장되고 상기 제1 방향(D1)으로 배열되되, 그 각각에는 복수 개의 셀 스트링들(CSTR)이 병렬로 연결될 수 있다. 상기 셀 스트링들(CSTR)은 상기 공통 소스 라인(CSL)에 공통으로 연결될 수 있다. 일부 실시예들에 따르면, 상기 공통 소스 라인(CSL)은 복수 개로 제공되고, 2차원적으로 배열될 수 있다. 여기서, 공통 소스 라인들(CSL)에는 전기적으로 동일한 전압이 인가될 수 있으며, 또는 공통 소스 라인들(CSL)의 각각이 전기적으로 제어될 수도 있다.
상기 셀 스트링들(CSTR)의 각각은 상기 공통 소스 라인(CSL)에 접속하는 접지 선택 트랜지스터(GST), 상기 비트 라인(BL)에 접속하는 스트링 선택 트랜지스터(SST), 및 상기 접지 및 스트링 선택 트랜지스터들(GST, SST) 사이에 배치되는 복수 개의 메모리 셀 트랜지스터들(MCT)로 구성될 수 있다. 상기 접지 선택 트랜지스터(GST), 상기 스트링 선택 트랜지스터(SST), 및 상기 메모리 셀 트랜지스터들(MCT)은 직렬로 연결될 수 있다. 상기 공통 소스 라인(CSL)은 상기 접지 선택 트랜지스터들(GST)의 소스들에 공통으로 연결될 수 있다. 상기 공통 소스 라인(CSL)과 상기 비트 라인들(BL) 사이에 배치되는, 접지 선택 라인(GSL), 복수 개의 워드 라인들(WL0-WL3), 및 복수 개의 스트링 선택 라인들(SSL)이 상기 접지 선택 트랜지스터(GST), 상기 메모리 셀 트랜지스터들(MCT) 및 상기 스트링 선택 트랜지스터들(SST)의 게이트 전극들로서 각각 사용될 수 있다. 상기 메모리 셀 트랜지스터들(MCT)의 각각은 데이터 저장 요소(data storage element)를 포함할 수 있다.
도 4를 참조하면, 일부 실시예들에 따르면, 상기 제1 메모리부(10)는 3차원 플래쉬 메모리 셀 어레이를 포함할 수 있다. 구체적으로, 상기 제1 메모리부(10)는 공통 소스 라인(CSL), 비트 라인(BL), 및 상기 공통 소스 라인(CSL)과 상기 비트 라인(BL) 사이의 셀 스트링(CSTR)을 포함할 수 있다. 상기 공통 소스 라인(CSL)은 상기 도 1의 기판(100) 상에 배치되는 도전성 박막(또는 도전성 패턴)일 수 있고, 상기 비트 라인(BL)은 상기 기판(100) 상에 배치되는 도전성 패턴(일 예로, 금속 라인)일 수 있다. 상기 셀 스트링(CSTR)은 상기 비트 라인(BL)에 연결된 상부 스트링들(CSTR1), 및 상기 공통 소스 라인(CSL)에 연결된 하부 스트링(CSTR2)을 포함할 수 있다. 상기 상부 스트링(CSTR1)은 백 게이트 트랜지스터(back gate transistor, BGT)를 통해 상기 하부 스트링(CSTR2)에 연결될 수 있다. 상기 백 게이트 트랜지스터(BGT)는 상기 도 1의 기판(100) 상에 제공되는 백 게이트 라인(BG)에 의해 제어될 수 있다. 상기 상부 스트링(CSTR1)은 상기 비트 라인(BL)에 접속하는 스트링 선택 트랜지스터(SST), 및 상기 스트링 선택 트랜지스터(SST)와 상기 백 게이트 트랜지스터(BGT) 사이에 배치되는 복수 개의 상부 메모리 셀 트랜지스터들(MCT1)로 구성될 수 있다. 상기 스트링 선택 트랜지스터(SST) 및 상기 상부 메모리 셀 트랜지스터들(MCT1)은 직렬로 연결될 수 있다. 상기 하부 스트링(CSTR2)은 상기 공통 소스 라인(CSL)에 접속하는 접지 선택 트랜지스터(GST), 및 상기 접지 선택 트랜지스터(GST)와 상기 백 게이트 트랜지스터(BGT) 사이에 배치되는 복수 개의 하부 메모리 셀 트랜지스터들(MCT2)로 구성될 수 있다. 상기 접지 선택 트랜지스터(GST) 및 상기 하부 메모리 셀 트랜지스터들(MCT2)은 직렬로 연결될 수 있다. 상기 상부 및 하부 메모리 셀 트랜지스터들(MCT1, MCT2)의 각각은 데이터 저장 요소(data storage element)를 포함할 수 있다.
도 5는 도 1의 제2 메모리부(20)에 배치되는 단위 메모리 셀을 나타내는 회로도이다.
도 5를 참조하면, 상기 제2 메모리부(20)는 가변저항 메모리 셀 어레이를 포함할 수 있다. 상기 가변저항 메모리 셀 어레이는 엠램(MRAM), 피램(PRAM), 및 알램(RRAM) 중 적어도 하나의 메모리 셀 어레이를 포함할 수 있다. 상기 가변저항 메모리 셀 어레이는 상기 도 1의 기판(100) 상에 2차원적으로 또는 3차원적으로 배열되는 메모리 셀들(MC)을 포함할 수 있다. 상기 메모리 셀들(MC)의 각각은 서로 교차하는 워드 라인(WL)과 비트 라인(BL) 사이에 연결될 수 있다. 상기 메모리 셀들(MC)의 각각은 가변 저항 요소(VR) 및 선택 요소(SE)를 포함할 수 있다. 상기 가변 저항 요소(VR)는 상기 비트 라인(BL)과 상기 선택 요소(SE) 사이에 연결될 수 있고, 상기 선택 요소(SE)는 상기 가변 저항 요소(VR)와 상기 워드 라인(WL) 사이에 연결될 수 있다.
상기 가변 저항 요소(VR)는 데이터 저장 요소(data storage element)를 포함할 수 있다. 상기 가변 저항 요소(VR)는 이에 인가되는 전기적 펄스에 의해 두 가지 저항 상태로 스위칭될 수 있다. 상기 가변 저항 요소(VR)는 이를 통과하는 전류에 의한 스핀 전달 과정을 이용하여 그것의 전기적 저항이 변화될 수 있는 박막 구조를 갖도록 형성될 수 있다. 상기 가변 저항 요소(VR)는 자기-저항(magnetoresistance) 특성을 보이도록 구성되는 박막 구조를 가질 수 있으며, 적어도 하나의 강자성 물질들 및/또는 적어도 하나의 반강자성 물질들을 포함할 수 있다. 상기 선택 요소(SE)는 상기 가변 저항 요소(VR)를 지나는 전하의 흐름을 선택적으로 제어하도록 구성될 수 있다. 일 예로, 상기 선택 요소(SE)는 다이오드, 피엔피 바이폴라 트랜지스터, 엔피엔 바이폴라 트랜지스터, 엔모스 전계효과트랜지스터 및 피모스 전계효과트랜지스터 중의 하나일 수 있다. 상기 선택 요소(SE)가 3단자 소자인 바이폴라 트랜지스터 또는 모스 전계효과트랜지스터로 구성되는 경우, 추가적인 배선(미도시)이 상기 선택 요소(SE)에 연결될 수 있다.
도 6은 본 발명의 일부 실시예들에 따른 반도체 소자의 내부 구조의 배치를 개략적으로 나타내는 단면도이다.
도 6을 참조하면, 상기 반도체 소자(1000)는 상기 제1 메모리부(10), 상기 제2 메모리부(20), 및 상기 기판(100)과 상기 제1 메모리부(10) 사이의 주변회로부(30)를 포함할 수 있다. 상기 주변회로부(30) 및 상기 제1 메모리부(10)는 상기 제2 메모리부(20)의 일 측에서 상기 기판(100) 상에 차례로 적층될 수 있다.
상기 제1 메모리부(10)는 상기 기판(100) 상에 2차원적으로 또는 3차원적으로 배열되는 제1 메모리 셀들을 포함할 수 있다. 상기 제1 메모리 셀들은, 도 2 내지 도 4를 참조하여 설명한, 상기 메모리 셀 트랜지스터들(MCT, MCT1, MCT2)에 대응할 수 있다. 상기 제2 메모리부(20)는 적어도 하나의 제2 메모리 셀을 포함할 수 있다. 상기 제2 메모리 셀은, 도 5를 참조하여 설명한, 상기 메모리 셀(MC)에 대응할 수 있다. 즉, 상기 제2 메모리 셀은 상기 가변 저항 요소(VR) 및 상기 선택 요소(SE)를 포함할 수 있다.
상기 주변회로부(30)는 상기 제1 메모리부(10)의 상기 제1 메모리 셀들을 구동시키기 위한 메모리 제어기를 포함할 수 있다. 상기 메모리 제어기는 행 디코더(Row decoder), 페이지 버퍼(Page buffer), 입출력 버퍼(I/O buffer), 제어 로직, 버퍼 램(Buffer RAM)등을 포함할 수 있다. 상기 버퍼 램(Buffer RAM)은 디램(DRAM)이나 에스램(SRAM)과 같은 휘발성 메모리 소자를 포함할 수 있다.
도 7은 본 발명의 일부 실시예들에 따른 도 6의 반도체 소자의 평면도이고, 도 8은 도 7의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'에 따라 자른 단면도이다.
도 7 및 도 8을 참조하면, 기판(100) 상에 소자분리막(1)이 제공되어 활성 영역들(2)을 정의할 수 있다. 상기 주변회로부(30)는 상기 기판(100) 상에 배치되는 주변 트랜지스터들(PTR)을 포함할 수 있다. 상기 주변 트랜지스터들(PTR)은 일 예로, 전계 효과 트랜지스터들일 수 있다. 상기 주변 트랜지스터들(PTR)의 각각은 상기 기판(100) 상의 주변 게이트 전극(PGE), 상기 기판(100)과 상기 주변 게이트 전극(PGE) 사이의 주변 게이트 유전 패턴(PGI), 상기 주변 게이트 전극(PGE)의 상면 상의 주변 게이트 캐핑 패턴(PCAP), 상기 주변 게이트 전극(PGE)의 측벽들 상의 주변 게이트 스페이서들(PGSP), 및 상기 주변 게이트 전극(PGE)의 양 측의 상기 활성 영역들(2) 내의 주변 소스/드레인 영역들(PSD)을 포함할 수 있다. 상기 제2 메모리부(20)는 상기 기판(100) 상에 배치되는 상기 선택 요소(SE)를 포함할 수 있다. 상기 선택 요소(SE)는 일 예로, 전계 효과 트랜지스터일 수 있다. 상기 선택 요소(SE)는 상기 기판(100) 상의 게이트 전극(GE), 상기 기판(100)과 상기 게이트 전극(GE) 사이의 게이트 유전 패턴(GI), 상기 게이트 전극(GE)의 상면 상의 게이트 캐핑 패턴(CAP), 상기 게이트 전극(GE)의 측벽들 상의 게이트 스페이서들(GSP), 및 상기 게이트 전극(GE)의 양 측의 상기 활성 영역들(2) 내의 소스/드레인 영역들(SD)을 포함할 수 있다. 상기 주변 트랜지스터들(PTR) 및 상기 선택 요소(SE)는 상기 기판(100)으로부터 실질적으로 동일한 레벨에 제공될 수 있다. 상기 선택 요소(SE)는 상기 기판(100)으로부터 상기 주변 트랜지스터들(PTR)과 실질적으로 동일한 높이에 위치할 수 있다.
상기 주변 트랜지스터들(PTR) 및 상기 선택 요소(SE)는 이들의 구조, 물질, 및 형성방법 중 적어도 하나에서 서로 동일할 수 있다. 일 예로, 상기 주변 게이트 전극(PGE), 상기 주변 게이트 유전 패턴(PGI), 상기 주변 게이트 캐핑 패턴(PCAP), 상기 주변 게이트 스페이서들(PGSP), 및 상기 주변 소스/드레인 영역들(PSD)은, 이들의 구조, 물질, 및 형성방법 중 적어도 하나에서, 상기 게이트 전극(GE), 상기 게이트 유전 패턴(GI), 상기 게이트 캐핑 패턴(CAP), 상기 게이트 스페이서들(GSP), 및 상기 소스/드레인 영역들(SD)과 각각 동일할 수 있다. 상기 주변 게이트 전극(PGE) 및 상기 게이트 전극(GE)은 도전 물질을 포함할 수 있다. 상기 주변 게이트 유전 패턴(PGI), 상기 주변 게이트 캐핑 패턴(PCAP), 상기 주변 게이트 스페이서들(PGSP), 상기 게이트 유전 패턴(GI), 상기 게이트 캐핑 패턴(CAP), 및 상기 게이트 스페이서들(GSP)은 산화막, 질화막, 및/또는 산질화막을 포함할 수 있다. 상기 주변 소스/드레인 영역들(PSD) 및 상기 소스/드레인 영역들(SD)은 상기 기판(100) 내에 제공되는 불순물 주입 영역들일 수 있다.
하부 배선들(5) 및 하부 콘택들(7)이 상기 기판(100) 상에 제공될 수 있다. 상기 주변 트랜지스터들(PTR)은, 상기 하부 배선들(5) 중 대응하는 하부 배선들(5), 및 상기 하부 콘택들(7) 중 대응하는 하부 콘택들(7)에 전기적으로 연결될 수 있다. 상기 주변 트랜지스터들(PTR), 상기 대응하는 하부 배선들(5), 및 상기 대응하는 하부 콘택들(7)은 상기 제1 메모리부(10)의 상기 제1 메모리 셀들을 구동시키기 위한 상기 메모리 제어기를 구성할 수 있다. 상기 선택 요소(SE)의 일 단자(즉, 일 소스/드레인 영역(SD))는, 상기 하부 배선들(5) 중 대응하는 하부 배선(5), 및 상기 하부 콘택들(7) 중 대응하는 하부 콘택(7)에 전기적으로 연결될 수 있다.
하부 층간 절연막(110)이 상기 기판(100) 상에 제공될 수 있고, 상기 주변 트랜지스터들(PTR) 및 상기 선택 요소(SE)를 덮을 수 있다. 상기 주변회로부(30)는, 상기 주변 트랜지스터들(PTR)에 전기적으로 연결되는, 상기 대응하는 하부 배선들(5) 및 상기 대응하는 하부 콘택들(7)을 포함할 수 있고, 상기 주변 트랜지스터들(PTR)을 덮는, 상기 하부 층간 절연막(110)의 부분을 포함할 수 있다. 상기 제2 메모리부(20)는, 상기 선택 요소(SE)에 전기적으로 연결되는, 상기 대응하는 하부 배선(5) 및 상기 대응하는 하부 콘택(7)을 포함할 수 있고, 상기 선택 요소(SE)를 덮는, 상기 하부 층간 절연막(110)의 부분을 포함할 수 있다. 상기 하부 층간 절연막(110)은 산화막, 질화막, 및/또는 산질화막을 포함할 수 있다.
상기 제1 메모리부(10)는 상기 하부 층간 절연막(110) 상의 반도체층(120)을 포함할 수 있다. 상기 반도체층(120)은 반도체 물질(일 예로, 실리콘, 게르마늄 등)을 포함할 수 있다. 상기 제1 메모리 셀들은 상기 반도체층(120) 상에 3차원적으로 배열될 수 있다. 상기 선택 요소(SE)는 상기 기판(100)으로부터 상기 반도체층(120)보다 낮은 높이에 위치할 수 있다.
상기 제1 메모리부(10)는 상기 반도체층(120) 상에 제공되는 3차원 낸드 플래쉬 메모리 셀 구조를 포함할 수 있다. 구체적으로, 상기 반도체층(120) 상에 전극 구조체(ES)가 제공될 수 있다. 상기 전극 구조체(ES)는 상기 반도체층(120) 상에 차례로 적층된 게이트 전극들(150L, 150, 150U), 및 상기 게이트 전극들(150L, 150, 150U) 사이에 개재되는 절연막들(140)을 포함할 수 있다. 상기 게이트 전극들(150L, 150, 150U) 및 상기 절연막들(140)은 상기 반도체층(120) 상에 교대로 그리고 반복적으로 적층될 수 있다. 상기 게이트 전극들(150L, 150, 150U)은 상기 절연막들(140)에 의해 서로 전기적으로 절연될 수 있다. 상기 전극 구조체(ES)는 상기 제1 방향(D1)으로 연장될 수 있고, 상기 전극 구조체(ES)의 단부는 계단식 구조를 가질 수 있다. 일 예로, 상기 게이트 전극들(150L, 150, 150U)의 각각은 상기 제1 방향(D1)으로 연장될 수 있고, 상기 게이트 전극들(150L, 150, 150U)의 각각의 단부는 그 바로 위의 게이트 전극(150L, 150, 또는 150U)에 의해 덮이지 않고 노출될 수 있다. 상기 게이트 전극들(150L, 150, 150U) 중 최상부 게이트 전극(150U)은 수평적으로 서로 이격되는 한 쌍의 최상부 게이트 전극들(150U)을 포함할 수 있다. 상기 한 쌍의 최상부 게이트 전극들(150U)은, 이들 사이에서 상기 제1 방향(D1)으로 연장되는, 분리 절연 패턴(182)에 의해 서로 분리될 수 있다. 상기 게이트 전극들(150L, 150, 150U) 중 최하부 게이트 전극(150L)과 상기 반도체층(120) 사이에 버퍼 절연막(130)이 개재될 수 있다. 상기 버퍼 절연막(130)은 상기 절연막들(140)보다 얇을 수 있다. 상기 절연막들(140) 및 상기 버퍼 절연막(130)은 절연 물질(일 예로, 실리콘 산화막)을 포함할 수 있다. 상기 게이트 전극들(150L, 150, 150U)은 금속 및/또는 금속 질화물을 포함할 수 있다. 상기 분리 절연 패턴(182)은 절연 물질(일 예로, 실리콘 산화막)을 포함할 수 있다.
복수의 수직 패턴들(VP)이 상기 반도체층(120) 상에 제공되어 상기 전극 구조체(ES)를 관통할 수 있다. 상기 수직 패턴들(VP)의 각각은 상기 전극 구조체(ES)를 관통하여 상기 반도체층(120)에 접할 수 있다. 상기 수직 패턴들(VP)은, 평면적 관점에서, 상기 제1 방향(D1)을 따라 지그재그 형태로 배열될 수 있다. 상기 수직 패턴들(VP)의 각각은 상기 반도체층(120)으로부터 위로 돌출되는 채널 구조체(CH)를 포함할 수 있다. 일 예로, 상기 채널 구조체(CH)는, 상기 전극 구조체(ES)의 하부를 관통하여 상기 반도체층(120)에 연결되는 하부 반도체 패턴(LSP), 및 상기 전극 구조체(ES)의 상부를 관통하여 상기 하부 반도체 패턴(LSP)에 연결되는 상부 반도체 패턴(USP)을 포함할 수 있다. 상기 상부 반도체 패턴(USP)은 속이 빈 파이프 형태(pipe-shaped) 또는 마카로니 형태(macaroni-shaped)일 수 있다. 상기 하부 반도체 패턴(LSP)은 상기 반도체층(120)과 같은 도전형의 반도체 물질로 이루어질 수 있다. 상기 하부 반도체 패턴(LSP)은 상기 반도체층(120)을 시드(seed)로 이용하여 형성된 에피택시얼 패턴일 수 있다. 상기 하부 반도체 패턴(LSP)은 상기 반도체층(120)으로부터 돌출되는 필라 형태를 가질 수 있다. 상기 게이트 전극들(150L, 150, 150U) 중 상기 최하부 게이트 전극(150L)은 상기 하부 반도체 패턴(LSP)에 인접할 수 있고, 상기 게이트 전극들(150L, 150, 150U) 중 나머지 게이트 전극들(150, 150U)은 상기 상부 반도체 패턴(USP)에 인접할 수 있다.
상기 수직 패턴들(VP)의 각각은 상기 상부 반도체 패턴(USP)의 내부를 채우는 매립 절연 패턴(170), 및 상기 상부 반도체 패턴(USP)과 상기 전극 구조체(ES) 사이에 개재하는 수직 절연체(160)를 포함할 수 있다. 상기 매립 절연 패턴(170)은 일 예로, 실리콘 산화물을 포함할 수 있다. 상기 수직 절연체(160)는 상단 및 하단이 오픈된 파이프 형태 또는 마카로니 형태일 수 있다. 상기 수직 절연체(160)의 하면은 상기 하부 반도체 패턴(LSP)과 접할 수 있다. 상기 수직 절연체(160)는 플래시 메모리 장치의 메모리 요소를 포함할 수 있다. 도시되지 않았으나, 상기 수직 절연체(160)는 플래시 메모리 장치의 전하 저장막을 포함할 수 있다. 상기 수직 절연체(160)는 차례로 적층된 상기 전하 저장막 및 터널 절연막을 포함할 수 있다. 상기 터널 절연막은 상기 상부 반도체 패턴(USP)과 직접 접촉할 수 있고, 상기 터널 절연막과 상기 게이트 전극들(150, 150U) 사이에 상기 전하 저장막이 개재될 수 있다. 상기 수직 절연체(160)는 상기 전하 저장막과 상기 게이트 전극들(150, 150U) 사이에 개재되는 블로킹 절연막을 더 포함할 수 있다.
상기 하부 반도체 패턴(LSP)과 상기 최하부 게이트 전극(150L) 사이에 게이트 유전 패턴(158)이 배치될 수 있다. 상기 게이트 유전 패턴(158)은 일 예로, 실리콘 산화막을 포함할 수 있다. 상기 게이트 전극들(150L, 150, 150U)의 각각의 상면 및 하면 상에 수평 절연체들(155)이 제공될 수 있다. 상기 수평 절연체들(155)의 각각은 상기 게이트 전극들(150L, 150, 150U)의 각각과 상기 수직 절연체(160) 사이로 연장될 수 있다. 상기 수평 절연체들(155)은 전하 트랩형 플래시 메모리 트랜지스터의 블로킹 절연막을 포함할 수 있다.
도전 패드들(180)이 상기 수직 패턴들(VP) 상에 각각 제공될 수 있다. 상기 도전 패드들(180)의 각각은 상기 채널 구조체(CH)에 전기적으로 연결될 수 있다. 상기 전극 구조체(ES)는 서로 인접하는 공통 소스 영역들(184) 사이에 배치될 수 있다. 상기 공통 소스 영역들(184)은 상기 전극 구조체(ES)의 양 측의 상기 반도체층(120) 내에 제공되어 상기 제1 방향(D1)으로 연장될 수 있다. 상기 전극 구조체(ES)의 양 측면들 상에 측면 절연 스페이서들(SP)이 각각 제공될 수 있다. 측면 절연 스페이서들(SP)은 일 예로, 실리콘 질화물을 포함할 수 있다. 공통 소스 플러그들(CSP)이 상기 전극 구조체(ES)의 양 측에 각각 제공될 수 있고, 상기 공통 소스 영역들(184)에 각각 접속될 수 있다. 상기 공통 소스 플러그들(CSP)은 상기 제1 방향(D1)으로 연장될 수 있고, 상기 전극 구조체(ES)를 사이에 두고 상기 제2 방향(D2)으로 서로 이격될 수 있다. 상기 공통 소스 플러그들(CSP)의 각각과 상기 전극 구조체(ES) 사이에 상기 측면 절연 스페이서들(SP)의 각각이 개재될 수 있다. 상기 공통 소스 플러그들(CSP)은 도전 물질을 포함할 수 있다.
제1 캐핑 절연막(122)이, 계단식 구조를 갖는, 상기 전극 구조체(ES)의 상기 단부를 덮을 수 있다. 상기 제1 캐핑 절연막(122)은 상기 반도체층(120)을 관통하여 상기 하부 층간 절연막(110)에 접할 수 있다. 상기 제1 캐핑 절연막(122)의 상면은 상기 전극 구조체(ES)의 상면과 공면을 이룰 수 있다. 즉, 상기 제1 캐핑 절연막(122)의 상기 상면은 상기 전극 구조체(ES)의 상기 절연막들(140) 중 최상부 절연막(140)의 상면과 공면을 이룰 수 있다. 제2 캐핑 절연막(124)이 상기 전극 구조체(ES) 상에 배치될 수 있고, 상기 전극 구조체(ES)의 상기 상면 및 상기 도전 패드들(180)의 상면들을 덮을 수 있다. 상기 제2 캐핑 절연막(124)은 상기 제1 캐핑 절연막(122)의 상기 상면을 따라 연장될 수 있다. 상기 제1 및 제2 캐핑 절연막들(122, 124)은 절연 물질(일 예로, 실리콘 산화물)을 포함할 수 있다. 제1 층간 절연막(126)이 상기 제2 캐핑 절연막(124) 상에 제공될 수 있고, 상기 공통 소스 플러그들(CSP)의 상면들을 덮을 수 있다.
하부 콘택들(190)이 상기 도전 패드들(180) 상에 각각 제공될 수 있다. 상기 하부 콘택들(190)의 각각은 상기 제1 층간 절연막(126) 및 상기 제2 캐핑 절연막(124)을 관통하여 상기 도전 패드들(180) 중 대응하는 하나에 전기적으로 연결될 수 있다. 상기 하부 콘택들(190)은 도전 물질을 포함할 수 있다.
보조 도전 라인들(192)이 상기 제1 층간 절연막(126) 상에 제공될 수 있다. 상기 보조 도전 라인들(192)은 상기 제1 층간 절연막(126) 상에 상기 제1 방향(D1) 및 상기 제2 방향(D2)을 따라 배열될 수 있다. 상기 보조 도전 라인들(192)은 상기 제2 방향(D2)으로 장축을 갖는 바(bar) 형태일 수 있다. 상기 보조 도전 라인들(192)은 제1 보조 도전 라인들(192a) 및 제2 보조 도전 라인들(192b)을 포함할 수 있다. 상기 제1 보조 도전 라인들(192a)의 각각은 상기 전극 구조체(ES) 상에서 상기 공통 소스 플러그들(CSP, 또는 상기 공통 소스 영역들(184)) 중 대응하는 하나를 가로지를 수 있고, 상기 제2 보조 도전 라인들(192b)의 각각은 상기 전극 구조체(ES) 상에서 상기 분리 절연 패턴(182)을 가로지를 수 있다. 상기 보조 도전 라인들(192)은 상기 하부 콘택들(190)을 통하여 상기 수직 패턴들(VP)에 전기적으로 연결될 수 있다. 상기 제1 보조 도전 라인들(192a)의 각각은 상기 수직 패턴들(VP) 중 대응하는 하나와, 인접 전극 구조체(ES)의 수직 패턴들(VP) 중 대응하는 하나를 전기적으로 서로 연결할 수 있다. 도시되지 않았으나, 상기 인접 전극 구조체(ES)는 상기 공통 소스 플러그들(CSP) 중 하나를 사이에 두고 상기 전극 구조체(ES)로부터 이격될 수 있다. 상기 제2 보조 도전 라인들(192b)의 각각은 상기 수직 패턴들(VP) 중 한 쌍의 수직 패턴들(VP)을 전기적으로 서로 연결할 수 있다. 상기 한 쌍의 수직 패턴들(VP)은 상기 분리 절연 패턴(182)을 사이에 두고 서로 이격될 수 있고, 상기 한 쌍의 최상부 게이트 전극들(150U)을 각각 관통할 수 있다. 상기 보조 도전 라인들(192)은 도전 물질을 포함할 수 있다.
하부 패드 콘택들(PC)이 상기 게이트 전극들(150L, 150, 150U)의 단부들 상에 각각 제공될 수 있다. 상기 하부 패드 콘택들(PC)은 상기 게이트 전극들(150L, 150, 150U)에 각각 전기적으로 연결될 수 있다. 상기 하부 패드 콘택들(PC)의 각각은 상기 제1 층간 절연막(126), 상기 제2 캐핑 절연막(124), 및 상기 제1 캐핑 절연막(122)의 적어도 일부를 관통할 수 있고, 상기 게이트 전극들(150L, 150, 150U) 중 대응하는 하나의 단부에 접할 수 있다. 상기 하부 패드 콘택들(PC)의 상면들 및 상기 하부 콘택들(190)의 상면들은, 상기 제1 층간 절연막(126)의 상면과 실질적으로 공면을 이룰 수 있다. 상기 하부 패드 콘택들(PC)은 도전 물질을 포함할 수 있다.
하부 패드 배선들(PCL)이 상기 제1 층간 절연막(126) 상에 제공될 수 있다. 상기 하부 패드 배선들(PCL)은 상기 하부 패드 콘택들(PC)에 각각 연결될 수 있다. 상기 하부 패드 배선들(PCL)의 각각은 상기 하부 패드 콘택들(PC) 중 대응하는 하나를 통하여 상기 게이트 전극들(150L, 150, 150U) 중 대응하는 하나에 연결될 수 있다. 상기 하부 패드 배선들(PCL)은 상기 제2 방향(D2)으로 연장될 수 있고, 상기 제1 방향(D1)으로 서로 이격될 수 있다. 상기 하부 패드 배선들(PCL)은 상기 기판(100)으로부터 상기 보조 도전 라인들(192)과 실질적으로 동일한 높이에 배치될 수 있다. 상기 하부 패드 배선들(PCL)은 상기 보조 도전 라인들(192)과 동일한 물질을 포함할 수 있다.
상기 제1 층간 절연막(126) 상에 제2 층간 절연막(128)이 제공될 수 있다. 상기 제2 층간 절연막(128)은 상기 보조 도전 라인들(192) 및 상기 하부 패드 배선들(PCL)을 덮을 수 있다. 상기 제2 층간 절연막(128) 상에 제3 층간 절연막(129)이 제공될 수 있다. 상기 제1 층간 절연막(126), 상기 제2 층간 절연막(128), 및 상기 제3 층간 절연막(129)은 절연 물질(일 예로, 실리콘 산화물)을 포함할 수 있다.
비트 라인들(200) 및 상부 패드 배선들(210)이 상기 제3 층간 절연막(129) 상에 제공될 수 있다. 상기 비트 라인들(200)은 상기 제2 방향(D2)으로 연장될 수 있고, 상기 제1 방향(D1)으로 서로 이격될 수 있다. 상기 비트 라인들(200)은 상부 콘택들(196) 및 중간 콘택들(194)을 통해 상기 보조 도전 라인들(192)에 전기적으로 연결될 수 있다. 구체적으로, 상기 중간 콘택들(194)은 상기 보조 도전 라인들(192) 상에 각각 제공될 수 있다. 상기 중간 콘택들(194)의 각각은 상기 제2 층간 절연막(128)을 관통하여 상기 보조 도전 라인들(192) 중 대응하는 하나에 연결될 수 있다. 상기 상부 콘택들(196)은 상기 중간 콘택들(194) 상에 각각 제공될 수 있다. 상기 상부 콘택들(196)의 각각은 상기 제3 층간 절연막(129)을 관통하여 상기 중간 콘택들(194) 중 대응하는 하나에 연결될 수 있다. 상기 상부 콘택들(196)의 각각은 상기 비트 라인들(200) 중 대응하는 하나에 연결될 수 있다. 상기 중간 콘택들(194), 상기 상부 콘택들(196), 및 상기 비트 라인들(200)은 도전 물질을 포함할 수 있다. 상기 상부 패드 배선들(210)은 상기 제1 방향(D1)으로 연장될 수 있고, 상기 제2 방향(D2)으로 서로 이격될 수 있다. 상기 상부 패드 배선들(210)은 상기 한 쌍의 최상부 게이트 전극들(150U)에 각각 전기적으로 연결될 수 있다. 상기 상부 패드 배선들(210)의 각각은 상부 패드 콘택(197) 및 중간 패드 콘택(195)을 통하여 상기 한 쌍의 최상부 게이트 전극들(150U) 중 대응하는 하나에 전기적으로 연결될 수 있다. 상기 중간 패드 콘택(195)은 상기 제2 층간 절연막(128)을 관통하여 상기 하부 패드 배선들(PCL) 중 대응하는 하나에 연결될 수 있고, 상기 상부 패드 콘택(197)은 상기 제3 층간 절연막(129)을 관통하여 상기 중간 패드 콘택(195)에 연결될 수 있다. 상기 상부 패드 콘택(197)은 상기 상부 패드 배선들(210) 중 대응하는 하나에 연결될 수 있다.
상기 중간 패드 콘택(195)은 상기 기판(100)으로부터 상기 중간 콘택들(194)과 실질적으로 동일한 높이에 배치될 수 있다. 상기 중간 패드 콘택(195)의 상면, 상기 중간 콘택들(194)의 상면들, 및 상기 제2 층간 절연막(128)의 상면은 실질적으로 공면을 이룰 수 있다. 상기 중간 패드 콘택(195)은 상기 중간 콘택들(194)과 동일한 물질을 포함할 수 있다. 상기 상부 패드 콘택(197)은 상기 기판(100)으로부터 상기 상부 콘택들(196)과 실질적으로 동일한 높이에 배치될 수 있다. 상기 상부 패드 콘택(197)의 상면, 상기 상부 콘택들(196)의 상면들, 및 상기 제3 층간 절연막(129)의 상면은 실질적으로 공면을 이룰 수 있다. 상기 상부 패드 콘택(197)은 상기 상부 콘택들(196)과 동일한 물질을 포함할 수 있다. 상기 상부 패드 배선들(210) 및 상기 비트 라인들(200)은 상기 기판(100)으로부터 실질적으로 서로 동일한 레벨에 제공될 수 있고, 서로 동일한 물질을 포함할 수 있다. 도시되지 않았지만, 상기 게이트 전극들(150L, 150, 150U)은 상기 하부 패드 콘택들(PC), 상기 하부 패드 배선들(PCL), 상기 중간 패드 콘택(195), 상기 상부 패드 콘택(197), 및 상기 상부 패드 배선들(210)을 통하여, 상기 주변회로부(30)의 행 디코더(Row decoder)에 전기적으로 연결될 수 있다. 상기 비트 라인들(200)은 상기 주변회로부(30)의 페이지 버퍼(Page buffer)에 전기적으로 연결될 수 있다.
상기 제2 메모리부(20)는 가변저항 메모리 셀 구조를 포함할 수 있다. 구체적으로, 상기 제2 메모리부(20)는 상기 하부 층간 절연막(110) 상에 제공되는 상기 가변 저항 요소(VR)를 포함할 수 있다. 상기 제2 메모리부(20)는 상기 하부 층간 절연막(110)과 상기 가변 저항 요소(VR) 사이에 개재되는, 상기 제1 캐핑 절연막(122), 상기 제2 캐핑 절연막(124), 상기 제1 층간 절연막(126), 및 상기 제2 층간 절연막(128)의 부분들을 포함할 수 있다. 상기 가변 저항 요소(VR)는 상기 제2 층간 절연막(128) 상에 제공될 수 있다. 상기 제2 메모리부(20)는, 상기 제2 층간 절연막(128) 상에 제공되어 상기 가변 저항 요소(VR)를 덮는, 상기 제3 층간 절연막(129)의 부분을 포함할 수 있다. 상기 제2 메모리부(20)는 상기 하부 층간 절연막(110), 상기 제1 캐핑 절연막(122), 상기 제2 캐핑 절연막(124), 및 상기 제1 층간 절연막(126)을 관통하고, 상기 선택 요소(SE)의 일 단자에 연결되는 매립 콘택(BC)을 포함할 수 있다. 상기 매립 콘택(BC)은 하나의 도전 콘택이거나, 서로 전기적으로 연결되는 복수의 도전 콘택들일 수도 있다. 상기 매립 콘택(BC)의 상면은, 상기 기판(100)으로부터, 상기 하부 패드 콘택들(PC)의 상기 상면들 및 상기 하부 콘택들(190)의 상기 상면들과 실질적으로 동일한 높이에 있을 수 있다. 상기 상기 매립 콘택(BC)의 상기 상면, 상기 하부 패드 콘택들(PC)의 상기 상면들, 및 상기 하부 콘택들(190)의 상기 상면들은, 상기 제1 층간 절연막(126)의 상면과 실질적으로 공면을 이룰 수 있다. 상기 매립 콘택(BC)은 도전 물질을 포함할 수 있다.
상기 제2 메모리부(20)는 상기 제1 층간 절연막(126) 상에 제공되고 상기 매립 콘택(BC)에 전기적으로 연결되는 하부 전극 콘택(BEC)을 포함할 수 있다. 상기 제2 메모리부(20)는 상기 하부 전극 콘택(BEC)과 상기 매립 콘택(BC) 사이의 도전 패턴(CL)을 포함 수 있으나, 상기 도전 패턴(CL)은 생략될 수도 있다. 상기 하부 전극 콘택(BEC)은 상기 제2 층간 절연막(128)의 적어도 일부를 관통하여 상기 가변 저항 요소(VR)에 접할 수 있다. 상기 하부 전극 콘택(BEC)은 상기 기판(100)으로부터 상기 중간 패드 콘택(195) 및 상기 중간 콘택들(194)과 실질적으로 동일한 높이에 배치될 수 있다. 상기 하부 전극 콘택(BEC)의 상면, 상기 중간 패드 콘택(195)의 상기 상면, 및 상기 중간 콘택들(194)의 상기 상면들은 상기 제2 층간 절연막(128)의 상기 상면과 실질적으로 공면을 이룰 수 있다. 상기 하부 전극 콘택(BEC)은 상기 중간 패드 콘택(195) 및 상기 중간 콘택들(194)과 동일한 물질을 포함할 수 있다. 상기 가변 저항 요소(VR)는 상기 기판(100)으로부터 상기 상부 패드 콘택(197) 및 상기 상부 콘택들(196)과 실질적으로 동일한 높이에 배치될 수 있다. 상기 가변 저항 요소(VR)에 대한 자세한 설명은 도 12a 및 도 12b를 참조하여 후술한다.
상기 제2 메모리부(20)는 상기 제3 층간 절연막(129) 상에 제공되고 상기 가변 저항 요소(VR)에 전기적으로 연결되는 배선 라인(220)을 포함할 수 있다. 상기 배선 라인(220)은, 도 5를 참조하여 설명한, 상기 메모리 셀(MC)에 연결되는, 상기 비트 라인(BL)으로 기능할 수 있다. 상기 배선 라인(220)은, 상기 기판(100)으로부터, 상기 상부 패드 배선들(210) 및 상기 비트 라인들(200)과 실질적으로 동일한 레벨에 제공될 수 있다. 상기 배선 라인(220)은 상기 상부 패드 배선들(210) 및 상기 비트 라인들(200)과 동일한 물질(일 예로, 구리)을 포함할 수 있다. 본 실시예들에 따르면, 상기 가변 저항 요소(VR)는, 상기 제1 메모리부(10)의, 상기 비트 라인들(200)과 상기 보조 도전 라인들(192) 사이의 높이에 배치될 수 있다
도 9는 본 발명의 일부 실시예들에 따른 도 6의 반도체 소자를 나타내는 도면으로, 도 7의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'에 대응하는 단면도이다. 도 7 및 도 8을 참조하여 설명한 반도체 소자와 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위해, 차이점을 주로 설명한다.
도 7 및 도 9를 참조하면, 상기 제1 메모리부(10)의 상기 제1 층간 절연막(126) 상에 상기 보조 도전 라인들(192) 및 상기 패드 배선들(PCL)이 제공될 수 있다. 상기 제1 메모리부(10)의 상기 제1 층간 절연막(126) 상에 상기 제2 층간 절연막(128)이 제공될 수 있고, 상기 보조 도전 라인들(192) 및 상기 패드 배선들(PCL)을 덮을 수 있다. 상기 비트 라인들(200) 및 상기 상부 패드 배선들(210)이 상기 제2 층간 절연막(128) 상에 제공될 수 있다. 상기 비트 라인들(200)은 상기 상부 콘택들(196)을 통해 상기 보조 도전 라인들(192)에 전기적으로 연결될 수 있다. 상기 상부 콘택들(196)의 각각은 상기 보조 도전 라인들(192) 중 대응하는 하나에 접할 수 있다. 즉, 본 실시예들에 따르면, 도 7 및 도 8을 참조하여 설명한, 상기 중간 콘택들(194)은 생략될 수 있다. 상기 상부 패드 배선들(210)의 각각은, 상기 상부 패드 콘택(197)을 통하여 상기 한 쌍의 최상부 게이트 전극들(150U) 중 대응하는 하나에 전기적으로 연결될 수 있다. 상기 상부 패드 콘택(197)은 상기 하부 패드 배선들(PCL) 중 대응하는 하나에 접할 수 있다. 즉, 본 실시예들에 따르면, 도 7 및 도 8을 참조하여 설명한, 상기 중간 패드 콘택(195)은 생략될 수 있다. 본 실시예들에 따르면, 상기 제3 층간 절연막(129)이 상기 제2 층간 절연막(128) 상에 제공되어, 상기 비트 라인들(200) 및 상기 상부 패드 배선들(210)의 상면들을 덮을 수 있다.
상기 제2 메모리부(20)는 상기 하부 층간 절연막(110) 상에 제공되는 상기 가변 저항 요소(VR)를 포함할 수 있다. 상기 제2 메모리부(20)는 상기 하부 층간 절연막(110)과 상기 가변 저항 요소(VR) 사이에 개재되는, 상기 제1 캐핑 절연막(122), 상기 제2 캐핑 절연막(124), 상기 제1 내지 제3 층간 절연막들(126, 128, 129)의 부분들을 포함할 수 있다. 본 실시예들에 따르면, 상기 가변 저항 요소(VR)는 상기 제3 층간 절연막(129) 상에 제공될 수 있다. 상기 제2 메모리부(20)는 상기 하부 층간 절연막(110), 상기 제1 캐핑 절연막(122), 상기 제2 캐핑 절연막(124), 및 상기 제1 층간 절연막(126)을 관통하고, 상기 선택 요소(SE)의 일 단자에 연결되는 상기 매립 콘택(BC)을 포함할 수 있다. 상기 제2 메모리부(20)는 상기 제1 층간 절연막(126) 상에 제공되고 상기 매립 콘택(BC)에 전기적으로 연결되는 도전 콘택(CT)을 포함할 수 있다. 상기 제2 메모리부(20)는 상기 도전 콘택(CT)과 상기 매립 콘택(BC) 사이의 상기 도전 패턴(CL)을 포함 수 있으나, 상기 도전 패턴(CL)은 생략될 수도 있다. 상기 도전 콘택(CT)은 상기 기판(100)으로부터 상기 상부 패드 콘택(197) 및 상기 상부 콘택들(196)과 실질적으로 동일한 높이에 배치될 수 있다. 상기 도전 콘택(CT)의 상면, 상기 상부 패드 콘택(197)의 상기 상면, 및 상기 상부 콘택들(196)의 상기 상면들은 상기 제2 층간 절연막(128)의 상기 상면과 실질적으로 공면을 이룰 수 있다. 상기 도전 콘택(CT)은 상기 상부 패드 콘택(197) 및 상기 상부 콘택들(196)과 동일한 물질을 포함할 수 있다.
상기 제2 메모리부(20)는 상기 제2 층간 절연막(128) 상에 제공되고 상기 도전 콘택(CT)에 전기적으로 연결되는 상기 배선 라인(220)을 포함할 수 있다. 상기 배선 라인(220)은 상기 기판(100)으로부터 상기 비트 라인들(200) 및 상기 상부 패드 배선들(210)과 실질적으로 동일한 높이에 배치될 수 있다. 상기 배선 라인(220)은 상기 비트 라인들(200) 및 상기 상부 패드 배선들(210)과 동일한 물질을 포함할 수 있다. 상기 제3 층간 절연막(129)이 상기 배선 라인(220), 상기 비트 라인들(200), 및 상기 상부 패드 배선들(210)의 상면들을 덮을 수 있다. 상기 제2 메모리부(20)는 상기 제3 층간 절연막(129) 상의 상기 가변 저항 요소(VR)를 포함할 수 있다. 상기 하부 전극 콘택(BEC)이 상기 가변 저항 요소(VR)와 상기 배선 라인(220) 사이의 상기 제3 층간 절연막(129)의 적어도 일부를 관통할 수 있다. 상기 하부 전극 콘택(BEC)은 도전 물질(일 예로, 텅스텐)을 포함할 수 있다. 상기 제2 메모리부(20)는 상기 가변 저항 요소(VR)의 상부에 연결되는 추가적인 배선 라인(230)을 포함할 수 있다. 상기 추가적인 배선 라인(230)은, 도 5를 참조하여 설명한, 상기 메모리 셀(MC)에 연결되는, 상기 비트 라인(BL)으로 기능할 수 있다. 상기 추가적인 배선 라인(230)은 도전 물질(일 예로, 구리)을 포함할 수 있다. 본 실시예들에 따르면, 상기 가변 저항 요소(VR)는 상기 제1 메모리부(10)의 상기 비트 라인들(200)보다 높은 높이에 배치될 수 있다.
도 10은 본 발명의 일부 실시예들에 따른 도 6의 반도체 소자를 나타내는 도면으로, 도 7의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'에 대응하는 단면도이다. 도 7 및 도 8을 참조하여 설명한 반도체 소자와 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위해, 차이점을 주로 설명한다.
도 7 및 도 10을 참조하면, 상기 제1 메모리부(10)의 상기 제1 층간 절연막(126) 상에 상기 제2 층간 절연막(128)이 제공될 수 있다. 상기 제2 층간 절연막(128)은 상기 하부 콘택들(190) 및 상기 하부 패드 콘택들(PC)의 상면들을 덮을 수 있다. 상기 제1 메모리부(10)는 상기 제1 층간 절연막(126) 상의 보조 하부 콘택들(191) 및 보조 하부 패드 콘택들(PCa)을 포함할 수 있다. 상기 보조 하부 콘택들(191) 및 상기 보조 하부 패드 콘택들(PCa)은 상기 제2 층간 절연막(128) 내에 제공될 수 있다. 상기 보조 하부 콘택들(191)은 상기 하부 콘택들(190) 상에 각각 제공될 수 있다. 상기 보조 하부 콘택들(191)의 각각은 상기 제2 층간 절연막(128)을 관통하여 상기 하부 콘택들(190) 중 대응하는 하나에 연결될 수 있다. 상기 보조 하부 패드 콘택들(PCa)은 상기 하부 패드 콘택들(PC) 상에 각각 제공될 수 있다. 상기 보조 하부 패드 콘택들(PCa)의 각각은 상기 제2 층간 절연막(128)을 관통하여 상기 하부 패드 콘택들(PC) 중 대응하는 하나에 연결될 수 있다. 상기 보조 하부 패드 콘택들(PCa)은 상기 기판(100)으로부터 상기 보조 하부 콘택들(191)과 실질적으로 동일한 높이에 제공될 수 있다. 상기 보조 하부 콘택들(191) 및 상기 보조 하부 패드 콘택들(PCa)의 상면들은 상기 제2 층간 절연막(128)의 상면과 실질적으로 공면을 이룰 수 있다. 상기 보조 하부 콘택들(191) 및 상기 보조 하부 패드 콘택들(PCa)은 도전 물질을 포함하되, 서로 동일한 물질을 포함할 수 있다.
상기 보조 도전 라인들(192) 및 상기 하부 패드 배선들(PCL)은 상기 제2 층간 절연막(128) 상에 제공될 수 있다. 상기 보조 도전 라인들(192)은 상기 보조 하부 콘택들(191) 및 상기 하부 콘택들(190)을 통하여 상기 수직 패턴들(VP)에 전기적으로 연결될 수 있다. 상기 보조 하부 콘택들(191)의 각각은 상기 보조 도전 라인들(192) 중 대응하는 하나를 상기 하부 콘택들(190) 중 대응하는 하나에 전기적으로 연결할 수 있다. 상기 하부 패드 배선들(PCL)은 상기 보조 하부 패드 콘택들(PCa)을 통하여 상기 하부 패드 콘택들(PC)에 연결될 수 있다. 상기 하부 패드 배선들(PCL)의 각각은 상기 보조 하부 패드 콘택들(PCa) 중 대응하는 하나, 및 상기 하부 패드 콘택들(PC) 중 대응하는 하나를 통하여, 상기 게이트 전극들(150L, 150, 150U) 중 대응하는 하나에 연결될 수 있다. 상기 제3 층간 절연막(129)이 상기 제2 층간 절연막(128) 상에 제공될 수 있고, 상기 보조 도전 라인들(192) 및 상기 하부 패드 배선들(PCL)을 덮을 수 있다. 상기 비트 라인들(200) 및 상기 상부 패드 배선들(210)이 상기 제3 층간 절연막(129) 상에 제공될 수 있다. 상기 비트 라인들(200)은 상기 상부 콘택들(196)을 통해 상기 보조 도전 라인들(192)에 전기적으로 연결될 수 있다. 상기 상부 콘택들(196)의 각각은 상기 제3 층간 절연막(129)을 관통하여 상기 보조 도전 라인들(192) 중 대응하는 하나에 접할 수 있다. 상기 상부 패드 배선들(210)은 상기 상부 패드 콘택(197)을 통하여 상기 한 쌍의 최상부 게이트 전극들(150U) 중 대응하는 하나에 전기적으로 연결될 수 있다. 상기 상부 패드 콘택(197)은 상기 제3 층간 절연막(129)을 관통하여 상기 하부 패드 배선들(PCL) 중 대응하는 하나에 접할 수 있다.
상기 제2 메모리부(20)는 상기 하부 층간 절연막(110) 상에 제공되는 상기 가변 저항 요소(VR)를 포함할 수 있다. 상기 제2 메모리부(20)는 상기 하부 층간 절연막(110)과 상기 가변 저항 요소(VR) 사이에 개재되는, 상기 제1 캐핑 절연막(122), 상기 제2 캐핑 절연막(124), 및 상기 제1 및 제2 층간 절연막들(126, 128)의 부분들을 포함할 수 있다. 상기 제2 메모리부(20)는 상기 하부 층간 절연막(110), 상기 제1 캐핑 절연막(122), 상기 제2 캐핑 절연막(124), 및 상기 제1 층간 절연막(126)을 관통하고, 상기 선택 요소(SE)의 일 단자에 연결되는 상기 매립 콘택(BC)을 포함할 수 있다. 상기 제2 메모리부(20)는 상기 제1 층간 절연막(126) 상에 제공되고 상기 매립 콘택(BC)에 전기적으로 연결되는 상기 하부 전극 콘택(BEC)를 포함할 수 있다. 상기 하부 전극 콘택(BEC)은 상기 매립 콘택(BC)과 상기 가변 저항 요소(VR) 사이에 제공될 수 있다. 본 실시예들에 따르면, 상기 하부 전극 콘택(BEC)은 상기 가변 저항 요소(VR) 및 상기 매립 콘택(BC)의 각각과 접할 수 있다. 상기 하부 전극 콘택(BEC)은 도전 물질(일 예로, 텅스텐)을 포함할 수 있다. 상기 하부 전극 콘택(BEC)은 상기 제2 층간 절연막(128)의 하부를 관통할 수 있고, 상기 가변 저항 요소(VR)는 상기 제2 층간 절연막(128)의 상부를 관통할 수 있다. 본 실시예들에 따르면, 상기 가변 저항 요소(VR)의 상면은 상기 제2 층간 절연막(128)의 상면과 실질적으로 공면을 이룰 수 있다. 상기 가변 저항 요소(VR)는, 상기 기판(100)으로부터, 상기 보조 하부 콘택들(191) 및 상기 보조 하부 패드 콘택들(PCa)과 실질적으로 동일한 높이에 위치할 수 있다. 상기 가변 저항 요소(VR)의 상기 상면은 상기 보조 하부 콘택들(191) 및 상기 보조 하부 패드 콘택들(PCa)의 상기 상면들과 실질적으로 동일한 높이에 위치할 수 있다.
상기 제2 메모리부(20)는, 상기 제2 층간 절연막(128) 상에 차례로 적층되는, 상기 도전 패턴(CL) 및 상기 도전 콘택(CT)을 포함할 수 있다. 상기 도전 패턴(CL) 및 상기 도전 콘택(CT)은 상기 가변 저항 요소(VR)에 전기적으로 연결될 수 있다. 본 실시예들에 따르면, 상기 도전 패턴(CL)은, 상기 기판(100)으로부터, 상기 보조 도전 라인들(192) 및 상기 하부 패드 배선들(PCL)과 실질적으로 동일한 레벨에 제공될 수 있고, 상기 보조 도전 라인들(192) 및 상기 하부 패드 배선들(PCL)과 동일한 물질을 포함할 수 있다. 상기 도전 콘택(CT)은, 상기 기판(100)으로부터, 상기 상부 콘택들(196) 및 상기 상부 패드 콘택(197)과 실질적으로 동일한 레벨에 제공될 수 있고, 상기 상부 콘택들(196) 및 상기 상부 패드 콘택(197)과 동일한 물질을 포함할 수 있다. 상기 제2 메모리부(20)는, 상기 제2 층간 절연막(128) 상에 제공되고 상기 도전 패턴(CL) 및 상기 도전 콘택(CT)을 덮는, 상기 제3 층간 절연막(129)의 부분을 포함할 수 있다. 상기 제2 메모리부(20)는 상기 제3 층간 절연막(129) 상에 제공되고 상기 도전 콘택(CT)에 전기적으로 연결되는 상기 배선 라인(220)을 포함할 수 있다. 본 실시예들에 따르면, 상기 가변 저항 요소(VR)는 상기 제1 메모리부(10)의 상기 보조 도전 라인들(192)보다 낮은 높이에 배치될 수 있다.
도 11은 본 발명의 일부 실시예들에 따른 도 6의 반도체 소자를 나타내는 단면도이다. 도 7 및 도 8을 참조하여 설명한 반도체 소자와 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위해, 차이점을 주로 설명한다.
도 11을 참조하면, 상기 제1 메모리부(10)는 상기 반도체층(120) 상에 제공되는 3차원 플래쉬 메모리 셀 구조를 포함할 수 있다. 구체적으로, 상기 반도체층(120) 상에 비트 라인(200)이 제공될 수 있고, 상기 반도체층(120)과 상기 비트 라인(200) 사이에 전극 구조체(ES)가 제공될 수 있다. 공통 소스 라인(CSL)이 상기 기판(100)으로부터 상기 전극 구조체(ES)와 상기 비트 라인(200) 사이의 높이에 제공될 수 있다. 수직 패턴(VP)이 상기 전극 구조체(ES)를 관통하여 상기 비트 라인(200)과 상기 공통 소스 라인(CSL)을 전기적으로 연결할 수 있다. 상기 전극 구조체(ES)는 상기 반도체층(120) 상에 차례로 적층된 복수 개의 셀 게이트 전극들(150a, 150b), 및 상기 셀 게이트 전극들(150a, 150b) 상에 배치되는 선택 게이트 전극들을 포함할 수 있다. 상기 선택 게이트 전극들은, 상기 셀 게이트 전극들(150a, 150b)과 상기 비트 라인(200) 사이에 배치되는 스트링 선택 게이트 전극(150s), 및 상기 셀 게이트 전극들(150a, 150b)과 상기 공통 소스 라인(CSL) 사이에 배치되는 접지 선택 게이트 전극(150g)을 포함할 수 있다. 상기 스트링 선택 게이트 전극(150s)과 상기 접지 선택 게이트 전극(150g)은 수평적으로 서로 이격될 수 있다. 상기 셀 게이트 전극들(150a, 150b)은, 상기 반도체층(120)과 상기 스트링 선택 게이트 전극(150s) 사이에 배치되는 상부 게이트 전극들(150a), 및 상기 반도체층(120)과 상기 접지 선택 게이트 전극(150g) 사이에 배치되는 하부 게이트 전극들(150b)을 포함할 수 있다. 상기 상부 게이트 전극들(150a)의 그룹 및 상기 하부 게이트 전극들(150b)의 그룹은 수평적으로 서로 이격될 수 있다.
상기 수직 패턴(VP)은 상기 전극 구조체(ES)를 관통하는 한 쌍의 수직 반도체 패턴들(VSP), 및 상기 전극 구조체(ES) 아래에 제공되어 상기 한 쌍의 수직 반도체 패턴들(VSP)을 연결하는 수평 반도체 패턴(HSP)을 포함할 수 있다. 상기 한 쌍의 수직 반도체 패턴들(VSP) 중 하나는 상기 전극 구조체(ES)를 관통하여 상기 공통 소스 라인(CSL)에 연결될 수 있고, 상기 한 쌍의 수직 반도체 패턴들(VSP) 중 다른 하나는 상기 전극 구조체(ES)를 관통하여 상기 비트 라인(200)에 연결될 수 있다. 상기 수평 반도체 패턴(HSP)은 상기 반도체층(120)과 상기 전극 구조체(ES) 사이에 제공되어 상기 한 쌍의 수직 반도체 패턴들(VSP)을 연결할 수 있다. 상기 한 쌍의 수직 반도체 패턴들(VSP) 중 하나는 상기 하부 게이트 전극들(150b) 및 상기 접지 선택 게이트 전극(150g)을 관통하여 상기 공통 소스 라인(CSL)에 연결될 수 있고, 다른 하나는 상기 상부 게이트 전극들(150a) 및 상기 스트링 선택 게이트 전극(150s)을 관통하여 상기 비트 라인(200)에 전기적으로 연결될 수 있다. 상기 수평 반도체 패턴(HSP)은 상기 상부 게이트 전극들(150a)의 아래에서 상기 하부 게이트 전극들(150b)의 아래로 연장되어 상기 한 쌍의 수직 반도체 패턴들(VSP)을 서로 연결할 수 있다.
수직 절연체(160)가 상기 전극 구조체(ES)와 상기 수직 패턴(VP) 사이에 개재될 수 있다. 상기 수직 절연체(160)는 상기 수직 패턴(VP)과 상기 반도체층(120) 사이로 연장될 수 있다. 상기 수직 절연체(160)는 상기 수직 패턴(VP)의 외면을 차례로 덮는 터널 절연층, 전하 저장층, 및 블로킹 절연층을 포함할 수 있다. 도전 패드들(180)이 상기 한 쌍의 수직 반도체 패턴들(VSP) 상에 각각 제공될 수 있다. 상기 도전 패드들(180)은 상기 수직 패턴(VP)에 전기적으로 연결될 수 있다. 도시되지 않았지만, 상기 반도체층(120) 내에, 상기 수직 패턴(VP)의 상기 수평 반도체 패턴(HSP)을 지나는 전하의 흐름을 선택적으로 제어하는, 도 4를 참조하여 설명한, 백 게이트 트랜지스터(BGT)가 제공될 수 있다. 제1 층간 절연막(126)이 상기 하부 층간 절연막(110) 상에 제공되어 상기 반도체층(120) 및 상기 전극 구조체(ES)를 덮을 수 있다. 상기 공통 소스 라인(CSL)이 상기 제1 층간 절연막(126) 상에 제공될 수 있고, 상기 도전 패드들(180) 중 대응하는 하나를 통해 상기 상기 한 쌍의 수직 반도체 패턴들(VSP) 중 하나에 전기적으로 연결될 수 있다.
중간 콘택(194)이 상기 제1 층간 절연막(126) 상에 제공될 수 있고, 상기 도전 패드들(180) 중 대응하는 하나를 통해 상기 상기 한 쌍의 수직 반도체 패턴들(VSP) 중 다른 하나에 전기적으로 연결될 수 있다. 제2 층간 절연막(128)이 상기 제1 층간 절연막(126) 상에 제공될 수 있고, 상기 공통 소스 라인(CSL) 및 상기 중간 콘택(194)을 덮을 수 있다. 상부 콘택(196)이 상기 제2 층간 절연막(128) 상에 제공될 수 있고, 상기 중간 콘택(194)에 연결될 수 있다. 제3 층간 절연막(129)이 상기 제2 층간 절연막(128) 상에 제공될 수 있고, 상기 상부 콘택(196)을 덮을 수 있다. 상기 비트 라인(200)은 상기 제3 층간 절연막(129) 상에 제공될 수 있고, 상기 상부 콘택(196) 및 상기 중간 콘택(194)을 통해 상기 수직 패턴(VP)에 전기적으로 연결될 수 있다.
상기 제2 메모리부(20)는 상기 하부 층간 절연막(110) 상에 제공되는 상기 가변 저항 요소(VR)를 포함할 수 있다. 상기 제2 메모리부(20)는 상기 하부 층간 절연막(110)과 상기 가변 저항 요소(VR) 사이에 개재되는, 상기 제1 및 제2 층간 절연막들(126, 128)의 부분들을 포함할 수 있다. 상기 제2 메모리부(20)는 상기 하부 층간 절연막(110) 및 상기 제1 층간 절연막(126)을 관통하고, 상기 선택 요소(SE)의 일 단자에 연결되는 상기 매립 콘택(BC)을 포함할 수 있다. 상기 제2 메모리부(20)는 상기 제2 층간 절연막(128)을 관통하고 상기 매립 콘택(BC)에 연결되는 상기 하부 전극 콘택(BEC)을 포함할 수 있다. 상기 가변 저항 요소(VR)는 상기 제2 층간 절연막(128) 상에 제공되고, 상기 하부 전극 콘택(BEC)에 전기적으로 연결될 수 있다. 상기 제2 메모리부(20)는, 상기 제2 층간 절연막(128) 상에 제공되고 상기 가변 저항 요소(VR)를 덮는, 상기 제3 층간 절연막(129)의 부분을 포함할 수 있다. 상기 제2 메모리부(20)는, 상기 제3 층간 절연막(129) 상에 제공되고 상기 가변 저항 요소(VR)에 전기적으로 연결되는 상기 배선 라인(220)을 포함할 수 있다. 본 실시예들에 따르면, 상기 가변 저항 요소(VR)는, 상기 기판(100)으로부터, 상기 제1 메모리부(10)의 상기 상부 콘택(196)과 실질적으로 동일한 높이에 위치할 수 있으나, 본 발명의 개념은 이에 한정되지 않는다.
도 12a 및 도 12b는 본 발명의 일부 실시예들에 따른 가변저항요소의 예시들을 각각 나타내는 단면도들이다.
도 12a 및 도 12b를 참조하면, 상기 가변 저항 요소(VR)는 제1 자성 구조체(MS1), 제2 자성 구조체(MS2), 및 이들 사이의 터널 배리어 패턴(TBR)을 포함할 수 있다. 상기 가변 저항 요소(VR)는 상기 제1 자성 구조체(MS1)를 사이에 두고 상기 터널 배리어 패턴(TBR)으로부터 이격되는 하부 전극(BE), 및 상기 제2 자성 구조체(MS2)를 사이에 두고 상기 터널 배리어 패턴(TBR)으로부터 이격되는 상부 전극(TE)을 포함할 수 있다. 상기 하부 전극(BE)은, 도 7 내지 도 11을 참조하여 설명한, 상기 하부 전극 콘택(BEC)에 접할 수 있다. 상기 상부 전극(TE) 및 상기 하부 전극(BE)은 금속 및/또는 도전성 금속 질화물을 포함할 수 있다. 상기 제1 자성 구조체(MS1)는 일 방향으로 고정된 자화방향(Ma)을 갖는 기준층을 포함할 수 있고, 상기 제2 자성 구조체(MS2)는 상기 기준층의 상기 자화방향(Ma)에 평행 또는 반평행하게 변경 가능한 자화방향(Mb)을 갖는 자유층을 포함할 수 있다. 도 12a 및 도 12b에 도시된 바와 달리, 상기 제1 자성 구조체(MS1)가 상기 자유층을 포함하고 상기 제2 자성 구조체(MS2)가 상기 기준층을 포함할 수도 있다.
도 12a를 참조하면, 상기 가변 저항 요소(VR)는 수평 자화를 갖는 자기터널접합 패턴일 수 있다. 이 경우, 상기 기준층 및 상기 자유층의 상기 자화방향들(Ma, Mb)은 상기 터널 배리어 패턴(TBR)과 상기 제1 자성 구조체(MS1)의 계면에 실질적으로 평행할 수 있다. 이 경우, 상기 기준층 및 상기 자유층의 각각은 강자성 물질을 포함할 수 있다. 상기 기준층은 상기 강자성 물질의 자화방향을 고정시키기 위한 반강자성 물질을 더 포함할 수 있다.
도 12b를 참조하면, 상기 가변 저항 요소(VR)는 수직 자화를 갖는 자기터널접합 패턴일 수 있다. 이 경우, 상기 기준층 및 상기 자유층의 상기 자화방향들(Ma, Mb)은 상기 터널 배리어 패턴(TBR)과 상기 제1 자성 구조체(MS1)의 계면에 실질적으로 수직할 수 있다. 이 경우, 상기 기준층 및 상기 자유층의 각각은 수직 자성 물질(일 예로, CoFeTb, CoFeGd, CoFeDy), 및 수직 자성 구조체 중에서 적어도 하나를 포함할 수 있다. 상기 수직 자성 구조체는 교대로 그리고 반복적으로 적층된 자성층들 및 비자성층들을 포함할 수 있다. 일 예로, 상기 수직 자성 구조체는 (Co/Pt)n, (CoFe/Pt)n, (CoFe/Pd)n, (Co/Pd)n, (Co/Ni)n, (CoNi/Pt)n, (CoCr/Pt)n 또는 (CoCr/Pd)n (n은 적층 횟수) 등에서 적어도 하나를 포함할 수 있다.
도 13은 본 발명의 일부 실시예들에 따른 반도체 소자의 내부 구조의 배치를 개략적으로 나타내는 단면도이다. 설명의 간소화를 위해, 도 6을 참조하여 설명한 반도체 소자와 차이점을 주로 설명한다.
도 13을 참조하면, 상기 반도체 소자(1000)는 상기 제1 메모리부(10), 상기 제2 메모리부(20), 및 상기 제1 메모리부(10)의 일 측에 제공되는 주변회로부(30)를 포함할 수 있다. 상기 제1 메모리부(10), 상기 제2 메모리부(20), 및 상기 주변회로부(30)는 상기 기판(100) 상에 나란하게 배치될 수 있다. 일부 실시예들에 따르면, 상기 주변회로부(30)는 상기 제1 메모리부(10)와 상기 제2 메모리부(20) 사이에 제공될 수 있다. 본 실시예들에 따르면, 상기 주변회로부(30)는 그것의 상대적인 배치를 제외하고, 도 6을 참조하여 설명한, 상기 주변회로부(30)과 실질적으로 동일하다.
도 14는 본 발명의 일부 실시예들에 따른 도 13의 반도체 소자의 평면도이고, 도 15는 도 14의 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'에 따라 자른 단면도이다. 도 7 및 도 8을 참조하여 설명한 반도체 소자와 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위해 차이점을 주로 설명한다.
도 14 및 도 15를 참조하면, 상기 제1 메모리부(10)는 상기 기판(100) 상에 제공되는 3차원 낸드 플래쉬 메모리 셀 구조를 포함할 수 있다. 구체적으로, 상기 기판(100) 상에 상기 전극 구조체(ES)가 제공될 수 있고, 상기 복수의 수직 패턴들(VP)이 상기 전극 구조체(ES)를 관통하여 상기 기판(100)에 접할 수 있다. 상기 수직 패턴들(VP)의 각각은 상기 전극 구조체(ES)의 하부를 관통하여 상기 기판(100)에 연결되는 상기 하부 반도체 패턴(LSP), 및 상기 전극 구조체(ES)의 상부를 관통하여 상기 하부 반도체 패턴(LSP)에 연결되는 상기 상부 반도체 패턴(USP)을 포함할 수 있다. 상기 하부 반도체 패턴(LSP)은 상기 기판(100)을 시드(seed)로 이용하여 형성된 에피택시얼 패턴일 수 있다. 상기 공통 소스 영역들(184)은 상기 전극 구조체(ES)의 양 측의 상기 기판(100) 내에 제공될 수 있다. 상기 제1 캐핑 절연막(122)은 상기 기판(100) 상에 제공되어 계단식 구조를 갖는, 상기 전극 구조체(ES)의 상기 단부를 덮을 수 있다. 본 실시예들에 따르면, 상술한 차이점을 제외하고는, 상기 제1 메모리부(10)는 도 7 및 도 8을 참조하여 설명한 3차원 낸드 플래쉬 메모리 셀 구조와 실질적으로 동일한 구조를 포함할 수 있다.
상기 주변회로부(30)는 상기 기판(100) 상에 배치되는 상기 주변 트랜지스터들(PTR)을 포함할 수 있다. 본 실시예들에 따르면, 상기 주변 트랜지스터들(PTR)은 상기 제1 메모리부(10)의 상기 전극 구조체(ES)의 일 측에 배치될 수 있다. 상기 주변회로부(30)는, 상기 기판(100) 상에 제공되고 상기 주변 트랜지스터들(PTR)을 덮는, 상기 제1 캐핑 절연막(122)의 부분을 포함할 수 있다. 상기 주변회로부(30)는, 상기 제1 캐핑 절연막(122) 상에 차례로 적층되는, 상기 제2 캐핑 절연막(124) 및 상기 제1 내지 제3 층간 절연막들(126, 128, 129)의 부분들을 포함할 수 있다. 상기 주변회로부(30)는, 상기 주변 트랜지스터들(PTR)에 전기적으로 연결되는, 주변 배선들(5a) 및 주변 콘택들(7a)을 포함할 수 있다. 상기 주변 배선들(5a) 및 상기 주변 콘택들(7a)의 각각은, 상기 제1 및 제2 캐핑 절연막들(122, 124) 및 상기 제1 내지 제3 층간 절연막들(126, 128, 129) 중 적어도 일부를 관통할 수 있다. 상기 주변 트랜지스터들(PTR), 상기 주변 배선들(5a), 및 상기 주변 콘택들(7a)은 상기 제1 메모리부(10)의 상기 제1 메모리 셀들을 구동시키기 위한 상기 메모리 제어기를 구성할 수 있다.
상기 제2 메모리부(20)는 상기 기판(100) 상에 배치되는 상기 선택 요소(SE)를 포함할 수 있다. 본 실시예들에 따르면, 상기 선택 요소(SE)는 상기 제1 메모리부(10)의 상기 전극 구조체(ES)의 일 측에 배치되되, 상기 기판(100)으로부터 상기 주변 트랜지스터들(PTR)과 실질적으로 동일한 높이에 위치할 수 있다. 상기 주변 트랜지스터들(PTR) 및 상기 선택 요소(SE)는 구조, 물질, 및 형성방법 중 적어도 하나에서 서로 동일할 수 있다. 상기 제2 메모리부(20)는 상기 선택 요소(SE)의 일 단자에 전기적으로 연결되는 상기 가변 저항 요소(VR)를 포함할 수 있다. 상기 제2 메모리부(20)는, 도 7 및 도 8을 참조하여 설명한 것과 실질적으로 동일한 구조를 포함하되, 상기 하부 층간 절연막(110)이 상기 선택 요소(SE)와 상기 제1 캐핑 절연막(122) 사이에 개재되지 않을 수 있다. 도시되지 않았으나, 상기 제2 메모리부(20)는, 도 7 및 도 9, 또는 도 7 및 도 10을 참조하여 설명한 것과 실질적으로 동일한 구조를 포함하되, 상기 하부 층간 절연막(110)이 상기 선택 요소(SE)와 상기 제1 캐핑 절연막(122) 사이에 개재되지 않을 수도 있다.
도 16은 본 발명의 일부 실시예들에 따른 도 13의 반도체 소자를 나타내는 단면도이다. 도 11을 참조하여 설명한 반도체 소자와 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위해, 차이점을 주로 설명한다.
도 16을 참조하면, 상기 제1 메모리부(10)는 상기 기판(100) 상에 제공되는 3차원 플래쉬 메모리 셀 구조를 포함할 수 있다. 구체적으로, 상기 기판(100) 상에 상기 전극 구조체(ES)가 제공될 수 있고, 상기 수직 패턴(VP)이 상기 전극 구조체(ES)를 관통하여 상기 비트 라인(200)과 상기 공통 소스 라인(CSL)을 전기적으로 연결할 수 있다. 상기 수직 패턴(VP)은 상기 한 쌍의 수직 반도체 패턴들(VSP), 및 상기 수평 반도체 패턴(HSP)을 포함할 수 있다. 상기 수평 반도체 패턴(HSP)은 상기 기판(100)과 상기 전극 구조체(ES) 사이에 제공되어 상기 한 쌍의 수직 반도체 패턴들(VSP)을 연결할 수 있다. 상기 제1 층간 절연막(126)이 상기 기판(100) 상에 제공되어 상기 전극 구조체(ES)를 덮을 수 있다. 본 실시예들에 따르면, 상술한 차이점을 제외하고는, 상기 제1 메모리부(10)는 도 11을 참조하여 설명한 3차원 플래쉬 메모리 셀 구조와 실질적으로 동일한 구조를 포함할 수 있다.
상기 주변회로부(30)는 상기 기판(100) 상에 배치되는 상기 주변 트랜지스터들(PTR)을 포함할 수 있다. 본 실시예들에 따르면, 상기 주변 트랜지스터들(PTR)은 상기 제1 메모리부(10)의 상기 전극 구조체(ES)의 일 측에 배치될 수 있다. 상기 주변회로부(30)는, 상기 기판(100) 상에 제공되고 상기 주변 트랜지스터들(PTR)을 덮는, 상기 제1 층간 절연막(126)의 부분을 포함할 수 있다. 상기 주변회로부(30)는, 상기 제1 층간 절연막(126) 상에 차례로 적층되는, 상기 제2 및 제3 층간 절연막들(128, 129)의 부분들을 포함할 수 있다. 상기 주변회로부(30)는, 상기 주변 트랜지스터들(PTR)에 전기적으로 연결되는, 주변 배선들(5a) 및 주변 콘택들(7a)을 포함할 수 있다. 상기 주변 배선들(5a) 및 상기 주변 콘택들(7a)의 각각은, 상기 제1 내지 제3 층간 절연막들(126, 128, 129) 중 적어도 일부를 관통할 수 있다. 상기 주변 트랜지스터들(PTR), 상기 주변 배선들(5a), 및 상기 주변 콘택들(7a)은 상기 제1 메모리부(10)의 상기 제1 메모리 셀들을 구동시키기 위한 상기 메모리 제어기를 구성할 수 있다.
상기 제2 메모리부(20)는 상기 기판(100) 상에 배치되는 상기 선택 요소(SE)를 포함할 수 있다. 본 실시예들에 따르면, 상기 선택 요소(SE)는 상기 제1 메모리부(10)의 상기 전극 구조체(ES)의 일 측에 배치되되, 상기 기판(100)으로부터 상기 주변 트랜지스터들(PTR)과 실질적으로 동일한 높이에 위치할 수 있다. 상기 주변 트랜지스터들(PTR) 및 상기 선택 요소(SE)는 구조, 물질, 및 형성방법 중 적어도 하나에서 서로 동일할 수 있다. 상기 제2 메모리부(20)는 상기 선택 요소(SE)의 일 단자에 전기적으로 연결되는 상기 가변 저항 요소(VR)를 포함할 수 있다. 상기 제2 메모리부(20)는, 도 11을 참조하여 설명한 것과 실질적으로 동일한 구조를 포함하되, 상기 하부 층간 절연막(110)이 상기 선택 요소(SE)와 상기 제1 층간 절연막(126) 사이에 개재되지 않을 수 있다.
본 발명의 개념에 따르면, 서로 다른 동작 특성을 갖는 상기 제1 메모리부(10) 및 상기 제2 메모리부(20)가 단일 기판(100) 상에 나란하게 배치될 수 있다. 상기 기판(100) 상에 상기 주변 트랜지스터들(PTR)을 포함하는 상기 주변회로부(30)가 제공될 수 있다. 상기 제2 메모리부(20)의 상기 선택 요소(SE)는 상기 기판(100)으로부터 상기 주변 트랜지스터들(PTR)과 실질적으로 동일한 높이에 배치될 수 있다. 상기 선택 요소(SE)가 상기 주변 트랜지스터들(PTR)과 실질적으로 동일한 레벨에 형성됨에 따라, 상기 단일 기판(100) 상에 상기 제1 메모리부(10) 및 상기 제2 메모리부(20)를 나란하게 배치하는 것이 용이할 수 있다. 따라서, 고집적화된 반도체 소자가 용이하게 제공될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
100: 기판 10: 제1 메모리부
20: 제2 메모리부 30: 주변회로부
PTR: 주변 트랜지스터들 SE: 선택 요소
110: 하부 층간 절연막 120: 반도체층
ES: 전극 구조체 192: 보조 도전 라인들
190: 하부 콘택들 194: 중간 콘택들
196: 상부 콘택들 200: 비트 라인들
PC: 하부 패드 콘택들 PCL: 하부 패드 배선들
195: 중간 패드 콘택 197: 상부 패드 콘택
210: 상부 패드 배선들 BEC: 하부 전극 콘택
VR: 가변 저항 요소 220: 배선 라인
122, 124: 제1 및 제2 캐핑 절연막들
126, 128, 129: 제1 내지 제3 층간 절연막들

Claims (20)

  1. 기판 상에 나란하게(side by side) 배치되는 제1 메모리부 및 제2 메모리부를 포함하되,
    상기 제1 메모리부는:
    상기 기판의 상면에 수직한 방향을 따라 적층되는 게이트 전극들을 포함하는 전극 구조체;
    상기 전극 구조체를 관통하는 복수의 채널 구조체들; 및
    상기 전극 구조체 상에 제공되고, 상기 복수의 채널 구조체들에 연결되는 비트 라인들을 포함하고,
    상기 제2 메모리부는:
    상기 기판 상의 선택 요소; 및
    상기 선택 요소의 일 단자에 연결되는 가변 저항 요소를 포함하고,
    상기 가변 저항 요소는 상기 전극 구조체와 상기 비트 라인들 사이의 높이에 위치하는 반도체 소자.
  2. 청구항 1에 있어서,
    상기 가변 저항 요소는 상기 전극 구조체의 상기 게이트 전극들 중 최상층의 게이트 전극과 상기 비트 라인들 사이의 높이에 위치하는 반도체 소자.
  3. 청구항 1에 있어서,
    상기 기판과 상기 제1 메모리부 사이의 주변회로부를 더 포함하되,
    상기 주변회로부는:
    상기 기판 상의 주변 트랜지스터들; 및
    상기 기판 상에 제공되고 상기 주변 트랜지스터들을 덮는 하부 층간 절연막을 포함하고,
    상기 제1 메모리부는 상기 하부 층간 절연막과 상기 전극 구조체 사이에 개재하는 반도체층을 포함하고, 상기 복수의 채널 구조체들은 상기 반도체층에 연결되고,
    상기 선택 요소는 상기 기판과 상기 반도체층 사이의 높이에 위치하는 반도체 소자.
  4. 청구항 3에 있어서,
    상기 선택 요소는 상기 기판으로부터 상기 주변 트랜지스터들과 동일한 높이에 제공되는 반도체 소자.
  5. 청구항 1에 있어서,
    상기 제1 메모리부는 상기 전극 구조체와 상기 비트 라인들 사이에 배치되는 보조 도전 라인들을 더 포함하고,
    상기 복수의 채널 구조체들의 각각은 상기 보조 도전 라인들 중 대응하는 하나를 통하여 상기 비트 라인들 중 대응하는 하나에 전기적으로 연결되고,
    상기 가변 저항 요소는 상기 보조 도전 라인들과 상기 비트 라인들 사이의 높이에 위치하거나, 상기 전극 구조체와 상기 보조 도전 라인들 사이의 높이에 위치하는 반도체 소자.
  6. 청구항 1에 있어서,
    상기 기판 상에 상기 제1 메모리부의 일 측에 제공되는 주변회로부를 더 포함하되,
    상기 제1 메모리부, 상기 제2 메모리부, 및 상기 주변회로부는 상기 기판 상에 나란하게 배치되는 반도체 소자.
  7. 청구항 6에 있어서,
    상기 주변회로부는 주변 트랜지스터들, 및 상기 주변 트랜지스터들을 덮는 층간 절연막을 포함하되,
    상기 층간 절연막은 상기 기판의 상면을 따라 연장되어 상기 선택 요소를 덮고, 상기 가변 저항 요소는 상기 층간 절연막 상에 배치되는 반도체 소자.
  8. 청구항 7에 있어서,
    상기 선택 요소는 상기 기판으로부터 상기 주변 트랜지스터들과 동일한 높이에 제공되고,
    상기 가변 저항 요소는 상기 기판으로부터 상기 주변 트랜지스터들보다 높은 높이에 제공되는 반도체 소자.
  9. 청구항 1에 있어서,
    상기 가변 저항 요소는 자기 터널 접합 패턴인 반도체 소자.
  10. 청구항 1에 있어서,
    상기 제1 메모리부는 3차원 낸드 플래쉬 메모리 셀 어레이를 포함하고,
    상기 제2 메모리부는 엠램(MRAM), 피램(PRAM), 및 알램(RRAM) 중 적어도 하나의 메모리 셀 어레이를 포함하는 반도체 소자.
  11. 기판 상에 나란하게(side by side) 배치되는 제1 메모리부 및 제2 메모리부를 포함하되,
    상기 제1 메모리부는:
    상기 기판의 상면에 수직한 방향을 따라 적층되는 게이트 전극들을 포함하는 전극 구조체;
    상기 전극 구조체를 관통하는 복수의 채널 구조체들;
    상기 전극 구조체 상에 제공되고, 상기 복수의 채널 구조체들에 연결되는 비트 라인들; 및
    상기 전극 구조체와 상기 비트 라인들 사이에 배치되는 보조 도전 라인들을 포함하고,
    상기 복수의 채널 구조체들의 각각은 상기 보조 도전 라인들 중 대응하는 하나를 통하여 상기 비트 라인들 중 대응하는 하나에 전기적으로 연결되고,
    상기 보조 도전 라인들 중 적어도 하나는, 상기 복수의 채널 구조체들 중 서로 인접하는 한 쌍의 채널 구조체들을 서로 전기적으로 연결하고,
    상기 전극 구조체의 상기 게이트 전극들 중 최상부 게이트 전극은 수평적으로 서로 이격되는 한 쌍의 최상부 게이트 전극들을 포함하고,
    상기 한 쌍의 채널 구조체들은 상기 한 쌍의 최상부 게이트 전극들을 각각 관통하고,
    상기 제2 메모리부는:
    상기 기판 상의 선택 요소; 및
    상기 선택 요소의 일 단자에 연결되는 가변 저항 요소를 포함하고,
    상기 가변 저항 요소는, 상기 기판으로부터, 상기 비트 라인들보다 높은 높이에 위치하는 반도체 소자.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 청구항 11에 있어서,
    상기 보조 도전 라인들의 각각은 상기 비트 라인들 중 대응하는 하나에 전기적으로 연결되는 반도체 소자.
  18. 청구항 11에 있어서,
    상기 기판과 상기 제1 메모리부 사이의 주변회로부를 더 포함하되,
    상기 주변회로부는:
    상기 기판 상의 주변 트랜지스터들; 및
    상기 기판 상에 제공되고 상기 주변 트랜지스터들을 덮는 하부 층간 절연막을 포함하고,
    상기 제1 메모리부는 상기 하부 층간 절연막과 상기 전극 구조체 사이에 개재하는 반도체층을 포함하고, 상기 복수의 채널 구조체들은 상기 반도체층에 연결되고,
    상기 선택 요소는 상기 기판과 상기 반도체층 사이의 높이에 위치하는 반도체 소자.
  19. 청구항 18에 있어서,
    상기 주변 트랜지스터들 및 상기 선택 요소는 이들의 구조, 물질, 및 형성방법 중 적어도 하나에서 서로 동일한 반도체 소자.
  20. 청구항 11에 있어서,
    상기 기판 상에 상기 제1 메모리부의 일 측에 제공되는 주변회로부를 더 포함하되,
    상기 제1 메모리부, 상기 제2 메모리부, 및 상기 주변회로부는 상기 기판 상에 나란하게 배치되고,
    상기 주변회로부는 상기 전극 구조체의 일 측에 제공되는 주변 트랜지스터들을 포함하고,
    상기 선택 요소는 상기 전극 구조체의 일 측에 제공되는 반도체 소자.
KR1020170070863A 2017-06-07 2017-06-07 반도체 소자 KR102385921B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170070863A KR102385921B1 (ko) 2017-06-07 2017-06-07 반도체 소자
US15/828,937 US10438998B2 (en) 2017-06-07 2017-12-01 Integrated-circuit devices including different types of memory cells and methods of forming the same
CN201810466873.XA CN109003977B (zh) 2017-06-07 2018-05-16 包括不同类型的存储器单元的集成电路器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170070863A KR102385921B1 (ko) 2017-06-07 2017-06-07 반도체 소자

Publications (2)

Publication Number Publication Date
KR20180133983A KR20180133983A (ko) 2018-12-18
KR102385921B1 true KR102385921B1 (ko) 2022-04-14

Family

ID=64563716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170070863A KR102385921B1 (ko) 2017-06-07 2017-06-07 반도체 소자

Country Status (3)

Country Link
US (1) US10438998B2 (ko)
KR (1) KR102385921B1 (ko)
CN (1) CN109003977B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020220483A1 (en) * 2019-04-30 2020-11-05 Yangtze Memory Technologies Co., Ltd. Bonded memory devices having flash memory controller and fabrication and operation methods thereof
KR20210027696A (ko) 2019-09-02 2021-03-11 삼성전자주식회사 3차원 반도체 메모리 소자
US11233043B2 (en) 2019-09-02 2022-01-25 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device
US11069742B2 (en) * 2019-11-23 2021-07-20 Tetramem Inc. Crossbar array circuit with parallel grounding lines
KR20210092090A (ko) * 2020-01-15 2021-07-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
KR20210098145A (ko) * 2020-01-31 2021-08-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 제조 방법
KR20210117728A (ko) 2020-03-20 2021-09-29 삼성전자주식회사 수직형 메모리 소자
KR20220043315A (ko) * 2020-09-29 2022-04-05 삼성전자주식회사 메모리 소자
US11456308B2 (en) * 2020-10-05 2022-09-27 International Business Machines Corporation Low-voltage flash memory integrated with a vertical field effect transistor
US12008237B2 (en) * 2022-04-19 2024-06-11 Advanced Micro Devices, Inc. Memory bit cell with homogeneous layout pattern of base layers for high density memory macros

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160254440A1 (en) 2015-02-26 2016-09-01 Globalfoundries Singapore Pte. Ltd. Integration of spintronic devices with memory device
US20170110192A1 (en) 2015-10-19 2017-04-20 United Microelectronics Corp. Method for fabricating semiconductor memory device having integrated dosram and nosram

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3892736B2 (ja) 2001-03-29 2007-03-14 株式会社東芝 半導体記憶装置
JP2004288311A (ja) * 2003-03-24 2004-10-14 Toshiba Corp 半導体記憶装置及びその制御方法
JP4247085B2 (ja) 2003-09-29 2009-04-02 株式会社東芝 磁気記憶装置およびその製造方法
US8564079B2 (en) * 2008-04-21 2013-10-22 Qualcomm Incorporated STT MRAM magnetic tunnel junction architecture and integration
KR101188263B1 (ko) 2010-10-14 2012-10-05 에스케이하이닉스 주식회사 반도체 메모리 장치
KR101753256B1 (ko) * 2010-10-14 2017-07-05 삼성전자주식회사 가변 저항체를 포함하는 반도체 기억 소자 및 그 제조 방법
JP5703041B2 (ja) 2011-01-27 2015-04-15 ルネサスエレクトロニクス株式会社 半導体装置
US9019767B2 (en) * 2011-02-17 2015-04-28 SK Hynix Inc. Nonvolatile memory device and operating method thereof
US8896096B2 (en) 2012-07-19 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Process-compatible decoupling capacitor and method for making the same
KR101919040B1 (ko) * 2012-08-13 2018-11-15 삼성전자주식회사 반도체 기억 소자
KR20150015764A (ko) * 2013-08-01 2015-02-11 삼성전자주식회사 스토리지 디바이스 및 이를 포함하는 스토리지 시스템
KR102092776B1 (ko) * 2013-11-20 2020-03-24 에스케이하이닉스 주식회사 전자 장치
KR102139944B1 (ko) * 2013-11-26 2020-08-03 삼성전자주식회사 3차원 반도체 메모리 장치
KR102307487B1 (ko) * 2014-06-23 2021-10-05 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR102307060B1 (ko) * 2014-12-03 2021-10-01 삼성전자주식회사 반도체 소자
KR102342548B1 (ko) * 2015-05-22 2021-12-24 삼성전자주식회사 메모리 장치
KR102358565B1 (ko) 2015-09-09 2022-02-04 삼성전자주식회사 자기 저항 소자를 포함하는 반도체 소자
US9865649B2 (en) 2015-09-25 2018-01-09 Globalfoundries Singapore Pte. Ltd. Integrated two-terminal device and logic device with compact interconnects having shallow via for embedded application

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160254440A1 (en) 2015-02-26 2016-09-01 Globalfoundries Singapore Pte. Ltd. Integration of spintronic devices with memory device
US20170110192A1 (en) 2015-10-19 2017-04-20 United Microelectronics Corp. Method for fabricating semiconductor memory device having integrated dosram and nosram

Also Published As

Publication number Publication date
CN109003977B (zh) 2023-08-22
US20180358408A1 (en) 2018-12-13
CN109003977A (zh) 2018-12-14
US10438998B2 (en) 2019-10-08
KR20180133983A (ko) 2018-12-18

Similar Documents

Publication Publication Date Title
KR102385921B1 (ko) 반도체 소자
KR102366798B1 (ko) 반도체 소자
US10861876B2 (en) Three-dimensional semiconductor memory devices
US9893076B2 (en) Access transistor of a nonvolatile memory device and method for fabricating same
US20130328005A1 (en) Three-dimensional resistive random access memory devices, methods of operating the same, and methods of fabricating the same
US10396093B2 (en) Three-dimensional semiconductor memory device and method of operating the same
KR102212808B1 (ko) 감소된 라인 부하를 위한 메모리 레이아웃
CN106558591A (zh) 三维半导体器件
US10685708B2 (en) Semiconductor device including volatile and non-volatile memory cells
CN109755249A (zh) 三维半导体存储器件
JP2010130016A (ja) ３次元半導体装置及びその動作方法
CN110036480A (zh) 用于改善3d nand的页面或块尺寸和性能的沟道孔和位线架构及方法
TW201511007A (zh) Ｕ形共用體型記憶胞串
CN111326521B (zh) 三维半导体存储器件
US10861902B2 (en) Semiconductor device having magnetic tunnel junction pattern
TW201126535A (en) 3D memory array with improved SSL and BL contact layout
CN107240588A (zh) 三维半导体装置
CN109087994B (zh) 半导体器件
KR102399333B1 (ko) 반도체 소자
US10559361B2 (en) Semiconductor device and control method
KR20230005500A (ko) BiCS 구조의 저항 변화 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)