KR102382161B1 - Cell balancing circuit using dual serial and parallel paths - Google Patents
Cell balancing circuit using dual serial and parallel paths Download PDFInfo
- Publication number
- KR102382161B1 KR102382161B1 KR1020170180654A KR20170180654A KR102382161B1 KR 102382161 B1 KR102382161 B1 KR 102382161B1 KR 1020170180654 A KR1020170180654 A KR 1020170180654A KR 20170180654 A KR20170180654 A KR 20170180654A KR 102382161 B1 KR102382161 B1 KR 102382161B1
- Authority
- KR
- South Korea
- Prior art keywords
- cell balancing
- resistors
- parallel
- series
- resistor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
- H02J7/0014—Circuits for equalisation of charge between batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M10/00—Secondary cells; Manufacture thereof
- H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
- H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
- H01M2010/4271—Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
본 발명은 셀 밸런싱 회로를 구성하는 셀 밸런싱 저항의 연결 구조에 있어서, 다수 개의 셀 밸런싱 저항을 단순히 직렬 연결시키는 것이 아닌, 다수의 셀 밸런싱 저항들을 병렬로 각각 부분화한 후 전체를 직렬 연결하거나 혹은 직렬로 각각 부분화한 후 전체를 병렬 연결함으로써, 셀 밸런싱 회로 전체의 저항값 및 도통되는 전류값은 그대로 유지하면서 단일 저항에 도통되는 전류값을 반으로 감소시킴으로써, 셀 밸런싱 저항의 개방 고장(open failure) 혹은 단락 고장(short failure) 발생 시 셀 밸런싱 저항에 최소한의 전류가 도통될 수 있도록 함은 물론 각 셀 밸런싱 저항 별 발열을 억제할 수 있도록 하는 이중 직병렬 패스를 이용한 셀 밸런싱 회로에 관한 것이다.In the present invention, in the connection structure of the cell balancing resistors constituting the cell balancing circuit, rather than simply connecting a plurality of cell balancing resistors in series, the plurality of cell balancing resistors are respectively partly connected in parallel and then all connected in series or By dividing each part in series and then connecting the whole in parallel, the cell balancing resistor open failure (open failure) It relates to a cell balancing circuit using a double series-parallel path that not only allows a minimum current to flow through the cell balancing resistor, but also suppresses heat generation by each cell balancing resistor when a short-circuit failure or short-circuit failure occurs. .
Description
본 발명은 이중 직병렬 패스를 이용한 셀 밸런싱 회로에 관한 것으로서, 보다 구체적으로는, 셀 밸런싱 회로를 구성하는 셀 밸런싱 저항의 연결 구조에 있어서, 다수 개의 셀 밸런싱 저항을 단순히 직렬 연결시키는 것이 아닌, 다수의 셀 밸런싱 저항들을 병렬로 각각 부분화한 후 전체를 직렬 연결하거나 혹은 직렬로 각각 부분화한 후 전체를 병렬 연결함으로써, 셀 밸런싱 회로 전체의 저항값 및 도통되는 전류값은 그대로 유지하면서 단일 저항에 도통되는 전류값을 반으로 감소시킴으로써, 셀 밸런싱 저항의 개방 고장(open failure) 혹은 단락 고장(short failure) 발생 시 셀 밸런싱 저항에 최소한의 전류가 도통될 수 있도록 함은 물론 각 셀 밸런싱 저항 별 발열을 억제할 수 있도록 하는 이중 직병렬 패스를 이용한 셀 밸런싱 회로에 관한 것이다.The present invention relates to a cell balancing circuit using a double series-parallel path, and more particularly, in a connection structure of cell balancing resistors constituting a cell balancing circuit, a plurality of cell balancing resistors are not simply connected in series. By segmenting each of the cell balancing resistors in parallel and then connecting the whole in series, or by dividing each part in series and then connecting the whole in parallel, the resistance value of the entire cell balancing circuit and the conducting current are maintained as it is, and the By reducing the conducted current by half, it not only allows the minimum current to flow through the cell balancing resistor in case of an open failure or a short failure of the cell balancing resistor, but also generates heat for each cell balancing resistor. It relates to a cell balancing circuit using a double serial-parallel path that enables to suppress .
일반적으로, 배터리 팩 내부에는 다수의 배터리 셀이 직병렬로 연결되어 있다. 이때, 각 배터리 셀 간 전압 편차는 배터리 셀의 과방전 또는 과충전을 초래하며 배터리 전체의 수명을 감소시키게 된다.In general, a plurality of battery cells are connected in series and parallel inside a battery pack. In this case, the voltage deviation between each battery cell causes overdischarge or overcharge of the battery cell, and reduces the lifespan of the battery as a whole.
따라서, 현재는 이러한 전압 편차를 개선하기 위하여 배터리 관리 시스템(BMS) 내부에 저항을 적용한 패시브 셀 밸런싱 회로를 설계하고 있는 실정이다.Therefore, in order to improve the voltage deviation, a passive cell balancing circuit to which a resistance is applied inside a battery management system (BMS) is currently being designed.
한편, 패시브 셀 밸런싱 회로가 동작되는 경우, 셀 밸런싱 저항의 발열을 통해 배터리 셀의 에너지를 소모시킴으로써 밸런싱이 수행되게 된다. 이때, 셀 밸런싱 저항의 발열을 줄이기 위하여 현재는 밸런싱 스위치의 듀티(Duty)를 제어하거나, 일정 온도 이상의 발열을 방지하기 위하여 셀 밸런싱 저항 주변에 서미스터(thermistor) 회로를 구성함으로써 소프트웨어적으로 밸런싱 동작을 제어하게 된다.Meanwhile, when the passive cell balancing circuit is operated, balancing is performed by consuming energy of the battery cells through heat generation of the cell balancing resistor. At this time, in order to reduce the heat generation of the cell balancing resistor, the duty (Duty) of the current balancing switch is controlled, or the balancing operation is performed in software by configuring a thermistor circuit around the cell balancing resistor to prevent heat generation above a certain temperature. will take control
하지만, 종래의 패시브 셀 밸런싱 회로에 적용된 셀 밸런싱 저항의 연결 구조는 각각의 셀 밸런싱 저항이 모두 직렬로 연결되어 있는데, 이때 특정 셀 밸런싱 저항의 개방 고장 혹은 단락 고장 발생 시 나머지 셀 밸런싱 회로에 도통되는 전류값이 상승하면서 발열량도 상승한다는 문제점을 가지게 되고 이러한 발열량 상승은 셀 밸런싱 저항의 수명저하를 야기할 수 있다.However, in the connection structure of the cell balancing resistor applied to the conventional passive cell balancing circuit, each cell balancing resistor is all connected in series. As the current value increases, there is a problem that the amount of heat is also increased, and this increase in the amount of heat may cause a decrease in the lifespan of the cell balancing resistor.
이에 본 발명자는 상술한 종래의 셀 밸런싱 저항의 연결 구조가 가지는 문제점을 해결하기 위하여, 다수 개의 셀 밸런싱 저항을 단순히 직렬 연결시키는 것이 아닌, 다수의 셀 밸런싱 저항들을 병렬로 각각 부분화한 후 전체를 직렬 연결하거나 혹은 직렬로 각각 부분화한 후 전체를 병렬 연결함으로써, 셀 밸런싱 회로 전체의 저항값 및 도통되는 전류값은 그대로 유지하면서 단일 저항에 도통되는 전류값을 반으로 감소시킴으로써, 셀 밸런싱 저항의 개방 고장(open failure) 혹은 단락 고장(short failure) 발생 시 셀 밸런싱 저항에 최소한의 전류가 도통될 수 있도록 함은 물론 각 셀 밸런싱 저항 별 발열을 억제할 수 있도록 하는 이중 직병렬 패스를 이용한 셀 밸런싱 회로를 개발하기에 이르렀다.Accordingly, in order to solve the problem of the above-described conventional connection structure of cell balancing resistors, the present inventors do not simply connect a plurality of cell balancing resistors in series, but divide each of the plurality of cell balancing resistors in parallel and replace the whole By connecting in series or by connecting the entire cell in parallel after dividing each part in series, the current value of the single resistor is reduced by half while maintaining the resistance value and the conducting current of the entire cell balancing circuit. Cell balancing using a double series-parallel path that allows a minimum current to flow through the cell balancing resistor and suppresses heat by each cell balancing resistor when an open failure or short failure occurs circuit was developed.
본 발명은 상술된 문제점을 해결하기 위해 도출된 것으로서, 다수 개의 셀 밸런싱 저항을 단순히 직렬 연결시키는 것이 아닌, 다수의 셀 밸런싱 저항들을 병렬로 각각 부분화한 후 전체를 직렬 연결하거나 혹은 직렬로 각각 부분화한 후 전체를 병렬 연결함으로써, 셀 밸런싱 회로 전체의 저항값 및 도통되는 전류값은 그대로 유지하면서 단일 저항에 도통되는 전류값을 반으로 감소시킴으로써, 셀 밸런싱 저항의 개방 고장(open failure) 혹은 단락 고장(short failure) 발생 시 셀 밸런싱 저항에 최소한의 전류가 도통될 수 있도록 함은 물론 각 셀 밸런싱 저항 별 발열을 억제할 수 있도록 하는 이중 직병렬 패스를 이용한 셀 밸런싱 회로를 제공하고자 한다.The present invention has been derived to solve the above-described problem, and instead of simply connecting a plurality of cell balancing resistors in series, a plurality of cell balancing resistors are respectively segmented in parallel and then the whole is connected in series or each part in series By connecting all of them in parallel, the cell balancing resistor open failure or short circuit by reducing the current through a single resistor by half while maintaining the resistance and conducting current of the entire cell balancing circuit. An object of the present invention is to provide a cell balancing circuit using a double series-parallel path that allows a minimum current to flow through the cell balancing resistor when a short failure occurs, as well as suppresses heat generation by each cell balancing resistor.
본 발명의 일 실시예에 따른 이중 직병렬 패스를 이용한 셀 밸런싱 회로는 배터리 셀의 일측 단자와 연결된 역전압 방지 다이오드와 연결되며, 다수의 저항이 병렬 연결된 제1 병렬 저항부 및 일측은 상기 제1 병렬 저항부와 연결되고 타측은 상기 배터리 셀의 타측 단자와 연결된 밸런싱 스위치와 연결되며, 다수의 저항이 병렬 연결된 제2 병렬 저항부를 포함하며, 상기 제1 및 제2 병렬 저항부는 서로 직렬 연결됨에 따라, 상기 제1 및 제2 병렬 저항부 각각에 포함된 다수의 저항 별 도통전류값은 다수의 저항 개수에 비례하여 감소될 수 있다.A cell balancing circuit using a double series-parallel path according to an embodiment of the present invention is connected to a reverse voltage prevention diode connected to one terminal of a battery cell, and a first parallel resistor unit having a plurality of resistors connected in parallel and one end of the first It is connected to a parallel resistor and the other end is connected to a balancing switch connected to the other terminal of the battery cell, and includes a second parallel resistor to which a plurality of resistors are connected in parallel, wherein the first and second parallel resistors are connected in series with each other. , a conduction current value for each of the plurality of resistors included in each of the first and second parallel resistors may be reduced in proportion to the number of the plurality of resistors.
일 실시예에서, 상기 제1 및 제2 병렬 저항부 각각에 포함된 다수의 저항은 셀 밸런싱 저항일 수 있다.In an embodiment, the plurality of resistors included in each of the first and second parallel resistors may be cell balancing resistors.
일 실시예에서, 상기 제1 병렬 저항부는 제1 및 제2 셀 밸런싱 저항을 포함하고 상기 제2 병렬 저항부는 제3 및 제4 셀 밸런싱 저항을 포함할 수 있다.In an embodiment, the first parallel resistor unit may include first and second cell balancing resistors, and the second parallel resistor unit may include third and fourth cell balancing resistors.
일 실시예에서, 상기 밸런싱 스위치는 모스펫(MOSFET) 일 수 있다.In an embodiment, the balancing switch may be a MOSFET.
본 발명의 다른 실시예에 따른 이중 직병렬 패스를 이용한 셀 밸런싱 회로는 일측은 배터리 셀의 일측 단자와 연결된 역전압 방지 다이오드와 연결되고 타측은 상기 배터리 셀의 타측 단자와 연결된 밸런싱 스위치와 연결되며, 다수의 저항이 직렬 연결된 제1 직렬 저항부 및 일측은 상기 역전압 방지 다이오드와 연결되고 타측은 상기 밸런싱 스위치와 연결되며, 다수의 저항이 직렬 연결된 제2 직렬 저항부를 포함하며, 상기 제1 및 제2 직렬 저항부는 서로 병렬 연결됨에 따라, 상기 제1 및 제2 병렬 저항부 각각에 포함된 다수의 저항 별 도통전류값은 다수의 저항 개수에 비례하여 감소될 수 있다.A cell balancing circuit using a double series-parallel path according to another embodiment of the present invention has one side connected to a reverse voltage prevention diode connected to one terminal of a battery cell, and the other side is connected to a balancing switch connected to the other terminal of the battery cell, A first series resistor to which a plurality of resistors are connected in series, one end is connected to the reverse voltage prevention diode and the other end is connected to the balancing switch, and includes a second series resistor in which a plurality of resistors are connected in series; As the two series resistors are connected in parallel to each other, the conduction current value for each of the plurality of resistors included in each of the first and second parallel resistors may be reduced in proportion to the number of the plurality of resistors.
일 실시예에서, 상기 제1 및 제2 직렬 저항부 각각에 포함된 다수의 저항은 셀 밸런싱 저항일 수 있다.In an embodiment, the plurality of resistors included in each of the first and second series resistors may be cell balancing resistors.
일 실시예에서, 상기 제1 직렬 저항부는 제1 및 제2 셀 밸런싱 저항을 포함하고 상기 제2 직렬 저항부는 제3 및 제4 셀 밸런싱 저항을 포함할 수 있다.In an embodiment, the first series resistor may include first and second cell balancing resistors, and the second series resistor may include third and fourth cell balancing resistors.
본 발명의 일 측면에 따르면, 다수 개의 셀 밸런싱 저항을 단순히 직렬 연결시키는 것이 아닌, 다수의 셀 밸런싱 저항들을 병렬로 각각 부분화한 후 전체를 직렬 연결하거나 혹은 직렬로 각각 부분화한 후 전체를 병렬 연결함으로써, 셀 밸런싱 회로 전체의 저항값 및 도통되는 전류값은 그대로 유지하면서 단일 저항에 도통되는 전류값을 반으로 감소시킴으로써, 셀 밸런싱 저항의 개방 고장(open failure) 혹은 단락 고장(short failure) 발생 시 셀 밸런싱 저항에 최소한의 전류가 도통될 수 있도록 함은 물론 각 셀 밸런싱 저항 별 발열을 억제할 수 있도록 하는 이점을 가진다.According to an aspect of the present invention, instead of simply connecting a plurality of cell balancing resistors in series, a plurality of cell balancing resistors are respectively partly connected in parallel and then the whole is connected in series, or after each part in series, the whole is paralleled. By connecting, an open failure or short failure of the cell balancing resistor occurs by reducing the current through a single resistor by half while maintaining the resistance value and conducting current of the entire cell balancing circuit as it is. It has the advantage of allowing a minimum current to flow through the cell balancing resistor and suppressing heat generation for each cell balancing resistor.
도 1은 종래의 셀 밸런싱 회로(1)의 구성을 개략적으로 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 이중 직병렬 패스를 이용한 셀 밸런싱 회로(100)의 구성을 개략적으로 도시한 도면이다.
도 3은 본 발명의 다른 실시예에 따른 이중 직병렬 패스를 이용한 셀 밸런싱 회로(100')의 구성을 개략적으로 도시한 도면이다.1 is a diagram schematically showing the configuration of a conventional
2 is a diagram schematically illustrating the configuration of a
3 is a diagram schematically illustrating a configuration of a cell balancing circuit 100' using a double serial-parallel path according to another embodiment of the present invention.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시한다. 그러나 하기의 실시예는 본 발명을 보다 쉽게 이해하기 위하여 제공되는 것일 뿐, 실시예에 의해 본 발명의 내용이 한정되는 것은 아니다.Hereinafter, preferred examples are presented to help the understanding of the present invention. However, the following examples are only provided for easier understanding of the present invention, and the content of the present invention is not limited by the examples.
도 1은 종래의 셀 밸런싱 회로(1)의 구성을 개략적으로 도시한 도면이다.1 is a diagram schematically showing the configuration of a conventional
도 1을 살펴보면, 종래의 셀 밸런싱 회로(1)는 2개의 셀 밸런싱 스위치 진단 저항(1a, 1b)이 배터리 셀(1c)와 연결되어 있고, 각각의 셀 밸런싱 스위치 진단 저항(1a, 1b)에는 역전압 방지용 다이오드(1d) 및 셀 밸런싱 스위치(1e)가 연결되어 있다.1, in the conventional
이때, 역전압 방지용 다이오드(1d)와 셀 밸런싱 스위치(1e) 사이에는 2개의 셀 밸런싱 저항(1f, 1g)가 서로 직렬연결됨을 알 수 있다.At this time, it can be seen that two
이 경우, 일반적인 상황(nomal)에서 어느 하나의 셀 밸런싱 저항에 도통되는 최대 전류값(i)은 i가 되고, 만약 1개의 특정 셀 밸런싱 저항에서 단락 고장(short failure)이 발생되는 경우에는 나머지 1개의 셀 밸런싱 저항에 도통되는 최대 전류값은 2i가 된다. 또한, 만약 1개의 특정 셀 밸런싱 저항에서 개방 고장(open failure)이 발생되는 경우에는 나머지 1개의 셀 밸런싱 저항의 연결이 끊어짐에 따라 전류가 흐르지 않기 ?문에 최대 전류값은 0이 되게 된다.In this case, under normal circumstances (nomal), the maximum current value (i) conducted through any one cell balancing resistor becomes i, and if a short failure occurs in one specific cell balancing resistor, the remaining 1 The maximum current through the cell balancing resistors is 2i. In addition, if an open failure occurs in one specific cell balancing resistor, the maximum current value becomes 0 because current does not flow as the other cell balancing resistor is disconnected.
한편, 종래의 셀 밸런싱 회로(1)는 이처럼 하나의 셀 밸런싱 저항에 문제가 발생할 경우 나머지 셀 밸런싱 저항에 보다 많은 전류가 도통됨에 따라, 해당 셀 밸런싱 저항의 발열량이 그만큼 증가하게 된다. 이는 해당 셀 밸런싱 저항의 수명 저하를 야기할 수 있기 때문에, 본원발명에서는 후술되는 도 2 및 도 3을 통해 특정 셀 밸런싱 저항의 고장 발생 시에도 나머지 셀 밸런싱 저항의 발열량을 안정적으로 유지하거나 감소시킬 수 있는 셀 밸런싱 회로를 제시하고자 한다.On the other hand, in the conventional
도 2는 본 발명의 일 실시예에 따른 이중 직병렬 패스를 이용한 셀 밸런싱 회로(100)의 구성을 개략적으로 도시한 도면이다.2 is a diagram schematically illustrating the configuration of a
도 2를 살펴보면, 본 발명의 일 실시예에 따른 이중 직병렬 패스를 이용한 셀 밸런싱 회로(100)는 크게 제1 병렬 저항부(110) 및 제2 병렬 저항부(120)를 포함하여 구성될 수 있다.Referring to FIG. 2 , the
제1 병렬 저항부(110)는 배터리 셀(200)의 일측 단자와 연결된 역전압 방지 다이오드(210)와 연결되며, 다수의 저항(셀 밸런싱 저항)이 병렬로 연결된 저항 그룹을 의미할 수 있다.The first
보다 구체적으로, 제1 병렬 저항부(110)는 제1 및 제2 셀 밸런싱 저항(110a, 110b)을 포함하여 구성될 수 있으며, 제1 및 제2 셀 밸런싱 저항(110a, 110b)이 서로 병렬로 연결됨에 따라 역전압 방지 다이오드(210)를 통해 인가되는 전류는 제1 및 제2 셀 밸런싱 저항(110a, 110b)에 각각 1/2로 나뉘게 된다.More specifically, the first
제2 병렬 저항부(110)는 일측이 제1 병렬 저항부(110)의 일측와 연결되고 타측은 배터리 셀(200)의 타측 단자와 연결된 셀 밸런싱 스위치(MOSFET)(220)와 연결되며, 다수의 저항(셀 밸런싱 저항)이 병렬로 연결된 저항 그룹을 의미할 수 있다.The second
보다 구체적으로, 제2 병렬 저항부(110)는 제3 및 제4 셀 밸런싱 저항(120a, 120b)을 포함하여 구성될 수 있으며, 제3 및 제4 셀 밸런싱 저항(120a, 120b)이 서로 병렬로 연결됨에 따라, 제1 병렬 저항부(110)를 통해 인가되는 전류는 제3 및 제4 셀 밸런싱 저항(120a, 120b)에 각각 1/2로 나뉘게 된다.More specifically, the second
즉, 일반적인 상황(normal)에서는 제1 내지 제4 셀 밸런싱 저항(110a, 110b, 120a, 120b) 각각에 도통되는 전류값이 1/2에 해당할 수 있다.That is, in a normal situation, the value of the current conducted through each of the first to fourth
한편, 제1 내지 제4 셀 밸런싱 저항(110a, 110b, 120a, 120b) 중 어느 하나의 셀 밸런싱 저항에 단락 고장(short failure)이 발생될 경우, 1개의 셀 밸런싱 저항에 흐르는 전류값은 1/2에서 1로 변경되게 되는데, 이는 종래의 셀 밸런싱 회로(1)에서 단락 고장 발생 시 1개의 셀 밸런싱 저항에 흐르는 전류값이 1에서 2로 변경되는 것과 비교하여 볼 때, 셀 밸런싱 저항의 허용 전류값(예컨데, 1.5A)을 초과하는 것이 아니며 정상적인 허용 전류값 범위 내에 속한다는 점에서 해당 셀 밸런싱 저항의 발열량을 2배로 줄일 수 있게 된다.Meanwhile, when a short failure occurs in any one of the first to fourth
또한, 제1 내지 제4 셀 밸런싱 저항(110a, 110b, 120a, 120b) 중 어느 하나의 셀 밸런싱 저항에 개방 고장(open failure)이 발생될 경우, 1개의 셀 밸런싱 저항에 흐르는 전류값은 1/2에서 2/3으로 변경되게 되는데, 이는 종래의 셀 밸런싱 회로(1)에서 개방 고장 발생 시 회로가 끊어짐에 따라 1개의 셀 밸런싱 저항에 흐르는 전류값이 1에서 0으로 변경되는 것과 비교하여 볼 때, 도통상태가 끊어지지 않고 유지된다는 점에서, 안정적인 도통상태를 유지할 수 있는 이점을 가질 수 있다.Also, when an open failure occurs in any one of the first to fourth
한편, 도 2에서는 제1 및 제2 셀 밸런싱 저항(110a, 110b)이 서로 병렬 연결되고, 제3 및 제4 셀 밸런싱 저항(120a, 120b)이 서로 병렬 연결되는 것으로 도시 및 설명하였지만, 다른 실시예에서는 제1 및 제2 밸런싱 저항(110a, 110b)이 서로 직렬 연결되고, 제3 및 제4 셀 밸런싱 저항(120a, 120b)이 서로 직렬 연결될 수 있는데, 이는 도 3을 통해 보다 구체적으로 살펴보기로 한다.Meanwhile, in FIG. 2 , the first and second
도 3은 본 발명의 다른 실시예에 따른 이중 직병렬 패스를 이용한 셀 밸런싱 회로(100')의 구성을 개략적으로 도시한 도면이다.3 is a diagram schematically illustrating a configuration of a cell balancing circuit 100' using a double serial-parallel path according to another embodiment of the present invention.
도 3을 살펴보면, 다른 실시예에 따른 이중 직병렬 패스를 이용한 셀 밸런싱 회로(100')는 도 2에 도시된 이중 직병렬 패스를 이용한 셀 밸런싱 회로(100)와 상응하는 구조를 가지되, 제1 병렬 저항부가 아닌 제1 직렬 저항부(110'), 제2 병렬 저항부가 아닌 제2 직렬 저항부(120')를 포함하여 구성될 수 있다.Referring to FIG. 3 , the
제1 직렬 저항부(110')는 일측이 배터리 셀(200')의 일측 단자와 연결된 역전압 방지 다이오드(210')와 연결되고 타측은 배터리 셀의 셀 밸런싱 스위치(MOSFET)(220')와 연결되며, 다수의 저항(셀 밸런싱 저항)이 직렬로 연결된 저항 그룹을 의미할 수 있다.The first series resistor 110' has one side connected to a reverse voltage prevention diode 210' connected to one terminal of the battery cell 200' and the other side is a cell balancing switch (MOSFET) 220' of the battery cell. connected and may refer to a resistor group in which a plurality of resistors (cell balancing resistors) are connected in series.
보다 구체적으로, 제1 직렬 저항부(110')는 제1 및 제2 셀 밸런싱 저항(110a', 110b')을 포함하여 구성될 수 있으며, 제1 및 제2 셀 밸런싱 저항(110a', 110b')이 서로 직렬로 연결됨에 따라 역전압 방지 다이오드(210')를 통해 인가되는 전류는 제1 및 제2 셀 밸런싱 저항(110a', 110b')에 각각 1/2로 나뉘게 된다.More specifically, the first series resistor unit 110' may include first and second
제2 직렬 저항부(120')는 일측이 배터리 셀(200')의 일측 단자와 연결된 역전압 방지 다이오드(210')와 연결되고 타측은 배터리 셀의 셀 밸런싱 스위치(MOSFET)(220')와 연결되며, 다수의 저항(셀 밸런싱 저항)이 직렬로 연결된 저항 그룹을 의미할 수 있다.The second series resistor 120' has one side connected to a reverse voltage prevention diode 210' connected to one terminal of the battery cell 200' and the other side is a cell balancing switch (MOSFET) 220' of the battery cell. connected and may refer to a resistor group in which a plurality of resistors (cell balancing resistors) are connected in series.
보다 구체적으로, 제2 직렬 저항부(120')는 제3 및 제4 셀 밸런싱 저항(120a', 120b')을 포함하여 구성될 수 있으며, 제3 및 제4 셀 밸런싱 저항(120a', 120b')이 서로 직렬로 연결됨에 따라 역전압 방지 다이오드(210')를 통해 인가되는 전류는 제3 및 제4 셀 밸런싱 저항(110a', 110b')에 각각 1/2로 나뉘게 된다.More specifically, the second series resistor unit 120' may include third and fourth
즉, 일반적인 상황(normal)에서는 제1 내지 제4 셀 밸런싱 저항(110a', 110b', 120a', 120b') 각각에 도통되는 전류값이 1/2에 해당할 수 있다.That is, in a normal situation, the value of the current conducted through each of the first to fourth
한편, 제1 내지 제4 셀 밸런싱 저항(110a', 110b', 120a', 120b') 중 어느 하나의 셀 밸런싱 저항에 단락 고장(short failure)이 발생될 경우, 1개의 셀 밸런싱 저항에 흐르는 전류값은 1/2에서 2/3로 변경되게 되는데, 이는 종래의 셀 밸런싱 회로(1)에서 단락 고장 발생 시 1개의 셀 밸런싱 저항에 흐르는 전류값이 1에서 2로 변경되는 것과 비교하여 볼 때, 셀 밸런싱 저항의 허용 전류값(예컨데, 1.5A)을 초과하는 것이 아니며 정상적인 허용 전류값 범위 내에 속한다는 점에서 해당 셀 밸런싱 저항의 발열량을 현저히 줄일 수 있게 된다.Meanwhile, when a short failure occurs in any one of the first to fourth
또한, 제1 내지 제4 셀 밸런싱 저항(110a', 110b', 120a', 120b') 중 어느 하나의 셀 밸런싱 저항에 개방 고장(open failure)이 발생될 경우, 1개의 셀 밸런싱 저항에 흐르는 전류값은 2/3에서 1/2로 변경되게 되는데, 이는 종래의 셀 밸런싱 회로(1)에서 개방 고장 발생 시 회로가 끊어짐에 따라 1개의 셀 밸런싱 저항에 흐르는 전류값이 1에서 0으로 변경되는 것과 비교하여 볼 때, 도통상태가 끊어지지 않고 유지된다는 점에서, 안정적인 도통상태를 유지할 수 있는 이점을 가질 수 있다.Also, when an open failure occurs in any one of the first to fourth
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to the preferred embodiment of the present invention, those skilled in the art can variously modify and change the present invention within the scope without departing from the spirit and scope of the present invention as described in the claims below. You will understand that it can be done.
1: 종래의 셀 밸런싱 회로
1a, 1b: 셀 밸런싱 스위치 진단 저항
1c: 배터리 셀
1d: 역전압 방지용 다이오드
1e: 셀 밸런싱 스위치
1f, 1g: 셀 밸런싱 저항
100: 이중 직병렬 패스를 이용한 셀 밸런싱 회로
110: 제1 병렬 저항부
110a: 제1 셀 밸런싱 저항
110b: 제2 셀 밸런싱 저항
120: 제2 병렬 저항부
120a: 제3 셀 밸런싱 저항
120b: 제4 셀 밸런싱 저항
200: 배터리 셀
210: 역전압 방지 다이오드
220: 셀 밸런싱 스위치
100': 이중 직병렬 패스를 이용한 셀 밸런싱 회로
110': 제1 직렬 저항부
110a': 제1 셀 밸런싱 저항
110b': 제2 셀 밸런싱 저항
120': 제2 직렬 저항부
120a': 제3 셀 밸런싱 저항
120b': 제4 셀 밸런싱 저항
200': 배터리 셀
210': 역전압 방지 다이오드
220': 셀 밸런싱 스위치1: Conventional cell balancing circuit
1a, 1b: cell balancing switch diagnostic resistor
1c: battery cell
1d: diode for reverse voltage protection
1e: cell balancing switch
1f, 1g: cell balancing resistor
100: cell balancing circuit using double serial and parallel paths
110: first parallel resistor unit
110a: first cell balancing resistor
110b: second cell balancing resistor
120: second parallel resistor unit
120a: third cell balancing resistor
120b: fourth cell balancing resistor
200: battery cell
210: reverse voltage prevention diode
220: cell balancing switch
100': Cell balancing circuit using double serial-parallel passes
110': first series resistor unit
110a': first cell balancing resistor
110b': second cell balancing resistor
120': second series resistor unit
120a': third cell balancing resistor
120b': fourth cell balancing resistor
200': battery cell
210': reverse voltage protection diode
220': cell balancing switch
Claims (8)
일측은 상기 제1 병렬 저항부와 연결되고 타측은 상기 배터리 셀의 타측 단자와 연결된 밸런싱 스위치와 연결되며, 다수의 저항이 병렬 연결된 제2 병렬 저항부;를 포함하며,
상기 제1 및 제2 병렬 저항부는 서로 직렬 연결됨에 따라, 상기 제1 및 제2 병렬 저항부 각각에 포함된 다수의 저항 별 도통전류값은 다수의 저항 개수에 비례하여 감소되는 것을 특징으로 하는, 이중 직병렬 패스를 이용한 셀 밸런싱 회로.
a first parallel resistance unit connected to a reverse voltage prevention diode connected to one terminal of the battery cell and having a plurality of resistors connected in parallel; and
a second parallel resistance unit having one end connected to the first parallel resistor unit and the other end connected to a balancing switch connected to the other terminal of the battery cell, and a plurality of resistors connected in parallel;
As the first and second parallel resistors are connected in series with each other, the conduction current value for each of the plurality of resistors included in each of the first and second parallel resistors is reduced in proportion to the number of the plurality of resistors, Cell balancing circuit using double serial-parallel passes.
상기 제1 및 제2 병렬 저항부 각각에 포함된 다수의 저항은,
셀 밸런싱 저항인 것을 특징으로 하는, 이중 직병렬 패스를 이용한 셀 밸런싱 회로.
According to claim 1,
A plurality of resistors included in each of the first and second parallel resistors,
Cell balancing circuit using a double series-parallel path, characterized in that the cell balancing resistor.
상기 제1 병렬 저항부는 제1 및 제2 셀 밸런싱 저항을 포함하고 상기 제2 병렬 저항부는 제3 및 제4 셀 밸런싱 저항을 포함하는 것을 특징으로 하는, 이중 직병렬 패스를 이용한 셀 밸런싱 회로.
According to claim 1,
A cell balancing circuit using a double series-parallel path, characterized in that the first parallel resistor part includes first and second cell balancing resistors and the second parallel resistor part includes third and fourth cell balancing resistors.
상기 밸런싱 스위치는 모스펫(MOSFET)인 것을 특징으로 하는, 이중 직병렬 패스를 이용한 셀 밸런싱 회로.
According to claim 1,
The balancing switch is a MOSFET (MOSFET), characterized in that, cell balancing circuit using a double serial-parallel path.
일측은 상기 역전압 방지 다이오드와 연결되고 타측은 상기 밸런싱 스위치와 연결되며, 다수의 저항이 직렬 연결된 제2 직렬 저항부;를 포함하며,
상기 제1 및 제2 직렬 저항부는 서로 병렬 연결됨에 따라, 상기 제1 및 제2 직렬 저항부 각각에 포함된 다수의 저항 별 도통전류값은 구비되는 저항부의 개수에 비례하여 감소되는 것을 특징으로 하는, 이중 직병렬 패스를 이용한 셀 밸런싱 회로.
a first series resistor having one end connected to a reverse voltage prevention diode connected to one terminal of the battery cell and the other end connected to a balancing switch connected to the other terminal of the battery cell, and a plurality of resistors connected in series; and
a second series resistor unit having one side connected to the reverse voltage prevention diode and the other side connected to the balancing switch, a plurality of resistors connected in series;
As the first and second series resistors are connected in parallel with each other, the conduction current value for each of the plurality of resistors included in each of the first and second series resistors is reduced in proportion to the number of resistors provided. , a cell balancing circuit using double serial-parallel passes.
상기 제1 및 제2 직렬 저항부 각각에 포함된 다수의 저항은,
셀 밸런싱 저항인 것을 특징으로 하는, 이중 직병렬 패스를 이용한 셀 밸런싱 회로.
6. The method of claim 5,
A plurality of resistors included in each of the first and second series resistors,
Cell balancing circuit using a double series-parallel path, characterized in that the cell balancing resistor.
상기 제1 직렬 저항부는 제1 및 제2 셀 밸런싱 저항을 포함하고 상기 제2 직렬 저항부는 제3 및 제4 셀 밸런싱 저항을 포함하는 것을 특징으로 하는, 이중 직병렬 패스를 이용한 셀 밸런싱 회로.
6. The method of claim 5,
The cell balancing circuit using a double series-parallel path, characterized in that the first series resistor includes first and second cell balancing resistors and the second series resistor includes third and fourth cell balancing resistors.
상기 밸런싱 스위치는 모스펫(MOSFET)인 것을 특징으로 하는, 이중 직병렬 패스를 이용한 셀 밸런싱 회로.6. The method of claim 5,
The balancing switch is a MOSFET (MOSFET), characterized in that, cell balancing circuit using a double serial-parallel path.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170180654A KR102382161B1 (en) | 2017-12-27 | 2017-12-27 | Cell balancing circuit using dual serial and parallel paths |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170180654A KR102382161B1 (en) | 2017-12-27 | 2017-12-27 | Cell balancing circuit using dual serial and parallel paths |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190078896A KR20190078896A (en) | 2019-07-05 |
KR102382161B1 true KR102382161B1 (en) | 2022-04-01 |
Family
ID=67224928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170180654A KR102382161B1 (en) | 2017-12-27 | 2017-12-27 | Cell balancing circuit using dual serial and parallel paths |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102382161B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210120687A (en) * | 2020-03-27 | 2021-10-07 | 엘지이노텍 주식회사 | Cell balancing module |
KR20220031183A (en) | 2020-09-04 | 2022-03-11 | 한국광기술원 | Passive cell balancing device using led |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001119866A (en) | 1999-10-18 | 2001-04-27 | Tokin Corp | Power storage system using electrical double-layered capacitor |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100379115C (en) * | 2003-09-03 | 2008-04-02 | 松下电器产业株式会社 | Capacitor device and wiring pattern |
WO2010017536A2 (en) | 2008-08-08 | 2010-02-11 | World Wide Save Energy Inc. | Heat pump system |
KR101282355B1 (en) * | 2011-10-19 | 2013-07-04 | 주식회사 코디에스 | Apparatus and method for controlling battery current |
KR101629998B1 (en) * | 2012-02-07 | 2016-06-13 | 삼성에스디아이 주식회사 | Circuit for balancing cells and battery pack comprising the same |
KR20170071949A (en) * | 2015-12-16 | 2017-06-26 | 삼성에스디아이 주식회사 | Battery Pack and Battery System Including The Same |
-
2017
- 2017-12-27 KR KR1020170180654A patent/KR102382161B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001119866A (en) | 1999-10-18 | 2001-04-27 | Tokin Corp | Power storage system using electrical double-layered capacitor |
Also Published As
Publication number | Publication date |
---|---|
KR20190078896A (en) | 2019-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9172077B2 (en) | Low-loss storage battery | |
US9735621B2 (en) | Segment protected parallel bus | |
JP2022063228A (en) | Smart battery disconnect and protection architecture for airborne high-power modular multi-string battery pack | |
KR100960409B1 (en) | Submarine direct current network device | |
KR102382161B1 (en) | Cell balancing circuit using dual serial and parallel paths | |
JP2011243382A (en) | Secondary battery circuit | |
WO2013140709A1 (en) | Balance correction device and power storage system | |
WO2017107722A1 (en) | Power management system of multirotor manned aerial vehicle and aerial vehicle | |
JP2014180185A (en) | Battery module | |
KR102044598B1 (en) | Apparatus and method for detect malfunction of battery pack | |
KR20180035080A (en) | Battery cell balancing circuit | |
EP2812942B1 (en) | Power battery pack and power battery system | |
JP6597534B2 (en) | Voltage detector | |
JP6007813B2 (en) | In-vehicle power supply | |
JP4770470B2 (en) | Vehicle drive device | |
US11380942B2 (en) | High voltage battery module with series connected cells and internal relays | |
US11600893B2 (en) | Battery system | |
JP5277795B2 (en) | Electric tool system | |
JP2012150902A (en) | Protection circuit of secondary battery | |
JP2019041486A (en) | Battery pack | |
JP2017208983A (en) | Composite battery system | |
KR20210059615A (en) | Current control and circuit protection for distributed energy resources | |
KR101378004B1 (en) | Secondary battery pack formed by bridge connection of secondary battery cells and fuses | |
JP2020054080A (en) | Power supply device, vehicle, and power supply control device | |
US11876250B2 (en) | High voltage battery module with series connected cells and internal relays |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |