KR102381233B1 - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102381233B1
KR102381233B1 KR1020170108787A KR20170108787A KR102381233B1 KR 102381233 B1 KR102381233 B1 KR 102381233B1 KR 1020170108787 A KR1020170108787 A KR 1020170108787A KR 20170108787 A KR20170108787 A KR 20170108787A KR 102381233 B1 KR102381233 B1 KR 102381233B1
Authority
KR
South Korea
Prior art keywords
descriptor
cache output
read
nonvolatile memory
memory device
Prior art date
Application number
KR1020170108787A
Other languages
English (en)
Other versions
KR20190023292A (ko
Inventor
박진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170108787A priority Critical patent/KR102381233B1/ko
Priority to US15/847,429 priority patent/US10698830B2/en
Priority to CN201810054665.9A priority patent/CN109426442B/zh
Publication of KR20190023292A publication Critical patent/KR20190023292A/ko
Application granted granted Critical
Publication of KR102381233B1 publication Critical patent/KR102381233B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

데이터 저장 장치는 비휘발성 메모리 장치; 및 디스크립터 생성부, 메모리 컨트롤러 및 버퍼부를 포함하는 컨트롤러를 포함하되, 상기 디스크립터 생성부는 제1 데이터에 관한 제1 리드 디스크립터를 상기 메모리 컨트롤러로 전송하고 상기 제1 데이터에 관한 제1 캐시 출력 디스크립터를 서스펜드하고, 상기 버퍼부에 포함된 클러스터들의 상태를 참조하여 상기 제1 캐시 출력 디스크립터를 상기 메모리 컨트롤러로 전송하고, 상기 메모리 컨트롤러는 상기 제1 리드 디스크립터에 근거하여 제1 리드 커맨드를 상기 비휘발성 메모리 장치로 전송하고, 상기 제1 캐시 출력 디스크립터에 근거하여 제1 캐시 출력 커맨드를 상기 비휘발성 메모리 장치로 전송한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치를 포함하는 데이터 저장 장치에 관한 것이다.
데이터 저장 장치는 외부 장치의 라이트 요청에 응답하여, 외부 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치는 외부 장치의 리드 요청에 응답하여, 저장된 데이터를 외부 장치로 제공하도록 구성될 수 있다. 외부 장치는 데이터를 처리할 수 있는 전자 장치로서, 컴퓨터, 디지털 카메라 또는 휴대폰 등을 포함할 수 있다. 데이터 저장 장치는 외부 장치에 내장되어 동작하거나, 분리 가능한 형태로 제작되어 외부 장치에 연결됨으로써 동작할 수 있다.
본 발명의 실시 예는 리드 레이턴시 특성을 개선한 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는 비휘발성 메모리 장치; 및 디스크립터 생성부, 메모리 컨트롤러 및 버퍼부를 포함하는 컨트롤러를 포함하되, 상기 디스크립터 생성부는 제1 데이터에 관한 제1 리드 디스크립터를 상기 메모리 컨트롤러로 전송하고 상기 제1 데이터에 관한 제1 캐시 출력 디스크립터를 서스펜드하고, 상기 버퍼부에 포함된 클러스터들의 상태를 참조하여 상기 제1 캐시 출력 디스크립터를 상기 메모리 컨트롤러로 전송하고, 상기 메모리 컨트롤러는 상기 제1 리드 디스크립터에 근거하여 제1 리드 커맨드를 상기 비휘발성 메모리 장치로 전송하고, 상기 제1 캐시 출력 디스크립터에 근거하여 제1 캐시 출력 커맨드를 상기 비휘발성 메모리 장치로 전송할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 디스크립터 생성부가 제1 데이터에 관한 제1 리드 디스크립터를 메모리 컨트롤러로 전송하고 상기 제1 데이터에 관한 제1 캐시 출력 디스크립터를 서스펜드하는 단계; 상기 메모리 컨트롤러가 상기 제1 리드 디스크립터에 근거하여 제1 리드 커맨드를 비휘발성 메모리 장치로 전송하는 단계; 상기 디스크립터 생성부가 버퍼부에 포함된 클러스터들의 상태를 참조하여 상기 제1 캐시 출력 디스크립터를 상기 메모리 컨트롤러로 전송하는 단계; 및 상기 메모리 컨트롤러가 상기 제1 캐시 출력 디스크립터에 근거하여 제1 캐시 출력 커맨드를 상기 비휘발성 메모리 장치로 전송하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 비휘발성 메모리 장치에 저장된 제1 데이터에 관한 제1 리드 디스크립터를 메모리 컨트롤러로 전송하고 상기 제1 데이터에 관한 제1 캐시 출력 디스크립터를 서스펜드하는 단계; 상기 비휘발성 메모리 장치에 저장된 제2 데이터에 대한 후속 리드 동작이 예정되었는지 여부를 판단하는 단계; 및 상기 후속 리드 동작이 예정되지 않을 때, 버퍼부에 포함된 클러스터들의 상태를 참조하여 상기 제1 캐시 출력 디스크립터를 상기 메모리 컨트롤러로 전송하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 데이터 저장 장치 및 그것의 동작 방법은 개선된 리드 레이턴시 특성을 제공할 수 있다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도,
도2는 본 발명의 실시 예에 따라 비휘발성 메모리 장치가 리드 동작과 캐시 출력 동작을 동시에 수행하는 방법을 예시적으로 도시하는 도면,
도3은 본 발명의 실시 예에 따라 비휘발성 메모리 장치가 캐시 출력 동작을 수행하는 방법을 예시적으로 도시하는 도면,
도4는 도1의 디스크립터 생성부가 버퍼부의 상태를 참조하는 방법을 설명하기 위한 도면,
도5는 본 발명의 실시 예에 따른 도1의 데이터 저장 장치의 동작 방법을 도시한 순서도,
도 6은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면,
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면,
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면,
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면,
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 본 발명의 실시 예에 따른 데이터 저장 장치(100)를 도시한 블록도이다.
데이터 저장 장치(100)는 호스트 장치의 라이트 요청에 응답하여, 호스트 장치로부터 제공된 데이터를 저장하도록 구성될 수 있다. 또한, 데이터 저장 장치(100)는 호스트 장치의 리드 요청에 응답하여, 저장된 데이터를 호스트 장치로 제공하도록 구성될 수 있다.
데이터 저장 장치(100)는 PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어 카드, 메모리 스틱, 다양한 멀티 미디어 카드(MMC, eMMC, RS-MMC, MMC-micro), SD(Secure Digital) 카드(SD, Mini-SD, Micro-SD), UFS(Universal Flash Storage) 또는 SSD(Solid State Drive) 등으로 구성될 수 있다.
데이터 저장 장치(100)는 컨트롤러(110) 및 비휘발성 메모리 장치(120)를 포함할 수 있다.
컨트롤러(110)는 데이터 저장 장치(100)의 제반 동작을 제어할 수 있다. 컨트롤러(110)는 호스트 장치로부터 전송된 라이트 요청에 응답하여 비휘발성 메모리 장치(120)에 데이터를 저장하고, 호스트 장치로부터 전송된 리드 요청에 응답하여 비휘발성 메모리 장치(120)에 저장된 데이터를 리드하여 호스트 장치로 전송할 수 있다.
컨트롤러(110)는 프로세서(111), 디스크립터 생성부(112), 메모리 컨트롤러(113) 및 버퍼부(114)를 포함할 수 있다.
프로세서(111)는 호스트 장치의 액세스 요청에 따라 디스크립터 생성부(112)가 적절한 디스크립터를 생성하도록 제어할 수 있다. 또한, 프로세서(111)는 호스트 장치의 액세스 요청에 무관하게 데이터 저장 장치의 내부 관리 동작을 수행하기 위해서 디스크립터 생성부(112)가 적절한 디스크립터를 생성하도록 제어할 수 있다. 내부 관리 동작은 데이터 저장 장치의 수명을 연장하고 최적의 동작 성능을 유지하기 위해 수행되는 동작으로서, 예를 들어, 가비지 컬렉션 동작, 웨어 레벨링 동작 및 리드 리클레임 동작 등을 포함할 수 있다.
디스크립터 생성부(112)는 프로세서(111)의 제어에 따라, 디스크립터를 생성하고 메모리 컨트롤러(113)로 전송할 수 있다. 디스크립터는 비휘발성 메모리 장치로 전송되어야 할 커맨드에 관한 설명서일 수 있다. 메모리 컨트롤러(113)로 전송된 디스크립터는 메모리 컨트롤러(113)의 실행 큐(TQ)에 저장될 수 있다.
실시 예에 따라, 실행 큐(TQ)는 메모리 컨트롤러(113) 외부에 별도로 위치할 수 있다. 디스크립터 생성부(112)는 외부의 실행 큐(TQ)에 디스크립터를 저장하고, 메모리 컨트롤러(113)가 실행 큐(TQ)에 저장된 디스크립터를 참조하도록 제어할 수 있다. 이하에서, 디스크립터 생성부(112)가 메모리 컨트롤러(113)로 디스크립터를 전송하는 동작은, 메모리 컨트롤러(113)로 하여금 디스크립터를 참조할 수 있도록 디스크립터를 별도의 실행 큐(TQ)에 저장하는 동작으로 해석될 수도 있다.
후술될 바와 같이. 디스크립터 생성부(112)는, 예를 들어, 리드 디스크립터 및 캐시 출력 디스크립터를 생성할 수 있다.
또한, 디스크립터 생성부(112)는 서스펜딩 큐(SQ)를 포함할 수 있다. 서스펜딩 큐(SQ)는 캐시 출력 디스크립터를 대기시키기 위한 곳일 수 있다. 디스크립터 생성부(112)는 비휘발성 메모리 장치(120)에 저장된 데이터를 획득하기 위해 리드 디스크립터 및 캐시 출력 디스크립터를 생성하고, 리드 디스크립터를 메모리 컨트롤러(113)로 전송하고, 캐시 출력 디스크립터를 서스펜딩 큐(SQ)에 서스펜드할 수 있다.
서스펜드된 캐시 출력 디스크립터는, 첫째로, 비휘발성 메모리 장치(120)에 대해 후속하는 제2 리드 동작이 예정됨으로써 제2 리드 디스크립터에 연속하여 실행 큐(TQ)로 전송되거나, 둘째로, 버퍼부(114)의 프리 클러스터들의 개수가 일정한 것으로 판단될 때까지, 서스펜딩 큐(SQ)에 존재할 수 있다.
실시 예에 따라, 서스펜딩 큐(SQ)는 디스크립터 생성부(112) 외부에 별도로 위치할 수 있다.
메모리 컨트롤러(113)는 디스크립터 생성부(112)에 의해 생성된 디스크립터에 근거하여 커맨드를 생성하고, 비휘발성 메모리 장치(120)로 전송할 수 있다. 메모리 컨트롤러(113)는 실행 큐(TQ)에 저장된 디스크립터들을 순차적으로 처리할 수 있다.
구체적으로, 메모리 컨트롤러(113)는 리드 디스크립터에 근거하여 리드 커맨드를 생성하고, 비휘발성 메모리 장치(120)로 전송할 수 있다. 비휘발성 메모리 장치(120)는 리드 커맨드에 응답하여, 셀 영역(121)으로부터 데이터를 리드하고 버퍼 영역(122)에 캐시할 수 있다.
그리고, 메모리 컨트롤러(113)는 캐시 출력 디스크립터에 근거하여 캐시 출력 커맨드를 생성하고, 비휘발성 메모리 장치(120)로 전송할 수 있다. 비휘발성 메모리 장치(120)는 캐시 출력 커맨드에 응답하여, 버퍼 영역(122)에 캐시된 데이터를 메모리 컨트롤러(113)로 출력할 수 있다.
한편, 상술한 바와 같이, 디스크립터 생성부(112)는 비휘발성 메모리 장치(120)에 저장된 제1 데이터에 관한 제1 리드 디스크립터를 메모리 컨트롤러(113)로 전송할 때, 제1 데이터에 관한 제1 캐시 출력 디스크립터를 서스펜딩 큐(SQ)에 서스펜드할 수 있다. 디스크립터 생성부(112)는 비휘발성 메모리 장치(120)에 저장된 제2 데이터에 관해 후속하는 제2 리드 동작이 예정되어 있다면, 제2 데이터에 관한 제2 리드 디스크립터와 제1 데이터에 관한 제1 캐시 출력 디스크립터를 연속적으로 메모리 컨트롤러(113)로 전송할 수 있다. 메모리 컨트롤러(113)로 전송된 제2 리드 디스크립터와 제1 캐시 출력 디스크립터는 실행 큐(TQ)에 연속적으로 저장될 수 있다.
메모리 컨트롤러(113)는 제2 리드 디스크립터와 제1 캐시 출력 디스크립터에 근거하여, 제2 데이터에 관한 제2 리드 커맨드 및 제1 데이터에 관한 제1 캐시 출력 커맨드를 비휘발성 메모리 장치(120)로 연속적으로 전송할 수 있다. 따라서, 비휘발성 메모리 장치(120)는 제2 리드 커맨드에 응답하여 제2 데이터를 셀 영역(121)으로부터 버퍼 영역(122)으로 리드하는 동시에, 제1 캐시 출력 커맨드에 응답하여 버퍼 영역(122)에 캐시된 제1 데이터를 메모리 컨트롤러(113)로 전송할 수 있다.
한편, 비휘발성 메모리 장치(120)에 대해 후속하는 제2 리드 동작이 예정되지 않음으로써 서스펜드된 제1 캐시 출력 디스크립터가 계속 처리되지 않는다면, 버퍼 영역(122)에 캐시된 제1 데이터는 그 상태를 유지할 수 있다. 이러한 상황은 호스트 장치의 리드 요청의 처리 완료를 지연시킬 수 있다.
또한, 상기 상황은, 데이터 저장 장치(100)가 복수의 비휘발성 메모리 장치들을 포함할 때, 하나의 비휘발성 메모리 장치(120)가 데이터 캐싱 상태로 유지되는 것은 오더링에 따라 시퀀셜 리드 데이터를 호스트 장치로 출력하는 것을 제한하여 데이터 저장 장치(100)가 스턱 상태에 놓이게 할 수 있다.
본 발명에 따르면, 디스크립터 생성부(112)는 비휘발성 메모리 장치(120)에 대해 후속하는 제2 리드 동작이 예정되지 않더라도 소정의 실행 조건이 만족할 때, 서스펜딩 큐(SQ)에 서스펜드된 제1 캐시 출력 디스크립터를 단독으로 메모리 컨트롤러(113)로 전송할 수 있다. 메모리 컨트롤러(113)는 제1 캐시 출력 디스크립터에 근거하여 제1 캐시 출력 커맨드만을 생성하여 비휘발성 메모리 장치(120)로 전송할 수 있다. 따라서, 비휘발성 메모리 장치(120)는 버퍼 영역(122)에 캐시된 제1 데이터를 메모리 컨트롤러(113)로 출력할 수 있다.
버퍼부(114)는 미도시되었지만 복수의 클러스터들을 포함하고, 호스트 장치 및 비휘발성 메모리 장치(120) 간에 전송되는 데이터를 클러스터들에 임시 저장할 수 있다. 버퍼부(114)는 프로세서(111)의 요청에 따라 호스트 장치의 액세스 요청을 처리하기 위한 클러스터들을 할당할 수 있다. 클러스터들은 저장될 데이터의 크기만큼 할당될 수 있다.
호스트 장치의 리드 요청이 처리될 때, 버퍼부(114)는 비휘발성 메모리 장치(120)로부터 출력된 데이터를 호스트 장치로 전송하기 전까지 리드 요청에 할당된 클러스터들에 저장할 수 있다. 데이터가 호스트 장치로 전송된 이후, 즉, 리드 요청이 처리 완료된 이후, 리드 요청에 할당된 클러스터들은 해제되고 프리 클러스터들이 될 수 있다.
서스펜딩 큐(SQ)에 서스펜드된 제1 캐시 출력 디스크립터를 단독으로 처리하기 위한 소정의 실행 조건은 버퍼부(114)의 프리 클러스터들의 개수가 일정할 것일 수 있다.
구체적으로, 디스크립터 생성부(112)는 서스펜딩 큐(SQ)에 서스펜드된 제1 캐시 출력 디스크립터가 존재할 때, 비휘발성 메모리 장치(120)에 대해 후속하는 제2 리드 동작이 예정되지 않았는지 판단할 수 있다. 다른 말로 하면, 디스크립터 생성부(112)는 프로세서(111)로부터 비휘발성 메모리 장치(120)에 대한 리드 액세스를 지시받지 못했는지 여부를 판단할 수 있다.
비휘발성 메모리 장치(120)에 대해 후속하는 제2 리드 동작이 예정되지 않을 때 디스크립터 생성부(112)는 버퍼부(114)의 상태를 참조하고, 프리 클러스터들의 개수가 일정할 때 서스펜딩 큐(SQ)에 서스펜드된 제1 캐시 출력 디스크립터를 메모리 컨트롤러(113)로 전송할 수 있다. 디스크립터 생성부(112)는 프리 클러스터들의 개수가 증가/감소할 때, 제1 캐시 출력 디스크립터를 서스펜딩 큐(SQ)에 계속 서스펜드시키고, 비휘발성 메모리 장치(120)에 대해 후속하는 제2 리드 동작이 예정되는지를 판단할 수 있다. 디스크립터 생성부(112)는 프리 클러스터들의 개수가 일정하지 않은 동안 비휘발성 메모리 장치(120)에 대해 후속하는 제2 리드 동작이 예정되면, 제2 리드 동작에 대응하는 제2 리드 디스크립터와 제2 캐시 출력 디스크립터를 생성하고, 제2 리드 디스크립터와 서스펜드된 제1 캐시 출력 디스크립터를 연속적으로 메모리 컨트롤러(113)로 전송할 수 있다.
실시 예에 따라, 디스크립터 생성부(112)는 버퍼부(114)의 프리 클러스터들의 개수가 소정 대기 시간 동안 일정할 때, 서스펜딩 큐(SQ)에 서스펜드된 제1 캐시 출력 디스크립터를 메모리 컨트롤러(113)로 전송할 수 있다. 디스크립터 생성부(112)는 버퍼부(114)의 프리 클러스터들의 개수가 소정 대기 시간 내에 다시 변동한다면, 제1 캐시 출력 디스크립터를 서스펜딩 큐(SQ)에 계속 서스펜드시키고, 비휘발성 메모리 장치(120)에 대해 후속하는 제2 리드 동작이 예정되는지를 판단할 수 있다.
디스크립터 생성부(112) 및 메모리 컨트롤러(113)의 구체적인 동작 방법은 아래에서 상세하게 설명될 것이다.
비휘발성 메모리 장치(120)는 컨트롤러(110)의 제어에 따라, 컨트롤러(110)로부터 전송된 데이터를 저장하고, 저장된 데이터를 리드하여 컨트롤러(110)로 출력할 수 있다.
비휘발성 메모리 장치(120)는 셀 영역(121)과 버퍼 영역(122)을 포함할 수 있다.
셀 영역(121)은 데이터가 실질적으로 저장되는 영역일 수 있다. 셀 영역(121)은, 미도시되었지만, 복수의 메모리 셀들을 포함할 수 있다. 메모리 셀들 각각은 하나 이상의 데이터 비트들을 저장할 수 있다.
버퍼 영역(122)은 컨트롤러(110)로부터 전송되고 셀 영역(121)에 저장될 데이터 또는 셀 영역(121)으로부터 리드되고 메모리 컨트롤러(113)로 출력될 데이터가 임시로 저장되는 영역일 수 있다. 버퍼 영역(122)은 휘발성 메모리 또는 비휘발성 메모리로 구현될 수 있다.
비휘발성 메모리 장치(120)는 메모리 컨트롤러(113)로부터 전송된 리드 커맨드에 응답하여 리드 동작을 수행할 수 있다. 즉, 비휘발성 메모리 장치(120)는 리드 커맨드에 응답하여 셀 영역(121)으로부터 데이터를 리드하고 버퍼 영역(122)에 캐시할 수 있다.
비휘발성 메모리 장치(120)는 메모리 컨트롤러(113)로부터 전송된 캐시 출력 커맨드에 응답하여 캐시 출력 동작을 수행할 수 있다. 즉, 비휘발성 메모리 장치(120)는 캐시 출력 커맨드에 응답하여 버퍼 영역(122)에 캐시된 데이터(DT)를 메모리 컨트롤러(113)로 출력할 수 있다.
비휘발성 메모리 장치(120)는 리드 커맨드와 캐시 출력 커맨드가 연속적으로 전송될 때 리드 동작 및 캐시 출력 동작을 동시에 수행할 수 있다. 즉, 비휘발성 메모리 장치(120)는 셀 영역(121)으로부터 리드 커맨드에 대응하는 데이터를 리드하는 동시에, 버퍼 영역(122)에 앞서 캐시된 데이터를 메모리 컨트롤러(113)로 출력할 수 있다.
비휘발성 메모리 장치(120)는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(Ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
한편, 도1은 데이터 저장 장치(100)가 1개의 비휘발성 메모리 장치(120)를 포함하는 것으로 도시하나, 데이터 저장 장치(100)에 포함되는 비휘발성 메모리 장치들의 개수는 이에 제한되지 않는다.
도2는 본 발명의 실시 예에 따라 비휘발성 메모리 장치(120)가 리드 동작과 캐시 출력 동작을 동시에 수행하는 방법을 예시적으로 도시하는 도면이다.
도2를 참조하면, 시점(T11)에서, 컨트롤러는 비휘발성 메모리 장치(120)로 제1 리드 커맨드(RCMD1)를 전송할 수 있다. 비휘발성 메모리 장치(120)는 제1 리드 커맨드(RCMD1)에 응답하여 셀 영역(121)으로부터 제1 데이터(DT1)를 리드하고 버퍼 영역(122)에 캐시할 수 있다.
시점(T12)에서, 컨트롤러는 비휘발성 메모리 장치(120)로 제2 리드 커맨드(RCMD2) 및 제1 캐시 출력 커맨드(CCMD1)를 연속적으로 전송할 수 있다. 비휘발성 메모리 장치(120)는 제2 리드 커맨드(RCMD2)에 응답하여 셀 영역(121)으로부터 제2 데이터(DT2)를 리드하는 동시에, 제1 캐시 출력 커맨드(CCMD1)에 응답하여 제1 데이터(DT1)를 컨트롤러(110)로 출력할 수 있다. 따라서, 제1 데이터(DT1)를 컨트롤러(110)로 출력하는 과정과 제2 데이터(DT2)를 셀 영역(121)으로부터 리드하는 과정이 오버랩되므로, 데이터 저장 장치(100)의 리드 성능이 향상될 수 있다.
만일, 비휘발성 메모리 장치(120)로 전송할 제2 리드 커맨드(RCMD2)가 없다면, 비휘발성 메모리 장치(120)는 제1 데이터(DT1)를 버퍼 영역(122)에 유지할 수 있다. 이와 같은 데이터 캐시 상태가 장기화되면 호스트 장치의 리드 요청의 처리 완료가 지연되므로 데이터 저장 장치(100)의 레이턴시 특성이 저하될 수 있다.
도3은 본 발명의 실시 예에 따라 비휘발성 메모리 장치(120)가 캐시 출력 동작을 수행하는 방법을 예시적으로 도시하는 도면이다.
도3을 참조하면, 시점(T21)의 상황은, 예를 들어, 도2의 시점(T12) 이후에 제2 데이터(DT2)가 버퍼 영역(122)에 캐시된 상태로 유지되는 상황일 수 있다.
시점(T22)에서, 컨트롤러(110)는 비휘발성 메모리 장치(120)에 대해 후속하는 제3 리드 동작이 예정되지 않을 때, 버퍼부(114)의 상태에 근거한 소정 실행 조건에 따라 후속하는 리드 커맨드 없이 제2 캐시 출력 커맨드(CCMD2)만을 비휘발성 메모리 장치(120)로 전송할 수 있다. 비휘발성 메모리 장치(120)는 제2 캐시 출력 커맨드(CCMD2)에 응답하여 제2 데이터(DT2)를 컨트롤러(110)로 출력할 수 있다.
도4는 도1의 디스크립터 생성부(112)가 버퍼부(114)의 상태를 참조하는 방법을 설명하기 위한 도면이다.
도4를 참조하면, 버퍼부(114)는, 예를 들어, 총12개의 클러스터들(C0~C11)을 포함할 수 있다. 버퍼부(114)는 프로세서(111)의 요청에 따라 적절한 사이즈의 클러스터들을 호스트 장치의 액세스 요청에 할당할 수 있다.
예를 들어, 클러스터들(C0~C8)은 호스트 장치의 액세스 요청에 할당된 상태일 수 있다. 클러스터들(C9~C11)은 프리 상태일 수 있다. 클러스터들(C0~C8) 각각은 관련된 액세스 요청이 처리된 후, 해제되고 프리 클러스터가 될 수 있다.
디스크립터 생성부(112)는 비휘발성 메모리 장치(120)에 대해 현재 예정된 리드 동작이 부존재하여, 서스펜드된 캐시 출력 디스크립터를 처리하지 못할 때, 버퍼부(114)의 프리 클러스터들(C9~C11)의 개수 변화를 참조할 수 있다. 예를 들어, 디스크립터 생성부(112)는 소정 대기 시간동안 버퍼부(114)의 프리 클러스터들(C9~C11)의 개수가 일정한지 여부를 참조할 수 있다. 디스크립터 생성부(112)는 버퍼부(114)로 프리 클러스터들(C9~C11)의 개수 변화 체크를 요청할 수 있다.
디스크립터 생성부(112)는 클러스터들(C0~C11) 중 프리 클러스터들(C9~C11)의 개수가 일정할 때 후속하는 리드 동작의 리드 디스크립터 없이 캐시 출력 디스크립터를 메모리 프로세서(113)로 전송할 수 있다.
한편, 디스크립터 생성부(112)는 클러스터들(C0~C11) 중 프리 클러스터들의 개수가 증가/감소할 때, 캐시 출력 디스크립터를 계속 서스펜드시킬 수 있다. 프리 클러스터들의 개수가 증가/감소한다는 것은, 데이터 저장 장치(100)가 스턱된 상태가 아닌 것이므로 캐시 출력 디스크립터를 계속 서스펜드시킬 수 있다. 그리고, 디스크립터 생성부(112)는 프리 클러스터들의 개수가 일정해지는지를 계속 체크할 수 있다. 만일, 그 동안 비휘발성 메모리 장치(120)에 대해 후속하는 리드 동작이 예정되면, 디스크립터 생성부(112)는 후속하는 리드 동작을 위한 리드 디스크립터와 캐시 출력 디스크립터를 연속적으로 메모리 프로세서(113)로 전송할 수 있다.
즉, 프리 클러스터들(C9~C11)의 개수가 소정 시간 동안 일정하다는 것은, 비휘발성 메모리 장치(120)에 데이터가 캐시된 상태로 유지되고 있다는 것을 의미할 수 있다. 뿐만 아니라, 비휘발성 메모리 장치(120)뿐만 아니라, 데이터 저장 장치(100)에 포함된 다른 비휘발성 메모리 장치들도 데이터를 처리하지 못하여 데이터 저장 장치(100)가 스턱된 상태라는 것을 의미할 수 있다. 그리고, 프리 클러스터들(C9~C11)의 개수가 소정 시간 동안 일정하다는 것은, 현재 호스트 장치에 대한 쓰루풋이 전혀 발생하지 않는 상황이라는 것을 의미할 수 있다. 따라서, 버퍼부(114)의 프리 클러스터들의 개수에 따라 캐시 출력 디스크립터의 서스펜드 상태를 종료시키는 본 발명의 방식은 데이터 저장 장치(100)의 실제 스턱된 상황을 고려하는 것이므로 데이터 저장 장치(100)의 레이턴시 특성을 효과적으로 개선할 수 있다.
도5는 본 발명의 실시 예에 따른 도1의 데이터 저장 장치(100)의 동작 방법을 도시한 순서도이다.
도5를 참조하면, 단계(S110)에서, 디스크립터 생성부(112)는 프로세서(111)의 지시에 따라 리드 디스크립터 및 캐시 출력 디스크립터를 생성할 수 있다.
단계(S120)에서, 디스크립터 생성부(112)는 서스펜딩 큐(SQ)에 서스펜드된 이전 캐시 출력 디스크립터가 존재하는지 여부를 판단할 수 있다. 서스펜드된 이전 캐시 출력 디스크립터가 존재할 때, 절차는 단계(S130)로 진행할 수 있다.
단계(S130)에서, 디스크립터 생성부(112)는 단계(S110)에서 생성된 리드 디스크립터와 서스펜드되어있던 이전 캐시 출력 디스크립터를 메모리 컨트롤러(130)로 연속적으로 전송할 수 있다. 그리고, 디스크립터 생성부(112)는 단계(S120)에서 생성된 현재 캐시 출력 디스크립터를 서스펜딩 큐(SQ)에 서스펜드시킬 수 있다.
따라서, 메모리 컨트롤러(130)는 리드 디스크립터 및 이전 캐시 출력 디스크립터에 근거하여 리드 커맨드 및 캐시 출력 커맨드를 비휘발성 메모리 장치(120)로 연속적으로 전송할 것이다. 비휘발성 메모리 장치(120)는 리드 커맨드에 응답하여 셀 영역(121)으로부터 버퍼 영역(122)으로 데이터를 리드하는 동시에, 캐시 출력 커맨드에 응답하여 앞서 버퍼 영역(122)에 캐시되어 있던 데이터를 컨트롤러(110)로 출력할 것이다.
한편, 단계(S120)에서 서스펜드된 이전 캐시 출력 디스크립터가 존재하지 않을 때, 절차는 단계(S140)로 진행될 수 있다.
단계(S140)에서, 디스크립터 생성부(112)는 단계(S120)에서 생성된 리드 디스크립터만을 메모리 컨트롤러(130)로 전송하고, 캐시 출력 디스크립터를 서스펜딩 큐(SQ)에 서스펜드시킬 수 있다.
따라서, 메모리 컨트롤러(130)는 리드 디스크립터에 근거하여 리드 커맨드를 비휘발성 메모리 장치(120)로 전송할 것이다. 비휘발성 메모리 장치(120)는 리드 커맨드에 응답하여 셀 영역(121)으로부터 버퍼 영역(122)으로 데이터를 리드할 수 있다.
단계(S150)에서, 디스크립터 생성부(112)는 비휘발성 메모리 장치(120)에 대해 후속하는 리드 동작이 예정되었는지 여부를 판단할 수 있다. 후속하는 리드 동작이 예정되었을 때, 절차는 단계(S110)로 진행될 수 있다.
그러나, 후속하는 리드 동작이 예정되지 않았을 때 절차는 단계(S160)로 진행될 수 있다.
단계(S160)에서, 디스크립터 생성부(112)는 버퍼부(140)의 프리 클러스터들의 개수가 일정한지 여부를 판단할 수 있다. 프리 클러스터들의 개수가 일정하지 않을 때, 절차는 단계(S150)로 진행될 수 있다. 즉, 디스크립터 생성부(112)는 다시 단계(S150)에서 그 사이에 후속하는 리드 동작이 예정되었는지 여부를 판단할 수 있다.
한편, 단계(S160)에서, 프리 클러스터들의 개수가 일정할 때, 절차는 단계(S170)로 진행될 수 있다.
단계(S170)에서, 디스크립터 생성부(112)는 서스펜드된 캐시 출력 디스크립터를 메모리 컨트롤러(130)로 전송할 수 있다.
따라서, 메모리 컨트롤러(130)는 캐시 출력 디스크립터에 근거하여 캐시 출력 커맨드를 비휘발성 메모리 장치(120)로 전송할 것이다. 비휘발성 메모리 장치(120)는 캐시 출력 커맨드에 응답하여 앞서 버퍼 영역(122)에 캐시되어 있던 데이터를 컨트롤러(110)로 출력할 것이다.
도 6은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 6을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 비휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 비휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 비휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 비휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 비휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 비휘발성 메모리 장치들(1231~123n)로 제공하거나, 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 비휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
비휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 백그라운드에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 7을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 데이터 저장 장치(2200)를 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 데이터 저장 장치(2200)는 접속 터미널(2110)에 마운트(mount)될 수 있다.
데이터 저장 장치(2200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(2200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 비휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 데이터 저장 장치(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 6에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 비휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 비휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
비휘발성 메모리 장치들(2231~2232)은 데이터 저장 장치(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 데이터 저장 장치(2200) 백그라운드에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 데이터 저장 장치(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 데이터 저장 장치(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 데이터 저장 장치(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 데이터 저장 장치(2200)의 어느 한 변에 배치될 수 있다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 8을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(3200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 비휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 6에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치(3230)로 전송될 수 있다.
비휘발성 메모리 장치(3230)는 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다. 도 9를 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 데이터 저장 장치(4200)를 포함할 수 있다. 데이터 저장 장치(4200)는 도 1의 데이터 저장 장치(100), 도 6의 SSD(1200), 도 7의 데이터 저장 장치(2200), 도 8의 데이터 저장 장치(3200)로 구성될 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다. 도 10을 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 데이터 저장 장치
110: 컨트롤러
111: 프로세서
112: 디스크립터 생성부
SQ: 서브미션 큐
113: 메모리 컨트롤러
TQ: 실행 큐
114: 버퍼부
120: 비휘발성 메모리 장치
121: 셀 영역
122: 버퍼 영역

Claims (18)

  1. 비휘발성 메모리 장치;
    디스크립터를 생성하도록 구성된 디스크립터 생성부;
    상기 디스크립터에 근거하여 상기 비휘발성 메모리 장치로 전송될 커맨드를 생성하도록 구성된 메모리 컨트롤러; 및
    복수의 클러스터들을 포함하는 버퍼부를 포함하되,
    상기 디스크립터 생성부는 상기 비휘발성 메모리 장치에 저장된 제1 데이터를 획득하기 위해서 제1 리드 디스크립터와 제1 캐시 출력 디스크립터를 생성하고, 상기 제1 리드 디스크립터를 상기 메모리 컨트롤러로 전송할 때 상기 제1 캐시 출력 디스크립터를 서스펜딩 큐에 저장하고, 상기 클러스터들의 상태를 참조하여 상기 제1 캐시 출력 디스크립터를 상기 메모리 컨트롤러로 전송할지 여부를 판단하고,
    상기 메모리 컨트롤러는 상기 제1 리드 디스크립터에 근거하여 제1 리드 커맨드를 상기 비휘발성 메모리 장치로 전송하고, 상기 제1 캐시 출력 디스크립터에 근거하여 제1 캐시 출력 커맨드를 상기 비휘발성 메모리 장치로 전송하는 데이터 저장 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 클러스터들의 상기 상태를 참조하기 전에, 상기 디스크립터 생성부는, 상기 비휘발성 메모리 장치에 대해 후속 리드 동작이 예정되었는지 여부를 판단하는 데이터 저장 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 디스크립터 생성부는, 상기 버퍼부에 포함된 프리 클러스터들의 개수가 일정할 때, 상기 제1 캐시 출력 디스크립터를 상기 메모리 컨트롤러로 전송하는 데이터 저장 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 디스크립터 생성부는, 상기 프리 클러스터들의 개수가 일정하지 않을 때 상기 제1 캐시 출력 디스크립터를 계속 서스펜드하고, 상기 비휘발성 메모리 장치에 대한 후속 리드 동작이 예정되지 않을 때 상기 프리 클러스터들의 개수를 다시 판단하는 데이터 저장 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 디스크립터 생성부는, 상기 클러스터들의 상기 상태를 참조하기 전에 상기 비휘발성 메모리 장치에 저장된 제2 데이터에 대해 후속 리드 동작이 예정될 때, 상기 제2 데이터에 관한 제2 리드 디스크립터와 상기 제1 캐시 출력 디스크립터를 상기 메모리 컨트롤러로 연속적으로 전송하는 데이터 저장 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 메모리 컨트롤러가, 상기 제2 리드 디스크립터와 상기 제1 캐시 출력 디스크립터에 근거하여 제2 리드 커맨드와 상기 제1 캐시 출력 커맨드를 상기 비휘발성 메모리 장치로 연속적으로 전송하는 데이터 저장 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 비휘발성 메모리 장치가, 상기 제2 리드 커맨드에 응답하여 상기 제2 데이터에 대해 리드 동작을 수행하는 동시에 상기 제1 캐시 출력 커맨드에 응답하여 상기 제1 데이터에 대해 캐시 출력 동작을 수행하는 데이터 저장 장치.
  8. 디스크립터 생성부가 비휘발성 메모리 장치에 저장된 제1 데이터를 획득하기 위해서 제1 리드 디스크립터와 제1 캐시 출력 디스크립터를 생성하는 단계;
    상기 디스크립터 생성부가 상기 제1 리드 디스크립터를 메모리 컨트롤러로 전송할 때 상기 제1 캐시 출력 디스크립터를 서스펜딩 큐에 저장하는 단계;
    상기 메모리 컨트롤러가 상기 제1 리드 디스크립터에 근거하여 제1 리드 커맨드를 상기 비휘발성 메모리 장치로 전송하는 단계;
    상기 디스크립터 생성부가 버퍼부에 포함된 클러스터들의 상태를 참조하여 상기 제1 캐시 출력 디스크립터를 상기 메모리 컨트롤러로 전송할지 여부를 판단하는 단계; 및
    상기 메모리 컨트롤러가 상기 디스크립터 생성부로부터 전송된 상기 제1 캐시 출력 디스크립터에 근거하여 제1 캐시 출력 커맨드를 상기 비휘발성 메모리 장치로 전송하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 클러스터들의 상기 상태를 참조하기 전에, 상기 디스크립터 생성부가 상기 비휘발성 메모리 장치에 대해 후속 리드 동작이 예정되었는지 여부를 판단하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제1 캐시 출력 디스크립터를 전송하는 단계는,
    상기 버퍼부에 포함된 프리 클러스터들의 개수가 일정할 때, 상기 디스크립터 생성부가 상기 제1 캐시 출력 디스크립터를 상기 메모리 컨트롤러로 전송하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 제1 캐시 출력 디스크립터를 전송하는 단계는,
    상기 프리 클러스터들의 개수가 일정하지 않을 때, 상기 디스크립터 생성부가 상기 제1 캐시 출력 디스크립터를 계속 서스펜드하는 단계; 및
    상기 디스크립터 생성부가 상기 비휘발성 메모리 장치에 대한 후속 리드 동작이 예정되지 않을 때, 상기 프리 클러스터들의 개수를 다시 판단하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 클러스터들의 상기 상태를 참조하기 전에 상기 비휘발성 메모리 장치에 저장된 제2 데이터에 대해 후속 리드 동작이 예정될 때, 상기 디스크립터 생성부가 상기 제2 데이터에 관한 제2 리드 디스크립터와 상기 제1 캐시 출력 디스크립터를 상기 메모리 컨트롤러로 연속적으로 전송하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 메모리 컨트롤러가 상기 제2 리드 디스크립터와 상기 제1 캐시 출력 디스크립터에 근거하여 제2 리드 커맨드와 상기 제1 캐시 출력 커맨드를 상기 비휘발성 메모리 장치로 연속적으로 전송하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 비휘발성 메모리 장치가 상기 제2 리드 커맨드에 응답하여 상기 제2 데이터에 대해 리드 동작을 수행하는 동시에 상기 제1 캐시 출력 커맨드에 응답하여 상기 제1 데이터에 대해 캐시 출력 동작을 수행하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  15. 비휘발성 메모리 장치에 저장된 제1 데이터를 획득하기 위해서 제1 리드 디스크립터와 제1 캐시 출력 디스크립터를 생성하는 단계;
    상기 제1 리드 디스크립터를 메모리 컨트롤러로 전송할 때 상기 제1 캐시 출력 디스크립터를 서스펜딩 큐에 저장하는 단계;
    상기 비휘발성 메모리 장치에 저장된 제2 데이터에 대한 후속 리드 동작이 예정되었는지 여부를 판단하는 단계; 및
    상기 후속 리드 동작이 예정되지 않을 때, 버퍼부에 포함된 클러스터들의 상태를 참조하여 상기 제1 캐시 출력 디스크립터를 상기 메모리 컨트롤러로 전송하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 후속 리드 동작이 예정될 때, 상기 제2 데이터에 관한 제2 리드 디스크립터와 상기 제1 캐시 출력 디스크립터를 상기 메모리 컨트롤러로 연속적으로 전송하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 제1 캐시 출력 디스크립터를 전송하는 단계는,
    상기 버퍼부에 포함된 프리 클러스터들의 개수가 일정할 때, 상기 제1 캐시 출력 디스크립터를 상기 메모리 컨트롤러로 전송하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 제1 캐시 출력 디스크립터를 전송하는 단계는,
    상기 프리 클러스터들의 개수가 일정하지 않을 때, 상기 제1 캐시 출력 디스크립터를 계속 서스펜드하는 단계; 및
    상기 비휘발성 메모리 장치에 대한 후속 리드 동작이 예정되지 않을 때, 상기 프리 클러스터들의 개수를 다시 판단하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
KR1020170108787A 2017-08-28 2017-08-28 데이터 저장 장치 및 그것의 동작 방법 KR102381233B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170108787A KR102381233B1 (ko) 2017-08-28 2017-08-28 데이터 저장 장치 및 그것의 동작 방법
US15/847,429 US10698830B2 (en) 2017-08-28 2017-12-19 Obtaining data in a nonvolatile memory device through the use of descriptors
CN201810054665.9A CN109426442B (zh) 2017-08-28 2018-01-19 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170108787A KR102381233B1 (ko) 2017-08-28 2017-08-28 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190023292A KR20190023292A (ko) 2019-03-08
KR102381233B1 true KR102381233B1 (ko) 2022-04-01

Family

ID=65435158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170108787A KR102381233B1 (ko) 2017-08-28 2017-08-28 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US10698830B2 (ko)
KR (1) KR102381233B1 (ko)
CN (1) CN109426442B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190072229A (ko) 2017-12-15 2019-06-25 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
JP2020149526A (ja) 2019-03-15 2020-09-17 株式会社東芝 処理装置、処理方法及びプログラム
JP2020154493A (ja) * 2019-03-19 2020-09-24 キオクシア株式会社 メモリシステム
KR20210112915A (ko) * 2020-03-06 2021-09-15 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090259814A1 (en) * 2008-04-10 2009-10-15 Sony Corporation Memory control apparatus and method for controlling the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598907B1 (ko) 2005-05-12 2006-07-10 주식회사 테라반도체 연속적 읽기/쓰기가 가능한 플래쉬 메모리
US20080151670A1 (en) * 2006-12-22 2008-06-26 Tomohiro Kawakubo Memory device, memory controller and memory system
DE602008003150D1 (de) * 2007-05-02 2010-12-09 St Microelectronics Sa Nicht flüchtiger Speicher mit partieller Löschung
WO2009039222A2 (en) * 2007-09-19 2009-03-26 Marvell World Trade Ltd. Flexible sequencer design architecture for solid state memory controller
CN102566939B (zh) * 2011-12-19 2014-12-03 记忆科技(深圳)有限公司 一种固态硬盘及其读-修改-写操作的数据管理方法
CN102609222B (zh) * 2012-02-13 2015-03-25 山东华芯半导体有限公司 基于命令描述符的闪存控制方法
US8902657B2 (en) * 2012-09-07 2014-12-02 Kabushiki Kaisha Toshiba Semiconductor memory device and controller
KR20140064434A (ko) * 2012-11-20 2014-05-28 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US9519514B2 (en) * 2014-01-29 2016-12-13 Marvell Israel (M.I.S.L) Ltd. Interfacing with a buffer manager via queues
US9846650B2 (en) 2015-03-09 2017-12-19 Samsung Electronics Co., Ltd. Tail response time reduction method for SSD
KR102395541B1 (ko) * 2015-07-09 2022-05-11 에스케이하이닉스 주식회사 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090259814A1 (en) * 2008-04-10 2009-10-15 Sony Corporation Memory control apparatus and method for controlling the same

Also Published As

Publication number Publication date
CN109426442B (zh) 2022-01-18
KR20190023292A (ko) 2019-03-08
US20190065386A1 (en) 2019-02-28
CN109426442A (zh) 2019-03-05
US10698830B2 (en) 2020-06-30

Similar Documents

Publication Publication Date Title
KR102532084B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US20190179694A1 (en) Data storage device, operating method thereof and storage system including the same
KR102381233B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US20200174921A1 (en) Data storage device, operation method thereof, and storage system including the same
KR102444606B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US20230127204A1 (en) Controller of memory system and operating method thereof
KR20190076296A (ko) 메모리 시스템 및 그것의 동작 방법
US20200125285A1 (en) Memory system and operating method thereof
US20200081649A1 (en) Data storage device, operation method thereof and storage system including the same
US20200150898A1 (en) Memory system and operating method thereof
US20210191626A1 (en) Data processing system
KR20210063724A (ko) 메모리 시스템
US20200073701A1 (en) Data storage device, operation method thereof and storage system having the same
CN111352856B (zh) 存储器***及其操作方法
US11243718B2 (en) Data storage apparatus and operation method i'hereof
US10606509B2 (en) Data storage device managing write tag, writing operation method thereof, and storage system including the same
US20210263670A1 (en) Memory system
KR102545229B1 (ko) 메모리 시스템 및 그것의 동작 방법
US10628067B2 (en) Memory system and operating method thereof
KR20210055448A (ko) 데이터 저장 장치 및 그 동작 방법
US10628322B2 (en) Memory system and operating method thereof
CN111309647B (zh) 存储装置
KR20210094773A (ko) 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant