KR102374751B1 - 백플레인 기판 및 이를 적용한 플렉서블 디스플레이 - Google Patents

백플레인 기판 및 이를 적용한 플렉서블 디스플레이 Download PDF

Info

Publication number
KR102374751B1
KR102374751B1 KR1020150123049A KR20150123049A KR102374751B1 KR 102374751 B1 KR102374751 B1 KR 102374751B1 KR 1020150123049 A KR1020150123049 A KR 1020150123049A KR 20150123049 A KR20150123049 A KR 20150123049A KR 102374751 B1 KR102374751 B1 KR 102374751B1
Authority
KR
South Korea
Prior art keywords
wiring
row
line
flexible substrate
connection holes
Prior art date
Application number
KR1020150123049A
Other languages
English (en)
Other versions
KR20170025921A (ko
Inventor
정해연
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150123049A priority Critical patent/KR102374751B1/ko
Priority to US14/976,081 priority patent/US9698162B2/en
Priority to CN201511001113.4A priority patent/CN106486491B/zh
Publication of KR20170025921A publication Critical patent/KR20170025921A/ko
Application granted granted Critical
Publication of KR102374751B1 publication Critical patent/KR102374751B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H01L51/0097—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3225—
    • H01L27/3258—
    • H01L27/326—
    • H01L27/3262—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 에지로부터 안쪽으로 침투하는 크랙 씨드에 의한 영향을 방지하여 신뢰성을 꾀한 백플레인 기판 및 이를 적용한 플렉서블 디스플레이에 관한 것으로, 플렉서블 기재는 폴딩 축을 갖는 적어도 하나의 폴딩 영역이 정의되며, 상기 폴딩 영역에서, 상기 폴딩 축에 따른 어느 라인에 대해서도 상기 제 1 열 또는 제 2 열의 접속 홀이 위치할 수 있다.

Description

백플레인 기판 및 이를 적용한 플렉서블 디스플레이 {Backplane Substrate and Flexible Display Using the Same}
본 발명은 표시 장치에 관한 것으로, 특히 에지로부터 안쪽으로 침투하는 크랙 씨드에 의한 영향을 방지하여 신뢰성을 꾀한 백플레인 기판 및 이를 적용한 플렉서블 디스플레이에 관한 것이다.
평판 표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 유기 발광 표시 장치(Organic Emitting Display Device), 플라즈마 표시장치(Plasma Display Panel device: PDP), 양자점 표시 장치(Quantum Dot Display Device), 전계방출표시장치(Field Emission Display device: FED), 전기영동 표시장치(Electrophoretic Display Device: EPD) 등을 들 수 있는데, 이들은 공통적으로 화상을 구현하는 평판 표시패널을 필수적인 구성요소로 하는 바, 평판 표시패널은 고유의 발광 또는 편광 혹은 그 밖의 광학 물질층을 사이에 두고 한 쌍의 투명 절연기판을 대면 합착시킨 구성을 갖는다.
최근 표시장치의 대형화에 따라 공간 점유가 적은 평면 표시 장치로서의 요구가 증대되고 있는데, 이러한 요구는 증진되어, 최근에는 평면 표시 장치를 플렉서블한 형태로 이용하고자 하는 요구가 있다.
플렉서블 디스플레이는, 두께가 점차로 얇아지며 접거나 일정 각도로 구부릴 수 있는 형태로 발전되고 있다.
그런데, 플렉서블 디스플레이의 경우 벤딩(bending) 또는 폴딩(folding) 등의 동작을 수행하기 위해 플렉서블 기판을 기재로 사용하는데, 물성적으로 취약하여 글래스 기판 대비 장치의 유효 영역을 스크라이빙 하는 공정 후 에지 부분에서의 크랙이 심한 문제가 있다. 또한, 에지 부분에서 발생된 크랙은 벤딩이나 폴딩 동작이 반복되면 일부분에 그치지 않고, 플렉서블 디스플레이의 액티브 영역까지 성장하여 들어갈 수 있는데, 이로 인해 라인 상의 점등 불량이 발생하거나 특정 부분의 동작 이상이 발생할 수 있다.
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로, 에지로부터 안쪽으로 침투하는 크랙 씨드에 대한 영향을 방지하여 신뢰성을 꾀한 백플레인 기판 및 이를 적용한 백 플레인 기판 및 이를 적용한 플렉서블 디스플레이를 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 백플레인 기판은 플렉서블 기재는 폴딩 축을 갖는 적어도 하나의 폴딩 영역이 정의되며, 상기 폴딩 영역에서, 상기 폴딩 축에 따른 어느 라인에 대해서도 상기 제 1 열 또는 제 2 열의 접속 홀이 위치할 수 있다.
또한, 본 발명의 백플레인 기판은 복수개의 화소를 매트릭스 상으로 구비한 액티브 영역과 그 주변에 비표시 영역을 갖는 플렉서블 기재와, 상기 플렉서블 기재의 비표시 영역에, 상기 플렉서블 기재의 길이 방향을 따라 구비된 제 1 배선 및 상기 제 1 배선 상에, 상기 플렉서블 기재의 길이 방향을 따른 제 1 열과 제 2 열에 구비된 복수개의 접속 홀을 갖는 층간 절연막을 포함할 수 있다.
또한, 상기 복수개의 접속 홀을 통해 상기 제 1 배선과 접속한 제 2 배선을 더 포함할 수 있다.
그리고, 상기 제 2 열 에서의 복수개의 접속 홀은 상기 폴딩 축 방향에서, 상기 제 1 열의 접속 홀 간의 이격 부분에 상당한 라인을 지나는 것이 바람직하다. 또한, 상기 제 1열과 제 2 열의 각각의 접속 홀의 길이는 길이 방향에서 인접한 접속 홀의 이격 간격보다 긴 것이 바람직하다. 이 경우, 상기 폴딩 축 방향으로 인접한 제 1 열과 제 2 열의 접속 홀은 일정 폭의 상기 폴딩 축 방향으로 라인을 지날 수 있다.
상기 제 2 배선은 상기 접지 전압 라인 또는 전원 전압 라인에 연결될 수 있다.
또한, 상기 제 1 배선과 상기 제 2 배선은 일정 폭 서로 중첩한다.
상기 제 1 배선과 상기 액티브 영역 사이에, 상기 플렉서블 기재에 내장된 게이트 드라이버를 더 포함하여, 에지에서 액티브 영역 사이에, 제 1 배선과 게이트 드라이버가 위치한다.
한편, 본 발명의 플렉서블 디스플레이는, 상기 액티브 영역 서로 교차하는 게이트 라인, 데이터 라인 및 상기 데이터 라인에 평행한 전압 인가 라인과, 상기 게이트 라인과 데이터 라인과 접속되어 각 화소에 구비된 화소 트랜지스터 및 이와 연결된 유기 발광 다이오드와, 상기 제 1 플렉서블 기재의 비표시 영역에 구비된 드라이브 IC 및 상기 드라이브 IC를 제외하여, 상기 플렉서블 기재를 덮는 대향 플렉서블 기재를 더 포함하며, 상기 대향 플렉서블 기재의 내측면에 터치 전극 어레이와 같은 구성을 더 포함할 수 있다.
그리고, 상기 플렉서블 디스플레이는 소정 부위에 벤딩 또는 롤링 등의 하나 이상의 폴딩 영역을 갖는 것으로, 상기 접속 홀의 비수평 배치는 상기 폴딩 영역에 적용할 수 있다.
본 발명의 백플레인 기판 및 이를 적용한 플렉서블 디스플레이는 다음과 같은 효과가 있다.
플렉서블 디스플레이에 적용하는 기재는 유연성 및 슬림화를 위해 플렉서블 기재를 이용한다. 이러한 플렉서블 기재는 스크라이빙 후 에지에서 크랙 씨드가 발생할 수 있는데, 본 발명의 백플레인 기판 및 플렉서블 디스플레이는 폴딩 영역에서, 폴딩 축을 따르는 어느 라인에 대해서도 적어도 하나의 접속 홀을 구비하여, 크랙 씨드의 성장을 방지한다. 즉, 크랙 씨드에서 성장이 접속 홀을 만나 정지될 수 있는 것이다. 이로써, 특히 폴딩 동작이 여러 번 반복되더라도 영역간의 단절을 주어 스트레스 분산 효과에 의해 라인 상으로 성장하는 크랙을 방지할 수 있다. 따라서, 장치의 신뢰성을 확보할 수 있다.
도 1은 본 발명의 백플레인 기판을 나타낸 평면도
도 2는 도 1의 코너부를 확대한 평면도
도 3a는 도 1의 A 의 확대도
도 3b는 도 3a의 동일 수평선을 지나는 인접한 접속 홀들의 중첩 길이를 나타낸 도면
도 4a 및 도 4b는 인접한 접속 홀의 동일선상의 배치와 비동일선상의 배치를 나타낸 평면도
도 5a 및 도 5b는 각각 도 4a 및 도 4b의 크랙 경로에서의 단면도
도 6은 본 발명의 백플레인 기판의 액티브 영역, GIP 영역 및 전압 인가 라인 영역을 나타낸 단면도
도 7a 내지 도 7c는 본 발명의 전압 인가 라인의 접속 홀의 배치 부위의 여러 실시예를 나타낸 도면
도 8a 및 도 8b는 본 발명의 백플레인 기판의 외곽 전압 인가 라인의 접속 홀 형상의 다른 실시예를 나타낸 평면도 및 단면도
도 9a 및 도 9b는 도 6의 외곽 전압 인가 라인의 접속 홀의 변형예를 나타낸 단면도
도 10은 본 발명의 플렉서블 디스플레이를 개략적으로 나타낸 단면도
도 11은 도 9의 액티브 영역 및 접속 홀 부분을 나타낸 구체 단면도
이하, 첨부된 도면들을 참조하여, 본 발명의 바람직한 실시예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 부품 명칭과 상이할 수 있다.
도 1은 본 발명의 백플레인 기판을 나타낸 평면도이며, 도 2는 도 1의 코너부를 확대한 평면도이고, 도 3a는 도 2의 A 의 확대도이다.
도 1 내지 도 3a과 같이, 본 발명의 백플레인 기판(100)은, 복수개의 화소(SP)를 매트릭스 상으로 구비한 액티브 영역(AA)과 그 주변에 비표시 영역을 갖는 플렉서블 기재(105)와, 상기 플렉서블 기재(105)의 비표시 영역에, 상기 플렉서블 기재의 길이 방향을 따라 구비된 제 1 배선(121)과, 상기 제 1 배선(121) 상에, 상기 플렉서블 기재(105)의 길이 방향을 따른 제 1 열(first column)과 제 2 열(second column)에서 각각 서로 수평하지 않게 구비된 복수개의 접속 홀(122a)을 갖는 층간 절연막(122)을 포함한다.
또한, 상기 복수개의 접속 홀(122a)을 통해 상기 제 1 배선(121)과 접속한 제 2 배선(125)을 포함할 수 있는데, 이러한 제 1 배선(121)과 제 2 배선(125)의 중첩 및 접속 관계는, 제 1 배선(121)을 통해 인가하는 전압 신호의 안정화를 위해서이다. 제 1 배선(121)만으로 외곽 전압 인가가 안정적인 경우 상기 제 2 배선(125)이 생략되는 경우도 있다(도 9a 참조).
도 1 내지 도 3a의 경우, 상기 제 1 배선(121)과 제 2 배선(125)은 상기 접속 홀(122a)을 통해 접속되어 외곽 전압 인가 라인(1200)을 이룬다. 이 경우, 상기 외곽 전압 인가 라인(1200)의 주 형상은 제 1 배선(121)의 폭을 따른다. 제 2 배선(125)이 생략되는 경우에도 상기 접속 홀(122a)은 구비하여, 외곽에서 들어오는 크랙 씨드가 액티브 영역(AA)으로 전달됨을 방지한다. 또한, 상기 제 2 배선(125)의 형상은 제 1 배선(121)과 동일할 수도 있고, 혹은 제 1 배선(121)상의 일부의 폭에만 형성될 수도 있다.
한편, 상기 플렉서블 기재(105)의 길이 방향은 도 1을 기준으로 세로 방향이며, 액티브 영역(AA)에 구비된 데이터 라인과 동일 방향이다.
상기 액티브 영역(AA)에는 화소(SP)를 구분하는 복수개의 서로 교차하는 게이트 라인(GL)과 데이터 라인(DL)이 배치되며, 기본적으로 각 화소별 선택 동작을 할 수 있도록 화소 박막 트랜지스터(S-Tr)가 구비되며, 백플레인 기판(100)에 구성되는 발광 수단의 형태에 따라 하나 이상의 박막 트랜지스터 또는 캐패시터를 추가할 수 있다. 예를 들어, 유기 발광 방식일 경우, 각 화소(SP)에 유기 발광 다이오드를 포함하며, 화소 박막 트랜지스터(S-Tr)와 연결되어, 유기 발광 다이오드의 제 1 전극에 구동 전류를 공급하는 구동 박막 트랜지스터(D-Tr)를 더 포함할 수 있다. 그리고, 상기 구동 박막 트랜지스터는 전원 전압 라인으로부터 전원 전압을 인가받으며, 상기 유기 발광 다이오드의 제 2 전극은 접지 전압 라인과 연결된다.
또한, 상기 제 1 배선(121)은 플렉서블 기재(105)의 길이 방향에서 수십 ㎛ 내지 수백 ㎛의 일정 폭을 갖고 길게 형성되며, 이는 접지 전압(GND)이나 전원 전압의 일정한 전압이 인가되는 배선이다. 그리고, 상대적으로 길이 방향에 배치되는 다른 클럭 라인에 비해 폭이 넓기 때문에, 전압 신호 안정화를 위해 복수개의 접속 홀을 두어, 상하층에 접속을 꾀할 수 있다.
상기 제 1 배선(121)은 액티브 영역(AA)의 좌우 양측에 대응되어 위치한다. 상기 제 1 배선(121)이 접지 전압 라인일 경우, 이는 폭이 550㎛ 이상이며 2mm 이하로 하며, 상기 제 1 배선(121)이 전원 전압 라인일 경우, 이는 폭이 30㎛ 이상으로, 접지 전압 라인 대비 폭이 작기 때문에, 상대적으로 접속 홀은 작은 수로 배치될 수 있다. 어느 경우나 제 1 배선(121)과 제 2 배선(125)을 포함한 외곽 전압 인가 라인(1200)의 폭은 30㎛ 이상 내지 2mm 이하로 하며, 충분히 복수개의 열로 접속 홀을 배치할 수 있는 수준이며, 인가되는 접지 전압이나 전원 전압이 안정화될 수 있는 폭이다.
본 발명의 백플레인 기판은 상기 접속 홀의 배치에 특징이 있는 것으로, 백플레인 기판의 에지(edge)에서 타고 들어오는 크랙(crack)의 성장을 방해할 수 있도록, 에지에 가까운 위치에 있는 외곽 전압 인가 라인(1200)의 제 1 배선(121) 상에 상기 접속 홀(122a)을 배치하는 것이다. 또한, 상기 제 1 배선(121)이 접지 전압 라인일 때, 상기 접속 홀(122a)은 그라운드 접속 홀이 되며, 상기 제 1 배선(121)이 전원 전압 라인일 경우, 상기 접속 홀(122a)은 전원전압 접속 홀이 될 수 있다.
즉, 도 3a과 같이, 상기 제 2 열에서의 복수개의 접속 홀(1221a)은 상기 제 1 열의 접속 홀(1220a) 간의 이격 간격(a)에 상당한 수평 영역의 연장을 지나게 하여, 폴딩 축 방향과 평행한 어느 라인에 대해서도 상기 제 1, 제 2 열의 접속 홀(1220a, 1221a)이 위치하게 한다.
여기서, 상기 제 1, 제 2 열의 접속 홀(1220a, 1221a)은 폴딩 축 방향에 교차하여 배치되며, 폴딩 축 방향으로 도면 상의 가로 방향이 설정되어 있다. 상기 제 1, 제 2 열의 접속 홀(1220a, 1221a)이 폴딩 축 방향에 교차 배치된 이유는 폴딩 축 방향으로 제 1 배선(121)과 제 2 배선(125) 사이의 절연막을 통해 크랙이 전달될 수 있기 때문이다. 즉, 상기 제 1, 제 2 열의 접속 홀(1220a, 1221a) 중 적어도 하나를 상기 폴딩 축 방향에 따른 어느 라인에 대해서도 구비함에 의해, 크랙이 전달되는 경로를 차단하는 것이다.
만일 폴딩 축 방향이 세로 방향일 경우에는, 제 1, 제 2 열의 접속 홀은 폴딩 축 방향에 대해 교차 배치되므로, 가로 방향으로 배치될 수 있을 것이다. 이 경우, 상기 외곽 전압 인가 라인(1200)의 배치는 예를 들어, 도 1을 기준으로, 외곽 전압 인가 라인(1200)의 플렉서블 기재(105)의 상변에 위치할 수 있으며, 이 부위에 접속 홀들이 각각 가로 방향으로 길며, 세로 방향의 폴딩 축 방향에 교차하는 가로 방향으로 배치될 수 있다. 이 경우에도 인접한 제 1 열의 접속 홀이 없는 부위에 대응하여, 제 2 열의 접속 홀이 위치할 수 있을 것이다.
도 3b는 도 3a의 동일 수평선을 지나는 인접한 접속 홀들의 중첩 길이를 나타낸 도면이다.
또한, 도 3b와 같이, 상기 제 1 열과 제 2 열의 각각의 접속 홀(122a)의 길이(h)는 길이 방향에서 인접한 접속 홀의 이격 간격(a)보다 길게 하여, 제 2 열의 접속 홀(1221a)의 상하부가 인접한 제 1 열의 접속 홀(1220a)에 대해 세로 중첩 영역이 있게 할 수 있다. 따라서, 수평 방향으로 인접한 제 1 열의 접속 홀(1220a)과 제 2 열의 접속 홀(1221a)은 일부 폭이 동일 수평선을 지날 수 있게 된다. 도시된 도면은 제 1 열의 기수 라인과 제 2 열의 우수 라인의 접속 홀(1220a, 1221a)이 일부 동일한 수평선을 지나게 한 점을 나타내었다. 제 1 열과 제 2 열은 하나씩 배치되어 결과적으로, 도 3b와 같이, 교번 배치된 구성 외에도, 제 1 열과 제 2 열 중 어느 하나가 복수개로 배치되어, 서로 비균등한 비로 배치될 수도 있다.
한편, 상기 접속 홀(122a)의 크기는 액티브 영역(AA)의 층간 절연막에 구비되는 홀과 동등한 크기로 하며, 이는 접속 홀 및 홀 형성시 이용되는 식각액 또는 플라즈마 가스가 특정 부위에 집중되지 않게 하기 위함이다.
또한, 이러한 접속 홀(122a)의 배치는 플렉서블 기재(105)의 에지에서 폴딩 축을 따라 절연막을 타고 전달되는 크랙의 성장이 절연막, 즉, 층간 절연막(122)의 부재 영역인 접속 홀(122a) 부위에서 중단되게 하여, 라인성 크랙의 성장을 방지하는 것이다. 이러한 라인성 크랙은 외곽 영역뿐만 아니라 액티브 영역에까지 영향을 줄 수 있는 것으로, 본 발명의 백플레인 기판(100)은 상기 크랙을 접속 홀(122a)의 배치로 액티브 영역으로 전달됨을 차단할 수 있어, 장치의 신뢰성을 개선시킬 수 있다. 특히, 크랙은 플렉서블 기재(105)에 있어서, 폴딩이 이루어지는 영역에서 그 성장이 관찰되는데, 본 발명의 백플레인 기판은 최소 폴딩 영역에 상술한 접속 홀의 배치를 적용하여, 폴딩에 의한 스트레스를 상기 접속 홀(122a)이 분산시키도록 한다.
한편, 상기 제 1 배선(121)은 평면적으로 플렉서블 기재(105)의 에지에 가까운 위치에 있다. 그리고, 도 1과 같이, 평면적으로 상기 제 1 배선(121)과 상기 액티브 영역(AA) 사이에는 좌우에 각각 게이트 드라이버(130a, 130b)가 내장되어 있다. 또한, 상기 게이트 드라이버(130a, 130b)의 일부분은 상기 제 1 배선(121)과 수평으로 전기적 연결을 가질 수 있다. 이 경우, 상기 게이트 드라이버(130a, 130b)는 내부에 구비된 소오스 전극 및 드레인 전극의 콘택홀 등에 의해 외곽 전압 인가 라인(1200) 내측에서 폴딩시의 스트레스 분산 기능을 더할 수 있다.
플렉서블 기재(105)에 내장된 게이트 드라이버(130a, 130b)는 일종의 GIP(Gate In Panel)로, 액티브 영역에 형성되는 박막 트랜지스터(TFT)와 동일 공정에서 게이트 드라이버(130a, 130b)에 대응 회로를 형성하는 것이다. 상기 상기 게이트 라인(GL)에 각각 라인 상으로 대응된 복수개의 게이트 회로 블록(1300)을 구비하며, 상기 각 게이트 회로 블록(1300)에는 쉬프트 레지스터(SR), 레벨 쉬프터(LS) 및 버퍼(B)를 포함할 수 있다.
상기 게이트 회로 블록(1300)에서의 동작을 살펴보면 다음과 같다.
먼저, 쉬프트 레지스터(SR)는 각 게이트 회로 블록(1300)들에서 로직 하이 신호를 일 라인 온 타임 간격으로 순차 이동시킨다.
또한, 상기 레벨 쉬프터(LS)는 쉬프트 레지스터의 출력 로직 레벨에 따라 전압 신호 라인에서 공급된 게이트 하이 전압 및 게이트 로우 전압에 따라 게이트 라인의 온/오프 전압으로 변환시킨다.
또한, 상기 버퍼(B)는 게이트 라인의 부하를 감안하여 전류를 증폭하는 기능을 가지며, 게이트 온 전압을 게이트 라인에 전달한다.
한편, 도 1에서 설명하지 않은 부호 110은 드라이브 IC로, 상기 플렉서블 기재(105)의 외곽 영역 중 한 변에 대응되는 부분이 상대적으로 긴 폭을 가지며, 이 부위에 드라이브 IC(110)를 갖는다. 상기 드라이브 IC(110)는 기능적으로, 상기 데이터 라인(DL)에 영상 신호를 전달하는 데이터 드라이버와, 게이트 드라이버(130a, 130b) 및 데이터 드라이버의 클럭 신호를 생성 및 전달하고 전압 신호를 전달하는 타이밍 제어부를 포함한다.
그리고, 제 1 배선(121) 및 게이트 드라이버(130a, 130b) 및 클럭 신호 라인(미도시)은 각각 비표시 영역의 길이 방향을 따라 배치되어, 상기 드라이브 IC(110)에 연결된다. 상기 클럭 신호 라인은 게이트 드라이버(130a, 130b)를 지나갈 수 있다. 또한, 제 1 배선(121)은 상술한 접지 전압 또는 전원 전압을 인가하는 라인으로, 예를 들어, 게이트 하이 전압, 게이트 로우 전압, 접지 전압 등의 게이트 라인 구동에 관계되거나 혹은 유기 발광 다이오드의 구동에 관계된 라인일 수 있다. 공통적으로 일정한 전압 신호가 인가되는 라인이다.
또한, 클럭 신호 라인 및 전압 신호 라인 등의 제 1 배선(121) 및 제 2 배선(125)은 게이트 라인(GL)과 동일 금속이나 데이터 라인(DL)과 동일 금속으로 동일 공정에서 형성할 수 있다.
한편, 도 2에 화소(SP)에 구비된 내부 회로는 유기 발광 표시 장치로 백플레인 기판이 이용될 때의 회로로, 액티브 영역(AA)의 각 화소에 화소 박막 트랜지스터(S-Tr)와 구동 박막 트랜지스터(D-Tr)와, 스토리지 캐패시터(Cst) 및 상기 스토리지 캐패시터(Cst)와 구동 박막 트랜지스터(D-Tr)에 연결된 유기 발광 다이오드(OLED)를 포함한 회로부를 나타낸다. 필요에 따라 박막 트랜지스터는 더 부가될 수 있으며, 구동 박막 트랜지스터(D-Tr)가 유기 발광 다이오드(OLED)의 제 1 전극과 전기적으로 접속되며, 상기 스토리지 캐패시터(Cst)는 상기 구동 박막 트랜지스터(D-Tr)의 게이트 전극과, 구동 박막 트랜지스터(D-Tr)이 유기 발광 다이오드(OLED)의 제 1 전극과 접속되는 접속단 사이에 접속된다. 상기 접속단은 구동 박막 트랜지스터(D-Tr)의 소오스 전극 또는 드레인 전극일 수 있으며, 만일 드레인 전극이 접속단일 때, 소오스 전극은 전원 전압 라인(VDL)과 연결되어, 구동 전압을 공급받는다. 소오스 전극이 접속단일 경우는, 드레인 전극이 전원 전압 라인(VDL)과 연결된다.
또한, 상기 회로부는 화소(SP)의 경계부에 위치하는 서로 교차하는 게이트 라인(GL)과 데이터 라인(DL) 사이에 구비된다. 상기 전원 전압 라인(VDL)은 데이터 라인(DL)과 평행하여, 인접 서브 픽셀의 데이터 라인(DL)과 이격되어 배치된다. 화소 박막 트랜지스터(S-Tr)는 게이트 라인(GL)과 데이터 라인(DL)과 사이에 있으며, 상기 스토리지 캐패시터와 접속하는 구동 박막 트랜지스터(D-Tr)의 게이트 전극과 접속되어, 소정 화소는 상기 화소 박막 트랜지스터(S-Tr)의 선택 구동에 따라, 구동 박막 트랜지스터(D-Tr)를 통해 유기 발광다이오드(OLED)에 전류를 전달하여, 구비된 유기 발광 다이오드(OLED)의 온/오프를 조절한다.
외곽 전압 인가 라인(1200)은 데이터 라인(DL)에 평행한 것으로, 전원 전압 라인(VDL)과 접지 전압 라인(Vss)을 포함할 수 있다. 또한, 상기 제 1 배선(121)은 상기 게이트 라인(GL)과 동일층에 위치하며, 상기 제 2 배선(125)는 데이터 라인(DL) 또는 전원 전압 라인(VDL)/접지 전압 라인과 동일층일 수 있으며, 전기적으로 전원 전압 라인(VDL) 또는 접지 전압 라인에 연결될 수 있다.
또한, 상기 제 1 배선(121)과 제 2 배선(125)은 평면적으로 서로 중첩하여 위치할 수 있다.
그리고, 이들 선택 박막 트랜지스터 또는 구동 박막 트랜지스터와 동일 또는 유사한 형상으로 게이트 회로 블록의 박막 트랜지스터가 형성된다. 여기서, 상기 선택 박막 트랜지스터가 앞서 설명한 화소 박막 트랜지스터의 구성에 대응된다.
한편, 백플레인 기판(100)을 이루는 기재(base film)로서, 상기 플렉서블 기재(105)는 연성 가능한 플라스틱 필름으로, 폴리에스테르(polyester) 또는 폴리 에스테르를 포함하는 공중합체, 폴리이미드(polyimide) 또는 폴리 이미드를 포함하는 공중합체, 올레핀계 공중합체, 폴리아크릴산(polyacrylic acid) 또는 폴리아크릴산을 포함하는 공중합체, 폴리스티렌(polystyrene) 또는 폴리스테린을 포함하는 공중합체, 폴리설페이트(polysulfate) 또는 폴리설페이트를 포함하는 공중합체, 폴리카보네이트(polycarbonate) 또는 폴리 카보네이트를 포함하는 공중합체, 폴리아믹산(polyamic acid) 또는 폴리아믹산을 포함하는 공중합체, 폴리아민(polyamine) 및 폴리아믹산을 포함하는 공중합체, 폴리비닐 알콜(polyvinylalcohol), 폴리 알릴아민(polyallyamine)으로 이루어진 군에서 선택되는 하나 이상의 고분자 화합물을 포함할 수 있다. 이 때, 상기 플렉서블 기재(105)의 두께는 5㎛ 내지 150㎛이며, 바람직하게는 50㎛ 이하의 두께를 가질 수 있다. 또한, 그 상부에 어레이 공정을 직접적으로 진행시 열이나 압력에 의해 상기 플렉서블 기재(105)가 말리거나 손상되는 문제를 방지하기 위해, 유리 기판 상에 플렉서블 기재(105)를 형성하고, 차례로, 상기 플렉서블 기재(105) 표면에 버퍼층(도 7의 153 참조)을 더 구비한 후, 어레이를 형성할 수 있다. 이 경우, 공정 중에 이용된 유리 기판은 어레이 형성 공정을 적용 후 제거되게 되며, 전체 백플레인 기판(100)의 외측 표면에는 상기 플렉서블 기재(105)가 남아있게 된다.
본 발명의 백플레인 기판에서, 상기 제 1 배선에 배치되는 접속홀의 배치를 제 1 열과 제 2 열의 접속 홀에 대해 다른 영역에 갖는 이유를 설명한다.
도 4a 및 도 4b는 인접한 접속 홀의 동일선상의 배치와 비동일선상의 배치를 나타낸 평면도이며, 도 5a 및 도 5b는 각각 도 4a 및 도 4b의 크랙 경로에서의 단면도이다.
도 4a 및 도 5a는 접속홀(32a)을 제 1 배선(31) 상에 수평 라인 상에 평행하게 배치한 것으로, 제 1 배선(31)과 제 2 배선(35)의 접속이 복수개의 접속 홀(32a)에서 이루어지고 있다. 이러한 배치의 경우, 일정 폭으로 가로로 길게 접속 홀(32a)이 구비되지 않은 영역이 발생하여, 만일, 상기 접속 홀(32a)이 배치되지 않은 영역에 에지로부터 크랙이 발생하면, 수평 라인을 따라 층간 절연막(32)으로 타고 들어가 크랙이 직접적으로 액티브 영역에 영향을 줄 수 있다. 이 경우, 액티브 영역에 라인성 크랙이 관찰될 수 있어, 라인 상으로 점등이 안되거나 이상이 발생하여, 불량을 초래하는 것이다.
이와 달리, 본 발명의 백플레인 기판은, 도 4b 및 도 5b와 같이, 각각의 접속 홀(122a: 1220a, 1221a)을 세로로 길게 배치하고, 제 1 열과 제 2 열의 접속 홀(1220a, 1221a)이 상하부 에지에서 서로 세로 중첩 영역을 갖게 하여, 크랙이 지나가는 부분 부분을 단선화한다. 실제 플렉서블 디스플레이에서는 폴딩이 수평 라인을 폴딩 축으로 하여, 가로로 접는 방식으로 주로 발생하는데, 이러한 폴딩에 의한 스트레스는 폴딩 동작의 곡률(R)에 비례하여 스트레스를 받는 폴딩 영역이 설정될 수 있다. 그리고, 폴딩 영역에서는 스트레스가 다른 평탄한 영역대비 폴딩 동작에 의한 스트레스를 지속적으로 받고 있다.
본 발명의 백플레인 기판은, 에지에 가까운 위치에 있는 제 1 배선(121) 상에 각각 접속 홀(122a)이 제 1 열과 제 2 열에서 서로 비수평하게 배치하여, 어느 폴딩 축 방향의 라인에 대해서도 하나 이상의 접속 홀(122a)이 배치되게 하여, 크랙의 성장을 끊어줄 수 있다.
즉, 접속 홀(122a)을 통해 서로 접속된 제 1, 제 2 배선(121, 125)은 그 사이의 층간에 위치한 층간 절연막(122)에 복수개의 접속 홀(122a)이 위치하여, 주로 층간 절연막(122)을 타고 전달되는 크랙 씨드의 성장을 방지한 것이다. 이 경우, 상기 접속 홀(122a)은 폴딩 축을 따라 전달되는 스트레스를 분산시킬 수 있는 기능을 한다.
상기 접속 홀(122a)은 제 1 열과 제 2 열에 대해 동일한 형상으로 도시하였지만, 이에 한하는 것은 아니다. 제 1 열의 접속 홀(1220a)과 제 2 열의 접속 홀(1221a)이 다른 형상일 때에도 제 1 열의 접속 홀(1220a)과 제 2 열의 접속 홀(1221a)이 세로 방향으로 중첩 폭을 갖도록 각각의 접속 홀(122a)은 가로보다 세로가 길게 하고, 또한, 제 1 열의 접속 홀(1220a)간의 이격 간격(a)보다는 제 2 열의 접속 홀(1221a)의 길이를 길게 한다. 따라서, 기수 라인의 접속 홀(1220a)간의 이격 간격으로 타고 들어오는 크랙이 우수 라인의 접속 홀(1221a)에서 차단될 수 있게 배치한다.
도 6은 본 발명의 백플레인 기판의 액티브 영역, GIP 영역 및 그라운드 라인 홀 영역을 나타낸 단면도이다.
도 6과 같이, 본 발명의 백플레인 기판의 액티브 영역의 각 상기 화소 박막 트랜지스터(S-Tr)는, 예를 들어, 상기 버퍼층(153) 상에, 소정 영역에 형성된 섬상의 액티브층(154a)과, 상기 액티브층(154a) 상부에 위치하는 게이트 전극(151a)과, 상기 액티브층(154a)의 양단에 접속된 소오스 전극(152a) 및 드레인 전극(152b)을 포함한다.
상기 액티브층(154a)은 비정질 실리콘층, 결정질 실리콘층 및 산화물 반도체층 중 어느 하나일 수 있다. 그리고, 소오스 전극(152a) 및 드레인 전극(152b)과 접속되기 위해 상기 액티브층(154a)의 양단은 불순물이 도핑될 수 있다.
그리고, 상기 액티브층(154a), 게이트 전극(151a), 소오스/드레인 전극(152a, 152b)은 필요에 따라 서로 층상의 위치를 바꿀 수도 있다. 한편, 상기 게이트 전극(151a)은 게이트 라인(151)과 일체형이거나 접속 관계를 갖고, 상기 소오스 전극(152a)은 상기 데이터 라인(152)과 접속되거나 일체형인 경우, 화소 내에 화소 박막 트랜지스터로 기능한다. 그러나, 화소 내에 구비되는 박막 트랜지스터는 화소 박막 트랜지스터 외에도 디스플레이의 방식에 따라 복수개 구비될 수 있다. 박막 트랜지스터가 복수개 구비되는 경우, 각 박막 트랜지스터의 게이트 전극 및 소오스 전극과 구비된 라인(게이트 라인 또는 데이터 라인)의 접속 관계는 도시된 바와 달리할 수 있다.
한편, 상기 액티브층(154a)과 상기 게이트 전극(151a) 사이의 층간에는 게이트 절연막(155)이 개재되고, 상기 게이트 전극(151a)과 상기 소오스/드레인 전극(152a, 152b)의 층간에는 층간 절연막(122)이 개재되고, 상기 층간 절연막(122) 상부에는 보호막(157)이 형성된다.
한편, 상기 화소 박막 트랜지스터와 동일 또는 유사 형상으로, 상기 게이트 드라이버(도 1의 130a, 130b-GIP 영역)측의 각 게이트 회로 블록(1300)에, 복수개의 박막 트랜지스터가 구비된다. 즉, 쉬프트 레지스터, 레벨 쉬프터 및 버퍼의 기능을 복수개의 박막 트랜지스터의 배치로 대체 가능하다.
이 때, 도 6과 같이, 상기 제 1 배선(121)은 게이트 라인(GL) 또는 게이트 전극(151a)과 동일층에 위치하며, 상기 제 2 배선(125)은 데이터 라인(DL) 또는 소오스 전극(152a) 및 드레인 전극(152b)과 동일층에 위치한다.
그리고, 상기 제 1 배선(121)과 제 2 배선(125) 사이에는 층간 절연막(122)이 배치되는데, 상기 제 2 배선(125)은 상기 층간 절연막(122)에 구비된 복수개의 접속 홀(122a)을 통해 하측의 제 1 배선(121)과 접속된다.
또한, 백플레인 기판(100)은 액티브 영역과 비표시 영역에 대해 공통적으로 표면을 보호하기 위해, 보호막(157)이 더 구비된다.
이하, 본 발명의 플렉서블 디스플레이의 벤딩 또는 폴딩의 여러 형태를 나타낸 실시예를 통해 비수평의 접속 홀의 배치를 적용하는 여러 실시예를 살펴본다.
도 7a 내지 도 7c는 본 발명의 전압 인가 라인의 접속 홀의 배치 부위의 여러 실시예를 나타낸 도면이다.
도 7a는 상측을 벤딩한 플렉서블 디스플레이로, 이 경우에는, 벤딩 라인과 그 주변의 일부 폭에 대응된 벤딩 영역에 한해 도 3과 같은 형태의 외곽 전압 인가 라인의 접속 홀을 배치한다. 이 경우, 상기 벤딩 영역이 폴딩 영역이 되며, 상기 벤딩 영역에서는 게이트 라인에 평행한 폴딩 축 방향을 가지며, 상기 벤딩 영역에는 상하로 10개 이하의 서브 픽셀을 포함할 수 있다. 그리고, 상기 벤딩 영역의 양측 외곽 영역에 위치한 외곽 전압 인가 라인(1200)의 부위에 선택적으로 접속 홀을 배치할 수 있다.
도 7b는 상하로 반분한 형태로 폴딩한 플렉서블 디스플레이로, 이 경우에는 폴딩 라인과 그 주위의 일부 폭에 대응된 폴딩 영역에 도 3과 같은 형태의 외곽 전압 인가 라인의 접속 홀을 배치한다. 이 경우, 상기 폴딩 영역의 양측 외곽 영역에 위치한 외곽 전압 인가 라인(1200)의 부위에 선택적으로 접속 홀을 배치할 수 있다.
도 7c는 일종의 롤러블(rollable) 디스플레이로, 게이트 라인과 동일한 방향으로 폴딩 축을 가지며, 상기 플렉서블 기재(105)가 접힐 수 있는 것으로, 외곽 영역의 양측에 구비된 상기 외곽 전압 인가 라인(1200)을 이루는 제 1 배선에 대해 전 영역에 걸쳐 도 3과 같은 형태의 외곽 전압 라인의 접속 홀을 배치한다.
도 8a 및 도 8b는 본 발명의 백플레인 기판의 외곽 전압 인가 라인의 접속 홀 형상의 다른 실시예를 나타낸 평면도 및 단면도이다.
도 8a 및 도 8b는 외곽 전압 인가 라인에 배치되는 접속 홀의 특히, 제 1 플렉서블 기재의 에지에 최인접한 제 1 열의 접속 홀(2220a)을 상대적으로 폴딩 축 방향에 교차하는 방향으로 길게 형성함으로써, 제 1 열의 접속 홀(2220a) 대응 부위에서 크랙 전달을 방지할 수 있게 하는 것이다.
이 경우, 상기 제 1 열에 인접하여 열 방향으로 복수개 이격배치된 제 2 열의 접속 홀(2220b) 및 상기 제 2 열에 인접한 제 3 열의 접속 홀(2220c)이 더 배치될 수 있다. 상기 제 2, 제 3 열의 접속 홀(2220b, 2220c)의 각 열의 이격 부위를 보상할 수 있도록 배치된다.
이 구조에서, 상기 에지 영역에 최인접한 제 1 열의 접속 홀(2220a)을 길게 형성한 이유는, 크랙 전달에 취약한 층간 절연막(222)을 상기 제 1 열의 접속 홀(2220a)의 배치를 통해 제거하고자 함이며, 이를 통해 일차적으로 에지에서 들어오는 크랙이 제 1 열의 접속 홀(2220a)을 통해 효과적으로 차단될 수 있다.
단, 상기 제 1 열의 접속 홀(2220a)을 완전히 제 1 배선(121)에 동등한 길이로 길게 할 수는 없다. 왜냐하면, 상기 접속홀(222a: 2220a, 2220b, 2220c)은 액티브 영역의 층간 절연막을 패터닝하는 공정에서 함께 패터닝되어, 그 접속 홀(222a)들이 정의되는데, 특정 부위에서 긴 길이를 갖는 접속 홀(2220a)이 배치될 때, 접속 홀 및 패터닝시 이용되는 에천트 및 플라즈마 가스가 개구부가 큰 영역에 집중되어, 이 부위의 손상이 있을 수 있기 때문에, 제 1 열의 접속 홀(2220a)의 길이는 외곽 전압 인가 라인(1200)의 국부 영역으로 길이 제한이 있다.
도 9a 및 도 9b는 도 6의 외곽 전압 인가 라인의 접속 홀의 변형예를 나타낸 단면도이다.
도 9a는 외곽 전압 인가 라인(1200)을 제 1 배선(121)만으로 정의한 예이다. 이 경우에도, 접속 홀(222a)는 도 3a과 같은 형상으로 구비하여, 크랙이 전달되는 경로가 상기 접속 홀(222a)에서 정지될 수 있게 한다. 여기서, 상기 접속 홀(222a)은 게이트 라인(GL)과 데이터 라인(DL)의 층간에 위치한 층간 절연막(222)에 형성할 수 있다.
또한, 도 9b와 같이, 접속 홀(322a)이 형성된 층간 절연막(222) 상에 그 상부의 보호막이나 다른 층간 절연막 등의 절연막(510)을 동일한 홀을 구비하여 형성할 수 있다. 여기서, 다른 층간 절연막의 예로, 백플레인 기판 상에 유기 발광 다이오드 어레이 형성시 봉지(encapsulation)용으로 구비하는 유기막, 무기막의 교번 적층체 중 무기막일 수 있다. 이 경우, 접속 홀을 구비하는 층간 절연막(322) 및 절연막(510)의 성분은 무기막인 것이 바람직하다. 왜냐하면, 본 발명은 상대적으로 무기막이 깨짐성이 있어, 크랙에 대해 취약하기 때문에, (접속) 홀을 형성하여, 그 부재 영역을 확보하는 것을 특징으로 하는데, 유기막의 경우, 크랙의 전달성이 떨어져 이러한 (접속) 홀의 형성이 필요치 않기 때문이다.
도 10은 본 발명의 본 발명의 플렉서블 디스플레이를 개략적으로 나타낸 단면도이며, 도 11은 도 10의 액티브 영역 및 접속 홀 부분을 나타낸 구체 단면도이다.
본 발명의 플렉서블 디스플레이는 액티브 영역의 각 화소에 도 2의 회로 구성을 포함하며, 도 1 내지 도 3a과 같이, 제 1 플렉서블 기재(105)의 비표시 영역에 구비된 게이트 드라이버(130a, 130b)와, 비표시 영역 중 상기 게이트 드라이버(130a, 130b)의 외측에 제 1 플렉서블 기재(105)의 에지에 가깝게 서로 중첩한 제 1 배선(121)과 제 2 배선(225)과 그 사이의 복수개의 제 1 열과 제 2 열의 접속 홀(122a)에 의해 접속되어 이루어지는 외곽 전압 인가 라인(1200)을 포함하여 배치된다. 또한, 상기 접속 홀(122a)은 제 1 열과 제 2 열의 접속 홀(122a)들이 서로 수평하지 않음은 앞서 설명한 바와 같다.
앞서 설명한 백플레인 기판(100)과 상이한 점은, 드라이버 IC(110)를 노출시키는 제 2 플렉서블 기재(410)와 상기 제 2 플렉서블 기재(410)의 내면에 구비된 터치 전극 어레이(420)를 갖는 터치부(350)와, 상기 터치부(350)와 백플레인 기판(100) 사이에 접착층(450)을 더 구비한 것이다.
도 10은 플렉서블 디스플레이의 층상 구조를 대략적으로 나타낸 것으로, 백플레인 기판(100)은 제 1 플렉서블 기재(105) 상에 액티브 영역(AA)에 TFT 어레이와, 그 상측의 유기 발광 어레이(160)를 가지며, 비표시 영역에는 TFT 어레이와 동일 평면에 게이트 드라이버 및 외곽 전압 인가 라인(1200)이 배치된다.
그리고, 외부로부터의 습기 또는 외기로부터 보호하기 위해 상기 유기 발광 어레이(160)를 상부 및 측부를 덮는 형상으로, 유기막 및 무기막의 교번 구성의 배리어 적층체(250)로 봉지된다.
한편, 상기 터치 전극 어레이(420)는 상기 액티브 영역에 대응되는 것으로, 비표시 영역에는 터치 전극 어레이(420)와 동일 평면에 라우팅 배선을 더 포함할 수 있다.
도 11과 같이, 유기 발광 어레이(160)는 각 화소에 대응하여, 유기 발광 다이오드(OLED)가 구비되며, 상기 유기 발광 다이오드(OLED)는 구동 박막 트랜지스터(D-TFT)와 접속된 제 1 전극(161)과, 상기 제 1 전극(161) 상에 구비된 유기 발광층(163) 및 상기 유기 발광층(163) 상에 제 2 전극(164)을 포함한다. 여기서, 상기 유기 발광층(163)은 각 화소의 경계부에 뱅크(162)를 구비하여 발광 영역을 정의하여, 상기 발광 영역 내에 형성된다.
상기 외곽 전압 인가 라인(1200)의 제 2 배선(125)은 상기 제 1 전극(161) 또는 상기 제 2 전극(164)과 전기적으로 연결되어 동종의 신호가 인가될 수 있다. 즉, 일정한 상전압이나 접지 전압이 상기 외곽 전압 인가 라인(1200)에 전달되며, 제 1, 제 2 배선(121, 125)의 중첩과 그 사이에 복수개의 접속홀(122a) 구비로 서로 접속되어 구성된다.
즉, 본 발명의 플렉서블 디스플레이는 폴딩 영역에서, 폴딩 축을 따르는 어느 (수평) 라인에 대해서도 적어도 하나의 접속 홀(122a)을 구비하여, 크랙 씨드(crack seed)의 성장을 방지한다. 즉, 크랙이 일부 영역에서 진행되더라도 상기 접속 홀(122a)을 만나며, 크랙 전달이 중단될 수 있는 것이다. 특히 폴딩 동작이 여러 번 반복되더라도 영역간의 단절을 주어 스트레스 분산 효과에 의해 라인 상으로 성장하는 크랙을 방지할 수 있다. 따라서, 장치의 신뢰성을 확보할 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 백플레인 기판 105: (제 1 ) 플렉서블 기재
110: 드라이브 IC 121: 제 1 배선
122: 층간 절연막 122a: 접속 홀
130a, 130b: 게이트 드라이버 160: 유기 발광 다이오드 어레이
250: 배리어 적층체 410: 제 2 플렉서블 개지
420: 터치 전극 어레이 450: 접착층
1200: 외곽 전압 인가 라인 1300: 게이트 회로 블록

Claims (16)

  1. 복수개의 화소를 매트릭스 상으로 구비한 액티브 영역과 그 주변에 비표시 영역을 갖는 플렉서블 기재;
    상기 플렉서블 기재의 비표시 영역에, 상기 플렉서블 기재의 길이 방향을 따라 구비된 제 1 배선; 및
    상기 제 1 배선 상에, 상기 플렉서블 기재의 길이 방향을 따른 제 1 열과 제 2 열에 구비된 복수개의 접속 홀을 갖는 층간 절연막을 포함하며,
    상기 플렉서블 기재는 적어도 하나의 상기 플렉서블 기재의 길이 방향에 교차한 폴딩 축을 갖는 폴딩 영역이 정의되며,
    상기 폴딩 영역에서, 상기 폴딩 축은 상기 제 1 열 및 제 2 열의 접속 홀 중 적어도 어느 하나를 지나는 백플레인 기판.
  2. 제 1항에 있어서,
    상기 복수개의 접속 홀을 통해 상기 제 1 배선과 접속한 제 2 배선을 더 포함한 백플레인 기판.
  3. 제 1항에 있어서,
    상기 제 2 열 에서의 복수개의 접속 홀은 상기 폴딩 축 방향에서, 상기 제 1 열의 접속 홀 간의 이격 부분에 이웃한 영역을 포함하여 구비된 백플레인 기판.
  4. 제 3항에 있어서,
    상기 제 1열과 제 2 열의 각각의 접속 홀의 길이는 길이 방향에서 인접한 접속 홀의 이격 간격보다 긴 백플레인 기판.
  5. 제 4항에 있어서,
    상기 폴딩 축 방향으로 인접한 제 1 열과 제 2 열의 접속 홀은 일정 폭의 상기 폴딩 축 방향으로 동일한 라인을 지나는 백플레인 기판.
  6. 제 1항에 있어서,
    상기 제 1 배선의 폭은 30㎛ 이상 2mm 이하인 백플레인 기판.
  7. 제 2항에 있어서,
    상기 액티브 영역은 서로 교차하는 복수개의 게이트 라인 및 데이터 라인과, 상기 데이터 라인에 평행한 전압 인가 라인을 갖는 백플레인 기판.
  8. 제 7항에 있어서,
    상기 제 1 배선은 상기 게이트 라인과 동일층에 위치하며, 상기 제 2 배선은 상기 전압 인가 라인과 동일층에 위치하는 백플레인 기판.
  9. 제 8항에 있어서,
    상기 전압 인가 라인은 전원 전압 라인 및 접지 전압 라인을 포함하는 백플레인 기판.
  10. 제 9항에 있어서,
    상기 제 2 배선은 상기 접지 전압 라인 또는 전원 전압 라인에 연결된 백플레인 기판.
  11. 제 2항에 있어서,
    상기 제 1 배선과 상기 제 2 배선은 서로 중첩한 백플레인 기판.
  12. 제 11항에 있어서,
    상기 제 1 배선과 상기 액티브 영역 사이에, 상기 플렉서블 기재에 내장된 게이트 드라이버를 더 포함한 백플레인 기판.
  13. 복수개의 화소를 매트릭스 상으로 구비한 액티브 영역과 그 주변에 비표시 영역을 갖는 제 1 플렉서블 기재;
    상기 제 1 플렉서블 기재의 비표시 영역에, 상기 제 1 플렉서블 기재의 길이 방향을 따라 구비된 제 1 배선;
    상기 제 1 배선 상에, 상기 제 1 플렉서블 기재의 길이 방향을 따른 제 1 열과 제 2 열에 구비된 복수개의 접속 홀을 갖는 층간 절연막;
    상기 복수개의 접속 홀을 통해 상기 제 1 배선과 접속한 제 2 배선;
    상기 액티브 영역에 서로 교차하는 게이트 라인, 데이터 라인 및 상기 데이터 라인에 평행한 전압 인가 라인;
    상기 게이트 라인과 데이터 라인과 접속되어 각 화소에 구비된 박막 트랜지스터 및 이와 연결된 유기 발광 다이오드;
    상기 제 1 플렉서블 기재의 비표시 영역에 구비된 드라이브 IC; 및
    상기 드라이브 IC를 제외하여, 상기 제 1 플렉서블 기재를 덮는 제 2 플렉서블 기재를 포함하며,
    상기 제 1 플렉서블 기재는 적어도 하나의 상기 제 1 플렉서블 기재의 길이 방향에 교차한 폴딩 축을 갖는 폴딩 영역이 정의되며,
    상기 폴딩 영역에서, 상기 폴딩 축은 상기 제 1 열 및 제 2 열의 접속 홀 중 적어도 어느 하나를 지나는 플렉서블 디스플레이.
  14. 제 13항에 있어서,
    상기 유기 발광 다이오드는 상기 박막 트랜지스터와 접속된 제 1 전극과, 상기 제 1 전극 상에 구비된 유기 발광층 및 상기 유기 발광층 상에 제 2 전극을 포함한 플렉서블 디스플레이.
  15. 제 14항에 있어서,
    상기 제 2 배선은 상기 제 1 전극 또는 상기 제 2 전극과 전기적으로 연결된 플렉서블 디스플레이.
  16. 제 13항에 있어서,
    상기 제 2 플렉서블 기재는 상기 제 1 플렉서블 기재와 마주보는 면에 터치 전극 어레이를 더 포함한 플렉서블 디스플레이.
KR1020150123049A 2015-08-31 2015-08-31 백플레인 기판 및 이를 적용한 플렉서블 디스플레이 KR102374751B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150123049A KR102374751B1 (ko) 2015-08-31 2015-08-31 백플레인 기판 및 이를 적용한 플렉서블 디스플레이
US14/976,081 US9698162B2 (en) 2015-08-31 2015-12-21 Backplane substrate and flexible display using the same
CN201511001113.4A CN106486491B (zh) 2015-08-31 2015-12-28 背板基板及使用它的柔性显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150123049A KR102374751B1 (ko) 2015-08-31 2015-08-31 백플레인 기판 및 이를 적용한 플렉서블 디스플레이

Publications (2)

Publication Number Publication Date
KR20170025921A KR20170025921A (ko) 2017-03-08
KR102374751B1 true KR102374751B1 (ko) 2022-03-15

Family

ID=58104336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150123049A KR102374751B1 (ko) 2015-08-31 2015-08-31 백플레인 기판 및 이를 적용한 플렉서블 디스플레이

Country Status (3)

Country Link
US (1) US9698162B2 (ko)
KR (1) KR102374751B1 (ko)
CN (1) CN106486491B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102436255B1 (ko) * 2015-12-30 2022-08-26 삼성디스플레이 주식회사 표시 장치
KR102490890B1 (ko) * 2016-01-11 2023-01-25 삼성디스플레이 주식회사 디스플레이 장치
US10361385B2 (en) 2016-02-12 2019-07-23 Samsung Display Co., Ltd. Display device
KR102536250B1 (ko) * 2016-03-17 2023-05-25 삼성디스플레이 주식회사 디스플레이 장치
KR102505879B1 (ko) 2016-03-24 2023-03-06 삼성디스플레이 주식회사 디스플레이 장치
KR20180023155A (ko) * 2016-08-24 2018-03-07 삼성디스플레이 주식회사 유기발광 표시장치
US20180090720A1 (en) * 2016-09-27 2018-03-29 Universal Display Corporation Flexible OLED Display Module
US10312228B2 (en) 2017-01-25 2019-06-04 Innolux Corporation Display device
CN106972030B (zh) * 2017-03-30 2019-09-03 京东方科技集团股份有限公司 一种柔性显示面板、显示装置及柔性显示面板的制作方法
US10856413B2 (en) * 2017-04-07 2020-12-01 University Of Central Florida Research Foundation, Inc. Segmented stretchable/conformable electronic and optoelectronic circuit on stretchable backplane
KR102381286B1 (ko) * 2017-05-18 2022-03-31 삼성디스플레이 주식회사 표시 장치
CN107170758B (zh) * 2017-05-25 2020-08-14 京东方科技集团股份有限公司 柔性显示基板及其制作方法、显示装置
US10021762B1 (en) 2017-06-30 2018-07-10 Innolux Corporation Display device
CN107546247B (zh) * 2017-07-26 2020-03-17 武汉华星光电半导体显示技术有限公司 一种有源矩阵有机发光二极管显示器及其制作方法
CN107479259B (zh) * 2017-08-25 2020-03-24 上海天马有机发光显示技术有限公司 显示面板和显示装置
CN109427818B (zh) * 2017-08-31 2019-11-01 昆山国显光电有限公司 一种可折叠阵列基板和显示装置
KR102481385B1 (ko) * 2017-09-27 2022-12-27 삼성디스플레이 주식회사 폴딩 가능한 디스플레이 장치 및 그 제조방법
KR102012444B1 (ko) * 2017-10-31 2019-08-20 엘지디스플레이 주식회사 접이식 표시 장치 및 이의 제조 방법
US10562261B2 (en) * 2017-11-16 2020-02-18 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device and display substrate
CN109841747B (zh) * 2017-11-27 2021-09-24 上海和辉光电股份有限公司 一种有机发光显示面板及显示装置
KR102018754B1 (ko) * 2017-11-29 2019-09-05 엘지디스플레이 주식회사 플렉서블 표시 장치
WO2019127378A1 (zh) * 2017-12-29 2019-07-04 深圳市柔宇科技有限公司 柔性显示屏及柔性设备
CN108231855A (zh) * 2018-01-05 2018-06-29 武汉华星光电半导体显示技术有限公司 柔性oled面板的制造方法、柔性oled面板和显示器
US10651406B2 (en) * 2018-01-05 2020-05-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of flexible OLED panel, flexible OLED display panel, and display
CN108399863B (zh) * 2018-03-22 2020-08-21 京东方科技集团股份有限公司 一种柔性显示装置及其驱动方法
CN108538859A (zh) 2018-04-24 2018-09-14 深圳市华星光电技术有限公司 阵列基板的制作方法
CN108511504B (zh) * 2018-05-31 2021-03-30 广州国显科技有限公司 显示模组及显示模组的制造方法
CN108807426B (zh) * 2018-06-29 2020-07-07 厦门天马微电子有限公司 一种阵列基板以及显示面板
KR102647358B1 (ko) * 2018-09-12 2024-03-12 엘지디스플레이 주식회사 표시 장치
KR102664312B1 (ko) * 2018-12-24 2024-05-09 엘지디스플레이 주식회사 플렉서블 디스플레이 장치
CN110265465B (zh) * 2019-06-28 2021-04-20 昆山国显光电有限公司 显示面板及显示装置
EP4088550A4 (en) * 2020-01-07 2024-01-10 Ghsp Inc INDUCTIVE COOKTOP DISPLAY
US11495648B2 (en) * 2020-03-27 2022-11-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel structure and foldable display panel
KR20220095572A (ko) * 2020-12-30 2022-07-07 엘지디스플레이 주식회사 폴더블 표시 장치
CN114446190B (zh) * 2022-02-08 2023-07-25 武汉华星光电半导体显示技术有限公司 支撑板及显示装置
CN114913773B (zh) * 2022-05-11 2023-11-28 武汉华星光电半导体显示技术有限公司 可折叠显示面板
CN115421618B (zh) * 2022-11-04 2023-03-10 惠科股份有限公司 触控膜层和触控显示面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5439114B2 (ja) * 2009-10-21 2014-03-12 株式会社ジャパンディスプレイ 静電容量型入力装置および入力装置付き電気光学装置
KR101701978B1 (ko) * 2010-06-03 2017-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
JP5720222B2 (ja) * 2010-12-13 2015-05-20 ソニー株式会社 表示装置及び電子機器
KR102052370B1 (ko) * 2012-06-14 2020-01-08 엘지전자 주식회사 플렉서블 포터블 디바이스
KR102023945B1 (ko) * 2012-12-28 2019-11-04 엘지디스플레이 주식회사 플렉서블 유기발광 디스플레이 장치
KR102222680B1 (ko) * 2013-02-01 2021-03-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
US9740035B2 (en) * 2013-02-15 2017-08-22 Lg Display Co., Ltd. Flexible organic light emitting display device and method for manufacturing the same
KR102066087B1 (ko) * 2013-05-28 2020-01-15 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
KR102086644B1 (ko) * 2013-12-31 2020-03-09 엘지디스플레이 주식회사 플렉서블표시장치 및 이의 제조방법
KR102347532B1 (ko) * 2014-01-23 2022-01-05 삼성디스플레이 주식회사 접을 수 있는 플렉서블 표시 장치 및 이의 제조 방법
KR102269133B1 (ko) * 2014-04-30 2021-06-25 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
KR102244310B1 (ko) * 2014-08-01 2021-04-27 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR20160032791A (ko) * 2014-09-16 2016-03-25 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
KR102283002B1 (ko) * 2015-02-16 2021-07-30 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US9698162B2 (en) 2017-07-04
CN106486491A (zh) 2017-03-08
KR20170025921A (ko) 2017-03-08
CN106486491B (zh) 2019-07-05
US20170062532A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
KR102374751B1 (ko) 백플레인 기판 및 이를 적용한 플렉서블 디스플레이
US9886063B2 (en) Backplane substrate and flexible display using the same
US9082667B2 (en) Flexible display device and method for manufacturing the same
KR101668671B1 (ko) 표시 장치
CN107887416B (zh) 背板基板和使用该背板基板的柔性显示器
CN106920821B (zh) 显示装置
US9778526B2 (en) Display panel and pixel array thereof
JP2016057344A (ja) 表示装置
KR102161810B1 (ko) 표시 장치
KR102445774B1 (ko) 플렉서블 표시 장치
CN104637983A (zh) 有机发光二极管显示装置及其制造方法
KR20150137236A (ko) 표시장치
JP2008064961A (ja) 配線構造、及び表示装置
KR20150078344A (ko) 유기전계발광표시장치
KR102172386B1 (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법
KR20160084936A (ko) 유기 발광 표시 장치
CN104280949A (zh) 液晶显示装置
CN103926764A (zh) 一种tft阵列基板及显示面板、显示装置
KR102396465B1 (ko) 유기 발광 표시 장치
US9261736B2 (en) Liquid crystal display
KR20070080143A (ko) 액정표시장치
WO2013084852A1 (ja) アクティブマトリクス型表示装置
KR20070016602A (ko) 표시 장치
US9553137B2 (en) Display device
US20240206261A1 (en) Organic light emitting display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant