KR102372324B1 - Ptp 동기 네트워크 확장을 위한 이종 ptp 동기 정보를 정밀하게 획득하는 네트워크 인터페이스 카드 구조와 클럭 동기화 방법 - Google Patents

Ptp 동기 네트워크 확장을 위한 이종 ptp 동기 정보를 정밀하게 획득하는 네트워크 인터페이스 카드 구조와 클럭 동기화 방법 Download PDF

Info

Publication number
KR102372324B1
KR102372324B1 KR1020210161953A KR20210161953A KR102372324B1 KR 102372324 B1 KR102372324 B1 KR 102372324B1 KR 1020210161953 A KR1020210161953 A KR 1020210161953A KR 20210161953 A KR20210161953 A KR 20210161953A KR 102372324 B1 KR102372324 B1 KR 102372324B1
Authority
KR
South Korea
Prior art keywords
switch
ptp
time
message
synchronization
Prior art date
Application number
KR1020210161953A
Other languages
English (en)
Inventor
이승필
이유경
최간호
이상만
Original Assignee
(주) 시스메이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 시스메이트 filed Critical (주) 시스메이트
Priority to KR1020210161953A priority Critical patent/KR102372324B1/ko
Priority to US17/567,591 priority patent/US11831403B2/en
Application granted granted Critical
Publication of KR102372324B1 publication Critical patent/KR102372324B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/70—Virtual switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0641—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0673—Clock or time synchronisation among packet nodes using intermediate nodes, e.g. modification of a received timestamp before further transmission to the next packet node, e.g. including internal delay time or residence time into the packet
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0697—Synchronisation in a packet node

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PTP 동기 네트워크 확장을 위한 이종 PTP 동기 정보를 획득하는 정밀 네트워크 인터페이스 카드의 구조 및 클럭 동기화 방법이 개시된다. 일 실시 예에 따른 PTP 동기 네트워크 시스템 및 PTP 동기화 방법은, 원격으로 떨어져 있는 동기 스위치를 내부 네트워크의 동기 스위치와 정밀 시간 동기화 하기 위해, 그 사이에 있는 다수의 스위치들을 가상 노드로 동작하게 하고, 가상 노드에 동기화 된 클럭을 이용하여 시간 동기화 메시지의 Ingress_Time을 정밀하게 측정할 수 있다.

Description

PTP 동기 네트워크 확장을 위한 이종 PTP 동기 정보를 정밀하게 획득하는 네트워크 인터페이스 카드 구조와 클럭 동기화 방법 {Network interface card structure and clock synchronization method to precisely acquire heterogeneous PTP synchronization information for PTP synchronization network extension}
본 발명은 네트워크에서의 시간 동기화 영역 확장을 위한 네트워크 인터페이스 카드의 구조 및 방법에 관한 것이다.
네트워크를 통한 다수의 노드들은 장치들 간에 업무 효율성 및 정확성을 높이기 위해 시간 동기화가 필요하다.
오늘날 유비쿼터스 컴퓨팅, 초저지연 네트워크, 5G-MEC(Mobile Edge Computing) 컴퓨팅 등이 분산 환경 아래에서 이루어지고 있으며, 최근 많은 응용들이 시간 동기화를 요구하고 있다.
네트워크 시간 프로토콜(Network Time Protocol: NTP, 이하 'NTP'라 칭함)은 오랫동안 시간 인터넷 환경에서 사용되어 온 시간 동기 기법이나, 수 밀리~수십 밀리 초(s)의 동기 오차가 발생한다.
정밀 시간 프로토콜(Precision Time Protocol: PTP, 이하 'PTP'라 칭함)는 근거리 네트워크 내에서 노드들 간에 마이크로 초 수준의 정밀 시간 동기화를 이루기 위한 프로토콜이다.
PTP 동기화는 이더넷, 무선랜 환경 등에서 많은 연구가 진행되어 왔으며, 무선 센서 네트워크, 홈 네트워크, 초저지연 5G 네트워크 등과 연계하는 방법들을 개발하고 있다. 초저지연 네트워크를 필요로 하는 많은 응용에서도 시간 정밀 동기화 개념을 적용하고 있다. 5G 망을 이용하여 스마트 공장, 스마트카, IoT 네트워크에서 실시간(Real Time) 서비스를 제공하기 위해서는 스위치 간의 정밀 시동기가 매우 중요하다.
일 실시 예에 따라, 원격으로 떨어져 있는 동기 스위치를 내부 네트워크의 동기 스위치와 정밀 시간 동기화를 구현하기 위해서 그 사이에 있는 다수의 스위치들을 가상 노드로 동작할 수 있게 하는 PTP 동기화 네트워크 인터페이스 카드 구조 및 동작 방법을 제안한다.
일 실시 예에 따른 가상 노드로 동작하는 이종의 PTP 동기화 네트워크를 경유하여 내부 네트워크를 확장하기 위한 PTP 동기화 방법은, Ingress 지점의 제1 스위치와 Egress 지점의 제2 스위치를 포함하며, 제1 스위치 및 제2 스위치는 제2 PTP 마스터 노드와 시간 동기화 된 가상 노드; 제1 PTP 마스터 노드와 동기화 된 장치로서, 제1 스위치와 연결되는 제1 동기 스위치; 및 원격에서 제1 PTP 마스터 노드와 동기화 하고자 하는 장치로서, 제2 스위치와 연결되는 제2 동기 스위치; 를 포함하는 PTP 동기 네트워크 시스템을 이용하며, 제1 PTP 마스터 노드와 동기화 된 제1 동기 스위치가 PTP 메시지를 제1 스위치로 전송하는 단계; 와, 제1 스위치가 제2 PTP 마스터 노드에 동기화 된 클럭을 이용하여 PTP 메시지의 Ingress Time을 획득하고 가상 노드 내 제2 스위치로 PTP 메시지를 전달하는 단계; 와, 제2 스위치가 제2 PTP 마스터 노드에 동기화 된 클럭을 이용하여 PTP 메시지의 Egress Time을 획득하는 단계; 와, 제2 스위치가 Ingress Time 및 Egress Time을 이용하여 Residence Time을 계산한 후 제2 동기 스위치에 PTP 메시지를 전송하는 단계; 및 제2 동기 스위치가 수신된 PTP 메시지를 이용하여 제1 PTP 마스터 노드에 동기화 된 시간을 획득하는 단계; 를 포함한다.
제2 스위치로 PTP 메시지를 전달하는 단계는, 제1 스위치가 제1 동기 스위치로부터 sync 메시지를 수신하는 단계; 와, 제1 스위치가 제2 PTP 마스터 노드에 동기화 된 클럭을 이용하여 sync 메시지의 도착 시간(Ingress_Time)을 획득하는 단계; 및 제1 스위치가 제2 동기 스위치 방향으로 sync 메시지를 전달하는 단계; 를 포함할 수 있다.
제2 스위치로 PTP 메시지를 전달하는 단계는, 제1 스위치가 제1 동기 스위치로부터 follow_up 메시지를 수신하는 단계; 와, 제1 스위치가 제1 동기 스위치로부터 수신한 follow_up 메시지의 correction 필드에 propagation_delay을 업데이트하는 단계; 및 제1 스위치가 sync 메시지의 도착시간을 follow_up 메시지의 Suffix 필드에 추가한 후 제2 동기 스위치 방향으로 follow_up 메시지를 연속으로 전달하는 단계; 를 더 포함할 수 있다.
PTP 메시지의 Egress Time을 획득하는 단계는, sync 메시지를 수신한 제2 스위치가 sync 메시지를 제2 동기 스위치에 전달하는 단계; 및 제2 스위치가 sync 메시지의 출발 시간(Egress_Time)을 획득하는 단계; 를 포함할 수 있다.
제2 동기 스위치에 PTP 메시지를 전송하는 단계는, 연속해서 수신한 follow_up 메시지의 Suffix 필드에서 이전 sync 메시지의 도착 시간(Ingress_Time)을 확인하는 단계; 와, 가상 노드 망 내의 Residence_Time(Egress_Time - Ingress_Time)을 제2 PTP 마스터 노드에 동기화 된 클럭을 이용하여 획득하는 단계; 및 Residence_Time(Egress_Time - Ingress_Time)을 follow_up 메시지의 correction 필드에 반영한 후 제2 동기 스위치에 전송하는 단계; 를 포함할 수 있다.
제1 스위치는 제1 Port, 제2 Port, 제1 phc 클럭 및 제2 phc 클럭을 포함하는 NIC; 를 포함하며, 제1 phc 클럭은 제2 phc 클럭에 동기화 하여 제1 Port에서 수신한 제1 PTP 마스터 노드의 PTP 메시지의 Ingress_Time을 제2 PTP 마스터 노드에 동기화된 클럭을 이용하여 획득할 수 있다.
다른 실시 예에 따른 PTP 동기 네트워크 시스템은, Ingress 지점의 제1 스위치와 Egress 지점의 제2 스위치를 포함하며, 제1 스위치 및 제2 스위치는 제2 PTP 마스터 노드와 시간 동기화 된 가상 노드; 와, 제1 PTP 마스터 노드와 동기화 된 장치로서, 제1 스위치와 연결되는 제1 동기 스위치; 및 원격에서 제1 PTP 마스터 노드와 동기화 하고자 하는 장치로서, 제2 스위치와 연결되는 제2 동기 스위치; 를 포함하고, 제1 PTP 마스터 노드와 동기화 된 제1 동기 스위치가 PTP 메시지를 제1 스위치로 전송하고, 제1 스위치가 제2 PTP 마스터 노드에 동기화 된 클럭을 이용하여 PTP 메시지의 Ingress Time을 획득하고 가상 노드 내 제2 스위치로 PTP 메시지를 전달하며, 제2 스위치가 제2 PTP 마스터 노드에 동기화 된 클럭을 이용하여 PTP 메시지의 Egress Time을 획득하고, 제2 스위치가 Ingress Time 및 Egress Time을 이용하여 Residence Time을 계산한 후 제2 동기 스위치에 PTP 메시지를 전송하며, 제2 동기 스위치가 수신된 PTP 메시지를 이용하여 제1 PTP 마스터 노드에 동기화 된 시간을 획득한다.
제1 스위치는 제1 Port, 제2 Port, 제1 phc 클럭, 제2 phc 클럭 및 Ingress_Time Stamping 구조를 포함하는 가상노드 지원 정밀 PTP NIC; 를 포함하며, 제1 phc 클럭은 제2 phc 클럭에 동기화 하여 제1 Port에서 수신한 제1 PTP 마스터 노드의 PTP 메시지의 Ingress_Time을 제2 PTP 마스터 노드에 동기화된 클럭을 이용하여 획득할 수 있다.
PTP 동기 네트워크 확장을 위한 이종 PTP 동기 정보를 정밀하게 획득하는 네트워크 인터페이스 카드 구조 및 방법에 따르면, 시간 동기화 구조가 독립적으로 운용되고 있는 서로 다른 네트워크를 경유하여 원격지의 노드와 시간 동기화를 정밀하게 수행할 수 있다.
예를 들어, 이종의 시간 동기 네트워크를 경유하면서 내부 네트워크의 시간 동기정보를 전달하기 위해서는 내부 네트워크의 시간 동기 정보를 유지하면서 경유하는 이종의 시간 동기 네트워크에서의 Residence_Time을 정밀하게 획득해야 한다. 이를 위해 서로 다른 두 개의 시간 도메인의 타임스탬프를 동시에 획득해야 하는 구조가 필요하며, 본 발명에서는 경유하는 가상 노드의 입구-출구에 위치하는 노드에서 가상 노드 지원 정밀 PTP NIC를 사용하여 동기화된 클럭을 전달하는 방식으로 Ingress_Time 및 Egress_Time을 측정하고, 가상 노드를 경유하는 Residence_Time을 정확하게 측정할 수 있다.
이러한 구조는 분산 네트워크 환경, 유무선 통합 환경, 이종 네트워크 연결 등 다양한 분야에서 시간을 정밀하게 측정할 수 있다.
도 1은 본 발명의 이해를 돕기 위한 PTP 메시지 송수신을 통한 시간 동기 화 방법을 도시한 도면,
도 2는 본 발명의 일 실시 예에 따른 PTP 동기 네트워크 시스템의 구성을 도시한 도면,
도 3은 본 발명의 일 실시 예에 따른 PTP 동기 네트워크에서의 PTP 동기화 방법의 흐름을 도시한 도면,
도 4는 가상 노드 지원 정밀 PTP NIC의 PTP 메시지의 Ingress Time Stamp 획득 과정을 설명하기 위한 NIC 구조 및 동작 방식을 도시한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 발명의 실시 예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이며, 후술되는 용어들은 본 발명의 실시 예에서의 기능을 반영하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세하게 설명한다. 그러나 다음에 예시하는 본 발명의 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시 예에 한정되는 것은 아니다. 본 발명의 실시 예는 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공된다.
도 1은 본 발명의 이해를 돕기 위한 PTP 메시지 송수신을 통한 시간 동기 화 방법을 도시한 도면이다.
도 1을 참조하면, 슬레이브 노드들의 클럭들을 마스터 노드의 클럭에 동기화하여, 동일 그랜드 마스터 노드에 동기화된 모든 슬레이브 노드들은 타임스탬프를 동일한 타이머 값으로 설정한다. 마스터 노드의 클럭(Master Clock)은 네트워크의 다른 클럭에 시간을 제공하는 시계이다. 슬레이브 노드의 클럭(Slave Clock)은 네트워크의 다른 클럭에서 시간을 제공받는 시계이다.
노드들 간의 시간 또는 클럭의 차이를 오프셋(Offset)이라고 하며, 노드들 간의 시간을 보정하기 위하여 마스터 노드와 슬레이브 노드는 클럭 오프셋과 전송 지연(Propagation Delay) 보정을 수행한다. 이러한 보정은 sync, follow_up 메시지 등의 PTP 메시지 교환을 이용하여 이루어진다.
예를 들어, 도 1을 참조하면, 마스터 노드가 슬레이브 노드에 sync 메시지를 전송한다(110).
이어서, 마스터 노드가 sync 메시지가 전송된 시간(t1)을 연속된 follow_up 메시지에 포함하여 전송한다(120).
슬레이브 노드는 자신의 클럭(local clock)을 사용하여 마스터 노드로부터 받은 sync 메시지의 도착 시간(t2)을 기록하고, 연속해서 도착한 follow_up 메시지 내의 타임스탬프 값을 비교한다. 슬레이브 노드는 두 타임스탬프 값의 차이를 계산하여 마스터 노드와 슬레이브 노드 간의 타임 오프셋을 산출한다.
하지만, 계산한 타임 오프셋에는 전송 지연을 포함하고 있어서, 노드 간 전송 지연을 계산하기 위한 과정이 필요하다. 전송 지연 계산을 위해 delay_req, delay_resp 메시지를 사용한다.
슬레이브 노드에서 전송 지연 계산을 시작하기 위해, delay_req 메시지를 송신(130)하고, 동시에 송신 시간의 타임스탬프(t3)를 기록한다.
delay_req 메시지를 받은 마스터 노드는 delay_req가 도착한 시간의 타임스탬프(t4)를 기록한 후, 이를 delay_resp 메시지에 포함하여 슬레이브 노드에 응답한다(140).
슬레이브 노드는 delay_resp 메시지에 포함된 타임스탬프(t4)와 자신이 기록한 delay_req의 타임스탬프(t3)를 이용하여 전송 지연을 계산한다. 계산식은 다음과 같다.
전송 지연(pdelay) = ((t4 - t3) + (t2 - t1))/2
오프셋(offset) = t2 - t1 - pdelay
도 2는 본 발명의 일 실시 예에 따른 PTP 동기 네트워크 시스템의 구성을 도시한 도면이다.
본 발명은 원격으로 떨어져 있는 동기 스위치를 내부 네트워크의 동기 스위치와 정밀 시간 동기화 하기 위해서, 그 사이에 있는 다수의 스위치들을 가상 노드로 동작하게 하는 네트워크 구조와 그 방법을 제안한다.
일 실시 예에 따른 PTP 동기 네트워크 시스템(1)은 동기화 된 제1 동기 스위치(11), 동기화 할 제2 동기 스위치(12), 제1 PTP 마스터 노드(21), 제2 PTP 마스터 노드(22) 및 가상 노드(30)를 포함한다. 가상 노드(30)는 다수의 스위치(31, 32, 33)를 포함한다.
PTP 동기 네트워크 시스템(1)은 가상 노드(30)의 Ingress(입구) 지점의 장치인 제1 스위치(31)와 Egress(출구) 지점의 장치인 제2 스위치(33)에 제2 PTP 마스터 노드(22)를 연결한다. 그리고, Ingress 지점의 장치인 제1 스위치(31)에 제1 PTP 마스터 노드(21)와 동기화 된 장치인 제1 동기 스위치(11)를 연결한다. 또한, Egress 지점의 장치인 제2 스위치(33)에 제1 PTP 마스터 노드(21)와 동기하고자 하는 장치인 제2 동기 스위치(12)를 연결한다.
가상 노드(30)는 5G 코어망과 같이 다수의 스위치(예를 들어, 11, 12, 13)로 구성되어 단일의 노드로 볼 수 있다. 여기서는 PTP 동기 프로토콜 상에서 단일의 노드처럼 동작한다.
원격의 제1 동기 스위치(11) 및 제2 동기 스위치(12) 간의 PTP 동기화 프로세스를 설명하자면, 우선, 제1 PTP 마스터 노드(21)에 동기화 된 제1 동기 스위치(11)가 시간 동기화 메시지를 송신한다.
이어서, 가상 노드(30)의 Ingress 지점에 위치하는 제1 스위치(31)가 제2 PTP 마스터 노드(22)에 동기화된 클럭을 이용하여 Ingress Time을 획득한다. Ingress_Time은 제2 PTP 마스터 노드(22)에 동기화 된 동일 시간 도메인에서 제1 동기 스위치(11)로부터 도착한 시간 동기화 메시지의 도착 시간을 의미한다. 제1 스위치(31)는 가상 노드(30)를 통하여 경유 스위치(32)를 거쳐 가상 노드(30)의 Egress 지점에 위치하는 제2 스위치(33)로 시간 동기화 메시지를 전달한다.
이어서, 제2 스위치(33)는 제2 PTP 마스터 노드(22)와 시간 동기화된 클럭을 이용하여 Egress Time을 획득하고, Residence Time(Egress_Time - Ingress_Time)을 계산한 후 시간 동기화 메시지를 제2 동기 스위치(12)로 전달한다. Egress_time은 제2 PTP 마스터 노드(22)에 동기화 된 동일 시간 도메인에서 제2 동기 스위치(12)로 전달하는 시간 동기화 메시지의 출발 시간을 의미한다.
이어서, 원격지의 제2 동기 스위치(12)가 시간 동기화 메시지를 수신하여 제1 PTP 마스터 노드(21)와 동기화 된 시간을 획득한다.
통상의 방식으로 동작하는 제1 스위치(31), 제2 스위치(33)는 제1 PTP 마스터 노드(21)와 제2 PTP 마스터 노드(22)가 각각의 네트워크 인터페이스 카드(Network Interface Card: NIC, 이하 'NIC'라 칭함)를 통하여 개별적으로 동기화를 수행하고, 제1 PTP 마스터 노드(21)의 PTP 메시지의 도착 시간인 Ingress_Time을 제2 PTP 마스터 노드(22)에 동기화 된 시간을 기준으로 획득한다. 제1 PTP 마스터 노드(21)의 PTP 메시지가 도착하는 순간에 제2 PTP 마스터 노드(22)의 시간을 확인하기 위해 사용 가능한 프로세서 환경은 소프트웨어적인 프로세스가 동작하고 있다. 이 경우, 구조적으로 오차 발생폭이 증가하며, 이로 인해 시간 동기 정밀도가 낮아진다.
본 발명은 Ingress_Time과 Egress_Time의 측정 정밀도를 높이고, 소프트웨어에 의한 오차를 줄이기 위해, 하드웨어에 기반한 가상 노드 지원 정밀 PTP NIC의 Ingress_Time 획득 방법을 제안한다.
도 3은 본 발명의 일 실시 예에 따른 PTP 동기 네트워크에서의 PTP 동기화 방법의 흐름을 도시한 도면이다.
도 3을 참조하면, 제1 동기 스위치(11)가 sync 메시지를 제1 스위치(31)로 전송한다(301).
sync 메시지를 수신한 제1 스위치(31)의 NIC는 제2 PTP 마스터 노드(22)에 동기화 된 클럭(시계)을 이용하여 sync 메시지의 도착 시간(Ingress_Time)을 획득한다.
이어서, 제1 동기 스위치(11)는 follow_up 메시지를 제1 스위치(31)에 전달한다(302).
이어서, 제1 스위치(31)의 NIC는 경유 스위치(32)를 거쳐 제2 동기 스위치(12) 방향으로 sync 메시지를 전달한다(311, 321). 제1 스위치(31)의 NIC는 제1 동기 스위치(11)로부터 수신한 follow_up 메시지의 correction 필드(field)에 propagation_delay(전송지연)를 업데이트하고, 제2 PTP 마스터 노드(22)의 클럭을 이용하여 sync 메시지의 도착시간을 획득하고 이를 follow_up 메시지의 Suffix 필드에 추가한 후 제2 동기 스위치(12) 방향으로 follow_up 메시지를 연속으로 전달한다(312, 322).
제1 스위치(31)의 NIC는 propagation delay를 확인하기 위해 pdelay_req, pdelay_resp 메시지를 제1 동기 스위치(11)와 교환할 수 있다(303, 304).
sync 메시지를 수신한 제2 스위치(33)의 NIC는 sync 메시지를 제2 동기 스위치(12)에 전달한다(331). 그리고, 제2 스위치(33)의 NIC는 sync 메시지의 출발 시간(Egress_Time)을 획득하고, 연속해서 수신한 follow_up 메시지의 Suffix 필드에서 이전 sync 메시지의 도착 시간(Ingress_Time)을 확인하여 가상 노드 망 내의 Residence_Time(Egress_Time - Ingress_Time)을 제2 PTP 마스터 노드(22)에 동기화 된 클럭을 이용하여 획득하고, Residence_Time(Egress_Time - Ingress_Time)을 follow_up 메시지의 correction 필드에 반영한 후 제2 동기 스위치(12)에 전송한다(332).
제2 동기 스위치(12)는 수신한 sync 메시지 및 follow_up 메시지를 이용하여 제1 PTP 마스터 노드(21)에 동기화 된 시간을 획득한다.
도 4는 가상 노드 지원 정밀 PTP NIC의 PTP 메시지의 Ingress Time Stamp 획득 과정을 설명하기 위한 NIC 구조 및 동작 방식을 도시한 도면이다.
도 4를 참조하면, 가상 노드 지원 정밀 PTP NIC(4)는 제1 Port(41), 제2 Port(42), 제1 phc 클럭(43), 제2 phc 클럭(44)을 포함한다. 가상 노드 지원 정밀 PTP NIC(4)는 도 2 및 도 3의 제1 스위치(31) 또는 제2 스위치(33)일 수 있다.
제1 Port(41)는 PTP가 지원되고 정상적인 이더넷 프레임을 처리하는 포트로서, 사용자의 패킷도 정상적으로 처리가능한 일반적인 이더넷 포트 기능을 제공한다.
제2 Port(42)는 부가 하드웨어를 최소화하여 정밀 Ingress_Time을 획득하기 위하여 일반적인 사용자의 이더넷 프레임 처리는 제외하고, PTP 메시지 송수신과 물리적 클럭 기능만을 수행한다.
제2 Port(42)의 프로세서인 제2 phc 클럭(44)은 제2 PTP 마스터 노드(22)에 시간 동기화된 클럭이다.
제1 phc 클럭(43)은 제2 phc 클럭(44)에 동기화 하여 제1 Port(41)에서 수신한 제1 PTP 마스터 노드(21)의 PTP 메시지의 정밀한 Ingress_Time을 제2 PTP 마스터 노드(22)에 동기화 된 클럭을 이용하여 획득한다. 이로 인해, 가상 노드 지원 정밀 PTP NIC(4)는 추가적인 하드웨어 구성을 최소화하고, 제2 PTP 마스터 노드(22)에 동기화 된 정밀한 Ingress_Time을 획득할 수 있다.
이제까지 본 발명에 대하여 그 실시 예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

Claims (8)

  1. Ingress 지점의 제1 스위치와 Egress 지점의 제2 스위치를 포함하며, 제1 스위치 및 제2 스위치는 제2 PTP 마스터 노드와 시간 동기화 된 가상 노드;
    제1 PTP 마스터 노드와 동기화 된 장치로서, 제1 스위치와 연결되는 제1 동기 스위치; 및
    원격에서 제1 PTP 마스터 노드와 동기화 하고자 하는 장치로서, 제2 스위치와 연결되는 제2 동기 스위치; 를 포함하는 PTP 동기 네트워크 시스템을 이용한 PTP 동기화 방법에 있어서,
    제1 PTP 마스터 노드와 동기화 된 제1 동기 스위치가 PTP 메시지를 제1 스위치로 전송하는 단계;
    제1 스위치가 제2 PTP 마스터 노드에 동기화 된 클럭을 이용하여 PTP 메시지의 Ingress Time을 획득하고 가상 노드 내 제2 스위치로 PTP 메시지를 전달하는 단계;
    제2 스위치가 제2 PTP 마스터 노드에 동기화 된 클럭을 이용하여 PTP 메시지의 Egress Time을 획득하는 단계;
    제2 스위치가 Ingress Time 및 Egress Time을 이용하여 Residence Time을 계산한 후 제2 동기 스위치에 PTP 메시지를 전송하는 단계; 및
    제2 동기 스위치가 수신된 PTP 메시지를 이용하여 제1 PTP 마스터 노드에 동기화 된 시간을 획득하는 단계;
    를 포함하는 것을 특징으로 하는 PTP 동기화 방법.
  2. 제 1 항에 있어서, 제2 스위치로 PTP 메시지를 전달하는 단계는
    제1 스위치가 제1 동기 스위치로부터 sync 메시지를 수신하는 단계;
    제1 스위치가 제2 PTP 마스터 노드에 동기화 된 클럭을 이용하여 sync 메시지의 도착 시간(Ingress_Time)을 획득하는 단계; 및
    제1 스위치가 제2 동기 스위치 방향으로 sync 메시지를 전달하는 단계;
    를 포함하는 것을 특징으로 하는 PTP 동기화 방법.
  3. 제 2 항에 있어서, 제2 스위치로 PTP 메시지를 전달하는 단계는
    제1 스위치가 제1 동기 스위치로부터 follow_up 메시지를 수신하는 단계;
    제1 스위치가 제1 동기 스위치로부터 수신한 follow_up 메시지의 correction 필드에 propagation_delay을 업데이트하는 단계; 및
    제1 스위치가 sync 메시지의 도착시간을 follow_up 메시지의 Suffix 필드에 추가한 후 제2 동기 스위치 방향으로 follow_up 메시지를 연속으로 전달하는 단계;
    를 더 포함하는 것을 특징으로 하는 PTP 동기화 방법.
  4. 제 1 항에 있어서, PTP 메시지의 Egress Time을 획득하는 단계는
    sync 메시지를 수신한 제2 스위치가 sync 메시지를 제2 동기 스위치에 전달하는 단계; 및
    제2 스위치가 sync 메시지의 출발 시간(Egress_Time)을 획득하는 단계;
    를 포함하는 것을 특징으로 하는 PTP 동기화 방법.
  5. 제 1 항에 있어서, 제2 동기 스위치에 PTP 메시지를 전송하는 단계는
    연속해서 수신한 follow_up 메시지의 Suffix 필드에서 이전 sync 메시지의 도착 시간(Ingress_Time)을 확인하는 단계;
    가상 노드 망 내의 Residence_Time(Egress_Time - Ingress_Time)을 제2 PTP 마스터 노드에 동기화 된 클럭을 이용하여 획득하는 단계; 및
    Residence_Time(Egress_Time - Ingress_Time)을 follow_up 메시지의 correction 필드에 반영한 후 제2 동기 스위치에 전송하는 단계;
    를 포함하는 것을 특징으로 하는 PTP 동기화 방법.
  6. 제 1 항에 있어서, 제1 스위치는
    제1 Port, 제2 Port, 제1 phc 클럭 및 제2 phc 클럭을 포함하는 가상 노드 지원 정밀 PTP NIC; 를 포함하며,
    제1 phc 클럭은 제2 phc 클럭에 동기화 하여 제1 Port에서 수신한 제1 PTP 마스터 노드의 PTP 메시지의 Ingress_Time을 제2 PTP 마스터 노드에 동기화된 클럭을 이용하여 획득하는 것을 특징으로 하는 PTP 동기화 방법.
  7. Ingress 지점의 제1 스위치와 Egress 지점의 제2 스위치를 포함하며, 제1 스위치 및 제2 스위치는 제2 PTP 마스터 노드와 시간 동기화 된 가상 노드;
    제1 PTP 마스터 노드와 동기화 된 장치로서, 제1 스위치와 연결되는 제1 동기 스위치; 및
    원격에서 제1 PTP 마스터 노드와 동기화 하고자 하는 장치로서, 제2 스위치와 연결되는 제2 동기 스위치; 를 포함하고,
    제1 PTP 마스터 노드와 동기화 된 제1 동기 스위치가 PTP 메시지를 제1 스위치로 전송하고,
    제1 스위치가 제2 PTP 마스터 노드에 동기화 된 클럭을 이용하여 PTP 메시지의 Ingress Time을 획득하고 가상 노드 내 제2 스위치로 PTP 메시지를 전달하며,
    제2 스위치가 제2 PTP 마스터 노드에 동기화 된 클럭을 이용하여 PTP 메시지의 Egress Time을 획득하고,
    제2 스위치가 Ingress Time 및 Egress Time을 이용하여 Residence Time을 계산한 후 제2 동기 스위치에 PTP 메시지를 전송하며,
    제2 동기 스위치가 수신된 PTP 메시지를 이용하여 제1 PTP 마스터 노드에 동기화 된 시간을 획득하는 것을 특징으로 하는 PTP 동기 네트워크 시스템.
  8. 제 7 항에 있어서, 제1 스위치는
    제1 Port, 제2 Port, 제1 phc 클럭 및 제2 phc 클럭을 포함하는 가상 노드 지원 정밀 PTP NIC; 를 포함하며,
    제1 phc 클럭은 제2 phc 클럭에 동기화 하여 제1 Port에서 수신한 제1 PTP 마스터 노드의 PTP 메시지의 Ingress_Time을 제2 PTP 마스터 노드에 동기화된 클럭을 이용하여 획득하는 것을 특징으로 하는 PTP 동기 네트워크 시스템.
KR1020210161953A 2021-11-23 2021-11-23 Ptp 동기 네트워크 확장을 위한 이종 ptp 동기 정보를 정밀하게 획득하는 네트워크 인터페이스 카드 구조와 클럭 동기화 방법 KR102372324B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210161953A KR102372324B1 (ko) 2021-11-23 2021-11-23 Ptp 동기 네트워크 확장을 위한 이종 ptp 동기 정보를 정밀하게 획득하는 네트워크 인터페이스 카드 구조와 클럭 동기화 방법
US17/567,591 US11831403B2 (en) 2021-11-23 2022-01-03 Network interface card structure and clock synchronization method to precisely acquire heterogeneous PTP synchronization information for PTP synchronization network extension

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210161953A KR102372324B1 (ko) 2021-11-23 2021-11-23 Ptp 동기 네트워크 확장을 위한 이종 ptp 동기 정보를 정밀하게 획득하는 네트워크 인터페이스 카드 구조와 클럭 동기화 방법

Publications (1)

Publication Number Publication Date
KR102372324B1 true KR102372324B1 (ko) 2022-03-10

Family

ID=80816131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210161953A KR102372324B1 (ko) 2021-11-23 2021-11-23 Ptp 동기 네트워크 확장을 위한 이종 ptp 동기 정보를 정밀하게 획득하는 네트워크 인터페이스 카드 구조와 클럭 동기화 방법

Country Status (2)

Country Link
US (1) US11831403B2 (ko)
KR (1) KR102372324B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115396058A (zh) * 2022-08-15 2022-11-25 中国联合网络通信集团有限公司 一种信号传输方法、装置及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080114837A (ko) * 1999-07-09 2008-12-31 말리부 네트웍스, 인코퍼레이티드 Ｔｃｐ/ｉｐ 패킷-중심 와이어리스 전송 시스템 아키텍처
KR20150060791A (ko) * 2012-09-19 2015-06-03 알까뗄 루슨트 오류 발생 시 네트워크에서 정확한 시간 분산을 관리하고 유지하는 방법
JP2017098694A (ja) * 2015-11-20 2017-06-01 富士通株式会社 通信装置，及びその時刻同期方法
JP2020205593A (ja) * 2016-03-18 2020-12-24 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． クロック同期トポロジを更新する方法、クロック同期経路を決定する方法およびデバイス

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100565670B1 (ko) 2003-03-12 2006-03-30 엘지전자 주식회사 Ｇｔｐ 자원 추적 장치 및 방법
KR100566984B1 (ko) 2003-12-30 2006-04-04 엘지전자 주식회사 3세대 패킷망에서 트래픽 전달경로의 부하 분산처리 방법
US20120275501A1 (en) * 2011-04-27 2012-11-01 Sergiu Rotenstein Pluggable synchronization clocks, networks, systems and methods related thereto
IL217232A0 (en) * 2011-12-27 2012-03-29 Eci Telecom Ltd Technique for monitoring and management of data networks
US9344265B2 (en) * 2014-10-15 2016-05-17 Anue Systems, Inc. Network packet timing synchronization for virtual machine host systems
US9665121B2 (en) * 2014-12-11 2017-05-30 Khalifa University Of Science, Technology And Research Method and devices for time transfer using peer-to-peer transparent clocks
KR20180034632A (ko) 2015-08-17 2018-04-04 후아웨이 테크놀러지 컴퍼니 리미티드 Gtp-u 다운링크 패킷 전송 방법 및 장치
US10484163B2 (en) * 2017-10-13 2019-11-19 Cisco Technology, Inc. Measure and improve clock synchronization using combination of transparent and boundary clocks
US10979164B2 (en) * 2018-07-16 2021-04-13 Khalifa University of Science and Technology Peer-to-peer transparent clocks and methods of estimating skew in peer-to-peer transparent clocks
US20220070091A1 (en) 2018-12-16 2022-03-03 Kulcloud Open fronthaul network system
US20200401434A1 (en) * 2019-06-19 2020-12-24 Vmware, Inc. Precision time protocol in a virtualized environment
US20210288738A1 (en) * 2020-12-31 2021-09-16 Facebook, Inc. Systems and methods for time, network traffic, and cable management
US20220337331A1 (en) * 2021-04-14 2022-10-20 Meta Platforms, Inc. Utilizing high-bandwidth memory and multi-thread processors to implement a precision time memory and synchronous processing system on a network interface card
US11706152B2 (en) * 2021-06-15 2023-07-18 Pensando Systems Inc. Methods and systems for queue and pipeline latency metrology in network devices and smart NICs
KR102491106B1 (ko) * 2021-07-26 2023-01-25 한국전자기술연구원 스텔스 클럭 방식의 정밀 시각 동기 프로토콜을 지원하는 장치 및 방법
US20220345417A1 (en) * 2022-06-29 2022-10-27 Intel Corporation Technologies for configuring and reducing resource consumption in time-aware networks and time-sensitive applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080114837A (ko) * 1999-07-09 2008-12-31 말리부 네트웍스, 인코퍼레이티드 Ｔｃｐ/ｉｐ 패킷-중심 와이어리스 전송 시스템 아키텍처
KR20150060791A (ko) * 2012-09-19 2015-06-03 알까뗄 루슨트 오류 발생 시 네트워크에서 정확한 시간 분산을 관리하고 유지하는 방법
JP2017098694A (ja) * 2015-11-20 2017-06-01 富士通株式会社 通信装置，及びその時刻同期方法
JP2020205593A (ja) * 2016-03-18 2020-12-24 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． クロック同期トポロジを更新する方法、クロック同期経路を決定する方法およびデバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115396058A (zh) * 2022-08-15 2022-11-25 中国联合网络通信集团有限公司 一种信号传输方法、装置及存储介质
CN115396058B (zh) * 2022-08-15 2024-04-12 中国联合网络通信集团有限公司 一种信号传输方法、装置及存储介质

Also Published As

Publication number Publication date
US11831403B2 (en) 2023-11-28
US20230163871A1 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
CN104507156B (zh) 针对无线网络的基于ieee 1588ptp机制的时间同步改进方法
TWI411277B (zh) 網路從節點與網路系統精確時間同步之方法
Elson et al. Fine-grained network time synchronization using reference broadcasts
KR20090032306A (ko) 네트워크상의 타임 동기화 시스템 및 방법
CN101455014B (zh) 传送所发送的或者所接收的消息的发送时间信息或者接收时间信息的方法和装置
US9698926B2 (en) Distributed two-step clock
US8873589B2 (en) Methods and devices for clock synchronization
WO2018006686A1 (zh) 一种通信网络设备间时间同步的优化方法、装置及设备
CN102013931B (zh) 时间同步方法及***、从属定时设备及主定时设备
US8397095B2 (en) Method and apparatus for synchronizing time of day of terminal in convergent network
CN103929293A (zh) 非对称延迟的时间同步方法及***
CN101523829A (zh) 用于传感器网络中的时间同步的方法和***
JP5127482B2 (ja) タイミング同期方法、同期装置、同期システム及び同期プログラム
US20220007321A1 (en) Network Entities and Methods for a Wireless Network System for Determining Time Information
WO2009043299A1 (en) A determining method and device for the synchronization port of a transparent clock equipment
JP2007184687A (ja) 伝搬遅延時間測定方法、同期方法、及び無線ｌａｎシステム
CN103546273B (zh) 基于ptp帧的频率同步装置及方法
KR102372324B1 (ko) Ptp 동기 네트워크 확장을 위한 이종 ptp 동기 정보를 정밀하게 획득하는 네트워크 인터페이스 카드 구조와 클럭 동기화 방법
Schüngel et al. Analysis of time synchronization for converged wired and wireless networks
AU2017359390A1 (en) Wireless device, wireless device processing method, and program
WO2013155944A1 (zh) 一种时钟传输方法、边界时钟及透传时钟
Schüngel et al. Heterogeneous synchronization in converged wired and wireless time-sensitive networks
EP2312775B1 (en) Physical time-stamping
CN115865246A (zh) 时间同步装置、***及方法
CN112039621B (zh) 一种时间同步方法和***

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant